JP6821717B2 - Error detection device and error detection method - Google Patents

Error detection device and error detection method Download PDF

Info

Publication number
JP6821717B2
JP6821717B2 JP2019002732A JP2019002732A JP6821717B2 JP 6821717 B2 JP6821717 B2 JP 6821717B2 JP 2019002732 A JP2019002732 A JP 2019002732A JP 2019002732 A JP2019002732 A JP 2019002732A JP 6821717 B2 JP6821717 B2 JP 6821717B2
Authority
JP
Japan
Prior art keywords
signal
error
level
bit string
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019002732A
Other languages
Japanese (ja)
Other versions
JP2020113872A (en
Inventor
達也 岩井
達也 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2019002732A priority Critical patent/JP6821717B2/en
Publication of JP2020113872A publication Critical patent/JP2020113872A/en
Application granted granted Critical
Publication of JP6821717B2 publication Critical patent/JP6821717B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Description

本発明は、振幅をシンボルごとに4種類に分けた4値パルス振幅変調方式(PAM4方式)によるPAM4信号を2値信号(NRZ信号)にデコードし、デコードした信号のレベル測定結果に基づいて誤りを検出する誤り検出装置および誤り検出方法に関する。 The present invention decodes a PAM4 signal by a quadrature pulse amplitude modulation method (PAM4 method) in which the amplitude is divided into four types for each symbol into a binary signal (NRZ signal), and makes an error based on the level measurement result of the decoded signal. The present invention relates to an error detection device and an error detection method for detecting an error.

IEEEで定められる100Gや400Gなどの規格においては、ビットレートの超高速化に応えるため、これまでのPAM2(NRZ)信号による伝送ではなく、PAM4信号による伝送が規定されている。 In standards such as 100G and 400G defined by IEEE, transmission by PAM4 signal is specified instead of transmission by PAM2 (NRZ) signal so far in order to respond to ultra-high speed of bit rate.

PAM4信号は、例えば、下記特許文献1に示すように、2つの信号源を用いて最上位ビット列信号MSBと最下位ビット列信号LSBを生成した後、これらの信号を足し合わせることで0(00)、1(01)、2(10)、3(11)の4値の信号として発生することができる。 For the PAM4 signal, for example, as shown in Patent Document 1 below, the most significant bit string signal MSB and the least significant bit string signal LSB are generated using two signal sources, and then these signals are added together to generate 0 (00). It can be generated as a quaternary signal of 1, 1 (01), 2 (10), and 3 (11).

特開2018−033098号公報JP-A-2018-033098

ところで、PAM4信号のシンボルの誤り率を測定する場合、シンボルエラーレート(SER)も重要な指標だが、3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれにどれだけのエラーが挿入されているかも重要な指標となる。例えばUpper Eyeに集中してエラーが挿入されているとすると、パターン発生装置側でUpper Eyeの振幅比率を大きくしたり、エンファシス付加量を大きくしたりすることでエラーを削減できるということが一目で分かる。 By the way, when measuring the error rate of a symbol of a PAM4 signal, the symbol error rate (SER) is also an important index, but how many errors are inserted in each of the three eye openings (Upper Eye / Middle Eye / Lower Eye). It is also an important indicator. For example, if errors are inserted intensively in Upper Eye, it is possible to reduce the error by increasing the amplitude ratio of Upper Eye or increasing the amount of emphasis added on the pattern generator side. I understand.

このため、PAM4信号の各シンボルのレベルごとの遷移状態を含め、3つのアイ開口部それぞれにどれだけのエラーが挿入されているかを知ることができるGUIの提供が望まれていた。 Therefore, it has been desired to provide a GUI capable of knowing how many errors are inserted in each of the three eye openings, including the transition state of each symbol of the PAM4 signal for each level.

そこで、本発明は上記問題点に鑑みてなされたものであって、PAM4信号の各シンボルのレベルごとの遷移状態や3つのアイ開口部のエラーの挿入状態を知ることができる誤り検出装置および誤り検出方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and is an error detection device and an error that can know the transition state of each symbol of the PAM4 signal for each level and the error insertion state of the three eye openings. It is intended to provide a detection method.

上記目的を達成するため、本発明の請求項1に記載された誤り検出装置は、誤り検出対象からのPAM4信号を最上位ビット列信号MSBと最下位ビット列信号LSBにデコードするPAMデコーダ2と、
前記PAMデコーダにてデコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するレベル測定部3と、
前記レベル測定部にて測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別する誤り検出部4と、
前記誤り検出部の判別結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示する表示部5とを備えたことを特徴とする。
In order to achieve the above object, the error detection device according to claim 1 of the present invention includes a PAM decoder 2 that decodes a PAM4 signal from an error detection target into a most significant bit string signal MSB and a least significant bit string signal LSB.
A level measuring unit 3 for measuring the levels of the highest-order bit string signal and the lowest-order bit string signal decoded by the PAM decoder, and
An error is detected by level comparison between the highest bit string signal and the lowest bit string signal measured by the level measuring unit and the expected value data of each of the highest bit string signal and the lowest bit string signal, and the expected value data. The error detection unit 4 that determines the transition state of each symbol of the PAM signal for each level based on the correspondence table of the error detection conditions with respect to the level of
It is characterized by including a display unit 5 that displays a list of error counts and error rates according to the transition state of each symbol of the PAM4 signal based on the determination result of the error detection unit.

請求項2に記載された誤り検出装置は、請求項1の誤り検出装置において、
前記誤り検出部4は、前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出し、
前記表示部5は、前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記誤り検出部にて検出した前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示することを特徴とする。
The error detection device according to claim 2 is the error detection device according to claim 1.
The error detection unit 4 detects an error count for each transition level of each of the three eye openings of the PAM signal and an error rate for each eye opening from the transition state of each symbol of the PAM signal.
The display unit 5 shows a list of error counts and error rates according to the transition state of each symbol of the PAM4 signal, and the transition of each of the three eye openings of the PAM signal detected by the error detection unit. It is characterized in that a list of error counts for each level and error rates for each eye opening is selectively displayed.

請求項3に記載された誤り検出方法は、誤り検出対象からのPAM4信号を最上位ビット列信号MSBと最下位ビット列信号LSBにデコードするステップと、
前記デコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するステップと、
前記測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別するステップと、
前記判別の結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示するステップとを含むことを特徴とする。
The error detection method according to claim 3 includes a step of decoding a PAM4 signal from an error detection target into a most significant bit string signal MSB and a least significant bit string signal LSB.
The step of measuring the level of the decoded highest bit string signal and the lowest bit string signal, and
An error is detected by level comparison between the measured highest-order bit string signal and lowest-order bit string signal and the expected value data of each of the highest-order bit string signal and lowest-order bit string signal, and error detection with respect to the level of the expected value data. A step of determining the transition state of each symbol of the PAM signal for each level based on the condition correspondence table, and
It is characterized by including a step of displaying a list of error counts and error rates according to the transition state of each symbol of the PAM4 signal based on the result of the determination.

請求項4に記載された誤り検出方法は、請求項3の誤り検出方法において、
前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出するステップと、
前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示するステップとを含むことを特徴とする。
The error detection method according to claim 4 is the error detection method according to claim 3.
A step of detecting an error count for each transition level of each of the three eye openings of the PAM signal and an error rate for each eye opening from the transition state of each symbol of the PAM signal.
A list of error counts and error rates according to the transition state of each symbol of the PAM4 signal, an error count for each transition level of each of the three eye openings of the PAM signal, and an error rate for each eye opening. It is characterized by including a step of selectively displaying a list of.

本発明によれば、PAM4信号の各シンボルがどのレベルに遷移したか、レベルの遷移方向を含めて各シンボルの遷移状態を知ることができる。また、3つのアイ開口部それぞれにおけるエラーの挿入状態を知ることができる。 According to the present invention, it is possible to know to which level each symbol of the PAM4 signal has transitioned, and the transition state of each symbol including the transition direction of the level. In addition, it is possible to know the insertion state of the error in each of the three eye openings.

本発明に係る誤り検出装置の概略構成を示すブロック図である。It is a block diagram which shows the schematic structure of the error detection apparatus which concerns on this invention. PAMデコーダの内部構成の一例を示す図である。It is a figure which shows an example of the internal structure of a PAM decoder. (a)図2のPAMデコーダにおいてPAM4信号と基準電圧と出力の関係を示す図、(b)図2のPAMデコーダの真理値表を示す図である。(A) is a diagram showing the relationship between the PAM4 signal, the reference voltage, and the output in the PAM decoder of FIG. 2, and (b) is a diagram showing the truth table of the PAM decoder of FIG. (a)期待値データに対するエラー検出条件の対応表を示す図、(b)PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートを示す一覧表の表示例を示す図である。(A) A diagram showing a correspondence table of error detection conditions with respect to expected value data, and (b) a diagram showing a display example of a list showing error counts and error rates according to the transition state of each symbol of the PAM4 signal. is there. 図4(b)に番号付けした一覧表を示す図である。It is a figure which shows the list numbered in FIG. 4 (b). PAM4信号の3つのアイ開口部それぞれの遷移レベルごとのシンボルエラーとアイ開口部ごとのシンボルエラーレートの一覧表の表示例を示す図である。It is a figure which shows the display example of the list of the symbol error for each transition level of each of the three eye openings of a PAM4 signal, and the symbol error rate for each eye opening. 本発明に係る誤り検出方法のフローチャートである。It is a flowchart of the error detection method which concerns on this invention.

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the attached drawings.

[PAM4信号について]
まず、本実施の形態が対象とするPAM4信号について説明する。PAM4方式は、情報信号の振幅をパルス信号の系列で符号化したパルス振幅変調信号として、論理「0」および「1」から構成されるビット列を、4つの電圧レベルまたは光電力のパルス信号として変調して伝送する方式である。
[About PAM4 signal]
First, the PAM4 signal targeted by the present embodiment will be described. In the PAM4 method, a bit string composed of logic "0" and "1" is modulated as a pulse signal of four voltage levels or optical power as a pulse amplitude modulated signal in which the amplitude of an information signal is encoded by a sequence of pulse signals. It is a method of transmitting.

そして、PAM4方式によるPAM4信号は、振幅がシンボルごとに4種類に分けられ、図3(a)に示すように、4つの異なる振幅レベルL0,L1,L2,L3を有し、全体の振幅電圧範囲がベースライン(L0:0レベル)から低電圧範囲H1、中電圧範囲H2、高電圧範囲H3に分けられ、ベースライン(L0:0レベル)に対する振幅レベルの大きさが異なるUpper信号(高レベル信号)、Middle信号(中レベル信号)、Lower信号(低レベル信号)による3つのアイパターン開口部が連続した振幅範囲の信号からなる。 The PAM4 signal according to the PAM4 method has four types of amplitudes for each symbol, and has four different amplitude levels L0, L1, L2, and L3 as shown in FIG. 3A, and has an overall amplitude voltage. The range is divided from the baseline (L0: 0 level) to the low voltage range H1, the medium voltage range H2, and the high voltage range H3, and the upper signal (high level) having a different magnitude of the amplitude level with respect to the baseline (L0: 0 level). The signal), the Middle signal (medium level signal), and the Lower signal (low level signal) consist of a signal having three eye pattern openings in a continuous amplitude range.

[誤り検出装置]
図1に示すように、本実施の形態の誤り検出装置1は、PAMデコーダ2、レベル測定部3、誤り検出部4、表示部5を備えて概略構成される。
[Error detection device]
As shown in FIG. 1, the error detection device 1 of the present embodiment is roughly configured to include a PAM decoder 2, a level measurement unit 3, an error detection unit 4, and a display unit 5.

PAMデコーダ2は、図2に示すように、被測定物(誤り検出対象)からのPAM4信号のUpper信号(高レベル信号)、Middle信号(中レベル信号)、Lower信号(低レベル信号)を0/1判別する0/1判別回路11と、0/1判別回路11にて0/1判別した判別信号からPAM4信号を2つのNRZ信号である最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードするデコード回路12とを備えて概略構成される。 As shown in FIG. 2, the PAM decoder 2 sets the Upper signal (high level signal), Middle signal (medium level signal), and Lower signal (low level signal) of the PAM4 signal from the object to be measured (error detection target) to 0. From the 0/1 discrimination circuit 11 that discriminates 1/1 and the discrimination signal that is 0/1 discriminated by the 0/1 discrimination circuit 11, the PAM4 signal is divided into two NRZ signals, the highest bit string signal (MSB) and the lowest bit string signal (MSB). The LSB) is roughly configured with a decoding circuit 12 for decoding.

0/1判別回路11は、被測定物へのPAM4信号(テスト信号)の入力に伴って折り返される被測定物からのPAM4信号が伝送される伝送線路に対し、3つの0/1判別器(第1の0/1判別器11a、第2の0/1判別器11b、第3の0/1判別器11c)が並列接続される。 The 0/1 discriminator circuit 11 has three 0/1 discriminators (3 0/1 discriminators) for the transmission line through which the PAM4 signal from the object to be measured is transmitted, which is folded back when the PAM4 signal (test signal) is input to the object to be measured. The first 0/1 discriminator 11a, the second 0/1 discriminator 11b, and the third 0/1 discriminator 11c) are connected in parallel.

第1の0/1判別器11aは、PAM4信号のUpper信号の0/1を第1の基準電圧Vth1との比較によって判別する。すなわち、第1の0/1判別器11aは、図3(a)に示すように、Upper信号を第1の基準電圧Vth1で打ち抜いてUpper信号と第1の基準電圧Vth1とを比較し、Upper信号が第1の基準電圧Vth1以上であればDU=「1」を判別信号として出力し、Upper信号が第1の基準電圧Vth1以上でなければDU=「0」を判別信号として出力する。 The first 0/1 discriminator 11a discriminates 0/1 of the Upper signal of the PAM4 signal by comparison with the first reference voltage Vth1. That is, as shown in FIG. 3A, the first 0/1 discriminator 11a punches out the Upper signal at the first reference voltage Vth1 and compares the Upper signal with the first reference voltage Vth1. If the signal is the first reference voltage Vth1 or more, DU = "1" is output as a discrimination signal, and if the Upper signal is not the first reference voltage Vth1 or more, DU = "0" is output as a discrimination signal.

第2の0/1判別器11bは、PAM4信号のMiddle信号の0/1を第2の基準電圧Vth2との比較によって判別する。すなわち、第2の0/1判別器11bは、図3(a)に示すように、Middle信号を第2の基準電圧Vth2で打ち抜いてMiddle信号と第2の基準電圧Vth2とを比較し、Middle信号が第2の基準電圧Vth2以上であればDM=「1」を判別信号として出力し、Middle信号が第2の基準電圧Vth2以上でなければDM=「0」を判別信号として出力する。 The second 0/1 discriminator 11b discriminates 0/1 of the Middle signal of the PAM4 signal by comparison with the second reference voltage Vth2. That is, as shown in FIG. 3A, the second 0/1 discriminator 11b punches out the Middle signal at the second reference voltage Vth2, compares the Middle signal with the second reference voltage Vth2, and compares the Middle signal with the Middle. If the signal is the second reference voltage Vth2 or more, DM = "1" is output as a discrimination signal, and if the Middle signal is not the second reference voltage Vth2 or more, DM = "0" is output as a discrimination signal.

第3の0/1判別器11cは、PAM4信号のLower信号の0/1を第3の基準電圧Vth3との比較によって判別する。すなわち、第3の0/1判別器11cは、図3(a)に示すように、Lower信号を第3の基準電圧Vth3で打ち抜いてLower信号と第3の基準電圧Vth3とを比較し、Lower信号が第3の基準電圧Vth3以上であればDL=「1」を判別信号として出力し、Lower信号が第3の基準電圧Vth3以上でなければDL=「0」を判別信号として出力する。 The third 0/1 discriminator 11c discriminates 0/1 of the Lower signal of the PAM4 signal by comparison with the third reference voltage Vth3. That is, as shown in FIG. 3A, the third 0/1 discriminator 11c punches out the Lower signal at the third reference voltage Vth3, compares the Lower signal with the third reference voltage Vth3, and compares the Lower signal with the Lower. If the signal is the third reference voltage Vth3 or higher, DL = "1" is output as the discrimination signal, and if the Lower signal is not the third reference voltage Vth3 or higher, DL = "0" is output as the discrimination signal.

デコード回路12は、論理回路で構成されるもので、第1のAND(論理積)回路12a、第2のAND(論理積)回路12b、第3のAND(論理積)回路12c、OR(論理和)回路12dを備える。 The decoding circuit 12 is composed of a logic circuit, and includes a first AND (logical product) circuit 12a, a second AND (logical product) circuit 12b, a third AND (logical product) circuit 12c, and an OR (logic). W) The circuit 12d is provided.

第1のAND回路12aは、第1の0/1判別器11aからの判別信号(DU)と第3の0/1判別器11cからの判別信号(DL)とを入力として論理積演算を行う。 The first AND circuit 12a performs a logical product operation by inputting a discrimination signal (DU) from the first 0/1 discriminator 11a and a discrimination signal (DL) from the third 0/1 discriminator 11c as inputs. ..

第2のAND回路12bは、第1の0/1判別器11aからの判別信号(DU)と第2の0/1判別器11bからの判別信号(DM)を反転した信号とを入力として論理積演算を行う。 The second AND circuit 12b is logically input by inputting a discrimination signal (DU) from the first 0/1 discriminator 11a and a signal obtained by inverting the discrimination signal (DM) from the second 0/1 discriminator 11b. Perform a product operation.

第3のAND回路12cは、第2の0/1判別器11bからの判別信号(DM)を反転した信号と第3の0/1判別器11cからの判別信号(DL)とを入力として論理積演算を行う。 The third AND circuit 12c is logically input by inputting a signal obtained by inverting the discrimination signal (DM) from the second 0/1 discriminator 11b and a discrimination signal (DL) from the third 0/1 discriminator 11c. Perform a product operation.

OR回路12dは、第1のAND回路12a、第2のAND回路12b、第3のAND回路12cからの信号を入力として論理和演算を行う。 The OR circuit 12d performs a logical sum operation by inputting signals from the first AND circuit 12a, the second AND circuit 12b, and the third AND circuit 12c.

上述したPAMデコーダ2では、第1の基準電圧Vth1を高電圧範囲H3に設定し、第2の基準電圧Vth2を中電圧範囲H2に設定し、第3の基準電圧Vth3を低電圧範囲H1に設定する。そして、PAM4信号をデコードする際には、第1の基準電圧Vth1がUpper信号の打ち抜き、第2の基準電圧Vth2がMiddle信号の打ち抜き、第3の基準電圧Vth3がLower信号の打ち抜きに用いられる。 In the PAM decoder 2 described above, the first reference voltage Vth1 is set in the high voltage range H3, the second reference voltage Vth2 is set in the medium voltage range H2, and the third reference voltage Vth3 is set in the low voltage range H1. To do. When decoding the PAM4 signal, the first reference voltage Vth1 is used for punching the Upper signal, the second reference voltage Vth2 is used for punching the Middle signal, and the third reference voltage Vth3 is used for punching the Lower signal.

また、デコード回路12では、図3(b)の真理値表に示すように、第2の0/1判別器11bからの判別信号(DM)をそのまま最上位ビット列信号(MSB)として出力し、OR回路12dの出力を最下位ビット列信号(LSB)として出力する。なお、図3(b)において、DU=0、DM=1、DL=0のとき、DU=1、DM=0、DL=1のときはDon’t Careとして処理される。 Further, in the decoding circuit 12, as shown in the truth table of FIG. 3B, the discrimination signal (DM) from the second 0/1 discriminator 11b is output as it is as the most significant bit string signal (MSB). The output of the OR circuit 12d is output as the least significant bit string signal (LSB). In FIG. 3B, when DU = 0, DM = 1, DL = 0, and when DU = 1, DM = 0, DL = 1, it is processed as Don't Care.

これにより、PAMデコーダ2は、PAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードする。 As a result, the PAM decoder 2 decodes the PAM4 signal into the most significant bit string signal (MSB) and the least significant bit string signal (LSB).

なお、PAMデコーダ2のデコード回路12は、図2の回路構成に限定されるものではなく、図3(b)の真理値表を満たす構成であればよい。 The decoding circuit 12 of the PAM decoder 2 is not limited to the circuit configuration of FIG. 2, and may have a configuration that satisfies the truth table of FIG. 3 (b).

レベル測定部3は、PAMデコーダ2にてデコードされた最上位ビット列信号(MSB)と最下位ビット列信号(LSB)のレベル測定を行う。具体的には、最上位ビット列信号(MSB)のレベル、最下位ビット列信号(LSB)の0,1レベル、最下位ビット列信号(LSB)の2,3レベルをそれぞれ測定する。 The level measurement unit 3 measures the level of the most significant bit string signal (MSB) and the least significant bit string signal (LSB) decoded by the PAM decoder 2. Specifically, the level of the most significant bit string signal (MSB), the 0,1 level of the least significant bit string signal (LSB), and the 2nd and 3rd levels of the least significant bit string signal (LSB) are measured, respectively.

誤り検出部4は、レベル測定部3にてレベル測定された最上位ビット列信号(MSB)と最下位ビット列信号(LSB)を入力データとし、この入力データそれぞれのレベルと、最上位ビット列信号(MSB)と最下位ビット列信号(LSB)それぞれがもつ期待値データのレベルとを比較してエラーを検出する。 The error detection unit 4 uses the most significant bit string signal (MSB) and the least significant bit string signal (LSB) whose levels have been measured by the level measurement unit 3 as input data, and the level of each of the input data and the most significant bit string signal (MSB). ) And the level of the expected value data of each of the least significant bit string signals (LSB) to detect an error.

また、誤り検出部4は、検出したエラーを元に、図4(a)に示す期待値データのレベルに対するエラー検出条件の対応表にしたがってPAM4信号の各シンボルのレベルごとの遷移状態(遷移先のレベル)を判別する。 Further, based on the detected error, the error detection unit 4 sets the transition state (transition destination) for each symbol of the PAM4 signal according to the correspondence table of the error detection conditions with respect to the level of the expected value data shown in FIG. 4A. Level) is determined.

なお、最上位ビット列信号(MSB)と最下位ビット列信号(LSB)それぞれがもつ期待値データは、周知の回路(発振器、分割回路、反転回路、グレイコーダ、プリコーダ)により、誤り検出対象の被測定物に入力するPAM4信号(テスト信号)に応じて生成される。 The expected value data of each of the most significant bit string signal (MSB) and the lowest bit string signal (LSB) is an object to be detected for error by a well-known circuit (oscillator, dividing circuit, inverting circuit, gray coder, precoder). It is generated according to the PAM4 signal (test signal) input to.

ここで、図4(a)の横軸は期待値データのレベル、縦軸はシンボルの遷移先のレベルを示している。 Here, the horizontal axis of FIG. 4A shows the level of the expected value data, and the vertical axis shows the level of the transition destination of the symbol.

図4(a)において、期待値データがレベル0の場合には、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル0からレベル3に遷移したと判別し、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル0からレベル2に遷移したと判別し、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル0からレベル1に遷移したと判別する。 In FIG. 4A, when the expected value data is level 0, the symbol of the PAM4 signal is level 0 if both the most significant bit string signal (MSB) and the least significant bit string signal (LSB) of the input data are errors. If only the most significant bit string signal (MSB) of the input data is an error, it is determined that the symbol of the PAM4 signal has transitioned from level 0 to level 2, and the least significant bit string signal of the input data is determined. If only (LSB) is an error, it is determined that the symbol of the PAM4 signal has transitioned from level 0 to level 1.

図4(a)において、期待値データがレベル1の場合には、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル1からレベル3に遷移したと判別し、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル1からレベル2に遷移したと判別し、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル1からレベル0に遷移したと判別する。 In FIG. 4A, when the expected value data is level 1, it is determined that the symbol of the PAM4 signal has transitioned from level 1 to level 3 if only the most significant bit string signal (MSB) of the input data is an error. If both the most significant bit string signal (MSB) and the least significant bit string signal (LSB) of the input data are errors, it is determined that the symbol of the PAM4 signal has transitioned from level 1 to level 2, and the least significant bit string signal of the input data is determined. If only (LSB) is an error, it is determined that the symbol of the PAM4 signal has transitioned from level 1 to level 0.

図4(a)において、期待値データがレベル2の場合には、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル2からレベル3に遷移したと判別し、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル2からレベル1に遷移したと判別し、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル2からレベル0に遷移したと判別する。 In FIG. 4A, when the expected value data is level 2, it is determined that the symbol of the PAM4 signal has transitioned from level 2 to level 3 if only the least significant bit string signal (LSB) of the input data is an error. If both the most significant bit string signal (MSB) and the least significant bit string signal (LSB) of the input data are errors, it is determined that the symbol of the PAM4 signal has transitioned from level 2 to level 1, and the most significant bit string signal of the input data is determined. If only (MSB) is an error, it is determined that the symbol of the PAM4 signal has transitioned from level 2 to level 0.

図4(a)において、期待値データがレベル3の場合には、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル3からレベル2に遷移したと判別し、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル3からレベル1に遷移したと判別し、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル3からレベル0に遷移したと判別する。 In FIG. 4A, when the expected value data is level 3, it is determined that the symbol of the PAM4 signal has transitioned from level 3 to level 2 if only the least significant bit string signal (LSB) of the input data is an error. If only the most significant bit string signal (MSB) of the input data is an error, it is determined that the symbol of the PAM4 signal has transitioned from level 3 to level 1, and the most significant bit string signal (MSB) of the input data and the lowest bit string signal (MSB) If both LSB) are errors, it is determined that the symbol of the PAM4 signal has transitioned from level 3 to level 0.

そして、誤り検出部4は、図4(a)の対応表にしたがって判別したPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの値に基づいて3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)を検出する。 Then, the error detection unit 4 has three eye openings (3 eye openings based on the error count and error rate values according to the transition state of each symbol of the PAM4 signal determined according to the correspondence table of FIG. 4A). Upper Eye / Middle Eye / Lower Eye) The error count (EC) for each transition level and the error rate (ER) for each eye opening are detected.

図4(a)の一覧表の各シンボルのレベルごとの遷移先の各エラーカウント(EC)に対し、図5に示すような番号付けした場合には、PAM4信号の3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)は図6に示すようになる。なお、シンボルの遷移(Transition)が2レベルまたは3レベルに跨がるものは影響を及ぼすアイ開口部が2つまたは3つになるためエラーが重複してカウントされる。 When each error count (EC) of the transition destination for each level of each symbol in the list of FIG. 4 (a) is numbered as shown in FIG. 5, three eye openings (Upper) of the PAM4 signal are assigned. The error count (EC) for each transition level of Eye / Middle Eye / Lower Eye is as shown in FIG. If the transition of the symbol spans two or three levels, the number of eye openings that affect it will be two or three, so errors will be counted twice.

また、アイ開口部(Upper Eye/Middle Eye/Lower Eye)ごとのエラーレート(ER)は、各アイ開口部のエラーカウント(EC)の合計値(Total)を測定シンボル数で割ったものとして算出される。 Further, the error rate (ER) for each eye opening (Upper Eye / Middle Eye / Lower Eye) is calculated by dividing the total value (Total) of the error counts (EC) of each eye opening by the number of measurement symbols. Will be done.

表示部5は、例えば液晶などの表示器で構成され、誤り検出部4にて判別されたPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を例えば図4(b)の表示形式で表示する。 The display unit 5 is composed of a display such as a liquid crystal display, and a list of error counts and error rates according to the transition state of each symbol of the PAM4 signal determined by the error detection unit 4 is shown in FIG. 4, for example. Display in the display format of (b).

図4(b)の一覧表において、例えばPAM4信号のシンボルのレベル3に関しては、レベル2に遷移したエラーカウントの値が「6447」、レベル1に遷移したエラーカウントの値が「778」、レベル0に遷移したエラーカウントの値が「456」、合計値が「7681」となっている。なお、図4(b)の「ER」はPAM4信号のシンボルのレベルごとのエラーレートを示している。 In the list of FIG. 4B, for example, for level 3 of the PAM4 signal symbol, the error count value of transitioning to level 2 is "6447", the error count value of transitioning to level 1 is "778", and the level. The value of the error count that has transitioned to 0 is "456", and the total value is "7681". Note that "ER" in FIG. 4B indicates the error rate for each level of the symbol of the PAM4 signal.

また、表示部5は、誤り検出部4にて検出された3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)の一覧表を例えば図6の表示形式で表示する。 Further, the display unit 5 has an error count (EC) for each transition level of each of the three eye openings (Upper Eye / Middle Eye / Lower Eye) detected by the error detection unit 4, and an error rate for each eye opening. The list of (ER) is displayed in the display format shown in FIG. 6, for example.

図6の一覧表において、例えばUpper Eyeに関しては、1レベル遷移のエラーカウントの値が(3)+(6)=「435」+「6447」=「6882」、2レベル遷移のエラーカウントの値が(2)+(9)=「786」+「778」=「1564」、3レベル遷移のエラーカウントの値が(1)+(12)=「5768」+「456」=「6224」、エラーカウントの合計値が(1)+(2)+(3)+(6)+(9)+(12)=「5768」+「786」+「435」+「6447」+「778」+「456」=「14670」となる。 In the list of FIG. 6, for example, for Upper Eye, the error count value of the 1st level transition is (3) + (6) = "435" + "6447" = "6882", and the error count value of the 2nd level transition is. (2) + (9) = "786" + "778" = "1564", the error count value of the three-level transition is (1) + (12) = "5768" + "456" = "6224", The total value of the error count is (1) + (2) + (3) + (6) + (9) + (12) = "5768" + "786" + "435" + "6447" + "778" + "456" = "14670".

なお、図4(b)の一覧表と図6の一覧表は、表示部5の表示画面に対し、何れか一方または両方を選択的に表示することができる。 The list of FIG. 4B and the list of FIG. 6 can selectively display either one or both on the display screen of the display unit 5.

次に、上記のように構成される誤り検出装置1による誤り検出方法について図7のフローチャートを参照しながら説明する。 Next, the error detection method by the error detection device 1 configured as described above will be described with reference to the flowchart of FIG.

まず、各電圧範囲の基準電圧を設定する(ST1)。すなわち、低電圧範囲H1の第1の基準電圧Vth1、中電圧範囲H2の第2の基準電圧Vth2、高電圧範囲H3の第3の基準電圧Vth3をそれぞれ設定する。 First, the reference voltage for each voltage range is set (ST1). That is, the first reference voltage Vth1 in the low voltage range H1, the second reference voltage Vth2 in the medium voltage range H2, and the third reference voltage Vth3 in the high voltage range H3 are set respectively.

PAMデコーダ2は、誤り検出対象からのPAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードする(ST2)。 The PAM decoder 2 decodes the PAM4 signal from the error detection target into the most significant bit string signal (MSB) and the least significant bit string signal (LSB) (ST2).

続いて、レベル測定部3は、PAMデコーダ2にてデコードされた最上位ビット列信号(MSB)と最下位ビット列信号(LSB)それぞれのレベルを測定する(ST3)。 Subsequently, the level measuring unit 3 measures the levels of the most significant bit string signal (MSB) and the least significant bit string signal (LSB) decoded by the PAM decoder 2 (ST3).

次に、誤り検出部4は、レベル測定部3にてレベル測定された最上位ビット列信号(MSB)および最下位ビット列信号(LSB)のレベルと期待値データのレベルとを比較してエラーを検出し、検出したエラーを元に、図4(a)の対応表にしたがってPAM4信号の各シンボルのレベルごとの遷移状態(遷移先のレベル)を判別する(ST4)。 Next, the error detection unit 4 compares the levels of the most significant bit string signal (MSB) and the least significant bit string signal (LSB) measured by the level measurement unit 3 with the level of the expected value data, and detects an error. Then, based on the detected error, the transition state (transition destination level) for each level of each symbol of the PAM4 signal is determined according to the correspondence table of FIG. 4A (ST4).

そして、誤り検出部4は、図4(a)の対応表にしたがって判別したPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの値に基づいて3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)を検出する(ST5)。 Then, the error detection unit 4 has three eye openings (3 eye openings based on the error count and error rate values according to the transition state of each symbol of the PAM4 signal determined according to the correspondence table of FIG. 4A). Upper Eye / Middle Eye / Lower Eye) The error count (EC) for each transition level and the error rate (ER) for each eye opening are detected (ST5).

そして、表示部5は、図4(b)の表示形式によるPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、図6の表示形式による3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)の一覧表の何れか一方または両方を選択的に表示する(ST6)。 Then, the display unit 5 shows a list of error counts and error rates according to the transition state of each symbol of the PAM4 signal according to the display format shown in FIG. 4B, and three eye openings according to the display format shown in FIG. (Upper Eye / Middle Eye / Lower Eye) Selectively display one or both of the error count (EC) for each transition level and the error rate (ER) for each eye opening (ST6). ..

このように、本実施の形態によれば、図4(b)に示すように、PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの値を一覧表示する。これにより、PAM4信号の各シンボルがどのレベルに遷移したか、レベルの遷移先を含めて各シンボルの遷移状態を知ることができる。 As described above, according to the present embodiment, as shown in FIG. 4B, the error count and error rate values according to the transition state of each symbol of the PAM4 signal are displayed in a list. As a result, it is possible to know to which level each symbol of the PAM4 signal has transitioned, and the transition state of each symbol including the transition destination of the level.

また、図6に示すように、3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれに分割した際のエラーカウントおよびエラーレートを一覧表示する。これにより、どこのアイ開口部にエラーが偏って挿入されているか、全てのアイ開口部にエラーが均等に分布しているかなど、3つのアイ開口部それぞれにおけるエラーの挿入状態が一目で分かるようになる。 Further, as shown in FIG. 6, the error count and the error rate when each of the three eye openings (Upper Eye / Middle Eye / Lower Eye) are divided are displayed in a list. As a result, the error insertion state in each of the three eye openings can be seen at a glance, such as which eye opening the error is inserted unevenly and whether the error is evenly distributed in all the eye openings. become.

以上、本発明に係る誤り検出装置および誤り検出方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。 Although the best form of the error detection device and the error detection method according to the present invention has been described above, the present invention is not limited by the description and drawings in this form. That is, it goes without saying that all other forms, examples, operational techniques, and the like made by those skilled in the art based on this form are included in the category of the present invention.

1 誤り検出装置
2 PAMデコーダ
3 レベル測定部
4 誤り検出部
5 表示部
11 0/1判別回路
11a 第1の0/1判別器
11b 第2の0/1判別器
11c 第3の0/1判別器
12 デコード回路
12a 第1のAND回路
12b 第2のAND回路
12c 第3のAND回路
12d OR回路
L0,L1,L2,L3 PAM4信号の各振幅レベル
H1 低電圧範囲
H2 中電圧範囲
H3 高電圧範囲
Vth1 第1の基準電圧
Vth2 第2の基準電圧
Vth3 第3の基準電圧
1 Error detection device 2 PAM decoder 3 Level measurement unit 4 Error detection unit 5 Display unit 11 0/1 discrimination circuit 11a 1st 0/1 discriminator 11b 2nd 0/1 discriminator 11c 3rd 0/1 discrimination Instrument 12 Decoding circuit 12a 1st AND circuit 12b 2nd AND circuit 12c 3rd AND circuit 12d OR circuit L0, L1, L2, L3 PAM4 Signal amplitude level H1 Low voltage range H2 Medium voltage range H3 High voltage range Vth1 1st reference voltage Vth2 2nd reference voltage Vth3 3rd reference voltage

Claims (4)

誤り検出対象からのPAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードするPAMデコーダ(2)と、
前記PAMデコーダにてデコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するレベル測定部(3)と、
前記レベル測定部にて測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別する誤り検出部(4)と、
前記誤り検出部の判別結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示する表示部(5)とを備えたことを特徴とする誤り検出装置。
A PAM decoder (2) that decodes the PAM4 signal from the error detection target into the most significant bit string signal (MSB) and the least significant bit string signal (LSB), and
A level measuring unit (3) for measuring the levels of the highest-order bit string signal and the lowest-order bit string signal decoded by the PAM decoder, and
An error is detected by level comparison between the highest bit string signal and the lowest bit string signal measured by the level measuring unit and the expected value data of each of the highest bit string signal and the lowest bit string signal, and the expected value data. The error detection unit (4) that determines the transition state of each symbol of the PAM signal for each level based on the correspondence table of the error detection conditions with respect to the level of
A display unit (5) for displaying a list of error counts and error rates according to the transition state of each symbol of the PAM4 signal based on the determination result of the error detection unit is provided. Error detection device.
前記誤り検出部(4)は、前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出し、
前記表示部(5)は、前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記誤り検出部にて検出した前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示することを特徴とする請求項1に記載の誤り検出装置。
The error detection unit (4) detects an error count for each transition level of each of the three eye openings of the PAM signal and an error rate for each eye opening from the transition state of each symbol of the PAM signal. And
The display unit (5) is a list of error counts and error rates according to the transition state of each symbol of the PAM4 signal, and each of the three eye openings of the PAM signal detected by the error detection unit. The error detection device according to claim 1, wherein a list of an error count for each transition level and an error rate for each eye opening is selectively displayed.
誤り検出対象からのPAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードするステップと、
前記デコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するステップと、
前記測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別するステップと、
前記判別の結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示するステップとを含むことを特徴とする誤り検出方法。
The step of decoding the PAM4 signal from the error detection target into the most significant bit string signal (MSB) and the least significant bit string signal (LSB), and
The step of measuring the level of the decoded highest bit string signal and the lowest bit string signal, and
An error is detected by level comparison between the measured highest-order bit string signal and lowest-order bit string signal and the expected value data of each of the highest-order bit string signal and lowest-order bit string signal, and error detection with respect to the level of the expected value data. A step of determining the transition state of each symbol of the PAM signal for each level based on the condition correspondence table, and
An error detection method comprising a step of displaying a list of error counts and error rates according to a transition state of each symbol of the PAM4 signal based on the result of the determination.
前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出するステップと、
前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示するステップとを含むことを特徴とする請求項3に記載の誤り検出方法。
A step of detecting an error count for each transition level of each of the three eye openings of the PAM signal and an error rate for each eye opening from the transition state of each symbol of the PAM signal.
A list of error counts and error rates according to the transition state of each symbol of the PAM4 signal, an error count for each transition level of each of the three eye openings of the PAM signal, and an error rate for each eye opening. The error detection method according to claim 3, further comprising a step of selectively displaying a list of.
JP2019002732A 2019-01-10 2019-01-10 Error detection device and error detection method Active JP6821717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019002732A JP6821717B2 (en) 2019-01-10 2019-01-10 Error detection device and error detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019002732A JP6821717B2 (en) 2019-01-10 2019-01-10 Error detection device and error detection method

Publications (2)

Publication Number Publication Date
JP2020113872A JP2020113872A (en) 2020-07-27
JP6821717B2 true JP6821717B2 (en) 2021-01-27

Family

ID=71668298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019002732A Active JP6821717B2 (en) 2019-01-10 2019-01-10 Error detection device and error detection method

Country Status (1)

Country Link
JP (1) JP6821717B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10243031A (en) * 1997-02-25 1998-09-11 Nec Data Terminal Ltd Multi-value data transfer system
US9136952B2 (en) * 2014-01-17 2015-09-15 Tektronix, Inc. Pulse amplitude modulation (PAM) bit error test and measurement
JP6250738B2 (en) * 2016-06-06 2017-12-20 アンリツ株式会社 Error rate measuring apparatus and error rate measuring method
JP6250737B2 (en) * 2016-06-06 2017-12-20 アンリツ株式会社 Error rate measuring apparatus and error rate measuring method
JP6912702B2 (en) * 2017-02-20 2021-08-04 富士通株式会社 CDR circuit and receiving circuit

Also Published As

Publication number Publication date
JP2020113872A (en) 2020-07-27

Similar Documents

Publication Publication Date Title
US7113550B2 (en) Technique for improving the quality of digital signals in a multi-level signaling system
US20080114562A1 (en) Interface test circuitry and methods
US10594523B2 (en) Decoder circuit for a broadband pulse amplitude modulation signal
US6735731B2 (en) Architecture for built-in self-test of parallel optical transceivers
JP2008526170A (en) 16b / 10s encoding apparatus and method
US20060126751A1 (en) Technique for disparity bounding coding in a multi-level signaling system
JP6818055B2 (en) Error rate measuring device and error rate measuring method
JP7308808B2 (en) ERROR RATE MEASUREMENT DEVICE AND ERROR NUMBER DISPLAY METHOD
JP6818064B2 (en) Error rate measuring device and error rate measuring method
JP6821717B2 (en) Error detection device and error detection method
KR20040045511A (en) Apparatus and method for 8B/10B code-group validity check
JP6660436B1 (en) Pattern generating device, pattern generating method, error rate measuring device, and error rate measuring method
JP6827484B2 (en) Error rate measuring device and error rate measuring method
JP6739488B2 (en) PAM decoder, PAM decoding method, error detection device, and error detection method
JP6818056B2 (en) Error rate measuring device and error rate measuring method
US11784748B2 (en) Network test apparatus and network test method
JP7184839B2 (en) ERROR RATE MEASUREMENT DEVICE AND ERROR COUNTING METHOD
JP7185652B2 (en) Clock recovery device, error rate measurement device, clock recovery method, and error rate measurement method
JP2020043480A (en) PAM decoder, PAM decoding method, error detection device, and error detection method
US11555850B2 (en) Error detection device and error detection method
JP7364616B2 (en) Jitter tolerance measurement device and jitter tolerance measurement method
JP6660437B1 (en) Pattern generating device, pattern generating method, error rate measuring device, and error rate measuring method
JP7381512B2 (en) Error rate measuring device and error distribution display method
JPH0795180A (en) Line error detector
JP2020042156A (en) Display controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6821717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250