JP6802484B2 - ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法 - Google Patents

ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法 Download PDF

Info

Publication number
JP6802484B2
JP6802484B2 JP2017022722A JP2017022722A JP6802484B2 JP 6802484 B2 JP6802484 B2 JP 6802484B2 JP 2017022722 A JP2017022722 A JP 2017022722A JP 2017022722 A JP2017022722 A JP 2017022722A JP 6802484 B2 JP6802484 B2 JP 6802484B2
Authority
JP
Japan
Prior art keywords
power failure
information
storage
processing
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017022722A
Other languages
English (en)
Other versions
JP2018128939A (ja
Inventor
裕助 太田
裕助 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017022722A priority Critical patent/JP6802484B2/ja
Priority to US15/885,950 priority patent/US10642674B2/en
Publication of JP2018128939A publication Critical patent/JP2018128939A/ja
Application granted granted Critical
Publication of JP6802484B2 publication Critical patent/JP6802484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Mathematical Physics (AREA)
  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法に関する。
ストレージ制御装置は、ＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）などのストレージデバイスに対するアクセスを制御する。ストレージ制御装置は、データを格納する揮発性記憶装置を備える。揮発性記憶装置に格納されているデータは、ストレージ制御装置で停電が発生したときに消失する。そこで、揮発性記憶装置に格納されているデータの消失を防止する技術が提案されている。例えば、ストレージ装置は、停電時にバッテリの放電時間内でキャッシュメモリに格納されているデータをフラッシュメモリに退避する。また、例えば、ストレージ装置は、停電時にバッテリから電力の供給されている間に、ＲＡＭ（Random Access Memory）のメモリログ域に格納されているログデータをＲＡＭのライト用バッファにコピーする。ストレージ装置は、ライト用バッファにコピーしたログデータをフラッシュメモリに書き込む。
国際公開第２００９／１０７２１３号 特開２０１４−１２００９２号公報
ストレージ制御装置は、停電と停電以外の異常とが同時期に発生する場合がある。ストレージ制御装置は、停電に伴う停電処理と停電以外の異常に伴う異常処理とを実行したときに、十分なバッテリ容量がない場合に処理が完了しない場合がある。例えば、ストレージ制御装置は、バッテリから電力の供給を受けて異常処理を実行した後、バッテリの容量が無くなったときに停電処理を完了できない。そのため、ストレージ制御装置は、バックアップできなかったデータを消失し得る。
一方、十分な容量のバッテリを確保することで、ストレージ制御装置は、データの消失を防止することができる。しかし、バッテリ容量の拡大は、コストが高くなる。
１つの側面では、本発明は、低コストにデータの消失を防止することができるストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法を提供することを目的とする。
１つの態様では、ストレージデバイスを制御対象とするストレージ制御装置が提供される。このストレージ制御装置は、揮発性の第１の記憶部と不揮発性の第２の記憶部と制御部とを含む。第１の記憶部は、ストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを記憶する。制御部は、停電を検出してバックアップ対象データを第２の記憶部に書き込む停電処理と、停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して第１の情報と第２の情報とを第２の記憶部に書き込む異常処理と、停電処理の実行中に異常を検出した場合に停電処理を中断して第２の情報を取得して異常処理に替えてバックアップ対象データのうち停電処理で第２の記憶部に未書き込みのデータと第２の情報とを第２の記憶部に書き込む停電中断バックアップ処理と、を実行する。
また、１つの態様では、ストレージ制御プログラムが提供される。このストレージ制御プログラムは、ストレージデバイスを制御対象とするストレージ制御装置に、停電を検出して揮発性の第１の記憶部が記憶するストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを不揮発性の第２の記憶部に書き込む停電処理と、停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して第１の情報と第２の情報とを第２の記憶部に書き込む異常処理と、停電処理の実行中に異常を検出した場合に停電処理を中断して第２の情報を取得して異常処理に替えてバックアップ対象データのうち停電処理で第２の記憶部に未書き込みのデータと第２の情報とを第２の記憶部に書き込む停電中断バックアップ処理と、を実行する、処理を実行させる。
また、１つの態様では、ストレージ制御方法が提供される。このストレージ制御方法は、ストレージデバイスを制御対象とするストレージ制御装置が、停電を検出して揮発性の第１の記憶部が記憶するストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを不揮発性の第２の記憶部に書き込む停電処理と、停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して第１の情報と第２の情報とを第２の記憶部に書き込む異常処理と、停電処理の実行中に異常を検出した場合に停電処理を中断して第２の情報を取得して異常処理に替えてバックアップ対象データのうち停電処理で第２の記憶部に未書き込みのデータと第２の情報とを第２の記憶部に書き込む停電中断バックアップ処理と、を実行する。
１つの側面では、低コストにデータの消失を防止することができる。
第１の実施の形態のストレージ制御装置の一例を示す図である。 第２の実施の形態のストレージシステムの一例を示す図である。 第２の実施の形態のＣＥのハードウェアの一例を示す図である。 第２の実施の形態のＣＭの機能の一例を示す図である。 第２の実施の形態の停電テーブルの一例を示す図である。 第２の実施の形態の書き込み管理テーブルの一例を示す図である。 第２の実施の形態のダンプ状況テーブルの一例を示す図である。 第２の実施の形態のソフトウェア情報の一例を示す図である。 第２の実施の形態のハードウェア情報の一例を示す図である。 第２の実施の形態の停電処理のフローチャートの一例を示す図である。 第２の実施の形態のパニック処理のフローチャートの一例を示す図（その１）である。 第２の実施の形態のパニック処理のフローチャートの一例を示す図（その２）である。 第２の実施の形態のパニック処理のフローチャートの一例を示す図（その３）である。 第２の実施の形態の停電処理中にファームウェアの異常が発生した場合の具体例を示す図（その１）である。 第２の実施の形態の停電処理中にファームウェアの異常が発生した場合の具体例を示す図（その２）である。 第２の実施の形態の停電処理中にファームウェアの異常が発生した場合の具体例を示す図（その３）である。 第２の実施の形態のパニック処理中に停電が発生した場合の具体例を示す図（その１）である。 第２の実施の形態のパニック処理中に停電が発生した場合の具体例を示す図（その２）である。 第２の実施の形態の復電処理のフローチャートの一例を示す図である。
以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、第１の実施の形態のストレージ制御装置の一例を示す図である。ストレージ制御装置１は、ストレージデバイス２を制御対象とする。ストレージ制御装置１は、第１の記憶部１ａと第２の記憶部１ｂと制御部１ｃを含む。
バッテリ３は、ストレージ制御装置１に接続されている。バッテリ３は、ストレージ制御装置１で停電が発生したとき、ストレージ制御装置１に電力を供給する。なお、バッテリ３は、ストレージ制御装置１の内部に設けられてもよい。
第１の記憶部１ａは、ＲＡＭなどの揮発性記憶装置である。第１の記憶部１ａは、バックアップ対象データ１ａ１を記憶する。バックアップ対象データ１ａ１は、第１の情報１ａ２を含む。第１の情報１ａ２は、ストレージデバイス２の制御に関する情報である。例えば、第１の情報１ａ２は、ストレージデバイス２の制御に関係するＯＳ（Operating System）の情報、ドライバ情報、ファームウェアの管理情報、ストレージデバイス２のＲＡＩＤ（Redundant Arrays of Inexpensive Disks）に関する情報などである。第２の記憶部１ｂは、ＨＤＤやフラッシュメモリなどの不揮発性記憶装置である。
制御部１ｃは、停電処理を実行可能である。制御部１ｃは、停電を検出した場合に停電処理を実行する。制御部１ｃは、停電処理において、停電を検出してバックアップ対象データ１ａ１を第２の記憶部１ｂに書き込む。
制御部１ｃは、異常処理を実行可能である。制御部１ｃは、停電以外の異常を検出した場合に異常処理を実行する。例えば、停電以外の異常とは、ファームウェアの異常である。制御部１ｃは、異常処理において、停電以外の異常を検出して第２の情報１ｄを取得する。第２の情報１ｄは、異常検出時のハードウェアの状態に関する情報である。例えば、第２の情報１ｄは、異常検出時のストレージ制御装置１内の部品が故障しているか否かを示す情報、異常検出時のストレージ制御装置１内の温度を示す情報などである。なお、制御部１ｃは、ストレージ制御装置１が含む記憶装置から第２の情報１ｄを取得してもよい。例えば、記憶装置は、ＦＰＧＡ（Field Programmable Gate Array）が含むメモリである。制御部１ｃは、第２の情報１ｄを取得した後、第１の情報１ａ２と第２の情報１ｄとを第２の記憶部１ｂに書き込む。
制御部１ｃは、停電中断バックアップ処理を実行可能である。制御部１ｃは、停電処理の実行中に停電以外の異常を検出した場合に停電中断バックアップ処理を実行する。制御部１ｃは、停電中断バックアップ処理において、停電処理の実行中に停電以外の異常を検出した場合に停電処理を中断する。制御部１ｃは、第２の情報１ｄを取得する。制御部１ｃは、異常処理に替えてバックアップ対象データ１ａ１のうち停電処理で第２の記憶部１ｂに未書き込みのデータと第２の情報１ｄとを第２の記憶部１ｂに書き込む。
図１の第２の記憶部１ｂは、停電処理を中断した時点でバックアップ対象データ１ａ１の一部が第２の記憶部１ｂの領域１ｂ１に書き込まれている状態の例を示している。制御部１ｃは、停電処理を中断した後、第２の情報１ｄを取得する。制御部１ｃは、異常処理に替えて、バックアップ対象データ１ａ１のうち停電処理で第２の記憶部１ｂに未書き込みのデータと第２の情報１ｄとを第２の記憶部１ｂの領域１ｂ２に書き込む。
第１の実施の形態によれば、ストレージ制御装置１は、バックアップ対象データ１ａ１と第２の情報１ｄとを第２の記憶部１ｂに書き込むため、バックアップ対象データ１ａ１と第２の情報１ｄとの消失を防止することができる。
第１の実施の形態によれば、ストレージ制御装置１は、停電中断バックアップ処理で停電処理を中断した後、バックアップ対象データ１ａ１のうち停電処理で第２の記憶部１ｂに未書き込みのデータと第２の情報１ｄとを第２の記憶部１ｂに書き込む。仮にストレージ制御装置１が停電中断バックアップ処理を実行しない場合、ストレージ制御装置１は、停電処理の実行中に停電以外の異常を検出し、停電処理を中断し、異常処理を実行した後、中断した状態からの停電処理の再開または停電処理を初めからやり直す。このように、仮にストレージ制御装置１が停電中断バックアップ処理を実行しない場合は、ストレージ制御装置１が停電中断バックアップ処理を実行する場合に比べて、停電処理を中断した後の処理量が多い。停電中断バックアップ処理を実行しない場合、ストレージ制御装置１は、処理量が多いため、十分なバッテリ容量を確保することで停電処理を中断した後の処理を実行完了できる。十分なバッテリ容量を確保するためには、バッテリ容量を拡大する。例えば、バッテリ３のバッテリ容量が、拡大される。しかし、バッテリ３のバッテリ容量の拡大は、コストが高くなる。
一方、ストレージ制御装置１が停電中断バックアップ処理を実行する場合は、仮にストレージ制御装置１が停電中断バックアップ処理を実行しない場合と比べて、停電処理を中断した後の処理量が少ない。停電中断バックアップ処理を実行するストレージ制御装置１は、停電処理を中断した後の処理量が少ないため、バッテリ３のバッテリ容量を拡大することなく、停電中断バックアップ処理を実行完了できる。
よって、第１の実施の形態によれば、ストレージ制御装置１は、低コストにデータの消失を防止することができる。
［第２の実施の形態］
図２は、第２の実施の形態のストレージシステムの一例を示す図である。ストレージシステムは、ＣＥ（Controller Enclosure）１００、ＤＥ（Drive Enclosure）２００およびホスト装置３００を有する。ＣＥ１００とＤＥ２００とは、１つの筐体に搭載されたストレージ装置として実現可能である。
ＣＥ１００は、ＣＭ（Controller Module）１１０を有する。ＣＭ１１０とホスト装置３００は、ネットワークを介して接続する。例えば、ＣＭ１１０とホスト装置３００は、ファイバチャネル（ＦＣ：Fibre Channel）などの伝送方式で接続する。ＣＭ１１０は、ホスト装置３００からＤＥ２００へのアクセスを制御する。
ＤＥ２００は、複数の記憶装置を搭載可能なディスクアレイ装置である。ＤＥ２００は、記憶装置としてＨＤＤを搭載する。また、ＤＥ２００は、記憶装置としてＳＳＤを搭載してもよい。
なお、ＣＭ１１０は、第１の実施の形態のストレージ制御装置１の一形態である。ＤＥ２００は、第１の実施の形態のストレージデバイス２の一形態である。
図３は、第２の実施の形態のＣＥのハードウェアの一例を示す図である。ＣＥ１００は、ＣＭ１１０以外にＰＳＵ（Power Supply Unit）１２０およびバッテリ１３０を有する。
ＣＭ１１０は、プロセッサ１１１、ＲＡＭ１１２、ＢＵＤ（Bootup and Utility Device）１１３、ＮＶＲＡＭ（Non-Volatile RAM）１１４、ＤＩ（Device Interface）１１５、ＣＡ（Channel Adapter）１１６、ＦＰＧＡ１１７および電源回路１１８を有する。
プロセッサ１１１は、ＣＭ１１０の情報処理を制御する。プロセッサ１１１は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）などを含み得る。プロセッサ１１１は、複数のプロセッシング要素を含むマルチプロセッサであってもよい。
ＲＡＭ１１２は、ＣＭ１１０の主記憶装置である。ＲＡＭ１１２は、プロセッサ１１１に実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部を一時的に記憶する。ＲＡＭ１１２は、プロセッサ１１１による処理に用いる各種データを記憶する。
ＢＵＤ１１３は、ＰＳＵ１２０からの電力供給停止時にＲＡＭ１１２に格納されているデータの保護に用いられる不揮発性記憶装置である。例えば、ＢＵＤ１１３は、ＳＳＤである。
ＮＶＲＡＭ１１４は、ＣＭ１１０の補助記憶装置である。ＮＶＲＡＭ１１４は、不揮発性記憶装置である。ＮＶＲＡＭ１１４は、ファームウェアのプログラムや各種データなどを記憶する。
ＤＩ１１５は、ＤＥ２００と通信するためのインタフェースである。ＣＡ１１６は、ホスト装置３００と通信するためのインタフェースである。
ＦＰＧＡ１１７は、ＣＭ１１０で停電が発生したか否かを監視する。電源回路１１８は、ＦＰＧＡ１１７の制御の下で、ＣＭ１１０内の各部に対してＰＳＵ１２０からの電力を供給する。また、電源回路１１８は、ＦＰＧＡ１１７からの指示に応じて、ＰＳＵ１２０からの電力供給とバッテリ１３０からの電力供給とを切り替える。
ＰＳＵ１２０は、外部から商用電源の供給を受けて、ＣＭ１１０に電力を供給する。バッテリ１３０は、ＰＳＵ１２０からＣＭ１１０に対する電力供給が停止した時にプロセッサ１１１、ＲＡＭ１１２、ＢＵＤ１１３、ＦＰＧＡ１１７に電力を供給する。
なお、ＲＡＭ１１２は、第１の実施の形態の第１の記憶部１ａの一形態である。ＢＵＤ１１３は、第１の実施の形態の第２の記憶部１ｂの一形態である。
図４は、第２の実施の形態のＣＭの機能の一例を示す図である。ＣＭ１１０は、割込み処理部１４０、停電処理部１５０およびダンプ制御部１６０を有する。
割込み処理部１４０、停電処理部１５０およびダンプ制御部１６０は、プロセッサ１１１が所定のプログラムを実行することによって実現される。
割込み処理部１４０は、ＦＰＧＡ１１７からＮＭＩ（Non Maskable Interrupt）割込みを受信する。また、割込み処理部１４０は、ＮＭＩ割込みの解除などを実行する。
停電処理部１５０は、ＣＭ１１０に停電が発生した場合、ＲＡＭ１１２に格納されているデータのうち、バックアップ対象のデータをＢＵＤ１１３に書き込む。停電処理部１５０は、バックアップ対象のデータをＢＵＤ１１３に書き込む際、バックアップ対象のデータを所定の大きさに分割する。停電処理部１５０は、バックアップ対象のデータを分割したデータブロックをＢＵＤ１１３に書き込む。
ダンプ制御部１６０は、プロセッサ１１１が実行するファームウェアに異常が発生したときにパニック処理を実行する。パニック処理については、後で詳細に説明する。また、ダンプ制御部１６０は、復電したときに復電処理を実行する。復電処理については、後で詳細に説明する。
ＢＵＤ１１３について、詳細に説明する。ＢＵＤ１１３は、バックアップ領域１１３ａおよびダンプ格納領域１１３ｂを有する。バックアップ領域１１３ａは、ＲＡＭ１１２に格納されているデータのバックアップ先である。ダンプ格納領域１１３ｂは、後述するダンプファイルを格納する。
図５は、第２の実施の形態の停電テーブルの一例を示す図である。ＮＶＲＡＭ１１４は、停電テーブル１１４ａの情報を記憶する。停電テーブル１１４ａは、停電フラグ、完了フラグの項目を含む。停電フラグの項目は、停電が発生した（ｔｒｕｅ）、停電が発生していない（ｆａｌｓｅ）の何れかを示す。完了フラグの項目は、ＲＡＭ１１２からバックアップ領域１１３ａへのデータのバックアップが完了した（ｔｒｕｅ）、未完了（ｆａｌｓｅ）の何れかを示す。
図６は、第２の実施の形態の書き込み管理テーブルの一例を示す図である。ＮＶＲＡＭ１１４は、書き込み管理テーブル１１４ｂの情報を記憶する。書き込み管理テーブル１１４ｂは、ＲＡＭアドレス、ＢＵＤアドレスの項目を含む。ＲＡＭアドレスの項目は、ＲＡＭ１１２に格納されているバックアップ対象のデータの読み出し位置を示す。ＣＭ１１０は、ＲＡＭアドレスの項目を参照することで、ＲＡＭ１１２に格納されているバックアップ対象のデータのうち、どのデータまでバックアップ領域１１３ａに書き込んだかを特定することができる。言い換えると、ＣＭ１１０は、ＲＡＭアドレスの項目を参照することで、ＲＡＭ１１２に格納されているバックアップ対象のデータのうち、バックアップ領域１１３ａに未書き込みのデータを特定できる。
ＢＵＤアドレスの項目は、ＲＡＭ１１２から読み出したデータをバックアップ領域１１３ａに書き込む位置を示す。
図７は、第２の実施の形態のダンプ状況テーブルの一例を示す図である。ＮＶＲＡＭ１１４は、ダンプ状況テーブル１１４ｃの情報を記憶する。ダンプ状況テーブル１１４ｃは、状況の項目を含む。状況の項目は、ダンプファイルを作成してからダンプ格納領域１１３ｂにダンプファイルを格納するまでの状況を示す。状況の項目は、作成中、書き込み中、完了の何れかを示す。
図８は、第２の実施の形態のソフトウェア情報の一例を示す図である。ＲＡＭ１１２は、ソフトウェア情報１１２ａを記憶する。ソフトウェア情報１１２ａは、システム情報、固定割当て情報、動的割当て情報を含む。
システム情報は、ＯＳに関する情報を含む。固定割当て情報は、ＣＭ１１０の構成情報、ドライバ情報、ＲＡＩＤに関する情報を含む。動的割当て情報は、ファームウェアの管理情報を含む。ソフトウェア情報１１２ａは、システム情報など以外に他の情報を含んでもよい。例えば、ソフトウェア情報１１２ａは、ログ情報を含んでもよい。
なお、ソフトウェア情報１１２ａは、第１の実施の形態の第１の情報１ａ２の一形態である。
図９は、第２の実施の形態のハードウェア情報の一例を示す図である。ＦＰＧＡ１１７は、ハードウェア情報１１７ａを記憶する。ハードウェア情報１１７ａは、電圧アラーム情報、接続部品アラーム情報、温度情報などを含む。電圧アラーム情報は、ファームウェアに異常が発生したときのＣＭ１１０内の電圧が所定の電圧を超えているか否かを示す。接続部品アラーム情報は、ファームウェアに異常が発生したときのＣＭ１１０内の部品が故障しているか否かを示す。温度情報は、ファームウェアに異常が発生したときのＣＭ１１０内の温度を示す。
なお、ハードウェア情報１１７ａは、第１の実施の形態の第２の情報１ｄの一形態である。
図１０は、第２の実施の形態の停電処理のフローチャートの一例を示す図である。ＣＭ１１０は、停電が発生したときに停電処理を実行する。また、バッテリ１３０は、停電が発生したとき、プロセッサ１１１、ＲＡＭ１１２、ＢＵＤ１１３、ＦＰＧＡ１１７に電力を供給する。
（Ｓ１１）割込み処理部１４０は、ＦＰＧＡ１１７からＮＭＩ割込みを受信する。
（Ｓ１２）割込み処理部１４０は、割込み解除をＦＰＧＡ１１７に通知する。
（Ｓ１３）割込み処理部１４０は、ＮＭＩ割込みを解除する。
（Ｓ１４）停電処理部１５０は、停電テーブル１１４ａの停電フラグの項目にｔｒｕｅを設定する。
（Ｓ１５）停電処理部１５０は、書き込み管理テーブル１１４ｂを初期化する。すなわち、停電処理部１５０は、書き込み管理テーブル１１４ｂのＲＡＭアドレス、ＢＵＤアドレスの項目に０を登録する。
（Ｓ１６）停電処理部１５０は、バックアップ領域１１３ａに未書き込みであるバックアップ対象のデータブロックを格納するＲＡＭ１１２のアドレスを、書き込み管理テーブル１１４ｂのＲＡＭアドレスの項目に登録する。なお、停電処理部１５０は、ＲＡＭ１１２に格納されているバックアップ対象のデータの先頭アドレスから順にバックアップ対象のデータブロックをバックアップ領域１１３ａに格納する。そのため、停電処理部１５０は、バックアップ領域１１３ａへの初回の書き込みの場合、書き込み管理テーブル１１４ｂのＲＡＭアドレスの項目にバックアップ対象のデータの先頭アドレスを登録する。
停電処理部１５０は、バックアップ対象のデータブロックの格納先であるバックアップ領域１１３ａのアドレスを、書き込み管理テーブル１１４ｂのＢＵＤアドレスの項目に登録する。
なお、ソフトウェア情報１１２ａは、バックアップ対象のデータブロックに含まれる。
（Ｓ１７）停電処理部１５０は、書き込み管理テーブル１１４ｂのＲＡＭアドレスの項目を参照し、バックアップ対象のデータブロックをＲＡＭ１１２から読み出す。停電処理部１５０は、書き込み管理テーブル１１４ｂのＢＵＤアドレスの項目が示すアドレスに、バックアップ対象のデータブロックを書き込む。
（Ｓ１８）停電処理部１５０は、ＲＡＭ１１２に格納されているバックアップ対象の全てのデータブロックをバックアップ領域１１３ａに書き込み済みであるか否かを判定する。全てのデータブロックをバックアップ領域１１３ａに書き込み済みの場合、停電処理部１５０は、ステップＳ１９に進む。全てのデータブロックをバックアップ領域１１３ａに書き込み済みでない場合、停電処理部１５０は、ステップＳ１６に進む。
（Ｓ１９）停電処理部１５０は、書き込み管理テーブル１１４ｂのＲＡＭアドレスとＢＵＤアドレスの項目に０ｘＦＦＦＦＦＦＦＦを登録する。
（Ｓ２０）停電処理部１５０は、停電テーブル１１４ａの完了フラグの項目にｔｒｕｅを設定する。
ＣＭ１１０は、バッテリ１３０からプロセッサ１１１、ＲＡＭ１１２、ＢＵＤ１１３、ＦＰＧＡ１１７への電力の供給を中止する。
このように、停電処理部１５０は、停電テーブル１１４ａの停電フラグの項目にｔｒｕｅを設定することで、停電処理を実行していたことを示すことができる。
図１１は、第２の実施の形態のパニック処理のフローチャートの一例を示す図（その１）である。図１２は、第２の実施の形態のパニック処理のフローチャートの一例を示す図（その２）である。図１３は、第２の実施の形態のパニック処理のフローチャートの一例を示す図（その３）である。ＣＭ１１０は、ファームウェアの異常を検出したときにパニック処理を実行する。なお、ファームウェアの異常は、割込み処理部１４０が検出してもよい。
（Ｓ２１）割込み処理部１４０は、ＮＭＩ割込みを発生する。
（Ｓ２２）割込み処理部１４０は、割込みを禁止する。
（Ｓ２３）ダンプ制御部１６０は、ダンプ状況テーブル１１４ｃの状況の項目に作成中を登録する。
（Ｓ２４）ダンプ制御部１６０は、ＦＰＧＡ１１７からハードウェア情報１１７ａを取得する。
（Ｓ２５）ダンプ制御部１６０は、ＲＡＭ１１２に格納されているバックアップ対象のデータの後ろにハードウェア情報１１７ａを格納する。なお、ソフトウェア情報１１２ａは、バックアップ対象のデータに含まれる。
（Ｓ２６）ダンプ制御部１６０は、ＦＰＧＡ１１７が停電を検出していないか否かを判定する。ＦＰＧＡ１１７が停電を検出していない場合、ダンプ制御部１６０は、ステップＳ２７に進む。ＦＰＧＡ１１７が停電を検出している場合、ダンプ制御部１６０は、ステップＳ４１に進む。
また、ＦＰＧＡ１１７が停電を検出している場合、バッテリ１３０は、プロセッサ１１１、ＲＡＭ１１２、ＢＵＤ１１３、ＦＰＧＡ１１７に電力を供給する。以下の処理でＦＰＧＡ１１７が停電を検出している場合、バッテリ１３０は、プロセッサ１１１、ＲＡＭ１１２、ＢＵＤ１１３、ＦＰＧＡ１１７に電力を供給する。
（Ｓ２７）ダンプ制御部１６０は、停電テーブル１１４ａの停電フラグの項目を参照し、ｆａｌｓｅであるか否かを判定する。ｆａｌｓｅの場合、ダンプ制御部１６０は、ステップＳ２８に進む。ｔｒｕｅの場合、ダンプ制御部１６０は、ステップＳ４１に進む。
（Ｓ２８）ダンプ制御部１６０は、ＲＡＭ１１２からソフトウェア情報１１２ａを取得する。ダンプ制御部１６０は、ステップＳ３１に進む。
（Ｓ３１）ダンプ制御部１６０は、ＦＰＧＡ１１７が停電を検出していないか否かを判定する。ＦＰＧＡ１１７が停電を検出していない場合、ダンプ制御部１６０は、ステップＳ３２に進む。ＦＰＧＡ１１７が停電を検出している場合、ダンプ制御部１６０は、ステップＳ４１に進む。
（Ｓ３２）ダンプ制御部１６０は、ソフトウェア情報１１２ａとハードウェア情報１１７ａとに基づいてダンプファイルを作成する。
（Ｓ３３）ダンプ制御部１６０は、ＦＰＧＡ１１７が停電を検出していないか否かを判定する。ＦＰＧＡ１１７が停電を検出していない場合、ダンプ制御部１６０は、ステップＳ３４に進む。ＦＰＧＡ１１７が停電を検出している場合、ダンプ制御部１６０は、ステップＳ４１に進む。
（Ｓ３４）ダンプ制御部１６０は、ダンプ状況テーブル１１４ｃの状況の項目に書き込み中を登録する。
（Ｓ３５）ダンプ制御部１６０は、ダンプファイルを所定の大きさのブロック単位に分割した１つのブロックを選択する。
（Ｓ３６）ダンプ制御部１６０は、選択したブロックをダンプ格納領域１１３ｂに書き込む。
（Ｓ３７）ダンプ制御部１６０は、ＦＰＧＡ１１７が停電を検出していないか否かを判定する。ＦＰＧＡ１１７が停電を検出していない場合、ダンプ制御部１６０は、ステップＳ３８に進む。ＦＰＧＡ１１７が停電を検出している場合、ダンプ制御部１６０は、ステップＳ４１に進む。
（Ｓ３８）ダンプ制御部１６０は、ダンプファイルの全てのブロックをダンプ格納領域１１３ｂに書き込み済みであるか否かを判定する。ダンプファイルの全てのブロックをダンプ格納領域１１３ｂに書き込み済みの場合、ダンプ制御部１６０は、ステップＳ３９に進む。ダンプファイルの全てのブロックをダンプ格納領域１１３ｂに書き込み済みでない場合、ダンプ制御部１６０は、ステップＳ３５に進む。
（Ｓ３９）ダンプ制御部１６０は、ダンプ状況テーブル１１４ｃの状況の項目に完了を登録する。ダンプ制御部１６０は、パニック処理を終了する。
（Ｓ４１）ダンプ制御部１６０は、停電テーブル１１４ａの停電フラグの項目を参照し、ｔｒｕｅであるか否かを判定する。ｔｒｕｅの場合、ダンプ制御部１６０は、停電処理が途中で中断し、ＲＡＭ１１２に格納されているバックアップ対象のデータの一部がバックアップ領域１１３ａに未書き込みの状態であることを特定する。ダンプ制御部１６０は、ステップＳ４２に進む。ｆａｌｓｅの場合、ダンプ制御部１６０は、ステップＳ４４に進む。
（Ｓ４２）ダンプ制御部１６０は、書き込み管理テーブル１１４ｂのＲＡＭアドレス、ＢＵＤアドレスの項目を参照し、０ｘＦＦＦＦＦＦＦＦが登録されているか否かを判定する。０ｘＦＦＦＦＦＦＦＦが登録されていない場合、すなわち、停電処理が途中まで実行されている場合、ダンプ制御部１６０は、ステップＳ４３に進む。０ｘＦＦＦＦＦＦＦＦが登録されている場合、ダンプ制御部１６０は、ステップＳ４８に進む。
（Ｓ４３）ダンプ制御部１６０は、書き込み管理テーブル１１４ｂを参照し、ＲＡＭアドレスとＢＵＤアドレスを取得する。ダンプ制御部１６０は、ステップＳ４６に進む。
（Ｓ４４）ダンプ制御部１６０は、書き込み管理テーブル１１４ｂを初期化する。
（Ｓ４５）ダンプ制御部１６０は、ＲＡＭ１１２の先頭アドレスを書き込み管理テーブル１１４ｂのＲＡＭアドレスの項目に登録する。ダンプ制御部１６０は、バックアップ領域１１３ａの先頭アドレスを書き込み管理テーブル１１４ｂのＢＵＤアドレスの項目に登録する。
（Ｓ４６）ダンプ制御部１６０は、書き込み管理テーブル１１４ｂのＲＡＭアドレスの項目とＢＵＤアドレスの項目に登録されている情報を基にバックアップ領域１１３ａへのデータ書き込みを実行する。ステップＳ４６について、詳細に説明する。
ステップＳ４３を実行している場合、ダンプ制御部１６０は、書き込み管理テーブル１１４ｂのＲＡＭアドレスを参照し、バックアップ領域１１３ａに未書き込みのデータブロックを特定する。また、ダンプ制御部１６０は、未書き込みのデータブロックの中に、ＲＡＭ１１２に格納されているハードウェア情報１１７ａを含める。ダンプ制御部１６０は、書き込み管理テーブル１１４ｂのＢＵＤアドレスの項目に登録されているアドレスの次のアドレスに未書き込みのデータブロックを書き込む。これにより、バックアップ領域１１３ａは、ソフトウェア情報１１２ａを含むバックアップ対象の全てのデータブロックと、ハードウェア情報１１７ａとを記憶できる。
ステップＳ４５を実行している場合、ダンプ制御部１６０は、ＲＡＭ１１２に格納されている全てのデータをバックアップ領域１１３ａに格納する。これにより、バックアップ領域１１３ａは、ソフトウェア情報１１２ａとハードウェア情報１１７ａとを記憶する。
（Ｓ４７）ダンプ制御部１６０は、書き込み管理テーブル１１４ｂのＲＡＭアドレスとＢＵＤアドレスの項目に０ｘＦＦＦＦＦＦＦＦを登録する。
（Ｓ４８）ダンプ制御部１６０は、停電テーブル１１４ａの完了フラグの項目にｔｒｕｅを設定する。ダンプ制御部１６０は、パニック処理を終了する。
ＣＭ１１０は、ステップＳ４８の後、バッテリ１３０からプロセッサ１１１、ＲＡＭ１１２、ＢＵＤ１１３、ＦＰＧＡ１１７への電力の供給を中止する。
このように、ダンプ制御部１６０は、ＦＰＧＡ１１７が停電を検出しているか否かを監視し、ＦＰＧＡ１１７が停電を検出したときにＣＭ１１０で停電が発生したと判断し、ステップＳ４１に進む。ダンプ制御部１６０は、ＣＭ１１０で停電が発生したと判断し、すぐにステップＳ４１を実行することで、バッテリ１３０が有する電力量の無駄遣いを防止できる。
図１４は、第２の実施の形態の停電処理中にファームウェアの異常が発生した場合の具体例を示す図（その１）である。ＲＡＭ１１２は、システム情報、固定割当て情報、動的割当て情報、ユーザデータを記憶している。具体例では、システム情報、固定割当て情報、動的割当て情報、ユーザデータをバックアップ対象のデータとする。
図１４は、ＣＭ１１０で停電が発生している状態である。停電処理部１５０は、停電が発生したことに伴い、停電テーブル１１４ａの停電フラグの項目にｔｒｕｅを設定する。
図１４は、ＲＡＭ１１２に格納されているシステム情報と固定割当て情報の一部が停電処理部１５０によりバックアップ領域１１３ａの領域１１３ａ１に格納された状態を示す。また、図１４の書き込み管理テーブル１１４ｂは、ＲＡＭ１１２のアドレス（０ｘ００００８０００）に格納されているデータがＢＵＤ１１３のアドレス（０ｘ０１００８０００）に書き込まれたことを示している。
図１５は、第２の実施の形態の停電処理中にファームウェアの異常が発生した場合の具体例を示す図（その２）である。図１５は、ファームウェアに異常が発生した状態を示す。停電処理部１５０は、ファームウェアに異常が発生したことに伴い、停電処理を中断する。
ダンプ制御部１６０は、ＦＰＧＡ１１７からハードウェア情報１１７ａを取得する。ダンプ制御部１６０は、バックアップ対象のデータの後ろにハードウェア情報１１７ａを格納する。
ダンプ制御部１６０は、書き込み管理テーブル１１４ｂのＲＡＭアドレスの項目を参照し、ＲＡＭ１１２のアドレス（０ｘ００００８０００）以降に格納されているデータがバックアップ領域１１３ａに未書き込みのデータであることを特定する。すなわち、未書き込みのデータは、固定割当て情報の一部、動的割当て情報、ユーザデータである。ダンプ制御部１６０は、ハードウェア情報１１７ａを未書き込みのデータに含める。ダンプ制御部１６０は、バックアップ領域１１３ａに未書き込みのデータをバックアップ領域１１３ａの領域１１３ａ２に書き込む。
図１６は、第２の実施の形態の停電処理中にファームウェアの異常が発生した場合の具体例を示す図（その３）である。図１６は、未書き込みのデータがバックアップ領域１１３ａの領域１１３ａ２に格納された状態を示す。
このように、ＣＭ１１０は、未書き込みデータを領域１１３ａ２に書き込むため、データの消失を防止することができる。
第２の実施の形態によれば、ＣＭ１１０は、停電処理を中断した後、未書き込みのデータをバックアップ領域１１３ａに書き込む。仮にＣＭ１１０が第２の実施の形態の処理を実行しない場合、ＣＭ１１０は、停電処理の実行中にファームウェアの異常を検出する。ＣＭ１１０は、検出後、停電処理を中断し、ダンプファイル４００をダンプ格納領域１１３ｂに書き込み、中断した状態からの停電処理の再開または停電処理を初めからやり直す。仮にＣＭ１１０が第２の実施の形態の処理を実行しない場合、ＣＭ１１０は、処理量が多いため、大容量のバッテリから電力の供給を受ける。
ＣＭ１１０が第２の実施の形態を実行する場合は、仮にＣＭ１１０が第２の実施の形態を実行しない場合と比べて、停電処理を中断した後の処理量が少ない。第２の実施の形態を実行するＣＭ１１０は、処理量が少ないため、大容量のバッテリから電力の供給を受けなくてよい。よって、バッテリ１３０は、大容量でなくてよく、低コストのバッテリでよい。よって、ＣＭ１１０は、低コストにデータの消失を防止することができる。
なお、ＣＭ１１０は、ソフトウェア情報１１２ａ（システム情報、固定割当て情報、動的割当て情報）とハードウェア情報１１７ａとがバックアップ領域１１３ａに格納されているため、復電後にダンプファイルを作成することができる。
図１７は、第２の実施の形態のパニック処理中に停電が発生した場合の具体例を示す図（その１）である。ＲＡＭ１１２は、システム情報、固定割当て情報、動的割当て情報、ユーザデータを記憶している。
図１７は、ファームウェアに異常が発生した状態である。ダンプ制御部１６０は、ＦＰＧＡ１１７からハードウェア情報１１７ａを取得する。ダンプ制御部１６０は、バックアップ対象のデータの後ろにハードウェア情報１１７ａを格納する。
ダンプ制御部１６０は、ソフトウェア情報１１２ａ（システム情報、固定割当て情報、動的割当て情報）とハードウェア情報１１７ａとに基づいてダンプファイル４００を作成する。ダンプ制御部１６０は、ダンプファイル４００をブロック単位に分割したブロックをダンプ格納領域１１３ｂに書き込む。
図１８は、第２の実施の形態のパニック処理中に停電が発生した場合の具体例を示す図（その２）である。図１８は、停電が発生した状態である。ダンプ制御部１６０は、停電が発生したことに伴い、ダンプファイル４００をダンプ格納領域１１３ｂに書き込むことを中断する。なお、ダンプファイル４００をダンプ格納領域１１３ｂに書き込む処理は、第１の実施の形態の異常処理の一形態である。
ダンプ制御部１６０は、ＲＡＭ１１２に格納されている全てのデータをバックアップ領域１１３ａに格納する。
このように、ＣＭ１１０は、ＲＡＭ１１２に格納されている全てのデータをバックアップ領域１１３ａに格納するため、データの消失を防止することができる。また、ＣＭ１１０は、ＲＡＭ１１２に格納されている全てのデータをバックアップ領域１１３ａに格納するため、ソフトウェア情報１１２ａ（システム情報、固定割当て情報、動的割当て情報）とハードウェア情報１１７ａをバックアップ領域１１３ａに格納できる。そのため、ＣＭ１１０は、ＣＭ１１０で停電が発生した場合、ダンプファイル４００をＢＵＤ１１３に書き込む処理を継続しなくて済む。バッテリ１３０は、ＲＡＭ１１２に格納されている全てのデータをバックアップ領域１１３ａに格納する処理を実行できる電力量を有していればよく、大容量のバッテリでなくてよい。すなわち、バッテリ１３０は、低コストのバッテリでよい。よって、ＣＭ１１０は、低コストにデータの消失を防止することができる。
なお、ＣＭ１１０は、ソフトウェア情報１１２ａ（システム情報、固定割当て情報、動的割当て情報）とハードウェア情報１１７ａとがバックアップ領域１１３ａに格納されているため、復電後にダンプファイルを作成することができる。
図１９は、第２の実施の形態の復電処理のフローチャートの一例を示す図である。ＣＭ１１０は、停電後、ＰＳＵ１２０からの電力供給を受けて復電を検出したときに復電処理を実行する。
（Ｓ５１）ダンプ制御部１６０は、停電テーブル１１４ａの完了フラグの項目を参照し、ｔｒｕｅであるか否かを判定する。ｔｒｕｅの場合、ダンプ制御部１６０は、ステップＳ５２に進む。ｆａｌｓｅの場合、ダンプ制御部１６０は、復電処理を終了する。
（Ｓ５２）ダンプ制御部１６０は、バックアップ領域１１３ａに格納されている全てのデータをＲＡＭ１１２に格納する。これにより、ＲＡＭ１１２は、ソフトウェア情報１１２ａとハードウェア情報１１７ａとを含むデータを記憶する。
（Ｓ５３）ダンプ制御部１６０は、ダンプ状況テーブル１１４ｃの状況の項目を参照し、作成中または書き込み中であるか否かを判定する。作成中または書き込み中の場合、ダンプ制御部１６０は、ステップＳ５４に進む。作成中または書き込み中以外の場合、すなわち、完了の場合、ダンプ制御部１６０は、復電処理を終了する。
（Ｓ５４）ダンプ制御部１６０は、ＲＡＭ１１２からソフトウェア情報１１２ａとハードウェア情報１１７ａとを取得する。
（Ｓ５５）ダンプ制御部１６０は、ソフトウェア情報１１２ａとハードウェア情報１１７ａとに基づいてダンプファイルを作成する。
（Ｓ５６）ダンプ制御部１６０は、ダンプファイルを所定の大きさのブロック単位に分割したブロックをダンプ格納領域１１３ｂに書き込む。
（Ｓ５７）ダンプ制御部１６０は、ダンプファイルの全てのブロックをダンプ格納領域１１３ｂに書き込み済みであるか否かを判定する。ダンプファイルの全てのブロックをダンプ格納領域１１３ｂに書き込み済みの場合、ダンプ制御部１６０は、復電処理を終了する。ダンプファイルの全てのブロックをダンプ格納領域１１３ｂに書き込み済みでない場合、ダンプ制御部１６０は、ステップＳ５６に進む。
これにより、ダンプ制御部１６０は、ダンプ格納領域１１３ｂにダンプファイルを格納できる。ＣＭ１１０は、ダンプファイルを用いて、ファームウェアの異常原因を解析できる。
なお、ダンプ制御部１６０は、ステップＳ５６において、ダンプ格納領域１１３ｂにダンプファイルの一部を既に書き込み済みの場合（ダンプファイルの書き込みを途中で中断した場合）、未書き込みのブロックのみをダンプ格納領域１１３ｂに書き込んでもよい。
また、第１の実施の形態の情報処理は、ストレージ制御装置１に用いられるプロセッサに、プログラムを実行させることで実現できる。第２の実施の形態の情報処理は、プロセッサ１１１にプログラムを実行させることで実現できる。プログラムは、コンピュータに読み取り可能な記録媒体に記録できる。
例えば、プログラムを記録した記録媒体は、プログラムを流通させることで配布することができる。また、割込み処理部１４０、停電処理部１５０およびダンプ制御部１６０に相当する機能を実現するプログラムは、別個のプログラムとして各プログラムを別個に配布することができる。割込み処理部１４０、停電処理部１５０およびダンプ制御部１６０の機能は、別個のコンピュータにより実現されてもよい。
以上の各実施の形態に関し、さらに以下の付記を開示する。
（付記１） ストレージデバイスを制御対象とするストレージ制御装置であって、
前記ストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを記憶する揮発性の第１の記憶部と、
不揮発性の第２の記憶部と、
停電を検出して前記バックアップ対象データを前記第２の記憶部に書き込む停電処理と、前記停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込む異常処理と、前記停電処理の実行中に前記異常を検出した場合に前記停電処理を中断して前記第２の情報を取得して前記異常処理に替えて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータと前記第２の情報とを前記第２の記憶部に書き込む停電中断バックアップ処理と、を実行する制御部と、
を含むストレージ制御装置。
（付記２） 前記制御部は、前記異常処理で前記第２の情報を前記第１の記憶部に格納した後に前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込み、前記異常処理の実行中に前記停電を検出した場合に前記異常処理を中断して前記停電処理に替えて前記第１の記憶部に格納されている全てのデータを前記第２の記憶部に書き込む異常中断バックアップ処理を実行する、
付記１に記載のストレージ制御装置。
（付記３） 前記ストレージ制御装置は、さらに、前記停電が発生したか否かを監視する監視部を含み、
前記制御部は、前記異常処理を実行中に前記監視部が前記停電を検出したか否かを監視し、前記監視部が前記停電を検出したときに前記停電を検出し、前記異常中断バックアップ処理で前記異常処理を中断する、
付記２に記載のストレージ制御装置。
（付記４） 前記ストレージ制御装置は、さらに、前記第２の情報を記憶する第３の記憶部を含み、
前記制御部は、前記異常処理または前記停電中断バックアップ処理で前記第３の記憶部から前記第２の情報を取得する、
付記１乃至３の何れか１つに記載のストレージ制御装置。
（付記５） 前記制御部は、前記停電処理で前記バックアップ対象データの前記第２の記憶部への書き込み状況を示す書き込み情報を作成し、前記停電中断バックアップ処理で前記書き込み情報に基づいて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータを特定する、
付記１乃至４の何れか１つに記載のストレージ制御装置。
（付記６） 前記制御部は、前記ストレージ制御装置で復電したことを検出した場合、前記第２の記憶部から前記第１の情報と前記第２の情報とを取得し、前記第１の情報と前記第２の情報とに基づいて前記異常を解析する解析情報を作成する、
付記１乃至５の何れか１つに記載のストレージ制御装置。
（付記７） ストレージデバイスを制御対象とするストレージ制御装置に、
停電を検出して揮発性の第１の記憶部が記憶する前記ストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを不揮発性の第２の記憶部に書き込む停電処理と、前記停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込む異常処理と、前記停電処理の実行中に前記異常を検出した場合に前記停電処理を中断して前記第２の情報を取得して前記異常処理に替えて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータと前記第２の情報とを前記第２の記憶部に書き込む停電中断バックアップ処理と、を実行する、
処理を実行させるストレージ制御プログラム。
（付記８） ストレージデバイスを制御対象とするストレージ制御装置が、
停電を検出して揮発性の第１の記憶部が記憶する前記ストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを不揮発性の第２の記憶部に書き込む停電処理と、前記停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込む異常処理と、前記停電処理の実行中に前記異常を検出した場合に前記停電処理を中断して前記第２の情報を取得して前記異常処理に替えて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータと前記第２の情報とを前記第２の記憶部に書き込む停電中断バックアップ処理と、を実行する、
ストレージ制御方法。
１ ストレージ制御装置
１ａ 第１の記憶部
１ａ１ バックアップ対象データ
１ａ２ 第１の情報
１ｂ 第２の記憶部
１ｂ１，１ｂ２ 領域
１ｃ 制御部
１ｄ 第２の情報
２ ストレージデバイス
３ バッテリ

Claims (7)

  1. ストレージデバイスを制御対象とするストレージ制御装置であって、
    前記ストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを記憶する揮発性の第１の記憶部と、
    不揮発性の第２の記憶部と、
    停電を検出して前記バックアップ対象データを前記第２の記憶部に書き込む停電処理と、前記停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込む異常処理と、前記停電処理の実行中に前記異常を検出した場合に前記停電処理を中断して前記第２の情報を取得して前記異常処理に替えて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータと前記第２の情報とを前記第２の記憶部に書き込む停電中断バックアップ処理と、を実行する制御部と、
    を含むストレージ制御装置。
  2. 前記制御部は、前記異常処理で前記第２の情報を前記第１の記憶部に格納した後に前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込み、前記異常処理の実行中に前記停電を検出した場合に前記異常処理を中断して前記停電処理に替えて前記第１の記憶部に格納されている全てのデータを前記第２の記憶部に書き込む異常中断バックアップ処理を実行する、
    請求項１に記載のストレージ制御装置。
  3. 前記ストレージ制御装置は、さらに、前記停電が発生したか否かを監視する監視部を含み、
    前記制御部は、前記異常処理を実行中に前記監視部が前記停電を検出したか否かを監視し、前記監視部が前記停電を検出したときに前記停電を検出し、前記異常中断バックアップ処理で前記異常処理を中断する、
    請求項２に記載のストレージ制御装置。
  4. 前記制御部は、前記停電処理で前記バックアップ対象データの前記第２の記憶部への書き込み状況を示す書き込み情報を作成し、前記停電中断バックアップ処理で前記書き込み情報に基づいて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータを特定する、
    請求項１乃至３の何れか１項に記載のストレージ制御装置。
  5. 前記制御部は、前記ストレージ制御装置で復電したことを検出した場合、前記第２の記憶部から前記第１の情報と前記第２の情報とを取得し、前記第１の情報と前記第２の情報とに基づいて前記異常を解析する解析情報を作成する、
    請求項１乃至４の何れか１項に記載のストレージ制御装置。
  6. ストレージデバイスを制御対象とするストレージ制御装置に、
    停電を検出して揮発性の第１の記憶部が記憶する前記ストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを不揮発性の第２の記憶部に書き込む停電処理と、前記停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込む異常処理と、前記停電処理の実行中に前記異常を検出した場合に前記停電処理を中断して前記第２の情報を取得して前記異常処理に替えて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータと前記第２の情報とを前記第２の記憶部に書き込む停電中断バックアップ処理と、を実行する、
    処理を実行させるストレージ制御プログラム。
  7. ストレージデバイスを制御対象とするストレージ制御装置が、
    停電を検出して揮発性の第１の記憶部が記憶する前記ストレージデバイスの制御に関する第１の情報を含むバックアップ対象データを不揮発性の第２の記憶部に書き込む停電処理と、前記停電以外の異常を検出して異常検出時のハードウェアの状態に関する第２の情報を取得して前記第１の情報と前記第２の情報とを前記第２の記憶部に書き込む異常処理と、前記停電処理の実行中に前記異常を検出した場合に前記停電処理を中断して前記第２の情報を取得して前記異常処理に替えて前記バックアップ対象データのうち前記停電処理で前記第２の記憶部に未書き込みのデータと前記第２の情報とを前記第２の記憶部に書き込む停電中断バックアップ処理と、を実行する、
    ストレージ制御方法。
JP2017022722A 2017-02-10 2017-02-10 ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法 Active JP6802484B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017022722A JP6802484B2 (ja) 2017-02-10 2017-02-10 ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法
US15/885,950 US10642674B2 (en) 2017-02-10 2018-02-01 Storage control device with power failure processing and abnormality processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017022722A JP6802484B2 (ja) 2017-02-10 2017-02-10 ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法

Publications (2)

Publication Number Publication Date
JP2018128939A JP2018128939A (ja) 2018-08-16
JP6802484B2 true JP6802484B2 (ja) 2020-12-16

Family

ID=63106375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017022722A Active JP6802484B2 (ja) 2017-02-10 2017-02-10 ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法

Country Status (2)

Country Link
US (1) US10642674B2 (ja)
JP (1) JP6802484B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7318367B2 (ja) 2019-06-28 2023-08-01 富士通株式会社 ストレージ制御装置及びストレージ制御プログラム
US11561739B1 (en) * 2020-06-01 2023-01-24 Smart Modular Technologies, Inc. Catastrophic event memory backup system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513097B1 (en) * 1999-03-03 2003-01-28 International Business Machines Corporation Method and system for maintaining information about modified data in cache in a storage system for use during a system failure
JP2002062956A (ja) * 2000-08-21 2002-02-28 Sankyo Seiki Mfg Co Ltd 停電処理方法及び停電処理装置
JP5099212B2 (ja) 2008-02-28 2012-12-19 富士通株式会社 ストレージ装置、ストレージ制御装置、データ転送集積回路、および、ストレージ制御方法
JP4930555B2 (ja) * 2009-07-09 2012-05-16 富士通株式会社 制御装置、制御方法およびストレージシステム
CN101876949B (zh) * 2009-11-30 2012-04-25 威盛电子股份有限公司 数据储存系统与方法
JP5742362B2 (ja) * 2011-03-28 2015-07-01 富士通株式会社 退避処理装置
JP6115116B2 (ja) * 2012-12-19 2017-04-19 富士通株式会社 情報処理装置、格納処理方法及びプログラム
JP5963228B2 (ja) * 2013-05-30 2016-08-03 株式会社日立製作所 ストレージシステム及びデータバックアップ方法
US9830257B1 (en) * 2013-06-12 2017-11-28 Western Digital Technologies, Inc. Fast saving of data during power interruption in data storage systems
US9465426B2 (en) * 2013-09-18 2016-10-11 Huawei Technologies Co., Ltd. Method for backing up data in a case of power failure of storage system, and storage system controller
JP6264012B2 (ja) * 2013-12-16 2018-01-24 富士通株式会社 制御装置、及び制御プログラム
US9703346B2 (en) * 2014-06-23 2017-07-11 Intel Corporation Firmware interface with backup non-volatile memory storage
US9665451B2 (en) * 2014-10-07 2017-05-30 Sandisk Technologies Llc Method and device for distributing holdup energy to memory arrays
US9916255B2 (en) * 2014-12-11 2018-03-13 Empire Technology Development Llc Data storage based on memory persistency
US10915256B2 (en) * 2015-02-25 2021-02-09 SK Hynix Inc. Efficient mapping scheme with deterministic power transition times for flash storage devices

Also Published As

Publication number Publication date
US20180232307A1 (en) 2018-08-16
US10642674B2 (en) 2020-05-05
JP2018128939A (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
JP4903244B2 (ja) 計算機システム及び障害復旧方法
US7711981B2 (en) Information processing apparatus, backup device and information processing method
US7490103B2 (en) Method and system for backing up data
US9152431B2 (en) Computer and computer control method
JP6064608B2 (ja) ストレージ装置、バックアッププログラム、およびバックアップ方法
US9507671B2 (en) Write cache protection in a purpose built backup appliance
JP2011170589A (ja) ストレージ制御装置、ストレージ装置およびストレージ制御方法
US9081506B2 (en) Tape apparatus, storage control apparatus, and storage control method
JP6802484B2 (ja) ストレージ制御装置、ストレージ制御プログラムおよびストレージ制御方法
US20140365817A1 (en) Data preservation processing device, raid controller, data preservation processing system, data preservation processing method and recording medium therefor
JP2015114750A (ja) 調査用プログラム，情報処理装置及び情報処理方法
JP6124644B2 (ja) 情報処理装置および情報処理システム
JP5949540B2 (ja) 情報処理装置、及び記憶情報解析方法
JP5910413B2 (ja) 情報処理装置、起動プログラム、および起動方法
WO2014024279A1 (ja) メモリ障害リカバリ装置、方法、及びプログラム
US20190138407A1 (en) Systems and methods of deploying an operating system from a resilient virtual drive
US8453007B2 (en) Storage device and recovery method
JP5913078B2 (ja) ディスクアレイシステム、データ復旧方法、および、データ復旧プログラム
JP5773446B2 (ja) 記憶装置、冗長性回復方法、およびプログラム
WO2016139774A1 (ja) 情報処理装置、情報処理システム
JP6287055B2 (ja) 情報処理装置、情報収集方法および情報収集プログラム
JP4945774B2 (ja) ディスクアレイ装置およびトランスポート制御用プロセッサコアの障害情報データ採取方法
JP6519266B2 (ja) 情報処理装置、デバイス、および復旧方法、並びにコンピュータ・プログラム
JP2004021318A (ja) ディスクアレイ装置、及びその制御方法
JP2014081884A (ja) 計算機システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201109

R150 Certificate of patent or registration of utility model

Ref document number: 6802484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150