JP6791722B2 - Power regulator - Google Patents
Power regulator Download PDFInfo
- Publication number
- JP6791722B2 JP6791722B2 JP2016217210A JP2016217210A JP6791722B2 JP 6791722 B2 JP6791722 B2 JP 6791722B2 JP 2016217210 A JP2016217210 A JP 2016217210A JP 2016217210 A JP2016217210 A JP 2016217210A JP 6791722 B2 JP6791722 B2 JP 6791722B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- transistor
- feedback
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、入力電圧を所定の出力電圧に変換する電源レギュレータに関する。 The present invention relates to a power supply regulator that converts an input voltage into a predetermined output voltage.
入力電圧を所定の出力電圧に変換する電源レギュレータは、電子機器、OA(Office Automation)機器等に用いられる。このような電源レギュレータは、出力電圧を監視し、出力電圧を所定の大きさに制御する。 A power supply regulator that converts an input voltage into a predetermined output voltage is used in electronic devices, OA (Office Automation) devices, and the like. Such a power supply regulator monitors the output voltage and controls the output voltage to a predetermined magnitude.
電源レギュレータは、例えば、リニアレギュレータとスイッチングレギュレータとに大きくに分けることができる。さらに、リニアレギュレータは、シリーズレギュレータとシャントレギュレータに分けることができる。 Power supply regulators can be broadly divided into, for example, linear regulators and switching regulators. Furthermore, linear regulators can be divided into series regulators and shunt regulators.
図21は、従来の電源レギュレータのブロック図である。以下、図21について図面を参照しながら説明する。 FIG. 21 is a block diagram of a conventional power supply regulator. Hereinafter, FIG. 21 will be described with reference to the drawings.
図21において、電源レギュレータ2000の集積回路装置1は、基準電圧源2、制御回路34、出力段5、入力端子IN、出力端子OUT及び帰還端子FBを含む。集積回路装置1は、例えば、半導体集積回路装置で構成される。集積回路装置1には、入力端子IN、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3及びドライバ回路4を含む。
In FIG. 21, the
基準電圧源2の出力端子は、制御回路34内の制御部3の第1入力端子T1に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。
The output terminal of the
制御回路34内の制御部3の第2入力端子T2は、配線P1により集積回路装置1の帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3としては、例えば、オペアンプから構成された誤差増幅器が用いられる。
The second input terminal T2 of the
ドライバ回路4は、出力段5を駆動させるために用いられる。ドライバ回路4の出力端子は、出力段5の図示しないMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲートGに接続される。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し、駆動電圧E2を出力する。
The
出力段5の入力端子は、集積回路装置1の入力端子INに接続される。入力端子INには入力電圧Vinが印加される。出力段5の出力端子は、集積回路装置1の出力端子OUTに接続される。出力段5は、ドライバ回路4からの駆動電圧E2に基づいて駆動され、入力端子INから入力される入力電圧Vinから出力電圧Voutを生成し、集積回路装置1の出力端子OUTに出力する。
The input terminal of the
出力端子OUTは、ノードN2に接続される。ノードN2とノードN1との間に抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間に抵抗R2が接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1の帰還端子FBに接続される。出力電圧Voutは、抵抗R1及び抵抗R2により分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。
The output terminal OUT is connected to the node N2. A resistor R1 is connected between the node N2 and the node N1. A resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The voltage dividing
出力端子OUTには、負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
従来の電源レギュレータ2000では、帰還端子FBの実装ミス、外付抵抗の実装のミス又は不慮の事故等によりノードN1と帰還端子FBとの間に断線箇所Xができ、帰還端子FBがオープン状態になると、帰還端子FBの電位が不確定状態になる。帰還端子FBの電位が不確定状態になると、ノイズ等により、制御部3が異常電圧を出力してしまう場合がある。それにより、出力端子OUTに接続された負荷9が正常な状態で動作しない又は劣化するという不具合が生じる。
In the conventional power supply regulator 2000, a disconnection point X is created between the node N1 and the feedback terminal FB due to a mounting error of the feedback terminal FB, a mounting error of an external resistor, or an unexpected accident, and the feedback terminal FB is opened. Then, the potential of the feedback terminal FB becomes uncertain. When the potential of the feedback terminal FB becomes uncertain, the
図22は、図21の電源レギュレータ2000の正規動作時及び帰還端子オープン時の電位を示す模式図である。図21及び図22を用いて電源レギュレータ2000の回路動作について説明する。 FIG. 22 is a schematic view showing the potentials of the power supply regulator 2000 of FIG. 21 during normal operation and when the feedback terminal is open. The circuit operation of the power supply regulator 2000 will be described with reference to FIGS. 21 and 22.
電源レギュレータ2000の正規動作時には、帰還端子FBの帰還電圧Vfbが安定している。そのため、出力端子OUTの出力電圧Voutも安定している。 During normal operation of the power supply regulator 2000, the feedback voltage Vfb of the feedback terminal FB is stable. Therefore, the output voltage Vout of the output terminal OUT is also stable.
一方、電源レギュレータ2000の帰還端子オープン時には、帰還端子FBの帰還電圧Vfbが不確定状態になり、出力端子OUTの出力電圧Voutも不確定状態になる。 On the other hand, when the feedback terminal of the power supply regulator 2000 is opened, the feedback voltage Vfb of the feedback terminal FB is in an uncertain state, and the output voltage Vout of the output terminal OUT is also in an uncertain state.
上記問題を解決するため、種々の対策が採られている。 Various measures have been taken to solve the above problems.
特許文献1に記載のDC−DCコンバータ及びそれを用いた電子機器においては、ブートストラップ回路のスイッチング素子と反対側が接続されるブート配線と、フィードバック配線との間にキャパシタが取り付けられている。特許文献1に記載のDC−DCコンバータは、フィードバック配線がオープンになった時点から短時間で入力電圧より低い出力電圧を出力する。これにより、フィードバック配線がオープンになっても過剰な電圧が出力されるのが抑制される。
In the DC-DC converter described in
特許文献2に記載のスイッチング電源装置及び表示装置付き電子機器においては、スイッチング電源装置のコイルとスイッチとの直列接続点の電圧をピーク検出して、過電圧保護の第2検出電圧とする。これにより、スイッチング制御用ICに過電圧保護のための新たな端子を設けることなく、帰還回路や整流用ダイオード等の構成要素の接続がオープン状態になったときに、確実に過電圧保護を行う。
In the switching power supply device and the electronic device with a display device described in
特許文献1に記載のDC−DCコンバータ及びそれを用いた電子機器では、発明の適用対象がブートストラップ回路を有するスイッチング電源に限定される。そのため、リニアレギュレータに適用することはできない。
In the DC-DC converter described in
特許文献2に記載のスイッチング電源装置及び表示装置付き電子機器においても、特許文献1と同様に、発明の適用対象がスイッチング電源に限定され、リニアレギュレータに適用することはできない。
Similarly to
本発明は、上述した問題に鑑み、帰還端子の実装ミス、帰還端子に接続される外付抵抗の実装ミス、不慮のオープン事故等により帰還端子がオープンになった場合に、リニアレギュレータか否か、スイッチ電源の違い、ブートストラップ回路の有無、降圧型、昇圧型等の区別に関わらず、電源レギュレータの出力をほぼ完全に遮断することができる電源レギュレータを提供することを目的とする。 In view of the above-mentioned problems, the present invention is a linear regulator when the feedback terminal is opened due to a mounting error of the feedback terminal, a mounting error of an external resistor connected to the feedback terminal, an unexpected open accident, or the like. It is an object of the present invention to provide a power supply regulator capable of almost completely cutting off the output of the power supply regulator regardless of the difference in switch power supply, the presence or absence of a bootstrap circuit, the step-down type, the step-up type, and the like.
本発明の電源レギュレータは、入力電圧を受ける入力端子と、出力電圧を出力する出力端子と、入力端子及び出力端子に接続されたトランジスタと、出力電圧と一定の関係を有する帰還電圧を受ける帰還端子とを含む。また、帰還端子の帰還電圧と基準電圧とに基づいて出力電圧が一定になるようにトランジスタの動作を制御する制御回路と、帰還端子のオープン状態を検出し、オープン状態を検出したときに基準電圧を変化させることによりトランジスタをオフ状態に維持するオープン検出回路とを含む。 The power supply regulator of the present invention has an input terminal that receives an input voltage, an output terminal that outputs an output voltage, a transistor connected to the input terminal and the output terminal, and a feedback terminal that receives a feedback voltage having a certain relationship with the output voltage. And include. In addition, a control circuit that controls the operation of the transistor so that the output voltage becomes constant based on the feedback voltage and the reference voltage of the feedback terminal, and the open state of the feedback terminal are detected, and the reference voltage is detected when the open state is detected. Includes an open detection circuit that keeps the transistor off by changing.
オープン検出回路は、オープン状態を検出したときに基準電圧を基準電圧よりも低い電圧に切り替えることによりトランジスタをオフ状態に維持してもよい。 The open detection circuit may keep the transistor in the off state by switching the reference voltage to a voltage lower than the reference voltage when the open state is detected.
制御回路は、帰還端子の帰還電圧と基準電圧とに基づいて駆動電圧をトランジスタに出力し、オープン検出回路は、オープン状態を検出したときに制御回路の駆動電圧を所定のレベルに維持することによりトランジスタをオフ状態に維持してもよい。 The control circuit outputs a drive voltage to the transistor based on the feedback voltage of the feedback terminal and the reference voltage, and the open detection circuit maintains the drive voltage of the control circuit at a predetermined level when the open state is detected. The transistor may be kept off.
制御回路は、帰還端子の帰還電圧と基準電圧に基づいて制御電圧を出力する制御部と、制御電圧に基づいて駆動電圧を出力するドライバ回路とを含んでもよい。オープン検出回路は、オープン状態を検出したときに制御部の制御電圧を所定のレベルに維持することによりトランジスタをオフ状態に維持してもよい。 The control circuit may include a control unit that outputs a control voltage based on the feedback voltage and the reference voltage of the feedback terminal, and a driver circuit that outputs a drive voltage based on the control voltage. The open detection circuit may keep the transistor in the off state by keeping the control voltage of the control unit at a predetermined level when the open state is detected.
オープン検出回路は、オープン状態を検出したときにトランジスタがオフ状態を維持するように制御部及びドライバ回路の少なくとも一方を制御してもよい。 The open detection circuit may control at least one of the control unit and the driver circuit so that the transistor remains in the off state when the open state is detected.
制御回路は、帰還端子の帰還電圧と基準電圧に基づいて制御電圧を出力する制御部と、制御電圧に基づいて駆動電圧を出力するドライバ回路とを含んでもよい。オープン検出回路は、オープン状態を検出したときにトランジスタがオフ状態を維持するように制御部及びドライバ回路の少なくとも一方を制御してもよい。 The control circuit may include a control unit that outputs a control voltage based on the feedback voltage and the reference voltage of the feedback terminal, and a driver circuit that outputs a drive voltage based on the control voltage. The open detection circuit may control at least one of the control unit and the driver circuit so that the transistor remains in the off state when the open state is detected.
制御部は、帰還端子の帰還電圧と基準電圧の差を制御電圧として出力する誤差増幅器を含んでもよい。 The control unit may include an error amplifier that outputs the difference between the feedback voltage of the feedback terminal and the reference voltage as a control voltage.
所定のレベルはほぼ0Vあってもよい。 The predetermined level may be approximately 0V.
電源レギュレータがリニアレギュレータであってもよい。 The power regulator may be a linear regulator.
電源レギュレータがスイッチングレギュレータであってもよい。 The power supply regulator may be a switching regulator.
なお、オープン検出回路は、帰還端子に接続されたベース、低電位端子に接続されたコレクタ、及び第1の抵抗を介して電源端子に接続されたエミッタを有するPNPトランジスタを含んでもよい。また、PNPトランジスタのエミッタに接続されたゲート、電源端子に接続されたソース、及び第2の抵抗を介して低電位端子に接続されたドレインを有する第1PMOSトランジスタを含んでもよい。更に、第1PMOSトランジスタのドレインに接続されたゲート、電源端子に接続されたソース、及び第3の抵抗を介して低電位端子に接続されたドレインを有する第2PMOSトランジスタを含んでもよい。また、第2PMOSトランジスタのドレインに接続されたゲート、低電位端子に接続されたソース、及び基準電圧が供給されるドレインを有するNMOSトランジスタを含んでもよい。 The open detection circuit may include a PNP transistor having a base connected to the feedback terminal, a collector connected to the low potential terminal, and an emitter connected to the power supply terminal via the first resistor. It may also include a first MIMO transistor having a gate connected to the emitter of the PNP transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a second resistor. Further, it may include a second MIMO transistor having a gate connected to the drain of the first MIMO transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a third resistor. It may also include an NMOS transistor having a gate connected to the drain of the second MOSFET transistor, a source connected to the low potential terminal, and a drain to which a reference voltage is supplied.
また、オープン検出回路は、帰還端子に接続されたベース、低電位端子に接続されたコレクタ、及び第1の抵抗を介して電源端子に接続されたエミッタを有するPNPトランジスタを含んでもよい。また、PNPトランジスタのエミッタに接続されたゲート、電源端子に接続されたソース、及び第2の抵抗を介して低電位端子に接続されたドレインを有する第1PMOSトランジスタを含んでもよい。更に、第1PMOSトランジスタのドレインに接続されたゲート、電源端子に接続されたソース、及び第3の抵抗を介して低電位端子に接続されたドレインを有する第2PMOSトランジスタを含んでもよい。第2PMOSトランジスタのドレインに接続されたゲート、低電位端子に接続されたソース、及び制御回路の出力端子に接続されたドレインを有するNMOSトランジスタを含んでもよい。 The open detection circuit may also include a PNP transistor having a base connected to the feedback terminal, a collector connected to the low potential terminal, and an emitter connected to the power supply terminal via a first resistor. It may also include a first MIMO transistor having a gate connected to the emitter of the PNP transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a second resistor. Further, it may include a second MIMO transistor having a gate connected to the drain of the first MIMO transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a third resistor. It may include an NMOS transistor having a gate connected to the drain of the second MOSFET transistor, a source connected to the low potential terminal, and a drain connected to the output terminal of the control circuit.
また、オープン検出回路は、帰還端子に接続されたベース、低電位端子に接続されたコレクタ、及び第1の抵抗を介して電源端子に接続されたエミッタを有するPNPトランジスタを含んでもよい。また、PNPトランジスタのエミッタに接続されたゲート、電源端子に接続されたソース、及び第2の抵抗を介して低電位端子に接続されたドレインを有する第1PMOSトランジスタを含んでもよい。更に、第1PMOSトランジスタのドレインに接続されたゲート、電源端子に接続されたソース、及び第3の抵抗を介して低電位端子に接続されたドレインを有する第2PMOSトランジスタを含んでもよい。また、第2PMOSトランジスタのドレインに接続されたゲート、低電位端子に接続されたソース、及び制御部の制御電圧を出力する端子に接続されたドレインを有するNMOSトランジスタを含んでもよい。 The open detection circuit may also include a PNP transistor having a base connected to the feedback terminal, a collector connected to the low potential terminal, and an emitter connected to the power supply terminal via a first resistor. It may also include a first MIMO transistor having a gate connected to the emitter of the PNP transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a second resistor. Further, it may include a second MIMO transistor having a gate connected to the drain of the first MIMO transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a third resistor. It may also include an NMOS transistor having a gate connected to the drain of the second MOSFET transistor, a source connected to the low potential terminal, and a drain connected to the terminal that outputs the control voltage of the control unit.
また、本発明の電源レギュレータは、入力電圧を受ける入力端子と、出力電圧を出力する出力端子と、入力端子及び出力端子に接続されたトランジスタと、出力電圧を出力電圧と一定の関係を有する帰還電圧に分圧する分圧回路と、帰還電圧を受ける帰還端子と、基準電圧を生成する基準電圧源と、帰還端子の帰還電圧と基準電圧とに基づいて出力電圧が一定の第1の電圧になるようにトランジスタの動作を制御する制御回路と、帰還端子と分圧回路との接続がオープン状態であるときに出力電圧を第1の電圧よりも低い一定の第2の電圧に固定する電圧固定回路とを含む。 Further, the power supply regulator of the present invention has an input terminal that receives an input voltage, an output terminal that outputs an output voltage, a transistor connected to the input terminal and the output terminal, and a feedback that has a certain relationship between the output voltage and the output voltage. The output voltage becomes a constant first voltage based on the voltage dividing circuit that divides the voltage, the feedback terminal that receives the feedback voltage, the reference voltage source that generates the reference voltage, and the feedback voltage and the reference voltage of the feedback terminal. A control circuit that controls the operation of the transistor, and a voltage fixing circuit that fixes the output voltage to a constant second voltage lower than the first voltage when the connection between the feedback terminal and the voltage dividing circuit is open. And include.
制御回路は、基準電圧を受ける第1入力端子と帰還端子に接続される第2入力端子とを有してもよい。電圧固定回路は、帰還端子と分圧回路との接続がオープン状態であるときに第2入力端子に一定の第3の電圧を与えることにより、出力電圧を第2の電圧に固定してもよい。 The control circuit may have a first input terminal that receives a reference voltage and a second input terminal that is connected to the feedback terminal. The voltage fixing circuit may fix the output voltage to the second voltage by applying a constant third voltage to the second input terminal when the connection between the feedback terminal and the voltage dividing circuit is open. ..
電圧固定回路は、帰還端子に接続されるベース、第1の抵抗を介して高電位を受けるエミッタ、及び高電位よりも低い低電位を受けるコレクタを有するPNPトランジスタを含んでもよい。 The voltage-fixed circuit may include a PNP transistor having a base connected to a feedback terminal, an emitter that receives a high potential through a first resistor, and a collector that receives a low potential lower than the high potential.
電圧固定回路は、帰還端子に接続される一端、及び高電位を受ける他端を有する第2の抵抗を含んでもよい。 The voltage-fixed circuit may include a second resistor having one end connected to the feedback terminal and the other end receiving a high potential.
電圧固定回路は、帰還端子に接続されるベース、第1の定電流源を介して高電位を受けるエミッタ、及び高電位よりも低い低電位を受けるコレクタを有するPNPトランジスタを含んでもよい。 The voltage fixing circuit may include a PNP transistor having a base connected to a feedback terminal, an emitter receiving a high potential via a first constant current source, and a collector receiving a low potential lower than the high potential.
電圧固定回路は、帰還端子に接続される一端、及び高電位を受ける他端を有する第2の定電流源を含んでもよい。 The voltage-fixed circuit may include a second constant current source having one end connected to the feedback terminal and the other end receiving a high potential.
制御回路は、基準電圧を受ける第1入力端子と帰還端子に接続される第2入力端子とを有してもよい。電圧固定回路は、帰還端子と分圧回路との接続がオープン状態であるときに第2入力端子に出力電圧と一定の関係を有する第4の電圧を与えることにより、出力電圧を第2の電圧に固定してもよい。 The control circuit may have a first input terminal that receives a reference voltage and a second input terminal that is connected to the feedback terminal. The voltage fixing circuit sets the output voltage to the second voltage by applying a fourth voltage having a constant relationship with the output voltage to the second input terminal when the connection between the feedback terminal and the voltage dividing circuit is open. It may be fixed to.
電圧固定回路は、出力端子に接続される一端、及び帰還端子に接続される他端を有する第3の抵抗を含んでもよい。 The voltage fixing circuit may include a third resistor having one end connected to the output terminal and the other end connected to the feedback terminal.
本発明の電源レギュレータは、出力電圧を入力電圧の変化に直線的に調整するリニアレギュレータであってもよい。 The power supply regulator of the present invention may be a linear regulator that linearly adjusts the output voltage to the change of the input voltage.
本発明の電源レギュレータは、出力電圧を入力電圧よりも低く制御する降圧型のスイッチングレギュレータであってもよい。 The power supply regulator of the present invention may be a step-down switching regulator that controls the output voltage to be lower than the input voltage.
本発明の電源レギュレータは、出力電圧を入力電圧よりも高く制御する昇圧型のスイッチングレギュレータであってもよい。 The power supply regulator of the present invention may be a step-up switching regulator that controls the output voltage higher than the input voltage.
本発明によれば、帰還端子がオープン状態になった場合に、電源レギュレータの出力を確実に遮断できるため、出力端子に接続される、例えば、CPU、MPU、センサ、モータ等の負荷の劣化、破壊等を回避することができる。 According to the present invention, when the feedback terminal is opened, the output of the power supply regulator can be reliably cut off, so that the load connected to the output terminal, for example, the CPU, MPU, sensor, motor, etc., deteriorates. It is possible to avoid destruction and the like.
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る電源レギュレータのブロック図である。図1の本発明の第1の実施の形態に係る電源レギュレータ100は、リニアレギュレータの1つであるシリーズレギュレータである。以下、本発明の第1の実施の形態について図面を参照しながら説明する。なお、同一機能を有するものについては同一符号を付し、その繰り返しの説明は省略する。
(First Embodiment)
FIG. 1 is a block diagram of a power supply regulator according to the first embodiment of the present invention. The
図1の本発明の第1の実施の形態に係る電源レギュレータ100と図21の従来の電源レギュレータ2000との違いは、オープン検出回路10の有無である。
The difference between the
図1において、電源レギュレータ100の集積回路装置1aは、基準電圧源2、制御回路34、出力段5、オープン検出回路10、入力端子IN、出力端子OUT及び帰還端子FBを含む。集積回路装置1aは、例えば、半導体集積回路装置で構成される。集積回路装置1aには、入力端子IN、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3とドライバ回路4を含む。
In FIG. 1, the
基準電圧源2の出力端子は、制御回路34内の制御部3の第1入力端子T1に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。基準電圧Vrefは、例えば、1Vから5Vである。
The output terminal of the
制御回路34内の制御部3の第2入力端子T2は、配線P1により集積回路装置1aの帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3としては、例えば、オペアンプから構成された誤差増幅器が用いられる。制御部3は、例えば、図示しない位相補償回路、各種保護回路等を含む。各種保護回路としては、例えば温度保護回路や過電圧保護回路が含まれる。
The second input terminal T2 of the
ドライバ回路4は、出力段5を駆動させるために用いられる。ドライバ回路4の出力端子は、出力段5の図示しないMOSFETのゲートGに接続される。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し、駆動電圧E2を出力する。
The
出力段5の入力端子は、集積回路装置1aの入力端子INに接続される。入力端子INには、入力電圧Vinが印加される。出力段5の出力端子は、集積回路装置1aの出力端子OUTに接続される。出力段5は、ドライバ回路4からの駆動電圧E2に基づいて駆動し、入力端子INから入力される入力電圧Vinから出力電圧Voutを生成し、集積回路装置1aの出力端子OUTに出力する。集積回路装置1aは降圧型であり、出力電圧Voutは入力電圧Vinより低い。なお、入力端子INと出力端子OUTとの間の電圧差が例えば1V未満でも出力段5が正常に動作できる場合には、特に、LDO(Low Drop Out)電源と称される。本発明の第1の実施の形態に係る電源レギュレータ100は、LDO電源を含むリニアレギュレータ全般に適用することが可能である。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Voutは、例えば、0.6Vから40Vである。
The input terminal of the
出力端子OUTは、ノードN2に接続される。ノードN2とノードN1との間に抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間に抵抗R2が接続される。外付抵抗である抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1aの帰還端子FBに接続される。出力電圧Voutは抵抗R1及び抵抗R2によって分圧される。これにより、ノードN1に帰還電圧Vfbが生じ、帰還端子FBに帰還電圧Vfbが入力される。抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
The output terminal OUT is connected to the node N2. A resistor R1 is connected between the node N2 and the node N1. A resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The
出力端子OUTには、ノードN2を介して負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
オープン検出回路10の入力端子は、帰還端子FBに接続される。オープン検出回路10の出力端子Eo1は、基準電圧源2の出力端子すなわち基準電圧Vrefが出力される端子と同じ端子に接続される。オープン検出回路10は、ノードN1と帰還端子FBとの間の断線箇所Xによる帰還端子FBのオープンを検出し、基準電圧源2から出力される基準電圧Vrefを所定の電圧に設定する。ここで所定の電圧とは、初期設定された基準電圧Vrefの値よりも十分に低い電圧(例えば0V)である。これにより、制御部3、ドライバ回路4及び出力段5は、出力電圧Voutを0Vにするように駆動される。そのため、出力端子OUTに接続された負荷9の劣化及び破壊を回避することができる。
The input terminal of the
リニアレギュレータは、前に述べたようにシリーズレギュレータとシャントレギュレータとに大別される。シャントレギュレータは、上記のシリーズレギュレータと同様に、帰還端子を有し、帰還端子に入力される帰還電圧と基準電圧と比較して、出力電圧を所定の値に制御する。そのため、本発明は、リニアレギュレータの1つであるシャントレギュレータにも適用することができる。 Linear regulators are roughly divided into series regulators and shunt regulators as described above. Similar to the series regulators described above, the shunt regulator has a feedback terminal and controls the output voltage to a predetermined value by comparing the feedback voltage input to the feedback terminal with the reference voltage. Therefore, the present invention can also be applied to a shunt regulator, which is one of the linear regulators.
図2は、図1の本発明の第1の実施の形態に係る電源レギュレータ100の具体的な回路構成を示す。
FIG. 2 shows a specific circuit configuration of the
基準電圧源2は、電圧源REF、抵抗R3及び抵抗R4から構成される。電圧源REFは、例えば、バンドギャップ電圧回路から構成される。電圧源REFの電圧は、抵抗R3及び抵抗R4により分圧され、基準電圧源2から基準電圧Vrefが出力される。抵抗R3及び抵抗R4は、それぞれ、例えば、数kΩから数MΩである。基準電圧Vrefは、例えば、1Vから5Vである。
The
制御部3は、誤差増幅器ERRを含む。誤差増幅器ERRは、具体的にはオペアンプで構成される。図2では、図1の第1入力端子T1が非反転入力端子(+)に相当し、第2入力端子T2が反転入力端子(−)に相当する。このような回路構成により帰還電圧Vfbが集積回路装置1aの誤差増幅器ERRに負帰還されている。
The
ドライバ回路4は、1つ又は複数のトランジスタから構成されるドライバDRを含む。ドライバDRは後段の出力段5を十分に駆動するために用いられ、又は、制御部3と出力段5との干渉を防止するためのいわゆるバッファとして用いられている。そのため、制御部3がこれらの機能を兼ね備えている場合には、ドライバDRは不要となる。
The
出力段5は、制御素子Q1(例えばPMOSトランジスタであり、以下では、PMOSトランジスタQ1と呼ぶ場合がある)を含む。なお、制御素子Q1としては、PMOSトランジスタに代えて、バイポーラトランジスタが用いられてもよい。
The
オープン検出回路10は、PNPトランジスタQ11、PMOSトランジスタQ12、PMOSトランジスタQ13、NMOSトランジスタQ14、抵抗R11、抵抗R12及び抵抗R13を含む。オープン検出回路10は、帰還端子FBがオープン状態になったときに、基準電圧Vrefを所定の電位に設定する。ここで所定の電位とは、初期設定された基準電圧Vrefよりも十分に低い電位、例えば、0V又は0Vに近い電位である。
The
オープン検出回路10の一例を図2に示したが、オープン検出回路10はこの回路構成に限定されない。例えば、抵抗R12及び抵抗R13に代えて定電流源が用いられてもよい。また、PMOSトランジスタQ12、PMOSトランジスタQ13及びNMOSトランジスタQ14がバイポーラトランジスタに置き換えられてもかまわない。
Although an example of the
次に、図2の電源レギュレータ100の回路構成及び回路接続について説明する。
Next, the circuit configuration and circuit connection of the
基準電圧源2において、電圧源REFの正極端とグランド端子(低電位端子)GNDとの間に抵抗R3及び抵抗R4が直列に接続される。制御部3の誤差増幅器ERRの非反転入力端子(+)は、ノードN3を介して基準電圧源2の抵抗R3と抵抗R4との間に接続される。制御部3の誤差増幅器ERRの反転入力端子(−)は、帰還端子FBに接続される。制御部3の誤差増幅器ERRの出力端子は、ドライバ回路4のドライバDRの入力端子に接続される。ドライバ回路4のドライバDRの出力端子は、出力段5のPMOSトランジスタQ1のゲートGに接続される。出力段5のPMOSトランジスタQ1のソースSは、入力端子INに接続される。出力段5のPMOSトランジスタQ1のドレインDは、出力端子OUTに接続される。
In the
入力端子INには、入力電圧Vinが入力される。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Voutは、例えば、0.6Vから40Vである。 The input voltage Vin is input to the input terminal IN. The input voltage Vin is, for example, 2.5 V to 100 V. The output voltage Vout is, for example, 0.6V to 40V.
出力端子OUTは、ノードN2に接続される。ノードN2とノードN1との間に抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間に抵抗R2が接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1aの帰還端子FBに接続される。出力電圧Voutは、抵抗R1及び抵抗R2により分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
The output terminal OUT is connected to the node N2. A resistor R1 is connected between the node N2 and the node N1. A resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The
出力端子OUTには、ノードN2を介して負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
オープン検出回路10において、バイポーラトランジスタQ11のベースは、帰還端子FBに接続される。バイポーラトランジスタQ11のコレクタは、グランド端子(低電位端子)GNDに接続される。バイポーラトランジスタQ11のエミッタは、抵抗R11を介して電源端子(高電位端子)Vccに接続される。また、バイポーラトランジスタQ11のエミッタは、PMOSトランジスタQ12のゲートにも接続される。PMOSトランジスタQ12のソースは、電源端子(高電位端子)Vccに接続される。PMOSトランジスタQ12のドレインは、抵抗R12を介してグランド端子(低電位端子)GNDに接続される。また、PMOSトランジスタQ12のドレインは、PMOSトランジスタQ13のゲートにも接続される。PMOSトランジスタQ13のソースは、電源端子(高電位端子)Vccに接続される。PMOSトランジスタQ13のドレインは、抵抗R13を介してグランド端子(低電位端子)GNDに接続される。また、PMOSトランジスタQ13のドレインは、NMOSトランジスタQ14のゲートにも接続される。NMOSトランジスタQ14のソースは、グランド端子(低電位端子)GNDに接続される。NMOSトランジスタQ14のドレインは、ノードN3に接続される。
In the
次に、帰還端子FBが正常状態である場合の図2の集積回路装置1aの信号の流れ及び回路動作について説明する。
Next, the signal flow and circuit operation of the
制御部3の誤差増幅器ERRは、基準電圧源2から出力される基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。ドライバ回路4のドライバDRは、制御電圧E1に基づいて、駆動電圧E2を出力する。出力段5のPMOSトランジスタQ1は、駆動電圧E2に基づいて、入力電圧Vinから出力電圧Voutを生成し、出力電圧Voutを出力端子OUTに出力する。出力電圧Voutは、抵抗R1及び抵抗R2により分圧され、帰還端子FBに帰還電圧Vfbが入力される。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Voutは、例えば、0.6Vから40Vである。
The error amplifier ERR of the
帰還端子FBに帰還電圧Vfbが入力されると、オープン検出回路10のバイポーラトランジスタQ11がオン状態になる。そのため、PMOSトランジスタQ12のゲートに帰還電圧VfbとトランジスタQ11のエミッタ−ベース間の順方向電圧とが加算された電圧が印加される。ここで、電源端子(高電位端子)Vccの電圧が、帰還電圧VfbとトランジスタQ11のエミッタ−ベース間の順方向電圧とが加算された電圧よりも高い場合には、PMOSトランジスタQ12がオン状態になる。それにより、PMOSトランジスタQ13のゲートに電源端子(高電位端子)Vccの電圧が印加され、PMOSトランジスタQ13がオフ状態になる。そのため、NMOSトランジスタQ14のゲートが0V又これに近い値になり、NMOSトランジスタQ14がオフ状態になる。その結果、基準電圧Vrefは、制御部3の誤差増幅器ERRの非反転入力端子(+)に入力される。
When the feedback voltage Vfb is input to the feedback terminal FB, the bipolar transistor Q11 of the
以上のようにして、図2の本発明の第1の実施の形態に係る電源レギュレータ100の通常動作時は、出力電圧Voutが一定に保たれるように制御部3、ドライバ回路4、出力段5が制御される。
As described above, during the normal operation of the
次に、帰還端子FBがオープン状態になった場合の図2の集積回路装置1aの信号の流れ及び回路動作について説明する。
Next, the signal flow and circuit operation of the
帰還端子FBがオープン状態になると、バイポーラトランジスタQ11のベースが不確定状態になるが、バイポーラトランジスタQ11のベース電流が流れる経路が遮断されるため、オープン検出回路10のバイポーラトランジスタQ11がオフ状態になる。そのため、PMOSトランジスタQ12のゲートに電源端子(高電位端子)Vccの電圧が印加され、PMOSトランジスタQ12がオフ状態になる。それにより、PMOSトランジスタQ13のゲートが0Vになり、PMOSトランジスタQ13がオン状態になる。そのため、NMOSトランジスタQ14のゲートに電源端子(高電位端子)Vccの電圧が印加されるため、NMOSトランジスタQ14がオン状態になる。その結果、基準電圧Vrefがグランド端子(低電位端子)GNDの電位と同じ0V又はこれに近い値になる。
When the feedback terminal FB is opened, the base of the bipolar transistor Q11 is in an uncertain state, but the path through which the base current of the bipolar transistor Q11 flows is cut off, so that the bipolar transistor Q11 of the
制御部3の誤差増幅器ERRの非反転入力端子(+)に入力される基準電圧Vrefがほぼ0Vになると、制御部3の誤差増幅器ERRの反転入力端子(−)にノイズ等が入力された場合に、制御部3、ドライバ回路4及び出力段5は、出力電圧Voutを0Vにするように制御される。
When the reference voltage Vref input to the non-inverting input terminal (+) of the error amplifier ERR of the
以上のように、集積回路装置1aの帰還端子FBがオープン状態になると、オープン検出回路10が基準電圧源2から出力される基準電圧Vrefを0V又は0Vに近い電位にする。その結果、ノイズ等により制御部3が異常電圧を出力してしまうことがなくなる。それにより、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
As described above, when the feedback terminal FB of the
(第2の実施の形態)
図3は、本発明の第2の実施の形態に係る電源レギュレータのブロック図である。図3の本発明の第2の実施の形態に係る電源レギュレータ200は、図1と同様にシリーズレギュレータである。以下では、本発明の第2の実施の形態について図面を参照しながら説明する。
(Second Embodiment)
FIG. 3 is a block diagram of a power supply regulator according to a second embodiment of the present invention. The
図3の本発明の第2の実施の形態に係る電源レギュレータ200と図1の本発明の第1の実施の形態に係る電源レギュレータ100との相違点は、オープン検出回路の出力端子の数と接続先である。図3の本発明の第2の実施の形態に係る電源レギュレータ200では、基準電圧源2で生成される基準電源Vrefは制御されない。この点が図1及び図2に示した第1の実施の形態に係る電源レギュレータ100とは異なる。
The difference between the
図3において、電源レギュレータ200の集積回路装置1bは、基準電圧源2、制御回路34、出力段5、オープン検出回路20、入力端子IN、出力端子OUT及び帰還端子FBを含む。集積回路装置1bは、例えば、半導体集積回路装置で構成される。集積回路装置1bには、入力端子IN、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3とドライバ回路4を含む。
In FIG. 3, the
基準電圧源2の出力端子は、制御回路34内の制御部3の第1入力端子T1に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。基準電圧Vrefは、例えば、1Vから5Vである。
The output terminal of the
制御回路34内の制御部3の第2入力端子T2は、配線P1により集積回路装置1bの帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3としては、例えば、オペアンプから構成された誤差増幅器が用いられる。制御部3は、例えば、図示しない位相補償回路、各種保護回路等を含む。各種保護回路としては例えば温度保護回路や過電圧保護回路が含まれる。
The second input terminal T2 of the
ドライバ回路4は、出力段5を駆動させるために用いられる。ドライバ回路4の出力端子は、出力段5の図示しないMOSFETのゲートGに接続される。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し、駆動電圧E2を出力する。
The
出力段5の入力端子は、集積回路装置1bの入力端子INに接続される。入力端子INには、入力電圧Vinが印加される。出力段5の出力端子は、集積回路装置1bの出力端子OUTに接続される。出力段5は、ドライバ回路4からの駆動電圧E2に基づいて駆動し、入力端子INから入力される入力電圧Vinから出力電圧Voutを生成し、集積回路装置1bの出力端子OUTに出力する。集積回路装置1bは降圧型であり、出力電圧Voutは入力電圧Vinより低い。なお、本発明の第2の実施の形態に係る電源レギュレータ200は、LDO電源を含むリニアレギュレータ全般に適用することが可能である。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Voutは、例えば0.6Vから40Vである。
The input terminal of the
出力端子OUTは、ノードN2に接続される。ノードN2とノードN1との間に抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間に抵抗R2が接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1bの帰還端子FBに接続される。出力電圧Voutは、抵抗R1及び抵抗R2により分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。なお、抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
The output terminal OUT is connected to the node N2. A resistor R1 is connected between the node N2 and the node N1. A resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The
出力端子OUTには、ノードN2を介して負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
オープン検出回路20の入力端子は帰還端子FBに接続される。オープン検出回路20の出力端子として、第1出力端子Eo2〜第4出力端子Eo5の4つが設けられている。第1出力端子Eo2は制御部3に接続されている。第2出力端子Eo3は、制御部3の出力端子に接続されている。第3出力端子Eo4は、ドライバ回路4に接続されている。第4出力端子Eo5は、ドライバ回路4の出力端子に接続されている。なお、図3に示す電源レギュレータ200のオープン検出回路20には、第1出力端子Eo2〜第4出力端子Eo5の4つが設けられているが、4つすべての出力端子が設けられる必要はなく、第1出力端子Eo2〜第4出力端子Eo5のうち少なくとも1つが設けられていればよい。
The input terminal of the
図3の本発明の第2の実施の形態に係る電源レギュレータ200は、図1の第1の実施の形態に係る電源レギュレータ100と同様に、通常動作時は、出力電圧Voutが一定に保たれるように制御部3、ドライバ回路4及び出力段5が制御され、オープン検出回路20は動作しない。
Similar to the
一方、帰還端子FBのオープン状態が検出された場合、オープン検出回路20は、制御部3及びドライバ回路4の動作を停止する。また、オープン検出回路20は、出力段5の例えば、PMOSトランジスタ、NMOSトランジスタ等をオフ状態にするために、制御部3とドライバ回路4との間の信号経路を電源端子(高電位端子)又はグランド端子(低電位端子)GNDと接続し、制御電圧E1を、ハイレベル又はローレベルに固定する。また、同様にして、駆動電圧E2を、ハイレベル又はローレベルに固定する。すなわち、制御電圧E1及び駆動電圧E2は、出力段5がオフ状態になるレベルに固定される。その結果、出力段5の動作が停止され出力段5が出力電圧Voutを出力しなくなるため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
On the other hand, when the open state of the feedback terminal FB is detected, the
図3に示した第2の実施の形態に係る電源レギュレータ200は、基準電圧源2の基準電圧Vrefを制御するものではなく、制御部3、ドライバ回路4及びこれらの回路結合部の電圧の少なくともいずれかを制御する。しかしながら、これら制御対象となる回路部及び回路結合の電圧のすべてが制御されることによって、例えば、制御部3の制御が不十分である場合であっても他の回路部や回路結合部で電圧が制御されるため、確実に制御電圧Voutが所定の大きさに保たれる。そのため、これら制御対象となる回路部及び回路結合の電圧の全てを制御することが最も好ましい。なお、全てを制御したほうがよいが、全て制御しなければならないというわけではない。
The
図4は、図3の本発明の第2の実施の形態に係る電源レギュレータ200の半導体装置1bの具体的な回路構成を示す。
FIG. 4 shows a specific circuit configuration of the
基準電圧源2は、電圧源REF、抵抗R3及び抵抗R4から構成される。電圧源REFは、例えば、バンドギャップ電圧回路から構成される。電圧源REFの電圧は、抵抗R3及び抵抗R4により分圧され、基準電圧源2から基準電圧Vrefが出力される。抵抗R3及び抵抗R4は、それぞれ、例えば、数kΩから数MΩである。基準電圧Vrefは、例えば、1Vから5Vである。
The
制御部3は、誤差増幅器ERRを含む。誤差増幅器ERRは、具体的にはオペアンプで構成される。図4では、図3の第1入力端子T1が非反転入力端子(+)に相当し、第2入力端子T2が反転入力端子(−)に相当する。このような回路構成により帰還電圧Vfbが集積回路装置1bの誤差増幅器ERRに負帰還されている。
The
ドライバ回路4は、例えば定電流源CC、PMOSトランジスタQ40、NMOSトランジスタQ41及びNMOSトランジスタQ41を含む。
The
出力段5は、制御素子Q1(例えばPMOSトランジスタ)を含む。なお、制御素子Q1としては、PMOSトランジスタに代えてNMOSトランジスタが用いられてもよく、バイポーラトランジスタが用いられてもよい。
The
オープン検出回路20は、PNPトランジスタQ11、PMOSトランジスタQ12、PMOSトランジスタQ13、NMOSトランジスタQ14、NMOSトランジスタQ15、NMOSトランジスタQ16、NMOSトランジスタQ17、PMOSトランジスタQ18、抵抗R11、抵抗R12、抵抗R13及び抵抗14を含む。オープン検出回路20は、帰還端子FBがオープン状態になったときに、基準電圧Vrefを所定の電位に設定する。ここで、所定の電位とは、初期設定された基準電圧Vrefよりも十分に低い電位、例えば、0V又は0Vに近い電位である。また、オープン検出回路20は、制御電圧E1及び駆動電圧E2をハイレベル又はローレベルに固定する。さらに、オープン検出回路20は、ドライバ回路4を停止させる。なお、ここでハイレベル又はローレベルとは必ずしも入力電圧Vinやグランド端子の0V電位を指すものではなく、後段に接続される回路部がオン又はオフされる電位を指す。
The
オープン検出回路20の一例を図4に示したが、オープン検出回路20はこの回路構成に限定されない。例えば、抵抗R12及び抵抗R13に代えて定電流源が用いられてもよい。また、PMOSトランジスタQ12、PMOSトランジスタQ13、NMOSトランジスタQ14、NMOSトランジスタQ15、NMOSトランジスタQ16、NMOSトランジスタQ17及びPMOSトランジスタQ18がバイポーラトランジスタに置き換えられてもかまわない。
Although an example of the
次に、図4の電源レギュレータ200の回路構成及び回路接続について説明する。
Next, the circuit configuration and circuit connection of the
基準電圧源2において、電圧源REFの正極端とグランド端子(低電位端子)GNDとの間には、抵抗R3及び抵抗R4が直列に接続される。制御部3の誤差増幅器ERRの非反転入力端子(+)は、ノードN3を介して、基準電圧源2の抵抗R3と抵抗R4との間に接続される。制御部3の誤差増幅器ERRの反転入力端子(−)は、帰還端子FBに接続される。
In the
制御部3の誤差増幅器ERRの出力端子は、ドライバ回路4のPMOSトランジスタQ40のゲートに接続されている。PMOSトランジスタQ40のソースは、入力端子INに接続される。PMOSトランジスタQ40のドレインは、NMOSトランジスタQ42のドレインに接続される。NMOSトランジスタ42のソースは、グランド端子(低電位端子)GNDに接続される。NMOSトランジスタQ42のゲート、NMOSトランジスタQ41のゲートとNMOSトランジスタQ41のドレインは、共通に接続される。NMOSトランジスタQ41のソースは、グランド端子(低電位端子)GNDに接続される。NMOSトランジスタQ41のドレインには定電流源CCが接続される。このように、定電流源CC、NMOSトランジスタQ41及びNMOSトランジスタQ42からカレントミラー回路が構成される。カレントミラー回路で生成された電流は、PMOSトランジスタQ40の負荷電流として用いられる。PMOSトランジスタQ40の負荷電流は、カレントミラー回路のいわゆるミラー比により適宜設定される。
The output terminal of the error amplifier ERR of the
出力段5のPMOSトランジスタQ1のゲートGは、ドライバ回路4のPMOSトランジスタQ40とNMOSトランジスタQ42との共通接続点に接続される。出力段5のPMOSトランジスタQ1のソースSは、入力端子INに接続される。出力段5のPMOSトランジスタQ1のドレインDは、出力端子OUTに接続される。
The gate G of the MOSFET transistor Q1 of the
オープン検出回路20において、バイポーラトランジスタQ11のベースは、帰還端子FBに接続される。バイポーラトランジスタQ11のコレクタは、グランド端子(低電位端子)GNDに接続される。バイポーラトランジスタQ11のエミッタは、抵抗R11を介して電源端子(高電位端子)Vccに接続される。また、バイポーラトランジスタQ11のエミッタは、PMOSトランジスタQ12のゲートにも接続される。PMOSトランジスタQ12のソースは、電源端子(高電位端子)Vccに接続される。PMOSトランジスタQ12のドレインは、抵抗R12を介してグランド端子(低電位端子)GNDに接続される。また、PMOSトランジスタQ12のドレインは、PMOSトランジスタQ13のゲートに接続される。PMOSトランジスタQ13のソースは、電源端子(高電位端子)Vccに接続される。PMOSトランジスタQ13のドレインは、抵抗R13を介してグランド端子(低電位端子)GNDに接続される。また、PMOSトランジスタQ13のドレインは、NMOSトランジスタQ14のゲート、NMOSトランジスタQ15のゲート、NMOSトランジスタQ16のゲート及びNMOSトランジスタQ17のゲートに接続される。NMOSトランジスタQ14のソース、NMOSトランジスタQ15のソース、NMOSトランジスタQ16のソース及びNMOSトランジスタQ17のソースは、グランド端子(低電位端子)GNDに接続される。NMOSトランジスタQ14のドレインは、ノードN3に接続される。NMOSトランジスタQ15のドレインは、制御部3の誤差増幅器ERRの出力端子に接続される。NMOSトランジスタQ16のドレインは、ドライバ回路4のNMOSトランジスタQ41のドレインに接続される。NMOSトランジスタQ17のドレインは、抵抗R14を介して入力端子INに接続される。PMOSトランジスタQ18のゲートは、NMOSトランジスタQ17のドレインに接続される。PMOSトランジスタQ18のソースは、入力端子INに接続される。PMOSトランジスタQ18のドレインは、出力段5のPMOSトランジスタQ1のゲートGに接続される。
In the
次に、帰還端子FBが正常状態である場合の図4の集積回路装置1bの信号の流れ及び回路動作について説明する。
Next, the signal flow and circuit operation of the
制御部3の誤差増幅器ERRは、基準電圧源2から出力される基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。ドライバ回路4のPMOSトランジスタQ40は、制御電圧E1に基づいて、駆動電圧E2を出力する。出力段5のPMOSトランジスタQ1は、駆動電圧E2に基づいて、入力電圧Vinから出力電圧Voutを生成し、出力電圧Voutを出力端子OUTに出力する。出力電圧Voutは、抵抗R1及び抵抗R2により分圧され、帰還端子FBに帰還電圧Vfbが入力される。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Voutは、例えば、0.6Vから40Vである。
The error amplifier ERR of the
帰還端子FBに帰還電圧Vfbが入力されると、オープン検出回路20のバイポーラトランジスタQ11がオン状態になる。そのため、PMOSトランジスタQ12のゲートに帰還電圧VfbとトランジスタQ11のエミッタ−ベース間の順方向電圧とが加算された電圧が印加される。ここで、電源端子(高電位端子)Vccの電圧が、帰還電圧VfbとトランジスタQ11のエミッタ−ベース間の順方向電圧とが加算された電圧よりも高い場合には、PMOSトランジスタQ12がオン状態になる。それにより、PMOSトランジスタQ13のゲートに電源端子(高電位端子)Vccに近い電圧が印加され、PMOSトランジスタQ13がオフ状態になる。そのため、NMOSトランジスタQ14のゲートがローレベル好ましくは0Vになり、NMOSトランジスタQ14がオフ状態になる。その結果、基準電圧Vrefは、制御部3の誤差増幅器ERRの非反転入力端子(+)にそのまま入力される。また、NMOSトランジスタQ15のゲート、NMOSトランジスタQ16のゲート及びNMOSトランジスタQ17のゲートが0Vになり、NMOSトランジスタQ15、NMOSトランジスタQ16及びNMOSトランジスタQ17がオフ状態になる。NMOSトランジスタQ17がオフ状態になるとPMOSトランジスタQ18がオフ状態になる。
When the feedback voltage Vfb is input to the feedback terminal FB, the bipolar transistor Q11 of the
以上のようにして、図4の本発明の第2の実施の形態に係る電源レギュレータ200の通常動作時は、出力電圧Voutが一定に保たれるように制御部3、ドライバ回路4、出力段5が制御される。
As described above, during the normal operation of the
次に、帰還端子FBがオープン状態になった場合の図4の集積回路装置1bの信号の流れ及び回路動作について説明する。
Next, the signal flow and circuit operation of the
帰還端子FBがオープン状態になると、バイポーラトランジスタQ11のベースが不確定状態になるが、バイポーラトランジスタQ11のベース電流が流れる経路が遮断されるため、オープン検出回路20のバイポーラトランジスタQ11がオフ状態になる。そのため、PMOSトランジスタQ12のゲートに電源端子(高電位端子)Vccの電圧が印加され、PMOSトランジスタQ12がオフ状態になる。それにより、PMOSトランジスタQ13のゲートがほぼ0Vになり、PMOSトランジスタQ13がオン状態になる。そのため、NMOSトランジスタQ14、NMOSトランジスタQ15、NMOSトランジスタQ16及びNMOSトランジスタQ17のゲートに電源端子(高電位端子)Vccの電圧が印加される。NMOSトランジスタQ14がオン状態になるため、基準電圧Vrefがローレベル好ましくはグランド端子(低電位端子)GNDの電位と同じ0Vになる。また、NMOSトランジスタQ15がオン状態になるため、制御部3の制御電圧が0Vに固定される。更に、NMOSトランジスタQ16がオン状態になり、定電流源CCの電流は、NMOSトランジスタQ41ではなく、NMOSトランジスタQ16に流れるため、PMOSトランジスタQ40の負荷電流が遮断されて、ドライバ回路4の動作が停止される。また、NMOSトランジスタQ17がオン状態になるため、PMOSトランジスタQ18がオン状態になり、出力段5のPMOSトランジスタQ1がオフ状態に固定される。
When the feedback terminal FB is opened, the base of the bipolar transistor Q11 is in an uncertain state, but the path through which the base current of the bipolar transistor Q11 flows is cut off, so that the bipolar transistor Q11 of the
以上のように、集積回路装置1bの帰還端子FBがオープン状態になると、出力段5のPMOSトランジスタQ1がオフ状態になるように駆動される。その結果、ノイズ等により、制御部3が異常電圧を出力してしまうことがなくなる。それにより、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
As described above, when the feedback terminal FB of the
(第3の実施の形態)
図5は、本発明の第3の実施の形態に係る電源レギュレータのブロック図である。図5の本発明の第3の実施の形態に係る電源レギュレータ300は、リニアレギュレータの1つであるシャントレギュレータである。以下、本発明の第3の実施の形態について図面を参照しながら説明する。
(Third Embodiment)
FIG. 5 is a block diagram of a power supply regulator according to a third embodiment of the present invention. The
図5の本発明の第3の実施の形態に係る電源レギュレータ300と、図3及び図4の本発明の第2の実施の形態に係る電源レギュレータ200は、共にリニアレギュレータである点で共通している。しかし、図5の本発明の第3の実施の形態に係る電源レギュレータ300は、シャントレギュレータであるが、図3及び図4の本発明の第2の実施の形態に係る電源レギュレータ200は、シリーズレギュレータである。そのため、出力段5内の制御素子の接続が異なる。また、オープン検出回路の出力端子の数及び接続先も異なる。具体的には、図3及び図4に示した電源レギュレータ200は、シリーズレギュレータであるため、入力端子INと出力端子OUTとの間に接続される出力段5内の制御素子Q1が負荷9と直列に接続される。一方、図5の本発明の第3の実施の形態に係る電源レギュレータ300は、シャントレギュレータであるため、出力段5内の制御素子Q2が負荷9と並列に接続される。図5に示した電源レギュレータ300では、図1〜図4に示した電源レギュレータと異なり、集積回路装置1cに入力端子INを用意する必要がなくなる。なお、図5の出力段5の制御素子Q2は、NMOSトランジスタが用いられているがこれに限定されない。制御素子Q2は、PMOSトランジスタでもよく、バイポーラトランジスタでもよい。図5の本発明の第3の実施の形態に係る電源レギュレータ300では、基準電圧源2で生成される基準電源Vrefも制御される。
The
図5において、電源レギュレータ300の集積回路装置1cは、基準電圧源2、制御回路34、出力段5、オープン検出回路20、出力端子OUT及び帰還端子FBを含む。集積回路装置1cは、例えば、半導体集積回路装置で構成される。集積回路装置1cには、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3とドライバ回路4を含む。
In FIG. 5, the integrated circuit device 1c of the
基準電圧源2の出力端子は、制御回路34内の制御部3の第1入力端子T1に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。基準電圧Vrefは、例えば、1Vから5Vである。
The output terminal of the
制御回路34内の制御部3の第2入力端子T2は、配線P1により集積回路装置1cの帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3としては、例えば、オペアンプから構成された誤差増幅器が用いられる。制御部3は、例えば、図示しない位相補償回路、各種保護回路等を含む。各種保護回路としては例えば温度保護回路や過電圧保護回路が含まれる。
The second input terminal T2 of the
ドライバ回路4は、出力段5を駆動させるために用いられる。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し、駆動電圧E2を出力する。ドライバ回路4の出力端子は、出力段5の制御素子Q2のゲートGに接続される。
The
出力段5の制御素子Q2のドレインDは、集積回路装置1cの出力端子OUTに接続される。制御素子Q2のソースSは、グランド端子(低電位端子)GNDに接続される。制御素子Q2は、ドライバ回路4からの駆動電圧E2に基づいて駆動し、入力電圧Vinから出力電圧Voutを生成し、集積回路装置1cの出力端子OUTに出力する。集積回路装置1cは降圧型であり、出力電圧Voutは入力電圧Vinより低い。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Voutは、例えば、0.6Vから40Vである。
The drain D of the control element Q2 of the
出力端子OUTは、ノードN2に接続される。また、出力端子OUTには、ノードN2を介して負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。ノードN2には、シャント抵抗Rshを介して入力電圧Vinが印加される。出力段5又は負荷9に流れる電流がシャント抵抗Rshに流れる。負荷9に電流が流れていないときに出力段5の制御素子Q2に電流が流れることにより、出力端子OUTは、常に一定の出力電圧Voutに維持される。
The output terminal OUT is connected to the node N2. Further, the
ノードN2とノードN1との間には抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間には抵抗R2が接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1cの帰還端子FBに接続される。出力電圧Voutは、抵抗R1及び抵抗R2により分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。なお、抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
A resistor R1 is connected between the node N2 and the node N1. A resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The
オープン検出回路20の入力端子は帰還端子FBに接続される。オープン検出回路20の出力端子として、第1出力端子Eo1〜第5出力端子Eo5の5つが設けられている。第1出力端子Eo1は、基準電圧源2の出力端子に接続される。第2出力端子Eo2は、制御部3に接続されている。第3出力端子Eo3は、制御部3の出力端子に接続されている。第4出力端子Eo4は、ドライバ回路4に接続されている。第5出力端子Eo5は、ドライバ回路4の出力端子に接続されている。なお、図5に示す電源レギュレータ300のオープン検出回路20には、第1出力端子Eo1〜第5出力端子Eo5の5つが設けられているが、5つすべての出力端子が設けられる必要はなく、第1出力端子Eo1〜第5出力端子Eo5のうち少なくとも1つが設けられておればよい。
The input terminal of the
図5の本発明の第3の実施の形態に係る電源レギュレータ300では、図1の第1の実施の形態に係る電源レギュレータ100と同様に、通常動作時には、出力電圧Voutが一定に保たれるように制御部3、ドライバ回路4及び出力段5が制御され、オープン検出回路20は動作しない。
In the
一方、帰還端子FBのオープン状態が検出された場合、オープン検出回路20は基準電圧源2から出力される基準電圧Vrefを0V又は0Vに近い電位にする。さらに、オープン検出回路20は、制御部3及びドライバ回路4の動作を停止する。また、オープン検出回路20は、出力段5の例えば、PMOSトランジスタ、NMOSトランジスタ等をオフ状態にするために、制御部3とドライバ回路4との間の信号経路を電源端子(高電位端子)又はグランド端子(低電位端子)GNDと接続し、制御電圧E1を、ハイレベル又はローレベルに固定する。また、同様にして、駆動電圧E2を、ハイレベル又はローレベルに固定する。すなわち、制御電圧E1及び駆動電圧E2は、出力段5がオフ状態になるレベルに固定される。その結果、出力段5の動作が停止され出力段5が出力電圧Voutを出力しなくなるため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
On the other hand, when the open state of the feedback terminal FB is detected, the
(第4の実施の形態)
図6は、本発明の第4の実施の形態に係る電源レギュレータのブロック図である。図6の本発明の第4の実施の形態に係る電源レギュレータ400は、スイッチングレギュレータの1つである降圧型同期整流方式DC/DCコンバータである。以下、本発明の第4の実施の形態について図面を参照しながら説明する。
(Fourth Embodiment)
FIG. 6 is a block diagram of a power supply regulator according to a fourth embodiment of the present invention. The
図6の本発明の第4の実施の形態に係る電源レギュレータ400と、図1〜図5に示す電源レギュレータとの相違点は、スイッチングレギュレータかリニアレギュレータかである。図6に示す電源レギュレータ400は、スイッチングレギュレータであるため、インダクタL及びキャパシタCから構成される平滑回路を有する。また、図6に示す電源レギュレータ400のドライバ回路4は、図1〜図5に示す電源レギュレータのドライバ回路4とは異なり、第1出力端子及び第2出力端子を有する。出力段5は、スイッチングトランジスタQ3及び同期整流トランジスタQ4の2つのトランジスタから構成されている。オープン検出回路20は、第1出力端子Eo1〜第5出力端子Eo5を有する。なお、図6の本発明の第4の実施の形態に係る電源レギュレータ400では、基準電圧源2で生成される基準電源Vrefも制御される。
The difference between the
図6において、電源レギュレータ400の集積回路装置1dは、基準電圧源2、制御回路34、出力段5、オープン検出回路20、入力端子IN、出力端子OUT及び帰還端子FBを含む。集積回路装置1dは、例えば、半導体集積回路装置で構成される。集積回路装置1dには、入力端子IN、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3とドライバ回路4を含む。
In FIG. 6, the
基準電圧源2の出力端子は、制御回路34内の制御部3の第1入力端子T1に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。基準電圧Vrefは、例えば、1Vから5Vである。
The output terminal of the
制御回路34内の制御部3の第2入力端子T2は、配線P1により集積回路装置1dの帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3としては、例えば、オペアンプから構成された誤差増幅器が用いられる。制御部3は、例えば、図示しない位相補償回路、各種保護回路等を含む。各種保護回路としては例えば温度保護回路や過電圧保護回路が含まれる。
The second input terminal T2 of the
ドライバ回路4は、出力段5を駆動するために用いられる。ドライバ回路4の第1出力端子は、出力段5のスイッチングトランジスタQ3のゲートGに接続される。ドライバ回路4の第2出力端子は、出力段5の同期整流トランジスタQ4のゲートGに接続される。
The
出力段5のスイッチングトランジスタQ3のドレインDは、集積回路装置1dの入力端子INに接続されている。入力端子INには、入力電圧Vinが印加されている。スイッチングトランジスタQ3のソースSは、同期整流トランジスタQ4のドレインDに接続されている。同期整流トランジスタQ4のソースSは、グランド端子(低電位端子)GNDに接続されている。すなわち、出力段5のスイッチングトランジスタQ3及び同期整流トランジスタQ4は、入力端子INとグランド端子(低電位端子)GNDとの間に直列に接続されている。集積回路装置1dの出力端子OUTは、スイッチングトランジスタQ3と同期整流トランジスタQ4の共通接続点に接続されている。出力段5のスイッチングトランジスタQ3と同期整流トランジスタQ4は、ドライバ回路4からの駆動電圧E2a及びE2bにより相補的に駆動し、入力端子INに入力される入力電圧Vinから出力電圧Voutを生成し、出力端子OUTに出力する。集積回路装置1dは降圧型であり、出力電圧Voutは入力電圧Vinより低い。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Voutは、例えば、0.6Vから40Vである。
The drain D of the switching transistor Q3 of the
なお、相補的とは、スイッチングトランジスタQ3及び同期整流トランジスタQ4のオンオフ状態が完全に逆転している場合のほか、貫通電流防止の観点からスイッチングトランジスタQ3及び同期整流トランジスタQ4のオンオフ状態の遷移タイミングに所定の遅延、すなわちデッドタイムが与えられている場合をも含むものとする。 In addition to the case where the on / off states of the switching transistor Q3 and the synchronous rectifier transistor Q4 are completely reversed, the complementary means the transition timing of the on / off states of the switching transistor Q3 and the synchronous rectifier transistor Q4 from the viewpoint of preventing through current. It also includes the case where a predetermined delay, that is, a dead time is given.
なお、スイッチングトランジスタQ3及び同期整流トランジスタQ4は共にNMOSトランジスタ(Nチャネル金属酸化物半導体電界効果トランジスタ)としているが、スイッチングトランジスタQ3をPMOSトランジスタ(Pチャネル金属酸化物半導体電界効果トランジスタ)とし、同期整流トランジスタQ4をNMOSトランジスタとしてもよい。また、スイッチングトランジスタQ3にNMOSトランジスタが用いられる場合には、図示しないダイオードと図示しないキャパシタを含むブートストラップ回路が用いられる。ブートストラップ回路によりスイッチングトランジスタQ3が確実にオンする。さらに、スイッチングトランジスタQ3及び同期整流トランジスタQ4には、MOSトランジスタではなくバイポーラトランジスタが用いられてもよい。 The switching transistor Q3 and the synchronous rectification transistor Q4 are both NMOS transistors (N-channel metal oxide semiconductor field effect transistors), but the switching transistor Q3 is a MIMO transistor (P-channel metal oxide semiconductor field effect transistor) for synchronous rectification. Transistor Q4 may be an NMOS transistor. When an NMOS transistor is used for the switching transistor Q3, a bootstrap circuit including a diode (not shown) and a capacitor (not shown) is used. The bootstrap circuit ensures that the switching transistor Q3 is turned on. Further, a bipolar transistor may be used for the switching transistor Q3 and the synchronous rectifying transistor Q4 instead of the MOS transistor.
インダクタLは、集積回路装置1dの出力端子OUTとノードN2と間に接続される。キャパシタCは、ノードN2とグランド端子(低電位端子)GNDとの間に接続される。インダクタL及びキャパシタCにより平滑回路が構成される。
The inductor L is connected between the output terminal OUT of the
抵抗R1は、ノードN2とノードN1との間に接続される。抵抗R2は、ノードN1とグランド端子(低電位端子)GNDとの間に接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1dの帰還端子FBに接続される。出力電圧Voutは抵抗R1及び抵抗R2によって分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。なお、抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
The resistor R1 is connected between the node N2 and the node N1. The resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The
出力端子OUTには、ノードN2を介して負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
オープン検出回路20の入力端子は帰還端子FBに接続される。オープン検出回路20の出力端子として、第1出力端子Eo1〜第5出力端子Eo5の5つが設けられている。第1出力端子Eo1は、基準電圧源2の出力端子に接続される。第2出力端子Eo2は、制御部3に接続されている。第3出力端子Eo3は、制御部3の出力端子に接続されている。第4出力端子Eo4は、ドライバ回路4に接続されている。第5出力端子Eo5は、ドライバ回路4の第1出力端子及び第2出力端子に接続されている。なお、図6に示す電源レギュレータ400のオープン検出回路20には、第1出力端子Eo1〜第5出力端子Eo5の5つが設けられているが、5つ全ての出力端子が設けられる必要はなく、第1出力端子Eo1〜第5出力端子Eo5のうち少なくとも1つが設けられていればよい。
The input terminal of the
図6の本発明の第4の実施の形態に係る電源レギュレータ400では、図1の第1の実施の形態に係る電源レギュレータ100と同様に、通常動作時には、出力電圧Voutが一定に保たれるように制御部3、ドライバ回路4及び出力段5が制御され、オープン検出回路20は動作しない。
In the
一方、帰還端子FBのオープン状態が検出された場合、オープン検出回路20は基準電圧源2から出力される基準電圧Vrefを0V又は0Vに近い電位にする。さらに、オープン検出回路20は、制御部3及びドライバ回路4の動作を停止する。また、オープン検出回路20は、出力段5の例えば、PMOSトランジスタ、NMOSトランジスタ等をオフ状態にするために、制御部3とドライバ回路4との間の信号経路を電源端子(高電位端子)又はグランド端子(低電位端子)GNDと接続し、制御電圧E1を、ハイレベル又はローレベルに固定する。また、同様にして、駆動電圧E2a及びE2bを、それぞれハイレベル又はローレベルに固定する。すなわち、制御電圧E1並びに駆動電圧E2a及びE2bは、出力段5がオフ状態になるレベルに固定される。その結果、出力段5の動作が停止され出力段5が出力電圧Voutを出力しなくなるため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
On the other hand, when the open state of the feedback terminal FB is detected, the
(第5の実施の形態)
図7は、本発明の第5の実施の形態に係る電源レギュレータのブロック図である。図7の本発明の第5の実施の形態に係る電源レギュレータ500は、スイッチングレギュレータの1つである昇圧型同期整流方式DC/DCコンバータである。以下、本発明の第5の実施の形態について図面を参照しながら説明する。
(Fifth Embodiment)
FIG. 7 is a block diagram of a power supply regulator according to a fifth embodiment of the present invention. The
図7の本発明の第5の実施の形態に係る電源レギュレータ500と、図6に示した電源レギュレータ400との相違点は、昇圧型か降圧型かである。そのため、出力段5のスイッチングトランジスタQ3及び同期整流トランジスタQ4の2つのトランジスタの接続が異なる。
The difference between the
図7において、電源レギュレータ500の集積回路装置1eは、基準電圧源2、制御回路34、出力段5、オープン検出回路20、入力端子IN、出力端子OUT及び帰還端子FBを含む。集積回路装置1eは、例えば、半導体集積回路装置で構成される。集積回路装置1eには、入力端子IN、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3とドライバ回路4を含む。
In FIG. 7, the
基準電圧源2の出力端子は、制御回路34内の制御部3の第1入力端子T1に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。基準電圧Vrefは、例えば、1Vから5Vである。
The output terminal of the
制御回路34内の制御部3の第2入力端子T2は、配線P1により集積回路装置1eの帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3としては、例えば、オペアンプから構成された誤差増幅器が用いられる。制御部3は、例えば、図示しない位相補償回路、各種保護回路等を含む。各種保護回路としては例えば温度保護回路や過電圧保護回路が含まれる。
The second input terminal T2 of the
ドライバ回路4は、出力段5を駆動させるために用いられる。ドライバ回路4の第1出力端子は、出力段5の同期整流トランジスタQ4aのゲートGに接続されている。一方、ドライバ回路4の第2出力端子は、出力段5のスイッチングトランジスタQ3aのゲートGに接続されている。
The
スイッチングトランジスタQ3aのソースSは、グランド端子(低電位端子)GNDに接続される。スイッチングトランジスタQ3aのドレインDは、集積回路装置1eの入力端子INに接続される。入力端子INには、インダクタLaを介して入力電圧Vinaが印加される。同期整流トランジスタQ3aのドレインDは、集積回路装置1eの入力端子INに接続される。同期整流トランジスタQ4aのソースSは、集積回路装置1eの出力端子OUTに接続される。出力段5のスイッチングトランジスタQ3a及び同期整流トランジスタQ4aは、ドライバ回路4からの駆動電圧E2a及びE2bにより相補的に駆動し、入力端子INから入力される入力電圧Vinaから出力電圧Voutaを生成し、出力端子OUTに出力する。集積回路装置1eは昇圧型であり、出力電圧Voutaは入力電圧Vinaより高い。入力電圧Vinaは、例えば、0.6Vから40Vである。出力電圧Voutaは、例えば、2.5Vから100Vである。
The source S of the switching transistor Q3a is connected to the ground terminal (low potential terminal) GND. The drain D of the switching transistor Q3a is connected to the input terminal IN of the
なお、相補的とは、スイッチングトランジスタQ3a及び同期整流トランジスタQ4aのオンオフ状態が完全に逆転している場合のほか、貫通電流防止の観点からスイッチングトランジスタQ3a及び同期整流トランジスタQ4aのオンオフ状態の遷移タイミングに所定の遅延、すなわちデッドタイムが与えられている場合をも含むものとする。 Complementary refers to the case where the on / off states of the switching transistor Q3a and the synchronous rectifier transistor Q4a are completely reversed, and the transition timing of the on / off states of the switching transistor Q3a and the synchronous rectifier transistor Q4a from the viewpoint of preventing through current. It also includes the case where a predetermined delay, that is, a dead time is given.
なお、スイッチングトランジスタQ3a及び同期整流トランジスタQ4aは共にNMOSトランジスタ(Nチャネル金属酸化物半導体電界効果トランジスタ)としているが、同期整流トランジスタQ4aをPMOSトランジスタ(Pチャネル金属酸化物半導体電界効果トランジスタ)として、スイッチングトランジスタQ3aをNMOSトランジスタとしてもよい。また、同期整流トランジスタQ4aにNMOSトランジスタが用いられる場合には、図示しないダイオード及び図示しないキャパシタを含むブートストラップ回路が用いられる。ブートストラップ回路によって同期整流トランジスタQ4aが確実にオンする。さらに、スイッチングトランジスタQ3a及び同期整流トランジスタQ4aには、MOSトランジスタではなくバイポーラトランジスタが用いられてもよい。 The switching transistor Q3a and the synchronous rectification transistor Q4a are both designated as an NMOS transistor (N-channel metal oxide semiconductor field effect transistor), but the synchronous rectification transistor Q4a is used as a epitaxial transistor (P-channel metal oxide semiconductor field effect transistor) for switching. The transistor Q3a may be an NMOS transistor. When an NMOS transistor is used for the synchronous rectifier transistor Q4a, a bootstrap circuit including a diode (not shown) and a capacitor (not shown) is used. The bootstrap circuit ensures that the synchronous rectifier transistor Q4a is turned on. Further, a bipolar transistor may be used for the switching transistor Q3a and the synchronous rectifying transistor Q4a instead of the MOS transistor.
キャパシタCaは、ノードN2aとグランド端子(低電位端子)GNDとの間に接続されている。 The capacitor Ca is connected between the node N2a and the ground terminal (low potential terminal) GND.
抵抗R1aは、ノードN2aとノードN1aとの間に接続される。抵抗R2aは、ノードN1aとグランド端子(低電位端子)GNDとの間に接続される。抵抗R1aと抵抗R2aとにより、分圧回路12aが構成される。ノードN1aは、集積回路装置1eの帰還端子FBに接続される。出力電圧Voutaは、抵抗R1a及び抵抗R2aにより分圧される。これにより、ノードN1aに帰還電圧Vfbaが発生し、帰還端子FBに帰還電圧Vfbaが入力される。なお、抵抗R1a及び抵抗R2aは、それぞれ、例えば、数kΩから数MΩである。
The resistor R1a is connected between the node N2a and the node N1a. The resistor R2a is connected between the node N1a and the ground terminal (low potential terminal) GND. The
出力端子OUTには、ノードN2aを介して負荷9aが接続される。負荷9aは、例えば、LED、モータ等である。
A
オープン検出回路20の入力端子は帰還端子FBに接続される。オープン検出回路20の出力端子として、第1出力端子Eo1〜第5出力端子Eo5の5つが設けられている。第1出力端子Eo1は、基準電圧源2の出力端子に接続される。第2出力端子Eo2は、制御部3に接続されている。第3出力端子Eo3は、制御部3の出力端子に接続されている。第4出力端子Eo4は、ドライバ回路4に接続されている。第5出力端子Eo5は、ドライバ回路4の出力端子に接続されている。なお、図7に示す電源レギュレータ500のオープン検出回路20には、第1出力端子Eo1〜第5出力端子Eo5の5つが設けられているが、5つすべての出力端子が設けられる必要はなく、第1出力端子Eo1〜第5出力端子Eo5のうち少なくとも1つが設けられていればよい。
The input terminal of the
図7の本発明の第5の実施の形態に係る電源レギュレータ500では、図1の第1の実施の形態に係る電源レギュレータ100と同様に、通常動作時には、出力電圧Voutaが一定に保たれるように制御部3、ドライバ回路4及び出力段5が制御され、オープン検出回路20は動作しない。
In the
一方、帰還端子FBのオープン状態が検出された場合、オープン検出回路20は基準電圧源2から出力される基準電圧Vrefを0V又は0Vに近い電位にする。さらに、オープン検出回路20は、制御部3及びドライバ回路4の動作を停止する。また、オープン検出回路20は、出力段5の例えば、PMOSトランジスタ、NMOSトランジスタ等をオフ状態にするために、制御部3とドライバ回路4との間の信号経路を電源端子(高電位端子)又はグランド端子(低電位端子)GNDと接続し、制御電圧E1を、ハイレベル又はローレベルに固定する。また、同様にして、駆動電圧E2a及びE2bを、それぞれハイレベル又はローレベルに固定する。すなわち、制御電圧E1、並びに、駆動電圧E2a及びE2bは、出力段5がオフ状態になるレベルに固定される。その結果、出力段5の動作が停止され出力段5が出力電圧Voutaを出力しなくなるため、出力端子OUTに接続された負荷9aの劣化及び破壊が回避される。
On the other hand, when the open state of the feedback terminal FB is detected, the
(第6の実施の形態)
図8は、本発明の第1の実施の形態に係る電源レギュレータ100を回路基板に実装した電源レギュレータ装置600の模式的構造図(本発明の第6の実施の形態に相当)である。図8の電源レギュレータ装置600は、リニアレギュレータである。以下、本発明の第6の実施の形態について図面を参照しながら説明する。
(Sixth Embodiment)
FIG. 8 is a schematic structural diagram (corresponding to the sixth embodiment of the present invention) of the power supply regulator device 600 in which the
図8において、集積回路装置1aの入力端子INは、回路基板90の入力端子INaに接続されている。集積回路装置1aの出力端子OUTは、回路基板90の出力端子OUTaに接続されている。集積回路装置1aのグランド端子(低電位端子)GNDは、回路基板90のグランド端子(低電位端子)GNDaに接続されている。集積回路装置1aの帰還端子FBは、通常は、回路基板90の帰還端子FBaに接続される。しかしながら、図8においては、集積回路装置1aの帰還端子FBと回路基板90の帰還端子FBaとは、断線箇所Xにより導通が遮断されている。
In FIG. 8, the input terminal IN of the
回路基板90に実装される抵抗R1は、回路基板90の出力端子OUTa(ノードN2に相当)と回路基板90の帰還端子FBaとの間に接続される。回路基板90に実装される抵抗R2は、回路基板90の帰還端子FBaと回路基板90のグランド端子(低電位端子)GNDaとの間に接続される。これらの抵抗R1及び抵抗R2により分圧回路12が構成される。
The resistor R1 mounted on the
図8において、帰還端子FBの実装ミス、外付抵抗である抵抗R1の実装のミス、外付抵抗R2の実装のミス又は不慮の事故等により断線箇所Xができ、集積回路装置1aの帰還端子FBと回路基板90の帰還端子FBaとの間がオープンになる。このような場合において、集積回路装置1a内のオープン検出回路10は、集積回路装置1aの帰還端子FBと回路基板90の帰還端子FBaとの間の断線箇所Xによる集積回路装置1aの帰還端子FBのオープンを検出して、基準電圧源2から出力される基準電圧Vrefを0Vにする。これにより、制御部3、ドライバ回路4及び出力段5は、出力電圧Voutを0V又はこれに近い値にするように駆動される。
In FIG. 8, a disconnection point X is formed due to a mounting error of the feedback terminal FB, a mounting error of the resistor R1 which is an external resistor, a mounting error of the external resistor R2, an unexpected accident, or the like, and the feedback terminal of the
なお、本発明の第3の実施の形態及び本発明の第4の実施の形態のDC/DCコンバータは、昇圧型と降圧型の両方を兼ね備えた昇降圧型DC/DCコンバータに応用することも可能である。 The DC / DC converter according to the third embodiment of the present invention and the fourth embodiment of the present invention can also be applied to a buck-boost type DC / DC converter having both a step-up type and a step-down type. Is.
電源レギュレータにおいて、帰還端子のオープンが出力端子の出力電圧の設定に大きく関わってくる。また、帰還端子には少なくとも2つの外付抵抗が接続され、さらに各抵抗には2つの端子が存在するため、帰還端子がオープン状態になる確率が他の外部端子に比べて高い。さらに、出力電圧を帰還端子に帰還する回路では、必ず基準電圧源が用意されているため、この基準電圧を制御することにより出力電圧を制御することが比較的容易になる。以上のことから、第1の実施形態から第5の実施形態による電源レギュレータは、オープン検出回路を設けることにより、いずれもが帰還端子の実装ミス、外付抵抗の実装ミス、不慮のオープン事故等により帰還端子がオープン状態になった場合に電源レギュレータの出力をほぼ完全に遮断している。これにより、電源レギュレータは、出力電圧を出力しなくなるため、出力端子に接続された負荷の劣化及び破壊が回避される。 In the power supply regulator, the opening of the feedback terminal has a great influence on the setting of the output voltage of the output terminal. Further, since at least two external resistors are connected to the feedback terminals and each resistor has two terminals, the probability that the feedback terminal will be open is higher than that of other external terminals. Further, since a reference voltage source is always prepared in the circuit that feeds back the output voltage to the feedback terminal, it becomes relatively easy to control the output voltage by controlling the reference voltage. From the above, the power supply regulators according to the first to fifth embodiments are all provided with an open detection circuit, so that all of them have a feedback terminal mounting error, an external resistor mounting error, an unexpected open accident, etc. When the feedback terminal is opened due to this, the output of the power supply regulator is almost completely cut off. As a result, the power supply regulator does not output the output voltage, so that deterioration and destruction of the load connected to the output terminal are avoided.
本発明の電源レギュレータは、リニアレギュレータ、スイッチングレギュレータのどちらにも適用することができる。また、降圧型、昇圧型及び昇降圧型にも適用することができる。さらに、負帰還回路には必ず帰還端子が設けられ、帰還端子に入力される帰還電圧と基準電圧との比較が必ず行われるため、負帰還回路を有する回路全般に応用することができる。そのため、本発明は、電源レギュレータに限られない。 The power supply regulator of the present invention can be applied to both a linear regulator and a switching regulator. It can also be applied to a step-down type, a step-up type and a step-down pressure type. Further, since the negative feedback circuit is always provided with a feedback terminal and the feedback voltage input to the feedback terminal is always compared with the reference voltage, it can be applied to all circuits having a negative feedback circuit. Therefore, the present invention is not limited to the power supply regulator.
(請求項の構成要素と第1から第6の実施の形態との対応関係)
第1の実施の形態では、バイポーラトランジスタQ11は、PNPトランジスタに相当する。PMOSトランジスタQ12は、第1PMOSトランジスタに相当する。PMOSトランジスタQ13は、第2PMOSトランジスタに相当する。NMOSトランジスタQ14は、NMOSトランジスタに相当する。第1の抵抗は抵抗R11に相当する。第2の抵抗は抵抗R12に相当する。第3の抵抗はR13に相当する。第4の実施の形態では、スイッチングトランジスタQ3は、トランジスタに相当する。第5の実施の形態では、同期整流トランジスタQ4aは、トランジスタに相当する。
(Correspondence between the components of the claims and the first to sixth embodiments)
In the first embodiment, the bipolar transistor Q11 corresponds to a PNP transistor. The NMOS transistor Q12 corresponds to the first MOSFET transistor. The NMOS transistor Q13 corresponds to the second MOSFET transistor. The NMOS transistor Q14 corresponds to the NMOS transistor. The first resistor corresponds to the resistor R11. The second resistor corresponds to the resistor R12. The third resistor corresponds to R13. In the fourth embodiment, the switching transistor Q3 corresponds to a transistor. In the fifth embodiment, the synchronous rectifying transistor Q4a corresponds to a transistor.
(第7の実施の形態)
図9は、本発明の第7の実施の形態に係る電源レギュレータのブロック図である。以下、本発明の第7の実施の形態について図面を参照しながら説明する。なお、同一機能を有するものについては同一符号を付し、その繰り返しの説明は省略する。
(7th Embodiment)
FIG. 9 is a block diagram of a power supply regulator according to a seventh embodiment of the present invention. Hereinafter, a seventh embodiment of the present invention will be described with reference to the drawings. Those having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
図9の本発明の第7の実施の形態に係る電源レギュレータ1100と図13の従来の電源レギュレータ2000との違いは、電圧固定回路10aの有無である。
The difference between the
図9において、電源レギュレータ1100の集積回路装置1Aは、基準電圧源2、制御回路34、出力段5、電圧固定回路10a、入力端子IN、出力端子OUT及び帰還端子FBを含む。集積回路装置1Aは、例えば、半導体集積回路装置で構成される。集積回路装置1Aには、入力端子IN、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3とドライバ回路4を含む。
In FIG. 9, the
基準電圧源2の出力端子は、制御回路34内の制御部3の第1入力端子T1に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。基準電圧Vrefは、例えば、1Vから5Vである。
The output terminal of the
制御回路34内の制御部3の第2入力端子T2は、ノードN3を介して配線P1により集積回路装置1Aの帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3としては、例えば、オペアンプから構成された誤差増幅器が用いられる。制御部3は、例えば、図示しない位相補償回路、各種保護回路等を含む。各種保護回路としては例えば温度保護回路や過電圧保護回路が含まれる。
The second input terminal T2 of the
ドライバ回路4は、出力段5を駆動させるために用いられる。ドライバ回路4の出力端子は、出力段5の図示しないMOSFETのゲートGに接続される。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し、駆動電圧E2を出力する。
The
出力段5の入力端子は、集積回路装置1Aの入力端子INに接続される。入力端子INには、入力電圧Vinが印加される。出力段5の出力端子は、集積回路装置1Aの出力端子OUTに接続される。出力段5は、ドライバ回路4からの駆動電圧E2に基づいて駆動され、入力端子INから入力される入力電圧Vinから出力電圧Vout1を生成し、集積回路装置1Aの出力端子OUTに出力する。なお、入力端子INと出力端子OUTとの間の電圧差が例えば1V未満でも出力段5が正常に動作できる場合には、特にLDO(Low Drop Out)電源と称される。本発明の第1の実施の形態に係る電源レギュレータ1100は、LDO電源を含むリニアレギュレータ全般に適用することが可能である。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Vout1は、例えば、0.6Vから40Vである。
The input terminal of the
出力端子OUTは、ノードN2に接続される。ノードN2とノードN1との間に抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間に抵抗R2が接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1Aの帰還端子FBに接続される。出力電圧Vout1は集積回路装置1Aの外部抵抗である抵抗R1及び抵抗R2によって分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
The output terminal OUT is connected to the node N2. A resistor R1 is connected between the node N2 and the node N1. A resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The
出力端子OUTには、ノードN2を介して負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
電圧固定回路10aは、PNPトランジスタQ10と抵抗R10を含む。電圧固定回路10a内のPNPトランジスタQ10のコレクタCは、グランド端子(低電位端子)GNDに接続される。抵抗R10は、PNPトランジスタQ10のエミッタEと電源端子(高電位端子)Vccとの間に接続される。電圧固定回路10a内のPNPトランジスタQ10のベースBは、ノードN3に接続される。すなわち、PNPトランジスタQ10のベースBは、帰還電圧Vfbが入力される配線P1に接続される。
The
電圧固定回路10aは、ノードN1と帰還端子FBとの間の断線箇所Xにより帰還端子FBがオープン状態になった場合に、制御部3の第2入力端子T2に印加される電圧を所定の電圧に固定する。具体的には、帰還端子FBがオープン状態になるとPNPトランジスタQ10のベース電流Ifbが実質的に流れる経路がなくなり、PNPトランジスタQ10のコレクタ電流も実質的に流れなくなる。そのため、PNPトランジスタQ10のエミッタ電圧は、電源端子(高電位端子)Vccとほぼ同じ電圧となる。ここで、ノードN3と図示しない基板との間に図示しない寄生抵抗がある。そのため、フィードバック端子FBがオープン状態のときは、PNPトランジスタQ10のエミッタE、PNPトランジスタQ10のベースB、及び図示しない寄生抵抗を介して、無視できるほど非常に微小なベース電流Ifb10が流れている。そのため、電源端子(高電位端子)Vccの電圧をVccとすると、PNPトランジスタQ10のベース電圧はVcc−Vfとなる。その結果、ノードN3と同電位である制御部3の第2入力端子T2が不定状態ではなく所定の電圧に固定される。ここで所定の電圧とは、基準電圧Vrefの値よりも高い電圧である。これにより、制御部3、ドライバ回路4及び出力段5は、帰還端子FBがオープン状態の時の出力電圧Vout1を0Vにするように駆動される。そのため、出力端子OUTに接続された負荷9の劣化及び破壊を回避することができる。なお、図示しない寄生抵抗としては、制御回路34の制御部3の有限で極めて高い入力インピーダンス、PNPトランジスタQ10のベースと図示しない基板との間の寄生抵抗、配線P1と図示しない基板との間の寄生抵抗等がある。また、オープン状態とは、帰還端子FBと分圧回路12との接続がオープンになる場合に加え、配線P1のうち、フィードバック端子FBからノードN3までが断線した場合も含む。すなわち、配線P1のうち、フィードバック端子からノードN3までが断線した場合にも同様の効果がある。
The
なお、電源レギュレータ1100が通常動作を行っているときは、PNPトランジスタQ10はオン状態であり、常時ベース電流Ifbが流れる。通常動作時に流れるベース電流Ifbの大きさは、電源端子Vccの電源電圧をVcc、PNPトランジスタQ10の電流増幅率をhFE10、PNPトランジスタQ10のエミッタ・ベース間順方向電圧をVf、帰還電圧をVfb、抵抗R10の抵抗値をr10とすると、式(1)で表される。
When the
Ifb=((Vcc-Vf-Vfb)/(r10・hFE10)) …(1) Ifb = ((Vcc-Vf-Vfb) / (r10 ・ hFE10))… (1)
なお、電圧固定回路10aを設けない場合の出力電圧Voutの高さは、基準電圧をVref、抵抗R1の抵抗値をr1、抵抗R2の抵抗値をr2とすると、式(2)で表すことができる。
The height of the output voltage Vout when the
Vout=((r1+r2)/r2)・Vref …(2) Vout = ((r1 + r2) / r2) ・ Vref… (2)
これに対して、電圧固定回路10aを設けた場合の出力電圧Vout1の高さは、基準電圧をVref、抵抗R1の抵抗値をr1、抵抗R2の抵抗値をr2、通常動作時に流れるベース電流をIfbとすると、式(3)で表される。
On the other hand, when the
Vout1=((r1+r2)/r2)・Vref-r1・Ifb …(3) Vout1 = ((r1 + r2) / r2) ・ Vref-r1 ・ Ifb… (3)
式(2)と式(3)とを比較すると明らかになるように、電圧固定回路10aを設けた場合には、電圧固定回路10aを設けない場合に比べて、PNPトランジスタQ10のベース電流Ifbの大きさ、すなわち、PNPトランジスタQ10の電流増幅率hFE10の高さの影響を受けることが分かる。更に、電圧固定回路10aを設けた場合の出力電圧Vout1が、電圧固定回路10aを設けない場合の出力電圧Voutよりも電圧r1・Ifbの分だけ低くなる。このようなPNPトランジスタQ10のベース電流Ifbの影響はできるだけ排除する必要がある。
As is clear from a comparison between the equation (2) and the equation (3), when the
ここで、Vcc=5V、Vf=0.7V、Vref=1V、r1=80kΩ、r2=20kΩ、r10=5MΩ、hFE=100とすると、PNPトランジスタQ10のベース電流Ifb=6.6nAとなる。また、電圧固定回路10aを設けない場合の出力電圧Voutは、本来5Vに設定されている。一方、電圧固定回路10aを設けた場合、出力電圧Vout1=5V−(6.6nA・80kΩ)=5−0.000528V=4.9995Vとなる。従って、電圧固定回路10aを設けた場合の出力電圧Vout1は、電圧固定回路10aを設けない場合の出力電圧Voutに比べて−0.01%程度の誤差を生じることになるが、この程度の誤差は実用上無視できるものとなる。なお、出力電圧Vout1の高さを出力電圧Voutの高さに近づけるためには、PNPトランジスタQ10の電流増幅率hFE10を高くすること、抵抗R10の抵抗値r10を大きくすること、抵抗R1の抵抗値r1を小さくすることが必要になる。電流増幅率hFE10を高くするために、PNPトランジスタQ10がダーリントン接続されてもよい。
Here, assuming that Vcc = 5V, Vf = 0.7V, Vref = 1V, r1 = 80kΩ, r2 = 20kΩ, r10 = 5MΩ, and hFE = 100, the base current Ifb = 6.6nA of the PNP transistor Q10. Further, the output voltage Vout when the
図10は、図9の電源レギュレータ1100の正規動作時及び帰還端子FBがオープン時の電位を示す模式図である。図9及び図10を用いて電源レギュレータ1100の回路動作について説明する。
FIG. 10 is a schematic diagram showing potentials of the
電源レギュレータ1100の正規動作時には、帰還端子FBの帰還電圧Vfbが基準電圧Vref付近で安定している。そのため、出力端子OUTの出力電圧Vout1も安定している。なお、正規動作時における出力端子OUTの出力電圧Vout1と基準電圧源2から出力される基準電圧Vrefとの関係は、出力電圧をVout1、基準電圧をVref、抵抗R1の抵抗値をr1、抵抗R2の抵抗値をr2とすると、式(4)で表すことができる。
During normal operation of the
Vout1=Vref・((r1+r2)/r2) …(4) Vout1 = Vref ・ ((r1 + r2) / r2)… (4)
一方、電源レギュレータ100の帰還端子オープン時には、電圧固定回路10aによって、制御部3の第2入力端子T2に印加される帰還電圧Vfbが制御部3の第1入力端子T1に印加される基準電圧Vrefよりも高い値に固定される。帰還電圧Vfbと基準電圧Vrefとの関係は、帰還電圧をVfb、電源端子Vccの電源電圧をVcc、PNPトランジスタQ10のエミッタ・ベース間順方向電圧をVf、基準電圧をVrefとすると、式(5)で表される。
On the other hand, when the feedback terminal of the
Vfb=Vcc-Vf>Vref …(5) Vfb = Vcc-Vf> Vref… (5)
制御部3の第2入力端子T2に印加される帰還電圧Vfbが制御部3の第1入力端子T1に印加される基準電圧Vrefよりも高いため、出力端子OUTの出力電圧Vout1は、0Vとなる。
Since the feedback voltage Vfb applied to the second input terminal T2 of the
以上のように、電圧固定回路10aは、帰還端子FBがオープン状態になった場合に、制御部3の第2入力端子T2に印加される電圧を基準電圧Vrefの値よりも高い電圧に固定する。これにより、制御部3、ドライバ回路4及び出力段5は、出力電圧Vout1を0Vにするように駆動される。そのため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
As described above, the
(第8の実施の形態)
図11は、本発明の第8の実施の形態に係る電源レギュレータ1200のブロック図である。以下、本発明の第8の実施の形態について図面を参照しながら説明する。
(8th Embodiment)
FIG. 11 is a block diagram of the
図11の電源レギュレータ1200の集積回路装置1Bが図9の電源レギュレータ1100の集積回路装置1Aと異なるのは以下の点である。図11の電源レギュレータ1200は、図9の電圧固定回路10aの代わりに電圧固定回路10bを含む。図9の電圧固定回路10aは抵抗とトランジスタで構成されているが、図11の電圧固定回路10bはトランジスタが用いられずに抵抗のみで構成されている。
The
電圧固定回路10bは、抵抗R20を含む。電圧固定回路10b内の抵抗R20は、電源端子(高電位端子)VccとノードN3との間に接続されている。すなわち、抵抗R20は、帰還電圧Vfbが入力される配線P1に接続される。
The
電圧固定回路10bは、ノードN1と帰還端子FBとの間の断線箇所Xにより帰還端子FBがオープン状態になった場合に、制御部3の第2入力端子T2に印加される電圧を所定の電圧に固定する。具体的には、帰還端子FBがオープン状態になると電源端子(高電位端子)Vccと抵抗R20によりノードN3が所定の電位に固定される。その結果、制御部3の第2入力端子T2が不定状態ではなく所定の電圧に固定される。ここで所定の電圧とは、基準電圧Vrefの値よりも高い電圧である。これにより、制御部3、ドライバ回路4及び出力段5は、出力電圧Vout2を0Vにするように駆動される。そのため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
The
図11の電源レギュレータ1200においても図9の電源レギュレータ1100と同様に、電圧固定回路10bを設けた場合の出力電圧Vout2と電圧固定回路10bを設けない場合の出力電圧Voutとの間に誤差が生じる。なお、電圧固定回路10bを設けない場合の出力電圧Voutの高さは、前述の式(2)と同様である。
In the
一方、電圧固定回路10bを設けた場合の出力電圧Vout2の高さは、基準電圧をVref、抵抗R1の抵抗値をr1、抵抗R2の抵抗値をr2、抵抗R20の抵抗値をr20、通常動作時に流れる帰還経路電流をIfbとすると、式(6)で表される。
On the other hand, when the
Vout2=((r1+r2)/r2)・Vref-r1・Ifb …(6) Vout2 = ((r1 + r2) / r2) ・ Vref-r1 ・ Ifb… (6)
ここで、電圧固定回路10bを設けない場合の出力電圧Voutは、本来5Vに設定されている。一方、電圧固定回路10bを設けた場合、Vcc=5V、Vfb=1V、r1=80kΩ、r2=20kΩ、r20=5MΩとすると、出力電圧Vout2=4.936Vとなる。したがって、電圧固定回路10bを設けた場合の出力電圧Vout2は、電圧固定回路10bを設けない場合の出力電圧Voutに比べて−1.28%程度の誤差が生じる。この誤差は、図9に示した電圧固定回路10aにおける誤差と比べると約100倍大きい。なお、この誤差の大きさは、図9に示したPNPトランジスタQ10の電流増幅率hFE10(=100)の高さにほぼ等しい。図11において、図9とは異なり、抵抗1つで電圧固定回路10bを構成することができるが、抵抗R20の抵抗値r20を図9の抵抗R10の抵抗値r10よりも大きくする必要がある。
Here, the output voltage Vout when the
(第9の実施の形態)
図12は、本発明の第9の実施の形態に係る電源レギュレータ1300のブロック図である。以下、本発明の第9の実施の形態について図面を参照しながら説明する。
(9th embodiment)
FIG. 12 is a block diagram of the
図12の電源レギュレータ1300の集積回路装置1Cが図9の電源レギュレータ1100の集積回路装置1Aと異なるのは以下の点である。図12の電源レギュレータ1300は、図9の電圧固定回路10aの代わりに電圧固定回路10cを含む。
The
電圧固定回路10cは、抵抗R30を含む。電圧固定回路10c内の抵抗R30は、出力段5の出力端子とノードN3との間に接続される。抵抗R30は、抵抗R1と並列に接続され、FBオープン時において帰還経路電流Ifb30をノードN3、すなわち配線P1に流す役割を有する。
The
図12の電源レギュレータ1300においても図9の電源レギュレータ1100と同様に、電圧固定回路10cを設けた場合の出力電圧Vout3と電圧固定回路10cを設けない場合の出力電圧Voutとの間には誤差が生じる。電圧固定回路10cを設けない場合の出力電圧Voutの高さは、前述の式(2)と同様である。
In the
これに対して、電圧固定回路10cを設けた場合の出力電圧Vout3の高さは、基準電圧をVref、抵抗R1の抵抗値をr1、抵抗R2の抵抗値をr2、抵抗R30の抵抗値をr30とすると、式(7)で表される。
On the other hand, when the
Vout3={1+(r1・r30)/(r2・(r1+r30))}・Vref …(7) Vout3 = {1+ (r1 ・ r30) / (r2 ・ (r1 + r30))} ・ Vref… (7)
ここで、電圧固定回路10cを設けない場合の出力電圧Voutは、本来5Vに設定されている。一方、電圧固定回路10bを設けた場合、Vfb=1V、r1=80kΩ、r2=20kΩ、r30=5MΩとすると、出力電圧Vout3=4.937Vとなる。したがって、電圧固定回路10cを設けた場合の出力電圧Vout3は、電圧固定回路10cを設けない場合の出力電圧Voutに比べて−1.26%程度の誤差が生じる。この誤差は、図11に示した電圧固定回路10bにおける誤差である−1.28%とほぼ同じである。なお、出力電圧Vout3の高さを出力電圧Voutの高さに近づけるためには、抵抗R30の抵抗値r30を大きくする必要がある。例えば、抵抗R30の抵抗値r30を5MΩから2倍の10MΩにした場合、出力電圧Vout3の誤差は−1.26%から−0.64%まで縮小される。
Here, the output voltage Vout when the
電圧固定回路10cは、ノードN1と帰還端子FBとの間の断線箇所Xにより帰還端子FBがオープン状態になった場合に、制御部3の第2入力端子T2に印加される電圧を所定の電圧に固定する。具体的には、帰還端子FBがオープン状態になると抵抗R30を介して出力電圧Vout3がそのまま制御部3にフィードバックされるようになる。そのため、出力電圧Vout3=基準電圧Vrefとなるように出力段5が制御され、電源レギュレータ1300はバッファアンプの状態になる。その結果、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
The
図13は、図12の電源レギュレータ1300の正規動作時及び帰還端子オープン時の電位を示す模式図である。図12及び図13を用いて電源レギュレータ1300の回路動作について説明する。
FIG. 13 is a schematic view showing the potentials of the
電源レギュレータ1300の正規動作時には、帰還端子FBの帰還電圧Vfbが基準電圧Vref付近で安定している。そのため、出力端子OUTの出力電圧Vout3も安定している。なお、正規動作時における出力端子OUTの出力電圧Vout3と基準電圧源2から出力される基準電圧Vrefとの関係は、出力電圧をVout3、基準電圧をVref、抵抗R1の抵抗値をr1、抵抗R2の抵抗値をr2とすると、式(8)で表すことができる。
During normal operation of the
Vout3=Vref・((r1+r2)/r2) …(8) Vout3 = Vref ・ ((r1 + r2) / r2)… (8)
一方、電源レギュレータ1300の帰還端子オープン時には、出力電圧Vout3は、抵抗R30を介して制御部3の第2入力端子T2にフィードバックされる。帰還電圧Vfbと基準電圧Vrefとの関係は、帰還電圧をVfb、出力電圧をVout3、基準電圧をVrefとすると式(9)で表される。
On the other hand, when the feedback terminal of the
Vout3=Vfb=Vref …(9) Vout3 = Vfb = Vref… (9)
以上のように、電圧固定回路10cは、帰還端子FBがオープン状態になった場合に、制御部3の第2入力端子T2に印加される電圧を出力電圧Vout3に固定する。すなわち、電源レギュレータ1300はバッファアンプの状態になる。これにより、制御部3、ドライバ回路4及び出力段5は、出力電圧Vout3を基準電圧Vrefにするように駆動される。ここで、基準電圧Vrefは、出力電圧Vout3よりも低いため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
As described above, the
(第10の実施の形態)
図14は、本発明の第10の実施の形態に係る電源レギュレータ1400のブロック図である。以下、本発明の第10の実施の形態について図面を参照しながら説明する。
(10th Embodiment)
FIG. 14 is a block diagram of the
図14の電源レギュレータ1400の集積回路装置1Dが図9の電源レギュレータ1100の集積回路装置1Aと異なるのは以下の点である。図14の電源レギュレータ1400は、図9の電圧固定回路10aの代わりに電圧固定回路10dを含む。
The
電圧固定回路10d内のPNPトランジスタQ40のコレクタCは、グランド端子(低電位端子)GNDに接続される。定電流源CC40は、PNPトランジスタQ40のエミッタEと電源端子(高電位端子)Vccとの間に接続される。電圧固定回路10d内のPNPトランジスタQ40のベースBは、ノードN3に接続される。すなわち、PNPトランジスタQ40のベースBは、帰還電圧Vfbが入力される配線P1に接続される。
The collector C of the PNP transistor Q40 in the
電圧固定回路10dは、ノードN1と帰還端子FBとの間の断線箇所Xにより帰還端子FBがオープン状態になった場合に、制御部3の第2入力端子T2に印加される電圧を所定の電圧に固定する。具体的には、帰還端子FBがオープン状態になるとPNPトランジスタQ40のベース電流Ifbが実質的に流れる経路がなくなり、PNPトランジスタQ40のコレクタ電流も実質的に流れなくなる。そのため、PNPトランジスタQ40のエミッタ電圧は、電源端子(高電位端子)Vccとほぼ同じ電圧となる。ここで、ノードN3と図示しない基板との間に図示しない寄生抵抗がある。そのため、フィードバック端子FBがオープン状態のときは、PNPトランジスタQ40のエミッタE、PNPトランジスタQ40のベースB、及び、図示しない寄生抵抗を介して、無視できるほど非常に微小なベース電流Ifb40が流れている。そのため、電源端子(高電位端子)Vccの電圧をVccとすると、PNPトランジスタQ40のベース電圧はVcc−Vfとなる。その結果、ノードN3と同電位である制御部3の第2入力端子T2が不定状態ではなく所定の電圧に固定される。ここで所定の電圧とは、基準電圧Vrefの値よりも高い電圧である。これにより、制御部3、ドライバ回路4及び出力段5は、帰還端子FBがオープン状態の時の出力電圧Vout4を0Vにするように駆動される。そのため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
The
なお、電源レギュレータ1400が通常動作を行っているときは、定電流源CC40で生成される定電流とPNPトランジスタQ40の電流増幅率hFE40とで決定されるベース電流Ifb40が帰還端子FBに向かって流れる。そのため、図9に示した電圧固定回路10aと同様に、電圧固定回路10dを設けた場合の出力電圧Vout4の高さは、電圧固定回路10dを設けない場合の出力電圧Voutの高さに比べて誤差が生じる。すなわち、図14の電圧設定回路10dを用いても出力電圧Vout4は、PNPトランジスタQ40の電流増幅率hFE40に依存することになる。電流増幅率hFE40のばらつきを排除するために、PNPトランジスタQ40がダーリントン接続されてもよい。また、電流増幅率hFE40のばらつきを排除するために、PNPトランジスタQ40の電流増幅率hFE40の高さに応じて定電流源CC40の定電流の大きさが調整されるようにしてもよい。すなわち、PNPトランジスタQ40の電流増幅率hFE40が高くなると定電流源CC40で生成される定電流が大きくなるようにし、電流増幅率hFEが低くなると定電流源CC40で生成される定電流が小さくなるようにし、PNPトランジスタQ40ベース電流Ifb40の変動範囲を抑えるようにすることもできる。
When the
(第11の実施の形態)
図15は、本発明の第11の実施の形態に係る電源レギュレータ1500のブロック図である。以下、本発明の第11の実施の形態について図面を参照しながら説明する。
(11th Embodiment)
FIG. 15 is a block diagram of the
図15の電源レギュレータ1500の集積回路装置1Eが図9の電源レギュレータ1100の集積回路装置1Aと異なるのは以下の点である。図15の電源レギュレータ1500は、図9の電圧固定回路10aの代わりに電圧固定回路10eを含む。図15の電源レギュレータ1500は、図14の電源レギュレータ1400と異なりPNPトランジスタが用いられない。
The
電圧固定回路10eは、定電流源CC50を含む。電圧固定回路10e内の定電流源CC50は、電源端子(高電位端子)VccとノードN3との間に接続される。すなわち、定電流源CC50は、帰還電圧Vfbが入力される配線P1に接続される。定電流源CC50は、具体的には、カレントミラー回路で構成される。カレントミラー回路はバイポーラトランジスタで構成されても良く、MOSトランジスタで構成されても良い。カレントミラー回路を構成するためには、いずれのトランジスタを用いるとしてもトランジスタが3〜4個、抵抗が1、2個必要となるが、通常時においてノードN3に流す帰還経路電流Ifbを微小な大きさまで設定できるというメリットがある。
The
電圧固定回路10eは、ノードN1と帰還端子FBとの間の断線箇所Xにより帰還端子FBがオープン状態になった場合に、制御部3の第2入力端子T2に印加される電圧を所定の電圧に固定する。具体的には、帰還端子FBがオープン状態になると定電流源CC50による定電流Ifb50が実質的に流れる経路がなくなる。そのため、ノードN3の電圧は、電源端子(高電位端子)Vccとほぼ同じ電圧となる。その結果、ノードN3と同電位である制御部3の第2入力端子T2が不定状態ではなく所定の電圧に固定される。ここで所定の電圧とは、基準電圧Vrefの値よりも高い電圧である。これにより、制御部3、ドライバ回路4及び出力段5は、帰還端子FBがオープン状態の時の出力電圧Vout5を0Vにするように駆動される。そのため、出力端子OUTに接続された負荷9の劣化及び破壊が回避される。
The
(第12の実施の形態)
図16は、図9の本発明の第7の実施の形態に係る電源レギュレータ1100の電圧固定回路10aをリニアレギュレータの1つであるシリーズレギュレータに適用した模式的回路図(本発明の第12の実施の形態に相当)である。以下、本発明の第12の実施の形態について図面を参照しながら説明する。
(12th Embodiment)
FIG. 16 is a schematic circuit diagram in which the
図16において、電源レギュレータ1600の集積回路装置1Fは、基準電圧源2、制御回路34、出力段5、電圧固定回路10a、入力端子IN、出力端子OUT及び帰還端子FBを含む。集積回路装置1Fは、例えば半導体集積回路装置で構成される。集積回路装置1Fには、入力端子IN、出力端子OUT及び帰還端子FBの他に図示しない外部端子が設けられている。制御回路34は、制御部3とドライバ回路4を含む。制御部3は、誤差増幅器ERRを含む。ドライバ回路4は、ドライバDRを含む。出力段5は、PMOSトランジスタQ1を含む。電圧固定回路10aは、抵抗R10及びPNPトランジスタQ10を含む。なお、図16の出力段5のPMOSトランジスタQ1は、NMOSトランジスタでもよく、バイポーラトランジスタでもよい。
In FIG. 16, the
基準電圧源2の出力端子は、制御部3の誤差増幅器ERRの非反転入力端子(+)に接続される。基準電圧源2は、基準電圧Vrefを生成する。基準電圧源2は、例えば、バンドギャップ電圧回路で構成される。基準電圧Vrefは、例えば1Vから5Vである。
The output terminal of the
制御部3の誤差増幅器ERRの反転入力端子(−)は、ノードN3を介して配線P1により集積回路装置1Fの帰還端子FBに接続される。制御部3の出力端子は、ドライバ回路4の入力端子に接続される。制御部3は、基準電圧源2の基準電圧Vrefと帰還端子FBから入力される帰還電圧Vfbとを比較し、比較結果に応じた制御電圧E1を出力する。制御部3は、例えば、図示しない位相補償回路、各種保護回路等を含む。各種保護回路としては例えば温度保護回路や過電圧保護回路が含まれる。
The inverting input terminal (-) of the error amplifier ERR of the
ドライバ回路4は、出力段5を駆動するために用いられる。ドライバ回路4のドライバDRの出力端子は、出力段5のPMOSトランジスタQ1のゲートGに接続される。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し駆動電圧E2を出力する。
The
出力段5のPMOSトランジスタQ1のソースSは、集積回路装置1Fの入力端子INに接続される。入力端子INには、入力電圧Vinが印加される。出力段5のPMOSトランジスタQ1のドレインDは、集積回路装置1Fの出力端子OUTに接続される。出力段5のPMOSトランジスタQ1は、ドライバ回路4からの駆動電圧E2に基づいて駆動され、入力端子INに入力される入力電圧Vinから出力電圧Vout1aを生成し、集積回路装置1Fの出力端子OUTに出力する。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Vout1aは、例えば、0.6Vから40Vである。
The source S of the NMOS transistor Q1 in the
出力端子OUTは、ノードN2に接続される。ノードN2とノードN1との間に抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間に抵抗R2が接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1Fの帰還端子FBに接続される。出力電圧Vout1aは抵抗R1及び抵抗R2により分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
The output terminal OUT is connected to the node N2. A resistor R1 is connected between the node N2 and the node N1. A resistor R2 is connected between the node N1 and the ground terminal (low potential terminal) GND. The
出力端子OUTには、ノードN2を介して負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
図16の電圧固定回路10aの構成及び動作は、図9の電圧固定回路10aの構成及び動作と同様である。なお、図16の電圧固定回路10aの代わりに、図11〜図15にそれぞれ示した電圧固定回路10b,10c,10d及び10eのいずれか1つが用いられても良い。
The configuration and operation of the
(第13の実施の形態)
図17は、図9の本発明の第7の実施の形態に係る電源レギュレータ1100の電圧固定回路10aをリニアレギュレータの1つであるシャントレギュレータに適用した模式的回路図(本発明の第13の実施の形態に相当)である。以下、本発明の第13の実施の形態について図面を参照しながら説明する。
(13th Embodiment)
FIG. 17 is a schematic circuit diagram in which the
図17の電源レギュレータ1700が図16の電源レギュレータ1600と異なるのは以下の点である。出力段5内のPMOSトランジスタQ1の代わりにPMOSトランジスタQ2が設けられている。また、シャント抵抗と称される抵抗Rshが設けられている。なお、図17の出力段5のPMOSトランジスタQ2は、NMOSトランジスタでもよく、バイポーラトランジスタでもよい。
The
ドライバ回路4のドライバDRの出力端子は、出力段5のPMOSトランジスタQ2のゲートGに接続される。出力段5のPMOSトランジスタQ2のソースSは、集積回路装置1Gの出力端子OUTに接続される。出力端子OUTには、抵抗Rshを介して入力電圧Vinが印加される。出力段5のPMOSトランジスタQ2のドレインDは、グランド端子(低電位端子)GNDに接続される。出力段5のPMOSトランジスタQ2は、ドライバ回路4からの駆動電圧E2に基づいて駆動され、入力電圧Vinから出力電圧Vout1bを生成し、集積回路装置1Gの出力端子OUTに出力する。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Vout1bは、例えば、0.6Vから40Vである。
The output terminal of the driver DR of the
なお、図17の電圧固定回路10aの構成及び動作は、図9の電圧固定回路10aの構成及び動作と同様である。なお、図17の電圧固定回路10aの代わりに、図11〜図15にそれぞれ示した電圧固定回路10b,10c,10d及び10eのいずれか1つが用いられても良い。
The configuration and operation of the
(第14の実施の形態)
図18は、図9の本発明の第7の実施の形態に係る電源レギュレータ1100の電圧固定回路10aをスイッチングレギュレータの1つである降圧型同期整流方式DC/DCコンバータに適用した模式的回路図(本発明の第14の実施の形態に相当)である。以下、本発明の第14の実施の形態について図面を参照しながら説明する。
(14th Embodiment)
FIG. 18 is a schematic circuit diagram in which the
図18の電源レギュレータ1800が図16の電源レギュレータ1600と異なるのは以下の点である。出力段5内のPMOSトランジスタQ1の代わりに、出力段5内にスイッチングトランジスタQ3及び同期整流トランジスタQ4が設けられている。また、集積回路装置1Hの外部にインダクタL及びキャパシタC1が設けられている。
The
ドライバ回路4の第1出力端子は、出力段5のスイッチングトランジスタQ3のゲートGに接続される。ドライバ回路4の第2出力端子は、出力段5の同期整流トランジスタQ4のゲートGに接続される。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し、出力段5のスイッチングトランジスタQ3と同期整流トランジスタQ4とを相補的にオンオフさせる。
The first output terminal of the
出力段5のスイッチングトランジスタQ3のドレインDは、集積回路装置1Hの入力端子INに接続される。入力端子INには、入力電圧Vinが印加される。スイッチングトランジスタQ3のソースSは、同期整流トランジスタQ4のドレインDに接続される。同期整流トランジスタQ4のソースSは、グランド端子(低電位端子)GNDに接続される。すなわち、出力段5のスイッチングトランジスタQ3及び同期整流トランジスタQ4は、入力端子INとグランド端子(低電位端子)GNDとの間に直列に接続される。集積回路装置1Hの出力端子OUTは、スイッチングトランジスタQ3と同期整流トランジスタQ4の共通接続点に接続される。出力段5のスイッチングトランジスタQ3及び同期整流トランジスタQ4は、ドライバ回路4からの駆動電圧E2a及びE2bにより相補的に駆動され、入力端子INから入力される入力電圧Vinから出力電圧Vout1cを生成し、出力端子OUTに出力する。集積回路装置1Hは降圧型であり、出力電圧Vout1cは入力電圧Vinより低い。入力電圧Vinは、例えば、2.5Vから100Vである。出力電圧Vout1cは、例えば、0.6Vから40Vである。
The drain D of the switching transistor Q3 of the
なお、相補的とは、スイッチングトランジスタQ3及び同期整流トランジスタQ4のオンオフ状態が完全に逆転している場合のほか、貫通電流防止の観点からスイッチングトランジスタQ3及び同期整流トランジスタQ4のオンオフ状態の遷移タイミングに所定の遅延、すなわちデッドタイムが与えられている場合をも含むものとする。 Complementary refers to the case where the on / off states of the switching transistor Q3 and the synchronous rectifier transistor Q4 are completely reversed, and the transition timing of the on / off states of the switching transistor Q3 and the synchronous rectifier transistor Q4 from the viewpoint of preventing through current. It also includes the case where a predetermined delay, that is, a dead time is given.
なお、スイッチングトランジスタQ3及び同期整流トランジスタQ4は共にNMOSトランジスタ(Nチャネル金属酸化物半導体電界効果トランジスタ)としているが、スイッチングトランジスタQ3をPMOSトランジスタ(Pチャネル金属酸化物半導体電界効果トランジスタ)とし、同期整流トランジスタQ4をNMOSトランジスタとしてもよい。また、スイッチングトランジスタQ3にNMOSトランジスタが用いられる場合には、図示しないダイオードと図示しないキャパシタを含むブートストラップ回路が用いられる。ブートストラップ回路によりスイッチングトランジスタQ3が確実にオンする。さらに、スイッチングトランジスタQ3及び同期整流トランジスタQ4には、MOSトランジスタではなくバイポーラトランジスタが用いられてもよい。 The switching transistor Q3 and the synchronous rectification transistor Q4 are both NMOS transistors (N-channel metal oxide semiconductor field effect transistors), but the switching transistor Q3 is a MIMO transistor (P-channel metal oxide semiconductor field effect transistor) for synchronous rectification. Transistor Q4 may be an NMOS transistor. When an NMOS transistor is used for the switching transistor Q3, a bootstrap circuit including a diode (not shown) and a capacitor (not shown) is used. The bootstrap circuit ensures that the switching transistor Q3 is turned on. Further, a bipolar transistor may be used for the switching transistor Q3 and the synchronous rectifying transistor Q4 instead of the MOS transistor.
出力端子OUTは、インダクタLを介してノードN2に接続される。ノードN2とノードN1との間に、集積回路装置1Hの外付け抵抗である抵抗R1が接続される。ノードN1とグランド端子(低電位端子)GNDとの間に抵抗R2が接続される。抵抗R1と抵抗R2とにより、分圧回路12が構成される。ノードN1は、集積回路装置1Hの帰還端子FBに接続される。出力電圧Vout1cは抵抗R1及び抵抗R2により分圧される。これにより、ノードN1に帰還電圧Vfbが発生し、帰還端子FBに帰還電圧Vfbが入力される。抵抗R1及び抵抗R2は、それぞれ、例えば、数kΩから数MΩである。
The output terminal OUT is connected to the node N2 via the inductor L. A resistor R1, which is an external resistor of the
インダクタLは、集積回路装置1Hの出力端子OUTとノードN2との間に接続されている。キャパシタC1は、ノードN2とグランド端子(低電位端子)GNDとの間に接続されている。インダクタL及びキャパシタC1により平滑回路が構成される。
The inductor L is connected between the output terminal OUT of the
ノードN2には、負荷9が接続される。負荷9は、例えば、CPU、MPU、センサ、モータ等である。
A
なお、図18の電圧固定回路10aの構成及び動作は、図9の電圧固定回路10aの構成及び動作と同様である。なお、図18の電圧固定回路10aは、図11〜図15にそれぞれ示した電圧固定回路10b,10c,10d及び10eのいずれか1つが用いられても良い。
The configuration and operation of the
(第15の実施の形態)
図19は、図9の本発明の第7の実施の形態に係る電源レギュレータ1100の電圧固定回路10aをスイッチングレギュレータの1つである昇圧型同期整流方式DC/DCコンバータに適用した模式的回路図(本発明の第15の実施の形態に相当)である。以下、本発明の第15の実施の形態について図面を参照しながら説明する。
(Fifteenth Embodiment)
FIG. 19 is a schematic circuit diagram in which the
図19の電源レギュレータ1900が図16の電源レギュレータ1600と異なるのは以下の点である。出力段5内のPMOSトランジスタQ1の代わりに、出力段5内にスイッチングトランジスタQ3a及び同期整流トランジスタQ4aが設けられている。また、集積回路装置1Iの外部にインダクタLa及びキャパシタCaが設けられている。
The
ドライバ回路4の第1出力端子は、出力段5の同期整流トランジスタQ4aのゲートGに接続される。ドライバ回路4の第2出力端子は、出力段5のスイッチングトランジスタQ3aのゲートGに接続される。ドライバ回路4は、制御部3からの制御電圧E1に基づいて動作し、出力段5のスイッチングトランジスタQ3aと同期整流トランジスタQ4aとを相補的にオンオフさせる。
The first output terminal of the
なお、出力段5のスイッチングトランジスタQ3aのソースSは、グランド端子(低電位端子)GNDに接続される。スイッチングトランジスタQ3aのドレインDは、集積回路装置1Iの入力端子INに接続される。入力端子INには、インダクタLaを介して入力電圧Vinaが印加される。同期整流トランジスタQ4aのドレインDは、集積回路装置1Iの入力端子INに接続される。同期整流トランジスタQ4aのソースSは、集積回路装置1Iの出力端子OUTに接続される。出力段5のスイッチングトランジスタQ3a及び同期整流トランジスタQ4aは、ドライバ回路4からの駆動電圧E2a及びE2bにより相補的に駆動され、入力端子INから入力される入力電圧Vinaから出力電圧Voutaを生成し、出力端子OUTに出力する。集積回路装置1Iは昇圧型であり、出力電圧Voutaは入力電圧Vinaより高い。入力電圧Vinaは、例えば、0.6Vから40Vである。出力電圧Voutaは、例えば、2.5Vから100Vである。
The source S of the switching transistor Q3a of the
なお、相補的とは、スイッチングトランジスタQ3a及び同期整流トランジスタQ4aのオンオフ状態が完全に逆転している場合のほか、貫通電流防止の観点からスイッチングトランジスタQ3a及び同期整流トランジスタQ4aのオンオフ状態の遷移タイミングに所定の遅延、すなわちデッドタイムが与えられている場合をも含むものとする。 Complementary refers to the case where the on / off states of the switching transistor Q3a and the synchronous rectifier transistor Q4a are completely reversed, and the transition timing of the on / off states of the switching transistor Q3a and the synchronous rectifier transistor Q4a from the viewpoint of preventing through current. It also includes the case where a predetermined delay, that is, a dead time is given.
なお、スイッチングトランジスタQ3aと同期整流トランジスタQ4aは共にNMOSトランジスタとしているが、同期整流トランジスタQ4aをPMOSトランジスタとし、スイッチングトランジスタQ3aをNMOSトランジスタとしてもよい。また、同期整流トランジスタQ4aにNMOSトランジスタが用いられる場合には、図示しないダイオード及び図示しないキャパシタを含むブートストラップ回路が用いられる。ブートストラップ回路によって同期整流トランジスタQ4aが確実にオンする。さらに、スイッチングトランジスタQ3a及び同期整流トランジスタQ4aには、MOSトランジスタではなくバイポーラトランジスタが用いられてもよい。 Although the switching transistor Q3a and the synchronous rectification transistor Q4a are both MOSFETs, the synchronous rectification transistor Q4a may be a MOSFET transistor and the switching transistor Q3a may be an NMOS transistor. When an NMOS transistor is used for the synchronous rectifier transistor Q4a, a bootstrap circuit including a diode (not shown) and a capacitor (not shown) is used. The bootstrap circuit ensures that the synchronous rectifier transistor Q4a is turned on. Further, a bipolar transistor may be used for the switching transistor Q3a and the synchronous rectifying transistor Q4a instead of the MOS transistor.
出力端子OUTは、ノードN2aに接続される。ノードN2aとノードN1aとの間に抵抗R1aが接続される。ノードN1aとグランド端子(低電位端子)GNDとの間に抵抗R2aが接続される。抵抗R1aと抵抗R2aにより、分圧回路12aが構成される。ノードN1aは、集積回路装置1Iの帰還端子FBに接続される。出力電圧Voutaは抵抗R1a及び抵抗R2aにより分圧される。これにより、ノードN1aに帰還電圧Vfbaが発生し、帰還端子FBに帰還電圧Vfbaが入力される。抵抗R1a及び抵抗R2aは、それぞれ、例えば、数kΩから数MΩである。キャパシタCaは、ノードN2aとグランド端子(低電位端子)GNDとの間に接続される。
The output terminal OUT is connected to the node N2a. A resistor R1a is connected between the node N2a and the node N1a. A resistor R2a is connected between the node N1a and the ground terminal (low potential terminal) GND. The
ノードN2aには、負荷9aが接続される。負荷9aは、例えば、CPU、MPU、センサ、モータ等である。
A
なお、図19の電圧固定回路10aの構成及び動作は、図9の電圧固定回路10aの構成及び動作と同様である。なお、図19の電圧固定回路10aは、図11〜図15にそれぞれ示した電圧固定回路10b,10c,10d及び10eのいずれか1つが用いられても良い。
The configuration and operation of the
(第16の実施の形態)
図20は、本発明の第9の実施の形態に係る電源レギュレータ1100を回路基板に実装した電源レギュレータ装置1100aの構造図(本発明の第16の実施の形態に相当)である。なお、図9の電源レギュレータ1100の集積回路装置1Aと図20の電源レギュレータ装置1100aの集積回路装置1Aは、それぞれの構成及び接続が同じである。以下、本発明の第16の実施の形態について図面を参照しながら説明する。
(16th Embodiment)
FIG. 20 is a structural diagram of the power
図20において、集積回路装置1Aの入力端子INは、回路基板90の入力端子INaに接続される。集積回路装置1Aの出力端子OUTは、回路基板90の出力端子OUTaに接続される。集積回路装置1Aのグランド端子(低電位端子)GNDは、回路基板90のグランド端子(低電位端子)GNDaに接続される。集積回路装置1Aの帰還端子FBは、通常は、回路基板90の帰還端子FBaに接続される。しかしながら、図20においては、集積回路装置1Aの帰還端子FBと回路基板90の帰還端子FBaとは、断線箇所Xにより導通が遮断されている。
In FIG. 20, the input terminal IN of the
回路基板90に実装される抵抗R1は、回路基板90の出力端子OUTaと回路基板90の帰還端子FBaとの間に接続される。回路基板90に実装される抵抗R2は、回路基板90の帰還端子FBaと回路基板90のグランド端子(低電位端子)GNDaとの間に接続される。抵抗R1及び抵抗R2により分圧回路12が構成される。
The resistor R1 mounted on the
図20において、帰還端子FBの実装ミス、抵抗R1の実装のミス、抵抗R2の実装のミス又は不慮の事故等により断線箇所Xができ、集積回路装置1Aの帰還端子FBと回路基板90の帰還端子FBaとの間がオープンになる場合がある。このような場合、集積回路装置1A内の電圧固定回路10aは、集積回路装置1Aの帰還端子FBと回路基板90の帰還端子FBaとの間の断線箇所Xにより集積回路装置1Aの帰還端子FBがオープンになったことを検出して、制御部3の第2入力端子T2に印加される電圧を所定の電圧に固定する。
In FIG. 20, a disconnection point X is formed due to a mounting error of the feedback terminal FB, a mounting error of the resistor R1, a mounting error of the resistor R2, an unexpected accident, or the like, and the feedback of the feedback terminal FB of the
なお、本発明の第14の実施の形態及び本発明の第15の実施の形態のDC/DCコンバータは、昇圧型と降圧型の両方を兼ね備えた昇降圧型DC/DCコンバータに応用されてもよい。 The DC / DC converter of the 14th embodiment of the present invention and the 15th embodiment of the present invention may be applied to a buck-boost type DC / DC converter having both a step-up type and a step-down type. ..
電源レギュレータにおいて、帰還端子のオープンが出力端子の出力電圧の設定に大きく関わってくる。また、帰還端子には少なくとも2つの抵抗が接続され、更に各抵抗には2つの端子が存在するため、帰還端子がオープン状態になる確率が他の外部端子に比べて高い。以上のことから、第9の実施形態〜第16の実施形態による電源レギュレータは、電圧固定回路を設けることにより、いずれもが帰還端子の実装ミス、外付抵抗の実装ミス、不慮のオープン事故等により帰還端子がオープン状態になった場合に電源レギュレータの出力をほぼ完全に遮断している。これにより、電源レギュレータは、出力電圧を出力しなくなるため、出力端子に接続された負荷の劣化及び破壊が回避される。 In the power supply regulator, the opening of the feedback terminal has a great influence on the setting of the output voltage of the output terminal. Further, since at least two resistors are connected to the feedback terminals and each resistor has two terminals, the probability that the feedback terminal will be in the open state is higher than that of other external terminals. From the above, the power supply regulators according to the 9th to 16th embodiments are provided with a voltage fixing circuit, so that all of them have a feedback terminal mounting error, an external resistor mounting error, an unexpected open accident, etc. When the feedback terminal is opened due to this, the output of the power supply regulator is almost completely cut off. As a result, the power supply regulator does not output the output voltage, so that deterioration and destruction of the load connected to the output terminal are avoided.
なお、本発明の電源レギュレータは、リニアレギュレータ、スイッチングレギュレータのどちらにも適用することができる。また、降圧型、昇圧型及び昇降圧型にも適用することができる。更に、負帰還回路には必ず帰還端子が設けられ、帰還端子に入力される帰還電圧と基準電圧との比較が必ず行われるため、負帰還回路を有する回路全般に応用することができる。そのため、本発明は、電源レギュレータに限られない。また、本発明において、オープン状態とは、帰還端子と分圧回路との接続がオープンになる場合に加え、配線P1のうち、フィードバック端子からノードN3までが断線した場合も含むものとする。すなわち、配線P1のうち、フィードバック端子からノードN3までが断線した場合にも効果がある。 The power supply regulator of the present invention can be applied to both a linear regulator and a switching regulator. It can also be applied to a step-down type, a step-up type and a step-down pressure type. Further, since the negative feedback circuit is always provided with a feedback terminal and the feedback voltage input to the feedback terminal is always compared with the reference voltage, it can be applied to all circuits having a negative feedback circuit. Therefore, the present invention is not limited to the power supply regulator. Further, in the present invention, the open state includes not only the case where the connection between the feedback terminal and the voltage dividing circuit is opened, but also the case where the wiring P1 from the feedback terminal to the node N3 is disconnected. That is, it is also effective when the wiring P1 from the feedback terminal to the node N3 is disconnected.
(請求項の構成要素と第7から第15の実施の形態との対応関係)
第12の実施の形態では、PMOSトランジスタQ1は、トランジスタに相当する。第13の実施の形態では、PMOSトランジスタQ2は、トランジスタに相当する。第14の実施の形態では、スイッチングトランジスタQ3は、トランジスタに相当する。第15の実施の形態では、同期整流トランジスタQ4aは、トランジスタに相当する。第7の実施の形態、及び第12の実施の形態〜第15の実施の形態では、抵抗R10は、第1の抵抗に相当する。第8の実施の形態では、抵抗R20は、第2の抵抗に相当する。第9の実施の形態では、抵抗R30は、第3の抵抗に相当する。第10の実施の形態では、定電流源CC40は、第1の定電流源に相当する。第11の実施の形態では定電流源CC50は、第2の定電流源に相当する。
(Correspondence between the components of the claims and the seventh to fifteenth embodiments)
In the twelfth embodiment, the NMOS transistor Q1 corresponds to the transistor. In the thirteenth embodiment, the NMOS transistor Q2 corresponds to the transistor. In the fourteenth embodiment, the switching transistor Q3 corresponds to a transistor. In the fifteenth embodiment, the synchronous rectifying transistor Q4a corresponds to a transistor. In the seventh embodiment and the twelfth to fifteenth embodiments, the resistor R10 corresponds to the first resistor. In the eighth embodiment, the resistor R20 corresponds to the second resistor. In the ninth embodiment, the resistor R30 corresponds to the third resistor. In the tenth embodiment, the constant current source CC40 corresponds to the first constant current source. In the eleventh embodiment, the constant current source CC50 corresponds to the second constant current source.
本発明は、電子機器、OA機器等に利用することができる。そのため、本発明は、産業上の利用可能性は高い。 The present invention can be used for electronic devices, OA devices, and the like. Therefore, the present invention has high industrial applicability.
1,1a〜1e,1A〜1I 集積回路装置
2,REF 基準電圧源
3 制御部
4 ドライバ回路
5 出力段
9,9a 負荷
10,20 オープン検出回路
10a〜10e 電圧固定回路
12,12a 分圧回路
34 制御回路
90 回路基板
100,200,300,400,500,1100,1200,1300,1400,1500,1600,1700,1800,1900,2000 電源レギュレータ
600,1100a 電源レギュレータ装置
C,C1,Ca キャパシタ
CC 定電流源
DR ドライバ
E1 制御電圧
E2、E2a、E2b 駆動電圧
Eo1〜Eo5 出力端子
ERR 誤差増幅器
FB,FBa 帰還端子
GND,GNDa グランド端子(低電位端子)
IN,INa 入力端子
Ifb,Ifb10,Ifb20,Ifb30,Ifb40,Ifb50 ベース電流(帰還経路電流)
L,La インダクタ
N1〜N3,N1a,N2a ノード
OUT,OUTa 出力端子
P1 配線
Q1〜Q4,Q2a,Q3a,Q4a,Q10,Q11〜Q18,Q40 トランジスタ
R1〜R4,R10,R11〜R14,R20,R30,R1a,R2a,Rsh 抵抗
REF 基準電圧源
T1,T2 入力端子
Vcc 電源端子(高電位端子)
Vfb,Vfba 帰還電圧
Vin,Vina 入力電圧
Vout,Vout1,Vout1a,Vout1b,Vout1c,Vout2,Vout3,Vout4,Vout5,Vouta 出力電圧
X 断線箇所
1,1a to 1e, 1A to 1I
IN, INa input terminals Ifb, Ifb10, Ifb20, Ifb30, Ifb40, Ifb50 Base current (feedback path current)
L, La Inductors N1 to N3, N1a, N2a Nodes OUT, OUTa Output Terminals P1 Wiring Q1 to Q4, Q2a, Q3a, Q4a, Q10, Q11 to Q18, Q40 Transistors R1 to R4, R10, R11 to R14, R20, R30 , R1a, R2a, Rsh Resistance REF Reference voltage source T1, T2 Input terminal Vcc power supply terminal (high potential terminal)
Vfb, Vfba feedback voltage Vin, Vina input voltage Vout, Vout1, Vout1a, Vout1b, Vout1c, Vout2, Vout3, Vout4, Vout5, Vouta output voltage X disconnection point
Claims (12)
出力電圧を出力する出力端子と、
前記入力端子及び前記出力端子に接続されたトランジスタと、
前記出力電圧と一定の関係を有する帰還電圧を受ける帰還端子と、
前記帰還端子の前記帰還電圧と基準電圧とに基づいて前記出力電圧が一定になるように前記トランジスタの動作を制御する制御回路と、
前記帰還端子のオープン状態を検出し、前記オープン状態を検出したときに前記基準電圧を変化させることにより前記トランジスタをオフ状態に維持するオープン検出回路と、を含み、
前記オープン検出回路は、
前記帰還端子に接続されたベース、低電位端子に接続されたコレクタ、及び第1の抵抗を介して電源端子に接続されたエミッタを有するPNPトランジスタと、
前記PNPトランジスタのエミッタに接続されたゲート、前記電源端子に接続されたソース、及び第2の抵抗を介して前記低電位端子に接続されたドレインを有する第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインに接続されたゲート、前記電源端子に接続されたソース、及び第3の抵抗を介して前記低電位端子に接続されたドレインを有する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインに接続されたゲート、前記低電位端子に接続されたソース、及び前記基準電圧が供給されるドレインを有するNMOSトランジスタとを含む、電源レギュレータ。 The input terminal that receives the input voltage and
The output terminal that outputs the output voltage and
Transistors connected to the input terminal and the output terminal,
A feedback terminal that receives a feedback voltage that has a certain relationship with the output voltage,
A control circuit that controls the operation of the transistor so that the output voltage becomes constant based on the feedback voltage and the reference voltage of the feedback terminal.
Detecting the open state of the feedback terminal, seen including a an open detection circuit for maintaining the transistor in an off state by changing the reference voltage when detecting the open state,
The open detection circuit
A PNP transistor having a base connected to the feedback terminal, a collector connected to the low potential terminal, and an emitter connected to the power supply terminal via a first resistor.
A first MIMO transistor having a gate connected to the emitter of the PNP transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a second resistor.
A second Possible transistor having a gate connected to the drain of the first MIMO transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a third resistor.
A power regulator comprising a gate connected to the drain of the second NMOS transistor, a source connected to the low potential terminal, and an NMOS transistor having a drain to which the reference voltage is supplied .
前記オープン検出回路は、前記オープン状態を検出したときに前記制御回路の前記駆動電圧を所定のレベルに維持することにより前記トランジスタをオフ状態に維持する、請求項1又は2に記載の電源レギュレータ。 The control circuit outputs a drive voltage to the transistor based on the feedback voltage of the feedback terminal and the reference voltage.
The power supply regulator according to claim 1 or 2, wherein the open detection circuit maintains the transistor in an off state by maintaining the drive voltage of the control circuit at a predetermined level when the open state is detected.
前記帰還端子の前記帰還電圧と前記基準電圧に基づいて制御電圧を出力する制御部と、
前記制御電圧に基づいて駆動電圧を前記トランジスタに出力するドライバ回路とを含み、
前記オープン検出回路は、前記オープン状態を検出したときに前記制御部の制御電圧を所定のレベルに維持することにより前記トランジスタをオフ状態に維持する、請求項1〜3のいずれか一項に記載の電源レギュレータ。 The control circuit
A control unit that outputs a control voltage based on the feedback voltage of the feedback terminal and the reference voltage.
A driver circuit that outputs a drive voltage to the transistor based on the control voltage is included.
The open detection circuit according to any one of claims 1 to 3, wherein when the open state is detected, the control voltage of the control unit is maintained at a predetermined level to keep the transistor in the off state. Power regulator.
前記帰還端子の前記帰還電圧と前記基準電圧に基づいて制御電圧を出力する制御部と、
前記制御電圧に基づいて駆動電圧を前記トランジスタに出力するドライバ回路とを含み、
前記オープン検出回路は、前記オープン状態を検出したときに前記トランジスタがオフ状態を維持するように前記制御部及び前記ドライバ回路の少なくとも一方を制御する、請求項1〜3のいずれか一項に記載の電源レギュレータ。 The control circuit
A control unit that outputs a control voltage based on the feedback voltage of the feedback terminal and the reference voltage.
A driver circuit that outputs a drive voltage to the transistor based on the control voltage is included.
The open detection circuit according to any one of claims 1 to 3, wherein the open detection circuit controls at least one of the control unit and the driver circuit so that the transistor keeps the off state when the open state is detected. Power regulator.
出力電圧を出力する出力端子と、
前記入力端子及び前記出力端子に接続されたトランジスタと、
前記出力電圧と一定の関係を有する帰還電圧を受ける帰還端子と、
前記帰還端子の前記帰還電圧と基準電圧とに基づいて前記出力電圧が一定になるように前記トランジスタの動作を制御する制御回路と、
前記帰還端子のオープン状態を検出し、前記オープン状態を検出したときに前記基準電圧を変化させることにより前記トランジスタをオフ状態に維持するオープン検出回路と、を含み、
前記制御回路は、前記帰還端子の前記帰還電圧と前記基準電圧とに基づいて駆動電圧を前記トランジスタに出力し、
前記オープン検出回路は、前記オープン状態を検出したときに前記制御回路の前記駆動電圧を所定のレベルに維持することにより前記トランジスタをオフ状態に維持し、
前記オープン検出回路は、
前記帰還端子に接続されたベース、低電位端子に接続されたコレクタ、及び第1の抵抗を介して電源端子に接続されたエミッタを有するPNPトランジスタと、
前記PNPトランジスタのエミッタに接続されたゲート、前記電源端子に接続されたソース、及び第2の抵抗を介して前記低電位端子に接続されたドレインを有する第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインに接続されたゲート、前記電源端子に接続されたソース、及び第3の抵抗を介して前記低電位端子に接続されたドレインを有する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインに接続されたゲート、前記低電位端子に接続されたソース、及び前記制御回路の出力端子に接続されたドレインを有するNMOSトランジスタとを含む、電源レギュレータ回路。 The input terminal that receives the input voltage and
The output terminal that outputs the output voltage and
Transistors connected to the input terminal and the output terminal,
A feedback terminal that receives a feedback voltage that has a certain relationship with the output voltage,
A control circuit that controls the operation of the transistor so that the output voltage becomes constant based on the feedback voltage and the reference voltage of the feedback terminal.
Includes an open detection circuit that detects the open state of the feedback terminal and keeps the transistor in the off state by changing the reference voltage when the open state is detected.
The control circuit outputs a drive voltage to the transistor based on the feedback voltage of the feedback terminal and the reference voltage.
The open detection circuit keeps the transistor in the off state by keeping the drive voltage of the control circuit at a predetermined level when the open state is detected.
The open detection circuit
A PNP transistor having a base connected to the feedback terminal, a collector connected to the low potential terminal, and an emitter connected to the power supply terminal via a first resistor.
A first MIMO transistor having a gate connected to the emitter of the PNP transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a second resistor.
A second Possible transistor having a gate connected to the drain of the first MIMO transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a third resistor.
Drain connected to the gate of said first 2PMOS transistor, the source connected to the low potential terminal, and an NMOS transistor having a drain connected to the output terminal of the control circuit, power supply regulator circuit.
出力電圧を出力する出力端子と、
前記入力端子及び前記出力端子に接続されたトランジスタと、
前記出力電圧と一定の関係を有する帰還電圧を受ける帰還端子と、
前記帰還端子の前記帰還電圧と基準電圧とに基づいて前記出力電圧が一定になるように前記トランジスタの動作を制御する制御回路と、
前記帰還端子のオープン状態を検出し、前記オープン状態を検出したときに前記基準電圧を変化させることにより前記トランジスタをオフ状態に維持するオープン検出回路と、を含み、
前記制御回路は、
前記帰還端子の前記帰還電圧と前記基準電圧に基づいて制御電圧を出力する制御部と、
前記制御電圧に基づいて駆動電圧を前記トランジスタに出力するドライバ回路とを含み、
前記オープン検出回路は、前記オープン状態を検出したときに前記制御部の制御電圧を所定のレベルに維持することにより前記トランジスタをオフ状態に維持し、
前記オープン検出回路は、
前記帰還端子に接続されたベース、低電位端子に接続されたコレクタ、及び第1の抵抗を介して電源端子に接続されたエミッタを有するPNPトランジスタと、
前記PNPトランジスタのエミッタに接続されたゲート、前記電源端子に接続されたソース、及び第2の抵抗を介して前記低電位端子に接続されたドレインを有する第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインに接続されたゲート、前記電源端子に接続されたソース、及び第3の抵抗を介して前記低電位端子に接続されたドレインを有する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインに接続されたゲート、前記低電位端子に接続されたソース、及び前記制御部の前記制御電圧を出力する端子に接続されたドレインを有するNMOSトランジスタとを含む、電源レギュレータ回路。 The input terminal that receives the input voltage and
The output terminal that outputs the output voltage and
Transistors connected to the input terminal and the output terminal,
A feedback terminal that receives a feedback voltage that has a certain relationship with the output voltage,
A control circuit that controls the operation of the transistor so that the output voltage becomes constant based on the feedback voltage and the reference voltage of the feedback terminal.
Includes an open detection circuit that detects the open state of the feedback terminal and keeps the transistor in the off state by changing the reference voltage when the open state is detected.
The control circuit
A control unit that outputs a control voltage based on the feedback voltage of the feedback terminal and the reference voltage.
A driver circuit that outputs a drive voltage to the transistor based on the control voltage is included.
The open detection circuit keeps the transistor in the off state by maintaining the control voltage of the control unit at a predetermined level when the open state is detected.
The open detection circuit
A PNP transistor having a base connected to the feedback terminal, a collector connected to the low potential terminal, and an emitter connected to the power supply terminal via a first resistor.
A first MIMO transistor having a gate connected to the emitter of the PNP transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a second resistor.
A second Possible transistor having a gate connected to the drain of the first MIMO transistor, a source connected to the power supply terminal, and a drain connected to the low potential terminal via a third resistor.
The drain connected to the gate of the second 2PMOS transistor, the source connected to the low potential terminal, and an NMOS transistor having a drain connected to the terminal for outputting the control voltage of the control unit, the power supply regulator circuit ..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/363,164 US10203708B2 (en) | 2015-11-30 | 2016-11-29 | Power regulator to control output voltage using feedback |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015233214 | 2015-11-30 | ||
JP2015233213 | 2015-11-30 | ||
JP2015233213 | 2015-11-30 | ||
JP2015233214 | 2015-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017107551A JP2017107551A (en) | 2017-06-15 |
JP6791722B2 true JP6791722B2 (en) | 2020-11-25 |
Family
ID=59059725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016217210A Active JP6791722B2 (en) | 2015-11-30 | 2016-11-07 | Power regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6791722B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7058326B2 (en) * | 2018-06-22 | 2022-04-21 | ローム株式会社 | Switching power supply, semiconductor integrated circuit device, differential input circuit |
US10826397B2 (en) | 2018-09-03 | 2020-11-03 | Rohm Co., Ltd. | Switching power supply operable in an intermittent driving mode |
KR102163760B1 (en) * | 2018-09-04 | 2020-10-08 | 현대오트론 주식회사 | Voltage regulator and open load diagnosis method thereof |
US11929605B2 (en) * | 2019-11-14 | 2024-03-12 | Mitsubishi Electric Corporation | Semiconductor device |
JP7360317B2 (en) * | 2019-12-18 | 2023-10-12 | ローム株式会社 | Semiconductor integrated circuit device |
DE112021007598T5 (en) * | 2021-04-26 | 2024-02-22 | Mitsubishi Electric Corporation | Semiconductor device |
WO2023228496A1 (en) * | 2022-05-27 | 2023-11-30 | ローム株式会社 | Power supply semiconductor device and boosting converter |
WO2023248630A1 (en) * | 2022-06-20 | 2023-12-28 | ローム株式会社 | Output feedback circuit, linear electric power source |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0662564A (en) * | 1991-04-05 | 1994-03-04 | Mitsubishi Electric Corp | Chopper mode switching regulator |
JP4023286B2 (en) * | 2002-10-24 | 2007-12-19 | 株式会社デンソー | Multi-output power supply device and on-vehicle electronic control device |
JP2005117784A (en) * | 2003-10-08 | 2005-04-28 | Rohm Co Ltd | Switching power supply apparatus |
JP6004836B2 (en) * | 2012-08-22 | 2016-10-12 | ルネサスエレクトロニクス株式会社 | Power supply device, semiconductor device, and wireless communication device |
-
2016
- 2016-11-07 JP JP2016217210A patent/JP6791722B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017107551A (en) | 2017-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6791722B2 (en) | Power regulator | |
US10203708B2 (en) | Power regulator to control output voltage using feedback | |
US7659706B2 (en) | Current detector circuit and current-mode DC-DC converter using same | |
US9425689B2 (en) | Load regulation compensation module and switching converter comprising the same | |
US10008932B2 (en) | Synchronous rectification DC/DC converter | |
US8575903B2 (en) | Voltage regulator that can operate with or without an external power transistor | |
US7777468B2 (en) | Semiconductor apparatus | |
US20180138898A1 (en) | Low output impedance, high speed and high voltage generator for use in driving a capacitive load | |
JP2009020641A (en) | Output circuit | |
US10044263B2 (en) | Using PMOS power switch in a combination switching and linear regulator | |
US10534390B2 (en) | Series regulator including parallel transistors | |
US7430133B1 (en) | Apparatus and method for switch connected as a diode in a charge pump | |
US9310824B2 (en) | Static offset reduction in a current conveyor | |
US20150194888A1 (en) | Power source circuit | |
US10303193B2 (en) | Voltage regulator circuit, corresponding device, apparatus and method | |
US20150270774A1 (en) | Power supply circuit | |
JP2014128038A (en) | Power supply device | |
JP2013206381A (en) | Overcurrent protection circuit, and power supply device | |
US20140241017A1 (en) | Input circuit and power supply circuit | |
US8102200B2 (en) | Current control circuit | |
US8013582B2 (en) | Voltage control circuit | |
US20120187931A1 (en) | Power Supply Control Circuit and Power Supply Circuit | |
US9692304B1 (en) | Integrated power stage device with offset monitor current for sensing a switch node output current | |
JP2012027811A (en) | Semiconductor integrated circuit with voltage regulator | |
JP7340477B2 (en) | Semiconductor equipment and power system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6791722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |