JP6790854B2 - 処理装置 - Google Patents
処理装置 Download PDFInfo
- Publication number
- JP6790854B2 JP6790854B2 JP2017005769A JP2017005769A JP6790854B2 JP 6790854 B2 JP6790854 B2 JP 6790854B2 JP 2017005769 A JP2017005769 A JP 2017005769A JP 2017005769 A JP2017005769 A JP 2017005769A JP 6790854 B2 JP6790854 B2 JP 6790854B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- processing
- cores
- virtual
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 230000001771 impaired effect Effects 0.000 description 5
- 230000010365 information processing Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
Description
<構成>
まず、図1及び図2を参照して、本実施形態に係る電子制御装置(以下、ECU)70の構成について説明する。ECU70は、演算装置60を主体として構成されている。演算装置60は、メモリ50と、4個の物理コア1〜4と、を備える。メモリ50と物理コア1〜4は、図示しない単一のバスに接続されており、物理コア1〜4は、メモリ50を共有している。物理コア1〜4は、互いに同等の性能を有するコアである。
次に、ECU70の動作について、図3のタイムチャートを参照して説明する。仮想化制御周期Tは、5個の期間t1〜t5から構成されており、期間t1〜t5のそれぞれは分割時間に対応している。期間t1において、物理コア2は、分割時間a1に対応する仮想コアaの処理を実行し、物理コア3は、分割時間c1に対応する仮想コアcの処理を実行し、物理コア4は、分割時間A1に対応する仮想コアAの処理を実行する。続いて、期間t2において、物理コア2は、分割時間a2に対応する仮想コアaの処理を実行し、物理コア3は、分割時間c2に対応する仮想コアcの処理を実行し、物理コア4は、分割時間A2に対応する仮想コアAの処理を実行する。
以上説明した第1実施形態によれば、以下の効果が得られる。
(1)仮想コアa〜c上のOS51の動作時間、及び仮想コアA,B上のOS52の動作時間から分割時間が生成され、生成された分割時間が物理コア2〜4に均等に割り当てられる。その際、仮想化制御周期Tにおける物理コア2〜4の全体で、OS51とOS52の動作時間の比率が、アプリ511とアプリ521の負荷比率となるように、分割時間が割り当てられる。よって、OS間の隔絶性及びOSの移植性を保持したまま、OS51,52の動作時間をアプリ511,521の負荷比率に応じた時間にして、OS間の負荷分散を実現することができる。また、事前にOS51,52の負荷比率に応じてOS51,52の動作時間を定義するため、動的にOS51,52の負荷を検知する必要がなく、その分のオーバーヘッドの発生を抑制することができる。
以上、本発明を実施するための形態について説明したが、本発明は上述の実施形態に限定されることなく、種々変形して実施することができる。
(b)上記実施形態では、処理装置として車載装置であるECU70を想定しているが、処理装置は車載装置に限らず、どのような処理装置でもよい。
Claims (3)
- 複数の物理コア(2〜4)を備えて複数のOS(51,52)を実行する処理装置(70)であって、
前記複数のOSは、それぞれ、互いに異なる少なくとも1つの仮想コア(a〜c,A,B)が割当てられて仮想化されており、
前記複数のOSのそれぞれにおいて、前記複数のOSのそれぞれに割り当てられた前記少なくとも1つの仮想コアが実行するアプリケーション(511,521)は、前記アプリケーション間の負荷の比率が予め決まっており、
前記仮想コアのそれぞれの処理時間を、前記複数のOSのそれぞれで各アプリケーションを実行する前記仮想コアの数と、前記物理コアの数と、前記負荷の比率と、から算出される分割数の分割時間に分割するように構成された分割部と、
前記分割時間を前記複数の物理コアに均等に割り当て、且つ、所定期間における前記複数の物理コア全体において、前記OSのそれぞれに対応する前記分割時間の前記OSごとの総和を総和時間として、前記総和時間間の比率を前記負荷の比率とするように構成された割当部と、
前記複数の物理コアのそれぞれにおいて、前記割当部により割り当てられた前記分割時間ごとに、対応する前記仮想コアの処理を実行するように構成された制御部(21,31,41)と、を備える、処理装置。 - 前記割当部は、前記仮想コアのそれぞれにおける処理の順序が、前記物理コアによる前記仮想コアの処理の実行時に維持されるように、前記分割時間を前記複数の物理コアに割り当てるように構成されている、請求項1に記載の処理装置。
- 前記複数のOSは、第1のアプリケーションを実行する第1のOSと、第2のアプリケーションを実行する第2のOSと、を含み、
前記仮想コアは、前記第1のアプリケーションを実行する少なくとも1つの第1の仮想コアと、前記第2のアプリケーションを実行する少なくとも1つの第2の仮想コアと、を含み、
前記少なくとも1つの第1の仮想コアの数をK1、前記少なくとも1つの第2の仮想コアの数をK2、前記第1のアプリケーションと前記第2のアプリケーションの負荷の比率をR1:R2、前記少なくとも1つの第1の仮想コアのそれぞれの処理時間から生成される第1の分割時間の分割数をM1、前記少なくとも1つの第2の仮想コアのそれぞれの処理時間から生成される第2の分割時間の分割数をM2、前記物理コアの数をL、自然数をN1,N2とした場合、前記第1の分割時間の分割数と前記第2の分割時間の分割数は、(i)K1×M1:K2×M2=R1:R2、(ii)M1=(L/K1)×N1、(iii)M2=(L/K2)×N2からなる3つの式を満たすように算出される、
請求項1又は2に記載の処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005769A JP6790854B2 (ja) | 2017-01-17 | 2017-01-17 | 処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005769A JP6790854B2 (ja) | 2017-01-17 | 2017-01-17 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018116389A JP2018116389A (ja) | 2018-07-26 |
JP6790854B2 true JP6790854B2 (ja) | 2020-11-25 |
Family
ID=62984189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017005769A Active JP6790854B2 (ja) | 2017-01-17 | 2017-01-17 | 処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6790854B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220261262A1 (en) * | 2019-05-10 | 2022-08-18 | Hitachi Astemo, Ltd. | Hypervisor and control device |
CN112887401B (zh) * | 2021-01-25 | 2021-09-17 | 宁波均联智行科技股份有限公司 | 一种基于多个操作系统的网络访问方法及车机系统 |
-
2017
- 2017-01-17 JP JP2017005769A patent/JP6790854B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018116389A (ja) | 2018-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wu et al. | Hierarchical dag scheduling for hybrid distributed systems | |
US9503093B2 (en) | Virtualization of programmable integrated circuits | |
JP5894496B2 (ja) | 半導体装置 | |
WO2015154686A1 (en) | Scheduling method and apparatus for distributed computing system | |
KR20110075295A (ko) | 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치 | |
JP6753999B2 (ja) | 分散データベースシステム及び分散データベースシステムのリソース管理方法 | |
JP2008186136A (ja) | 計算機システム | |
JP6790854B2 (ja) | 処理装置 | |
US8352702B2 (en) | Data processing system memory allocation | |
JP7385989B2 (ja) | 演算制御装置 | |
US20180239646A1 (en) | Information processing device, information processing system, task processing method, and storage medium for storing program | |
US20170286168A1 (en) | Balancing thread groups | |
JP2019057162A5 (ja) | ||
JP6239400B2 (ja) | 制御装置 | |
JP4409568B2 (ja) | 帯域制御プログラム及びマルチプロセッサシステム | |
CN111143058A (zh) | 一种基于后备列表的内存管理方法 | |
JP2020173622A (ja) | 並列タスクスケジューリング方法 | |
US11182183B2 (en) | Workload placement using conflict cost | |
CN109324869B (zh) | 在数据中心中的虚拟网络功能分配 | |
KR20120086999A (ko) | 멀티 코어 시스템 및 멀티 코어 시스템에서의 데이터 병렬 처리 방법 | |
JP2016017472A (ja) | 内燃機関の制御装置 | |
JP6445876B2 (ja) | リソース割当装置、リソース割当システム、および、リソース割当方法 | |
WO2019009114A1 (ja) | 車両制御装置、及び、車両制御模擬装置 | |
CN118012604A (zh) | Cpu资源共享方法、装置、可读存储介质及计算设备 | |
WO2019188181A1 (ja) | スケジューリング方法、スケジューリング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201019 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6790854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |