JP6787849B2 - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- JP6787849B2 JP6787849B2 JP2017148118A JP2017148118A JP6787849B2 JP 6787849 B2 JP6787849 B2 JP 6787849B2 JP 2017148118 A JP2017148118 A JP 2017148118A JP 2017148118 A JP2017148118 A JP 2017148118A JP 6787849 B2 JP6787849 B2 JP 6787849B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- period
- control unit
- thin film
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 claims description 86
- 230000000694 effects Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 2
- 229910019015 Mg-Ag Inorganic materials 0.000 description 2
- 229910019086 Mg-Cu Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XIRPMPKSZHNMST-UHFFFAOYSA-N 1-ethenyl-2-phenylbenzene Chemical group C=CC1=CC=CC=C1C1=CC=CC=C1 XIRPMPKSZHNMST-UHFFFAOYSA-N 0.000 description 1
- MVWPVABZQQJTPL-UHFFFAOYSA-N 2,3-diphenylcyclohexa-2,5-diene-1,4-dione Chemical class O=C1C=CC(=O)C(C=2C=CC=CC=2)=C1C1=CC=CC=C1 MVWPVABZQQJTPL-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- YNPNZTXNASCQKK-UHFFFAOYSA-N Phenanthrene Natural products C1=CC=C2C3=CC=CC=C3C=CC2=C1 YNPNZTXNASCQKK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- XGQBAQHNKOWRLL-UHFFFAOYSA-N [Eu].C(C1=CC=CC=C1)(=O)C(C(C1=CC=CC=C1)=O)C1=C(C(=NC2=C3N=CC=CC3=CC=C12)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O Chemical compound [Eu].C(C1=CC=CC=C1)(=O)C(C(C1=CC=CC=C1)=O)C1=C(C(=NC2=C3N=CC=CC3=CC=C12)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O XGQBAQHNKOWRLL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000004984 aromatic diamines Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 125000000609 carbazolyl group Chemical class C1(=CC=CC=2C3=CC=CC=C3NC12)* 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011365 complex material Substances 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229920001109 fluorescent polymer Polymers 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000004866 oxadiazoles Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- FVDOBFPYBSDRKH-UHFFFAOYSA-N perylene-3,4,9,10-tetracarboxylic acid Chemical class C=12C3=CC=C(C(O)=O)C2=C(C(O)=O)C=CC=1C1=CC=C(C(O)=O)C2=C1C3=CC=C2C(=O)O FVDOBFPYBSDRKH-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- -1 poly (p-phenylene vinylene) Polymers 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 125000006617 triphenylamine group Chemical group 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Description
本発明は、有機ＬＥＤ（Organic Light Emitting diode：ＯＬＥＤ)素子等の発光ダイオード素子を備えた発光装置に関するものである。 The present invention relates to a light emitting device including a light emitting diode element such as an organic LED (Organic Light Emitting diode) element.
従来の発光装置の１例を図５に示す。図５（ａ）は発光装置の全体の平面図、（ｂ）は（ａ）のＡ部及びＩＣ，ＬＳＩ等から成る駆動素子３４を拡大して示す回路図である。この発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）に適用されるものであり、ガラス基板等から成る長板状の基板３１の一面に、複数の発光ダイオード素子３３の発光（点灯）をそれぞれ駆動する複数の駆動回路ブロック３２と、基板３１の長手方向に沿って２列（２行または２段）に並べられて配置された複数の発光ダイオード素子３３と、駆動回路ブロック３２を構成する配線及び駆動回路ブロック３２と発光ダイオード素子３３を接続する配線とが、ＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によって形成されている。複数の駆動回路ブロック３２は、複数の発光ダイオード素子３３の列に沿って列状に並べられており、例えば１つの駆動回路ブロック３２が４００個の発光ダイオード素子３３を駆動するものであり、その駆動回路ブロック３２が２０個並べられている。従って、発光ダイオード素子３３は合計で８０００個ある。また、基板３１の一面の一端部には駆動回路ブロック３２及び発光ダイオード素子３３を駆動し発光ダイオード素子３３の発光を制御する駆動素子３４が、チップオングラス（Chip On Glass：ＣＯＧ）方式等の実装方法によって、設置されている。また、基板３１の一面における駆動素子３４設置部の近傍の縁部に、フレキシブル回路基板（Flexible Printed Circuit：ＦＰＣ）３５が設置されている。このＦＰＣ３５は、駆動素子３４との間で駆動信号、制御信号等を入出力する。なお、図５において、符号３７で示す部位は、駆動素子３４と駆動回路ブロック３２を接続するデータ配線等の配線である。 An example of a conventional light emitting device is shown in FIG. FIG. 5A is a plan view of the entire light emitting device, and FIG. 5B is a circuit diagram showing an enlarged drive element 34 including the part A of FIG. 5A and an IC, LSI, or the like. This light emitting device is applied to an organic LED printer head (OLEDPH), and drives light emission (lighting) of a plurality of light emitting diode elements 33 on one surface of a long plate-shaped substrate 31 made of a glass substrate or the like. A plurality of drive circuit blocks 32, a plurality of light emitting diode elements 33 arranged in two columns (two rows or two stages) along the longitudinal direction of the substrate 31, and wiring and drive constituting the drive circuit block 32. The wiring connecting the circuit block 32 and the light emitting diode element 33 is formed by a thin film forming method such as a CVD (Chemical Vapor Deposition) method. The plurality of drive circuit blocks 32 are arranged in a row along the rows of the plurality of light emitting diode elements 33. For example, one drive circuit block 32 drives 400 light emitting diode elements 33. Twenty drive circuit blocks 32 are arranged side by side. Therefore, there are a total of 8000 light emitting diode elements 33. Further, at one end of one surface of the substrate 31, a drive element 34 that drives a drive circuit block 32 and a light emitting diode element 33 and controls light emission of the light emitting diode element 33 is provided by a chip on glass (COG) method or the like. It is installed depending on the mounting method. Further, a flexible printed circuit board (FPC) 35 is installed on one surface of the substrate 31 near the edge of the drive element 34 installation portion. The FPC 35 inputs / outputs a drive signal, a control signal, and the like to and from the drive element 34. In FIG. 5, the portion indicated by reference numeral 37 is wiring such as data wiring that connects the drive element 34 and the drive circuit block 32.
図５（ｂ）に示すように、２列を成す２個の発光ダイオード素子３３ａ，３３ｂに対して１組の駆動回路が形成されており、１組の駆動回路は、シフトレジスタ４０、論理和否定（ＮＯＲ）回路４１、インバータ４２、ＣＭＯＳトランスファゲート素子４３ａ，４３ｂ、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）４４ａ，４４ｂを有している。ＴＦＴ４４ａ，４４ｂの各ドレイン電極に有機ＬＥＤ素子等から成る発光ダイオード素子３３ａ，３３ｂがそれぞれ接続されている。また、ＴＦＴ４４ａ，４４ｂのそれぞれは、ゲート電極とソース電極との間の接続線上に容量素子４５ａ，４５ｂが接続されている。 As shown in FIG. 5B, a set of drive circuits is formed for the two light emitting diode elements 33a and 33b forming two rows, and the set of drive circuits includes a shift register 40 and a logical sum. It has a negative (NOR) circuit 41, an inverter 42, CMOS transfer elements 43a and 43b, and a thin film transistor (TFT) 44a and 44b. Light emitting diode elements 33a and 33b made of an organic LED element or the like are connected to the drain electrodes of the TFTs 44a and 44b, respectively. Further, in each of the TFTs 44a and 44b, the capacitive elements 45a and 45b are connected on the connecting line between the gate electrode and the source electrode.
１組の駆動回路は、以下のように順次動作する。シフトレジスタ４０は、クロック端子（ＣＬＫ）にハイ（「１」）のクロック信号（ＣＬＫ）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。次に、ＮＯＲ回路４１は、反転出力端子（ＸＱ）からローの信号が入力されるとともに反転イネーブル信号（ＸＥＮＢ）であるローの信号が入力されて、ハイの信号を出力する。次に、インバータ４２はローの信号を出力する。次に、ＣＭＯＳトランスファゲート素子４３ａは、ｎ型ＭＯＳトランジスタのゲート電極にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１１）を出力する。次に、データ信号（ＤＡＴＡ１１）がＴＦＴ４４ａのゲート電極に入力されてＴＦＴ４４ａがオン状態となり、データ信号（ＤＡＴＡ１１）に応じた電源電圧（ＶＤＤ）による電源電流が発光ダイオード素子３３ａに供給される。同時に、ＣＭＯＳトランスファゲート素子４３ｂは、ｎ型ＭＯＳトランジスタのゲート電極部にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極部にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１２）を出力する。次に、データ信号（ＤＡＴＡ１２）がＴＦＴ４４ｂのゲート電極に入力されてＴＦＴ４４ｂがオン状態となり、データ信号（ＤＡＴＡ１２）に応じた電源電圧（ＶＤＤ）による電源電流が発光ダイオード素子３３ｂに供給される。以上の一連の動作が、次段の駆動回路によって順次実行されていき、すべての発光ダイオード素子３３が順次発光していく。 One set of drive circuits operates sequentially as follows. The shift register 40 is an output terminal when a high (“1”) clock signal (CLK) is input to the clock terminal (CLK) and a high synchronization signal (Vsync) is input to the input terminal (in). A high (H: “1”) signal is output from (Q), and a low (L: “0”) signal is output from the inverting output terminal (XQ). Next, the NOR circuit 41 outputs a high signal by inputting a low signal from the inverting output terminal (XQ) and inputting a low signal which is an inverting enable signal (XENB). Next, the inverter 42 outputs a low signal. Next, the CMOS transfer gate element 43a is turned on by inputting a high signal from the NOR circuit 41 to the gate electrode of the n-type MOS transistor and inputting a low signal from the inverter 42 to the gate electrode of the p-type MOS transistor. It becomes a state and outputs a data signal (DATA11). Next, the data signal (DATA11) is input to the gate electrode of the TFT44a, the TFT44a is turned on, and the power supply current by the power supply voltage (VDD) corresponding to the data signal (DATA11) is supplied to the light emitting diode element 33a. At the same time, in the CMOS transfer gate element 43b, a high signal from the NOR circuit 41 is input to the gate electrode portion of the n-type MOS transistor, and a low signal is input from the inverter 42 to the gate electrode portion of the p-type MOS transistor. It is turned on and outputs a data signal (DATA12). Next, the data signal (DATA12) is input to the gate electrode of the TFT44b, the TFT44b is turned on, and the power supply current by the power supply voltage (VDD) corresponding to the data signal (DATA12) is supplied to the light emitting diode element 33b. The above series of operations are sequentially executed by the drive circuit of the next stage, and all the light emitting diode elements 33 sequentially emit light.
また図６は、他の従来例を示す図であり、基板３１の長手方向に沿って４列（４行または４段）に並べられて配置された複数の発光ダイオード素子３３を有する構成を示す。この場合、上側２列の発光ダイオード素子３３群に電源電流を供給する上側の駆動回路ブロック３２群と、下側２列の発光ダイオード素子３３群に電源電流を供給する下側の駆動回路ブロック３２群と、を有している。 Further, FIG. 6 is a diagram showing another conventional example, and shows a configuration having a plurality of light emitting diode elements 33 arranged in four columns (4 rows or 4 stages) along the longitudinal direction of the substrate 31. .. In this case, the upper drive circuit block 32 group that supplies the power supply current to the light emitting diode element 33 group in the upper two rows and the lower drive circuit block 32 that supplies the power supply current to the light emitting diode element 33 group in the lower two rows. Has a group and.
また、図５、図６に示すように、基板３１の発光ダイオード素子搭載面の周縁部と、封止基板３６の基板３１に対向する面の周縁部とが、シール部材３８によって接着され封止されている。そして、シール部材３８の内側の空間には、アクリル樹脂等から成る絶縁層（図８の絶縁層５９に相当する）が、駆動回路ブロック３２、発光ダイオード素子３３、配線３７等のほとんどを覆うように配置されている。 Further, as shown in FIGS. 5 and 6, the peripheral edge of the light emitting diode element mounting surface of the substrate 31 and the peripheral edge of the surface of the sealing substrate 36 facing the substrate 31 are adhered and sealed by the sealing member 38. Has been done. Then, in the space inside the seal member 38, an insulating layer made of acrylic resin or the like (corresponding to the insulating layer 59 in FIG. 8) covers most of the drive circuit block 32, the light emitting diode element 33, the wiring 37, and the like. Is located in.
図７は、図６のＢ部を拡大して示す部分拡大平面図、図８は、図７のＣ１−Ｃ２線における断面図である。これらの図に示すように、発光装置は、ガラス基板等の透光性を有する基板５１上に形成されたＴＦＴ６２と、ＴＦＴ６２上にアクリル樹脂、窒化シリコン（ＳｉＮx）等から成る絶縁層５７を挟んで積層された有機発光体部７１、及び有機発光体部７１とＴＦＴ６２のドレイン電極５６ｂとを導電接続するコンタクトホール７２を含んでいる。有機発光体部７１は、ＴＦＴ６２の側からコンタクトホール７２に電気的に接続された第１電極層５８、有機発光層６０、第２電極層６１が積層されており、絶縁層５７及び第１電極層５８上に有機発光層６０を囲むようにアクリル樹脂等から成る他の絶縁層５９が形成されている。 FIG. 7 is a partially enlarged plan view showing an enlarged portion B of FIG. 6, and FIG. 8 is a cross-sectional view taken along the line C1-C2 of FIG. As shown in these figures, the light emitting device has a TFT 62 formed on a translucent substrate 51 such as a glass substrate, and an insulating layer 57 made of an acrylic resin, silicon nitride (SiN x ) or the like on the TFT 62. It includes an organic light emitting body portion 71 that is sandwiched and laminated, and a contact hole 72 that electrically connects the organic light emitting body portion 71 and the drain electrode 56b of the TFT 62. The organic light emitting body portion 71 is formed by stacking a first electrode layer 58, an organic light emitting layer 60, and a second electrode layer 61 electrically connected to the contact hole 72 from the side of the TFT 62, and the insulating layer 57 and the first electrode. Another insulating layer 59 made of acrylic resin or the like is formed on the layer 58 so as to surround the organic light emitting layer 60.
また、図６、図７において、符号３３Ｌで示す部位は第１電極層５８及び第２電極層６１によって有機発光層６０に直接的に電界が印加されて発光する発光部である。発光ダイオード素子３３は、平面視で、発光部３３Ｌ、その周囲の第１電極層５８及び有機発光層６０を含む部位である。また、第１電極層５８が陽極であってインジウム錫酸化物（Indium Tin Oxide ：ＩＴＯ）等の透明電極から成り、第２電極層６１が陰極であってＡｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る場合、有機発光層６０で発光した光は基板５１側から出射される。即ち、発光方向（図８の白抜き矢印で示す方向）が下方（底部方向）であるボトムエミッション型の発光装置となる。一方、第１電極層５８が陰極であって上記の遮光性、光反射性を有する金属またはそれらの合金から成り、第２電極層６１が陽極であって透明電極から成る場合、発光方向が上方（頂部方向）であるトップエミッション型の発光装置となる。 Further, in FIGS. 6 and 7, the portion indicated by reference numeral 33L is a light emitting portion in which an electric field is directly applied to the organic light emitting layer 60 by the first electrode layer 58 and the second electrode layer 61 to emit light. The light emitting diode element 33 is a portion including a light emitting portion 33L, a first electrode layer 58 around the light emitting portion 33L, and an organic light emitting layer 60 in a plan view. Further, the first electrode layer 58 is an anode and is composed of a transparent electrode such as Indium Tin Oxide (ITO), and the second electrode layer 61 is a cathode and is an Al, Al-Li alloy, Mg-Ag. Metals having a low work function of about 4.0 V or less, such as alloys (containing about 5 to 10% by weight of Ag), Mg-Cu alloys (containing about 5 to 10% by weight of Cu), and having light-shielding and light-reflecting properties. When made of an alloy, the light emitted from the organic light emitting layer 60 is emitted from the substrate 51 side. That is, the bottom emission type light emitting device has a light emitting direction (the direction indicated by the white arrow in FIG. 8) downward (bottom direction). On the other hand, when the first electrode layer 58 is a cathode and is made of the above-mentioned light-shielding and light-reflecting metals or alloys thereof, and the second electrode layer 61 is an anode and is made of a transparent electrode, the light emitting direction is upward. It is a top emission type light emitting device (toward the top).
ＴＦＴ６２は、基板５１側から、ゲート電極５２、ゲート絶縁膜５３、チャネル部としてのポリシリコン膜５４及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域５４ａから成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜５５、ソース電極５６ａ及びドレイン電極５６ｂが、順次積層された構成を有している。なお、図６において、符号５６ａＬで示す部位はソース電極５６ａにソース信号（電源電流）を伝達するソース信号線（電源配線）であり、符号５２Ｌで示す部位はゲート電極５２にゲート信号を伝達するゲート信号線である。各ゲート信号線５２Ｌに入力するゲート信号の電圧を制御することにより、各有機発光層６０の発光強度を制御することができる。すなわち、ソース信号線５６ａＬは電源配線として機能する。 From the substrate 51 side, the TFT 62 is a semiconductor film composed of a gate electrode 52, a gate insulating film 53, a polysilicon film 54 as a channel portion, and a high-concentration impurity region 54a in which polysilicon contains impurities at a higher concentration than the channel portion. , Silicon nitride (SiN x ), silicon oxide (SiO 2 ) and the like, an insulating film 55, a source electrode 56a and a drain electrode 56b are sequentially laminated. In FIG. 6, the portion indicated by reference numeral 56aL is the source signal line (power supply wiring) that transmits the source signal (power supply current) to the source electrode 56a, and the portion indicated by reference numeral 52L transmits the gate signal to the gate electrode 52. It is a gate signal line. By controlling the voltage of the gate signal input to each gate signal line 52L, the emission intensity of each organic light emitting layer 60 can be controlled. That is, the source signal line 56aL functions as a power supply wiring.
また、図９は図５（ｂ）のＤ部を拡大して示す回路図であり、発光ダイオード素子３３ａと、そのカソード側（正電圧側）に配置された駆動用のＴＦＴ４４ａと、を示す。図９（ａ）に示すように、ＴＦＴ４４ａは、ゲート電極に駆動素子３４からゲート電圧（ＤＡＴＡ１２）Ｖｇが入力されており、ゲート電圧Ｖｇの電圧値によって発光ダイオード素子３３ａに印加される駆動電圧Ｖｓおよび駆動電流Ｉｄが制御される。なお、ゲート電圧Ｖｇは、駆動素子３４に含まれるＤＡＣ（Digital to Analog Convertor）回路部から供給される。 Further, FIG. 9 is a circuit diagram showing an enlarged portion D of FIG. 5B, showing a light emitting diode element 33a and a driving TFT 44a arranged on the cathode side (positive voltage side) thereof. As shown in FIG. 9A, in the TFT 44a, the gate voltage (DATA12) Vg is input from the drive element 34 to the gate electrode, and the drive voltage Vs applied to the light emitting diode element 33a by the voltage value of the gate voltage Vg. And the drive current Id is controlled. The gate voltage Vg is supplied from a DAC (Digital to Analog Convertor) circuit unit included in the drive element 34.
図９（ｂ）に示すように、発光ダイオード素子３３ａを発光させないオフ期間において、ゲート電圧Ｖｇはゲートオフ電圧Ｖｇｏｆｆであり、Ｖｇｏｆｆはアノード電圧Ｖａ（ＶＤＤ）に等しく一定であり、例えば１４Ｖである。発光ダイオード素子３３ａを発光させるオン期間において、ゲート電圧Ｖｇは、ゲート電圧オフゾーンＶｇｏｆｆｚ（１４Ｖ〜１２Ｖ）およびゲート電圧オンゾーンＶｇｏｎｚ（１２Ｖ〜８Ｖ）において電圧値が制御される。 As shown in FIG. 9B, the gate voltage Vg is the gate-off voltage Vgoff and the Vgoff is equal to and constant with the anode voltage Va (VDD), for example, 14V during the off period when the light emitting diode element 33a is not made to emit light. During the on-period in which the light emitting diode element 33a emits light, the gate voltage Vg is controlled in voltage values in the gate voltage off-zone Vgoffz (14V to 12V) and the gate voltage on-zone Vgonz (12V to 8V).
図９（ｃ）に示すように、オフ期間において、駆動電圧Ｖｓは駆動オフ電圧Ｖｓｏｆｆであり、カソード電圧Ｖｃ（ＶＳＳ）に等しく一定であり、０Ｖである。オン期間において、駆動電圧Ｖｓは、駆動電圧オフゾーンＶｓｏｆｆｚ（０Ｖ〜２Ｖ）および駆動電圧オンゾーンＶｓｏｎｚ（２Ｖ〜６Ｖ）において電圧値が制御される。 As shown in FIG. 9C, during the off period, the drive voltage Vs is the drive off voltage Vsoff, which is equal to and constant with the cathode voltage Vc (VSS) and is 0 V. During the on period, the drive voltage Vs is controlled in voltage values in the drive voltage off-zone Vsoffz (0V to 2V) and the drive voltage on-zone Vsonz (2V to 6V).
また他の従来例として、１ラインに配列される複数の発光ダイオード素子と、電源側の給電点に接続される薄膜配線で形成した第１の電源線と、接地側の給電点に接続される薄膜配線で形成した第２の電源線とを備え、各発光ダイオード素子を第１の電源線および第２の電源線間に接続するラインヘッドであって、第１の電源線と第２の電源線間に、電源線の電圧変動抑制手段（コンデンサ）を接続したラインヘッドが提案されている（例えば、特許文献１を参照）。 Further, as another conventional example, it is connected to a plurality of light emitting diode elements arranged in one line, a first power supply line formed of thin film wiring connected to a power supply point on the power supply side, and a power supply point on the ground side. A line head having a second power supply line formed of thin-film wiring and connecting each light emitting diode element between the first power supply line and the second power supply line, the first power supply line and the second power supply. A line head in which a power supply line voltage fluctuation suppressing means (condenser) is connected between the lines has been proposed (see, for example, Patent Document 1).
しかしながら、図５〜図９に示す上記従来の発光装置においては、以下の問題点があった。図９（ｃ）に示すように、発光装置がオフ期間からオン期間に切り替わった直後に、駆動電圧Ｖｓが駆動電圧オンゾーンＶｓｏｎｚ（４Ｖ〜６Ｖ）を超えた電圧値となるオーバーシュートが、２００μｓｅｃ（マイクロ秒）程度の期間発生していた。このオーバーシュートの期間には、駆動電流Ｉｄの最大値よりも大きい過電流が発光ダイオード素子３３ａに流れるために、発光装置を用いて感光ドラム等の感光部材を露光し印刷して得られた画像、印字に周期的な印刷ムラ、印字ムラが発生するという問題点があった。特許文献１に開示された電圧変動抑制手段はコンデンサであり、経時的にオーバーシュートの絶対値が大きくなったり、期間が長くなるという変動に対して対応することが非常に難しいという問題点があった。 However, the conventional light emitting device shown in FIGS. 5 to 9 has the following problems. As shown in FIG. 9C, an overshoot in which the drive voltage Vs exceeds the drive voltage on-zone Vsonz (4V to 6V) immediately after the light emitting device is switched from the off period to the on period is 200 μsec ( It occurred for a period of about microseconds). During this overshoot period, an overcurrent larger than the maximum value of the drive current Id flows through the light emitting diode element 33a, so that an image obtained by exposing and printing a photosensitive member such as a photosensitive drum using a light emitting device is obtained. , There is a problem that periodic printing unevenness and printing unevenness occur in printing. The voltage fluctuation suppressing means disclosed in Patent Document 1 is a capacitor, and has a problem that it is very difficult to cope with fluctuations such as an absolute value of overshoot increasing over time and a lengthening period. It was.
上記オーバーシュートが発生する原因としては、Ｐ型半導体（ＰＭＯＳ）に特有のスロートラップ現象等が考えられる。すなわち、駆動用のＴＦＴ４４ａのゲート電極に、オフ期間において高電圧（例えば、１４Ｖ）のゲート電圧Ｖｇが印加された状態が続くと、閾値電圧（１４Ｖ−（電流が流れ出す電圧：１２Ｖ〜１３Ｖ）＝１Ｖ〜２Ｖ）が電流が流れやすい側（１Ｖ〜２Ｖよりも低い電圧の側）に変動（シフト）する。そして、ＴＦＴ４４ａのゲート電極にオン電圧（例えば、８Ｖ〜１２Ｖ）が印加されると、オン電圧が印加された直後に上記のオーバーシュートが発生するものと考えられる。 The cause of the overshoot is considered to be a slow trap phenomenon peculiar to P-type semiconductors (NMR). That is, if a high voltage (for example, 14V) gate voltage Vg continues to be applied to the gate electrode of the driving TFT 44a during the off period, the threshold voltage (14V- (voltage through which current flows out: 12V to 13V) = 1V to 2V) fluctuates (shifts) to the side where current easily flows (the side with a voltage lower than 1V to 2V). Then, when an on-voltage (for example, 8V to 12V) is applied to the gate electrode of the TFT 44a, it is considered that the above-mentioned overshoot occurs immediately after the on-voltage is applied.
そこで、駆動トランジスタの閾値電圧の経時的な変化を低減するために、電源回路が電源線に出力する電圧を調整して、発光素子の両端間の電圧を発光素子の閾値電圧以下にし、駆動トランジスタのゲート電極−ソース電極間電圧が、駆動トランジスタの閾値電圧よりも大きな電圧となるリセット電圧を、駆動トランジスタのゲート電極に印加する表示装置の駆動方法が提案されている（例えば、特許文献２を参照）。しかしながら、特許文献２に開示された構成においては、電源回路自体が電源線に出力する電圧を直接的に調整しているために、電源電圧をオン、オフし調整する負担が大きくなる。その結果、表示装置の駆動効率が低下しやすくなり、消費電力が大きくなりやすいという問題点があった。 Therefore, in order to reduce the change over time in the threshold voltage of the drive transistor, the voltage output from the power supply circuit to the power supply line is adjusted so that the voltage between both ends of the light emitting element is equal to or lower than the threshold voltage of the light emitting element. A method for driving a display device has been proposed in which a reset voltage at which the voltage between the gate electrode and the source electrode of the above is larger than the threshold voltage of the driving transistor is applied to the gate electrode of the driving transistor (for example, Patent Document 2). reference). However, in the configuration disclosed in Patent Document 2, since the power supply circuit itself directly adjusts the voltage output to the power supply line, the burden of turning on / off the power supply voltage and adjusting it becomes large. As a result, there is a problem that the drive efficiency of the display device tends to decrease and the power consumption tends to increase.
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、発光ダイオード素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えること、また経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できるようにすること、さらには発光装置の駆動効率を高めて消費電力を小さくすることである。 The present invention has been completed in view of the above problems, and an object of the present invention is to effectively suppress overshoot immediately after the drive voltage of the light emitting diode element is switched from the off period to the on period. In addition, even if the absolute value of the overshoot increases over time or the overshoot period becomes longer, it should be possible to deal with it, and the drive efficiency of the light emitting device should be increased to reduce power consumption. It is to be.
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記接地部に接続された発光素子と、前記電源部と前記発光素子とを接続する接続線上に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極と前記スイッチ素子に接続された駆動制御部と、を有しており、前記駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態としたときに、前記ｐチャネル薄膜トランジスタをリセットする構成である。 The light emitting device of the present invention is connected in series on a connection line connecting a power supply unit, a grounding unit, a drive signal output unit, a light emitting element connected to the grounding unit, and the power supply unit and the light emitting element. It has a channel thin film transistor and a switch element, a drive signal output unit, a gate electrode of the p-channel thin film transistor, and a drive control unit connected to the switch element, and the drive control unit turns on the switch element. , Off is controlled, and the p-channel thin film transistor is reset when the switch element is turned off.
本発明の発光装置は、好ましくは、前記接続線上に以下の順に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子を有している。 The light emitting device of the present invention preferably has a p-channel thin film transistor and a switch element connected in series on the connecting line in the following order.
また本発明の発光装置は、好ましくは、前記駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記ｐチャネル薄膜トランジスタをリセットする。 Further, in the light emitting device of the present invention, preferably, the drive control unit controls input and non-input of a drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film, and the drive is controlled. The p-channel thin film is reset when no signal is input.
また本発明の発光装置は、好ましくは、前記駆動制御部は、前記ｐチャネル薄膜トランジスタをリセットするリセット動作を複数回行う。 Further, in the light emitting device of the present invention, preferably, the drive control unit performs a reset operation for resetting the p-channel thin film transistor a plurality of times.
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部とを接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、スイッチ素子、ｐチャネル薄膜トランジスタおよび発光素子と、前記スイッチ素子および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第２の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定し、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットする構成である。 The light emitting device of the present invention is connected in series from the power supply unit side to the first connection line connecting the power supply unit, the grounding unit and the drive signal output unit, and the power supply unit and the grounding unit in the following order. A second that connects a switch element, a p-channel thin film transistor and a light emitting element, a first drive control unit connected to the switch element and the drive signal output unit, and a gate electrode of the drive signal output unit and the p-channel thin film transistor. It has a second drive control unit connected on two connection lines, and the first drive control unit controls the on / off of the switch element and turns the switch element off. The off period of the light emitting element is set by the above, and the second drive control unit is configured to reset the p-channel thin film transistor in the off period.
本発明の発光装置は、好ましくは、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定し、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットする。 In the light emitting device of the present invention, preferably, the first drive control unit controls input and non-input of a drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film transistor. A first off period in which the switch element is turned off when the drive signal is not input and a second off period in which the switch element is turned off when the drive signal is input are set. The second drive control unit resets the p-channel thin film transistor in each of the first off period and the second off period.
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部を接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、ｐチャネル薄膜トランジスタ、スイッチ素子および発光素子と、前記ｐチャネル薄膜トランジスタと前記スイッチ素子との間の前記第１の接続線から分岐し前記接地部に接続される第２の接続線上に、前記スイッチ素子と並列に接続されたバイパス回路と、前記スイッチ素子、前記バイパス回路および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第３の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフおよび前記バイパス回路の導通、非導通を制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定するとともに、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す構成である。 The light emitting device of the present invention is connected in series from the power supply unit side to the first connection line connecting the power supply unit, the grounding unit, and the drive signal output unit to the power supply unit and the grounding unit in the following order. Parallel to the switch element on a second connection line branched from the first connection line between the channel thin film, the switch element and the light emitting element and the p-channel thin film and the switch element and connected to the grounding portion. The bypass circuit connected to the switch element, the bypass circuit, the first drive control unit connected to the drive signal output unit, the drive signal output unit, and the gate electrode of the p-channel thin film film are connected to each other. It has a second drive control unit connected on a third connection line, and the first drive control unit controls on / off of the switch element and conduction / non-conduction of the bypass circuit. The off period of the light emitting element is set by turning off the switch element, the bypass circuit is put into a conductive state, and the second drive control unit is in the p-channel during the off period. The structure is such that the thin film is reset and a current is passed through the p-channel thin film and the bypass circuit.
本発明の発光装置は、好ましくは、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定するとともに、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す。 In the light emitting device of the present invention, preferably, the first drive control unit controls input and non-input of a drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film. A first off period in which the switch element is turned off when the drive signal is not input and a second off period in which the switch element is turned off when the drive signal is input are set. At the same time, in each of the first off period and the second off period, the bypass circuit is brought into a conductive state, and the second drive control unit performs the first off period and the second off period. In each, the p-channel thin film is reset and a current is passed through the p-channel thin film and the bypass circuit.
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記接地部に接続された発光素子と、前記電源部と前記発光素子とを接続する接続線上に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極と前記スイッチ素子に接続された駆動制御部と、を有しており、前記駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態としたときに、前記ｐチャネル薄膜トランジスタをリセットする構成であることから、以下の効果を奏する。駆動制御部は、スイッチ素子をオフ状態としたときに、ｐチャネル薄膜トランジスタをリセットするので、駆動用のｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑えることができる。その結果、発光素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、駆動制御部によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、電源部の電源電圧を直接制御する必要がないので、発光装置の駆動効率を高めて消費電力を小さくすることができる。 The light emitting device of the present invention is connected in series on a connection line connecting a power supply unit, a grounding unit, a drive signal output unit, a light emitting element connected to the grounding unit, and the power supply unit and the light emitting element. It has a channel thin film transistor and a switch element, a drive signal output unit, a gate electrode of the p-channel thin film transistor, and a drive control unit connected to the switch element, and the drive control unit turns on the switch element. , The off is controlled, and the p-channel thin film transistor is reset when the switch element is turned off, so that the following effects are obtained. Since the drive control unit resets the p-channel thin film transistor when the switch element is turned off, it is possible to suppress a change over time in the threshold voltage of the drive p-channel thin film transistor. As a result, it is possible to effectively suppress overshooting immediately after the drive voltage of the light emitting element is switched from the off period to the on period. In addition, since the drive control unit can control the time width and voltage of the reset pulse used for resetting, even if the absolute value of the overshoot increases or the overshoot period becomes longer over time, it can be dealt with. it can. Further, since it is not necessary to directly control the power supply voltage of the power supply unit, the drive efficiency of the light emitting device can be increased and the power consumption can be reduced.
本発明の発光装置は、前記接続線上に以下の順に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子を有している場合、発光素子の直前にスイッチ素子が配置されており、スイッチ素子のオン、オフを制御するだけで発光素子のオン、オフを制御できる。その結果、回路構成が簡易化され、発光装置の駆動効率をより高めて消費電力をより小さくすることができる。 When the light emitting device of the present invention has a p-channel thin film transistor and a switch element connected in series on the connection line in the following order, the switch element is arranged immediately before the light emitting element, and the switch element is turned on. The on / off of the light emitting element can be controlled only by controlling the off. As a result, the circuit configuration can be simplified, the drive efficiency of the light emitting device can be further increased, and the power consumption can be reduced.
また本発明の発光装置は、前記駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記ｐチャネル薄膜トランジスタをリセットする場合、ｐチャネル薄膜トランジスタのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力時においてリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果が向上する。 Further, in the light emitting device of the present invention, the drive control unit controls the input and non-input of the drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film, and the drive signal is not input. When the p-channel thin film is reset at the time of input, it is reset when the drive signal in which a high voltage off voltage is applied to the gate electrode of the p-channel thin film is not input, so that the threshold voltage of the p-channel thin film over time The effect of suppressing such changes is improved.
また本発明の発光装置は、前記駆動制御部は、前記ｐチャネル薄膜トランジスタをリセットするリセット動作を複数回行う場合、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果がより向上する。 Further, in the light emitting device of the present invention, when the drive control unit performs a reset operation for resetting the p-channel thin film transistor a plurality of times, the effect of suppressing a change in the threshold voltage of the p-channel thin film transistor with time is further improved.
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部とを接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、スイッチ素子、ｐチャネル薄膜トランジスタおよび発光素子と、前記スイッチ素子および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第２の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定し、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットする構成であることから、以下の効果を奏する。第２の駆動制御部は、オフ期間において、ｐチャネル薄膜トランジスタをリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑えることができる。その結果、発光素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部は、スイッチ素子のオン、オフを制御しており、スイッチ素子をオフ状態とすることによって発光素子のオフ期間を設定するので、電源部の電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。 The light emitting device of the present invention is connected in series from the power supply unit side to the first connection line connecting the power supply unit, the grounding unit and the drive signal output unit, and the power supply unit and the grounding unit in the following order. A second that connects a switch element, a p-channel thin film transistor and a light emitting element, a first drive control unit connected to the switch element and the drive signal output unit, and a gate electrode of the drive signal output unit and the p-channel thin film transistor. It has a second drive control unit connected on two connection lines, and the first drive control unit controls on / off of the switch element and turns the switch element off. By setting the off period of the light emitting element, the second drive control unit has a configuration of resetting the p-channel thin film transistor in the off period, and thus has the following effects. Since the second drive control unit resets the p-channel thin film transistor during the off period, it is possible to suppress a change in the threshold voltage of the p-channel thin film transistor with time. As a result, it is possible to effectively suppress overshooting immediately after the drive voltage of the light emitting element is switched from the off period to the on period. Further, since the time width and voltage of the reset pulse used for reset can be controlled by the second drive control unit, it is assumed that the absolute value of the overshoot increases over time and the overshoot period becomes long. Can also be handled. Further, the first drive control unit controls the on / off of the switch element, and sets the off period of the light emitting element by turning the switch element into the off state, so that the power supply voltage of the power supply unit is directly controlled. There is no need, and as a result, the driving efficiency of the light emitting device can be increased and the power consumption can be reduced.
本発明の発光装置は、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定し、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットする場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力時においてもリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果が向上する。 In the light emitting device of the present invention, the first drive control unit controls input and non-input of a drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film, and the drive signal A first off period in which the switch element is turned off when the input is not input and a second off period in which the switch element is turned off when the drive signal is input are set. The drive control unit 2 inputs a drive signal that often has a certain voltage value (data value) when resetting the p-channel thin film in each of the first off period and the second off period. Since it is reset even at time, the effect of suppressing the change of the threshold voltage of the p-channel thin film with time is improved.
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部を接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、ｐチャネル薄膜トランジスタ、スイッチ素子および発光素子と、前記ｐチャネル薄膜トランジスタと前記スイッチ素子との間の前記第１の接続線から分岐し前記接地部に接続される第２の接続線上に、前記スイッチ素子と並列に接続されたバイパス回路と、前記スイッチ素子、前記バイパス回路および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第３の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフおよび前記バイパス回路の導通、非導通を制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定するとともに、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す構成であることから、以下の効果を奏する。第２の駆動制御部は、オフ期間において、ｐチャネル薄膜トランジスタをリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑えることができる。その結果、発光素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部は、オフ期間において、ｐチャネル薄膜トランジスタに電流を流すので、上記オーバーシュートによる過電流がｐチャネル薄膜トランジスタに流れることをより効果的に抑えることができる。また、第２の駆動制御部によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部は、スイッチ素子のオン、オフを制御しており、スイッチ素子をオフ状態とすることによって発光素子のオフ期間を設定するので、電源部の電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。 The light emitting device of the present invention is connected in series from the power supply unit side to the first connection line connecting the power supply unit, the grounding unit, and the drive signal output unit to the power supply unit and the grounding unit in the following order. Parallel to the switch element on a second connection line branched from the first connection line between the channel thin film, the switch element and the light emitting element and the p-channel thin film and the switch element and connected to the grounding portion. The bypass circuit connected to the switch element, the bypass circuit, the first drive control unit connected to the drive signal output unit, the drive signal output unit, and the gate electrode of the p-channel thin film film are connected to each other. It has a second drive control unit connected on a third connection line, and the first drive control unit controls on / off of the switch element and conduction / non-conduction of the bypass circuit. The off period of the light emitting element is set by turning off the switch element, the bypass circuit is put into a conductive state, and the second drive control unit is in the p-channel during the off period. Since the thin film is reset and a current is passed through the p-channel thin film and the bypass circuit, the following effects are obtained. Since the second drive control unit resets the p-channel thin film transistor during the off period, it is possible to suppress a change in the threshold voltage of the p-channel thin film transistor with time. As a result, it is possible to effectively suppress overshooting immediately after the drive voltage of the light emitting element is switched from the off period to the on period. Further, since the second drive control unit causes a current to flow through the p-channel thin film transistor during the off period, it is possible to more effectively suppress the overcurrent due to the overshoot from flowing through the p-channel thin film transistor. Further, since the time width and voltage of the reset pulse used for reset can be controlled by the second drive control unit, it is assumed that the absolute value of the overshoot increases over time and the overshoot period becomes long. Can also be handled. Further, the first drive control unit controls the on / off of the switch element, and sets the off period of the light emitting element by turning the switch element into the off state, so that the power supply voltage of the power supply unit is directly controlled. There is no need, and as a result, the driving efficiency of the light emitting device can be increased and the power consumption can be reduced.
本発明の発光装置は、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定するとともに、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力期間においてもリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果が向上する。また、第２の駆動制御部は、第２のオフ期間においても、ｐチャネル薄膜トランジスタに電流を流すので、リセット動作の直後に上記オーバーシュートによる過電流がｐチャネル薄膜トランジスタに流れることをより効果的に抑えることができる。 In the light emitting device of the present invention, the first drive control unit controls input and non-input of a drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film, and the drive signal A first off period for turning off the switch element when the input is not input and a second off period for turning off the switch element when the drive signal is input are set, and the above In each of the first off period and the second off period, the bypass circuit is brought into a conductive state, and the second drive control unit performs the first off period and the second off period, respectively. When the p-channel thin film is reset and a current is passed through the p-channel thin film and the bypass circuit, the p-channel thin film is also reset during the input period of the drive signal, which often has a certain voltage value (data value). The effect of suppressing the change of the threshold voltage over time is improved. Further, since the second drive control unit causes a current to flow through the p-channel thin film transistor even during the second off period, it is more effective that the overcurrent due to the overshoot flows through the p-channel thin film transistor immediately after the reset operation. It can be suppressed.
以下、本発明の発光装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の発光装置の実施の形態における構成部材のうち、本発明の発光装置を説明するための主要な構成部材を示している。従って、本発明の発光装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の発光装置を示す図１〜図４において、従来例を示す図５〜図９と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。 Hereinafter, embodiments of the light emitting device of the present invention will be described with reference to the drawings. However, each figure referred to below shows the main constituent members for explaining the light emitting device of the present invention among the constituent members in the embodiment of the light emitting device of the present invention. Therefore, the light emitting device of the present invention may include well-known components such as a circuit board, a wiring conductor, a control IC, and an LSI (not shown in the figure). In FIGS. 1 to 4 showing the light emitting device of the present invention, the same parts as those in FIGS. 5 to 9 showing the conventional example are designated by the same reference numerals, and detailed description thereof will be omitted.
本発明の発光装置は、図１に示すように、電源部Ｖａ（ＶＤＤ：１４Ｖ）、接地部Ｖｃ（ＶＳＳ：０Ｖ）および駆動信号出力部（ＤＡＣ）と、接地部Ｖｃに接続された発光素子としての有機の発光ダイオード素子（ＯＬＥＤ）３３ａと、電源部Ｖａと発光ダイオード素子３３ａとを接続する接続線９０上に以下の順と順不同に直列接続された、ｐチャネルＴＦＴ４４ａおよびスイッチ素子としてのｎチャネルＴＦＴ８６と、駆動信号出力部（ＤＡＣ）とｐチャネルＴＦＴ４４ａのゲート電極とスイッチ素子８６に接続された駆動制御部１００と、を有しており、駆動制御部１００は、ｎチャネルＴＦＴ８６のオン、オフを制御しており、ｎチャネルＴＦＴ８６をオフ状態としたときに、ｐチャネルＴＦＴ４４ａをリセットする構成である。なお、図１の構成は、接続線９０上に電源部Ｖａの側から以下の順に直列接続された、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８６を有する構成を示している。そして、上記の構成により以下の効果を奏する。駆動制御部１００は、ｎチャネルＴＦＴ８６をオフ状態としたときに、ｐチャネルＴＦＴ４４ａをリセットするので、駆動用のｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑えることができる。その結果、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、駆動制御部１００によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、電源部Ｖａの電源電圧を直接制御する必要がないので、発光装置の駆動効率を高めて消費電力を小さくすることができる。 As shown in FIG. 1, the light emitting device of the present invention includes a power supply unit Va (VDD: 14V), a grounding unit Vc (VSS: 0V), a drive signal output unit (DAC), and a light emitting element connected to the grounding unit Vc. The p-channel TFT 44a and n as a switch element are connected in series in the following order and in no particular order on the connection line 90 connecting the organic light emitting diode element (OLED) 33a, the power supply unit Va, and the light emitting diode element 33a. It has a channel TFT 86, a drive signal output unit (DAC), a gate electrode of the p-channel TFT 44a, and a drive control unit 100 connected to the switch element 86, and the drive control unit 100 turns on the n-channel TFT 86. The off is controlled, and the p-channel TFT 44a is reset when the n-channel TFT 86 is turned off. The configuration of FIG. 1 shows a configuration having a p-channel TFT 44a and an n-channel TFT 86 connected in series from the power supply unit Va side in the following order on the connection line 90. Then, the following effects are obtained by the above configuration. Since the drive control unit 100 resets the p-channel TFT 44a when the n-channel TFT 86 is turned off, it is possible to suppress a change in the threshold voltage of the drive p-channel TFT 44a over time. As a result, it is possible to effectively suppress overshoot immediately after the drive voltage of the light emitting diode element 33a is switched from the off period to the on period. Further, since the drive control unit 100 can control the time width and voltage of the reset pulse used for resetting, even if the absolute value of the overshoot becomes large or the overshoot period becomes long over time, even if there is a fluctuation. I can handle it. Further, since it is not necessary to directly control the power supply voltage of the power supply unit Va, the drive efficiency of the light emitting device can be increased and the power consumption can be reduced.
本発明において、ｐチャネルＴＦＴ４４ａをリセットするとは、ｐチャネルＴＦＴ４４ａのゲート電極に、ｐチャネルＴＦＴ４４ａがオフされ始める電圧（１２Ｖ〜１３Ｖ程度）よりも低電圧、例えば０Ｖのリセットパルスを出力し印加することを意味する。リセットパルスとしては、図１に示すようなボトム電圧（０Ｖ等）を有する逆台形波、逆矩形波、逆三角波等の波形を有するものが採用し得る。 In the present invention, resetting the p-channel TFT 44a means to output and apply a reset pulse having a voltage lower than the voltage at which the p-channel TFT 44a starts to be turned off (about 12V to 13V), for example, 0V, to the gate electrode of the p-channel TFT 44a. Means. As the reset pulse, a pulse having a waveform such as an inverted trapezoidal wave, an inverted rectangular wave, or an inverted triangular wave having a bottom voltage (0 V or the like) as shown in FIG. 1 can be adopted.
電源部Ｖａ、接地部Ｖｃおよび駆動信号出力部（ＤＡＣ）は、図５に示すＩＣ，ＬＳＩ等の駆動素子３４の端子、またはその端子から引き出された引き出し線の端部に配置された電極パッドなどに相当する。従って、電源部Ｖａは、電源端子部Ｖａ、電源電極パッド部Ｖａ等と換言することもできる。接地部Ｖｃ、駆動信号出力部（ＤＡＣ）についても同様である。また、図１〜図４には、パルス幅変調部（Pulse Width Modulation：ＰＷＭ）、反転パルス幅変調部（ＸＰＷＭ）、選択部（Select：ＳＥＬ）、反転選択部（ＸＳＥＬ）、リセット部（Reset：ＲＳＴ）、反転リセット部（Reset：ＸＲＳＴ）が示されているが、これらについても電源部Ｖａと同様である。 The power supply unit Va, the grounding unit Vc, and the drive signal output unit (DAC) are an electrode pad arranged at the terminal of a drive element 34 such as an IC or LSI shown in FIG. 5 or at the end of a lead wire drawn from the terminal. And so on. Therefore, the power supply unit Va can be paraphrased as a power supply terminal unit Va, a power supply electrode pad unit Va, and the like. The same applies to the grounding unit Vc and the drive signal output unit (DAC). Further, in FIGS. 1 to 4, a pulse width modulation unit (Pulse Width Modulation: PWM), an inverting pulse width modulation unit (XPWM), a selection unit (Select: SEL), an inverting selection unit (XSEL), and a reset unit (Reset) are shown. : RST) and inverting reset unit (Reset: XRST) are shown, but these are also the same as the power supply unit Va.
発光ダイオード素子３３ａは、アノード電極３３ａａ、カソード電極３３ａｃを有しており、アノード電極３３ａａは電源部Ｖａの側に接続され、カソード電極３３ａｃは接地部Ｖｃの側に接続される。また、スイッチ素子はｎチャネルＴＦＴ８６であるが、これに限らずｐチャネルＴＦＴ等のスイッチ機能を有するものであればよい。 The light emitting diode element 33a has an anode electrode 33aa and a cathode electrode 33ac, the anode electrode 33aa is connected to the power supply unit Va side, and the cathode electrode 33ac is connected to the grounding portion Vc side. The switch element is an n-channel TFT 86, but the switch element is not limited to this, and any switch element such as a p-channel TFT may be used.
本発明の発光装置は、図１に示すように、接続線９０上に以下の順に直列接続された、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８６を有していることが好ましい。この場合、発光ダイオード素子３３ａの直前にｎチャネルＴＦＴ８６が配置されており、ｎチャネルＴＦＴ８６のオン、オフを制御するだけで発光ダイオード素子３３ａのオン、オフを制御できる。その結果、回路構成が簡易化され、発光装置の駆動効率をより高めて消費電力をより小さくすることができる。 As shown in FIG. 1, the light emitting device of the present invention preferably has p-channel TFT 44a and n-channel TFT 86 connected in series on the connecting line 90 in the following order. In this case, the n-channel TFT 86 is arranged immediately in front of the light-emitting diode element 33a, and the on / off of the light-emitting diode element 33a can be controlled only by controlling the on / off of the n-channel TFT 86. As a result, the circuit configuration can be simplified, the drive efficiency of the light emitting device can be further increased, and the power consumption can be reduced.
また本発明の発光装置は、図１（ｂ）に示すように、駆動制御部１００は、駆動信号出力部から出力しｐチャネルＴＦＴ４４ａのゲート電極に入力する駆動信号の入力、非入力を制御しており、駆動信号の非入力のときにｐチャネルＴＦＴ４４ａをリセットすることが好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間においてリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果が向上する。 Further, in the light emitting device of the present invention, as shown in FIG. 1B, the drive control unit 100 controls the input and non-input of the drive signal output from the drive signal output unit and input to the gate electrode of the p-channel TFT 44a. Therefore, it is preferable to reset the p-channel TFT 44a when the drive signal is not input. In this case, since the reset is performed during the non-input period of the drive signal in which a high voltage off voltage is applied to the gate electrode of the p-channel TFT 44a, the effect of suppressing a change in the threshold voltage of the p-channel TFT 44a with time is improved.
また本発明の発光装置は、図１（ｂ）に示すように、駆動制御部１００は、ｐチャネルＴＦＴ４４ａをリセットするリセット動作を複数回行うことが好ましい。この場合、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。なお、図１（ｂ）のタイミングチャートにおける１回目のリセットは、黒表示電圧（非駆動信号）のサンプリング動作、すなわち選択部（ＳＥＬ）から選択パルスが出力されるとともに反転選択部（ＸＳＥＬ）から反転選択パルスが出力される動作、と同期しており、２回目のリセットは、白表示電圧（駆動信号）のサンプリング動作と同期している。このようなサンプリング動作と同期してリセット動作を行う回路は、回路構成が簡易化されるので低消費電力化に有利である。２回目のリセットは、白表示電圧（駆動信号）のサンプリング動作と同期しているので、駆動信号の入力期間の開始直前に行われており、このように駆動信号の入力期間の開始直前にリセットすることが好ましい。この場合、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることをより効果的に抑えることができる。なお、リセット動作をサンプリング動作と同期させることは必ずしも必要ではない。 Further, in the light emitting device of the present invention, as shown in FIG. 1B, it is preferable that the drive control unit 100 performs a reset operation for resetting the p-channel TFT 44a a plurality of times. In this case, the effect of suppressing the change in the threshold voltage of the p-channel TFT 44a with time is further improved. The first reset in the timing chart of FIG. 1B is a sampling operation of the black display voltage (non-driving signal), that is, a selection pulse is output from the selection unit (SEL) and an inversion selection unit (XSEL). It is synchronized with the operation of outputting the inverting selection pulse, and the second reset is synchronized with the sampling operation of the white display voltage (drive signal). A circuit that performs a reset operation in synchronization with such a sampling operation is advantageous in reducing power consumption because the circuit configuration is simplified. Since the second reset is synchronized with the sampling operation of the white display voltage (drive signal), it is performed immediately before the start of the drive signal input period, and thus resets immediately before the start of the drive signal input period. It is preferable to do so. In this case, it is possible to more effectively suppress overshooting immediately after the drive voltage of the light emitting diode element 33a is switched from the off period to the on period. It is not always necessary to synchronize the reset operation with the sampling operation.
駆動制御部１００は、駆動信号出力部（ＤＡＣ）の側から以下の順で接続された、ＣＭＯＳトランスファゲート素子から成る４端子型スイッチ素子８２、容量素子８３、ＣＭＯＳトランスファゲート素子から成る４端子型スイッチ素子８４、ｎチャネルＴＦＴ８５を有している構成である。 The drive control unit 100 is a 4-terminal type switch element 82 composed of a CMOS transfer element, a capacitance element 83, and a 4-terminal type composed of a CMOS transfer element, which are connected in the following order from the drive signal output unit (DAC) side. It has a switch element 84 and an n-channel TFT 85.
４端子型スイッチ素子８２は、ｐチャネルＴＦＴとｎチャネルＴＦＴから成り、それらのソース電極同士、ドレイン電極同士がそれぞれ共通接続されており、ｐチャネルＴＦＴのゲート電極が反転選択部（ＸＳＥＬ）に接続され、ｎチャネルＴＦＴのゲート電極が選択部（ＳＥＬ）に接続されている。ｎチャネルＴＦＴのゲート電極に選択パルスが入力されるとともにｐチャネルＴＦＴのゲート電極に反転選択パルスが入力されたときに、４端子型スイッチ素子８２はオン状態となる。 The 4-terminal switch element 82 is composed of a p-channel TFT and an n-channel TFT, and their source electrodes and drain electrodes are commonly connected to each other, and the gate electrode of the p-channel TFT is connected to the inversion selection unit (XSEL). The gate electrode of the n-channel TFT is connected to the selection unit (SEL). When the selection pulse is input to the gate electrode of the n-channel TFT and the inversion selection pulse is input to the gate electrode of the p-channel TFT, the 4-terminal switch element 82 is turned on.
容量素子は、一方の電極が、４端子型スイッチ素子８２と４端子型スイッチ素子８４との間の接続線上におけるノードｎ１に接続され、他方の電極が、ｐチャネルＴＦＴ８１とｐチャネルＴＦＴ４４ａとの間の接続線９０上におけるノードｎ３に接続されている。容量素子は、黒表示電圧（非駆動信号）が４端子型スイッチ素子８２を通過してきた場合、ノードｎ１の電圧ＶＧｆを黒表示電圧に保持し、白表示電圧（駆動信号）が４端子型スイッチ素子８２を通過してきた場合、ノードｎ１の電圧ＶＧｆを白表示電圧に保持する。なお、ゲート電極がパルス幅変調部（ＰＷＭ）に接続されたｐチャネルＴＦＴ８１は常時オン状態とされているが、ｐチャネルＴＦＴ８１から次段以降をオフしたい場合、ｐチャネルＴＦＴ８１をオフ状態とするようにパルス幅変調部（ＰＷＭ）からオフ信号を出力することもできる。 In the capacitive element, one electrode is connected to the node n1 on the connection line between the 4-terminal switch element 82 and the 4-terminal switch element 84, and the other electrode is between the p-channel TFT 81 and the p-channel TFT 44a. It is connected to the node n3 on the connection line 90 of. When the black display voltage (non-drive signal) passes through the 4-terminal switch element 82, the capacitive element holds the voltage VGf of the node n1 at the black display voltage and the white display voltage (drive signal) is the 4-terminal switch. When passing through the element 82, the voltage VGf of the node n1 is held at the white display voltage. The p-channel TFT 81 in which the gate electrode is connected to the pulse width modulation unit (PWM) is always on, but when it is desired to turn off the next stage and subsequent stages from the p-channel TFT 81, the p-channel TFT 81 should be turned off. It is also possible to output an off signal from the pulse width modulation unit (PWM).
４端子型スイッチ素子８４は、ｐチャネルＴＦＴとｎチャネルＴＦＴから成り、それらのソース電極同士、ドレイン電極同士がそれぞれ共通接続されており、ｐチャネルＴＦＴのゲート電極が選択部（ＳＥＬ）に接続され、ｎチャネルＴＦＴのゲート電極が反転選択部（ＸＳＥＬ）に接続されている。ｎチャネルＴＦＴのゲート電極に反転選択パルスが入力されるとともにｐチャネルＴＦＴのゲート電極に選択パルスが入力されたときに、４端子型スイッチ素子８４はオン状態となる。すなわち、４端子型スイッチ素子８４は４端子型スイッチ素子８２と動作が逆である。従って、４端子型スイッチ素子８２がオフするとともに４端子型スイッチ素子８４がオンしたときに、ノードｎ１の電圧ＶＧｆがノードｎ２の電圧ＶＧ（ｐチャネルＴＦＴ４４ａのゲート電圧Ｖｇに等しい）に移行するように動作する。 The 4-terminal switch element 84 is composed of a p-channel TFT and an n-channel TFT, and their source electrodes and drain electrodes are commonly connected to each other, and the gate electrode of the p-channel TFT is connected to a selection unit (SEL). , The gate electrode of the n-channel TFT is connected to the inversion selection unit (XSEL). When the inverting selection pulse is input to the gate electrode of the n-channel TFT and the selection pulse is input to the gate electrode of the p-channel TFT, the 4-terminal switch element 84 is turned on. That is, the operation of the 4-terminal switch element 84 is opposite to that of the 4-terminal switch element 82. Therefore, when the 4-terminal switch element 82 is turned off and the 4-terminal switch element 84 is turned on, the voltage VGf of the node n1 shifts to the voltage VG of the node n2 (equal to the gate voltage Vg of the p-channel TFT 44a). Works on.
ｎチャネルＴＦＴ８５は、ゲート電極が選択部（ＳＥＬ）に接続され、ソース電極がノードｎ２に接続され、ドレイン電極が接地部に接続されている。ｎチャネルＴＦＴ８５は、駆動信号の非入力期間において、ゲート電極に選択パルスが入力されたときにオンし、ノードｎ２の電圧ＶＧをリセット電圧（０Ｖ）に引き下げる。これにより、ｐチャネルＴＦＴ４４ａのゲート電極にリセットパルスが入力される。このような、ｐチャネルＴＦＴ４４ａのゲート電極にリセットパルスを入力するリセット動作は、駆動信号の入力期間において実施してもかまわない。なお、駆動制御部１００は、図２の構成における第２の駆動制御部１２２、図３の構成における第２の駆動制御部１３２、図４の構成における第２の駆動制御部１４２と共通する構成を有しているので、以下図２〜図４の構成の説明においてそれらの詳細な説明は省く。 In the n-channel TFT 85, the gate electrode is connected to the selection portion (SEL), the source electrode is connected to the node n2, and the drain electrode is connected to the ground portion. The n-channel TFT 85 is turned on when a selection pulse is input to the gate electrode during the non-input period of the drive signal, and lowers the voltage VG of the node n2 to the reset voltage (0V). As a result, a reset pulse is input to the gate electrode of the p-channel TFT 44a. Such a reset operation of inputting a reset pulse to the gate electrode of the p-channel TFT 44a may be performed during the input period of the drive signal. The drive control unit 100 has the same configuration as the second drive control unit 122 in the configuration of FIG. 2, the second drive control unit 132 in the configuration of FIG. 3, and the second drive control unit 142 in the configuration of FIG. Therefore, detailed description thereof will be omitted in the description of the configurations of FIGS. 2 to 4 below.
本発明の発光装置は、図２に示すように、電源部Ｖａと接地部Ｖｃとを接続する第１の接続線９１上に電源部Ｖａの側から以下の順に直列接続された、スイッチ素子としてのｐチャネルＴＦＴ８１、ｐチャネルＴＦＴ４４ａおよび発光ダイオード素子３３ａと、ｐチャネルＴＦＴ８１および駆動信号出力部（ＤＡＣ）に接続された第１の駆動制御部１２１と、駆動信号出力部とｐチャネルＴＦＴ４４ａのゲート電極とを接続する第２の接続線９２上に接続された第２の駆動制御部１２２と、を有しており、第１の駆動制御部１２１は、ｐチャネルＴＦＴ８１のオン、オフを制御しており、ｐチャネルＴＦＴ８１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間（発光ダイオード素子３３ａに電流Ｉｄが流れない期間）を設定し、第２の駆動制御部１２２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットする構成である。この構成により、以下の効果を奏する。第２の駆動制御部１２２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑えることができる。その結果、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部１２２によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部１２１は、ｐチャネルＴＦＴ８１のオン、オフを制御しており、ｐチャネルＴＦＴ８１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間を設定するので、電源部Ｖａの電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。 As shown in FIG. 2, the light emitting device of the present invention is a switch element connected in series from the power supply unit Va side in the following order on the first connection line 91 connecting the power supply unit Va and the ground unit Vc. The p-channel TFT 81, the p-channel TFT 44a, and the light emitting diode element 33a, the first drive control unit 121 connected to the p-channel TFT 81 and the drive signal output unit (DAC), and the gate electrodes of the drive signal output unit and the p-channel TFT 44a. It has a second drive control unit 122 connected on a second connection line 92, and the first drive control unit 121 controls on / off of the p-channel TFT 81. By turning off the p-channel TFT 81, the off period of the light emitting diode element 33a (the period during which the current Id does not flow through the light emitting diode element 33a) is set, and the second drive control unit 122 sets p in the off period. The configuration is such that the channel TFT 44a is reset. With this configuration, the following effects are obtained. Since the second drive control unit 122 resets the p-channel TFT 44a during the off period, it is possible to suppress a change in the threshold voltage of the p-channel TFT 44a over time. As a result, it is possible to effectively suppress overshoot immediately after the drive voltage of the light emitting diode element 33a is switched from the off period to the on period. Further, since the time width and voltage of the reset pulse used for reset can be controlled by the second drive control unit 122, the absolute value of the overshoot increases with time, and the overshoot period becomes longer. However, it can be handled. Further, the first drive control unit 121 controls the on / off of the p-channel TFT 81, and sets the off period of the light emitting diode element 33a by turning off the p-channel TFT 81, so that the power supply unit Va It is not necessary to directly control the power supply voltage, and as a result, the driving efficiency of the light emitting device can be increased and the power consumption can be reduced.
図２（ｂ）に示すように、第１の駆動制御部１２１は、駆動信号出力部から出力しｐチャネルＴＦＴ４４ａのゲート電極に入力する駆動信号の入力、非入力を制御しており、駆動信号の非入力のときにｐチャネルＴＦＴ８１をオフ状態とする第１のオフ期間と、駆動信号の入力のときにｐチャネルＴＦＴ８１をオフ状態とする第２のオフ期間と、を設定し、第２の駆動制御部１２２は、第１のオフ期間および第２のオフ期間のそれぞれにおいて、ｐチャネルＴＦＴ４４ａをリセットすることが好ましい。この場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力期間においてもリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果が向上する。 As shown in FIG. 2B, the first drive control unit 121 controls the input and non-input of the drive signal output from the drive signal output unit and input to the gate electrode of the p-channel TFT 44a, and controls the input and non-input of the drive signal. A first off period in which the p-channel TFT 81 is turned off when no input is made, and a second off period in which the p-channel TFT 81 is turned off when a drive signal is input are set, and a second off period is set. The drive control unit 122 preferably resets the p-channel TFT 44a in each of the first off period and the second off period. In this case, since the reset is performed even during the input period of the drive signal, which often has a certain voltage value (data value), the effect of suppressing the time-dependent change of the threshold voltage of the p-channel TFT 44a is improved.
第１のオフ期間におけるリセット期間と第２のオフ期間におけるリセット期間とを比較したとき、第１のオフ期間におけるリセット期間が第２のオフ期間におけるリセット期間よりも長いことがより好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間にある第１のオフ期間におけるリセット期間が長くなるので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。 When comparing the reset period in the first off period and the reset period in the second off period, it is more preferable that the reset period in the first off period is longer than the reset period in the second off period. In this case, since the reset period in the first off period in the non-input period of the drive signal in which the high voltage off voltage is applied to the gate electrode of the p-channel TFT 44a becomes long, the threshold voltage of the p-channel TFT 44a is changed over time. The effect of suppressing such changes is further improved.
第１の駆動制御部１２１は、それに入力される、駆動信号（ＤＡＣ信号）、パルス幅変調信号（ＰＷＭ信号）および反転パルス幅変調信号（ＸＰＷＭ信号）のタイミングを制御し、出力する。パルス幅変調信号（ＰＷＭ信号）は、ｐチャネルＴＦＴ８１のオン、オフの制御および第２の駆動制御部１２２の制御に供され、反転パルス幅変調信号（ＸＰＷＭ信号）は第２の駆動制御部１２２の制御に供される。すなわち、パルス幅変調信号（ＰＷＭ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｐチャネルＴＦＴのゲート電極に入力されるとともにｎチャネルＴＦＴ８５のゲート電極に入力され、反転パルス幅変調信号（ＸＰＷＭ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｎチャネルＴＦＴのゲート電極に入力される。 The first drive control unit 121 controls and outputs the timing of the drive signal (DAC signal), pulse width modulation signal (PWM signal), and inverting pulse width modulation signal (XPWM signal) input to the drive signal (DAC signal). The pulse width modulation signal (PWM signal) is used for on / off control of the p-channel TFT 81 and control of the second drive control unit 122, and the inverting pulse width modulation signal (XPWM signal) is used for the second drive control unit 122. It is used for the control of. That is, the pulse width modulation signal (PWM signal) is input to the gate electrode of the p-channel TFT of the 4-terminal switch element 84 in the second drive control unit 122 and is input to the gate electrode of the n-channel TFT 85 to reverse the pulse. The width modulation signal (XPWM signal) is input to the gate electrode of the n-channel TFT of the 4-terminal switch element 84 in the second drive control unit 122.
また第１の駆動制御部１２１は、図５に示す駆動素子３４に含まれる回路部、駆動素子３４に含まれるＲＡＭ，ＲＯＭ等のプログラマブル領域、あるいは駆動素子３４と異なるＩＣ，ＬＳＩ等の他の駆動素子であってもよい。さらには基板上にＣＶＤ法等の薄膜形成法によって形成された、低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）から構成された薄膜回路であってもよい。第１の駆動制御部１２１は、図３の構成における第１の駆動制御部１３１、図４の構成における第１の駆動制御部１４１と同様のものである。 Further, the first drive control unit 121 is a circuit unit included in the drive element 34 shown in FIG. 5, a programmable area such as RAM or ROM included in the drive element 34, or another IC, LSI or the like different from the drive element 34. It may be a driving element. Further, it may be a thin film circuit composed of low-temperature polysilicon (LTPS) formed on a substrate by a thin film forming method such as a CVD method. The first drive control unit 121 is the same as the first drive control unit 131 in the configuration of FIG. 3 and the first drive control unit 141 in the configuration of FIG.
図３に示す構成は、図２の構成において、第１のオフ期間におけるリセット期間を第１のオフ期間内で自在に調整できるとともに、第２のオフ期間におけるリセット期間を第２のオフ期間内で自在に調整できるようにした構成である。その目的のために、リセット部（ＲＳＴ）、反転リセット部（ＸＲＳＴ）を付加し、リセット信号（ＲＳＴ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｐチャネルＴＦＴのゲート電極に入力されるとともにｎチャネルＴＦＴ８５のゲート電極に入力され、反転リセット信号（ＸＲＳＴ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｎチャネルＴＦＴのゲート電極に入力される。従って、第１の駆動制御部１２１は、それに入力される、駆動信号（ＤＡＣ信号）、パルス幅変調信号（ＰＷＭ信号）、リセット部（ＲＳＴ）および反転リセット部（ＸＲＳＴ）のタイミングを制御し、出力する。 In the configuration shown in FIG. 2, in the configuration of FIG. 2, the reset period in the first off period can be freely adjusted within the first off period, and the reset period in the second off period is set within the second off period. It is a configuration that can be adjusted freely with. For that purpose, a reset unit (RST) and an inverting reset unit (XRST) are added, and the reset signal (RST signal) is the gate of the p-channel TFT of the 4-terminal switch element 84 in the second drive control unit 122. It is input to the electrode and input to the gate electrode of the n-channel TFT 85, and the inverting reset signal (XRST signal) is input to the gate electrode of the n-channel TFT of the 4-terminal switch element 84 in the second drive control unit 122. .. Therefore, the first drive control unit 121 controls the timing of the drive signal (DAC signal), pulse width modulation signal (PWM signal), reset unit (RST), and inverting reset unit (XRST) input to the drive control unit 121. Output.
図３の構成においても、第１のオフ期間におけるリセット期間と第２のオフ期間におけるリセット期間とを比較したとき、第１のオフ期間におけるリセット期間が第２のオフ期間におけるリセット期間よりも長いことがより好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間にある第１のオフ期間におけるリセット期間が長くなるので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。 Also in the configuration of FIG. 3, when the reset period in the first off period and the reset period in the second off period are compared, the reset period in the first off period is longer than the reset period in the second off period. Is more preferable. In this case, since the reset period in the first off period in the non-input period of the drive signal in which the high voltage off voltage is applied to the gate electrode of the p-channel TFT 44a becomes long, the threshold voltage of the p-channel TFT 44a is changed over time. The effect of suppressing such changes is further improved.
本発明の発光装置は、図４に示すように、電源部Ｖａと接地部Ｖｃを接続する第１の接続線９３上に電源部Ｖａの側から以下の順に直列接続された、ｐチャネルＴＦＴ４４ａ、スイッチ素子としてのｐチャネルＴＦＴ９１および発光ダイオード素子３３ａと、ｐチャネルＴＦＴ４４ａとｐチャネルＴＦＴ９１との間の第１の接続線９３から分岐し接地部Ｖｃに接続される第２の接続線９４上に、ｐチャネルＴＦＴ９１と並列に接続されたバイパス回路としてのｎチャネルＴＦＴ８７と、ｐチャネルＴＦＴ９１、ｎチャネルＴＦＴ８７および駆動信号出力部に接続された第１の駆動制御部１４１と、駆動信号出力部とｐチャネルＴＦＴ４４ａのゲート電極とを接続する第３の接続線９５上に接続された第２の駆動制御部１４２と、を有しており、第１の駆動制御部１４１は、ｐチャネルＴＦＴ９１のオン、オフおよびｎチャネルＴＦＴ８７の導通、非導通を制御しており、ｐチャネルＴＦＴ９１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間を設定するとともに、ｎチャネルＴＦＴ８７を導通状態とし、第２の駆動制御部１４２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットするとともに、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８７に電流（Ｉｄｒｖ，Ｉｂｐ）を流す構成である。このとき、ｐチャネルＴＦＴ４４ａに電流Ｉｄｒｖが流れ、ｎチャネルＴＦＴ８７に電流Ｉｂｐが流れ、それらの電流値は等しい。 As shown in FIG. 4, the light emitting device of the present invention has the p-channel TFT 44a, which is connected in series from the power supply unit Va side on the first connection line 93 connecting the power supply unit Va and the ground unit Vc in the following order. On the second connection line 94 branched from the first connection line 93 between the p-channel TFT 91 and the light emitting diode element 33a as the switch element and the p-channel TFT 44a and the p-channel TFT 91 and connected to the grounding portion Vc. The n-channel TFT 87 as a bypass circuit connected in parallel with the p-channel TFT 91, the first drive control unit 141 connected to the p-channel TFT 91, the n-channel TFT 87, and the drive signal output unit, and the drive signal output unit and the p-channel. It has a second drive control unit 142 connected on a third connection line 95 connecting the gate electrode of the TFT 44a, and the first drive control unit 141 turns on and off the p-channel TFT 91. And the conduction and non-conduction of the n-channel TFT 87 are controlled, and the off period of the light emitting diode element 33a is set by turning off the p-channel TFT 91, and the n-channel TFT 87 is turned into the conduction state to perform the second drive control. The unit 142 is configured to reset the p-channel TFT 44a and pass a current (LEDv, Ibp) to the p-channel TFT 44a and the n-channel TFT 87 during the off period. At this time, the current Ivrv flows through the p-channel TFT 44a, the current Ibp flows through the n-channel TFT 87, and their current values are equal.
上記の構成により以下の効果を奏する。第２の駆動制御部１４２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑えることができる。その結果、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部１４２は、オフ期間において、ｐチャネルＴＦＴ４４ａに電流を流すので、上記オーバーシュートによる過電流がｐチャネルＴＦＴ４４ａに流れることをより効果的に抑えることができる。また、第２の駆動制御部１４２によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部１４１は、ｐチャネルＴＦＴ９１のオン、オフを制御しており、ｐチャネルＴＦＴ９１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間を設定するので、電源部Ｖａの電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。 The above configuration produces the following effects. Since the second drive control unit 142 resets the p-channel TFT 44a during the off period, it is possible to suppress a change in the threshold voltage of the p-channel TFT 44a over time. As a result, it is possible to effectively suppress overshoot immediately after the drive voltage of the light emitting diode element 33a is switched from the off period to the on period. Further, since the second drive control unit 142 causes a current to flow through the p-channel TFT 44a during the off period, it is possible to more effectively suppress the overcurrent due to the overshoot from flowing through the p-channel TFT 44a. Further, since the time width and voltage of the reset pulse used for reset can be controlled by the second drive control unit 142, the absolute value of the overshoot increases with time, and the overshoot period becomes longer. However, it can be handled. Further, the first drive control unit 141 controls the on / off of the p-channel TFT 91, and sets the off period of the light emitting diode element 33a by turning off the p-channel TFT 91, so that the power supply unit Va It is not necessary to directly control the power supply voltage, and as a result, the driving efficiency of the light emitting device can be increased and the power consumption can be reduced.
本発明の発光装置は、第１の駆動制御部１４１は、駆動信号出力部から出力しｐチャネルＴＦＴ４４ａのゲート電極に入力する駆動信号の入力、非入力を制御しており、駆動信号の非入力のときにｐチャネルＴＦＴ９１をオフ状態とする第１のオフ期間と、駆動信号の入力のときにｐチャネルＴＦＴ９１をオフ状態とする第２のオフ期間と、を設定するとともに、第１のオフ期間および第２のオフ期間のそれぞれにおいて、ｎチャネルＴＦＴ８７を導通状態とし、第２の駆動制御部１４２は、第１のオフ期間および第２のオフ期間のそれぞれにおいて、ｐチャネルＴＦＴ４４ａをリセットするとともに、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８７に電流を流すことが好ましい。この場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力期間においてもリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果が向上する。また、第２の駆動制御部１４２は、第２のオフ期間においても、ｐチャネルＴＦＴ４４ａに電流を流すので、リセット動作の直後に上記オーバーシュートによる過電流がｐチャネルＴＦＴ４４ａに流れることをより効果的に抑えることができる。 In the light emitting device of the present invention, the first drive control unit 141 controls the input and non-input of the drive signal output from the drive signal output unit and input to the gate electrode of the p-channel TFT 44a, and the drive signal is not input. A first off period for turning off the p-channel TFT 91 at the time of is set, and a second off period for turning off the p-channel TFT 91 at the time of inputting a drive signal are set, and the first off period is set. In each of the first off period and the second off period, the n-channel TFT 87 is brought into a conductive state, and the second drive control unit 142 resets the p-channel TFT 44a in each of the first off period and the second off period, and at the same time, It is preferable to pass a current through the p-channel TFT 44a and the n-channel TFT 87. In this case, since the reset is performed even during the input period of the drive signal, which often has a certain voltage value (data value), the effect of suppressing the time-dependent change of the threshold voltage of the p-channel TFT 44a is improved. Further, since the second drive control unit 142 causes a current to flow through the p-channel TFT 44a even during the second off period, it is more effective that the overcurrent due to the overshoot flows through the p-channel TFT 44a immediately after the reset operation. Can be suppressed to.
図４の構成においても、第１のオフ期間におけるリセット期間と第２のオフ期間におけるリセット期間とを比較したとき、第１のオフ期間におけるリセット期間が第２のオフ期間におけるリセット期間よりも長いことがより好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間にある第１のオフ期間におけるリセット期間が長くなるので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。 Also in the configuration of FIG. 4, when the reset period in the first off period and the reset period in the second off period are compared, the reset period in the first off period is longer than the reset period in the second off period. Is more preferable. In this case, since the reset period in the first off period in the non-input period of the drive signal in which the high voltage off voltage is applied to the gate electrode of the p-channel TFT 44a becomes long, the threshold voltage of the p-channel TFT 44a is changed over time. The effect of suppressing such changes is further improved.
図４の構成において、第１の駆動制御部１４１は、それに入力される、駆動信号（ＤＡＣ信号）、パルス幅変調信号（ＰＷＭ信号）および反転パルス幅変調信号（ＸＰＷＭ信号）のタイミングを制御し、出力する。パルス幅変調信号（ＰＷＭ信号）は、第２の駆動制御部１４２における４端子型スイッチ素子８４のｐチャネルＴＦＴのゲート電極に入力されるとともにｎチャネルＴＦＴ８５のゲート電極に入力され、反転パルス幅変調信号（ＸＰＷＭ信号）は、第２の駆動制御部１４２における４端子型スイッチ素子８４のｎチャネルＴＦＴのゲート電極に入力される。 In the configuration of FIG. 4, the first drive control unit 141 controls the timing of the drive signal (DAC signal), pulse width modulation signal (PWM signal), and inverting pulse width modulation signal (XPWM signal) input to the drive control unit 141. ,Output. The pulse width modulation signal (PWM signal) is input to the gate electrode of the p-channel TFT of the 4-terminal switch element 84 in the second drive control unit 142 and is input to the gate electrode of the n-channel TFT 85 to perform inverting pulse width modulation. The signal (XPWM signal) is input to the gate electrode of the n-channel TFT of the 4-terminal switch element 84 in the second drive control unit 142.
バイパス回路は、ｎチャネルＴＦＴ８７であるが、これに限らずｐチャネルＴＦＴ等であってもよく、パルス幅変調信号（ＰＷＭ信号）によって導通状態を制御できるものであればよい。 The bypass circuit is an n-channel TFT 87, but is not limited to this, and may be a p-channel TFT or the like, as long as the conduction state can be controlled by a pulse width modulation signal (PWM signal).
本発明の発光装置は、例えばその発光ダイオード素子３３ａの発光部が有機発光層を有するものであるが、発光部は、第１の電極層、有機発光層、第２の電極層が積層されて構成される。陽極である第１の電極層に用いられる透明電極は、インジウム錫酸化物（ＩＴＯ）、インイジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、リン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透光性を有する材料から成る。陰極である第２の電極層は、Ａｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る。 In the light emitting device of the present invention, for example, the light emitting portion of the light emitting diode element 33a has an organic light emitting layer, and the light emitting portion is formed by laminating a first electrode layer, an organic light emitting layer, and a second electrode layer. It is composed. The transparent electrodes used for the first electrode layer, which is the anode, include indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide with silicon oxide added (ITSO), zinc oxide (ZnO), and the like. It is a conductive material such as silicon (Si) containing phosphorus and boron and is made of a translucent material. The second electrode layer, which is a cathode, is made of Al, Al-Li alloy, Mg-Ag alloy (containing about 5 to 10% by weight of Ag), Mg-Cu alloy (containing about 5 to 10% by weight of Cu), or the like. It is composed of metals and alloys that have a low work function of about 4.0 V or less and have light-shielding and light-reflecting properties.
有機発光層は、バックライトが不要な自発光型の有機電界発光性を有するものである。例えば有機発光層は数１００ｎｍ程度の厚みを有する積層構造体であり、陰極側から電子輸送層、発光層、正孔輸送層、正孔注入層、陽極を積層したものである。電極層間の各層の厚みは数ｎｍ〜数１００ｎｍ程度である。電極層を含む厚みは１μｍ程度である。有機発光層の発光層の発光材料としては、低分子蛍光色素材料、蛍光性の高分子材料、金属錯体材料等が採用し得る。 The organic light emitting layer has a self-luminous organic electroluminescent property that does not require a backlight. For example, the organic light emitting layer is a laminated structure having a thickness of about several hundred nm, and is formed by laminating an electron transport layer, a light emitting layer, a hole transport layer, a hole injection layer, and an anode from the cathode side. The thickness of each layer between the electrode layers is about several nm to several hundred nm. The thickness including the electrode layer is about 1 μm. As the light emitting material of the light emitting layer of the organic light emitting layer, a low molecular weight fluorescent dye material, a fluorescent polymer material, a metal complex material and the like can be adopted.
発光層に正孔を注入しやすくするためには発光層のイオン化エネルギーが６．０ｅＶ以下であることがよく、発光層に電子を注入しやすくするためには発光層の電子親和力が２．５ｅＶ以上であることがよい。発光層の発光材料としては、トリス（8-キノリノラト）アルミニウム錯体（Ａｌｑ）、ビス（ベンゾキノリノラト）ベリリウム錯体（ＢｅＢｑ）、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体（Ｅｕ（ＤＢＭ）3（Ｐｈｅｎ））、ジトルイルビニルビフェニル（ＤＴＶＢｉ）などがある。高分子材料としては、蛍光性のポリ（p−フェニレンビニレン）、ポリアルキルチオフェン等のπ共役高分子があり、これらの高分子材料は置換基の導入によってキャリア輸送性を制御することができる。電子輸送層の材料としては、アントラキノジメタン誘導体、ジフェニルキノン誘導体、オキサジアゾール誘導体、ペリレンテトラカルボン酸誘導体等が採用し得る。正孔輸送層の材料としては、1,1-ビス（4-ジ-p-アミノフェニル）シクロヘキサン、トリフェニルアミン誘導体、カルバゾール誘導体等が採用し得る。正孔輸送層に正孔を注入する正孔注入層の材料としては、銅フタロシアニン、無金属フタロシアニン、芳香族ジアミン等が採用し得る。 The ionization energy of the light emitting layer is preferably 6.0 eV or less in order to facilitate injection of holes into the light emitting layer, and the electron affinity of the light emitting layer is 2.5 eV to facilitate injection of electrons into the light emitting layer. That should be the above. As the light emitting material of the light emitting layer, tris (8-quinolinolato) aluminum complex (Alq), bis (benzoquinolinolato) berylium complex (BeBq), tri (dibenzoylmethyl) phenanthroline europium complex (Eu (DBM) 3 (Phen) )), Ditryl vinyl biphenyl (DTBI) and the like. Examples of the polymer material include π-conjugated polymers such as fluorescent poly (p-phenylene vinylene) and polyalkylthiophene, and the carrier transportability of these polymer materials can be controlled by introducing a substituent. As the material of the electron transport layer, an anthracinodimethane derivative, a diphenylquinone derivative, an oxadiazole derivative, a perylenetetracarboxylic acid derivative and the like can be adopted. As the material of the hole transport layer, 1,1-bis (4-di-p-aminophenyl) cyclohexane, a triphenylamine derivative, a carbazole derivative and the like can be adopted. As the material of the hole injection layer for injecting holes into the hole transport layer, copper phthalocyanine, metal-free phthalocyanine, aromatic diamine and the like can be adopted.
第１の電極層、有機発光層、第２の電極層は、蒸着法、スパッタリング法等の薄膜形成法等によって形成され得る。例えば、第１の電極層はスパッタリング法等によって形成でき、有機発光層は真空蒸着法、インクジェット法、スピンコート法、印刷法等によって形成でき、第２の電極層は電子ビーム（Electron Beam：ＥＢ）蒸着法、スパッタリング法等によって形成できる。 The first electrode layer, the organic light emitting layer, and the second electrode layer can be formed by a thin film forming method such as a vapor deposition method or a sputtering method. For example, the first electrode layer can be formed by a sputtering method or the like, the organic light emitting layer can be formed by a vacuum deposition method, an inkjet method, a spin coating method, a printing method or the like, and the second electrode layer is an electron beam (EB). ) It can be formed by a vapor deposition method, a sputtering method, or the like.
発光ダイオード素子３３ａを駆動制御等する各ＴＦＴは、基板側から、ゲート電極、ゲート絶縁膜、チャネル部としてのポリシリコン膜及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域から成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜、ソース電極及びドレイン電極が、順次積層された構成を有している。ＴＦＴを構成する半導体は低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）、アモルファスシリコン、インジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide：ＩＧＺＯ）等の酸化物半導体などから成っていてもよい。またＴＦＴは、ゲート電極がチャネル部の下方にあるボトムゲート型のＴＦＴであるか、またはゲート電極がチャネル部の上方にあるトップゲート型のＴＦＴであってもよく、さらにゲート電極がチャネル部の下方及び上方の双方にあるダブルゲート型のＴＦＴであってもよい。トップゲート型のＴＦＴ、ダブルゲート型のＴＦＴは、一般に遮光性を有する金属等から成るゲート電極がチャネル部の上方にあるので、チャネル部に光が入り込むことをより抑えることができ好適である。 Each TFT that drives and controls the light emitting diode element 33a is a high-concentration impurity in which impurities are contained in the gate electrode, the gate insulating film, the polysilicon film as the channel portion, and the polysilicon at a higher concentration than the channel portion from the substrate side. A semiconductor film composed of regions, an insulating film composed of silicon nitride (SiN x ), silicon oxide (SiO 2 ), and the like, a source electrode, and a drain electrode are sequentially laminated. The semiconductor constituting the TFT may be made of an oxide semiconductor such as low-Temperature Poly Silicon (LTPS), amorphous silicon, and Indium Gallium Zinc Oxide (IGZO). Further, the TFT may be a bottom gate type TFT in which the gate electrode is below the channel portion, or a top gate type TFT in which the gate electrode is above the channel portion, and the gate electrode is in the channel portion. It may be a double-gate type TFT located both below and above. Top-gate type TFTs and double-gate type TFTs are suitable because a gate electrode made of a metal or the like having a light-shielding property is generally located above the channel portion, so that light can be further suppressed from entering the channel portion.
なお、本発明の発光装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良が施されていてもよい。 The light emitting device of the present invention is not limited to the above embodiment, and may be appropriately modified or improved.
本発明の発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）、光通信装置等に好適に用いられる。本発明の発光装置は、例えばＯＬＥＤＰＨとして構成する場合、長板状の基板の長手方向に複数の発光ダイオード素子を列状に並ぶように形成する。また、基板上に複数の発光ダイオード素子を２次元的（平面的）に並ぶように配置することによって有機ＥＬ表示装置として構成し得る。さらに本発明の発光装置を用いた有機ＥＬ表示装置は、各種の電子機器に適用できる。その電子機器としては、照明装置、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用表示装置、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。 The light emitting device of the present invention is suitably used for an organic LED printer head (OLEDPH), an optical communication device, and the like. When the light emitting device of the present invention is configured as, for example, OLEDPH, a plurality of light emitting diode elements are formed in a row in the longitudinal direction of a long plate-shaped substrate. Further, by arranging a plurality of light emitting diode elements on the substrate so as to be arranged two-dimensionally (planarly), it can be configured as an organic EL display device. Further, the organic EL display device using the light emitting device of the present invention can be applied to various electronic devices. The electronic devices include lighting devices, automobile route guidance systems (car navigation systems), ship route guidance systems, aircraft route guidance systems, instrument indicators for vehicles such as automobiles, instrument panels, smartphone terminals, mobile phones, and tablets. Terminals, personal digital assistants (PDAs), video cameras, digital still cameras, electronic notebooks, electronic books, electronic dictionaries, personal computers, copying machines, terminal devices for game machines, televisions, product display tags, price display tags, industrial use Programmable display devices, car audio, digital audio players, facsimiles, printers, automated teller machines (ATMs), vending machines, medical displays, head mount displays (HMDs), digital display watches, smart watches, etc. is there.
３３ａ 発光ダイオード素子
４４ａ ｐチャネルＴＦＴ
８６ ｎチャネルＴＦＴ
１００ 駆動制御部
１２１，１３１，１４１ 第１の駆動制御部
１２２，１３２，１４２ 第２の駆動制御部
ＤＡＣ 駆動信号出力部
ＰＷＭ パルス幅変調部
Ｖａ 電源部
Ｖｃ 接地部
33a light emitting diode element 44a p channel TFT
86 n channel TFT
100 Drive control unit 121, 131, 141 First drive control unit 122, 132, 142 Second drive control unit DAC Drive signal output unit PWM pulse width modulation unit Va Power supply unit Vc Grounding unit
Claims (8)
前記接地部に接続された発光素子と、
前記電源部と前記発光素子とを接続する接続線上に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子と、
前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極と前記スイッチ素子に接続された駆動制御部と、を有しており、
前記駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態としたときに、前記ｐチャネル薄膜トランジスタをリセットする発光装置。 Power supply unit, grounding unit, drive signal output unit,
The light emitting element connected to the grounding portion and
A p-channel thin film transistor and a switch element connected in series on a connection line connecting the power supply unit and the light emitting element.
It has a drive signal output unit, a gate electrode of the p-channel thin film transistor, and a drive control unit connected to the switch element.
The drive control unit controls the on / off of the switch element, and is a light emitting device that resets the p-channel thin film transistor when the switch element is turned off.
前記電源部と前記接地部とを接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、スイッチ素子、ｐチャネル薄膜トランジスタおよび発光素子と、
前記スイッチ素子および前記駆動信号出力部に接続された第１の駆動制御部と、
前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第２の接続線上に接続された第２の駆動制御部と、を有しており、
前記第１の駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定し、
前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットする発光装置。 Power supply unit, grounding unit, drive signal output unit,
A switch element, a p-channel thin film transistor, and a light emitting element connected in series in the following order from the power supply unit side on a first connection line connecting the power supply unit and the grounding unit.
A first drive control unit connected to the switch element and the drive signal output unit,
It has a second drive control unit connected on a second connection line connecting the drive signal output unit and the gate electrode of the p-channel thin film transistor.
The first drive control unit controls the on / off of the switch element, and sets the off period of the light emitting element by turning the switch element into an off state.
The second drive control unit is a light emitting device that resets the p-channel thin film transistor during the off period.
前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットする請求項５に記載の発光装置。 The first drive control unit controls input and non-input of a drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film, and when the drive signal is not input, the first drive control unit controls the input and non-input. A first off period in which the switch element is turned off and a second off period in which the switch element is turned off when the drive signal is input are set.
The light emitting device according to claim 5, wherein the second drive control unit resets the p-channel thin film transistor in each of the first off period and the second off period.
前記電源部と前記接地部を接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、ｐチャネル薄膜トランジスタ、スイッチ素子および発光素子と、
前記ｐチャネル薄膜トランジスタと前記スイッチ素子との間の前記第１の接続線から分岐し前記接地部に接続される第２の接続線上に、前記スイッチ素子と並列に接続されたバイパス回路と、
前記スイッチ素子、前記バイパス回路および前記駆動信号出力部に接続された第１の駆動制御部と、
前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第３の接続線上に接続された第２の駆動制御部と、を有しており、
前記第１の駆動制御部は、前記スイッチ素子のオン、オフおよび前記バイパス回路の導通、非導通を制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定するとともに、前記バイパス回路を導通状態とし、
前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す発光装置。 Power supply unit, grounding unit, drive signal output unit,
A p-channel thin film transistor, a switch element, and a light emitting element connected in series from the power supply side to the first connection line connecting the power supply unit and the grounding unit in the following order.
A bypass circuit connected in parallel with the switch element on a second connection line branched from the first connection line between the p-channel thin film transistor and the switch element and connected to the grounding portion.
A first drive control unit connected to the switch element, the bypass circuit, and the drive signal output unit,
It has a second drive control unit connected on a third connection line connecting the drive signal output unit and the gate electrode of the p-channel thin film transistor.
The first drive control unit controls on / off of the switch element and conduction / non-conduction of the bypass circuit, and sets the off period of the light emitting element by turning off the switch element. At the same time, the bypass circuit is made conductive.
The second drive control unit is a light emitting device that resets the p-channel thin film transistor and allows a current to flow through the p-channel thin film transistor and the bypass circuit during the off period.
前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す請求項７に記載の発光装置。 The first drive control unit controls input and non-input of a drive signal output from the drive signal output unit and input to the gate electrode of the p-channel thin film transistor, and when the drive signal is not input, the first drive control unit controls the input and non-input. A first off period in which the switch element is turned off and a second off period in which the switch element is turned off when the drive signal is input are set, and the first off period and the said In each of the second off periods, the bypass circuit is brought into a conductive state.
7. The second drive control unit resets the p-channel thin film transistor and causes a current to flow through the p-channel thin film transistor and the bypass circuit in each of the first off period and the second off period. The light emitting device according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017148118A JP6787849B2 (en) | 2017-07-31 | 2017-07-31 | Light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017148118A JP6787849B2 (en) | 2017-07-31 | 2017-07-31 | Light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019025797A JP2019025797A (en) | 2019-02-21 |
| JP6787849B2 true JP6787849B2 (en) | 2020-11-18 |
Family
ID=65475288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017148118A Active JP6787849B2 (en) | 2017-07-31 | 2017-07-31 | Light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6787849B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4123625A4 (en) * | 2020-03-17 | 2024-04-17 | Kyocera Corp | Light-emitting device |
-
2017
- 2017-07-31 JP JP2017148118A patent/JP6787849B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019025797A (en) | 2019-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10909920B2 (en) | Pixel driving circuit, pixel driving method, and display device | |
| KR100536235B1 (en) | Light emitting display device and driving method thereof | |
| KR101152120B1 (en) | Display device and driving method thereof | |
| JP4869497B2 (en) | Display device | |
| JP4150012B2 (en) | Organic electroluminescence display panel | |
| US11322082B2 (en) | Pixel driving circuit including compensation elements and method and display device | |
| US7773055B2 (en) | Display device and driving method thereof | |
| WO2016165529A1 (en) | Pixel circuit and driving method therefor, and display device | |
| TW201731095A (en) | Displays with silicon and semiconducting oxide thin-film transistors | |
| KR20010104294A (en) | Light-Emitting Device and Electric Appliance | |
| CN110100275B (en) | Pixel array substrate, driving method thereof, display panel and display device | |
| CN114255706A (en) | Pixel circuit with reduced sensitivity to diode-connected switch threshold variations | |
| JP6787849B2 (en) | Light emitting device | |
| JP2009199078A (en) | Image display system | |
| JP6737637B2 (en) | Light emitting device | |
| JP6506103B2 (en) | Light emitting device | |
| JP6711667B2 (en) | Light emitting device | |
| JP6825989B2 (en) | Light emitting device | |
| JP6888954B2 (en) | Light emitting device | |
| JP5315382B2 (en) | Display device | |
| JP6612601B2 (en) | Light emitting device | |
| JP6691023B2 (en) | Light emitting device | |
| JP6747847B2 (en) | Light emitting device | |
| CN114333699B (en) | Pixel driving circuit and display substrate | |
| JP2017084698A (en) | Light-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20181017 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6787849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |