JP6777029B2 - Silicon wafer and its manufacturing method - Google Patents
Silicon wafer and its manufacturing method Download PDFInfo
- Publication number
- JP6777029B2 JP6777029B2 JP2017134917A JP2017134917A JP6777029B2 JP 6777029 B2 JP6777029 B2 JP 6777029B2 JP 2017134917 A JP2017134917 A JP 2017134917A JP 2017134917 A JP2017134917 A JP 2017134917A JP 6777029 B2 JP6777029 B2 JP 6777029B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- amount
- warp
- warpage
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体デバイスの基板材料となるシリコンウェーハ及びその製造方法に関し、特に、３次元ＮＡＮＤフラッシュメモリ（以下、「３ＤＮＡＮＤ」という）等の高積層型半導体デバイスの基板材料として好適なシリコンウェーハ及びその製造方法に関するものである。 The present invention relates to a silicon wafer as a substrate material for a semiconductor device and a method for manufacturing the same, and in particular, a silicon wafer suitable as a substrate material for a highly laminated semiconductor device such as a three-dimensional NAND flash memory (hereinafter referred to as “3D NAND”). It relates to the manufacturing method.
最近３ＤＮＡＮＤが注目されている。３ＤＮＡＮＤはメモリセルアレイを縦方向に積層化したＮＡＮＤメモリであり、積層数（ワード線の層数）を例えば64層とすることでシングルダイ当たり512Gbit（64GB）という非常に大きな記憶容量を実現可能である。また従来のプレーナ型のＮＡＮＤメモリのように平面方向の密度を上げるのではなく、高さ方向の密度を上げることによって大容量化のみならず書き込み速度の向上や省電力化にも優れた高性能なフラッシュメモリを提供することができる。 Recently, 3D NAND has been attracting attention. 3D NAND is a NAND memory in which memory cell arrays are stacked in the vertical direction, and by setting the number of layers (word line layers) to, for example, 64 layers, it is possible to realize a very large storage capacity of 512 Gbit (64 GB) per single die. is there. In addition, instead of increasing the density in the plane direction as in the conventional planar NAND memory, increasing the density in the height direction not only increases the capacity but also improves the writing speed and power saving. Flash memory can be provided.
半導体デバイスの製造ではデバイス構造を形成するために酸化膜、窒化膜、金属膜等の様々な材料の膜がシリコンウェーハ上に積層される。このような積層膜は、膜の性質と工程条件によって異なる膜応力を有することになり、積層膜の膜応力によってシリコンウェーハには反りが発生する。特に、３ＤＮＡＮＤでは個々のメモリ素子を垂直に数十個以上重ねて作るため、それに伴い積層膜の数も幾何学的に増えてくることで、それに比例して膜応力も膨大に増加してシリコンウェーハの反りも大きく増加する。デバイス工程中にシリコンウェーハが大きく反ることで、成膜、加工、検査などの後続工程での処理が出来ない等の不具合が生じてしまう。 In the manufacture of semiconductor devices, films of various materials such as an oxide film, a nitride film, and a metal film are laminated on a silicon wafer in order to form a device structure. Such a laminated film has different film stresses depending on the properties of the film and the process conditions, and the film stress of the laminated film causes the silicon wafer to warp. In particular, in 3D NAND, since dozens or more of individual memory elements are vertically stacked, the number of laminated films increases geometrically, and the film stress increases enormously in proportion to silicon. Warpage of the wafer also increases significantly. If the silicon wafer is greatly warped during the device process, problems such as inability to process in subsequent processes such as film formation, processing, and inspection will occur.
３層以上の配線層を有する半導体装置の製造に関して、例えば特許文献１には、製造装置に依存せずかつ特殊層間膜の工程を用いることなく、シリコン基板の反りを所定値以下に抑えることが可能な半導体装置の製造方法が記載されている。この製造方法では、シリコン基板の厚さをT（μｍ）、直径をD（インチ）とし、配線層数をｎとして、
T≧62.4×D×[1.6(n-1)+1.0]1/2
を満足する厚さを満足するシリコン基板を用いて半導体装置を製造する。
Regarding the manufacture of a semiconductor device having three or more wiring layers, for example, in Patent Document 1, it is possible to suppress the warp of a silicon substrate to a predetermined value or less without depending on the manufacturing device and without using a special interlayer film process. A possible method for manufacturing a semiconductor device is described. In this manufacturing method, the thickness of the silicon substrate is T (μm), the diameter is D (inch), and the number of wiring layers is n.
T ≧ 62.4 × D × [1.6 (n-1) +1.0] 1/2
A semiconductor device is manufactured using a silicon substrate that satisfies the thickness.
また特許文献２、３には、中央部が凹んだお椀状の反りが付与されたエピタキシャル成長用シリコンウェーハの表面にエピタキシャル層を形成することにより、平坦度の高いエピタキシャルシリコンウェーハを製造する方法が記載されている。 Further, Patent Documents 2 and 3 describe a method for manufacturing an epitaxial silicon wafer having a high flatness by forming an epitaxial layer on the surface of a bowl-shaped warp having a recessed central portion. Has been done.
しかしながら、特許文献１に記載の半導体装置の製造方法は、配線層の膜応力が変わらないことを前提にしておりその工程依存性を無視している。実際には工程条件によって膜応力が変動しているので、単純に配線層数だけで反り量を評価することはできず、適用が難しい。また12インチシリコンウェーハにおいて配線層数を500層とする場合、上記計算式によればシリコンウェーハの厚さT≧777.1μｍを満足すればよいことになるが、これは12インチウェーハの標準の厚さである775μｍと殆ど変わらず、反りを抑える効果が見込めないことは明らかである。 However, the method for manufacturing a semiconductor device described in Patent Document 1 is based on the premise that the film stress of the wiring layer does not change, and ignores the process dependence. Actually, since the film stress fluctuates depending on the process conditions, it is not possible to evaluate the amount of warpage simply by the number of wiring layers, and it is difficult to apply. Further, when the number of wiring layers is 500 in a 12-inch silicon wafer, it is sufficient to satisfy the silicon wafer thickness T ≥ 777.1 μm according to the above formula, which is the standard thickness of a 12-inch wafer. It is almost the same as 775 μm, and it is clear that the effect of suppressing warpage cannot be expected.
また、特許文献２、３に記載の技術は、エピタキシャル成長後のウェーハの反りを低減するために予め反りを持ったエピタキシャル成長用ウェーハを用いる方法であって、デバイス工程中のウェーハの反りを低減するものではない。すなわち、このようなエピタキシャルウェーハに半導体デバイス層を形成することによってウェーハが反ったとしてもエピタキシャルウェーハ自体が反りの抑制に寄与することはない。またエピタキシャル成長工程をデバイス工程の一部と見做したとしても、低減しようとする反り量に対して作り込む形状の反り量を計算する方法については明らかで無い。また、ウェーハがお椀状に反る場合のみで、鞍型に反るウェーハの場合には適用できない。 Further, the techniques described in Patent Documents 2 and 3 are a method of using an epitaxial growth wafer having a warp in advance in order to reduce the warp of the wafer after epitaxial growth, and reduce the warp of the wafer during the device process. is not. That is, even if the wafer is warped by forming the semiconductor device layer on such an epitaxial wafer, the epitaxial wafer itself does not contribute to the suppression of warpage. Further, even if the epitaxial growth process is regarded as a part of the device process, it is not clear how to calculate the amount of warpage of the shape to be created with respect to the amount of warpage to be reduced. Further, it is applicable only when the wafer warps like a bowl, and cannot be applied when the wafer warps like a saddle.
シリコンウェーハの厚さ、形状などの仕様は、事前に反り量や反り形状とは関係なく規定されている。そのため、デバイス工程中にシリコンウェーハの反りが発生してもシリコンウェーハの仕様変更の基準がなく、ウェーハの反りに対応することはできなかった。 Specifications such as the thickness and shape of the silicon wafer are specified in advance regardless of the amount of warpage and the warp shape. Therefore, even if the silicon wafer is warped during the device process, there is no standard for changing the specifications of the silicon wafer, and it is not possible to cope with the warp of the wafer.
したがって、本発明の目的は、３ＤＮＡＮＤ等の半導体デバイスの製造工程中に生じるウェーハの反りを低減し、ウェーハが大きく反ることによって不具合が有った後続工程を問題なく実施することが可能なシリコンウェーハ及びその製造方法を提供することにある。 Therefore, an object of the present invention is silicon that can reduce the warpage of a wafer that occurs during a manufacturing process of a semiconductor device such as 3D NAND, and can carry out a subsequent process that has a problem due to a large warp of the wafer without any problem. To provide a wafer and a method for manufacturing the wafer.
上記課題を解決するため、本発明によるシリコンウェーハの製造方法は、シリコンウェーハの一方の主面に半導体デバイス層を構成する多層膜を成膜するデバイス工程において前記シリコンウェーハがお椀型又は鞍型に反る場合に、前記デバイス工程中に反るシリコンウェーハの反り改善量ｙを確保するために必要な前記シリコンウェーハの初期反り量ｘｉを求め、シリコン単結晶インゴットを加工して前記デバイス工程中に生じる反りと同一形状で逆向きに反った前記初期反り量ｘｉを有するシリコンウェーハを製造することを特徴とする。 In order to solve the above problems, in the method for manufacturing a silicon wafer according to the present invention, the silicon wafer is made into a bowl shape or a saddle shape in a device process for forming a multilayer film constituting a semiconductor device layer on one main surface of the silicon wafer. In the case of warping, the initial warp amount x i of the silicon wafer required to secure the warp improvement amount y of the silicon wafer that warps during the device process is obtained, and the silicon single crystal ingot is processed during the device process. characterized in that the production of silicon wafers having the initial warpage x i warped in the opposite direction in the warp and the same shape occurring.
本発明において、前記シリコンウェーハの初期反り量ｘｉ、前記シリコンウェーハの反り改善量ｙ、係数ａとするとき、ｙ＝ａｘｉの計算式に基づいて前記初期反り量ｘｉを求めることが好ましい。 In the present invention, when the initial warp amount x i of the silicon wafer, the warp improvement amount y of the silicon wafer, and the coefficient a are set, it is preferable to obtain the initial warp amount x i based on the calculation formula of y = ax i. ..
本発明において、前記シリコンウェーハの初期反り量ｘｉの計算に用いる前記係数ａは、前記デバイス工程中に生じる前記シリコンウェーハの反りの種類の反り量ｘに基づいて定められる１以下の値であることが好ましい。係数ａをデバイス工程により生じるウェーハの反り量に応じた１以下の値とすることで、できるだけ小さな初期反り量としながら大きな反り改善効果を発揮させることができる。 In the present invention, the coefficient a used in calculating the initial warp amount x i of the silicon wafer is a value of 1 or less determined based on the warp amount x of the type of warp of the silicon wafer generated during the device process. Is preferable. By setting the coefficient a to a value of 1 or less according to the amount of warpage of the wafer generated by the device process, it is possible to exert a large warp improvement effect while making the initial amount of warpage as small as possible.
前記デバイス工程において前記シリコンウェーハがお椀型に反る場合に、前記シリコンウェーハの初期形状は、前記デバイス工程中の反りの方向とは逆向きのお椀型であることが好ましい。すなわち、前記シリコンウェーハが下凸のお椀型に反る場合には、前記シリコンウェーハの初期形状を上凸のお椀型にすることが好ましく、前記シリコンウェーハが上凸のお椀型に反る場合には、前記シリコンウェーハの初期形状を下凸のお椀型にすることが好ましい。この場合において、前記反り量ｘと前記係数ａとの第１の関係式：ａ＝−３．０×１０７ｘ２＋０．０００１ｘ＋１に基づいて、前記反り量ｘに応じて変化する前記係数ａを計算し、当該係数ａを用いてお椀型に反るシリコンウェーハの反り改善量ｙを算出することが好ましい。これによれば、ウェーハのお椀型の反りの低減に適したウェーハの形状及び初期反り量を求めることができる。 When the silicon wafer warps in the bowl shape in the device process, the initial shape of the silicon wafer is preferably a bowl shape in the direction opposite to the warping direction in the device process. That is, when the silicon wafer warps in a downward convex bowl shape, it is preferable that the initial shape of the silicon wafer has an upward convex bowl shape, and when the silicon wafer warps in an upward convex bowl shape. It is preferable that the initial shape of the silicon wafer is a downward-convex bowl shape. In this case, the coefficient a that changes according to the warp amount x based on the first relational expression: a = −3.0 × 10 7 x 2 + 0.0001 x + 1 between the warp amount x and the coefficient a. It is preferable to calculate the warp improvement amount y of the silicon wafer that warps in a bowl shape by using the coefficient a. According to this, it is possible to obtain the shape of the wafer and the initial amount of warpage suitable for reducing the bowl-shaped warp of the wafer.
前記デバイス工程において前記シリコンウェーハが鞍型に反る場合に、前記シリコンウェーハの初期形状は、前記デバイス工程中の反りの方向とは逆向きの鞍型であることが好ましい。この場合において、前記反り量ｘと前記係数ａとの第２の関係式：ａ＝−４．０×１０７ｘ２−０．０００２ｘ＋１に基づいて、前記反り量ｘに応じて変化する前記係数ａを計算し、当該係数ａを用いて鞍型に反るシリコンウェーハの反り改善量ｙを算出することが好ましい。これによれば、ウェーハの鞍型の反りの低減に適したウェーハの形状及び初期反り量を求めることができる。 When the silicon wafer warps in the saddle shape in the device process, the initial shape of the silicon wafer is preferably a saddle shape in the direction opposite to the warp direction in the device process. In this case, the second relational expression between the coefficient a and the warp amount x: the coefficient on the basis of a = -4.0 × 10 7 x 2 -0.0002x + 1, changes according to the amount of warpage x It is preferable to calculate a and use the coefficient a to calculate the warp improvement amount y of the silicon wafer that warps in the saddle shape. According to this, it is possible to obtain the shape of the wafer and the initial amount of warpage suitable for reducing the saddle-shaped warp of the wafer.
本発明において、前記半導体デバイス層は３ＤＮＡＮＤフラッシュメモリを含むことが好ましい。上記のように、３ＤＮＡＮＤフラッシュメモリはメモリセルアレイの積層数が非常に多いためウェーハの反りの問題が顕著である。すなわち、デバイス工程が進んで積層数が増加するとウェーハの反りも徐々に増加し、最上層に到達する前にウェーハの反り量が許容範囲を超えてこれ以上デバイス工程を進めることができなくなる事態が生じる。しかし本発明によれば、デバイスを形成する前のウェーハの段階からウェーハの反りを押さえ込む対策を講じることで反りの問題を改善することができ、デバイス工程を進めることが出来なくなる事態を回避することができる。 In the present invention, the semiconductor device layer preferably includes a 3D NAND flash memory. As described above, the 3D NAND flash memory has a large number of stacked memory cell arrays, so that the problem of wafer warpage is remarkable. That is, as the device process progresses and the number of layers increases, the warp of the wafer also gradually increases, and the amount of warpage of the wafer exceeds the allowable range before reaching the uppermost layer, and the device process cannot proceed any further. Occurs. However, according to the present invention, it is possible to improve the problem of warpage by taking measures to suppress the warp of the wafer from the stage of the wafer before forming the device, and to avoid the situation where the device process cannot proceed. Can be done.
また、本発明によるシリコンウェーハは、デバイス工程で一方の主面に半導体デバイス層を構成する多層膜が形成され、前記多層膜の膜応力によってお椀型又は鞍型に反るシリコンウェーハであって、前記膜応力によって生じる反りとは逆向きに反った初期形状を有することを特徴とする。本発明によれば、デバイス工程中の膜応力によりシリコンウェーハがお椀型又は鞍型に反る場合であっても、デバイス工程中に生じる反りとは逆向きで同一形状の反りがシリコンウェーハに予め付与されるようにシリコンウェーハの初期形状が作り込まれているので、デバイス工程中に生じるシリコンウェーハの反り量を所定値以下に低減することができる。 Further, the silicon wafer according to the present invention is a silicon wafer in which a multilayer film constituting a semiconductor device layer is formed on one main surface in a device process, and the silicon wafer warps in a bowl shape or a saddle shape due to the film stress of the multilayer film. It is characterized by having an initial shape that warps in the direction opposite to the warp caused by the film stress. According to the present invention, even when the silicon wafer warps in a bowl shape or a saddle shape due to film stress during the device process, the silicon wafer is preliminarily warped in the opposite direction to the warp generated during the device process and has the same shape. Since the initial shape of the silicon wafer is formed so as to be imparted, the amount of warpage of the silicon wafer generated during the device process can be reduced to a predetermined value or less.
本発明において、前記シリコンウェーハの初期反り量は２００μｍ以下であることが好ましい。初期反り量が２００μｍ以下であればシリコンウェーハの初期形状の反りによって成膜、加工、検査などの後続工程での処理が出来ない等の不具合が生じてしまう事態を回避することができる。 In the present invention, the initial warpage amount of the silicon wafer is preferably 200 μm or less. When the initial warpage amount is 200 μm or less, it is possible to avoid a situation in which a problem such as inability to perform processing in subsequent processes such as film formation, processing, and inspection due to warpage of the initial shape of the silicon wafer occurs.
本発明によれば、デバイス工程中に生じるウェーハの反りを低減することができ、ウェーハが大きく反ることによって不具合が有った後続工程を問題なく実施することが可能なシリコンウェーハ及びその製造方法を提供することができる。 According to the present invention, it is possible to reduce the warpage of the wafer that occurs during the device process, and it is possible to carry out the subsequent process that has a problem due to the large warp of the wafer without any problem. Can be provided.
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図１は、平坦なシリコンウェーハに膜応力を付与したときに生じる反りの種類を説明するための模式図であって、（ａ）はお椀型の反り、（ｂ）は鞍型の反りをそれぞれ示している。 FIG. 1 is a schematic diagram for explaining the types of warpage that occurs when a film stress is applied to a flat silicon wafer. FIG. 1A is a bowl-shaped warp, and FIG. 1B is a saddle-shaped warp. Shown.
シリコンウェーハの反り方にはお椀型と鞍型の２種類がある。平坦なシリコンウェーハに膜応力を付与したとき、等方性の膜応力であれば図１（ａ）に示すようにお椀型の反りが発生し、異方性の膜応力であれば図１（ｂ）に示すように鞍型の反りが発生する。ここで、お椀型とは、ウェーハの外周部の全周が中央部よりも上方又は下方に変位した形状のことをいう。また鞍型とは、ウェーハのＸ方向及びＹ方向のいずれか一方の両端部が中央部よりも上方（又は下方）に変位し、ウェーハのＸ方向及びＹ方向のいずれか他方の両端部が中央部よりも下方（又は上方）に変位した形状のことをいう。 There are two types of warping of silicon wafers: bowl type and saddle type. When a film stress is applied to a flat silicon wafer, a bowl-shaped warp occurs as shown in FIG. 1 (a) if the film stress is isotropic, and if the film stress is anisotropic, FIG. 1 ( As shown in b), saddle-shaped warpage occurs. Here, the bowl shape means a shape in which the entire circumference of the outer peripheral portion of the wafer is displaced above or below the central portion. In the saddle shape, both ends of the wafer in either the X direction or the Y direction are displaced above (or below) the central portion, and both ends of the wafer in either the X direction or the Y direction are in the center. A shape that is displaced below (or above) the portion.
図２は、シリコンウェーハに付与される膜応力によるウェーハの反り方の違いを説明するための模式図である。 FIG. 2 is a schematic diagram for explaining the difference in how the wafer warps due to the film stress applied to the silicon wafer.
図２に示すように、反りのない平坦なシリコンウェーハの一方の主面（上面）に半導体デバイスを構成する配線層等の積層膜を成膜すると、当該シリコンウェーハに膜応力が生じ、これにより（ａ）に示すようなお椀型の反り、或いは（ｂ）に示すような鞍型の反りが発生する。このようなウェーハの反りが大きくなると後続工程で様々な問題が生じる。 As shown in FIG. 2, when a laminated film such as a wiring layer constituting a semiconductor device is formed on one main surface (upper surface) of a flat silicon wafer without warpage, film stress is generated in the silicon wafer, which causes film stress. A bowl-shaped warp as shown in (a) or a saddle-shaped warp as shown in (b) occurs. If the warp of such a wafer becomes large, various problems will occur in the subsequent process.
シリコンウェーハが鞍型に反る理由は、シリコンウェーハ上に形成される膜の膜応力の符号が違うことで膜応力の異方性が生じるからである。例えば、図２に示すように、Ｘ方向の圧縮応力が支配的な配線層に加えて、Ｘ方向と直交するＹ方向に引張応力を有する配線層を成膜すると、Ｘ方向の圧縮応力が強調され、シリコンウェーハは鞍型に反ることになる。 The reason why the silicon wafer warps in a saddle shape is that the anisotropy of the film stress occurs due to the difference in the sign of the film stress of the film formed on the silicon wafer. For example, as shown in FIG. 2, when a wiring layer having a tensile stress in the Y direction orthogonal to the X direction is formed in addition to the wiring layer in which the compressive stress in the X direction is dominant, the compressive stress in the X direction is emphasized. The silicon wafer will warp in the saddle shape.
上記のようなデバイス工程中のシリコンウェーハの反りを抑制するため、本実施形態においては、デバイス工程中に生じるシリコンウェーハの反りの向きとは逆向きの反りを有するようにシリコンウェーハの初期形状を予め作り込む。例えば、成膜したときに上凸のお椀型の反り（図２（ａ））が生じる場合には、成膜前のシリコンウェーハには下凸のお椀型の反り（図４参照）を予め付与しておけばよい。逆に成膜したときに下凸のお椀型の反りが生じる場合には、成膜前のシリコンウェーハには上凸のお椀型の反りを予め付与しておけばよい。鞍型の反りの場合もお椀型と同様に考えることができる。 In order to suppress the warp of the silicon wafer during the device process as described above, in the present embodiment, the initial shape of the silicon wafer is set so as to have a warp opposite to the warp direction of the silicon wafer generated during the device process. Make it in advance. For example, when an upward convex bowl-shaped warp (FIG. 2A) occurs when a film is formed, a downward convex bowl-shaped warp (see FIG. 4) is given to the silicon wafer before film formation in advance. You should keep it. On the contrary, when a downwardly convex bowl-shaped warp occurs when the film is formed, the upwardly convex bowl-shaped warp may be imparted to the silicon wafer before the film formation in advance. The saddle-shaped warp can be considered in the same way as the bowl-shaped one.
図３は、本発明の実施の形態によるシリコンウェーハの製造方法を説明するためのフローチャートである。 FIG. 3 is a flowchart for explaining a method for manufacturing a silicon wafer according to an embodiment of the present invention.
図３に示すように、本実施形態によるシリコンウェーハの製造方法は、デバイス工程中に反るシリコンウェーハの反りの種類及び反り量ｘに基づいて、ウェーハの初期反り量ｘｉの計算に用いる係数ａを求める第１ステップＳ１と、シリコンウェーハの反り量ｘに基づいてシリコンウェーハの反り改善量ｙを定める第２ステップＳ２と、シリコンウェーハの反り改善量ｙと初期反り量ｘｉとの関係式ｙ＝ａｘｉに反り改善量ｙ及び係数ａを代入することにより、シリコンウェーハの初期反り量ｘｉを求める第３ステップＳ３と、シリコン単結晶インゴットを加工してデバイス工程中に生じる反りと同一形状で逆向きに反った初期反り量ｘｉを有するシリコンウェーハを製造する第４ステップとを有している。 As shown in FIG. 3, in the method for manufacturing a silicon wafer according to the present embodiment, a coefficient used for calculating the initial warpage amount x i of a wafer based on the type of warpage of the silicon wafer and the warp amount x during the device process. The relational expression between the first step S1 for obtaining a, the second step S2 for determining the warp improvement amount y of the silicon wafer based on the warp amount x of the silicon wafer, and the warp improvement amount y of the silicon wafer and the initial warp amount x i. By substituting the warp improvement amount y and the coefficient a into y = ax i , the third step S3 for obtaining the initial warp amount x i of the silicon wafer is the same as the warp generated during the device process by processing the silicon single crystal ingot. and a fourth step of manufacturing a silicon wafer having an initial warpage x i warped in the opposite direction in the form.
シリコンウェーハの一方の主面に半導体デバイス層を構成する多層膜を成膜する場合、反りの形状は多層膜の膜応力が等方性か異方性かによって異なり、等方性の場合にはお椀型の反り、異方性の場合には鞍型の反りが発生する。ここで、お椀型とは、ウェーハの外周部の全周が中央部よりも上方又は下方に変位した形状のことをいう。また鞍型とは、ウェーハのＸ方向及びＹ方向のいずれか一方の両端部が中央部よりも上方（又は下方）に変位し、ウェーハのＸ方向及びＹ方向のいずれか他方の両端部が中央部よりも下方（又は上方）に変位した形状のことをいう。 When a multilayer film constituting a semiconductor device layer is formed on one main surface of a silicon wafer, the shape of the warp differs depending on whether the film stress of the multilayer film is isotropic or anisotropic, and in the case of isotropic. A bowl-shaped warp or a saddle-shaped warp occurs in the case of anisotropy. Here, the bowl shape means a shape in which the entire circumference of the outer peripheral portion of the wafer is displaced above or below the central portion. In the saddle shape, both ends of the wafer in either the X direction or the Y direction are displaced above (or below) the central portion, and both ends of the wafer in either the X direction or the Y direction are in the center. A shape that is displaced below (or above) the portion.
シリコンウェーハの初期反り量ｘｉの計算方法は、デバイス工程中に発生する反りの種類によって異なる。上記のように、シリコンウェーハの反りはお椀型と鞍型に大別される。デバイス工程においてシリコンウェーハがお椀型に反る場合、ａ＝−４．０×１０７ｘ２−０．０００２ｘ＋１の計算式を用いて係数ａを求めることができ、またデバイス工程においてシリコンウェーハが鞍型に反る場合、ａ＝−３．０×１０７ｘ２＋０．０００１ｘ＋１の計算式を用いて係数ａを求めることができる。このようにして、第１ステップＳ１では、シリコンウェーハの初期反り量ｘｉの計算に用いる係数ａの値を求める。 The calculation method of the initial warp amount x i of the silicon wafer differs depending on the type of warp generated during the device process. As described above, the warp of a silicon wafer is roughly classified into a bowl type and a saddle type. When the silicon wafer warps in a bowl shape in the device process, the coefficient a can be obtained using the formula of a = -4.0 × 10 7 × 2 −0.0002x + 1, and the silicon wafer is saddle in the device process. When the mold is warped, the coefficient a can be obtained by using the formula of a = −3.0 × 10 7 × 2 + 0.0001 × + 1. In this way, in the first step S1, the value of the coefficient a used for calculating the initial warpage amount x i of the silicon wafer is obtained.
シリコンウェーハの反り改善量ｙは、シリコンウェーハの反り量ｘに基づいて決定することができる（第２ステップＳ２）。シリコンウェーハの反り改善量ｙは、シリコンウェーハの反り量ｘと同じ（ｙ＝ｘ）であってもよく、反り量ｘよりも小さくてもよく（ｙ＜ｘ）、反り量ｘよりも大きくてもよい（ｙ＞ｘ）。シリコンウェーハの反り量（Warp）は、測定面から基準面を引いた値の最大値と最小値の差として定義することができる。 The amount of improvement in warpage of the silicon wafer y can be determined based on the amount of warpage x of the silicon wafer (second step S2). The warp improvement amount y of the silicon wafer may be the same as the warp amount x of the silicon wafer (y = x), may be smaller than the warp amount x (y <x), and may be larger than the warp amount x. May be good (y> x). The amount of warp (Warp) of a silicon wafer can be defined as the difference between the maximum value and the minimum value obtained by subtracting the reference surface from the measurement surface.
デバイス工程中に反るシリコンウェーハの反り改善量ｙを確保するために必要なシリコンウェーハの初期反り量ｘｉは、ｙ＝ａｘｉの計算式から求めることができる（第３ステップＳ３）。ただし、シリコンウェーハが最初から反っていることにより生じるデバイス工程の不具合を防ぐため、シリコンウェーハの初期反り量ｘｉは２００μｍ以下であることが好ましい。 The initial warpage amount x i of the silicon wafer required to secure the warp improvement amount y of the silicon wafer during the device process can be obtained from the calculation formula of y = ax i (third step S3). However, in order to prevent defects in the device process caused by the silicon wafer being warped from the beginning, the initial warpage amount x i of the silicon wafer is preferably 200 μm or less.
上記のように、係数ａは、デバイス工程中に反るシリコンウェーハの反りの種類及び反り量ｘによって変化する値である。係数ａは１以下であることが好ましい。ａをデバイス工程により生じるウェーハの反り量に応じた１以下の値とすることで、できるだけ小さな初期反り量としながら大きな反り改善効果を発揮させることができる。 As described above, the coefficient a is a value that changes depending on the type of warpage and the amount of warpage x of the silicon wafer that warps during the device process. The coefficient a is preferably 1 or less. By setting a to a value of 1 or less according to the amount of warpage of the wafer generated by the device process, it is possible to exert a large warp improvement effect while making the initial amount of warpage as small as possible.
こうしてシリコンウェーハの初期反り量ｘｉを求めた後、初期反り量ｘｉを有するシリコンウェーハを製造する（第４ステップＳ４）。通常、シリコンウェーハは、ＣＺ法により育成されたシリコン単結晶インゴットに外周研削、スライス、ラッピング、エッチング、両面研磨、片面研磨、洗浄等の工程を順次行うことにより製造される。 Thus after obtaining the initial warpage x i of the silicon wafer, to produce a silicon wafer with an initial warpage x i (fourth step S4). Usually, a silicon wafer is manufactured by sequentially performing steps such as outer peripheral grinding, slicing, lapping, etching, double-sided polishing, single-sided polishing, and cleaning on a silicon single crystal ingot grown by the CZ method.
実際のシリコンウェーハへの反りの付与は、ワイヤソーを用いたシリコン単結晶インゴットのスライス加工時に行うことができる。ワイヤソーを用いたスライス加工では、インゴットの長手方向の中央部では反りのない平坦なウェーハを容易に切り出すことができるが、インゴットの長手方向の両端部では平坦なウェーハを切り出すことが難しく、反りが発生しやすいことが知られている。通常は一本のインゴットから切り出されるすべてのウェーハにおいて反りがないことが求められており、これまではワイヤソーの設定条件を微妙に調整することでそのような加工を実現してきた。本発明では、このような従来の加工時の問題点を逆に利用することにより、反ったウェーハを意図的に作り出すことができる。またこのように反ったウェーハは、その後の研削、研磨、エッチング等の加工工程によって除去されることはなく、反りのあるウェーハ製品を完成させることが可能である。 The actual warpage of the silicon wafer can be applied at the time of slicing the silicon single crystal ingot using a wire saw. In slicing using a wire saw, a flat wafer without warpage can be easily cut out at the center of the ingot in the longitudinal direction, but it is difficult to cut out a flat wafer at both ends in the longitudinal direction of the ingot, resulting in warpage. It is known to be prone to occur. Normally, it is required that all wafers cut out from one ingot have no warp, and so far, such processing has been realized by finely adjusting the setting conditions of the wire saw. In the present invention, a warped wafer can be intentionally created by reversely utilizing such a problem at the time of conventional processing. Further, such a warped wafer is not removed by subsequent processing steps such as grinding, polishing, and etching, and it is possible to complete a warped wafer product.
こうして製造されたシリコンウェーハは、３ＤＮＡＮＤ等の半導体デバイスの製造工程に送られて半導体デバイスの基板材料となる。 The silicon wafer thus manufactured is sent to a manufacturing process of a semiconductor device such as 3D NAND and becomes a substrate material for the semiconductor device.
上記のように半導体デバイスの製造工程ではシリコンウェーハ上にデバイス構造を形成するために酸化膜、窒化膜、金属膜を含む様々な材料の膜がシリコンウェーハ上に積層される。このように積まれた膜は膜の性質と工程条件によって異なる膜応力を有することになり、積層膜の応力によってはシリコンウェーハに反りが発生する。特に３ＤＮＡＮＤでは個々のメモリ素子を垂直に数十個以上重ねて作るため、それに伴い積層される膜の数も幾何学的に増え、それに比例して膜応力も膨大に増加してシリコンウェーハの反りも大きく増加する。 As described above, in the process of manufacturing a semiconductor device, films of various materials including an oxide film, a nitride film, and a metal film are laminated on the silicon wafer in order to form a device structure on the silicon wafer. The films stacked in this way have different film stresses depending on the properties of the film and the process conditions, and the silicon wafer is warped depending on the stress of the laminated film. In particular, in 3D NAND, since several tens or more of individual memory elements are vertically stacked, the number of films to be laminated increases geometrically, and the film stress increases enormously in proportion to this, resulting in warpage of the silicon wafer. Will also increase significantly.
しかし、本発明ではシリコンウェーハの初期形状を論理的に制御することでデバイス工程中に生じる反りを低減することができ、後続工程を問題なく実施することが可能となる。すなわち、半導体デバイス工程で実際に生じる反り量を元に逆向きの適切な反り量を持つシリコンウェーハを提供することでデバイス工程中の反りを低減することができる。また、シリコンウェーハの反りによって発生する転位などの欠陥の発生を低減又は防止することができる。 However, in the present invention, by logically controlling the initial shape of the silicon wafer, the warp generated during the device process can be reduced, and the subsequent process can be carried out without any problem. That is, by providing a silicon wafer having an appropriate amount of warpage in the opposite direction based on the amount of warpage actually generated in the semiconductor device process, it is possible to reduce the warpage during the device process. Further, it is possible to reduce or prevent the occurrence of defects such as dislocations caused by the warp of the silicon wafer.
膜応力を有する薄膜をシリコンウェーハの主面に形成したときの当該シリコンウェーハの反り形状及び反り量は、有限要素法を用いた応力シミュレーションにより評価することが可能である。薄膜の膜応力の大きさがＸ方向とＹ方向とで同一であれば、成膜後のウェーハの形状は図２（ａ）に示すように上凸のお椀型になる。また薄膜のＸ方向の膜応力が圧縮応力、Ｙ方向の膜応力が引張応力である場合、成膜後のウェーハの形状は図２（ｂ）に示すように鞍型になる。 The warp shape and the amount of warpage of a silicon wafer when a thin film having film stress is formed on the main surface of the silicon wafer can be evaluated by stress simulation using the finite element method. If the magnitude of the film stress of the thin film is the same in the X direction and the Y direction, the shape of the wafer after film formation becomes an upward convex bowl shape as shown in FIG. 2A. When the film stress in the X direction of the thin film is the compressive stress and the film stress in the Y direction is the tensile stress, the shape of the wafer after film formation becomes a saddle shape as shown in FIG. 2 (b).
またシミュレーションでは成膜前のシリコンウェーハの初期形状を、デバイス工程によって生じる反り形状とは反対の形状に設定することが可能である。例えば、成膜によって図２（ａ）のような上凸のお椀型の反りが生じる場合に、シリコンウェーハの初期形状を図４のように下凸のお椀型にすることができる。また成膜によって図２（ｂ）のような鞍型の反りが生じる場合に、シリコンウェーハの初期形状を図６のようにこれとは逆向きの鞍型にすることができる。 Further, in the simulation, it is possible to set the initial shape of the silicon wafer before film formation to a shape opposite to the warped shape generated by the device process. For example, when the film formation causes a warp of an upward convex bowl shape as shown in FIG. 2A, the initial shape of the silicon wafer can be made into a downward convex bowl shape as shown in FIG. Further, when the saddle shape warp as shown in FIG. 2B occurs due to the film formation, the initial shape of the silicon wafer can be made into a saddle shape opposite to this as shown in FIG.
このように、初期形状が異なるシリコンウェーハ上に膜応力を持つ薄膜を形成して有限要素法によるシミュレーションを行うことでシリコンウェーハの形状依存性を求めることが可能である。 In this way, it is possible to obtain the shape dependence of a silicon wafer by forming a thin film having a film stress on silicon wafers having different initial shapes and performing a simulation by the finite element method.
図５は、下凸のお椀型の反りが予め付与されたシリコンウェーハと上凸の反りを発生させる膜応力を有する薄膜との関係を示すグラフであり、横軸はウェーハの初期反り量、縦軸が成膜後のウェーハの反り量である。 FIG. 5 is a graph showing the relationship between a silicon wafer to which a downward-convex bowl-shaped warp is previously applied and a thin film having a film stress that causes an upward-convex warp, and the horizontal axis represents the initial warp amount of the wafer and the vertical axis. The shaft is the amount of warpage of the wafer after film formation.
図５に示すように、シリコンウェーハの初期反り量を増やすほど、成膜後のウェーハの反り量は小さくなることが分かる。特に、反りのない平坦なシリコンウェーハ（初期反り量がゼロ）に成膜したときの反り量が６００μｍであるのに対して、逆向きに反らせたシリコンウェーハの初期反り量が増えるほど、成膜後の反り量が減少してウェーハの反りが抑えられていることが分かる。また、初期反り量を増やしすぎると成膜後の反り量は増加することが分かる。 As shown in FIG. 5, it can be seen that as the initial warp amount of the silicon wafer is increased, the warp amount of the wafer after film formation becomes smaller. In particular, the amount of warpage when a film is formed on a flat silicon wafer without warpage (the initial amount of warpage is zero) is 600 μm, whereas the amount of film formation as the initial amount of warpage of a silicon wafer warped in the opposite direction increases. It can be seen that the amount of warpage afterwards is reduced and the warpage of the wafer is suppressed. It can also be seen that if the initial warp amount is increased too much, the warp amount after film formation increases.
シリコンウェーハの鞍型の反りをシミュレーションで評価する場合、膜応力としてＸ方向の圧縮応力とＹ方向の引張応力の組み合わせ、あるいはその逆の組み合わせを与える必要がある。 When evaluating the saddle-shaped warp of a silicon wafer by simulation, it is necessary to give a combination of compressive stress in the X direction and tensile stress in the Y direction, or vice versa, as the film stress.
図７は、鞍型の反りが予め付与されたシリコンウェーハと逆向きの鞍型の反りを発生させる膜応力を有する薄膜との関係を示すグラフであり、横軸はウェーハの初期反り量、縦軸が成膜後のウェーハの反り量である。 FIG. 7 is a graph showing the relationship between a silicon wafer to which a saddle-shaped warp is previously applied and a thin film having a film stress that causes a saddle-shaped warp in the opposite direction, and the horizontal axis represents the initial warp amount of the wafer and the vertical axis. The shaft is the amount of warpage of the wafer after film formation.
図７に示すように、シリコンウェーハの初期反り量を増やすほど、成膜後のウェーハの反り量は小さくなることが分かる。特に、反りのない平坦なシリコンウェーハ（初期反り量がゼロ）に成膜したときの反り量が６００μｍであるのに対して、逆向きに反らせたシリコンウェーハの初期反り量が増えるほど、成膜後の反り量が減少してウェーハの反りが抑えられていることが分かる。また、初期反り量を増やしすぎると成膜後の反り量は増加することが分かる。 As shown in FIG. 7, it can be seen that as the initial warp amount of the silicon wafer is increased, the warp amount of the wafer after film formation becomes smaller. In particular, the amount of warpage when a film is formed on a flat silicon wafer without warpage (the initial amount of warpage is zero) is 600 μm, whereas the amount of film formation as the initial amount of warpage of a silicon wafer warped in the opposite direction increases. It can be seen that the amount of warpage afterwards is reduced and the warpage of the wafer is suppressed. It can also be seen that if the initial warp amount is increased too much, the warp amount after film formation increases.
以上説明したように、本実施形態によるシリコンウェーハの製造方法は、シリコンウェーハの一方の主面に配線層等の半導体デバイス層を構成する多層膜を成膜して膜応力を付与し、これによりシリコンウェーハがお椀型又は鞍型に反る場合、前記デバイス工程中に生じる反りとは逆向きで同一形状の反りを有することによって前記反りが低減されるようにシリコンウェーハの初期形状を作り込むので、シリコンウェーハ上に半導体デバイスを形成するデバイス工程中に生じるシリコンウェーハの反り量を所定値以下に低減することができる。 As described above, in the method for manufacturing a silicon wafer according to the present embodiment, a multilayer film constituting a semiconductor device layer such as a wiring layer is formed on one main surface of the silicon wafer to apply film stress. When the silicon wafer warps in a bowl shape or a saddle shape, the initial shape of the silicon wafer is created so that the warp is reduced by having a warp of the same shape in the opposite direction to the warp generated during the device process. , The amount of warpage of the silicon wafer generated during the device process of forming the semiconductor device on the silicon wafer can be reduced to a predetermined value or less.
また本実施形態によるシリコンウェーハは、一方の主面に半導体デバイスを含む多層膜が形成されていない初期状態において鞍型の反りが予め付与されているので、シリコンウェーハの一方の主面に配線層等の半導体デバイス層を構成する多層膜を成膜して異方性の膜応力を付与し、これによりシリコンウェーハが鞍型に反る場合であってもその反り量を所定値以下に低減することができる。 Further, in the silicon wafer according to the present embodiment, a saddle-shaped warp is given in advance in the initial state in which a multilayer film containing a semiconductor device is not formed on one main surface, so that a wiring layer is provided on one main surface of the silicon wafer. By forming an anisotropic film stress that constitutes a semiconductor device layer such as, and applying anisotropic film stress, the amount of warpage is reduced to a predetermined value or less even when the silicon wafer warps in a saddle shape. be able to.
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the present invention, and these are also the present invention. It goes without saying that it is included in the range.
例えば、上記実施形態においては、３ＤＮＡＮＤの製造に好適なシリコンウェーハの製造方法について説明したが、本発明はこのような例に限定されるものではなく、膜応力によってウェーハが反ることとなる種々の半導体デバイス用のシリコンウェーハを対象とすることができる。 For example, in the above embodiment, a method for manufacturing a silicon wafer suitable for manufacturing a 3D NAND has been described, but the present invention is not limited to such an example, and the wafer is warped due to film stress. Silicon wafers for semiconductor devices can be targeted.
（実施例１）
膜の積層によってお椀型に反る場合におけるシリコンウェーハの初期形状依存性を求めるために有限要素法を用いた応力シミュレーションを行った。膜の積層によって生じる上凸形状のお椀型の反りに対して、図４のようにこれとは反対の下凸形状（凹形状）のお椀型のシリコンウェーハの初期反り量を０、２００、４００、６００、８００μｍの５通りとした。
(Example 1)
A stress simulation using the finite element method was performed to determine the initial shape dependence of the silicon wafer when the bowl shape was warped due to the lamination of the film. As shown in FIG. 4, the initial warp amount of the bowl-shaped silicon wafer having a downward convex shape (concave shape) opposite to this is set to 0, 200, 400 with respect to the warp of the bowl shape having an upward convex shape caused by the lamination of the films. , 600, 800 μm.
次に、これらのシリコンウェーハサンプルのデバイス形成面に厚さ２μｍの膜を形成した。サンプル間で違う反り量を生じさせるため、−２００ＭＰａ，−６００ＭＰａ，−１．３ＧＰａの膜応力（圧縮応力）を与えてウェーハを凸形状のお椀型に反らせた。平らなウェーハ（初期反り量がゼロ）の場合、成膜後に生じる反り量はそれぞれ２３３μｍ、６１０μｍ、１０４２μｍになった。この３つの反り量を、ウェーハに最初から作り込まれた反対の反り量が０、２００、４００、６００、８００μｍに合成し、成膜後の反り量を測定した。 Next, a film having a thickness of 2 μm was formed on the device forming surface of these silicon wafer samples. In order to generate different warpage amounts between the samples, the wafer was warped into a convex bowl shape by applying film stresses (compressive stress) of −200 MPa, −600 MPa, and −1.3 GPa. In the case of a flat wafer (the initial amount of warpage is zero), the amount of warpage generated after film formation was 233 μm, 610 μm, and 1042 μm, respectively. These three warpage amounts were combined so that the opposite warp amounts built into the wafer from the beginning were 0, 200, 400, 600, 800 μm, and the warp amount after film formation was measured.
３つの反り量からシリコンウェーハの初期反り量依存性が分かる。平らなウェーハを用いた場合に比べて反り量がどの程度改善したかを示す反り改善量は、図８に示すようにお椀形状の初期反り量（ｘｉ）と反り改善量（ｙ）に対して３つのｙ＝ａｘｉとして表現でき、ｙ＝０．９５９２ｘｉ、ｙ＝０．７２６８ｘｉ、ｙ＝０．４１１４ｘｉになった。 The dependence on the initial warpage amount of the silicon wafer can be found from the three warp amounts. Warpage improvement amount indicating whether warpage extent to which improvements in comparison with the case of using a flat wafer, the initial amount of warpage bowl shape as shown in FIG. 8 and (x i) with respect to warpage improvement amount (y) It can be expressed as three y = ax i , and y = 0.9592 x i , y = 0.7268 x i , and y = 0.4114 x i .
このように、初期反り量（ｘｉ）と反り改善量（ｙ）の関係式は、反り量（ｘ）に対して違う傾きを持つようなるため、図９のように反り量（ｘ）と係数ａとの関係式を求めたところ、ａ＝−４．０×１０７ｘ２−０．０００２ｘ＋１になった。この関係式からデバイス工程で生じる反り量（ｘ）が分かれば係数ａが求まり、計算式ｙ＝ａｘｉに改善したい反り量ｙを入れて計算すると、反対向きに作り込む初期反り量ｘを求めることが可能になる。 As described above, since the relational expression between the initial warp amount (x i ) and the warp improvement amount (y) has a different inclination with respect to the warp amount (x), the warp amount (x) is used as shown in FIG. When the relational expression with the coefficient a was obtained, it was found that a = -4.0 × 10 7 × 2 −0.0002x + 1. If the amount of warpage (x) generated in the device process is known from this relational expression, the coefficient a can be obtained, and when the amount of warpage y to be improved is added to the calculation formula y = ax i , the initial amount of warpage x to be created in the opposite direction is obtained. Will be possible.
（実施例２）
最初に直径が３００ｍｍで厚みが７７５μｍの平らな（１１０）シリコンウェーハの主面に、厚みが１．５μｍのシリコン酸化膜をＣＶＤ工程で成膜したところ、反り量ｘ＝４４０μｍの凸形状のお椀型の反りをもたらした。
(Example 2)
First, a silicon oxide film having a thickness of 1.5 μm was deposited on the main surface of a flat (110) silicon wafer having a diameter of 300 mm and a thickness of 775 μm by a CVD process. As a result, a convex bowl with a warp amount x = 440 μm. Caused a mold warp.
この反り量ｘに対して、ａ＝−４．０×１０７ｘ２−０．０００２ｘ＋１の計算式を用いて係数ａを計算すると、ａ＝０．８６５になる。これによって、お椀形状の初期反り量（ｘｉ）と反り改善量（ｙ）の関係式は、ｙ＝０．８６５ｘｉになった。反り改善量ｙ＝４０μｍを代入して計算すると、お椀形状の初期反り量ｘｉ＝３４．６μｍになった。 When the coefficient a is calculated using the formula of a = -4.0 × 10 7 × 2 −0.0002x + 1 with respect to this warp amount x, a = 0.865. Thus, relation of the initial amount of warpage bowl shape (x i) and warpage improvement amount (y) became y = 0.865x i. When the warp improvement amount y = 40 μm was substituted and calculated, the initial warp amount x i = 34.6 μm of the bowl shape was obtained.
直径が３００ｍｍで厚みが７７５μｍのシリコンウェーハを作製するときにウェーハにお椀型の反りが付与される特殊な研削工程を用いて、反り量が約３４．６μｍの下凸形状のお椀型のシリコンウェーハを作製した。このシリコンウェーハの主面に厚みが１．５μｍシリコン酸化膜をＣＶＤ工程で成膜したところ、上凸形状のお椀型の反りをもたらした。測定された反り量は４０４．２μｍであり、その反り改善量は４４０−４０４．２＝３５．８μｍであり、目標の反り改善量３４．６μｍとほぼ同じであった。 A bowl-shaped silicon wafer with a downward convex shape with a warp amount of about 34.6 μm, using a special grinding process in which a bowl-shaped warp is applied to the wafer when manufacturing a silicon wafer with a diameter of 300 mm and a thickness of 775 μm. Was produced. When a silicon oxide film having a thickness of 1.5 μm was formed on the main surface of this silicon wafer by a CVD process, a bowl-shaped warp having an upward convex shape was obtained. The measured amount of warpage was 404.2 μm, and the amount of improvement in warpage was 440-404.2 = 35.8 μm, which was almost the same as the target amount of improvement in warpage of 34.6 μm.
（実施例３）
膜の積層によって鞍型に反る場合におけるシリコンウェーハの初期形状依存性を求めるために有限要素法を用いた応力シミュレーションを行った。膜の積層によって生じる鞍型の反りに対して、図６のようにこれとは反対向きの鞍型のシリコンウェーハの初期反り量を０、２００、４００、６００、８００μｍの５通りとした。
(Example 3)
A stress simulation using the finite element method was performed to determine the initial shape dependence of the silicon wafer when the film was laminated to warp the saddle shape. As shown in FIG. 6, the initial amount of the saddle-shaped silicon wafer in the opposite direction to the saddle-shaped warp caused by the lamination of the films was set to 0, 200, 400, 600, and 800 μm.
次に、これらのシリコンウェーハサンプルのデバイス形成面に厚さ２μｍの膜を形成した。サンプル間で違う反り量を生じさせるため、（ｘ，ｙ）方向に対して（−５０ＭＰａ、５０ＭＰａ）、（−１５０ＭＰａ，１５０ＭＰａ）、（−３５０ＭＰａ，３５０ＭＰａ）の膜応力を与えてウェーハを鞍型に反らせた。平らなウェーハ（初期反り量がゼロ）の場合、成膜後に生じる反り量はそれぞれ２１３μｍ、６０８μｍ、１２１７μｍになった。この３つの反り量を、ウェーハに最初から作り込まれた反対の反り量が０、２００、４００、６００、８００μｍに合成し、成膜後の反り量を測定した。 Next, a film having a thickness of 2 μm was formed on the device forming surface of these silicon wafer samples. In order to generate different warpage amounts between the samples, the wafer is saddle-shaped by applying film stresses of (-50 MPa, 50 MPa), (-150 MPa, 150 MPa), and (-350 MPa, 350 MPa) in the (x, y) direction. I warped it. In the case of a flat wafer (the initial amount of warpage is zero), the amount of warpage generated after film formation was 213 μm, 608 μm, and 1217 μm, respectively. These three warpage amounts were combined so that the opposite warp amounts built into the wafer from the beginning were 0, 200, 400, 600, 800 μm, and the warp amount after film formation was measured.
３つの反り量からシリコンウェーハの初期反り量依存性が分かる。平らなウェーハを用いたに比べて反り量がどの程度改善したかを示す反り改善量は、図１０に示すように鞍形状の初期反り量（ｘｉ）と改善反り量（ｙ）に対して３つのｙ＝ａｘｉとして表現でき、ｙ＝１．０２４３ｘｉ、ｙ＝０．９２４９ｘｉ、ｙ＝０．６１４９ｘｉになった。 The dependence on the initial warpage amount of the silicon wafer can be found from the three warp amounts. Warpage improvement amount that indicates improved what extent warpage as compared to using a flat wafer, the initial warping amount of saddle shape as shown in FIG. 10 (x i) and improved warpage relative to (y) It can be expressed as three y = ax i , and y = 1.0243x i , y = 0.9249x i , and y = 0.6149x i .
このように、初期反り量（ｘｉ）と反り改善量（ｙ）の関係式は、反り量（ｘ）に対して違う傾きを持つようなるため、図１１のように反り量（ｘ）と係数ａとの関係式を求めたところ、ａ＝−３．０×１０７ｘ２＋０．０００１ｘ＋１になった。この関係式からデバイス工程で生じる反り量（ｘ）が分かれば係数ａが求まり、計算式ｙ＝ａｘｉに改善したい反り量ｙを入れて計算すると、反対向きに作り込む初期反り量ｘを求めることが可能になる。 As described above, the relational expression between the initial warp amount (x i ) and the warp improvement amount (y) has a different inclination with respect to the warp amount (x), so that the warp amount (x) is as shown in FIG. When the relational expression with the coefficient a was obtained, it was found that a = −3.0 × 10 7 × 2 + 0.0001 x + 1. If the amount of warpage (x) generated in the device process is known from this relational expression, the coefficient a can be obtained, and when the amount of warpage y to be improved is added to the calculation formula y = ax i , the initial amount of warpage x to be created in the opposite direction is obtained. Will be possible.
（実施例４）
最初に直径が３００ｍｍで厚みが７７５μｍの平らな（１００）シリコンウェーハの主面に、厚みが１μｍのシリコン酸化膜をＣＶＤ工程で成膜した後にマスクを利用してシリコン酸化膜の一部をエッチングし、次に厚みが０．７μｍのシリコン窒化膜をＣＶＤ工程で成膜した後にマスクを利用して一部をエッチングして、図１２のような形状の膜を成膜した。その結果、反り量ｘ＝６０５μｍの鞍型の反りをもたらした。
(Example 4)
First, a silicon oxide film having a thickness of 1 μm is deposited on the main surface of a flat (100) silicon wafer having a diameter of 300 mm and a thickness of 775 μm in a CVD step, and then a part of the silicon oxide film is etched using a mask. Next, a silicon nitride film having a thickness of 0.7 μm was formed in a CVD step, and then a part of the silicon nitride film was etched using a mask to form a film having a shape as shown in FIG. As a result, a saddle-shaped warp with a warp amount x = 605 μm was obtained.
この反り量ｘに対して、ａ＝−３．０×１０７ｘ２＋０．０００１ｘ＋１の計算式を用いて係数ａを計算すると、ａ＝０．９５になる。これによって、鞍形状の初期反り量（ｘｉ）と反り改善量（ｙ）の関係式は、ｙ＝０．９５ｘｉになった。反り改善量ｙ＝３５μｍを代入して計算すると、鞍形状の初期反り量ｘｉ＝３６．８３μｍになった。 When the coefficient a is calculated using the formula of a = −3.0 × 10 7 × 2 + 0.0001x + 1 with respect to this amount of warp x, a = 0.95. Thus, relation of initial warpage of saddle shape (x i) and warpage improvement amount (y) became y = 0.95x i. When the warp improvement amount y = 35 μm was substituted and calculated, the initial warp amount x i = 36.83 μm of the saddle shape was obtained.
直径が３００ｍｍで厚みが７７５μｍのシリコンウェーハの反り測定データベースから上記の鞍型の反り方向が反対で反り量が３６．０μｍのシリコンウェーハを選別した。このシリコンウェーハの主面に、厚みが１μｍのシリコン酸化膜をＣＶＤ工程で成膜した後にマスクを利用してシリコン酸化膜の一部をエッチングし、次に厚みが０．７μｍのシリコン窒化膜をＣＶＤ工程で成膜した後にマスクを利用して一部をエッチングして、図１２のような形状の膜を成膜したところ、鞍型の反りをもたらした。測定された反り量は５７１．２μｍであり、その反り改善量は６０５−５７１．２＝３３．８μｍであり、目標の反り改善量３５μｍとほぼ同じであった。 From the warp measurement database of silicon wafers having a diameter of 300 mm and a thickness of 775 μm, silicon wafers having a saddle-shaped warp direction opposite to each other and a warp amount of 36.0 μm were selected. A silicon oxide film having a thickness of 1 μm is formed on the main surface of this silicon wafer in a CVD step, and then a part of the silicon oxide film is etched using a mask, and then a silicon nitride film having a thickness of 0.7 μm is formed. After forming a film in the CVD step, a part of the film was etched using a mask to form a film having the shape shown in FIG. 12, which resulted in a saddle-shaped warp. The measured amount of warpage was 571.2 μm, and the amount of improvement in warpage was 605-571.2 = 33.8 μm, which was almost the same as the target amount of improvement in warpage of 35 μm.
Ｓ１ 第１ステップ（係数算出ステップ）
Ｓ２ 第２ステップ（反り改善量設定ステップ）
Ｓ３ 第３ステップ（初期反り量算出ステップ）
Ｓ４ 第４ステップ（シリコンウェーハ製造ステップ）
S1 1st step (coefficient calculation step)
S2 2nd step (warp improvement amount setting step)
S3 3rd step (initial warp amount calculation step)
S4 4th step (silicon wafer manufacturing step)
Claims (3)
シリコン単結晶インゴットを加工して前記デバイス工程中に生じる反りと同一形状で逆向きに反った前記初期反り量ｘｉを有するシリコンウェーハを製造するステップとを備え、
前記初期反り量ｘ ｉ を求めるステップでは、前記シリコンウェーハの初期反り量ｘ ｉ 、前記シリコンウェーハの反り改善量ｙ、係数ａとするとき、ｙ＝ａｘ ｉ の計算式に基づいて前記初期反り量ｘ ｉ を求め、
前記係数ａは、前記デバイス工程中に生じる前記シリコンウェーハの反りの種類及び反り量ｘに基づいて定められる１以下の値であり、
前記反り量ｘと前記係数ａとの関係式：ａ＝−３．０×１０ ７ ｘ ２ ＋０．０００１ｘ＋１に基づいて、前記反り量ｘに応じて変化する前記係数ａを計算することを特徴とするシリコンウェーハの製造方法。 When the silicon wafer warps in a bowl shape in the device process of forming a multilayer film forming a semiconductor device layer on one main surface of the silicon wafer, the amount y of the warp improvement of the silicon wafer warped during the device process is determined. determining an initial warpage x i of the silicon wafer required in order to ensure,
By processing a silicon single crystal ingot and a step of manufacturing a silicon wafer having the initial warpage x i warped in the opposite direction in the warp and the same shape that occurs during the device process,
In the step of obtaining the initial warpage x i, the initial warping amount x i of the silicon wafer, the warpage improvement amount of the silicon wafer y, when the coefficients a, the initial warping amount based on the calculation formula of y = ax i Find x i ,
The coefficient a is a value of 1 or less determined based on the type of warpage and the amount of warpage x of the silicon wafer generated during the device process.
The characteristic is that the coefficient a that changes according to the warp amount x is calculated based on the relational expression of the warp amount x and the coefficient a: a = −3.0 × 10 7 x 2 + 0.0001 x + 1. A method for manufacturing a silicon wafer.
シリコン単結晶インゴットを加工して前記デバイス工程中に生じる反りと同一形状で逆向きに反った前記初期反り量ｘｉを有するシリコンウェーハを製造するステップとを備え、
前記初期反り量ｘ ｉ を求めるステップでは、前記シリコンウェーハの初期反り量ｘ ｉ 、前記シリコンウェーハの反り改善量ｙ、係数ａとするとき、ｙ＝ａｘ ｉ の計算式に基づいて前記初期反り量ｘ ｉ を求め、
前記係数ａは、前記デバイス工程中に生じる前記シリコンウェーハの反りの種類及び反り量ｘに基づいて定められる１以下の値であり、
前記反り量ｘと前記係数ａとの関係式：ａ＝−４．０×１０ ７ ｘ ２ −０．０００２ｘ＋１に基づいて、前記反り量ｘに応じて変化する前記係数ａを計算することを特徴とするシリコンウェーハの製造方法。 When the silicon wafer warps in a saddle shape in the device process of forming a multilayer film forming a semiconductor device layer on one main surface of the silicon wafer, the amount y of the warp improvement of the silicon wafer warped during the device process is determined. determining an initial warpage x i of the silicon wafer required in order to ensure,
By processing a silicon single crystal ingot and a step of manufacturing a silicon wafer having the initial warpage x i warped in the opposite direction in the warp and the same shape that occurs during the device process,
In the step of obtaining the initial warpage x i, the initial warping amount x i of the silicon wafer, the warpage improvement amount of the silicon wafer y, when the coefficients a, the initial warping amount based on the calculation formula of y = ax i Find x i ,
The coefficient a is a value of 1 or less determined based on the type of warpage and the amount of warpage x of the silicon wafer generated during the device process.
The characteristic is that the coefficient a that changes according to the warp amount x is calculated based on the relational expression of the warp amount x and the coefficient a: a = -4.0 × 10 7 x 2 −0.0002x + 1. A method for manufacturing a silicon wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017134917A JP6777029B2 (en) | 2017-07-10 | 2017-07-10 | Silicon wafer and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017134917A JP6777029B2 (en) | 2017-07-10 | 2017-07-10 | Silicon wafer and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019016749A JP2019016749A (en) | 2019-01-31 |
| JP6777029B2 true JP6777029B2 (en) | 2020-10-28 |
Family
ID=65357995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017134917A Active JP6777029B2 (en) | 2017-07-10 | 2017-07-10 | Silicon wafer and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6777029B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020093055A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093042A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093037A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093041A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093058A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093043A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093059A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093036A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093057A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093056A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093046A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093047A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093054A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093044A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
-
2017
- 2017-07-10 JP JP2017134917A patent/JP6777029B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019016749A (en) | 2019-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6777029B2 (en) | Silicon wafer and its manufacturing method | |
| JP6717267B2 (en) | Silicon wafer manufacturing method | |
| US9978582B2 (en) | Methods for improving wafer planarity and bonded wafer assemblies made from the methods | |
| KR102515211B1 (en) | Stress Compensation and Relief of Bonded Wafers | |
| JP6424974B1 (en) | Semiconductor substrate manufacturing method | |
| JP6834816B2 (en) | Silicon wafer processing method | |
| JP6485393B2 (en) | Silicon wafer evaluation method and silicon wafer manufacturing method | |
| KR102352511B1 (en) | Silicon epitaxial wafer manufacturing method and semiconductor device manufacturing method | |
| CN111326426A (en) | Method for filling groove and controlling warping degree of silicon wafer and semiconductor device | |
| US20180190774A1 (en) | Diamond substrate and method for producing the same | |
| JP4539053B2 (en) | Single crystal substrate and manufacturing method thereof | |
| WO2024116506A1 (en) | Method for producing heteroepitaxial substrate | |
| KR100920885B1 (en) | Manufacturing method for epitaxial wafer | |
| JP2017109877A (en) | Diamond substrate | |
| KR20170033118A (en) | Method of manufacturing nitride semiconductor substrates for control bowing by using polishing technique of nitride semiconductor substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6777029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |