JP6761280B2 - データ保持装置およびデータ保持システム - Google Patents
データ保持装置およびデータ保持システム Download PDFInfo
- Publication number
- JP6761280B2 JP6761280B2 JP2016107090A JP2016107090A JP6761280B2 JP 6761280 B2 JP6761280 B2 JP 6761280B2 JP 2016107090 A JP2016107090 A JP 2016107090A JP 2016107090 A JP2016107090 A JP 2016107090A JP 6761280 B2 JP6761280 B2 JP 6761280B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- setting data
- check
- control device
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
Description
図1は、本実施形態の比較例におけるデータ保持システム900の構成を概略的に示すブロック図である。データ保持システム900は、IC(Integrated Circuit)チップ901と、CPU(Central Processing Unit)50とを備える。
図2は、比較例におけるリフレッシュ処理を示す図である。図2に示す処理は、ICチップ901とCPU50との間で周期的(たとえば、100msecごと)に実行される。
図3は、第1実施形態におけるデータ保持システム100の構成を概略的に示すブロック図である。データ保持システム100は、ICチップ1と、CPU50と、RAM70とを備える。CPU50およびRAM70は、図1に示したものと同じ構成であるため、説明を繰り返さない。ICチップ1は、図1に示したICチップ901が備えていないチェックデータ生成部20をさらに備える。
図4は、第1実施形態におけるリフレッシュ処理を示す図である。図4に示す処理は、ICチップ1とCPU50との間で周期的(たとえば、100msecごと)に実行される。
図3〜図6に示した第1実施形態におけるデータ保持システム100では、CPU50がチェックデータと期待データとを比較することでリフレッシュ処理の要否を判断していた。しかし、これに限らず、ICチップ1がチェックデータと期待データとを比較することでリフレッシュ処理の要否を判断してもよい。以下、ICチップ1がリフレッシュ処理の要否を判断する第2実施形態におけるデータ保持システム200について説明する。
図8は、第2実施形態におけるリフレッシュ処理を示す図である。図8に示す処理は、ICチップ201とCPU50との間で実行される。
前述した実施形態においては、データ保持装置として電源ICなどのICチップを例示した。しかし、たとえば、データ保持装置は、LSI(Large Scale Integration)のような大規模集積回路であってもよいし、CPUのような処理装置として働く電子回路であってもよい。データ保持装置は、設定データのような一旦記憶されるとその後は変更されることが少ないデータを記憶する装置であればいずれのものを用いてもよい。さらに、記憶部の例としては、レジスタに限らずRAMであってもよく、その他の記憶素子であってもよい。
Claims (9)
- 制御装置と通信可能に接続されるとともに当該制御装置によって上書き可能な複数の設定データを保持するデータ保持装置であって、
複数の設定データのうちの対応する設定データを記憶する複数の記憶部と、
前記複数の記憶部のうちの2以上の記憶部に記憶された設定データに基づき、前記制御装置に設定データの上書きの要否を判断させるためのチェックデータを生成する生成部と、
前記チェックデータを前記制御装置に出力するチェックデータ出力部とを備え、
前記制御装置は、前記チェックデータに基づき設定データの上書きが必要であると判断した場合に、前記複数の記憶部に記憶された設定データを上書きする、データ保持装置。 - 制御装置と通信可能に接続されるとともに当該制御装置によって上書き可能な複数の設定データを保持するデータ保持装置であって、
複数の設定データのうちの対応する設定データを記憶する複数の記憶部と、
前記複数の記憶部のうちの2以上の記憶部に記憶された設定データに基づき、設定データの上書きの要否を判断するためのチェックデータを生成する生成部と、
前記チェックデータに基づき設定データの上書きの要否を判断する判断部と、
前記判断部によって設定データの上書きが必要であると判断された場合に、前記複数の記憶部に記憶された設定データの上書きを前記制御装置に要求する上書要求部とを備え、
前記制御装置は、前記上書要求部によって前記複数の記憶部に記憶された設定データの上書きが要求された場合に、前記複数の記憶部に記憶された設定データを上書きする、データ保持装置。 - 前記データ保持装置は、前記チェックデータの正否を判断するための期待チェックデータを記憶する判断用記憶部をさらに備え、
前記判断部は、前記生成部によって生成されたチェックデータと前記判断用記憶部に記憶された前記期待チェックデータとが一致しない場合に、設定データの上書きが必要であると判断する、請求項2に記載のデータ保持装置。 - 前記生成部は、巡回冗長検査によって前記チェックデータを生成する、請求項1〜3のいずれかに記載のデータ保持装置。
- 前記データ保持装置は、シリアル通信によって前記制御装置と通信可能である、請求項1〜4のいずれかに記載のデータ保持装置。
- 制御装置と、
前記制御装置と通信可能に接続されるとともに当該制御装置によって上書き可能な複数の設定データを保持するデータ保持装置とを備え、
前記データ保持装置は、
複数の設定データのうちの対応する設定データを記憶する複数の記憶部と、
前記複数の記憶部のうちの2以上の記憶部に記憶された設定データに基づき、前記制御装置に設定データの上書きの要否を判断させるためのチェックデータを生成する生成部と、
前記チェックデータを前記制御装置に出力するチェックデータ出力部とを含み、
前記制御装置は、前記チェックデータに基づき設定データの上書きが必要であると判断した場合に、前記複数の記憶部に記憶された設定データを上書きする、データ保持システム。 - 前記チェックデータの正否を判断するための期待チェックデータを記憶する判断用記憶部をさらに備え、
前記制御装置は、前記チェックデータ出力部から受信したチェックデータと前記判断用記憶部に記憶された前記期待チェックデータとが一致しない場合に、設定データの上書きが必要であると判断する、請求項6に記載のデータ保持システム。 - 制御装置と、
前記制御装置と通信可能に接続されるとともに当該制御装置によって上書き可能な複数の設定データを保持するデータ保持装置とを備え、
前記データ保持装置は、
複数の設定データのうちの対応する設定データを記憶する複数の記憶部と、
前記複数の記憶部のうちの2以上の記憶部に記憶された設定データに基づき、設定データの上書きの要否を判断するためのチェックデータを生成する生成部と、
前記チェックデータに基づき設定データの上書きの要否を判断する判断部と、
前記判断部によって設定データの上書きが必要であると判断した場合に、前記複数の記憶部に記憶された設定データの上書きを前記制御装置に要求する上書要求部とを含み、
前記制御装置は、前記上書要求部によって前記複数の記憶部に記憶された設定データの上書きが要求された場合に、前記複数の記憶部に記憶された設定データを上書きする、データ保持システム。 - 前記データ保持装置は、前記チェックデータの正否を判断するための期待チェックデータを記憶する判断用記憶部をさらに含み、
前記判断部は、前記生成部によって生成されたチェックデータと前記判断用記憶部に記憶された前記期待チェックデータとが一致しない場合に、設定データの上書きが必要であると判断する、請求項8に記載のデータ保持システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016107090A JP6761280B2 (ja) | 2016-05-30 | 2016-05-30 | データ保持装置およびデータ保持システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016107090A JP6761280B2 (ja) | 2016-05-30 | 2016-05-30 | データ保持装置およびデータ保持システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017215637A JP2017215637A (ja) | 2017-12-07 |
JP6761280B2 true JP6761280B2 (ja) | 2020-09-23 |
Family
ID=60576972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016107090A Active JP6761280B2 (ja) | 2016-05-30 | 2016-05-30 | データ保持装置およびデータ保持システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6761280B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19818175A1 (de) * | 1998-04-23 | 1999-10-28 | Bosch Gmbh Robert | Verfahren und System zur Datensicherung |
US20040073846A1 (en) * | 2002-01-31 | 2004-04-15 | Yoshiaki Nakanishi | Memory device, terminal apparatus, and data repair system |
JP2006195739A (ja) * | 2005-01-13 | 2006-07-27 | Denso Corp | 電子制御装置 |
JP5092495B2 (ja) * | 2007-03-29 | 2012-12-05 | オムロン株式会社 | 読み書き処理方法、読み書き処理装置およびrfidタグ |
JP2011076139A (ja) * | 2009-09-29 | 2011-04-14 | Konica Minolta Business Technologies Inc | 文書管理装置、情報処理装置、文書管理システムおよび文書管理プログラム |
-
2016
- 2016-05-30 JP JP2016107090A patent/JP6761280B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017215637A (ja) | 2017-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8862953B2 (en) | Memory testing with selective use of an error correction code decoder | |
US11686767B2 (en) | System, apparatus and method for functional testing of one or more fabrics of a processor | |
EP2923214B1 (en) | Unique and unclonable platform identifiers using data-dependent circuit path responses | |
JP6447167B2 (ja) | 半導体デバイス、ログ取得方法及び電子機器 | |
US20230059703A1 (en) | Method, apparatus, and storage medium for generating test cases | |
CN101923494B (zh) | 一种存储器控制器验证系统、方法及记分板 | |
TW201730774A (zh) | 使用具有動態及可組態回應之兩記憶體級之串列裝置仿真器 | |
US20130325206A1 (en) | Data processing device, microcontroller, and self-diagnosis method of data processing device | |
TWI625618B (zh) | 可程式化接腳位準的控制電路 | |
JP6761280B2 (ja) | データ保持装置およびデータ保持システム | |
KR20150004232A (ko) | 와치독 장치 및 그 제어 방법 | |
US11474961B2 (en) | Reducing runtime load for vehicle system data encryption using crypto engine with direct memory access (DMA) | |
EP3903196A1 (en) | Aging tolerant system design using silicon resource utilization | |
KR20140146351A (ko) | 반도체 장치 및 그의 제어 방법 | |
US8873327B2 (en) | Semiconductor device and operating method thereof | |
US9442819B2 (en) | Method and apparatus for storing trace data | |
JP2013238926A (ja) | 信号処理回路およびそれを用いた試験装置 | |
US20230324856A1 (en) | Control of a technical system by means of a computing unit for artificial intelligence | |
US11392455B1 (en) | Methods, apparatus, and articles of manufacture to determine memory access integrity based on feedback from memory | |
JP6813513B2 (ja) | プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置 | |
US20140019093A1 (en) | Incrementally increasing system test workload | |
CN113722143A (zh) | 一种程序流监控方法、装置、电子设备以及存储介质 | |
US20160077942A1 (en) | Storage system and test method for testing pci express interface | |
KR20170100416A (ko) | 집적 회로 시스템 | |
JP2019087118A (ja) | 車載制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6761280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |