JP6760346B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6760346B2 JP6760346B2 JP2018187405A JP2018187405A JP6760346B2 JP 6760346 B2 JP6760346 B2 JP 6760346B2 JP 2018187405 A JP2018187405 A JP 2018187405A JP 2018187405 A JP2018187405 A JP 2018187405A JP 6760346 B2 JP6760346 B2 JP 6760346B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- switching elements
- sub
- pair
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、電力変換装置に関する。 The present invention relates to a power converter.
この種の装置として、例えば、特開2011−19358号公報に開示されたものが知られている。かかる公報に開示された装置は、パワースイッチング素子(半導体スイッチング素子)におけるオン動作を、より適切に行うことができるように構成されている。なお、かかるパワースイッチング素子としては、スーパージャンクション構造を有するMOSFET等を用いることが可能である。 As an apparatus of this type, for example, those disclosed in Japanese Patent Application Laid-Open No. 2011-19358 are known. The apparatus disclosed in the publication is configured so that the on-operation of the power switching element (semiconductor switching element) can be performed more appropriately. As the power switching element, a MOSFET having a super junction structure or the like can be used.
ところで、周知の通り、電力変換装置に用いられるパワースイッチング素子は、ダイオード部分(ダイオード成分とも称され得る)を有するものであることが多い。かかるダイオード部分は、例えば、MOSFETにおける寄生ダイオード成分として内在的に形成されたものであり得る。あるいは、かかるダイオード部分は、例えば、IGBT等のMOSゲート構造トランジスタに対して並列に接続された付加的なフリーホイールダイオードとして設けられ得る。 By the way, as is well known, a power switching element used in a power conversion device often has a diode portion (which may also be referred to as a diode component). Such a diode portion may be formed, for example, as a parasitic diode component in the MOSFET. Alternatively, such a diode portion may be provided, for example, as an additional freewheel diode connected in parallel to a MOS gate structure transistor such as an IGBT.
ここで、上述のようなダイオード部分に一旦電流が流れると、当該電流の通流終了時にリカバリ電流が発生する。このリカバリ電流が発生すると、これに伴って、スイッチング損失等が発生する。また、リカバリ電流による急峻な電流変化di/dtに伴い、スイッチング素子にサージ電圧が発生し、素子が破壊する場合もある。本発明は、上記に例示した事情等に鑑みてなされたものである。すなわち、本発明は、従来よりも高効率で信頼性の高い電力変換装置を提供するものである。 Here, once a current flows through the diode portion as described above, a recovery current is generated at the end of the flow of the current. When this recovery current is generated, a switching loss or the like is generated accordingly. Further, a surge voltage may be generated in the switching element due to a steep current change di / dt due to the recovery current, and the element may be destroyed. The present invention has been made in view of the circumstances exemplified above. That is, the present invention provides a power conversion device having higher efficiency and higher reliability than the conventional one.
本発明の開示の1つは、寄生ダイオード成分を有し、寄生ダイオードと並列接続された半導体スイッチング素子である2つのメインスイッチング素子と、半導体スイッチング素子である2つのサブスイッチング素子と、を備えた、電力変換回路(13)と、メインスイッチング素子及びサブスイッチング素子のオンオフ動作を制御するように設けられた、制御部(14)と、を備えた、電力変換装置(10)であって、2つのメインスイッチング素子のうちの一方と、2つのサブスイッチング素子のうちの一方とが一対の直流入出力端子の間で直列接続され、2つのメインスイッチング素子のうちの他方と、2つのサブスイッチング素子のうちの他方とが一対の直流入出力端子の間で直列接続され、2つのメインスイッチング素子それぞれが一対の直流入出力端子のうちの一方に接続され、2つのサブスイッチング素子それぞれが一対の直流入出力端子のうちの他方に接続され、制御部は、入力電圧又は入力電流の絶対値が所定値を超える場合に、直列接続された1つのメインスイッチング素子と1つのサブスイッチング素子とを相補的にオンオフさせるとともに、残りの1つのメインスイッチング素子と1つのサブスイッチング素子のうちの一方をオフにして他方をオンにすることで同期整流動作を実行させ、入力電圧又は入力電流の絶対値が所定値以下である場合に2つのメインスイッチング素子又は2つのサブスイッチング素子をオフに保持することで同期整流動作を停止させるようになっている。 One of the disclosures of the present invention includes two main switching elements which are semiconductor switching elements having a parasitic diode component and connected in parallel with the parasitic diode, and two sub-switching elements which are semiconductor switching elements. A power conversion device (10) including a power conversion circuit (13) and a control unit (14) provided to control on / off operation of the main switching element and the sub-switching element. One of the two main switching elements and one of the two sub-switching elements are connected in series between the pair of DC input / output terminals, and the other of the two main switching elements and the two sub-switching elements The other of the two main switching elements is connected in series between the pair of DC input / output terminals, each of the two main switching elements is connected to one of the pair of DC input / output terminals, and each of the two sub switching elements is a pair of DC. Connected to the other of the input / output terminals, the control unit complements one main switching element and one sub-switching element connected in series when the absolute value of the input voltage or input current exceeds a predetermined value. The synchronous rectification operation is executed by turning off one of the remaining one main switching element and one sub-switching element and turning on the other, and the absolute value of the input voltage or input current is predetermined. When it is less than or equal to the value, the synchronous rectification operation is stopped by keeping the two main switching elements or the two sub-switching elements off.
本発明の開示の1つは、寄生ダイオード成分を有し、寄生ダイオードと並列接続された半導体スイッチング素子である2つのメインスイッチング素子(37,38)と、半導体スイッチング素子である4つのサブスイッチング素子(33〜36)と、を備えた、電力変換回路(13)と、メインスイッチング素子及びサブスイッチング素子のオンオフ動作を制御するように設けられた、制御部(14)と、を備えた、電力変換装置(10)であって、2つのメインスイッチング素子が一対の交流入出力端子の間で直列接続され、4つのサブスイッチング素子のうちの2つが一対の直流入出力端子の間で直列接続され、残り2つが一対の直流入出力端子の間で直列接続され、4つのサブスイッチング素子のうちの直列接続された2つのサブスイッチング素子の間の接続部に一対の交流入出力端子のうちの一方が接続され、残りの直列接続された2つのサブスイッチング素子の間の接続部に一対の交流入出力端子のうちの他方が接続され、制御部は、入力電圧又は入力電流の絶対値が所定値を超える場合に、2つのメインスイッチング素子と、4つのサブスイッチング素子のうちの一対の直流入出力端子のうちの一方と一対の交流入出力端子のうちの一方とに接続された1つのサブスイッチング素子および一対の直流入出力端子のうちの他方と一対の交流入出力端子のうちの他方とに接続された1つのサブスイッチング素子とを相補的にオンオフさせるとともに、残りの2つのサブスイッチング素子をオフにすることで同期整流動作を実行させ、入力電圧又は入力電流の絶対値が所定値以下である場合に4つのサブスイッチング素子をオフに保持することで同期整流動作を停止させるようになっている。 One of the disclosures of the present invention is two main switching elements (37, 38) which are semiconductor switching elements having a parasitic diode component and connected in parallel with the parasitic diode, and four sub-switching elements which are semiconductor switching elements. (33-36), a power conversion circuit (13), and a control unit (14) provided to control on / off operation of the main switching element and the sub-switching element. In the conversion device (10), two main switching elements are connected in series between a pair of AC input / output terminals, and two of the four sub switching elements are connected in series between a pair of DC input / output terminals. , The remaining two are connected in series between the pair of DC input / output terminals, and one of the pair of AC input / output terminals is connected to the connection between the two sub-switching elements connected in series among the four sub-switching elements. Is connected, and the other of the pair of AC input / output terminals is connected to the connection part between the remaining two sub-switching elements connected in series, and the control part has a predetermined value of the absolute value of the input voltage or the input current. In the case of exceeding, one sub-switching connected to two main switching elements, one of a pair of DC input / output terminals of four sub-switching elements, and one of a pair of AC input / output terminals. The element and the other of the pair of DC input / output terminals and one sub-switching element connected to the other of the pair of AC input / output terminals are complementarily turned on and off, and the remaining two sub-switching elements are turned on and off. By turning it off, the synchronous rectification operation is executed, and when the absolute value of the input voltage or input current is equal to or less than a predetermined value, the synchronous rectification operation is stopped by keeping the four sub-switching elements off. There is.
かかる構成を有する、本発明の前記電力変換装置においては、入力電圧又は入力電流の絶対値が前記所定値を超える(あるいは前記所定値以上である)場合には、前記メインスイッチング素子と前記サブスイッチング素子とが、相補的にオンオフされる。これにより、前記電力変換回路にて前記同期整流動作が実現(実行)される。一方、入力電圧又は入力電流の絶対値が前記所定値以下(あるいは未満)である場合には、前記メインスイッチング素子又は前記サブスイッチング素子がオフに保持される。これにより、前記同期整流動作が停止する(禁止される)。 In the power conversion device of the present invention having such a configuration, when the absolute value of the input voltage or the input current exceeds (or is equal to or more than the predetermined value) the predetermined value, the main switching element and the sub-switching The element is turned on and off in a complementary manner. As a result, the synchronous rectification operation is realized (executed) in the power conversion circuit. On the other hand, when the absolute value of the input voltage or the input current is equal to or less than (or less than) the predetermined value, the main switching element or the sub switching element is kept off. As a result, the synchronous rectification operation is stopped (prohibited).
本発明の構成によれば、前記メインスイッチング素子の前記寄生ダイオード成分における電流の通流が、良好に防止される。すると、かかる寄生ダイオード成分における電流の通流に起因するリカバリ電流の発生が、良好に防止される。したがって、本発明によれば、従来よりも高効率で信頼性の高い電力変換装置を提供することが可能になる。 According to the configuration of the present invention, the current flow in the parasitic diode component of the main switching element is satisfactorily prevented. Then, the generation of the recovery current due to the current flow in the parasitic diode component is satisfactorily prevented. Therefore, according to the present invention, it is possible to provide a power conversion device having higher efficiency and higher reliability than the conventional one.
以下、本発明を具体化した一実施形態を、図面を参照しつつ説明する。なお、変形例は、当該実施形態の説明中に挿入されると首尾一貫した一実施形態の説明の理解が妨げられるので、末尾にまとめて記載されている。 Hereinafter, an embodiment embodying the present invention will be described with reference to the drawings. It should be noted that the modifications are collectively described at the end because if they are inserted in the description of the embodiment, they hinder the understanding of the consistent description of the embodiment.
<構成>
図1を参照すると、本発明の一実施形態としての電力変換装置10は、インバータ回路であって、交流電源11から入力された交流電力を直流電力に変換して、変換後の電力を直流負荷12に出力するように構成されている。この電力変換装置10は、電力変換回路13と制御部14とを備えている。
<Composition>
Referring to FIG. 1, the
電力変換回路13には、一対の交流入力端子30a,30b(本発明の「一対の交流入出力端子」に相当する)と、一対の直流出力端子30c,30d(本発明の「一対の直流入出力端子」に相当する)と、が設けられている。そして、電力変換回路13は、一対の交流入力端子30a,30bを介して交流電源11に接続されるとともに、一対の直流出力端子30c,30dを介して直流負荷12に接続されている。
The
電力変換回路13における入力側、すなわち一対の交流入力端子30a,30b側には、フィルタ回路31が設けられている。フィルタ回路31は、リアクトル31a,31bと、コンデンサ31cと、によって構成されている。リアクトル31aは、交流入力端子30aに接続されている。リアクトル31bは、交流入力端子30bに接続されている。
A
コンデンサ31cは、一対の交流入力端子30a,30bの間に設けられている。すなわち、コンデンサ31cは、交流入力端子30aとリアクトル31aとの間の位置と、交流入力端子30bとリアクトル31bとの間の位置と、を接続(短絡)するように設けられた電力ラインに介装されている。
The
電力変換回路13における出力側、すなわち一対の直流出力端子30c,30d側には、平滑コンデンサ32、及びスイッチング素子33〜36が設けられている。平滑コンデンサ32は、一対の直流出力端子30c,30dの間に設けられている。すなわち、平滑コンデンサ32は、直流出力端子30cに接続された電力ラインと、直流出力端子30dに接続された電力ラインと、を接続(短絡)するように設けられた電力ラインに介装されている。
A
スイッチング素子33〜36は、MOSゲート構造を有する半導体スイッチング素子であって、フィルタ回路31と平滑コンデンサ32との間に設けられている。本実施形態においては、スイッチング素子33〜36は、いわゆる「パワーMOSFET」であって、その内部に寄生ダイオード成分を有している。以下、スイッチング素子33,34,35及び36における、トランジスタ動作部分をそれぞれスイッチング部分Q1,Q2,Q3及びQ4と称し、寄生ダイオード成分をそれぞれダイオード部分D1,D2,D3及びD4と称することがある。
The switching
本発明の「第一スイッチング素子」に相当するスイッチング素子33は、Nチャンネル型のMOSFETであって、ドレインが直流出力端子30cに接続されている。本発明の「第二スイッチング素子」に相当するスイッチング素子34は、Nチャンネル型のMOSFETであって、ソースが直流出力端子30dに接続されている。スイッチング素子33のソースは、スイッチング素子34のドレインに接続されている。このようにして、スイッチング素子33及び34は、一対の直流出力端子30c,30d間にて直列接続されている。
The switching
本発明の「第三スイッチング素子」に相当するスイッチング素子35は、Nチャンネル型のMOSFETであって、ドレインが直流出力端子30cに接続されている。本発明の「第四スイッチング素子」に相当するスイッチング素子36は、Nチャンネル型のMOSFETであって、ソースが直流出力端子30dに接続されている。スイッチング素子35のソースは、スイッチング素子36のドレインに接続されている。このようにして、スイッチング素子35及び36は、一対の直流出力端子30c,30d間にて直列接続されている。また、スイッチング素子33及び34の直列接続体と、スイッチング素子35及び36の直列接続体とが、並列に設けられている。
The switching
スイッチング素子33とスイッチング素子34との接続部は、フィルタ回路31におけるリアクトル31aを介して、交流入力端子30aに接続されている。同様に、スイッチング素子35とスイッチング素子36との接続部は、フィルタ回路31におけるリアクトル31bを介して、交流入力端子30bに接続されている。
The connection portion between the switching
本実施形態においては、「メインスイッチング素子」に相当する、下アーム側のスイッチング素子34及び36は、スーパージャンクション構造を有するMOSFETである。これらスイッチング素子34及び36は、一対の直流出力端子30c,30d間の出力電圧である直流電圧が所望値となるようなオンデューティ比でPWM制御されるように設けられている。一方、「サブスイッチング素子」に相当する、上アーム側のスイッチング素子33及び35は、スーパージャンクション構造を有さない通常型(シリコン型あるいはシリコンカーバイド型)のMOSFETである。これらスイッチング素子33及び35は、スイッチング素子34及び36と相補的にオンオフされることで、電力変換回路13にて同期整流動作を実現可能に設けられている。
In the present embodiment, the switching
制御部14は、スイッチング素子33〜36のオンオフ動作を制御するように設けられている。具体的には、制御部14は、メインコントローラ40と、交流入力電圧センサ47と、直流出力電圧センサ48と、リアクトル電流センサ49と、を備えている。リアクトル電流センサはスイッチング素子Q2の電流センサとスイッチング素子Q4の電流センサで代用されることもある。
The
メインコントローラ40は、いわゆるマイクロコンピュータであって、CPUやメモリ等を備えている。このメインコントローラ40は、スイッチング素子33〜36の制御信号であるゲート信号(ゲート端子入力信号)を、交流入力電圧センサ47、直流出力電圧センサ48、及びリアクトル電流センサ49の出力等に基づいて生成するように設けられている。
The
本発明の「交流電圧検出部」を構成する交流入力電圧センサ47は、一対の交流入力端子30a,30b間の交流電圧(以下「入力電圧Vac」と称する)に対応する出力を生じるように設けられている。本発明の「直流電圧検出部」を構成する直流出力電圧センサ48は、一対の直流出力端子30c,30d間の直流電圧(以下「出力電圧Vo」と称する)に対応する出力を生じるように設けられている。
The AC
本発明の「電流検出部」を構成するリアクトル電流センサ49は、リアクトル電流(リアクトル31bを通流する電流)iLに対応する出力を生じるように設けられている。なお、以下、リアクトル電流について、その振幅をILと表記し、位相θを加味した正味の電流をiLと表記する。すなわち、iL、IL及びθについて、以下の式が成立するものとする。なお,スイッチングに伴うリプル電流は加味していない。
iL=IL・sinθ
The
iL = IL · sineθ
制御部14は、入出力電力に対応する特性値が所定値を超える(あるいは所定値以上である)場合にスイッチング素子33及び35とスイッチング素子34及び36とを相補的にオンオフさせることで、電力変換回路13にて同期整流動作を実現するようになっている。また、本実施形態においては、制御部14は、上述の特性値が所定値以下(あるいは未満)である場合に、スイッチング素子33及び35をオフに保持することで、同期整流動作を停止させるようになっている。
When the characteristic value corresponding to the input / output power exceeds (or is greater than or equal to) a predetermined value, the
さらに、本実施形態においては、制御部14は、上述の特性値としての入力電圧Vac(交流入力電圧センサ47による検出値)に基づいて、上述の同期整流動作の有無の切換を行うようになっている。以下、かかる動作に対応する、メインコントローラ40の内部ロジック構成について、図2を参照しつつ説明する。図2に示されているように、メインコントローラ40は、第一制御器411と、位相処理部412と、第二制御器413と、絶対値処理部414と、PWM信号生成部415と、極性判定部416と、同期整流停止判定部417と、ON/OFF信号生成回路420と、を備えている。
Further, in the present embodiment, the
第一制御器411は、いわゆる周知のPI制御器であって、出力電圧Voの目標値である指令値Vo*(電力変換装置10を搭載する車両等の運転状態等に応じて、メインコントローラ40にて生成され又は外部装置からメインコントローラ40に送信されるものとする)と、直流出力電圧センサ48による出力電圧Voの検出値と、の偏差に基づいて、電流基準値IL*を出力するように設けられている。具体的には、第一制御器411の入力側には、指令値Vo*と、出力電圧Voの検出値と、の偏差を算出して出力する減算器418aが設けられている。すなわち、減算器418aは、上述の偏差を、第一制御器411に入力するようになっている。
The
位相処理部412は、入力電圧Vacの位相θに関する値であるABS(sinθ)、すなわちsinθの絶対値を出力するようになっている。この位相処理部412は、いわゆるフィードフォワード要素として設けられている。具体的には、第一制御器411の出力と、位相処理部412の出力とは、乗算器418bによって乗算されるようになっている。すなわち、乗算器418bは、電流基準値IL*と、位相処理部412からの出力であるABS(sinθ)と、の積であるABS(iL*)を算出して出力するようになっている。ここで、ABS(iL*)は、電流目標値iL*(リアクトル電流iLの目標値)の絶対値である。
The
第二制御器413は、いわゆる周知のPI制御器であって、リアクトル電流センサ49によるリアクトル電流の検出値iLと、上述の電流基準値IL*と、に基づいて、後述するPWM信号の生成のための制御量を出力するように設けられている。具体的には、第一制御器411と第二制御器413との間には、上述の乗算器418bとともに、減算器418cが設けられている。減算器418cは、電流基準値IL*の絶対値ABS(iL*)と、リアクトル電流の検出値iLの絶対値ABS(iL)と、の偏差diLを算出して、かかる偏差diLを第二制御器413に入力するようになっている。
The
絶対値処理部414は、入力電圧Vacの絶対値であるABS(Vac)を算出し出力するように設けられている。PWM信号生成部415は、PWM信号を生成し出力するように設けられている。ここで、「PWM信号」とは、スイッチング素子34及び36をPWM制御して出力電圧Voを目標値(指令値Vo*)に一致させるべく制御するために、これらスイッチング素子34及び36のゲートに向けて出力される信号である。
The absolute
具体的には、第二制御器413とPWM信号生成部415との間には、減算器418d及び乗算器418eが設けられている。減算器418dは、第二制御器413の出力である上述の制御量と、絶対値処理部414の出力であるABS(Vac)と、の偏差を算出し出力するようになっている。乗算器418eは、減算器418dの出力に出力電圧Vo(直流出力電圧センサ48による検出値)の逆数を乗算して規格化し、得られた値(1−Dに相当する:Dはオンデューティ比である)をPWM信号生成部415に入力するようになっている。そして、PWM信号生成部415は、オンデューティ比Dに対応するPWM信号を生成し出力するようになっている。
Specifically, a
極性判定部416は、入力電圧Vacの極性に応じた出力を生じるように設けられている。具体的には、極性判定部416は、入力電圧Vacの極性が+である場合に「0」を、−である場合に「1」を出力するようになっている。同期整流停止判定部417は、入力電圧Vacの絶対値であるABS(Vac)が所定値Vrefを超える場合に同期整流動作を許可する信号「1」を出力する一方、所定値Vref以下である場合に同期整流動作を停止する信号「0」を出力するようになっている。
The
ON/OFF信号生成回路420は、PWM信号生成部415、極性判定部416、及び同期整流停止判定部417の出力に基づいて、ゲート信号を生成し出力するように設けられている。このON/OFF信号生成回路420は、複数の論理ゲートから構成されている。具体的には、ON/OFF信号生成回路420は、オアゲート421,422と、ノットゲート423,424,及び425と、アンドゲート426,427と、を備えている。
The ON / OFF
オアゲート421,422の一方の入力端子は、PWM信号生成部415からの出力であるPWM信号が入力されるようになっている。オアゲート421の他方の入力端子は、極性判定部416からの出力信号が入力されるようになっている。オアゲート422の他方の入力端子は、極性判定部416からの出力をノットゲート423で反転したものが入力されるようになっている。
One of the input terminals of the
オアゲート421の出力端子は、スイッチング素子34(スイッチング部分Q2)のゲートに接続されている。同様に、オアゲート422の出力端子は、スイッチング素子36(スイッチング部分Q4)のゲートに接続されている。
The output terminal of the or
アンドゲート426の一方の入力端子は、オアゲート421の出力がノットゲート424によって反転されたものが入力されるようになっている。同様に、アンドゲート427の一方の入力端子は、オアゲート422の出力がノットゲート425によって反転されたものが入力されるようになっている。これに対し、アンドゲート426,427の他方の入力端子は、同期整流停止判定部417からの出力信号が入力されるようになっている。
One of the input terminals of the AND
アンドゲート426の出力端子は、スイッチング素子33(スイッチング部分Q1)のゲートに接続されている。同様に、アンドゲート427の出力端子は、スイッチング素子35(スイッチング部分Q3)のゲートに接続されている。
The output terminal of the AND
<動作>
本実施形態の構成は、上述のように、スーパージャンクション構造を有するMOSFET(スイッチング素子34,36)と通常型(シリコン型あるいはシリコンカーバイド型)のMOSFET(スイッチング素子33,35)とによる「ハイブリッド構成」を有している。スーパージャンクション構造を有するMOSFETは、シリコンカーバイド型よりも安価であるとともに、シリコン型(D−MOSFET)よりもオン抵抗が低い等のために低損失化に有効である。したがって、本実施形態のような「ハイブリッド構成」によれば、高効率化と低損失化とが良好に達成可能である。
<Operation>
As described above, the configuration of this embodiment is a "hybrid configuration" consisting of a MOSFET having a superjunction structure (switching
一方、スーパージャンクション構造を有するMOSFETは、寄生ダイオード成分におけるリカバリ電流が大きくなりやすい。そこで、本実施形態の動作は、かかる「ハイブリッド構成」の電力変換回路13において、リアクトル電流iLを不連続モードとするスイッチング制御を行うことで、スーパージャンクション構造を有する下アーム側のスイッチング素子34及び36のダイオード部分D2及びD4におけるリカバリ電流の発生を防止するものである。
On the other hand, a MOSFET having a super junction structure tends to have a large recovery current in the parasitic diode component. Therefore, in the operation of the present embodiment, in the
以下、本実施形態の構成における動作及び作用・効果について、図1及び図2に加えて、図3〜図6を用いて説明する。 Hereinafter, the operation, action, and effect in the configuration of the present embodiment will be described with reference to FIGS. 3 to 6 in addition to FIGS. 1 and 2.
第一制御器411は、出力電圧Voの目標値である指令値Vo*と、直流出力電圧センサ48による出力電圧Voの検出値と、の偏差に基づいて、PI制御により電流基準値IL*を出力する。第二制御器413は、リアクトル電流センサ49によるリアクトル電流の検出値iLと、電流基準値IL*と、に基づいて、PI制御により上述の制御量を出力する。
The
PWM信号生成部415は、第二制御器413から出力された上述の制御量に基づいて、上述のPWM信号を生成し出力する。このPWM信号は、オアゲート421及び422における一方の入力端子に入力される。
The PWM
一方、極性判定部416は、入力電圧Vacの極性に応じて、「0」又は「1」の信号(極性信号)を出力する。この極性信号は、オアゲート421における他方の入力端子に入力される。また、この極性信号がノットゲート423で反転されたものが、オアゲート422における他方の入力端子に入力される。
On the other hand, the
このため、図3における「Q2」のタイムチャートに示されているように、オアゲート421における他方の入力端子に「0」が入力されると、かかるオアゲート421の出力、すなわち、スイッチング素子34(スイッチング部分Q2)のゲート信号は、一方の入力端子への入力である上述のPWM信号に対応したものとなる。これに対し、オアゲート421における他方の入力端子に「1」が入力されると、かかるオアゲート421の出力、すなわち、スイッチング素子34(スイッチング部分Q2)のゲート信号は、一方の入力端子への入力である上述のPWM信号にかかわらず、「1」に張り付いたものとなる。
Therefore, as shown in the time chart of "Q2" in FIG. 3, when "0" is input to the other input terminal of the
オアゲート422の出力及びスイッチング素子36(スイッチング部分Q4)のゲート信号についても、上述と同様であるが、オアゲート421の出力及びスイッチング素子34(スイッチング部分Q2)のゲート信号と半周期ずれたものとなる(図3における「Q4」のタイムチャート参照)。このようにして、下アーム側のスイッチング素子34とスイッチング素子36とが、上述の極性信号に応じて、交互にPWM駆動される。
The output of the or
次に、スイッチング素子33(スイッチング部分Q1)及びスイッチング素子35(スイッチング部分Q3)のゲート信号について説明する。入力電圧Vac(交流入力電圧センサ47による検出値)の絶対値が所定値Vrefを超える場合には、同期整流停止判定部417から、同期整流動作を許可する信号「1」(同期整流許可信号)が出力される。一方、入力電圧Vacの絶対値が所定値Vref以下である場合には、同期整流停止判定部417から、同期整流動作を停止する信号「0」(同期整流停止信号)が出力される。
Next, the gate signals of the switching element 33 (switching portion Q1) and the switching element 35 (switching portion Q3) will be described. When the absolute value of the input voltage Vac (value detected by the AC input voltage sensor 47) exceeds the predetermined value Vref, the synchronous rectification
アンドゲート426の一方の入力端子には、オアゲート421の出力がノットゲート424によって反転されたものが入力される。同様に、アンドゲート427の一方の入力端子には、オアゲート422の出力がノットゲート425によって反転されたものが入力される。さらに、アンドゲート426,427の他方の入力端子には、入力電圧Vacの絶対値が所定値Vref以下であるか否かに応じて、同期整流停止判定部417から出力された同期整流許可信号又は同期整流停止信号が入力される。
The output of the or
同期整流許可信号すなわち「1」が入力された場合、アンドゲート426は、オアゲート421の出力がノットゲート424によって反転されたものに対応する信号を、スイッチング素子33(スイッチング部分Q1)のゲート信号として出力する。この場合、上アーム側のスイッチング素子33は、これと直列に接続された下アーム側のスイッチング素子34と相補的にオンオフされる。これにより、同期整流動作が実現される。
When the synchronous rectification permission signal, that is, "1" is input, the AND
一方、同期整流停止信号すなわち「0」が入力された場合、アンドゲート426の出力は、ノットゲート424からの出力値によらず、「0」に保持される。よって、上アーム側のスイッチング素子33は、オフに保持される。すなわち、この場合、同期整流動作は停止する。
On the other hand, when the synchronous rectification stop signal, that is, "0" is input, the output of the AND
このように、本実施形態においては、入力電圧Vacの絶対値が所定値Vref以下である場合に、上アーム側のスイッチング素子33(スイッチング部分Q1)及びスイッチング素子35(スイッチング部分Q3)をオフに保持することで、同期整流動作が停止される(図3における1点鎖線の領域参照)。これに対し、比較例としての従来の制御動作においては、入力電圧Vacの大きさにかかわらず常時、同期整流動作が行われる。 As described above, in the present embodiment, when the absolute value of the input voltage Vac is equal to or less than the predetermined value Vref, the switching element 33 (switching portion Q1) and the switching element 35 (switching portion Q3) on the upper arm side are turned off. By holding it, the synchronous rectification operation is stopped (see the region of the one-point chain line in FIG. 3). On the other hand, in the conventional control operation as a comparative example, the synchronous rectification operation is always performed regardless of the magnitude of the input voltage Vac.
図5は、図4における最も左側の1点鎖線の領域でのスイッチング状態及びリアクトル電流の様子を示す。同様に、図6は、図3における最も左側の1点鎖線の領域でのスイッチング状態及びリアクトル電流の様子を示す。 FIG. 5 shows the switching state and the state of the reactor current in the region of the leftmost alternate long and short dash line in FIG. Similarly, FIG. 6 shows the switching state and the state of the reactor current in the region of the leftmost alternate long and short dash line in FIG.
図5に示されているように、比較例としての従来の制御動作においては、入力電圧Vacのゼロクロス近傍領域にて、リアクトル電流iLの極性が反転する期間が生じる。すると、上アーム側のスイッチング素子33(スイッチング部分Q1)がオンからオフに転じた図中「mode5」の領域にて、下アーム側のスイッチング素子34におけるダイオード部分D2に電流が通流する。この結果、かかるダイオード部分D2の電流の通流終了時に、リカバリ電流が発生する。かかるリカバリ電流に起因して、スイッチング損失等の不具合が発生してしまう。
As shown in FIG. 5, in the conventional control operation as a comparative example, a period in which the polarity of the reactor current iL is reversed occurs in the region near the zero cross of the input voltage Vac. Then, in the region of "
この点、本実施形態においては、図6に示されているように、入力電圧Vacのゼロクロス近傍領域にて、上アーム側のスイッチング素子33(スイッチング部分Q1)がオフに保持される。すると、リアクトル電流iLの通流状態は、極性反転のない不連続モード(断続モード)となる。これにより、下アーム側のスイッチング素子34のダイオード部分D2における電流の通流が、良好に防止される。したがって、上述のようなリカバリ電流、及びこれに起因するスイッチング損失等の不具合の発生が、良好に防止される。
In this respect, in the present embodiment, as shown in FIG. 6, the switching element 33 (switching portion Q1) on the upper arm side is held off in the region near the zero cross of the input voltage Vac. Then, the flow state of the reactor current iL becomes a discontinuous mode (intermittent mode) without polarity reversal. As a result, the current flow in the diode portion D2 of the switching
特に、上述の通り、本実施形態の構成によれば、ダイオード部分D2,D4におけるリカバリ電流が大きくなりやすい、スーパージャンクション構造を有するMOSFETである、下アーム側のスイッチング素子34,36において、リカバリ電流の発生が良好に防止される。したがって、本実施形態の構成によれば、「ハイブリッド構成」の電力変換回路13を有する電力変換装置10を、従来よりも高効率、且つ可及的に簡略な構成で、良好に動作させることが可能になる。
In particular, as described above, according to the configuration of the present embodiment, the recovery current in the
<変形例>
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成及び機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。もっとも、言うまでもなく、変形例とて、以下に列挙されたものに限定されるものではない。また、上述の実施形態の一部、及び、複数の変形例の全部又は一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
<Modification example>
Hereinafter, some typical modifications will be illustrated. In the following description of the modified example, the same reference numerals as those in the above-described embodiment may be used for the portions having the same configurations and functions as those described in the above-described embodiment. As for the explanation of such a part, the explanation in the above-described embodiment can be appropriately incorporated within a technically consistent range. Needless to say, the modifications are not limited to those listed below. In addition, a part of the above-described embodiment and all or a part of the plurality of modifications can be appropriately and combinedly applied within a technically consistent range.
図2に示されている第一制御器411や第二制御器413は、PI制御器に限定されない。例えば、第一制御器411や第二制御器413として、PID制御器その他任意のフィードバック制御器が、良好に用いられ得る。あるいは、第一制御器411や第二制御器413として、ロバスト制御やH∞制御におけるコントローラも利用可能である。
The
図7に示されているように、上アーム側のスイッチング素子33,35がオフに保持される際に、下アーム側のスイッチング素子34,36もオフされてもよい。あるいは、図8に示されているように、入力電圧Vacのゼロクロス近傍領域にて、上アーム側のスイッチング素子33,35(スイッチング部分Q1,Q3)に代えて、下アーム側のスイッチング素子34,36(スイッチング部分Q2,Q4)がオフに保持されることで、同期整流停止が行われてもよい。
As shown in FIG. 7, when the switching
上述の実施形態においては、本発明の「特性値」として、入力電圧Vac(交流入力電圧センサ47による検出値)の絶対値が用いられていたが、本発明はこれに限定されない。すなわち、例えば、本発明の「特性値」として、リアクトル電流iLあるいはこれに関連する値が用いられてもよい。 In the above-described embodiment, the absolute value of the input voltage Vac (value detected by the AC input voltage sensor 47) is used as the "characteristic value" of the present invention, but the present invention is not limited to this. That is, for example, as the "characteristic value" of the present invention, the reactor current iL or a value related thereto may be used.
具体的には、例えば、図9に示されているように、入力電圧Vac(交流入力電圧センサ47による検出値)に代えて、第一制御器411からの出力である電流基準値IL*が、同期整流停止判定部417に入力されるように、メインコントローラ40が構成されていてもよい。かかる構成においては、図10に示されているように、第一制御器411からの出力である電流基準値IL*が所定値Iref以下である場合に、同期整流が停止される。
Specifically, for example, as shown in FIG. 9, the current reference value IL *, which is the output from the
上述の実施形態等においては、下アーム側のスイッチング素子34,36が「メインスイッチング素子」であったが、これに代えて、上アーム側のスイッチング素子33,35が「メインスイッチング素子」であってもよい。この場合、下アーム側のスイッチング素子34,36に代えて、上アーム側のスイッチング素子33,35が、スーパージャンクション構造を有するMOSFETとなる。また、この場合、図2や図4において、Q1とQ2とが入れ替えられるとともに、Q3とQ4とが入れ替えられる。
In the above-described embodiment and the like, the switching
本発明は、上述の実施形態の電力変換回路13の構成に限定されない。すなわち、例えば、上述の実施形態においては、電力変換回路13は、いわゆる「インバータ」であったが、本発明はDC−DCコンバータ等に対しても、好適に適用可能である。
The present invention is not limited to the configuration of the
また、本発明は、図11に示されているような回路構成にも良好に適用され得る。この図11の構成においては、フィルタ回路31と、スイッチング素子33〜36からなるブリッジ回路と、の間に、スイッチング素子37,38が設けられている。
The present invention can also be satisfactorily applied to the circuit configuration as shown in FIG. In the configuration of FIG. 11, switching
かかる構成においては、本発明の「サブスイッチング素子」に相当するスイッチング素子33〜36は、スーパージャンクション構造を有さない通常型(シリコン型あるいはシリコンカーバイド型)のMOSFETである。これに対し、本発明の「メインスイッチング素子」に相当するスイッチング素子37,38は、スーパージャンクション構造を有するMOSFETである。スイッチング素子37は、スイッチング部分Q5とダイオード部分D5とを有している。スイッチング素子38は、スイッチング部分Q6とダイオード部分D6とを有している。
In such a configuration, the switching
スイッチング素子37は、Nチャンネル型のMOSFETであって、ドレインが交流入力端子30a側に接続されている。スイッチング素子38は、Nチャンネル型のMOSFETであって、ドレインが交流入力端子30b側に接続されている。スイッチング素子37のソースとスイッチング素子38のソースとは短絡されている。
The switching
図12に示されているように、本変形例の構成においては、スイッチング素子37(スイッチング部分Q5)及びスイッチング素子38(スイッチング部分Q6)が、PWM信号により駆動される。 As shown in FIG. 12, in the configuration of this modification, the switching element 37 (switching portion Q5) and the switching element 38 (switching portion Q6) are driven by the PWM signal.
一方、スイッチング素子33〜36は、上述の実施形態と同様に、入力電圧Vac(交流入力電圧センサ47による検出値)の絶対値が所定値Vrefを超える場合には、スイッチング素子37,38と相補的にオンオフ動作するように制御される。このとき、スイッチング素子33(スイッチング部分Q1)及びスイッチング素子36(スイッチング部分Q4)と、スイッチング素子34(スイッチング部分Q2)及びスイッチング素子35(スイッチング部分Q3)とが、入力電圧Vacの極性に応じて択一的に駆動される。これに対し、入力電圧Vacの絶対値が所定値Vref以下である場合には、スイッチング素子33〜36がオフに保持される。これにより、同期整流動作が停止される。
On the other hand, the switching
上記の説明において、「〜以下」と「〜未満」とは置換可能である。同様に、「〜を超える」と「〜以上」とは置換可能である。 In the above description, "less than or equal to" and "less than" can be replaced. Similarly, "greater than" and "greater than or equal to" can be replaced.
その他、特段に言及されていない変形例についても、本発明の本質的部分を変更しない範囲内において、本発明の技術的範囲に含まれることは当然である。また、本発明の課題を解決するための手段を構成する各要素における、作用・機能的に表現されている要素は、上述の実施形態や変形例にて開示されている具体的構成及びその均等物の他、当該作用・機能を実現可能ないかなる構成をも含む。 In addition, it is natural that the modifications not specifically mentioned are included in the technical scope of the present invention without changing the essential part of the present invention. In addition, the elements that are functionally and functionally expressed in each element constituting the means for solving the problem of the present invention are the specific configurations disclosed in the above-described embodiments and modifications and their equalities. In addition to objects, it includes any configuration that can realize the action / function.
10…電力変換装置、13…電力変換回路、14…制御部、30a…交流入力端子、30b…交流入力端子、30c…直流出力端子、30d…直流出力端子、31…フィルタ回路、31a…リアクトル、31b…リアクトル、31c…コンデンサ、32…平滑コンデンサ、33…スイッチング素子、34…スイッチング素子、35…スイッチング素子、36…スイッチング素子、37…スイッチング素子、38…スイッチング素子、40…メインコントローラ、47…交流入力電圧センサ、48…直流出力電圧センサ、49…リアクトル電流センサ、411…第一制御器、413…第二制御器、415…PWM信号生成部、417…同期整流停止判定部。 10 ... Power conversion device, 13 ... Power conversion circuit, 14 ... Control unit, 30a ... AC input terminal, 30b ... AC input terminal, 30c ... DC output terminal, 30d ... DC output terminal, 31 ... Filter circuit, 31a ... Reactor, 31b ... Reactor, 31c ... Condenser, 32 ... Smoothing capacitor, 33 ... Switching element, 34 ... Switching element, 35 ... Switching element, 36 ... Switching element, 37 ... Switching element, 38 ... Switching element, 40 ... Main controller, 47 ... AC input voltage sensor, 48 ... DC output voltage sensor, 49 ... Reactor current sensor, 411 ... First controller, 413 ... Second controller, 415 ... PWM signal generator, 417 ... Synchronous rectification stop determination unit.
Claims (8)
前記メインスイッチング素子及び前記サブスイッチング素子のオンオフ動作を制御するように設けられた、制御部(14)と、
を備えた、電力変換装置(10)であって、
2つの前記メインスイッチング素子のうちの一方と、2つの前記サブスイッチング素子のうちの一方とが一対の直流入出力端子の間で直列接続され、
2つの前記メインスイッチング素子のうちの他方と、2つの前記サブスイッチング素子のうちの他方とが一対の前記直流入出力端子の間で直列接続され、
2つの前記メインスイッチング素子それぞれが一対の前記直流入出力端子のうちの一方に接続され、
2つの前記サブスイッチング素子それぞれが一対の前記直流入出力端子のうちの他方に接続され、
前記制御部は、
入力電圧又は入力電流の絶対値が所定値を超える場合に、直列接続された1つの前記メインスイッチング素子と1つの前記サブスイッチング素子とを相補的にオンオフさせるとともに、残りの1つの前記メインスイッチング素子と1つの前記サブスイッチング素子のうちの一方をオフにして他方をオンにすることで同期整流動作を実行させ、前記入力電圧又は前記入力電流の絶対値が前記所定値以下である場合に2つの前記メインスイッチング素子又は2つの前記サブスイッチング素子をオフに保持することで前記同期整流動作を停止させるようになっていることを特徴とする、電力変換装置。 A power conversion circuit (13) having a parasitic diode component and comprising two main switching elements which are semiconductor switching elements connected in parallel with the parasitic diode and two sub-switching elements which are semiconductor switching elements. ,
A control unit (14) provided to control the on / off operation of the main switching element and the sub switching element, and
A power conversion device (10) equipped with
One of the two main switching elements and one of the two sub-switching elements are connected in series between the pair of DC input / output terminals.
The other of the two main switching elements and the other of the two sub-switching elements are connected in series between the pair of DC input / output terminals.
Each of the two main switching elements is connected to one of the pair of DC input / output terminals.
Each of the two sub-switching elements is connected to the other of the pair of DC input / output terminals.
The control unit
When the absolute value of the input voltage or input current exceeds a predetermined value, the one main switching element and the one sub-switching element connected in series are complementarily turned on and off, and the remaining one main switching element is turned on and off. And one of the sub-switching elements is turned off and the other is turned on to execute the synchronous rectification operation, and when the absolute value of the input voltage or the input current is equal to or less than the predetermined value, two A power conversion device, characterized in that the synchronous rectification operation is stopped by holding the main switching element or the two sub-switching elements off.
一対の前記直流入出力端子の間で直列接続された、2つの前記メインスイッチング素子のうちの他方と、2つの前記サブスイッチング素子のうちの他方との間の接続部に、一対の前記交流入出力端子のうちの他方が接続されていることを特徴とする、請求項1に記載の電力変換装置。 A pair of AC input / output at a connection between one of the two main switching elements and one of the two sub-switching elements connected in series between the pair of DC input / output terminals. One of the terminals is connected,
The pair of AC inputs / outputs are connected to the connection portion between the other of the two main switching elements and the other of the two sub switching elements connected in series between the pair of DC input / output terminals. the other is characterized that it is connected among the output terminals, the power conversion device according to claim 1.
前記制御部は、
一対の前記交流入出力端子間の交流電圧に対応する出力を生じるように設けられた、交流電圧検出部(47)と、
一対の前記直流入出力端子間の直流電圧に対応する出力を生じるように設けられた、直流電圧検出部(48)と、
前記リアクトルを通流する電流であるリアクトル電流に対応する出力を生じるように設けられた、電流検出部(49)と、
を備え、前記入力電圧又は前記入力電流の絶対値としての前記交流電圧又は前記リアクトル電流に基づいて前記電力変換回路の動作を制御することを特徴とする、請求項2に記載の電力変換装置。 The said AC input terminal side before Symbol power conversion circuit, a reactor (31a, 31b) and a filter circuit (31) constituted by a capacitor (31c) is provided,
The control unit
An AC voltage detection unit (47) provided so as to generate an output corresponding to an AC voltage between the pair of AC input / output terminals.
A DC voltage detection unit (48) provided so as to generate an output corresponding to a DC voltage between the pair of DC input / output terminals,
A current detection unit (49) provided so as to generate an output corresponding to the reactor current, which is the current flowing through the reactor, and
2. The power conversion device according to claim 2, wherein the operation of the power conversion circuit is controlled based on the AC voltage or the reactor current as an absolute value of the input voltage or the input current .
前記入力電圧又は前記入力電流の絶対値としての、前記交流電圧検出部による前記交流電圧の検出値に基づいて、前記電力変換回路の動作を制御することを特徴とする、請求項3に記載の電力変換装置。 The control unit
The third aspect of claim 3, wherein the operation of the power conversion circuit is controlled based on the detected value of the AC voltage by the AC voltage detecting unit as the absolute value of the input voltage or the input current . Power converter.
当該電力変換装置の出力である前記直流電圧を所望値とするための指令値と、前記直流電圧検出部による前記直流電圧の検出値と、の偏差に基づいて、電流基準値を出力するように設けられたフィードバック制御器である、第一制御器(411)と、
前記交流電圧の位相に対応する値と前記電流基準値とを乗算した値と、前記電流検出部による前記リアクトル電流の検出値と、に基づいて、前記メインスイッチング素子の制御信号を生成するための制御量を出力するように設けられたフィードバック制御器である、第二制御器(412)と、
を備え、
前記入力電圧又は前記入力電流の絶対値としての前記電流基準値に基づいて、前記電力変換回路の動作を制御することを特徴とする、請求項3に記載の電力変換装置。 The control unit
The current reference value is output based on the deviation between the command value for setting the DC voltage, which is the output of the power conversion device, to a desired value and the value detected by the DC voltage detection unit. The first controller (411), which is a provided feedback controller, and
A control signal for the main switching element is generated based on a value obtained by multiplying a value corresponding to the phase of the AC voltage by the current reference value and a value detected by the current detection unit for the reactor current. A second controller (412), which is a feedback controller provided to output a controlled amount, and
With
The power conversion device according to claim 3, wherein the operation of the power conversion circuit is controlled based on the current reference value as an absolute value of the input voltage or the input current .
前記メインスイッチング素子及び前記サブスイッチング素子のオンオフ動作を制御するように設けられた、制御部(14)と、
を備えた、電力変換装置(10)であって、
2つの前記メインスイッチング素子が一対の交流入出力端子の間で直列接続され、
4つの前記サブスイッチング素子のうちの2つが一対の直流入出力端子の間で直列接続され、残り2つが一対の前記直流入出力端子の間で直列接続され、
4つの前記サブスイッチング素子のうちの直列接続された2つの前記サブスイッチング素子の間の接続部に一対の前記交流入出力端子のうちの一方が接続され、残りの直列接続された2つの前記サブスイッチング素子の間の接続部に一対の前記交流入出力端子のうちの他方が接続され、
前記制御部は、
入力電圧又は入力電流の絶対値が所定値を超える場合に、2つの前記メインスイッチング素子と、4つの前記サブスイッチング素子のうちの一対の前記直流入出力端子のうちの一方と一対の前記交流入出力端子のうちの一方とに接続された1つの前記サブスイッチング素子および一対の前記直流入出力端子のうちの他方と一対の前記交流入出力端子のうちの他方とに接続された1つの前記サブスイッチング素子とを相補的にオンオフさせるとともに、残りの2つの前記サブスイッチング素子をオフにすることで同期整流動作を実行させ、前記入力電圧又は前記入力電流の絶対値が前記所定値以下である場合に4つの前記サブスイッチング素子をオフに保持することで前記同期整流動作を停止させるようになっていることを特徴とする、電力変換装置。 Two main switching elements (37, 38) which are semiconductor switching elements having a parasitic diode component and connected in parallel with the parasitic diode, and four sub-switching elements (33 to 36) which are semiconductor switching elements. The power conversion circuit (13) provided and
A control unit (14) provided to control the on / off operation of the main switching element and the sub switching element, and
A power conversion device (10) equipped with
The two main switching elements are connected in series between a pair of AC input / output terminals,
Two of the four sub-switching elements are connected in series between the pair of DC input / output terminals, and the remaining two are connected in series between the pair of DC input / output terminals.
One of the pair of AC input / output terminals is connected to the connection portion between the two sub-switching elements connected in series among the four sub-switching elements, and the remaining two sub-switching elements are connected in series. The other of the pair of AC input / output terminals is connected to the connection portion between the switching elements.
The control unit
When the absolute value of the input voltage or input current exceeds a predetermined value, the two main switching elements, one of the pair of the DC input / output terminals of the four sub switching elements, and the pair of the AC input One sub-switching element connected to one of the output terminals and one sub connected to the other of the pair of DC input / output terminals and the other of the pair of AC input / output terminals. When the synchronous rectification operation is executed by turning on and off the switching element in a complementary manner and turning off the remaining two sub-switching elements, and the absolute value of the input voltage or the input current is equal to or less than the predetermined value. A power conversion device, characterized in that the synchronous rectification operation is stopped by holding the four sub-switching elements off.
前記サブスイッチング素子は、シリコン型あるいはシリコンカーバイト型のMOSFETであることを特徴とする、請求項7に記載の電力変換装置。 The power conversion device according to claim 7, wherein the sub-switching element is a silicon type or silicon carbide type MOSFET.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018187405A JP6760346B2 (en) | 2018-10-02 | 2018-10-02 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018187405A JP6760346B2 (en) | 2018-10-02 | 2018-10-02 | Power converter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013191403A Division JP2015061322A (en) | 2013-09-17 | 2013-09-17 | Power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018201336A JP2018201336A (en) | 2018-12-20 |
JP6760346B2 true JP6760346B2 (en) | 2020-09-23 |
Family
ID=64667422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018187405A Active JP6760346B2 (en) | 2018-10-02 | 2018-10-02 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6760346B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023003055A1 (en) * | 2021-07-21 | 2023-01-26 | 엘지전자 주식회사 | Image display device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH089639A (en) * | 1994-06-23 | 1996-01-12 | N F Kairo Sekkei Block:Kk | Power converter |
JP2000037076A (en) * | 1998-07-16 | 2000-02-02 | Sony Corp | Rectifying circuit |
US8942018B2 (en) * | 2008-08-20 | 2015-01-27 | ConvenientPower HK Ltd. | Single-phase self-driven full-bridge synchronous rectification |
JP5058272B2 (en) * | 2010-01-22 | 2012-10-24 | 三菱電機株式会社 | DC power supply device, refrigeration cycle device provided with the same, air conditioner and refrigerator equipped with the same |
JP5464449B2 (en) * | 2011-04-06 | 2014-04-09 | 日本電気株式会社 | Method for detecting inconsistency between processing units considering reboot due to failure, shared apparatus, and cluster system |
JP6024356B2 (en) * | 2012-10-03 | 2016-11-16 | 株式会社ソシオネクスト | AC-DC converter |
-
2018
- 2018-10-02 JP JP2018187405A patent/JP6760346B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018201336A (en) | 2018-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015061322A (en) | Power conversion device | |
JP5260957B2 (en) | Power converter | |
JP6550884B2 (en) | Motor drive device | |
EP3484038B1 (en) | Method and system for operating a phase-leg of a three-level active neutral point clamped converter | |
TWI342103B (en) | ||
KR20100130161A (en) | System and method for oring phases to overcome duty cycle limitations in a multiphase boost converter | |
CN110178300B (en) | Power conversion device and power conversion system | |
JP5627700B2 (en) | Power converter | |
US10003264B2 (en) | DC/DC converter | |
JP2015208109A (en) | Dc power supply device and air conditioner using the same | |
JP6760346B2 (en) | Power converter | |
JP6717380B2 (en) | Semiconductor module and chip design method of switching element used in semiconductor module | |
JP5754609B2 (en) | Power converter and its control device | |
US20040113584A1 (en) | Motor control system | |
JP6789197B2 (en) | Power converter | |
JP6758486B2 (en) | Semiconductor element drive and power converter | |
JP2011109741A (en) | Power converter | |
WO2019163669A1 (en) | Boosting converter | |
JP2021126038A (en) | Power conversion device | |
JP6775118B2 (en) | Power conversion circuit | |
JP5734120B2 (en) | Power converter | |
JP6758178B2 (en) | Power converter | |
JPWO2019188876A1 (en) | Power conversion system, voltage conversion circuit control method | |
CN111033990B (en) | Power conversion device and inverter circuit | |
JP6965192B2 (en) | Buck converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181022 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6760346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |