JP6754334B2 - Termination circuit and wiring board that composes the termination circuit - Google Patents
Termination circuit and wiring board that composes the termination circuit Download PDFInfo
- Publication number
- JP6754334B2 JP6754334B2 JP2017153133A JP2017153133A JP6754334B2 JP 6754334 B2 JP6754334 B2 JP 6754334B2 JP 2017153133 A JP2017153133 A JP 2017153133A JP 2017153133 A JP2017153133 A JP 2017153133A JP 6754334 B2 JP6754334 B2 JP 6754334B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor line
- wiring
- line
- terminating resistor
- termination circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、終端回路に関し、より詳細には、半導体レーザと変調器とがモノリシックに一体化された半導体光集積素子などの高周波素子に高周波信号を供給するための終端回路、および終端回路を構成する配線板に関する。 The present invention relates to a termination circuit, and more specifically, constitutes a termination circuit and a termination circuit for supplying a high-frequency signal to a high-frequency element such as a semiconductor optical integrated element in which a semiconductor laser and a modulator are monolithically integrated. Regarding the wiring board to be used.
近年、インターネット、IP電話、動画のダウンロードなどの利用拡大により、必要とされる通信容量が急速に高まっており、光ファイバ、光通信用機器に搭載される光送信器の需要が拡大している。光送信器またはそれを構成する部品は、プラガブル(Pluggable)と呼ばれ、搭載や交換がしやすいように、仕様によるモジュール化が急速に進展している。XFP(10 Gigabit Small Form Factor Pluggable)は、10ギガビット・イーサネット(10GbE)の着脱モジュールの業界標準規格の一つであり、この規格により光送信器モジュールに搭載される光源もモジュール化が進んでいる。これは、TOSA(Transmitter Optical Sub-Assembly)と呼ばれ、代表的なモジュール形態として、箱型形状のTOSAモジュールがある(例えば、非特許文献1参照)。 In recent years, the required communication capacity has been rapidly increasing due to the expansion of the use of the Internet, IP phones, video downloads, etc., and the demand for optical transmitters installed in optical fibers and optical communication equipment is increasing. .. Optical transmitters or the components that make them up are called pluggables, and modularization by specifications is rapidly progressing so that they can be easily mounted and replaced. XFP (10 Gigabit Small Form Factor Pluggable) is one of the industry standards for 10 Gigabit Ethernet (10GbE) detachable modules, and the light sources mounted on optical transmitter modules are also being modularized according to this standard. .. This is called TOSA (Transmitter Optical Sub-Assembly), and as a typical module form, there is a box-shaped TOSA module (see, for example, Non-Patent Document 1).
図1に、従来のTOSAモジュールの外観を示す。TOSAモジュール100の筐体は、XFP準拠により、焼結セラミックからなるセラミック部103と、金属部104により形成されている。この筺体を貫通するように、テラス部101が設けられており、筺体内部側に向けて貫通する配線端子102が形成されている。配線端子102は、変調器に供給する高周波信号、半導体レーザに供給するDC給電に用いられる。
FIG. 1 shows the appearance of a conventional TOSA module. The housing of the TOSA
図2に、従来のTOSAモジュールの内部構成の一部を示す。筐体200の底面上には、熱電冷却素子(TEC:Thermo-Electric Cooler)207を介して、キャリア206と呼ばれる金属性の小板が搭載されている。TEC207によって、キャリア206上の素子で発生した熱が吸熱され、筺体下部から排熱される。省電力化と部品点数削減の観点から、TEC207を用いないTOSAの開発も行われている。
FIG. 2 shows a part of the internal configuration of the conventional TOSA module. On the bottom surface of the
キャリア206には、サブキャリアと呼ばれる薄板201が搭載されている。サブキャリア201には、誘電体材料に金属をメッキまたは蒸着することにより配線パターンが形成される。さらに、サブキャリア201には、光送信器に必要な素子、例えば、半導体レーザ202、光変調器203、終端抵抗204およびコンデンサ205などが搭載されている。テラス部212に設けられた配線端子208が、筺体外部から内部へ貫通しており、配線端子208とサブキャリア201の高周波配線211とは、ワイヤ状金線209、リボン状金線210で接続されている。
The
XFP準拠のTOSAモジュールの動作周波数は、10GHzにまで及んでおり、電気信号は波(マイクロ波)としての振る舞いが強くなる。すなわち、インピーダンス整合しない不連続点(反射点)では、そこを起点とする反射波が発生し、反射波が半導体レーザの駆動ドライバに向かって進行してしまう。このような状況から、従来は、配線端子208から終端抵抗204までの間の伝送線路において、不連続点(反射点)をなくすことが重要であった。
The operating frequency of the XFP-compliant TOSA module extends to 10 GHz, and the electric signal behaves strongly as a wave (microwave). That is, at a discontinuity point (reflection point) where impedance matching is not performed, a reflected wave is generated starting from that point, and the reflected wave travels toward the drive driver of the semiconductor laser. Under these circumstances, it has been conventionally important to eliminate discontinuities (reflection points) in the transmission line between the
図3に、従来の半導体光集積素子を搭載したサブキャリアを示す(例えば、非特許文献2参照)。サブキャリア400には、信号線Sの両側に所定の距離を隔ててグラウンド(GND)パターンが対向配置されたコプレナ線路であって、50オームで設計された高周波配線401が形成されている。高周波配線401は、ワイヤ状金線403a,403bによって、EA変調器集積DFBレーザ(EML)402のEA変調器の電極パッド411に接続されている。さらに、ワイヤ状金線403cによって、電極パッド411と50オームの終端抵抗404とが接続されている。DFBレーザ電極412は、ワイヤ状金線403dによって、電極パッド405に接続されている。
FIG. 3 shows a subcarrier equipped with a conventional semiconductor optical integrated device (see, for example, Non-Patent Document 2). The
図4に、従来の半導体光集積素子を搭載したサブキャリアにおいてフリップチップボンディングを用いた接続形態を示す。フリップチップボンディングは、実装基板上にチップを実装する方法の1つであり、チップ表面と基板とを電気的に接続する際、ワイヤボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだ金バンプによって接続する。ワイヤボンディングに比べて配線が極めて短くなるため、高周波特性を改善することができる。 FIG. 4 shows a connection form using flip-chip bonding in a subcarrier equipped with a conventional semiconductor optical integrated element. Flip-chip bonding is one of the methods for mounting chips on a mounting substrate. When electrically connecting a chip surface and a substrate, they are arranged in an array instead of being connected by wires as in wire bonding. Connect by wire bump. Since the wiring is extremely short as compared with wire bonding, high frequency characteristics can be improved.
図4(a)に示すように、サブキャリア400上のEML402と高周波配線401とは、配線板300により接続される。図4(b)は、配線板300の底面の構成を示している。高周波配線401の信号線Sは、バンプ311、高周波配線301、バンプ312を介してEA変調器の電極パッド411と接続される。高周波配線401のGNDパターンは、バンプ313a,313bを介して、GND配線302に接続されている。
As shown in FIG. 4A, the EML 402 on the
さらに、配線板300には、50オームの終端回路も形成されている。高周波配線301は、EA変調器の電極パッド411と接続されるバンプ312からさらに伸張され、50オームの終端抵抗303の一方の端子に接続される。終端抵抗303は、チップ抵抗を配線板に半田付けしてもよいし、配線板に作りこんでもよい。終端抵抗303は、寄生容量を少なくするためになるべく短くなるようにし、他方の端子は、GND配線302との間に隙間を設けずに両者を直結して、寄生成分が含まれないようにする。
Further, a 50 ohm termination circuit is also formed on the
このような構成により、寄生インダクタンス、寄生容量を減らすことにより、高周波特性を改善することを重要視している。 With such a configuration, it is important to improve the high frequency characteristics by reducing the parasitic inductance and the parasitic capacitance.
図4に示した構造は、高周波配線301と終端抵抗303とをそれぞれ50オームに設定することによりインピーダンス整合をとることができる。また、終端抵抗303を短くすることにより寄生インダクタンスを減らすことができる。しかしながら、従来の終端回路は、高周波配線301と終端抵抗303とのインピーダンス整合が考慮されているものの、高周波配線301に電気的に接続されるEA変調器を含むインピーダンス整合が考慮されていない。
In the structure shown in FIG. 4, impedance matching can be achieved by setting the
EA変調器は、DFBレーザの光を吸収し、光損失を増大させることで変調を行う。一例として、印加電圧は、−3V(LOW)〜−0.5V(HIGH)であり、受光電流は15mA程度流れる。EA変調器を抵抗成分に換算すると200オームであり、50オーム線路から大きく外れる可能性がある。加えて、EA変調器の等価回路、高周波配線等には、キャパシタなど、虚部のインピーダンスを持つ寄生成分も含まれる。このため、一般的に、10GHzを超えるような高周波領域まで広帯域にインピーダンス整合を取るために、実部の値しか有しない抵抗体のみの終端回路では、インピーダンス整合させることは困難である。 The EA modulator absorbs the light of the DFB laser and increases the light loss to perform the modulation. As an example, the applied voltage is -3V (LOW) to -0.5V (HIGH), and the received current flows about 15mA. When the EA modulator is converted into a resistance component, it is 200 ohms, which may deviate significantly from the 50 ohm line. In addition, the equivalent circuit of the EA modulator, high-frequency wiring, and the like also include parasitic components such as capacitors that have impedance in the imaginary part. Therefore, in general, in order to perform impedance matching in a wide band up to a high frequency region exceeding 10 GHz, it is difficult to perform impedance matching in a resistor-only termination circuit having only the actual value.
さらに、EA変調器に変調用の高周波信号とともにバイアス電圧を印加する場合には、終端抵抗にも電流が流れるので、消費電力と発熱の増大が見込まれる。 Further, when a bias voltage is applied to the EA modulator together with a high-frequency signal for modulation, a current also flows through the terminating resistor, so that power consumption and heat generation are expected to increase.
本発明の目的は、広帯域にインピーダンス整合がなされており、終端抵抗による消費電力が少ない終端回路と、これを構成する配線板を提供することにある。 An object of the present invention is to provide a termination circuit having impedance matching over a wide band and consuming less power due to a terminating resistor, and a wiring board constituting the termination circuit.
本発明は、このような目的を達成するために、終端回路の一実施態様は、所定の特性インピーダンスを有する第1導体線路と、前記第1導体線路と接続される終端抵抗と、前記終端抵抗と接続される第2導体線路と、前記第1導体線路、前記終端抵抗および前記第2導体線路に対して、所定の距離を隔てて対向配置されるグラウンド配線と、前記第2導体線路と接続されるコンデンサとを備え、前記第1導体線路および前記グラウンド配線は、それぞれ、前記終端抵抗側に向かって、線路幅が狭くなるように形成されていることを特徴とする。 In order to achieve such an object, one embodiment of the terminating circuit includes a first conductor line having a predetermined characteristic impedance, a terminating resistor connected to the first conductor line, and the terminating resistor. The second conductor line connected to the first conductor line, the ground wiring arranged to face the first conductor line, the terminating resistor and the second conductor line at a predetermined distance, and the second conductor line are connected to each other. The first conductor line and the ground wiring are each formed so that the line width becomes narrower toward the terminating resistor side.
また、配線板の一実施態様は、所定の特性インピーダンスを有する第1導体線路と、第2導体線路と、前記第1導体線路および前記第2導体線路に対して、所定の距離を隔てて対向配置されるグラウンド配線とが形成された配線板であって、前記第1導体線路および前記グラウンド配線は、それぞれ、前記第2導体線路側に向かって、線路幅が狭くなるように形成され、前記第1導体線路と前記第2導体線路との間に終端抵抗が接続され、前記第2導体線路にコンデンサが接続されて終端回路を構成することを特徴とする。 Further, in one embodiment of the wiring board, the first conductor line having a predetermined characteristic impedance, the second conductor line, the first conductor line, and the second conductor line face each other with a predetermined distance. A wiring board on which the ground wiring to be arranged is formed, and the first conductor line and the ground wiring are each formed so that the line width becomes narrower toward the second conductor line side. A terminating resistor is connected between the first conductor line and the second conductor line, and a capacitor is connected to the second conductor line to form a terminating circuit.
本発明によれば、第2導体線路にコンデンサを接続して、終端抵抗による消費電力を抑制するとともに、第1導体線路、第2導体線路およびグラウンド配線の形状によって、広帯域に精度の高いインピーダンス整合を図ることができる。 According to the present invention, a capacitor is connected to the second conductor line to suppress power consumption due to a terminating resistor, and the shape of the first conductor line, the second conductor line and the ground wiring enables highly accurate impedance matching over a wide band. Can be planned.
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本実施形態によれば、EMLに代表される半導体光集積素子を搭載したサブキャリアにおいて、フリップチップボンディングに用いる配線板の終端回路に対して、さらなる高周波特性の改善を図ることができる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. According to this embodiment, in a subcarrier equipped with a semiconductor optical integrated element represented by EML, it is possible to further improve the high frequency characteristics of the terminal circuit of the wiring board used for flip chip bonding.
(第1の実施形態)
図5に、本発明の第1の実施形態にかかる半導体光集積素子を搭載したサブキャリアに用いる配線板を示す。図5(a)は配線板500の斜視図であり、フリップチップボンディングにより接続されるEML402を合わせて示している。EML402は、信号用の電極パッド411およびグラウンド用の電極413が、共にEML402の上面に構成されている。信号用の電極パッド411は、バンプによって配線板500の高周波配線501のバンプ接続部511に接続され、グラウンド用の電極413は、GND配線502のバンプ接続部512に接続される。
(First Embodiment)
FIG. 5 shows a wiring board used for a subcarrier on which the semiconductor optical integrated element according to the first embodiment of the present invention is mounted. FIG. 5A is a perspective view of the
図5(b)は、配線板500の底面の配線パターンを示す図である。高周波配線501(第1導体線路)は、GND配線502とともにインピーダンス特性が50Ωの導体線路である50Ω線路部521を構成し、50オームの終端抵抗503の一方の端子に接続される。高周波配線501は、終端抵抗503との接続部において、内側に曲がる折り曲げ形状513c−dを有する。例えば、線路幅が直線的に狭くなるテーパ形状となっており、インピーダンス遷移部522を構成する。
FIG. 5B is a diagram showing a wiring pattern on the bottom surface of the
GND配線502も、インピーダンス遷移部522において、高周波配線501と同様にテーパ形状の折り曲げ形状513a−bを有する。これにより、インピーダンス遷移部522の特性インピーダンスは、終端抵抗503側に向かって、50Ωよりも大きくなるように変化する。
The
終端抵抗503が配置された部分も特性インピーダンスが50Ωよりも大きくなり、第1の高インピーダンス部523を構成する。終端抵抗503の他方の端子は、第2導体線路504を介してGND配線502に接続される。第2導体線路504は、対向するGND配線502との組み合わせによって、第2の高インピーダンス線路部524を構成する。第2の高インピーダンス線路部524は、スタブとして機能し、これにより、後述する周波数のピーキング量が調整されるようになっている。
The characteristic impedance of the portion where the terminating
図6に、第1の実施形態にかかる配線板の等価回路を示す。等価回路は、50Ω線路部521、インピーダンス遷移部522、第1の高インピーダンス線路部523、および第2の高インピーダンス線路部524が順に接続され、EML402のEA変調器は、50Ω線路部521とインピーダンス遷移部522との間に接続される。
FIG. 6 shows an equivalent circuit of the wiring board according to the first embodiment. In the equivalent circuit, the
この等価回路を用いてシミュレーションを行い、配線板500の配線パターンの各パラメータを決定し、インピーダンス整合がなされた終端回路を設計する。具体的には、三次元電磁解析シミュレータを利用して、終端抵抗503の長さl、終端抵抗503とGND配線502との間隔、および、第2の高インピーダンス線路部524の長さを変えて、EA変調器の入力信号強度を計算する。
A simulation is performed using this equivalent circuit, each parameter of the wiring pattern of the
終端抵抗503の長さlを変えることにより帯域幅が改善され、終端抵抗503とGND配線502との間隔を変えることによりピーキングの周波数が決まり、第2の高インピーダンス線路部524の長さを変えることによりピーキング量が決まる。例えば、10GbEのTOSAモジュールとして使用する場合、使用する周波数に合わせて、帯域、ピーキングを設定すれば、広帯域に精度の高いインピーダンス整合を実現することができる。
The bandwidth is improved by changing the length l of the terminating
(第2の実施形態)
図7に、本発明の第2の実施形態にかかるフリップチップボンディングを用いた接続形態を示す。図7(a)に示すように、サブキャリア400上のEML402と高周波配線401とは、配線板600により接続される。図7(b)は、配線板600の底面の構成を示している。高周波配線401の信号線Sは、バンプ611、高周波配線601、バンプ612を介してEA変調器の電極パッド411と接続される。高周波配線401のGNDパターンは、バンプ613a,613bを介して、GND配線602a−bに接続されている。
(Second embodiment)
FIG. 7 shows a connection mode using flip-chip bonding according to the second embodiment of the present invention. As shown in FIG. 7A, the
配線板600は、第1の実施形態と同様に、50Ω線路部、インピーダンス遷移部、第1の高インピーダンス線路部、および第2の高インピーダンス線路部が順に形成されている。
Similar to the first embodiment, the
第1の実施形態との相違点は、第2の高インピーダンス線路部、すなわち第2導体線路604の他方の端子は、GND配線602a−bには接続されず、バンプ615を介してコンデンサ620の上面電極に接続される。コンデンサ620の下面電極はグラウンドに接続され、これにより、高周波信号を終端し、バイアス電圧による直流成分はカットする。このようにして、終端抵抗における消費電力と発熱の増大を抑制することができる。
The difference from the first embodiment is that the second high impedance line portion, that is, the other terminal of the
直流成分をカットするために、コンデンサ620は、パスコンなどと比較して大きい容量のものを使用する。一般的に、容量が大きくなると寄生インダクタンスも大きくなるので、上述した終端回路の設計において、終端抵抗503の長さl、または終端抵抗603とGND配線602a−bとの間隔を調整して、寄生インダクタンスを相殺する。
In order to cut the DC component, the
(第3の実施形態)
図8に、本発明の第3の実施形態にかかる半導体光集積素子を搭載したサブキャリアに用いる配線板を示す。配線板700の底面の配線パターンを示しており、第1の実施形態との相違点は、インピーダンス遷移部522と第1の高インピーダンス部523とにある。高周波配線701(第1導体線路)は、GND配線702とともにインピーダンス特性が50Ωの導体線路である50Ω線路部を構成する。高周波配線701のバンプ接続部711には、EA変調器の信号用の電極パッド411が接続され、バンプ接続部712には、グラウンド用の電極413が接続される。
(Third Embodiment)
FIG. 8 shows a wiring board used for a subcarrier on which the semiconductor optical integrated element according to the third embodiment of the present invention is mounted. The wiring pattern on the bottom surface of the
第3の実施形態のインピーダンス遷移部は、EA変調器が接続される側の高周波配線701とGND配線702とは、内側に曲がる折り曲げ形状713c,713bを有する。一方、EA変調器が接続されないGND配線702側は、折り曲げ形状713dのみが形成されている。すなわち、第1の高インピーダンス部において、EA変調器が接続される側の間隔が、EA変調器が接続されない側の間隔よりも広くなっている。
In the impedance transition portion of the third embodiment, the
EA変調器が接続される側の高周波配線701とGND配線702との間は、EA変調器によって容量成分が大きくなる。そこで、この容量成分を相殺するために、第1の高インピーダンス部において、EA変調器が接続されない側の高周波配線701とGND配線702との間の容量を大きくする。このような構成により、高周波配線701から、EA変調器との接続点を介して終端回路まで、コプレナ線路が等価的に対称性を有する構造となり、精度の高いインピーダンス整合を実現することができる。
The capacitance component is increased by the EA modulator between the
なお、第2の実施形態と同様に、第2の高インピーダンス線路部、すなわち第2導体線路704の他方の端子は、GND配線702には接続せず、バンプを介してコンデンサに接続する構成とすることもできる。
As in the second embodiment, the second high impedance line portion, that is, the other terminal of the
(第4の実施形態)
図9に、本発明の第4の実施形態にかかる半導体光集積素子を搭載したサブキャリアに用いる配線板を示す。配線板800の底面の配線パターンを示しており、第1の実施形態との相違点は、インピーダンス遷移部522にある。高周波配線801(第1導体線路)は、GND配線802とともにインピーダンス特性が50Ωの導体線路である50Ω線路部を構成する。高周波配線801のバンプ接続部811には、EA変調器の信号用の電極パッド411が接続され、バンプ接続部812には、グラウンド用の電極413が接続される。
(Fourth Embodiment)
FIG. 9 shows a wiring board used for a subcarrier on which the semiconductor optical integrated element according to the fourth embodiment of the present invention is mounted. The wiring pattern on the bottom surface of the
第4の実施形態のインピーダンス遷移部は、内側に曲がる折り曲げ形状813c−dが、線路幅が直線的に狭くなるテーパ形状ではなく、クロソイド曲線で形成されている。テーパ形状であっても、50Ω線路部521とインピーダンス遷移部522との間の屈曲点、およびインピーダンス遷移部522と第1の高インピーダンス部523との間の屈曲点では、インピーダンスが不連続に変化するので、高周波信号はわずかながらも反射する。そこで、インピーダンス遷移部をクロソイド曲線で形成することにより、このような不連続点のないインピーダンス整合を実現することができる。
In the impedance transition portion of the fourth embodiment, the bent shape 813cd that bends inward is formed by a clothoid curve instead of a tapered shape in which the line width is linearly narrowed. Even in the tapered shape, the impedance changes discontinuously at the bending point between the
なお、第2の実施形態と同様に、第2の高インピーダンス線路部、すなわち第2導体線路804の他方の端子は、GND配線802には接続せず、バンプを介してコンデンサに接続する構成とすることもできる。
As in the second embodiment, the second high impedance line portion, that is, the other terminal of the
本実施形態では、配線板によってEMLのEA変調器を接続する構成を例に説明したが、筺体外部から、高周波線路を介して、サブキャリア上の高周波素子に高周波信号を供給する場合に適用することができる。 In the present embodiment, the configuration in which the EML EA modulator is connected by the wiring board has been described as an example, but it is applied to the case where a high frequency signal is supplied to the high frequency element on the subcarrier from the outside of the housing via the high frequency line. be able to.
100 TOSAモジュール
101,212 テラス部
102,208 配線端子
103 セラミック部
104 金属部
200 筐体
201,400 サブキャリア
202 半導体レーザ
203 光変調器
204,303,404,503,703,803 終端抵抗
205,620 コンデンサ
206 キャリア
207 TEC
209,403a−d ワイヤ状金線
210 リボン状金線
211,301,401,501,601,701,801 高周波配線
300,500,600,700,800 配線板
302,502,602,702,802 GND配線
311,312,313a−b,611,612,613a−b,614,615,711,712,811,812 バンプ
402 EA変調器集積DFBレーザ(EML)
405,411 電極パッド
412 DFBレーザ電極
504,604,704,804 第2導体線路
100 TOSA module 101,212 Terrace part 102,208
209,403a-d Wire-shaped
405,411
Claims (7)
前記第1導体線路と接続される終端抵抗と、
前記終端抵抗と接続される第2導体線路と、
前記第1導体線路、前記終端抵抗および前記第2導体線路に対して、所定の距離を隔てて対向配置されるグラウンド配線と、
前記第2導体線路と接続されるコンデンサとを備え、
前記第1導体線路および前記グラウンド配線は、それぞれ、前記終端抵抗側に向かって、線路幅が狭くなるように形成されていることを特徴とする終端回路。 A first conductor line having a predetermined characteristic impedance and
The terminating resistor connected to the first conductor line and
The second conductor line connected to the terminating resistor and
Ground wiring arranged to face the first conductor line, the terminating resistor, and the second conductor line at a predetermined distance.
A capacitor connected to the second conductor line is provided.
A terminating circuit characterized in that the first conductor line and the ground wiring are each formed so that the line width becomes narrower toward the terminating resistor side.
前記終端抵抗および前記第2導体線路と前記一方のグラウンド線路との間の間隔は、前記終端抵抗および前記第2導体線路と対向配置される他方のグラウンド線路との間の間隔よりも広く設定されていることを特徴とする請求項1または2に記載の終端回路。 A high frequency element is connected between the first conductor line and one of the ground wires arranged opposite to each other.
The distance between the terminating resistor and the second conductor line and the one ground line is set wider than the distance between the terminating resistor and the second conductor line and the other ground line arranged opposite to the second conductor line. The termination circuit according to claim 1 or 2, wherein the termination circuit is characterized by the above.
第2導体線路と、
前記第1導体線路および前記第2導体線路に対して、所定の距離を隔てて対向配置されるグラウンド配線とが形成された配線板であって、
前記第1導体線路および前記グラウンド配線は、それぞれ、前記第2導体線路側に向かって、線路幅が狭くなるように形成され、
前記第1導体線路と前記第2導体線路との間に終端抵抗が接続され、前記第2導体線路にコンデンサが接続されて終端回路を構成することを特徴とする配線板。 A first conductor line having a predetermined characteristic impedance and
2nd conductor line and
A wiring board in which a ground wiring arranged to face the first conductor line and the second conductor line at a predetermined distance is formed.
The first conductor line and the ground wiring are each formed so that the line width becomes narrower toward the second conductor line side.
A wiring board characterized in that a terminating resistor is connected between the first conductor line and the second conductor line, and a capacitor is connected to the second conductor line to form a terminating circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017153133A JP6754334B2 (en) | 2017-08-08 | 2017-08-08 | Termination circuit and wiring board that composes the termination circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017153133A JP6754334B2 (en) | 2017-08-08 | 2017-08-08 | Termination circuit and wiring board that composes the termination circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019033380A JP2019033380A (en) | 2019-02-28 |
JP6754334B2 true JP6754334B2 (en) | 2020-09-09 |
Family
ID=65523738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017153133A Active JP6754334B2 (en) | 2017-08-08 | 2017-08-08 | Termination circuit and wiring board that composes the termination circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6754334B2 (en) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167099A (en) * | 1994-12-13 | 1996-06-25 | Calsonic Corp | Instrument and method for optical measurement |
JP2003078196A (en) * | 2001-08-30 | 2003-03-14 | Kyocera Corp | Optical module |
US6950565B2 (en) * | 2002-10-07 | 2005-09-27 | Agere Systems Inc | Submount for high speed electronic devices |
JP4192009B2 (en) * | 2003-02-24 | 2008-12-03 | 寛治 大塚 | Electronic circuit equipment |
JP3984638B2 (en) * | 2005-03-30 | 2007-10-03 | 松下電器産業株式会社 | Transmission line pair and transmission line group |
JP5144628B2 (en) * | 2009-11-19 | 2013-02-13 | 日本電信電話株式会社 | TO-CAN type TOSA module |
JP2013008887A (en) * | 2011-06-27 | 2013-01-10 | Hitachi Ltd | Optical module |
JP6438569B2 (en) * | 2015-03-23 | 2018-12-12 | 日本電信電話株式会社 | High frequency transmission line and optical circuit |
CN106549299B (en) * | 2016-10-24 | 2019-03-01 | 中国科学院半导体研究所 | It is a kind of for directly modulating the subcarrier encapsulating structure of chip of laser |
-
2017
- 2017-08-08 JP JP2017153133A patent/JP6754334B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019033380A (en) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107430293B (en) | Optical circuit | |
JP6929113B2 (en) | Optical assemblies, optical modules, and optical transmission equipment | |
US7986020B2 (en) | Optical communication module and flexible printed circuit board | |
JP5180176B2 (en) | TO-CAN type TOSA module | |
JP5263286B2 (en) | Connection device and optical device | |
JP5104251B2 (en) | Optical module | |
JP4852442B2 (en) | Optical transmission module | |
JP6228561B2 (en) | High frequency transmission line and optical circuit | |
US10042133B2 (en) | Optical module | |
JP7249745B2 (en) | Optical subassemblies and optical modules | |
JP2013197479A (en) | Tosa module package | |
JP7245620B2 (en) | Optical subassemblies and optical modules | |
US20200041735A1 (en) | Optical subassembly and optical module | |
JP2021044331A (en) | Optical sub-assembly and optical module | |
JP6445268B2 (en) | Optical module, optical transceiver module, and flexible substrate | |
JP6502844B2 (en) | Optical semiconductor device | |
JP6754334B2 (en) | Termination circuit and wiring board that composes the termination circuit | |
JP6228560B2 (en) | High frequency transmission line and optical circuit | |
JP6322154B2 (en) | Optical circuit | |
JP6722155B2 (en) | Termination circuit and wiring board | |
JP2005038984A (en) | Optical transmission module | |
JP6272131B2 (en) | Optical module | |
US11398866B2 (en) | Optical semiconductor device, optical transmission module, and optical transceiver | |
JP5631774B2 (en) | Optical transmission module | |
JP2016181539A (en) | Optical circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6754334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |