JP6743866B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP6743866B2 JP6743866B2 JP2018208342A JP2018208342A JP6743866B2 JP 6743866 B2 JP6743866 B2 JP 6743866B2 JP 2018208342 A JP2018208342 A JP 2018208342A JP 2018208342 A JP2018208342 A JP 2018208342A JP 6743866 B2 JP6743866 B2 JP 6743866B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- light emitting
- emitting device
- semiconductor
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、発光ダイオード(Light Emitting Diode, LED)を用いた半導体発光装置およびその製造方法に関する。特に、配光特性が求められる光源装置において好適に用いられる半導体発光装置およびその製造方法に関する。 The present invention relates to a semiconductor light emitting device using a light emitting diode (LED) and a manufacturing method thereof. In particular, the present invention relates to a semiconductor light emitting device that is preferably used in a light source device that requires light distribution characteristics and a method for manufacturing the same.
発光ダイオード(以下「LED」と略称する。)は、高い発光効率、低い消費電力および長寿命であるという観点から、照明用装置をはじめ、光通信装置、プリンタやスキャナなどの様々な応用製品の光源として採用されている。現在主流とされる白色LEDは、波長のピークが450nm前後の青色LEDと、その青色光を550nm前後の波長に変換する黄色蛍光体との組み合わせに基づいて、単一のLED素子(シングルチップ)のみによる白色光が実現されている。また、蛍光体の波長変換帯域を広くしまたは任意に選択し、あるいは蛍光体を塗布しないLED素子を加えることで、演色性に優れた良質の照明光を得ることが可能である。 BACKGROUND ART Light emitting diodes (hereinafter abbreviated as “LEDs”) are used in various application products such as lighting devices, optical communication devices, printers and scanners from the viewpoint of high luminous efficiency, low power consumption and long life. It is used as a light source. The white LED currently in the mainstream is a single LED element (single chip) based on a combination of a blue LED with a wavelength peak of around 450 nm and a yellow phosphor that converts the blue light into a wavelength of around 550 nm. Only the white light is realized. Further, by widening or arbitrarily selecting the wavelength conversion band of the phosphor or adding an LED element not coated with the phosphor, it is possible to obtain high-quality illumination light with excellent color rendering properties.
光源装置の回路基板に面実装されるタイプのLED素子は、サファイア等の成長基板上にp型およびn型の半導体層をエピタキシャル成長させ、その後に導電体からなるp電極およびn電極を各半導体層に積層させた基本構造を有している。チップパッケージのサブストレートや光源装置の回路基板(本明細書ではこれらを総称して「実装基板」という。)上にLED素子を面実装するひとつの方法にフェース・ダウン(FD)実装がある。フェース・ダウンとは、半導体層の積層方向と光の取り出し方向とを逆転させた向きにLED素子を実装する方法である。なお、半導体層の積層方向と光の取り出し方向とが一致する実装方法はフェース・アップ(FU)といわれている。 In an LED element of the type that is surface-mounted on a circuit board of a light source device, p-type and n-type semiconductor layers are epitaxially grown on a growth substrate such as sapphire, and then p-electrodes and n-electrodes made of a conductor are formed on each semiconductor layer. It has a basic structure of being laminated on. Face down (FD) mounting is one method of surface-mounting LED elements on a substrate of a chip package or a circuit board of a light source device (collectively referred to as "mounting board" in this specification). Face down is a method of mounting an LED element in a direction in which the stacking direction of semiconductor layers and the light extraction direction are reversed. A mounting method in which the stacking direction of the semiconductor layers and the light extraction direction are the same is called face-up (FU).
たとえば特許文献1には、LEDがキャリア基板(実装基板に相当)にフェース・ダウン実装される構造が開示されている。特許文献1の実装方法によれば、LEDをキャリア基板にフリップチップ実装後、バンプ状の電極間にアンダーフィルが注入される。このアンダーフィルがLEDのエピタキシャル構造体(本明細書でいう半導体層)の側面まで延びて硬化することで、キャリア基板に実装されたLEDの支持剛性が高められている。 For example, Patent Document 1 discloses a structure in which LEDs are mounted face down on a carrier substrate (corresponding to a mounting substrate). According to the mounting method of Patent Document 1, after the LED is flip-chip mounted on the carrier substrate, an underfill is injected between the bump-shaped electrodes. The underfill extends to the side surface of the epitaxial structure (semiconductor layer in this specification) of the LED and is cured, so that the support rigidity of the LED mounted on the carrier substrate is enhanced.
ところで、光学レンズを用いて、光の広がり方、方向など配光特性を制御する照明器具において、発光面積が小さく正面の輝度が高い、かつ、配光色温度差の小さい配光特性をもつ、いわゆる点光源の発光装置が好ましいとされている。そのため、従来のLEDを用いた半導体発光装置では、発光素子に、レンズを設置されたものが用いられている。発光素子に、レンズを設置することで、光の取り出し効率を上げて、正面の輝度を高くしている。しかし、レンズが必要とされるため、レンズを形成させる工程が必要とされていた。 By the way, in an illuminator that controls the light distribution characteristics such as the direction of light spread and the direction using an optical lens, the light emitting area is small, the front brightness is high, and the light distribution color temperature difference is small. A so-called point light source light emitting device is said to be preferable. Therefore, in a conventional semiconductor light emitting device using an LED, a light emitting element provided with a lens is used. By installing a lens in the light emitting element, the light extraction efficiency is increased and the front brightness is increased. However, since the lens is required, the step of forming the lens is required.
本発明は、かかる従来の課題にかんがみてなされたものであり、簡素な構造で実現でき、発光素子のエッジ方向への光漏れを抑制して光源の配光特性を良好とする、半導体発光装置およびその製造方法を提供することを目的とする。 The present invention has been made in view of the above conventional problems, and can be realized with a simple structure, which suppresses light leakage in the edge direction of the light emitting element and improves the light distribution characteristics of the light source. And its manufacturing method.
本発明は、半導体層と、前記半導体層の下面側に形成される電極と、前記半導体層の外縁を囲む枠状部であって、前記半導体層の上面に対し垂直の方向において当該上面に対し一定の高さを有し、かつ、前記上面に沿う方向においてその上端部分に一定の幅を有する枠状部であって、少なくとも一部が前記半導体層の外縁に接して形成される枠状部と、を備える半導体発光装置である。 The present invention is a semiconductor layer, an electrode formed on a lower surface side of the semiconductor layer, and a frame-shaped portion surrounding an outer edge of the semiconductor layer, the frame portion being perpendicular to the upper surface of the semiconductor layer with respect to the upper surface. A frame-shaped portion having a constant height and a constant width at its upper end portion in a direction along the upper surface, at least a portion of which is formed in contact with the outer edge of the semiconductor layer. And a semiconductor light emitting device.
また、本発明は、成長基板上に半導体層を有し前記半導体層上に電極を有する複数の発光素子を、前記成長基板の一面がシートに接して所定の間隔をおいて配置するステップと、前記複数の発光素子のそれぞれの成長基板の間隙を埋めるように絶縁部材を配置するステップと、前記絶縁部材の一部を残して前記成長基板の間隙に溝を形成するステップと、前記成長基板を剥離するステップと、を含む、半導体発光装置の製造方法である。 Further, the present invention, a step of disposing a plurality of light emitting elements having a semiconductor layer on a growth substrate and an electrode on the semiconductor layer, one surface of the growth substrate is in contact with a sheet at a predetermined interval, Arranging an insulating member so as to fill a gap between the growth substrates of the plurality of light emitting devices; forming a groove in the gap between the growth substrates while leaving a part of the insulating member; And a step of peeling the semiconductor light emitting device.
また、本発明は、成長基板上に半導体層を積層し所定の間隔をおいて複数の発光素子を配列して形成した半導体ウェハを準備するステップと、隣接する前記各半導体層の間の位置で、前記成長基板に溝を加工するステップと、前記成長基板の前記溝を埋めるように絶縁部材を配置するステップと、前記成長基板を剥離するステップと、前記絶縁部材の一部を残して前記溝の位置で前記各発光素子を切り出すステップと、を含む、半導体発光装置の製造方法である。 Further, the present invention provides a step of preparing a semiconductor wafer in which semiconductor layers are stacked on a growth substrate and a plurality of light emitting elements are arranged at predetermined intervals, and a step between the adjacent semiconductor layers. A step of processing a groove in the growth substrate, a step of arranging an insulating member so as to fill the groove of the growth substrate, a step of peeling the growth substrate, and a step of leaving the insulating member in part to leave the groove. And a step of cutting out each of the light emitting elements at the position.
本発明の半導体発光装置によれば、簡素な構造で実現でき、エッジ方向への光漏れを抑制して光源の配光特性を良好とすることができる。また、本発明の半導体発光装置の製造方法によれば、工程数が少なく量産性に優れた高品質の半導体発光装置を得ることができる。 According to the semiconductor light emitting device of the present invention, it can be realized with a simple structure, light leakage in the edge direction can be suppressed, and the light distribution characteristics of the light source can be improved. Further, according to the method for manufacturing a semiconductor light emitting device of the present invention, it is possible to obtain a high quality semiconductor light emitting device with a small number of steps and excellent mass productivity.
以下、図面を参照しながら、本発明の好適な実施形態を説明する。なお、参照される各図を通し、同一の各構成要素および形態は異なるが対応関係がある各構成要素に対しては同一の符号が付されている。また、以下説明する実施形態はあくまでも例示であり、発明がこれらの具体的態様に限定されるものではない。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. Throughout the referenced drawings, the same reference numerals are given to the same constituent elements and the corresponding constituent elements that have different forms but have a corresponding relationship. Further, the embodiments described below are merely examples, and the invention is not limited to these specific modes.
(第1の実施形態)
図1は、本発明の第1の実施形態による半導体発光装置10の断面構造を模式的に示す図である。半導体発光装置10は、発光素子であるLEDを構成する半導体層11と、半導体層11の下面側にそれぞれ形成されるp電極12およびn電極13とを備える。半導体層11の上面に接して、波長変換部15を配置してもよい。
(First embodiment)
FIG. 1 is a diagram schematically showing a cross-sectional structure of a semiconductor
なお、半導体層11の「上面」および「下面」という表現は、本明細書において光取り出し面側を上、電極が形成される底面側を下と定義した場合における、相対的な意味で用いるのに過ぎない。すなわち「上」および「下」が絶対的な上下の意味で解釈されることを意図するものではない。
Note that the expressions “upper surface” and “lower surface” of the
半導体層11は、図1に詳細に示されるように、n型半導体層111、活性層112およびp型半導体層113が順に積層されたpnダブルヘテロ構造を有している。半導体層11は、たとえば窒化物系化合物半導体(一般式がInxAlyGa1-x-yN(0≦x、0≦y、x+y≦1))であるたとえばGaN系の青色LEDからなる。LEDを構成する半導体層11が、他のたとえばZnSe系、InGaAs系、AlInGaP系などの化合物半導体からなるものであってもよい。半導体層11は、たとえば有機金属化学気相成長(Metal Organic Chemical Vapor Deposition, MOCVD)法によって、サファイア等の図示しない成長基板上に順次積層して形成することができる。またその他の気相または液相成長法を用いて半導体層11を形成してもよい。
As shown in detail in FIG. 1, the
LEDのアノードと電気的に接続されるp電極12は、p型半導体層113に電気的に接合して設けられる。一方、カソードと電気的に接続されるn電極13は、n型半導体層111に電気的に接合して設けられる。p電極12およびn電極13は、図示しない実装基板に向けて突出するバンプとして形成される。たとえば、p型およびn型半導体層113、111のそれぞれの所定位置にスパッタリング等によりアンダー・バリア・メタル(UBM)を成膜し、成膜したUBM上に濡れ性の良い導電性金属であるたとえばAuをメッキすることにより、バンプ状のp電極12およびn電極13が得られる。
The p-
半導体発光装置10では、半導体層11に順方向の電流が供給されることにより活性層112にキャリアが移動して閉じ込められ、そこでキャリアの再結合が効率良く起こり光が放出される。このため、活性層112は発光層ともいわれる。
In the semiconductor
また、高輝度のLEDを実現するために、p型半導体層113の下面に光反射層114を設けてもよい。光反射層114は、たとえば、p型半導体の一部として形成したDBR(Distributed Bragg Reflector)を用いることができる。DBRは、空間周期がλ/2nの回折格子である(ここで、λは真空における光の波長、nは媒体(具体的にはp型半導体層)における屈折率である。)。すなわち、DBRからなる光反射層114は、活性層112から実装基板側へ放出された波長λの光を、反対側の上面である光取り出し面側に回折させる一方で、順方向の駆動電流を活性層112およびn型半導体層111に供給することができる。これにより、配光特性を良好とし、光の取り出し効率を向上させることができる。
Further, a
本発明の実施形態によれば、半導体発光装置10は、半導体層11の外縁を囲むように形成された枠状部14aを備えることを特徴としている。この枠状部14aは、p電極12およびn電極13の間を埋めるように配置される絶縁部材14の一部として、半導体層11の外縁に形成される。
According to the embodiment of the present invention, the semiconductor
詳細には、図1に示されるように、枠状部14aは、半導体層11の上面11aに対し垂直の方向において当該上面11aに対し一定の高さHを有し、かつ、上面11aに沿う水平方向において枠状部14aの上端部分に一定の幅Wを有している。半導体層11に接する位置から上方に位置する枠状部14aの内側面は、半導体層11の上面11aに対し垂直の面として形成される。また、枠状部14aの外壁面14bは、当該半導体発光装置10が実装される図示しない実装基板、またはその実装基板へ実装される側の面(実装面)に対し直交するか、または垂直な面として形成されることが好ましい。
Specifically, as shown in FIG. 1, the frame-shaped
枠状部14aを含む絶縁部材14は、光反射性を有する絶縁材料から形成される。具体的に、絶縁部材14の主成分は、たとえばシリコーン樹脂等の熱硬化性樹脂であることが好ましい。また、絶縁部材14の絶縁材料は、熱硬化性樹脂にTi、Zr、Nb、Al、Siからなる群から選択される1種の酸化物、若しくはAlN、MgFの少なくとも1種であり、具体的にはTiO2、ZrO2、Nb2O5、Al2O3、MgF、AlN、SiO2よりなる群から選択される少なくとも1種を混合してなることが好ましい。これにより、絶縁部材14に適した電気的絶縁性、機械的強度に加えて光反射性を与えることができる。
The insulating
図2は、図1に示した半導体発光装置10を光取り出し面(半導体層の上面11a)側から見た平面図である。図2に示されるように、半導体発光装置10は平面視において四角形を有し、その枠状部14aがLEDの光取り出し面(半導体層の上面11a)のエッジ(外縁)を囲むように四角形の枠状に形成されている。
FIG. 2 is a plan view of the semiconductor
波長変換部15は蛍光体材料を含有する樹脂からなることが好ましい。また、波長変換部15は、必ずしも蛍光体材料を含有している必要はなく、拡散材(フィラーなど)や着色材(顔料など)を含有する樹脂であってもよい。波長変換部15は一定の厚みH’ を有している。図1から容易に判るように、底面である実装面からの波長変換部15の上面までの高さは枠状部14aのそれよりも高い(つまりH’ >H)。上述したように枠状部14aは光反射性を有する絶縁材料から形成されている。このため、半導体層11からエッジ方向に放出された光の一部が枠状部14aの内側面で反射する(図3参照)。これにより、半導体発光装置10から放出される光の広がりを抑え、エッジ方向への光漏れを抑制して光源の配光特性を良好にすることができる。
The
また、p電極12およびn電極13の間を埋める絶縁部材14がLED発光素子の全体をパッケージングする構造により、従来必要とされた基板実装時または基板実装後のアンダーフィリングの必要性がなくなる。また、絶縁部材14の一部をなす枠状部14aが一定の高さHおよび幅Wを有して半導体層11の外縁を囲むことにより、簡素な構造でありながら従来よりも横からの外力や応力に対する剛性が高められている。また、一定の高さを有する枠状部14aが波長変換部15の側面にまで延びて支持することにより、波長変換部15の剥離や損傷も防ぐことができる。
Further, the insulating
次に、上述した第1の実施形態による半導体発光装置10を製造する方法を図4を参照しながら説明する。
Next, a method of manufacturing the semiconductor
はじめに、成長基板31上に半導体層11を積層し、所定の間隔をおいて複数の発光素子32、32、…を配列し、それぞれの発光素子32に所定の電極や保護膜等を形成した半導体ウェハ30を準備する(図4a参照)。半導体層11が窒化物系化合物半導体である、たとえばGaN系の青色LEDの場合には、成長基板31としてサファイアの単結晶ウェハが好適に用いられる。
First, a semiconductor in which the
図1に既に示した半導体層11は、n型半導体層111をたとえばSiをドーパントとして用いたGaNから形成でき、p型半導体層113をたとえばMgまたはZnをドーパントとして用いたGaNから形成でき、活性層112をたとえばGaNまたはInGaNから形成することができる。また、青色LEDを構成するために、半導体層11をInAlGaN系化合物で形成することができる。
The
半導体層11は、たとえばMOCVD法またはその他の気相成長法により、n型半導体層111、活性層112およびp型半導体層113を順次、成長基板31上にエピタキシャル成長させることで形成することができる。
The
半導体層11を形成後、p電極12およびn電極13を形成する。p電極12およびn電極13は、半導体層11の所定の位置から突出するバンプ状とすることができる。すなわち、p型およびn型半導体層113、111のそれぞれの所定位置にスパッタリング等によりUBMを成膜し、成膜したUBM上にたとえばAuをメッキすることにより、バンプ状のp電極12およびn電極13が形成される。また、ワイヤボンドによりバンプを形成してもよい。
After forming the
次に、隣接する各半導体層11の間の位置で各発光素子32を分離する溝31a、31a、…を加工する(図4b参照)。溝31aの加工方法は特に限定されないが、たとえば断面が四角形のブレードで、成長基板31にダイシングやダイヤモンドカット等により溝31aを形成することができる。
Next, the
そして、半導体層11の電極間、ならびに複数の各発光素子32、32、…の間の溝31a、31a、…を埋めるように絶縁部材14を配置する(図4c参照)。絶縁部材14は、たとえばシリコーン樹脂からなる熱硬化性樹脂にTi、Zr、Nb、Al、Siからなる群から選択される1種の酸化物、若しくはAlN、MgFの少なくとも1種であり、具体的にはTiO2、ZrO2、Nb2O5、Al2O3、MgF、AlN、SiO2よりなる群から選択される少なくとも1種を混合した、光反射性を有する絶縁材料から形成することができる。
絶縁部材14を形成する方法としては、圧縮成形法、トランスファー成形法、射出成形法などの一般的な成形法を採用することができる。また、樹脂を印刷もしくは塗布する方法、またはゲル状のシートを用いる方法等で絶縁部材14を成形し、その後硬化して形成してもよい。また、p電極12およびn電極13を覆うように絶縁部材14を形成(硬化)した後に切削して電極を露出させて図4cの状態としてもよい。
Then, the insulating
As a method of forming the insulating
成長基板31、31、…を上にして別の粘着シート41上に発光素子32、32、…の電極側が接するように設置する(図4d参照)。
The growth substrates 31, 31,... Are placed on another pressure-
次に、たとえばLLO(Laser Lift Off)法により成長基板31、31、…を半導体層11、11、…から剥離する(図4e参照)。そして、半導体層11、11、…上に必要に応じて波長変換部15を配置する(図4f参照)。波長変換部14は、圧縮成形法、トランスファー成形法、射出成形法などの一般的な成形法を用いて形成することができる。
また、材料(主に蛍光体)のポッティング、スクリーン印刷、電着、スプレーによる塗布、シート貼着などの適宜の方法を用いて半導体層11の上に配置してもよい。
Next, the
Further, it may be arranged on the
波長変換部15の材料としては、たとえば、Ce、Eu等のランタノイド系元素で賦活される、窒化物系蛍光体または酸窒化物系蛍光体を用いることができる。
蛍光体材料として具体的には、たとえば、Ce等のランタノイド元素で賦活される希土類アルミン酸塩を用いることができ、そのうちYAG系蛍光体材料が好適に用いられる。また、YAG系蛍光体材料のうちYの一部または全部をTb、Luで置換したものでもよい。また、Ceで賦活される希土類ケイ酸塩等を蛍光体材料に用いることができる。
また、Eu等のランタノイド系元素で賦活される、アルカリ土類ハロゲンアパタイト、アルカリ土類金属ホウ酸ハロゲン、アルカリ土類金属アルミン酸塩、アルカリ土類金属硫化物、アルカリ土類金属硫チオガレート、アルカリ土類金属窒化ケイ素またはゲルマン酸塩、もしくはEu等のランタノイド系元素で賦活される有機または有機錯体を蛍光体材料として用いることができる。たとえば赤色蛍光体として、(Sr,Ca)AlSiN3:EuのようなSCASN系蛍光体、CaAlSiN3:EuのようなCASN系蛍光体、SrAlSiN3:Eu等がある。他にも、発光素子の青色光を吸収して緑色光を発光する、例えば、クロロシリケート蛍光体やβサイアロン蛍光体等を用いることができる。
As the material of the
Specifically, as the phosphor material, for example, a rare earth aluminate activated by a lanthanoid element such as Ce can be used, and among them, the YAG phosphor material is preferably used. Further, a part or all of Y of the YAG-based phosphor material may be replaced with Tb or Lu. Moreover, a rare earth silicate or the like activated by Ce can be used as the phosphor material.
Further, alkaline earth halogen apatites, alkaline earth metal borate halogens, alkaline earth metal aluminates, alkaline earth metal sulfides, alkaline earth metal sulfur thiogallates, alkalis, which are activated by lanthanoid elements such as Eu. An organic metal or organic complex activated by an earth metal silicon nitride or germanate, or a lanthanoid-based element such as Eu can be used as the phosphor material. Examples of red phosphors include SCASN-based phosphors such as (Sr,Ca)AlSiN 3 :Eu, CASN-based phosphors such as CaAlSiN 3 :Eu, and SrAlSiN 3 :Eu. Besides, it is possible to use, for example, a chlorosilicate phosphor or a β-sialon phosphor that absorbs blue light of the light emitting element and emits green light.
次に、絶縁部材14の一部を残して、図7bに示した溝31aの位置で各発光素子32、32、…をダイシング等の適当な切断手段を用いて切り出す(図4g参照)。このような工程を経ることにより、1枚の半導体ウェハ30から半導体発光装置10を同時に複数得ることができる。また、p電極12およびn電極13間の絶縁し発光素子全体をパッケージングする絶縁部材14と、エッジ方向への光漏れを防止する枠状部14aとを同一の材料を用いて同一の工程で形成することができることから、工程数が少なく量産性に優れた高品質の半導体発光装置の製造方法を提供することができる。
Then, the
(第2の実施形態)
次に本発明の第2の実施形態を説明する。ここで、図5は、本発明の第2の実施形態による半導体発光装置10の断面構造を模式的に示す図である。第1の実施形態と同様に半導体発光装置10は、半導体層11と、半導体層11の下面側に形成されるp電極12およびn電極13とを備える。また、半導体層11の上面に接して波長変換部15が配置されることが好ましい。
(Second embodiment)
Next, a second embodiment of the present invention will be described. Here, FIG. 5 is a diagram schematically showing a cross-sectional structure of the semiconductor
半導体層11は、n型半導体層111、活性層112およびp型半導体層113が順に積層されたpnダブルヘテロ構造を有している。半導体層11は、たとえば窒化物系化合物半導体(一般式がInxAlyGa1-x-yN(0≦x、0≦y、x+y≦1))であるたとえばGaN系の青色LEDからなる。LEDを構成する半導体層11が、他のたとえばZnSe系、InGaAs系、AlInGaP系などの化合物半導体からなるものであってもよい。半導体層11は、たとえばMOCVD法によって、サファイア等の図示しない成長基板上に順次積層して形成される。半導体層11は、他の気相または液相成長法を用いて形成されてもよい。
The
LEDのアノードと電気的に接続されるp電極12は、p型半導体層113に電気的に接合して設けられる。一方、カソードと電気的に接続されるn電極13は、n型半導体層111に電気的に接合して設けられる。p電極12およびn電極13は、図示しない実装基板に向けて突出するバンプとして形成される。
The p-
また、高輝度のLEDを実現するために、p型半導体層113の下面に光反射層114を設けてもよい。光反射層114は、たとえば、p型半導体の一部として形成したDBRを用いることができる。これにより、配光特性を良好とし、光の取り出し効率を向上させることができる。
Further, a
半導体発光装置10は、半導体層11の外縁を囲むように形成された枠状部14aを備えることを特徴としている。この枠状部14aは、p電極12およびn電極13の間を埋めるように配置される、光反射性を有する絶縁部材14の一部として、半導体層11の外縁に形成される。
The semiconductor
枠状部14aは、その外縁形状が平面視において四角形であり、半導体層11の上面11aに対し垂直の方向において当該上面11aに対し一定の高さを有し、かつ、上面11aに沿う方向においてその上端部分に一定の幅を有している。第2の実施形態の半導体発光装置10においては、さらに詳細に、半導体層11に接する枠状部14aの内側面14tが上面11aに対し上方に広がるような傾斜面として形成されている。つまり、枠状部14aの四角形の開口側が半導体層11の光取り出し面よりも広口となっている。他方、枠状部14aの外壁面14bは、当該半導体発光装置10の実装面に対し直交するか、または垂直な面として形成される。
The frame-shaped
枠状部14aを含む絶縁部材14は、光反射性を有する絶縁材料から形成される。具体的に、絶縁部材14の主成分は、たとえばシリコーン樹脂等の熱硬化性樹脂であることが好ましい。また、絶縁部材14の絶縁材料は、熱硬化性樹脂にTi、Zr、Nb、Al、Siからなる群から選択される1種の酸化物、若しくはAlN、MgFの少なくとも1種であり、具体的にはTiO2、ZrO2、Nb2O5、Al2O3、MgF、AlN、SiO2よりなる群から選択される少なくとも1種を混合してなることが好ましい。これにより、絶縁部材14に適した電気的絶縁性、機械的強度に加えて光反射性を与えることができる。半導体層11の上面に接して波長変換部15が配置される場合、図5から容易に判るように、底面である実装面からの波長変換部15の上面までの高さは枠状部14aのそれよりも高い。
The insulating
図6は、第2の実施形態の半導体発光装置10による作用を示す図である。上述したように枠状部14aは光反射性を有する絶縁材料から形成されている。このため、半導体層11からエッジ方向に放出された光の一部が枠状部14aの傾斜した内側面14tで反射する。これにより、半導体発光装置10から放出される光の広がりを抑え、エッジ方向への光漏れを抑制する。また、枠状部14aの内側面14tで反射する光の方向は、波長変換部15の表面に対し概ね直交するため、波長変換部15と空気との境界面における望ましくない方向への屈折を抑えることができる。これにより光源の配光特性をさらに良好にすることができる。
FIG. 6 is a diagram showing the operation of the semiconductor
また、p電極12およびn電極13の間を埋める絶縁部材14が半導体層11の全体をパッケージングする構造により、従来必要とされた基板実装時または基板実装後のアンダーフィリングの必要性がなくなる。また、絶縁部材14の一部をなす枠状部14aが一定の高さおよび幅を有して半導体層11の外縁を囲むことにより、簡素な構造でありながら従来よりも横からの外力や応力に対する剛性が高められている。また、一定の高さを有する枠状部14aが波長変換部15の側面にまで延びて支持することにより、波長変換部15の剥離や損傷も防ぐことができる。
Further, the structure in which the insulating
次に、上述した第2の実施形態による半導体発光装置10を製造する方法を図7を参照しながら説明する。
Next, a method of manufacturing the semiconductor
はじめに、成長基板31上に半導体層11を積層し、所定の間隔をおいて複数の発光素子32、32、…を配列し、それぞれの発光素子32に所定の電極や保護膜等を形成した半導体ウェハ30を準備する(図7a参照)。半導体層11が窒化物系化合物半導体である、たとえばGaN系の青色LEDの場合には、成長基板31としてサファイアが好適に用いられる。
First, a semiconductor in which the
図5に既に示した半導体層11は、n型半導体層111をたとえばSiをドーパントとして用いたGaNから形成でき、p型半導体層113をたとえばMgまたはZnをドーパントとして用いたGaNから形成でき、活性層112をたとえばGaNまたはInGaNから形成することができる。また、青色LEDを構成するために、半導体層11をInAlGaN系化合物で形成することができる。
The
半導体層11は、たとえばMOCVD法またはその他の気相成長法により、n型半導体層111、活性層112およびp型半導体層113を順次、成長基板31上にエピタキシャル成長させることで形成することができる。
The
半導体層11を形成後、p電極12およびn電極13を形成する。p電極12およびn電極13は、半導体層11の所定の位置から突出するバンプ状とすることができる。すなわち、p型およびn型半導体層113、111のそれぞれの所定位置にスパッタリング等によりUBMを成膜し、成膜したUBM上にたとえばAuをメッキすることにより、バンプ状のp電極12およびn電極13が形成される。
After forming the
次に、隣接する各半導体層11の間の位置で、側面が傾斜し、底面が平坦または略平坦となる溝31b、31b、…を加工する(図7b参照)。溝31bの加工方法は特に限定されないが、たとえば断面が台形のブレードで、成長基板31にダイシングやダイヤモンドカット等により溝31bを形成することができる。そして、半導体層11の電極間、ならびに複数の各発光素子32、32、…の間の溝31b、31b、…を埋めるように絶縁部材14を配置する(図7c参照)。絶縁部材14は、たとえばシリコーン樹脂からなる熱硬化性樹脂にTi、Zr、Nb、Al、Siからなる群から選択される1種の酸化物、若しくはAlN、MgFの少なくとも1種であり、具体的にはTiO2、ZrO2、Nb2O5、Al2O3、MgF、AlN、SiO2よりなる群から選択される少なくとも1種を混合した、光反射性を有する絶縁材料から形成することができる。
Next, at the position between the adjacent semiconductor layers 11, the
成長基板31、31、…を上にして粘着シート41上に発光素子32、32、…の電極側が接するように設置する(図7d参照)。
The growth substrates 31, 31,... Are placed on the
次に、たとえばLLO法により成長基板31を半導体層11、11、…から剥離する(図7e参照)。そして、半導体層11、11、…上に必要に応じて波長変換部15を配置する(図7f参照)。波長変換部15を配置する前に、半導体層11と波長変換部15との密着性を向上させるために、プラズマ洗浄やプライマー処理をしてもよい。
Next, the
次に、絶縁部材14の一部を残して、図7bに示した溝31bの位置で各発光素子32、32、…を切り出す(図7g参照)。各発光素子の切り出しは、ダイシング等の適当な切断手段を用いることができる。このような工程を経ることにより、1枚の半導体ウェハ30から半導体発光装置10を同時に複数得ることができる。また、p電極12およびn電極13間の絶縁し発光素子全体をパッケージングする絶縁部材14と、エッジ方向への光漏れを防止する枠状部14aとを同一の材料を用いて同一の工程で形成することができることから、工程数が少なく量産性に優れた高品質の半導体発光装置の製造方法を提供することができる。
Next, each
(第3の実施形態)
次に、図1に示した構造の半導体発光装置10を製造するための他の方法である第3の実施形態について、図8の製造工程図を参照しながら説明する。
(Third Embodiment)
Next, a third embodiment which is another method for manufacturing the semiconductor
はじめに、成長基板31上に半導体層11、所定の電極および保護膜等を形成した発光素子32、32、…を複数準備する。第1および第2の実施形態と同様に、半導体層11は、たとえばMOCVD法またはその他の気相成長法により、n型半導体層111をたとえばSiをドーパントとして用いたGaNから形成でき、p型半導体層113をたとえばMgまたはZnをドーパントとして用いたGaNから形成でき、活性層112をたとえばGaNまたはInGaNから形成することができる。また、青色LEDを構成するために、半導体層11をInAlGaN系化合物で形成することができる。
First, a plurality of
p電極12およびn電極13は、p型およびn型半導体層113、111のそれぞれの所定位置にスパッタリング等によりUBMを成膜し、成膜したUBM上にたとえばAuをメッキすることによりバンプ状に形成される。
The p-
各発光素子32を、その成長基板31の一面が粘着シート40に接するように所定の間隔をおいて粘着シート40上に配置する(図8a参照)。なお、発光素子32、32、…を複数形成したウェハを粘着シート40上に粘着させた後、ダイシングまたはダイヤモンドカット等により発光素子32、32、…の境界に溝を形成することで、個々の発光素子32を粘着シート40上で分離する方法でもよい。
Each
次に、半導体層11の電極間、ならびに複数の各発光素子32、32、…の間を埋めるように絶縁部材14を配置する(図8b参照)。絶縁部材14は、たとえばシリコーン樹脂からなる熱硬化性樹脂にTi、Zr、Nb、Al、Siからなる群から選択される1種の酸化物、若しくはAlN、MgFの少なくとも1種であり、具体的にはTiO2、ZrO2、Nb2O5、Al2O3、MgF、AlN、SiO2よりなる群から選択される少なくとも1種を混合した、光反射性を有する絶縁材料から形成することができる。
Next, the insulating
成長基板31、31、…を上にして別の粘着シート41上に発光素子32、32、…の電極側が接するように設置する(図8c参照)。そして、絶縁部材14を熱硬化させた後、各発光素子32、32、…の境界、すなわち各成長基板31、31、…の間隙に、絶縁部材14の一部を残して各発光素子32、32、…を分離する溝14c、14c、…を形成する(図4d参照)。これらの溝14c、14cの形成には、たとえばダイシング等の切断手段が用いられるが、ドライエッチング法により溝14c、14cを形成してもよい。絶縁部材14の一部を残して溝14cを形成することにより枠状部14aが形成される。
The growth substrates 31, 31,... Are placed on another pressure-
なお、絶縁部材14に溝14c、14cを形成する上記工程を省略し、後述する各発光素子32、32、…を切り出す工程で枠状部14aを形成してもよい。
Note that the frame-shaped
次に、たとえばLLO法により成長基板31、31、…を半導体層11、11、…から剥離する(図8e参照)。半導体層11、11、…上に必要に応じて波長変換部15を配置してもよい(図8f参照)。
Next, the
次に、粘着シート41上で各発光素子32、32、…をダイシング等の適当な切断手段を用いて切り出す(図8g参照)。
Next, the
第3の実施形態の製造方法によれば、予め色調選択した発光素子32だけを粘着シート40に配置することができるので、特に白色化後の色調のバラツキを低減することができる。
According to the manufacturing method of the third embodiment, since only the
(第4の実施形態)
図9は、本発明の第4の実施形態による光源装置の断面を模式的に示す図である。ここで、図9(a)には、図1に示した第1の実施形態の半導体発光装置10が光源装置の回路基板である実装基板20に実装された状態で示される。図9(b)には、図5に示した第2の実施形態の半導体発光装置10が実装基板20に実装された状態で示される。
(Fourth Embodiment)
FIG. 9 is a diagram schematically showing a cross section of a light source device according to a fourth embodiment of the present invention. Here, FIG. 9A shows a state in which the semiconductor
実装基板20は、ガラスエポキシ樹脂、またはアルミナなどのセラミック等の絶縁性を有する板状の材料からなり、その表面にたとえば銅からなる導電パターンが電解メッキ法またはエッチング法などの周知のプリント技術により形成されている。導電パターンの表面は、Ag、Au、Alなどの反射率の高い金属でメッキされていることが好ましい。第4の実施形態では、複数の半導体発光装置10が光源装置の実装基板20の導電パターンにフリップチップ実装された状態で提供される。
The mounting
第4の実施形態によれば、各半導体発光装置10から側面方向へ放出される光の量を少なくしたので、隣接する発光装置で吸収される光も少なくなり、半導体発光装置10を実装基板20に複数個並べた場合でも光取り出し効率の低下を抑制することができる。
According to the fourth embodiment, since the amount of light emitted from each semiconductor
(第5の実施形態)
図10は、本発明の第5の実施形態による半導体発光装置10の断面を模式的に示す図である。半導体発光装置10は、上述した実施形態と同様に半導体層11と、半導体層11の下面側にそれぞれ形成されるp電極12およびn電極13とを備える。また、半導体発光装置10は、半導体層11の外縁を囲むように形成された、光反射性を有する枠状部14aを備える。この枠状部14aは、p電極12およびn電極13の間を埋めるように配置される絶縁部材14の一部として、半導体層11の外縁に形成される。
(Fifth Embodiment)
FIG. 10 is a diagram schematically showing a cross section of a semiconductor
さらに、本実施形態による半導体発光装置10は、半導体層11の上面に接して段差を有する波長変換部15’が配置される。波長変換部15’は、蛍光体材料を含有する樹脂からなることが好ましいが、拡散材および/または着色材を含有する樹脂または蛍光体とこれら拡散材や着色材を混合した樹脂であってもよい。
Furthermore, in the semiconductor
波長変換部15’は、枠状部14a付近を覆う部分の厚さと、半導体層11の上面を覆う中央部分の厚さとがほぼ同じであるが、枠状部14aが高さH(図1参照)を有しているために、図10に示されるような段差が形成されている。第5の実施形態による半導体発光装置10は、平面視において外形が四角形でもよく、または円形でもよい。平面視において四角形の半導体発光装置10であれば波長変換部15’の段差が半導体層11の外縁に沿って四角形に形成され、円形の半導体発光装置10であれば波長変換部15’の段差が半導体層11の外縁に沿って円形に形成される。
In the
このような第5の実施形態の半導体発光装置10は、成長基板を半導体層11から剥離した後に、半導体層11の上面にたとえばスプレーで波長変換部15’の樹脂材料を塗布する工程を含むことにより製造することができる。
The semiconductor
図11に第5の実施形態の変形例による半導体発光装置10の断面が示される。この変形例では、たとえば電着またはスプレー塗布により波長変換部15’の樹脂材料が半導体層11の上面に薄く積層される。すなわち図11に示されるように、波長変換部15’は、その上面までの高さが枠状部14aのそれよりも低く形成される。ここで、電着で波長変換部15’を形成する場合には、導通する半導体層11の上面にのみ波長変換材料を配置することができる。また、スプレーを用いる場合には、枠状部14aをマスキングすることで波長変換材料を半導体層11の上面にのみ薄く塗布することができる。
なお、図12に示されるように、電着またはスプレー塗布して積層した波長変換部15’を保護するための透明層16を波長変換部15’の全面にわたり形成してもよい。
FIG. 11 shows a cross section of a semiconductor
Note that, as shown in FIG. 12, a
(第6の実施形態)
図13は、本発明の第6の実施形態による半導体発光装置10の断面を模式的に示す図である。この実施形態の半導体発光装置10も、上述した実施形態と同様に半導体層11と、半導体層11の下面側にそれぞれ形成されるp電極12およびn電極13とを備える。また、半導体発光装置10は、半導体層11の外縁を囲むように形成された、光反射性を有する枠状部14aを備える。この枠状部14aは、p電極12およびn電極13の間を埋めるように配置される絶縁部材14の一部として、半導体層11の外縁に形成される。
(Sixth Embodiment)
FIG. 13 is a diagram schematically showing a cross section of the semiconductor
さらに、第6の実施形態による半導体発光装置10は、半導体層11の上面に接してドーム状の波長変換部15”が配置される。波長変換部15”は、蛍光体材料を含有する樹脂からなることが好ましいが、拡散材および/または着色材を含有する樹脂または蛍光体とこれら拡散材や着色材を混合した樹脂であってもよい。
Further, in the semiconductor
第6の実施形態による半導体発光装置10は、平面視において外形が円形であることが好ましい。この場合において、波長変換部15”の周端部が半導体層11の外縁に沿って円形に形成される。また、波長変換部15”の周端部が枠状部14aを覆うような構成であってもよい。
The semiconductor
このような第6の実施形態の半導体発光装置10は、成長基板を半導体層11から剥離した後に、半導体層11の上面に波長変換部15”の樹脂材料をたとえばポッティングする工程を含むことにより製造することができる。
Such a semiconductor
10 半導体発光装置
11 半導体層
11a 上面
12 p電極
13 n電極
14 絶縁部材
14a 枠状部
14b 外壁面
14c 溝
14t 内側面
15 波長変換部
20 実装基板
30 半導体ウェハ
31 成長基板
31a、31b 溝
32 発光素子
10 semiconductor
Claims (4)
前記半導体層の下面側に形成される電極と、
前記半導体層の外縁を囲み、前記半導体層の上面に対し垂直の方向において当該上面に対し一定の高さを有し、かつ、前記上面に沿う方向においてその上端部分に一定の幅を有する枠状部であって、少なくとも一部が前記半導体層の外縁に接して形成される枠状部と、
前記半導体層の上面側に配置され、前記枠状部よりも低い上面を備える波長変換部と、
を備えた半導体発光装置であって、
前記半導体発光装置の上面は、周囲の領域が内側の領域に比べて高くなった形状を有し、
前記周囲の領域が前記枠状部の上面からなる半導体発光装置。
A semiconductor layer,
An electrode formed on the lower surface side of the semiconductor layer,
A frame shape that surrounds the outer edge of the semiconductor layer, has a constant height with respect to the upper surface in a direction perpendicular to the upper surface of the semiconductor layer, and has a constant width at its upper end portion in the direction along the upper surface. A frame-shaped portion formed at least in contact with the outer edge of the semiconductor layer,
A wavelength conversion unit arranged on the upper surface side of the semiconductor layer and having an upper surface lower than the frame-shaped portion,
A semiconductor light emitting device comprising :
An upper surface of the semiconductor light emitting device has a shape in which a peripheral region is higher than an inner region,
A semiconductor light emitting device, wherein the peripheral region is the upper surface of the frame-shaped portion .
記載の半導体発光装置。
The semiconductor light emitting device according to claim 1, wherein an outer wall surface of the frame-shaped portion is a surface perpendicular to a mounting surface of the semiconductor light emitting device.
The inner surface of a portion of the frame-shaped portion in contact with the semiconductor layer above the upper surface of the semiconductor layer is an inclined surface that spreads upward with respect to the upper surface of the semiconductor layer. Semiconductor light emitting device.
に記載の半導体発光装置。 The semiconductor light emitting device according to claim 1, wherein an outer edge shape of the frame-shaped portion is a quadrangle in a plan view.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018208342A JP6743866B2 (en) | 2018-11-05 | 2018-11-05 | Semiconductor light emitting device |
JP2020128121A JP6978708B2 (en) | 2018-11-05 | 2020-07-29 | Semiconductor light emitting device |
JP2021183195A JP7227528B2 (en) | 2018-11-05 | 2021-11-10 | semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018208342A JP6743866B2 (en) | 2018-11-05 | 2018-11-05 | Semiconductor light emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017157138A Division JP6432654B2 (en) | 2017-08-16 | 2017-08-16 | Semiconductor light emitting device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020128121A Division JP6978708B2 (en) | 2018-11-05 | 2020-07-29 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019016821A JP2019016821A (en) | 2019-01-31 |
JP6743866B2 true JP6743866B2 (en) | 2020-08-19 |
Family
ID=65359373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018208342A Active JP6743866B2 (en) | 2018-11-05 | 2018-11-05 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6743866B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11792898B2 (en) | 2012-07-01 | 2023-10-17 | Ideal Industries Lighting Llc | Enhanced fixtures for area lighting |
US11160148B2 (en) | 2017-06-13 | 2021-10-26 | Ideal Industries Lighting Llc | Adaptive area lamp |
US10529696B2 (en) | 2016-04-12 | 2020-01-07 | Cree, Inc. | High density pixelated LED and devices and methods thereof |
US10734363B2 (en) | 2017-08-03 | 2020-08-04 | Cree, Inc. | High density pixelated-LED chips and chip array devices |
US10903265B2 (en) | 2018-12-21 | 2021-01-26 | Cree, Inc. | Pixelated-LED chips and chip array devices, and fabrication methods |
EP4052296A1 (en) | 2019-10-29 | 2022-09-07 | Creeled, Inc. | Texturing for high density pixelated-led chips |
US11437548B2 (en) | 2020-10-23 | 2022-09-06 | Creeled, Inc. | Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5840377B2 (en) * | 2011-04-14 | 2016-01-06 | 日東電工株式会社 | Reflective resin sheet and method for manufacturing light-emitting diode device |
JP2013016588A (en) * | 2011-07-01 | 2013-01-24 | Citizen Electronics Co Ltd | Led light-emitting device |
-
2018
- 2018-11-05 JP JP2018208342A patent/JP6743866B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019016821A (en) | 2019-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6248431B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP6743866B2 (en) | Semiconductor light emitting device | |
US10991861B2 (en) | Low optical loss flip chip solid state lighting device | |
US8735926B2 (en) | Semiconductor light emitting device and manufacturing method of the same | |
US20180006198A1 (en) | Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same | |
US10490703B2 (en) | Light-emitting-device package and production method therefor | |
US11024613B2 (en) | Lumiphoric material region arrangements for light emitting diode packages | |
US10385266B2 (en) | Phosphor composition, light emitting element package comprising same, and lighting system | |
JP6432654B2 (en) | Semiconductor light emitting device | |
KR100670929B1 (en) | Flip chip light-emitting device and Method of manufacturing the same | |
KR20120028492A (en) | Light-emitting diode package and method of manufacturing the same | |
JP6978708B2 (en) | Semiconductor light emitting device | |
JP7227528B2 (en) | semiconductor light emitting device | |
US11101411B2 (en) | Solid-state light emitting devices including light emitting diodes in package structures | |
KR20170027088A (en) | Light emitting device package | |
KR20170043312A (en) | Light emitting device package | |
US20240105757A1 (en) | Pixel device and display apparatus having the same | |
KR20170124281A (en) | Light emitting device package | |
KR20170118508A (en) | Light emitting device package | |
KR102464317B1 (en) | Light emitting device package | |
KR20170082899A (en) | Light emitting device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6743866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |