JP6742635B2 - Sink device and control method - Google Patents
Sink device and control method Download PDFInfo
- Publication number
- JP6742635B2 JP6742635B2 JP2017550259A JP2017550259A JP6742635B2 JP 6742635 B2 JP6742635 B2 JP 6742635B2 JP 2017550259 A JP2017550259 A JP 2017550259A JP 2017550259 A JP2017550259 A JP 2017550259A JP 6742635 B2 JP6742635 B2 JP 6742635B2
- Authority
- JP
- Japan
- Prior art keywords
- msa
- data
- link
- sink device
- source device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000011084 recovery Methods 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 25
- 238000013500 data storage Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 43
- 238000012549 training Methods 0.000 description 37
- 238000012545 processing Methods 0.000 description 30
- 230000015654 memory Effects 0.000 description 27
- 102100022298 Divergent paired-related homeobox Human genes 0.000 description 26
- 101000902412 Homo sapiens Divergent paired-related homeobox Proteins 0.000 description 26
- 230000006870 function Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 101000805129 Homo sapiens Protein DPCD Proteins 0.000 description 10
- 102100037836 Protein DPCD Human genes 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100455877 Caenorhabditis elegans misc-1 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/442—Monitoring of processes or resources, e.g. detecting the failure of a recording device, monitoring the downstream bandwidth, the number of times a movie has been viewed, the storage space available from the internal hard disk
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Description
本発明は、例えば、DisplayPortインターフェース規格におけるソース装置とシンク装置とが、当該規格に基づく信号線を介して接続されている場合に好適な技術に関する。 The present invention relates to a technique suitable when, for example, a source device and a sink device in the DisplayPort interface standard are connected via a signal line based on the standard.
<第1の背景技術>
画像データ出力機器と表示機器との間を接続するための外部ビデオインタフェースとしては、アナログ外部インターフェースとしてのVGA(Video Graphics Array)規格から始まり、主としてパーソナルコンピュータと表示機器の間のインターフェースとして発展してきたアナログデジタル双方用のDVI(Digital Visual Interface)規格や、主としてAV機器を対象として開発されたHDMI(High-Definition Multimedia Interface)(登録商標)規格等がある。
また、表示機器(デバイス)が画像データ処理装置に組み込まれている場合に用いる内部ビデオインタフェースとしては、LVDS(Low Voltage Differential Signaling)規格が主流となっていた。<First background technology>
An external video interface for connecting an image data output device and a display device has started from the VGA (Video Graphics Array) standard as an analog external interface and has been developed mainly as an interface between a personal computer and the display device. There are DVI (Digital Visual Interface) standards for both analog and digital, and HDMI (High-Definition Multimedia Interface) (registered trademark) standards developed mainly for AV devices.
Further, as the internal video interface used when the display device (device) is incorporated in the image data processing device, the LVDS (Low Voltage Differential Signaling) standard has been the mainstream.
<DPインターフェース規格>
加えて、最近では、外部クロックを用いず、内蔵クロックを利用したマイクロパケットとしてシリアル転送するビデオインタフェースであるDisplayPort(以下、「DP」と称す)規格が普及してきている。
このインターフェース規格によれば、転送されるデータからクロックを生成しているので、データ転送が高速であり、機能拡張が容易であるという利点がある。
また、DPインターフェース規格は、HDMIインターフェースと同様、音声も同時に転送できることを規定している。更に、そのDPインターフェース規格を、内部インターフェースとして規定したものが、embedded DP(以下、「eDP」と称す)である。<DP interface standard>
In addition, recently, the DisplayPort (hereinafter referred to as “DP”) standard, which is a video interface for serially transferring as micropackets using an internal clock without using an external clock, has become widespread.
According to this interface standard, since the clock is generated from the data to be transferred, there are advantages that the data transfer is high speed and the function expansion is easy.
Also, the DP interface standard specifies that audio can be transferred at the same time as the HDMI interface. Furthermore, what defines the DP interface standard as an internal interface is embedded DP (hereinafter referred to as "eDP").
図10は、DPインターフェース規格の概要を説明するための概要図である。
同図に示すように、DPインターフェース規格においては、画像データ出力側としての論理デバイスであるソース装置100と、表示機器側の論理デバイスであるシンク装置200との間を、画像信号の伝送路であるメインリンクMLと、補助(AUX)チャネルAC、及びホットプラグ検知(Hot Plug Detect)HPDという2本のサブチャネルとで論理的に接続している。FIG. 10 is a schematic diagram for explaining the outline of the DP interface standard.
As shown in the figure, in the DP interface standard, an image signal transmission path is provided between the
<ホットプラグ検知HPD>
ここで、ホットプラグ検知HPDは、初期的にシンク装置200側の電源投入に伴ってそれをソース装置100側に通知するため信号であると共に、伝送途中で何らかの理由によりソース装置100とシンク装置200との間のリンク状態がダウン(リンクロス、アンロックとも称す)した場合等に、シンク装置200側から再リンクを要求するための信号である。
また、AUXチャネルACは、低速双方向のサイドチャネルであり、後述のリンクトレーニングによるリンクのセットアップ及びその管理、ステータス及び機能構成(configuration)の制御、メインリンクの動作サポート等のための信号である。<Hot plug detection HPD>
Here, the hot plug detection HPD is a signal for notifying the
The AUX channel AC is a low-speed bidirectional side channel and is a signal for link setup and management by link training described later, control of status and functional configuration, operation support of main link, and the like. ..
<DPCD、EDID>
また、シンク装置200は、構成パラメータ情報格納部(DPCD: Display Port Configuration Data)2001、及び表示デバイス機能情報格納部(EDID: Extended Display Identification Data)2002を有している。
構成パラメータ情報格納部2001には、リンク速度、対応レーン数、更に、決定されたレーン数、リンク速度、ダウンスプレッド制御、及びメインリンクチャネルコード等が格納される。
また、表示デバイス機能情報格納部2002には、シンク装置200を構成する物理的な表示デバイスの機能情報(解像度、大きさ、タイミング情報(周波数、同期信号パラメータ)等)が格納されている。<DPCD, EDID>
The
The configuration parameter
In addition, the display device function
そこで、DPインターフェース規格においては、シンク装置200側の電源投入等の初期動作により、ホットプラグ検知HPDの信号がアクティブとなり、それをソース装置100側が検知する。これにより、以降、メインリンクMLを介して、ソース装置100側からシンク装置200側へ画像等のフレーム信号を伝送するための条件を決定するための初期リンク確立処理が行われる。
Therefore, in the DP interface standard, the signal of the hot plug detection HPD becomes active by the initial operation such as power-on of the
<初期リンク確立時の手順>
図11(a)(b)は、この初期リンク確立時の手順を示すフローチャートである。
まず、シンク装置200側の電源が投入されると、ホットプラグ検知HPDの信号がアクティブ(規格上はHigh)となり(ステップS251)、それをソース装置100側が検知する(ステップS151)。
なお、後述するリンクロス時にも、シンク装置200は、全く同様に、ホットプラグ検知HPDの信号をアクティブにするが、ソース装置100側での、新たな電源投入(新たな機器接続及び単なる再電源投入の双方を含む)か、又はリンクロスかの判断は、当該信号検知の前にどの程度非アクティブの時間があったかにより判定する。すなわち、所定時間以上非アクティブの期間があった場合に、新たな電源投入であると判定し、以下の、初期リンク確立時手順を実行する。<Procedure for initial link establishment>
11A and 11B are flowcharts showing the procedure at the time of establishing the initial link.
First, when the power of the
Note that, even when a link loss described later is performed, the
具体的には、まず、AUXチャネルACを利用して、シンクデバイス特性検知(Sink Capabilities Discovery)、及びシンクデバイス機能構成(Sink Configuration)の各処理が行われる。
すなわち、ソース装置100は、AUXチャネルACを介して、シンク装置200の構成パラメータ情報格納部2001から、リンク速度、対応レーン数等を読み出すとともに、表示デバイス機能情報格納部2002から、液晶ディスプレイの解像度、大きさ、タイミング情報(周波数、同期信号パラメータ等)を読み出す(ステップS152)。
そして、ソース装置100は、伝送要求(伝送すべき画像データのデータ量等)に基づいて、レーン数、リンク速度、ダウンスプレッド制御、及びメインリンクチャネルコードを決定し、AUXチャネルACを介して、逆に、決定したそれらの情報をシンク装置200に送って構成パラメータ情報格納部2001の所定領域に記憶させる(ステップS252)。例えばDPv1.1aの規格においては、メインリンクMLを介した画像/音声データの伝送は、レーン数が1本/2本/4本から選択構成され、また各レーンの帯域幅は2.7Gbps又は1.62Gbpsで選択可能であるので、最大帯域幅は10.8Gbpsとなる。Specifically, first, each process of sink device characteristic detection (Sink Capabilities Discovery) and sink device function configuration (Sink Configuration) is performed using the AUX channel AC.
That is, the
Then, the
<リンクトレーニング>
次に、ソース装置100とシンク装置200との間において、リンクトレーニングが行われる(ステップS153、S253)。図11(c)(d)は、リンクトレーニングの流れ及び内容を説明するためのフローチャートである。同図に示すように、リンクトレーニングは、概して、クロックリカバリ(Clock Recovery)処理(ステップS1531、S2531)と等化(Equalization)処理(ステップS1532、S2532)とで構成される。<Link training>
Next, link training is performed between the
クロックリカバリ処理(ステップS1531、S2531)においては、ソース装置100とシンク装置200との間のやり取りにより、(a1)事前強調レベル(Pre-emphasis Level)、(a2)電圧振幅レベル(Voltage swing Level)、及び(a3)シンク側等化パラメータ(Rx equalizer parameter)を調整しつつ、(a4)クロックリカバリ(ClockRecovery)が試みられる。
ここで、クロックリカバリとは、簡単には、メインリンクML上でのアナログ信号としての画像信号をデジタル信号に変換する際の必要な同期を確保することである。
詳細には、メインリンクML、及びAUXチャネルACを介してソース装置100からシンク装置200へクロックリカバリ用のトレーニングパターン(伝送方式8b/10bにおけるD10.2データシンボル(0101010…))が送られる。シンク装置200では、例えば、そのVCO出力をPLL回路により位相シフトしてデータシンボルをロックすることによりクロックリカバリが実現される。
なお、シンク装置200においてクロックリカバリが成功したか否かは、シンク装置200が構成パラメータ情報格納部2001の所定領域に書き込んだ成否を表す情報を、ソース装置100がAUXチャネルACを介して読み出すことにより、ソース装置100により認知される。In the clock recovery process (steps S1531, S2531), (a1) pre-emphasis level (a1), and (a2) voltage swing level (Voltage swing Level) by the exchange between the
Here, the clock recovery simply means to secure necessary synchronization when converting an image signal as an analog signal on the main link ML into a digital signal.
Specifically, the training pattern for clock recovery (D10.2 data symbol (0101010...) in transmission method 8b/10b) is sent from the
Whether or not the clock recovery is successful in the
<事前強調レベル>
ここで、事前強調レベル(Pre-emphasis Level)とは、伝送路に固有の減衰特性に応じた伝送信号の周波数に依存した減衰によるビットエラーの増大に対処するために、信号の遷移部分(立上り部、及び立下り部)を無遷移信号期間に対してどの程度強調するかを表すパラメータであり、ソース装置100が調整しながらクロックリカバリの成否結果に応じて決定する。なお、決定された事前強調レベルの情報は、ソース装置100に保持される。<Pre-emphasis level>
Here, the pre-emphasis level refers to the transition part (rising edge) of the signal in order to cope with the increase in bit error due to the frequency-dependent attenuation of the transmission signal according to the attenuation characteristic peculiar to the transmission path. Part and falling part) is emphasized with respect to the non-transition signal period, and is determined according to the success or failure result of the clock recovery while being adjusted by the
<電圧振幅レベル>
また、電圧振幅レベル(Voltage swing Level)とは、伝送路の減衰特性に応じて、どの程度の電圧振幅で信号を送信するかを表すパラメータであり、ソース装置100が調整しながらクロックリカバリの成否結果に応じて決定する。なお、決定された電圧振幅レベルの情報は、ソース装置100において保持される。<Voltage amplitude level>
The voltage swing level is a parameter indicating how much voltage amplitude a signal is transmitted according to the attenuation characteristic of the transmission path, and whether the clock recovery is successful or not while the
<シンク側等化パラメータ>
また、シンク側等化パラメータ(Rx equalizer parameter)は、入力した伝送信号を復号に適した波形に戻すためのフィルタリング特性を表すパラメータであり、シンク装置200が決定する。なお、決定されたシンク側等化パラメータの情報は、シンク装置200に保持される。<Sink side equalization parameter>
The sync-side equalization parameter (Rx equalizer parameter) is a parameter that represents a filtering characteristic for returning the input transmission signal to a waveform suitable for decoding, and is determined by the
<シンボルロック、レーン間時間調整>
次に、等化処理(ステップS1532、S2532)においては、ソース装置100とシンク装置200との間のやり取りにより、(b1)シンボルロック(Symbol Lock)、及び(b2)レーン間時間調整(Inter-lane de-skewing)が行われる。
シンボルロックとは、簡単には、ソース装置100から受信したシリアルデータをパラレルデータに変換できるような同期を確立することである。
レーン間時間調整とは、信号線の配線長やPCB層間の比誘電率等の違いに起因する信号線(レーン)間の信号の時間差(スキュー)をなくすことである。
詳細には、メインリンクML及びAUXチャネルACを介してソース装置100からシンボルロック用のトレーニングパターン(伝送方式8b/10bにおけるK28.5(0011111010/1100000101)+D11.6(1101000110)+D10.2(0101010101))が送られ、シンク装置200は、K28.5を探索し、そのK28.5を発見した位置をシンボルの境界としてロックし、そのロックした境界位置に基づいてシリアルデータをデシリアライズ(de-serialize)することにより、シンボルロックを行う。
また、シンク装置200は、各レーンについて、K28.5を探索し、各レーンについて発見されたK28.5の位置を時間差(スキュー)調整位置としてロックすることにより、レーン間時間調整を行う。なお、シンク装置200において等化処理が終了したか否かは、シンク装置200が構成パラメータ情報格納部2001の所定領域に書き込んだ当該ステータスの情報を、ソース装置100がAUXチャネルACを介して読み出すことにより認知される。<Symbol lock, time adjustment between lanes>
Next, in the equalization processing (steps S1532 and S2532), (b1) symbol lock (Symbol Lock) and (b2) inter-lane time adjustment (Inter-) are performed by the exchange between the
The symbol lock is simply establishing synchronization so that serial data received from the
The time adjustment between lanes means eliminating a signal time difference (skew) between signal lines (lanes) due to a difference in wiring length of signal lines or relative permittivity between PCB layers.
Specifically, the training pattern for symbol lock (K28.5(0011111010/1100000101)+D11.6(1101000110)+D10.2 in the transmission system 8b/10b from the
In addition, the
<アイドルパターン/スクランブラーリセット>
図11(a)(b)に戻り、リンクトレーニングの次に、アイドルパターン/スクランブラーリセット(IDLE Pattern/Scrambler Reset)の処理が行われる(ステップS154、S254)。
当該処理においては、ソース装置100がアイドルパターンをシンク装置200に送る。アイドルパターンは、BSシンボルシーケンス(BS+BF+BF+BSに、VB-IDセットのNo VideoStream_Frag bitが1つにセットされたものが続いたもの)からなる。なお、512番目のBSシンボルシーケンスは、スクランブラーリセットシンボルシーケンス(SR+BF+BF+SR)に置き換えられる。<Idol pattern/scrambler reset>
Returning to FIGS. 11A and 11B, after the link training, the idle pattern/scrambler reset process is performed (steps S154 and S254).
In the process, the
<ストリーム伝送>
以上の初期処理の後、ソース装置100は、画像データ(フレームデータ)を、シリアル化し、スクランブルを掛け、符号化した後に、シンク装置200にメインリンクMLを介してストリーム伝送する(ステップS155、S255)。<Stream transmission>
After the above initial processing, the
<リンクロス>
ところで、ソース装置100とシンク装置200との間における上述したメインリンクMLのリンク確立の後、画像信号伝送過程において、動作環境に起因したノイズ等の影響により、メインリンクMLのリンク状態が失われる、いわゆるリンクロス(リンクダウン、アンロックとも称す)状態に陥ることがある。
このアンロック状態とは、簡単には、ソース装置100がシンク装置200へ画像信号を送信しても、シンク装置200がそれを受け取れない状態のことである。詳細には、シンク装置200が前述のアナログ信号をデジタル信号に変換できない状態であるか、当該変換が行えてもシリアルデータからパラレルデータに変換できない状態をいう。従って、アンロック状態においては、シンク装置200側では、表示デバイス上では、画像が表示されない、いわゆるブラックアウト(暗転)又はホワイトアウトの状態となってしまう。<Link loss>
By the way, after the link of the main link ML is established between the
The unlocked state is simply a state in which the
<再リンク確立処理>
このようなリンクロス状態に陥った場合、ソース装置100とシンク装置200との間で、再度リンクトレーニングが行われる。図12は、かかるリンクロス時の処理手順を示すフローチャートである。
すなわち、ソース装置100がシンク装置200へ画像データのストリーム伝送を行っている状態(ステップS161、ステップS171)において、シンク装置200がリンクロスを検知すると(ステップS172、Yes)、シンク装置200は、ホットプラグ検知HPDの信号をアクティブにする(ステップS173)。
この場合、シンク装置200が、所定時間未満の非アクティブの状態を経てホットプラグ検知HPDの信号をアクティブにする。
このため、ソース装置100側では、それをHPD_IRQ(Interrupt ReQuest)信号として認知する。すなわち、初期接続時や電源投入時ではない場合でも、シンク装置200側でリンクロスが発生したと認識する(ステップS162、Yes)。
その時点で、ソース装置100は、メインリンクMLを介した画像データのストリーム伝送を中断し(ステップS163)、その後、シンク装置200との間で、再度のリンクトレーニングを行う(ステップS164、ステップS174)。
なお、ここでのリンクトレーニングは、前述の初期接続時のリンクトレーニング(ステップS153)と同一の処理である。<Relink establishment processing>
When such a link loss state occurs, link training is performed again between the
That is, when the
In this case, the
Therefore, the
At that time, the
The link training here is the same process as the link training at the time of initial connection (step S153).
上述したように、DPインターフェース規格においては、メインリンクMLがリンクロスの状態に陥るたびに、メインリンクMLを介した画像データのストリーム伝送は一旦中断され、メインリンクML、及びAUXチャネルACを介したリンクトレーニングを行うように構成されている。
ここで、AUXチャネルACは、比較的低速であるため、リンクトレーニングに比較的時間を要するという欠点がある。
特に、前述したようにこのリンクトレーニングの期間は暗転等の期間に相当するので、リンクトレーニングの期間が長ければ長いほど暗転時間は長くなり、画像の表示の実効性に影響を及ぼすことになる。特に、ノイズの多い環境において動作される機器(例えば、パチンコ機やパチスロ機等の遊技機)においては暗転の頻度が多くなる傾向にあるが、暗転期間が長いと、表示の有効性(遊技機においては遊興性)に大きな影響を与えかねない。従って、暗転期間に相当するリンクトレーニングは短時間で完了することが望ましい。As described above, in the DP interface standard, every time the main link ML falls into the state of link loss, the stream transmission of the image data via the main link ML is temporarily interrupted, and the main link ML and the AUX channel AC are transmitted. Is configured to perform the linked training.
Here, the AUX channel AC has a disadvantage that the link training requires a relatively long time because it is relatively slow.
In particular, since the link training period corresponds to the period of darkening as described above, the longer the link training period, the longer the darkening period, which affects the effectiveness of image display. In particular, in devices operated in a noisy environment (for example, gaming machines such as pachinko machines and pachislot machines), the frequency of darkening tends to increase, but if the darkening period is long, the effectiveness of display (gaming machines In this case, it may have a great impact on entertainment. Therefore, it is desirable to complete the link training corresponding to the dark period in a short time.
<特許文献1>
かかる欠点を解決した技術が特許文献1に開示されている。当該文献に記述された再リンク方法と、DPインターフェース規格に基づく再リンクの方法との相違点について以下に説明する。
(1)ソース装置100は、常に、トレーニングパターンを、画像データが含まれるビデオ信号フォーマット内のブランキング期間に埋め込んで、送っている。
(2)シンク装置200は、リンクロスが発生しても、ソース装置100にその事実を伝えず、ビデオ信号フォーマット内のブランキング期間に埋め込まれたトレーニングパターンを利用して、自律的にリンクトレーニングを行う。しかし、シンク装置200は、ソース装置100との間において、その成否結果の確認も行わない。
(3)ソース装置100は、シンク装置200側でのリンクロスの発生に拘わらず、画像データのストリーム伝送を継続している(リンクロス発生の事実を知らされないので必然的なこと)。<
(1) The
(2) Even if a link loss occurs, the
(3) The
以上から、特許文献1の発明であっても、リンクロス状態では画像データが受け取れず、暗転状態になっている。
このとき、シンク装置200側においてリンクロスが発生しているにも拘わらず、ソース装置100は画像データのストリーム伝送を継続しており、かつ、ソース装置100はリンクロスから回復する処理において、低速のAUXチャネルACを介した再リンクの成否の確認を行っていないので、DPインターフェース規格に基づく処理よりもリンクロスに起因した暗転期間は短い。From the above, even in the invention of
At this time, the
<第2の背景技術>
パチンコ台のような金属の衝突に起因したノイズが多く発生する環境において、DPインターフェース規格を採用した機器を用いると、ノイズに起因した通信エラーが発生する虞があった。
第1の背景技術において説明した初期リンク確立時以外に、ケーブル挿抜時や、通信エラー時にネゴシエーションが行われるが、ネゴシエーション中は液晶ディスプレイ等の表示装置はブラックアウトあるいはホワイトアウト状態となるのが一般的である。
重度な通信エラーが発生している場合、通信エラーを回復するためのネゴシエーションの間にブラックアウト、あるいはホワイトアウトが発生する虞があった。一方、軽度な通信エラーが発生している場合、遊技機の液晶ディスプレイ上の表示画面が乱れる虞があった。<Second background technology>
When an apparatus adopting the DP interface standard is used in an environment where a lot of noise is generated due to a metal collision such as a pachinko machine, there is a possibility that a communication error may occur due to the noise.
In addition to the initial link establishment described in the first background art, negotiation is performed when a cable is inserted/removed or a communication error occurs. Generally, a display device such as a liquid crystal display is in a blackout or whiteout state during the negotiation. Target.
When a serious communication error has occurred, blackout or whiteout may occur during negotiation for recovering the communication error. On the other hand, when a slight communication error occurs, the display screen on the liquid crystal display of the gaming machine may be disturbed.
<MSA>
DPインターフェース規格では、ブランキング期間において、1フレーム分の画像サイズや同期タイミングなどの情報をメインストリームアットリビュート(Main Stream Attribute)(以下、MSAという)というパケットで送信している。
MSAは、フレーム毎にソース装置10からシンク装置20に伝送され、シンク装置20では受信したMSAに基づいて表示データを生成している。
DPインターフェース規格では、全てのMSAデータが送信されるのではなく、少なくとも水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)は必須の情報としてソース装置10からシンク装置20に伝送される。<MSA>
According to the DP interface standard, information such as an image size for one frame and synchronization timing is transmitted in a packet called Main Stream Attribute (hereinafter referred to as MSA) in the blanking period.
The MSA is transmitted from the
According to the DP interface standard, not all MSA data is transmitted, but at least the total number of pixels in a horizontal line (Htotal) and the total number of lines in a video frame (Vtotal) are transmitted as essential information from the
<第1の課題>
しかしながら、特許文献1においては、ソース装置100が、トレーニングパターンを、ビデオ信号フォーマット内のブランキング期間に埋め込んで、常に送り続けなければならないという新たな処理を強いられるという欠点がある。<First issue>
However, in
<第2の課題>
また、上述したノイズ等の影響によりMSAパケットのデータが誤った値に変化して伝送された場合、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに誤りが生じるので、画面にちらつきが発生する。
具体的には、図13(b)に示すように、画像データそのものはほぼ問題なくデコードできるのに対して、MSAパケットにより伝送された水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)が1フレーム分でも誤っている場合、画面が瞬間的にちらつくことになる。
例えば、画面解像度がVGAの場合、正常時にMSAパケットで送られる水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)はそれぞれ640、480であるが、これらのデータに誤りが生じることで、例えば、水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)が夫々に800、500等に変化すると、図13(b)に示すように、画面左上を起点として、画像全体がP点から表示され、右下方向に引き伸ばされたような状況となる。
動画を構成するフレーム数にもよるが、画面の引き伸ばしや縮小によるちらつきが視聴者に目視確認できるほど動画の品質が低下した場合、視聴者にとっては煩わしい映像となる。<Second task>
In addition, when the data of the MSA packet is changed to an incorrect value and transmitted due to the influence of the above-described noise, an error occurs in the data such as the total number of pixels of the horizontal line and the total number of lines of the video frame. appear.
Specifically, as shown in FIG. 13B, the image data itself can be decoded with almost no problem, whereas the total number of horizontal line pixels transmitted by the MSA packet (Htotal) and the total number of video frame lines ( If Vtotal) is incorrect for one frame, the screen will flicker momentarily.
For example, when the screen resolution is VGA, the total number of horizontal line pixels (Htotal) and the total number of video frame lines (Vtotal) sent in an MSA packet are 640 and 480, respectively. Then, for example, if the total number of pixels in the horizontal line (Htotal) and the total number of lines in the video frame (Vtotal) change to 800, 500, etc., respectively, as shown in FIG. Is displayed from point P, and the situation is such that it is stretched in the lower right direction.
Although it depends on the number of frames forming the moving image, if the quality of the moving image deteriorates so that the flicker due to stretching or shrinking of the screen can be visually confirmed by the viewer, the image becomes annoying to the viewer.
本発明は、上記に鑑みてなされたもので、その目的は、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰すること、ノイズ等の影響による画面のちらつきを防止することにある。 The present invention has been made in view of the above, and an object thereof is to quickly return from a link loss state to a normal state in a sink device connected to a source device via a signal line, influence of noise and the like. This is to prevent the flickering of the screen due to.
請求項1記載の発明は、上記課題を解決するため、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御手段と、前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、リンク確立時の信号受信条件を記憶する記憶手段と、を備え、前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件、及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とする。
In order to solve the above-mentioned problems, the invention of
本発明によれば、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰すること、ノイズ等の影響による画面のちらつきを防止することにある。 According to the present invention, in a sink device connected to a source device via a signal line, a link loss state is quickly restored to a normal state, and screen flicker due to an influence of noise or the like is prevented.
以下、本発明を図面に示した実施の形態により詳細に説明する。
本発明は、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰するために、以下の構成を有する。
すなわち、本発明のシンク装置は、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置への出力が無効状態になるように制御する制御手段と、ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、リンク確立時の信号受信条件を記憶する記憶手段と、を備え、抽出されたクロック信号、記憶手段に記憶された信号受信条件、及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
以上の構成を備えることにより、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。Hereinafter, the present invention will be described in detail with reference to the embodiments shown in the drawings.
The present invention has the following configuration in order to quickly return from a link loss state to a normal state in a sink device connected to a source device via a signal line.
That is, the sink device of the present invention is a sink device connected to the source device via a signal line, and outputs a hot plug detection signal HPD indicating that a link loss has occurred to the source device after the initial link is established. When the occurrence of a link loss is detected, the control means for controlling so as to be in an invalid state, the link loss detection means for detecting the occurrence of the link loss during the reception of the data stream continuously transmitted from the source device, In, the clock recovery means for extracting the clock signal embedded in the data stream, and the blanking start signal detection means for detecting the blanking start symbol embedded in the data stream when the occurrence of a link loss is detected, Storage means for storing a signal reception condition at the time of establishing the link, wherein the re-link is established by the extracted clock signal, the signal reception condition stored in the storage means, and the detected blanking start signal. And
With the above configuration, in the sink device connected to the source device via the signal line, the link loss state can be quickly restored to the normal state.
The features of the present invention described above will be described in detail below with reference to the drawings.
以下、図面を参照して、本発明の実施形態について詳細に説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係るデータ伝送システムの構成を示すブロック図である。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<First Embodiment>
FIG. 1 is a block diagram showing the configuration of a data transmission system according to the first embodiment of the present invention.
<ハードウエア構成>
図1を参照して、本発明の第1実施形態に係るデータ伝送システム1は、ソース装置10とシンク装置20とが複数の信号線を介して接続された構成であり、シンク装置20がソース装置10に対して固定的に構成されたいわゆる組込み型のシステムである。
<ソース装置の構成>
ソース装置10は、所謂送信側のグラフィックコントローラであり、AVプロセッサ2、ディスプレイポートトランスミッタDPTX4、CPU6を備えている。
AVプロセッサ2は、映像データ、音声データ、及び制御信号をディスプレイポートトランスミッタDPTX4に出力する。
ディスプレイポートトランスミッタDPTX4は、メインリンクデータ(映像データ、音声データ)を暗号化してディスプレイポートレシーバDPRX22に送信する。
CPU6は、AVプロセッサ2、及びディスプレイポートトランスミッタDPTX4をI2Cを介して制御する。CPU6は、内部にROM、及びRAMを有し、ROMからオペレーティングシステムOSを読み出してRAM上に展開してOSを起動し、OS管理下において、ROMからプログラムを読み出して各種処理を実行する。
なお、ソース装置10のDPTX4にはシンク装置20とのデータ伝送時に必要な信号受信条件である、事前強調レベル、電圧振幅レベル等のデータを格納するレジスタ(図示省略)を有している。
<Hardware configuration>
Referring to FIG. 1, a
<Structure of source device>
The
The
The display port transmitter DPTX4 encrypts the main link data (video data, audio data) and sends it to the display port receiver DPRX22.
The CPU 6 controls the
The DPTX 4 of the
<シンク装置の構成>
シンク装置20は、所謂受信側のグラフィックコントローラであり、ディスプレイポートレシーバDPRX22、AVプロセッサ24、Video_I/F25、Audio_I/F26、EDID27、CPU28を備えている。
ディスプレイポートレシーバDPRX22は、DPCD22a、HPDドライバ22b、HPDレジスタ22cを有し、ディスプレイポートトランスミッタDPTX4から送信されたメインリンクML0〜ML3、AUXチャネルACを受信し、映像信号、音声信号、及び制御信号をAVプロセッサ24に出力する。
DPCD22aは、シンク装置の能力である、メインリンクのレーン数やビットレートなどの情報を格納するレジスタである。
DPRX22にはメインリンクML0〜ML3の信号、AUXチャネルの信号、及びHPD信号の送受信を行う物理層と、メインリンクのデータ生成やAUXチャネルの通信及びAUXチャネルのリンクに関する機能を担うリンク層を有している。メインリンクの物理層は受信信号のデスクランブル、デコード、リンクトレーニング、等化処理、クロックデータリカバリ、デシリアライザ等の機能を有し、メインリンクのリンク層では受信信号からフレームデータを作るための各種シンボルを生成したり、メインリンクのレーン間のタイミングスキューを設定したり、MSA(Main Stream Attribute)データを生成したりする機能を有している。なお、特許請求の範囲における「制御手段」はCPU28の機能、「クロックリカバリ手段」はDPRX22の物理層における機能、「ブランキング開始信号検出手段」はDPRX22のリンク層における機能、「リンクロス検出手段」はDPRX22の物理層及びリンク層、あるいは物理層またはリンク層を示している。
AVプロセッサ24は、Video_I/F25及びAudio_I/F26を介して映像信号を表示装置34に出力し、音声信号をスピーカ36に出力する。
EDID27は、シンク装置20を構成する物理的な表示デバイスの機能情報(解像度、大きさ、タイミング情報(周波数、同期信号パラメータ)等)を格納する。
CPU28は、DPRX22、AVプロセッサ24、EDID27をI2Cを介して制御する。CPU28は、内部にROM、及びRAMを有し、ROMからオペレーティングシステムOSを読み出してRAM上に展開してOSを起動し、OS管理下において、ROMからプログラムを読み出して各種処理を実行する。
HPDドライバ22bは、例えばトライステートドライバ回路であり、HPDレジスタ22cからイネーブル状態(有効)に設定された場合に、リンクロスが発生したことを表すホットプラグ検知信号HPDをソース装置10へ出力する。一方、HPDドライバ22bは、HPDレジスタ22cからディスエイブル状態(無効)に設定された場合に、ホットプラグ検知信号HPDをソース装置10へ出力できない。
HPDレジスタ22cは、CPU28による制御に応じたデータを記憶して、HPDドライバ22bをイネーブル状態、又はディスイネーブル状態に設定する。<Structure of sink device>
The
The display port receiver DPRX22 has a
The
The
The
The EDID 27 stores function information (resolution, size, timing information (frequency, sync signal parameter), etc.) of a physical display device that constitutes the
The
The
The
図2は、ソース装置10からシンク装置20に映像情報を提供するためのDPインターフェース規格のレイヤ構成を示すブロック図である。
DPインターフェース規格では、AC結合の電圧差動式インターフェースとして、主リンク10P1、20P1、補助チャネル10P2、20P2、及びホットプラグ検出HPD10P3、20P3から構成されている3つの異なるチャネルを提供する。
主リンク10P1、20P1は、異なる速度(Gbit/秒)で動作が可能な1対、2対、又は4対のスケーラブルなレーンを有しており、物理層10P、20P内の設定によって実装される。主リンク10P1、20P1は、ストリーム発信元ソース10SSからのストリームの送信に用いられる。
主リンク速度は、ソース装置10の能力、シンク装置20の能力、ケーブルの品質、及びシステム内に発生するノイズを含むいくつかの要因によって決定される。ソース装置10から送信されたストリームは、最終的にシンク装置20内のストリームシンク20SSに供給される。FIG. 2 is a block diagram showing a layer structure of the DP interface standard for providing video information from the
The DP interface standard provides as AC coupled voltage differential interfaces three different channels consisting of a main link 10P1, 20P1, auxiliary channels 10P2, 20P2, and a hot plug detect HPD 10P3, 20P3.
The main links 10P1 and 20P1 have one, two, or four pairs of scalable lanes that can operate at different speeds (Gbit/sec), and are implemented by settings in the
The main link speed is determined by several factors including the capabilities of the
DPCD22a、EDID27については、上述したのでその説明を省略する。
ストリームポリシーメーカ10SP、20SPは、それぞれストリームの伝送を管理する。ストリームポリシーメーカ10SP、20SPは、補助チャネルディバイスサービス10R3、20R3を用いてストリーム伝送を初期化し、必要なリンク情報をリンクポリシーメーカ10LP、20LPから取得し、ストリーム伝送を準備する。
リンクポリシーメーカ10LP、20LPは、DPインターフェース規格に準拠した動作として、それぞれリンクの確立と維持を管理する。リンクポリシーメーカ10LP、20LPは、補助チャネルリンクサービス10R2、20R2を用いて、リンクの初期化、リンクの検出、リンクのメンテナンスを行う。Since the
The stream policy makers 10SP and 20SP manage the transmission of streams, respectively. The stream policy makers 10SP and 20SP initialize stream transmission using the auxiliary channel device services 10R3 and 20R3, obtain necessary link information from the link policy makers 10LP and 20LP, and prepare for stream transmission.
The link policy makers 10LP and 20LP manage the establishment and maintenance of links, respectively, as operations conforming to the DP interface standard. The link policy makers 10LP and 20LP use the auxiliary channel link services 10R2 and 20R2 to perform link initialization, link detection, and link maintenance.
一方、シンク装置20のみに設けられたリンクポリシーメーカ20LPbは、本発明の特徴とする非標準の動作として、それぞれリンクの確立と維持を管理する。リンクポリシーメーカ20LPbは、補助チャネルリンクサービス10R2、20R2を用いて、リンクの初期化、リンクの検出、リンクのメンテナンスを行う。
RTレジスタ32には、リンクポリシーメーカ20LPbが管理するパラメータとして、クロックリカバリ処理で用いられる信号受信条件としての事前強調レベル、電圧振幅レベル、及びシンク側等化パラメータのうち、少なくともシンク側等化パラメータが格納される。
このように、シンク装置20は、信号受信条件の一部であるシンク側等化パラメータを記憶するRTレジスタ32を備えているので、RTレジスタ32からデータを読み出して利用すれば、通常のリンクトレーニングで実行されるクロックリカバリ処理の事前強調レベルの決定、電圧振幅レベルの決定、シンク側等化パラメータの決定の各処理を省略してデータストリームに埋め込まれたクロック信号を抽出することができる。なお、信号受信条件に含まれる事前強調レベル、電圧振幅レベル等のパラメータはソース装置10のレジスタに格納されており、それらのパラメータを改めて決定する必要はない。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
このように、信号受信条件は、事前強調レベル、電圧振幅レベル、及びシンク側等化パラメータであることで、ソース装置と信号線を介して対向して接続されたシンク装置において、リンクロスの状態から迅速に再リンクを確立することができる。
制御部20cは、CPU28により構成され、スイッチSW1の接点が閉結状態に切り替わっている場合に、非標準の動作を制御する。
On the other hand, the link policy maker 20LPb provided only in the
The RT register 32 stores at least the sync-side equalization parameter among the pre-emphasized level as a signal reception condition used in the clock recovery process, the voltage amplitude level, and the sync-side equalization parameter as a parameter managed by the link policy maker 20LPb. Is stored.
As described above, the
As a result, re-linking can be quickly established from the state of link loss by the extracted clock signal.
As described above, the signal reception conditions are the pre-enhancement level, the voltage amplitude level, and the sink-side equalization parameter. Therefore, in the sink device that is connected to the source device through the signal line, the state of the link loss is detected. Can quickly establish a relink.
The
リンク層は、等時性トランスポートサービス10R1、20R1、補助チャネルリンクサービス10R2、20R2および補助チャネルディバイスサービス10R3、20R3のサービスに関与する。
ソース装置10では、等時性トランスポートサービス10R1は、映像ストリームおよび音声ストリームを、主リンク10P1、20P1が理解する規則の集合を有する形式にマッピングすることにより、データが主リンク10P1、20P1内で利用可能なレーンの数を超えて拡大縮小することが可能になるように構成する。
また、データがシンク装置20に到達するときに、当該規則は、ストリームを、オリジナルの形式に再構築する。The link layer is involved in the services of isochronous transport services 10R1, 20R1, auxiliary channel link services 10R2, 20R2 and auxiliary channel device services 10R3, 20R3.
At the
Also, when the data arrives at
補助チャネルリンクサービス10R2、20R2は、接続先のデバイスとのリンクを発見し、構成し、維持するのに用いられる。補助チャネルリンクサービス10R2、20R2は、補助チャネル10P2、20P2を経由してDPCD22aを用いてこれを実行する。
ホットプラグがホットプラグチャネルを介して検出される場合に、ソース装置10は、DPCD22aを介して、EDID27において少なくとも部分的に具現化されたシンク装置20の機能を読み取る。Auxiliary channel link services 10R2, 20R2 are used to discover, configure and maintain links with connected devices. The auxiliary channel link services 10R2, 20R2 do this using the
If a hot plug is detected via the hot plug channel, the
リンクトレーニングとは、ソース装置10とシンク装置20との間の伝送路特性を把握し、ソース装置10から出力されたデータがシンク装置20で適切に受信できるようにソース装置10から出力される信号の電圧振幅等を決定すると共に、シンク装置20においてメインリンクで伝送されるデータからデータビットを抽出し、PLLでクロックを再生するために行われる処理である。
Link training is a signal output from the
<初期リンク確立時手順>
図3は、本発明の第1実施形態に係るデータ伝送システムによる処理手順を説明するためのフローチャートである。
図3に示す処理手順において、電源投入時等に、シンク装置20のCPU28は、まずHPD信号を有効に設定する(ステップS50)。この際、CPU28は、ドライバ22bの出力状態をイネーブル状態(有効)に設定するために、有効を表す値「1」をHPDレジスタ22cに設定する。
次いで、ステップS51〜S55では、CPU28は、図11(b)に示した処理(ステップS251〜S255)と同様の初期リンク確立時手順を行うので、その説明を省略する。
このため、シンク装置20はHPD信号をソース装置10に出力する(ステップS51)。
故に、初期リンク確立後は、ソース装置10のDPTX4には、伝送路特性に応じた適切な(a1)事前強調レベル及び(a2)電圧振幅レベルが記憶されている。また、シンク装置20のRTレジスタ32には、適切な(a3)シンク側等化パラメータが記憶されている。
なお、初期設定の段階に含まれるモード設定時に、予め(a1)事前強調レベル、(a2)電圧振幅レベル、及び(a3)シンク側等化パラメータが分かっていれば、リンクトレーニングのクロックリカバリ処理の一部が不要になる。
このように、ステップS50において、CPU28は、電源投入時に、ホットプラグ検知信号HPDの出力が有効状態になるように制御するので、ソース装置10と自シンク装置20との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることができる。
ここで、CPU28により構成している制御部20cは、初期リンク確立時に取得した信号受信条件をRTレジスタ32に記憶しておけば、リンクロスの状態から再リンク確立を行う際に利用することができる。
<Procedure for initial link establishment>
FIG. 3 is a flowchart for explaining a processing procedure by the data transmission system according to the first embodiment of the present invention.
In the processing procedure shown in FIG. 3, when the power is turned on, the
Next, in steps S51 to S55, the
Therefore, the
Therefore, after the initial link is established, the DPTX 4 of the
If the (a1) pre-enhancement level, (a2) voltage amplitude level, and (a3) sink side equalization parameter are known in advance at the time of mode setting included in the stage of initial setting, the clock recovery processing of the link training is performed. Some become unnecessary.
In this way, in step S50, the
Here, if the
<スイッチSW1>
なお、図2に示す制御部20cは、外部ピンにより構成され、少なくとも2つの電圧状態を切り替えるスイッチSW1を備え、制御部20cは、スイッチSW1が電圧状態を第1の電圧状態に切り替えた場合に、RTレジスタ32から取得した信号受信条件についての情報を用いてクロックリカバリを行わせるように構成してもよい。
スイッチSW1が、少なくとも2つの電圧状態を切り替える。制御部20cは、スイッチSW1が電圧状態を第1の電圧状態に切り替えた場合に、RTレジスタ32から取得した情報を用いてDPRX22の物理層にてクロックリカバリを行わせることができる。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
<Switch SW1>
The
Switch SW1 switches between at least two voltage states. The
As a result, re-linking can be quickly established from the state of link loss by the extracted clock signal.
<リンクロス>
次に、本発明の第1実施形態に係るデータ伝送システムにおいて、画像データの伝送中にリンクロスが発生した場合の処理手順について説明する。図4は、本発明の第1実施形態に係るデータ伝送システムにおいて、画像データの伝送中にリンクロスが発生した場合の処理手順を説明するためのフローチャートである。
CPU28は、まずHPD信号を無効に設定する(ステップS91)。この際、CPU28は、ドライバ22bの出力状態をディスエーブル状態(無効)に設定するために、無効を表す値「0」をHPDレジスタ22cに設定する。
すなわち、ソース装置10からメインリンクMLを介してシンク装置20へ画像データのストリーム伝送が行われている状態(ステップS81、ステップS92)において、ノイズ等の影響に起因してリンクロスが発生すると、シンク装置20はリンクロスを検知して(ステップS93、Yes)、次のステップS94に移行する。
本願実施形態においては、通常のDPインターフェース規格とは異なり、トレーニングパターンによるリンクトレーニングを行うことなく、以下の手順により、再リンクを確立する。
なお、ステップS91において、HPD信号を無効に設定しているので、リンクロスを検知した場合に(ステップS93、Yes)、シンク装置20は、ホットプラグ検知HPDの信号をアクティブにすることない。<Link loss>
Next, in the data transmission system according to the first embodiment of the present invention, a processing procedure when a link loss occurs during transmission of image data will be described. FIG. 4 is a flowchart for explaining a processing procedure when a link loss occurs during transmission of image data in the data transmission system according to the first embodiment of the present invention.
The
That is, in the state where the stream transmission of the image data is being performed from the
In the embodiment of the present application, unlike the normal DP interface standard, relinking is established by the following procedure without performing link training with a training pattern.
Since the HPD signal is set to be invalid in step S91, when the link loss is detected (step S93, Yes), the
そのため、HPD信号がシンク装置20からソース装置10に対して出力されないので、シンク装置20側でリンクロスを検知した後も、ソース装置10は、シンク装置20に対して画像データ、音声データのストリーム伝送を継続する。
Therefore, since the HPD signal is not output from the
<クロックリカバリ処理>
一方、シンク装置20のリンクポリシーメーカ20LPbは、ステップS94において、クロックリカバリ処理を行うが、通常のクロックリカバリ処理で行われる(a1)事前強調レベル、(a2)電圧振幅レベルについてはソース装置10がリンクトレーニングの状態とならず、初期リンク確立時に決定した(a1)事前強調レベル、(a2)電圧振幅レベルにて画像データや音声データのストリーム伝送を継続し、また(a3)シンク側等化パラメータについては、スイッチSW1のピン状態に応じて初期リンク処理時において決定したもの、又は予めRTレジスタ32に記憶させたものを読み出してそのまま使用するものとし、このリンクロス時にこれらパラメータの再決定は行わない。
また、(a4)クロックリカバリ自体も、伝送方式8b/10bであれば、クロック信号がシリアルデータ自体に埋め込まれている。そこで、DPRX22の物理層で受信したシリアルデータからクロック信号を抽出して再生できる。
このように、伝送路特性、及び自シンク装置の機能特性に応じて初期リンク確立に係る処理において決定された信号受信条件を使用して、データストリームに埋め込まれたクロック信号を抽出するので、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
<Clock recovery processing>
On the other hand, the link policy maker 20LPb of the
In the case of (a4) clock recovery itself, if the transmission method is 8b/10b, the clock signal is embedded in the serial data itself. Therefore, the clock signal can be extracted and reproduced from the serial data received by the physical layer of the
As described above, since the clock signal embedded in the data stream is extracted using the signal reception condition determined in the process related to the initial link establishment according to the transmission line characteristic and the functional characteristic of the own sink device, the extraction is performed. The re-link can be quickly established from the state of the link loss by the generated clock signal.
<等化処理>
次に、シンク装置20の物理層20PにおいてステップS95に示した等化処理を行うのであるが、(b1)シンボルロック及び(b2)レーン間時間調整の両処理に必要な制御コードであるK28.5は、トレーニング用のシンボルパターンによらなくとも、ストリーム伝送フォーマットにおけるブランキング開始シンボルであるBSシンボルに含まれているので、ストリーム受信したシリアルデータ列からコントロールコードK28.5を検出して利用する。
すなわち、(b1)シンボルロックにおいては、シリアルデータ列から検出したK28.5の位置をシンボルの境界としてロックし、そのロックした境界位置に基づいてシリアルデータをデシリアライズする。また、(b2)レーン間時間調整においては、各レーンについて検出した各K28.5の位置を、時間差(スキュー)調整位置としてロックする。<Equalization processing>
Next, the equalization processing shown in step S95 is performed in the
That is, in (b1) symbol lock, the position of K28.5 detected from the serial data string is locked as a symbol boundary, and the serial data is deserialized based on the locked boundary position. In (b2) time adjustment between lanes, the position of each K28.5 detected for each lane is locked as a time difference (skew) adjustment position.
以上のように、本発明の実施形態のおいては、所定条件下で、トレーニングパターンを使用せずに、クロックリカバリ処理及び等化処理を行って、リンクロスの状態から再リンクを実現する。シンク装置20側で再リンクが実現されると、その段階で、ソース装置10はシリアルデータをストリーム伝送し続けいている状態であるので、シンク装置20は、その後即座にシリアルデータを認識可能な状態で受信できる(ステップS92)。
As described above, in the embodiment of the present invention, the clock recovery process and the equalization process are performed under a predetermined condition without using the training pattern, and the re-link is realized from the state of the link loss. When re-linking is realized on the
なお、リンクロス時においては、原則的に上述のような処理を行うこととし、必要に応じて、DPインターフェース規格の通常の処理を行うようにスイッチSW1を切り換えてもよい。 It should be noted that at the time of link loss, the above-described processing may be performed in principle, and the switch SW1 may be switched to perform the normal processing of the DP interface standard, if necessary.
以上のように、第1実施形態によれば、シンク装置20は、リンクロスが発生しても、ソース装置10にその事実を通知するためのHPD信号を無効に設定してあるので、ソース装置10は引き続き画像シリアルデータのストリーム伝送を継続する。
リンクの回復処理において、(a1)事前強調レベル、(a2)電圧振幅レベル、及び(a3)シンク側等化パラメータについては、初期接続時に決定されたそれらをRAMから読み出して使用する。
また、(a4)クロックリカバリ自体も、リンクトレーニングのトレーニングパターンによらず、シリアルデータ自体に埋め込まれているクロック信号を利用する。
更に(b1)シンボルロック、及び(b2)レーン間時間調整の両処理に必要な制御コードK28.5は、トレーニングパターンによらなくとも、ストリーム受信したシリアルデータのBSシンボルに利用されているのでそれを利用し、更に、リンク回復の結果をシンク装置20はソース装置10に伝えない。
このように、リンクロスが発生しても、ソース装置10とシンク装置20との間でやりとりはなく、シンク装置20が自律的にリンクを回復させるので、迅速に再リンクが確保され、暗転等の時間を極力短くできる。As described above, according to the first embodiment, even if a link loss occurs, the
In the link recovery process, (a1) pre-enhancement level, (a2) voltage amplitude level, and (a3) sink-side equalization parameters that have been determined during initial connection are read from the RAM and used.
Also, (a4) clock recovery itself uses the clock signal embedded in the serial data itself, regardless of the training pattern of link training.
Furthermore, since the control code K28.5 required for both (b1) symbol lock and (b2) lane time adjustment processing is used for the BS symbol of stream-received serial data, it does not depend on the training pattern. Further, the
In this way, even if a link loss occurs, there is no communication between the
加えて、ソース装置10は、リンクロス時にシンク装置20との間でやり取りがない分、負担が軽減され、更に、画像データをストリーム伝送し続けるだけで良いので、ソース装置10のDPTXをカスタマイズする必要もなく、新たな負担を強いられることもない。
In addition, since the
<第2実施形態>
本発明は、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止するために、以下の構成を有する。
すなわち、本発明のシンク装置は、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後、又は前記再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード手段と、デコードされたMSAデータを記憶するMSAデータ記憶手段と、MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定手段と、MSA判定手段による判定結果に基づいて、MSAデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、制御手段は、MSA判定手段が複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサに提供することを特徴とする。
以上の構成を備えることにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。<Second Embodiment>
The present invention has the following configuration in a sink device connected to a source device via a signal line in order to prevent screen flicker due to the influence of noise or the like.
That is, the sink device of the present invention is a sink device connected to the source device via a signal line, and decodes the MSA packet received in the vertical blanking period after the initial link establishment or the relink establishment. MSA decoding means, MSA data storage means for storing decoded MSA data, and whether or not the MSA data related to the current frame and the MSA data related to the previous frame acquired from the MSA data storage means are the same or not. MSA determining means, and control means for controlling whether or not to provide MSA data to the video processor based on the determination result by the MSA determining means. If it is determined that the MSA data is provided to the video processor as new MSA data.
With the above configuration, it is possible to prevent the flicker of the screen due to the influence of noise or the like in the sink device connected to the source device via the signal line.
本発明の第2実施形態に係るデータ伝送システムのシンク装置について説明する。
第1実施形態では、初期リンクが確立した後に、ソース装置10からシンク装置20に正常にデータストリームを伝送できている状況下において、ノイズ等の影響に起因してリンクロスが発生した場合に対する非標準の処理手法について説明した。
これに対して、第2実施形態では、初期リンクが確立した後に、ソース装置10からシンク装置20に正常にデータストリームを伝送できている状況下において、ノイズ等の影響に起因してMSAデータに誤りが発生した場合に対する非標準の処理手法について説明する。The sink device of the data transmission system according to the second embodiment of the present invention will be described.
In the first embodiment, in the situation where the link loss occurs due to the influence of noise or the like in the situation where the data stream can be normally transmitted from the
On the other hand, in the second embodiment, after the initial link is established, under the situation where the data stream can be normally transmitted from the
<シンク装置の機能ブロック図>
図5は、本発明の第2実施形態に係るデータ伝送システムのシンク装置の内部構成を説明するためのブロック図である。
シンク装置20は、図5に示すように、DPRX22、EDID27、CPU28、AVプロセッサ24、Video_I/F25、Audio_I/F26を備えている。
DPRX22は、ソース装置10との間でリンク管理やリンクトレーニング等の情報をAUXチャネルACを介して交換する。一方、DPRX22は、ソース装置10から伝送される映像データ、音声データ、映像フォーマット、画面サイズ、映像タイミング情報等の情報をメインリンクMLを介して受信し、DPRX22において受信データをデコードし、各種データをAVプロセッサ24に出力する。
第2実施形態においては、図1に示す第1実施形態において説明したDPRX22について詳しく説明する。
詳しくは、DPRX22は、映像データデコード部22d、音声データデコード部22e、InfoFrameパケットデコード部22f、MSAデコード部22g、VBIDデコード部22h、DPCD22aを備えている。
映像データデコード部22dは、入力された映像データをデコードする。音声データデコード部22eは、入力された音声データをデコードする。
InfoFrameパケットデコード部22fは、データアイランド期間において受信したInfoFrameパケットをデコードする。
MSAデコード部22gは、垂直ブランキング期間において受信したMSAパケットからMSAをデコードして出力する。
VBIDデコード部22hは、バーチカルブランキングID(Vertical Blanking ID)をデコードして、VBIDデコードデータを生成する。このバーチカルブランキングIDには、バーチカルブランキングフラグが含まれている。
DPCD22aについては、上述したのでその説明を省略する。<Function block diagram of sink device>
FIG. 5 is a block diagram for explaining the internal configuration of the sink device of the data transmission system according to the second embodiment of the present invention.
As shown in FIG. 5, the
The
In the second embodiment, the
Specifically, the
The video
The InfoFrame
The
The VBID decoding unit 22h decodes a vertical blanking ID (Vertical Blanking ID) to generate VBID decoded data. This vertical blanking ID includes a vertical blanking flag.
Since the
AVプロセッサ24では、InfoFrameデコードデータ、パケットデコードデータ、MSAデコードデータ、VBIDデコードデータに基づいて、映像データを処理し(MSAデータについては前述の通り)、映像データはVideo_I/F25を介して表示装置34に表示される。
The
<DPインターフェース規格のフレーム構造>
図6は、DPインターフェース規格のフレーム構造を示す図である。
DPインターフェース規格では、画像サイズや同期タイミングなどの情報を1フレーム毎に垂直ブランキング期間においてMSAパケットを用いて送信している。
MSAパケットは、フレーム毎にソース装置10からシンク装置20に伝送され、シンク装置20は受信したMSAパケットに基づいて表示データを生成している。<Frame structure of DP interface standard>
FIG. 6 is a diagram showing a frame structure of the DP interface standard.
According to the DP interface standard, information such as image size and synchronization timing is transmitted for each frame by using MSA packets in the vertical blanking period.
The MSA packet is transmitted from the
<MSAパケット>
図7は、MSAパケットの定義を示す図である。
図7に示すように、Mvid及びNvidはディスプレイのビデオストリームクロックの再生に使用される。
Htotalは水平ラインのピクセル総数、Vtotalはビデオフレームのライン総数である。
HSP/HSWはHSYNC極性/HSYNC幅を画素数で表す。VSP/VSWはVSYNC極性/VSYNC幅をライン数で表す。HstartはHSYNCに関するアクティブビデオ画素の開始を表す。VstartはVSYNCに関するアクティブビデオラインの開始を表す。MISC1:0はその他、映像関連情報を表す。
なお、DPインターフェース規格では、全てのMSAデータが送信されるのではなく、一部のデータはオプションであるが、少なくとも水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)は必須の情報である。<MSA packet>
FIG. 7 is a diagram showing the definition of the MSA packet.
As shown in FIG. 7, Mvid and Nvid are used to reproduce the video stream clock of the display.
Htotal is the total number of pixels in the horizontal line, and Vtotal is the total number of lines in the video frame.
HSP/HSW represents HSYNC polarity/HSYNC width in number of pixels. VSP/VSW represents VSYNC polarity/VSYNC width by the number of lines. Hstart represents the start of the active video pixel for HSYNC. Vstart represents the start of the active video line for VSYNC. MISC1:0 represents other video related information.
Note that in the DP interface standard, not all MSA data is transmitted, but some data is optional, but at least the total number of pixels for horizontal lines (Htotal) and the total number of lines for video frames (Vtotal) are mandatory. It is information.
<DPRX>
図8は、本発明の第2実施形態に係るシンク装置のDPRXとAVプロセッサの内部構成を説明するための機能ブロック図である。
第2実施形態では、図8に示すように、DPRX22内に設けられているMSAデコード部22gは、MSAレジスタ22grを備えている。
MSAデコード部22gは、垂直ブランキング期間において受信したMSAパケットからMSAをデコードしてMSAデータをMSAレジスタ22grに更新する。MSAデコード部22gは、MSAレジスタ22grに更新したことを表す更新完了ステータスSTをイネーブル状態にしてMSA判定部24aに出力する。
なお、更新完了ステータスSTは、垂直ブランキング期間においてMSAデータを構成するSSからSE(図6)までのデータの受信が完了した時点でHighが出力され、バーチカルブランキングフラグが有効な期間にHigh状態が維持され、アクティブビデオ期間が開始された時点でLowが出力される。特許請求の範囲における「MSAデコード手段」はMSAデコード部22gを、「MSAデータ記憶手段」はMSAレジスタ22grを、「MSA判定手段」はMSA判定部24aを、「制御手段」は制御部24bをそれぞれ示している。また、第2実施形態のDPRX22には第1実施形態と同様にドライバ22b及びHPDレジスタ22cを含めて記載しているが、MSAデータの誤りに起因する画面のチラつきを防止するためにはドライバ22b及びHPDレジスタ22cは含まなくても良い。<DPRX>
FIG. 8 is a functional block diagram for explaining internal configurations of the DPRX and the AV processor of the sink device according to the second embodiment of the present invention.
In the second embodiment, as shown in FIG. 8, the
The
The update completion status ST is output as High at the time when the data from SS to SE (FIG. 6) forming the MSA data is completed in the vertical blanking period, and during the period when the vertical blanking flag is valid. The state is maintained, and Low is output when the active video period is started. In the claims, "MSA decoding means" means the
<AVプロセッサ>
AVプロセッサ24は、MSA判定部24a、制御部24b、ビデオプロセッサ24cを備えている。なお、MSA判定部24a、制御部24bはシンク装置20のCPU28により構成している。
MSA判定部24aは、MSAデコード部22gの更新完了ステータスSTがHigh状態になった場合に、MSAデコード部22gのMSAレジスタ22grからMSAデータを読み込み、メモリ24arに記憶する。この結果、図7に示すMSAデータを構成する各データがメモリ24arに記憶される。このメモリ24arは、2フレーム分のMSAデータを記憶する容量を有しており、メモリ24arの容量を1/2ずつ1フレーム単位に分割することで、受信した1フレーム単位で交互にMSAデータを記憶するように構成されており、今回のフレームのMSAデータ(t)と前回のフレームのMSAデータ(t−1)とが記憶されるが、前々回のフレームのMSAデータ(t−2)は消滅する。なお、メモリ24arの容量を増設することで、3フレーム以上のMSAデータを記憶するように構成してもよい。
さらに、MSA判定部24aは、垂直ブランキング期間において、メモリ24arから今回のフレームのMSAデータ(t)と前回のフレームのMSAデータ(t−1)とを読み出して両者を比較し、2フレーム以上同じMSAデータを検出した場合に、判定結果が同一である旨の情報を制御部24bに出力する。
なお、MSA判定部24aは、メモリ24arから今回のフレームのMSAデータ(t)と前回のフレームのMSAデータ(t−1)とを読み出して両者を比較し、1フレーム分のみMSAデータが異なる場合には、上述した判定結果が同一である旨の情報を出力しない。<AV processor>
The
When the update completion status ST of the
Further, the
Note that the
制御部24bは、上述した判定結果が同一である旨の情報を受け付けた場合に、MSA判定部24aのメモリ24arから今回のフレームのMSAデータ(t)又は前回のフレームのMSAデータ(t−1)を読み出し、取得したMSAデータをMSAレジスタ24brに記憶する。
ビデオプロセッサ24cは、垂直ブランキング期間において、制御部24bのMSAレジスタ24brから1フレーム毎にMSAデータを読み出し、取得したMSAデータに基づいて1フレーム分の画角を構成する。When the
The video processor 24c reads the MSA data for each frame from the MSA register 24br of the
<動作説明>
図9は、本発明の第2実施形態に係るシンク装置のDPRXとAVプロセッサの動作を示すフローチャートである。
<MSAデコード部>
DPRX22に設けられたMSAデコード部22gは、垂直ブランキング期間において受信したMSAパケットからMSAをデコードしてMSAデータをMSAレジスタ22grに記憶し、MSAレジスタ22grに更新したことを表す更新完了ステータスSTをLow状態からHigh状態に変更してMSA判定部24aに出力する。
この際、MSAデコード部22gから出力される更新完了ステータスST(High状態)は、垂直ブランキング期間においてMSAデータを構成するSSからSE(図6)までのデータの受信が完了した時点においてHigh状態になり、垂直ブランキング期間が終了した時点でLow状態に切り替わって解除されるように構成してもよい。<Operation explanation>
FIG. 9 is a flowchart showing the operations of the DPRX and AV processor of the sink device according to the second embodiment of the present invention.
<MSA decoding section>
The
At this time, the update completion status ST (High state) output from the
<MSA判定部>
AVプロセッサ24に設けられたMSA判定部24aは、MSAデコード部22gから出力される更新完了ステータスSTを読み込む(ステップS101)。
MSA判定部24aは、垂直ブランキング期間においてMSAデコード部22gの更新完了ステータスSTがLow状態(0)からHigh状態(1)に切り替わったか否かを判断する(ステップS102)。
更新完了ステータスSTがHigh状態(1)に切り替わった場合に(ステップS102、Yes)、MSA判定部24aは、カウンタXに1を加算する。なお、Xは自然数である。
次いで、MSA判定部24aは、カウンタXの値が偶数か否かを判断する(ステップS104)。
カウンタXの値が偶数である場合は(ステップS104、Yes)、MSAデコード部22gのMSAレジスタ22grからMSAデータを読み込み、メモリ24arのメモリAにMSAデータを記憶する(ステップS105)。
一方、カウンタXの値が奇数である場合は(ステップS104、No)、MSAデコード部22gのMSAレジスタ22grからMSAデータを読み込み、メモリ24arのメモリBにMSAデータを記憶する(ステップS106)。
次いで、MSA判定部24aは、メモリ24arのメモリA、Bの両者から読み出したデータ値が同一か否かを判断する(ステップS107)。MSA判定部24aは、両者のデータ値が同一ではないと判断した場合には(ステップS107、No)、ステップS112に進む。これにより、ノイズにより伝送中のMSAパケットが1フレーム分のみ異なるデータに変化しても、その変化したMSAデータを利用せず、制御部24bのMSAレジスタ24brに格納されているMSAデータを用いて映像信号を生成し、MSAデータ誤りを除去することができる。
なお、制御部24bは、現在利用しているMSAデータと異なるMSAデータを複数回受信したと判断しない限り、MSAレジスタ24brのデータを維持する。<MSA determination unit>
The
The
When the update completion status ST is switched to the high state (1) (step S102, Yes), the
Next, the
When the value of the counter X is an even number (Yes in step S104), the MSA data is read from the MSA register 22gr of the
On the other hand, when the value of the counter X is an odd number (step S104, No), the MSA data is read from the MSA register 22gr of the
Next, the
The
<制御部>
一方、MSA判定部24aのメモリA、Bに格納されているデータ値が同一であると判断した場合には(ステップS107、Yes)、制御部24bは、MSA判定部24aに設けられたメモリ24arのメモリAと制御部24のメモリ(C)24bcから夫々に記憶されているデータ値を取得する(ステップS108)。
なお、ステップS108において、制御部24bは、メモリ24bcに前回までビデオプロセッサ24cに提供しているMSAデータを記憶している。<Control part>
On the other hand, when it is determined that the data values stored in the memories A and B of the
In step S108, the
次いで、制御部24bは、メモリA、Cの両者から読み出したデータ値が同一か否かを判断する(ステップS109)。制御部24bは、両者のデータ値が同一であると判断した場合には(ステップS109、Yes)、ステップS112に進む。
一方、メモリA、Cの両者のデータ値が同一ではないと判断した場合には(ステップS109、No)、制御部24bは、MSA判定部24aに設けられたメモリ24arのメモリAからデータ値を取得して、メモリ24bcのメモリCに記憶する(ステップS110)。
次いで、制御部24bは、メモリCのデータ値を取得して、当該データ値をMSAレジスタ(D)24brに記憶することで、ビデオプロセッサ24cにレジスタ(D)24brに記憶された最新のMSAデータを提供する(ステップS111)。次いで、ステップS112に進む。
ビデオプロセッサ24cは、垂直ブランキング期間において、制御部24bのMSAレジスタ24brから1フレーム毎にMSAデータを読み出し(ポーリング)、取得したMSAデータに基づいて1フレーム分の画角を構成する。
このように、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合、かつ当該MSAデータが前回までビデオプロセッサ24cに提供しているMSAデータと異なる場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等によるMSAパケットのデータ化けに影響を受けず、所望のサイズ(Htotal、Vtotal)の画像を表示装置34に表示するので、画面のちらつきを防止することができる。Next, the
On the other hand, when it is determined that the data values of the memories A and C are not the same (No in step S109), the
Next, the
During the vertical blanking period, the video processor 24c reads (polling) the MSA data for each frame from the MSA register 24br of the
In this way, the
As a result, in the sink device connected to the source device via the signal line, the image of a desired size (Htotal, Vtotal) is displayed on the
<表示期間動作排除処理>
制御部24bは、MSAデコード部22gから出力される更新完了ステータスSTを読み込む(ステップS112)。
制御部24bは、MSAデコード部22gから出力される更新完了ステータスSTがHigh状態(1)からLow状態(0)に切り替わったか否かを判断する(ステップS102)。更新完了ステータスSTがHigh状態(1)である場合は垂直ブランキング期間中であると判断し(ステップS113、No)、ステップS112に戻り、処理を繰り返す。
一方、更新完了ステータスSTがLow状態(0)に切り替わった場合は表示期間中であると判断し(ステップS113、Yes)、ステップS101に戻り、処理を繰り返す。<Display period operation elimination processing>
The
The
On the other hand, when the update completion status ST is switched to the Low state (0), it is determined that the display period is in progress (Yes in step S113), the process returns to step S101, and the process is repeated.
ビデオプロセッサ24cは、垂直ブランキング期間において、制御部24bのレジスタ24brから1フレーム毎にMSAデータを読み出し(ポーリング)、取得したMSAデータに基づいて1フレーム分の画角を構成する。
従来、ノイズ等の影響によりMSAパケットのデータが誤った値に変化して伝送された場合、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに誤りが生じていたので、画面にちらつきが発生していた。
例えば、画面解像度がVGAの場合、正常時にMSAパケットで送られる水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)はそれぞれ640、480であるが、これらのデータに誤りが生じることで、例えば、水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)が夫々に800、500等に変化すると、図10(b)に示すように、画面左上を起点として、画像全体が右下方向に引き伸ばされたような状況となる。
これに対して、第2実施形態では、AVプロセッサ24にMSA判定部24aを備え、受信したMSAパケットのデータ値を2フレーム間で比較し、2フレーム以上連続して異なるMSAデータを受信した場合に限り、MSAデータの情報を表示に反映させることとした。
このため、ノイズ等の影響によりMSAパケットのデータが誤った値に変化して伝送された場合でも、図10(a)に示すように、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに生じた1フレーム分限りのデータ誤りに起因した画面にちらつきの発生を抑制することができる。
これにより、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数を含むMSAパケットのデータ誤りを除去することができる。During the vertical blanking period, the video processor 24c reads (polling) the MSA data for each frame from the register 24br of the
Conventionally, when the data of the MSA packet is changed to an incorrect value and transmitted due to the influence of noise or the like, an error occurs in the data such as the total number of pixels in the horizontal line and the total number of lines in the video frame. Had occurred.
For example, when the screen resolution is VGA, the total number of horizontal line pixels (Htotal) and the total number of video frame lines (Vtotal) sent in an MSA packet are 640 and 480, respectively. Then, for example, if the total number of pixels in a horizontal line (Htotal) and the total number of lines in a video frame (Vtotal) change to 800, 500, etc., as shown in FIG. Is stretched to the lower right.
On the other hand, in the second embodiment, when the
Therefore, even if the data of the MSA packet is changed to an erroneous value and transmitted due to the influence of noise or the like, as shown in FIG. It is possible to suppress the occurrence of flicker on the screen due to the data error for one frame that occurred in 1).
Accordingly, it is possible to remove the data error of the MSA packet including the total number of pixels and/or the total number of lines related to the horizontal line that configures the video frame.
なお、ステップS107において、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供するように構成してもよい。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。In step S107, the
As a result, in the sink device connected to the source device via the signal line, it is possible to prevent screen flicker due to the influence of noise or the like.
<本発明の実施態様例の構成、作用、効果>
<第1態様>
本態様のシンク装置20は、ソース装置10と信号線を介して接続されたシンク装置20であって、
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置10への出力が無効状態になるように制御するCPU28と、ソース装置10から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するDPRX22の物理層又は/及びリンク層における機能と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するDPRX22の物理層における機能と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するDPRX22のリンク層における機能と、リンク確立時の信号受信条件を記憶するRTレジスタ32とを備え、抽出されたクロック信号、及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
本態様によれば、CPU28が、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置10への出力が無効状態になるように制御する。DPRX22の物理層又は/及びリンク層における機能が、ソース装置10から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出する。DPRX22の物理層における機能が、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出する。DPRX22のリンク層における機能が、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出する。RTレジスタ32が、リンク確立時の信号受信条件を記憶する。そして、抽出されたクロック信号、RTレジスタ32に記憶された信号受信条件及び検出されたブランキング開始信号により再リンクを確立する。
このように、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰することができる。
詳しくは、リンクロスが発生しても、ソース装置とシンク装置との間でやりとりを行うことなく、シンク装置が自律的にリンクを回復させるので、迅速に再リンクが確保され、暗転等の時間を極力短くできる。また、ソース装置は、画像データをストリーム伝送し続けるだけで、新たな別の負担を強いられることもない。<Structure, Action, and Effect of Embodiment of the Present Invention>
<First aspect>
The
After the initial link is established, the
According to this aspect, the
In this way, in the sink device connected to the source device via the signal line, the link loss state can be quickly restored to the normal state.
Specifically, even if a link loss occurs, the sink device autonomously recovers the link without exchanging between the source device and the sink device, so that relinking can be secured quickly and the time of darkening etc. Can be shortened as much as possible. Further, the source device does not have to impose a new burden because it simply continues to stream the image data.
<第2態様>
本態様の信号受信条件は、シンク側等化パラメータであることを特徴とする。
本態様によれば、信号受信条件は、シンク側等化パラメータであることで、ソース装置と信号線を介して対向して接続されたシンク装置において、リンクロスの状態から迅速に再リンクを確立することができる。
<Second mode>
The signal reception condition of this aspect is characterized in that it is a sync-side equalization parameter.
According to this aspect, the signal reception condition is the equalization parameter on the sink side, so that the sink device connected to the source device via the signal line so as to face each other quickly establishes the relink from the state of the link loss. can do.
<第3態様>
本態様の制御部20cは、電源投入時に、ホットプラグ検知信号HPDの出力が有効状態になるように制御して、ソース装置10と自シンク装置20との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることを特徴とする。
本態様によれば、制御部20cは、電源投入時に、ホットプラグ検知信号HPDの出力が有効状態になるように制御して、ソース装置10と自シンク装置20との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることができる。<Third aspect>
The
According to this aspect, the
<第4態様>
本態様のシンク装置20は、少なくとも2つの電圧状態を切り替えるスイッチ手段を備え、制御部20cは、スイッチ手段が電圧状態を第1の電圧状態に切り替えた場合に、RTレジスタ32から取得した情報を用いてDPRX22の物理層における機能にクロックリカバリを行わせることを特徴とする。
本態様によれば、スイッチSW1が、少なくとも2つの電圧状態を切り替える。制御部20cは、スイッチSW1が電圧状態を第1の電圧状態に切り替えた場合に、レジスタ32から取得した情報を用いてDPRX22の物理層における機能にクロックリカバリを行わせることができる。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。<Fourth aspect>
The
According to this aspect, the switch SW1 switches at least two voltage states. When the switch SW1 switches the voltage state to the first voltage state, the
As a result, re-linking can be quickly established from the state of link loss by the extracted clock signal.
<第5態様>
本態様のシンク装置20は、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード部22gと、デコードされたMSAデータを記憶するMSAレジスタ22erと、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定部24aと、MSA判定24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する制御部24bと、を備え、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供することを特徴とする。
本態様によれば、MSAデコード部22gが、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードする。MSAレジスタ22erが、デコードされたMSAデータを記憶する。MSA判定部24aが、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定する。制御部24bが、MSA判定24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する。制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。<Fifth aspect>
The
According to this aspect, the
As a result, in the sink device connected to the source device via the signal line, it is possible to prevent screen flicker due to the influence of noise or the like.
<第6態様>
本態様のシンク装置20は、ソース装置10と信号線を介して接続されたシンク装置20であって、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード部22gと、デコードされたMSAデータを記憶するMSAレジスタ22erと、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定部24aと、MSA判定部24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する制御部24bと、を備え、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供することを特徴とする。
本態様によれば、MSAデコード部22gが、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードする。MSAレジスタ22erが、デコードされたMSAデータを記憶する。MSA判定部24aが、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定する。制御部24bが、MSA判定部24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する。制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。<Sixth aspect>
The
According to this aspect, the
As a result, in the sink device connected to the source device via the signal line, it is possible to prevent screen flicker due to the influence of noise or the like.
<第7態様>
本態様の制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合、かつ当該MSAデータが前回までビデオプロセッサ24cに提供しているMSAデータと異なる場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供することを特徴とする。
本態様によれば、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合、かつ当該MSAデータが前回までビデオプロセッサ24cに提供しているMSAデータと異なる場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。<Seventh mode>
When the
According to this aspect, when the
As a result, in the sink device connected to the source device via the signal line, it is possible to prevent screen flicker due to the influence of noise or the like.
<第8態様>
本態様の制御部24bは、MSA判定部24aが複数回同一のMSAデータがないと判定した場合に、前回までビデオプロセッサ24cに提供しているMSAデータを維持することを特徴とする。
本態様によれば、制御部24bは、MSA判定部24aが複数回同一のMSAデータがないと判定した場合に、前回までビデオプロセッサ24cに提供しているMSAデータを維持する。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズによる影響に起因した伝送中のMSAパケットのデータ誤りを除去することができる。<Eighth mode>
The
According to this aspect, the
As a result, in the sink device connected to the source device via the signal line, it is possible to remove the data error of the MSA packet being transmitted due to the influence of noise.
<第9態様>
本態様のMSAデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数であることを特徴とする。
本態様によれば、MSAデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数である。
これにより、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数であるMSAパケットのデータ誤りを除去することができる。<Ninth aspect>
The MSA data of this aspect is characterized in that it is the total number of pixels and/or the total number of lines related to horizontal lines that form a video frame.
According to this aspect, the MSA data is the total number of pixels, and/or the total number of lines, of the horizontal lines that make up the video frame.
As a result, it is possible to remove the data error of the MSA packet, which is the total number of pixels and/or the total number of lines related to the horizontal lines that form the video frame.
<第10態様>
本態様の制御方法は、ソース装置10と信号線を介して接続されたシンク装置20による制御方法であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置10への出力が無効状態になるように制御する制御ステップ(S91)と、ソース装置10から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出ステップ(S93)と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するクロックリカバリステップ(S94)と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出ステップ(S95)と、リンク確立時の信号受信条件をRTレジスタ32に記憶する記憶ステップ(S53)と、を実行し、抽出されたクロック信号、RTレジスタ32に記憶された信号受信条件及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
第10態様の作用、及び効果は第1態様と同様であるので、その説明を省略する。<Tenth aspect>
The control method of this aspect is a control method by the
The actions and effects of the tenth aspect are similar to those of the first aspect, and therefore their explanations are omitted.
<第11態様>
本態様の制御方法は、ソース装置10と信号線を介して接続されたシンク装置20による制御方法であって、ソース装置10から伝送されたデータストリーム中の垂直ブランキング期間において受信したMSAパケットをMSAデコード部22eによりデコードするMSAデコードステップと、デコードされたMSAデータをMSAデコード部22eによりMSAレジスタ22grに記憶する記憶ステップと、MSAレジスタ22grから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定ステップ(S107)と、MSA判定ステップによる判定結果に基づいて、MSAデータをビデオプロセッサに提供するか否かを制御する制御ステップ(S109)と、を実行し、制御ステップは、MSA判定ステップが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサに提供することを特徴とする。
第11態様の作用、及び効果は第6態様と同様であるので、その説明を省略する。<Eleventh mode>
The control method according to the present aspect is a control method by the
The actions and effects of the eleventh aspect are the same as those of the sixth aspect, and therefore description thereof will be omitted.
本発明のシンク装置、及び制御方法は、例えば、パチンコ機等の遊技機に採用又は搭載できる。 The sink device and the control method of the present invention can be adopted or mounted in a game machine such as a pachinko machine, for example.
2…AVプロセッサ、4…ディスプレイポートトランスミッタDPTX、6…CPU、10…ソース装置、10SP、20SP…ストリームポリシーメーカ、10R1、20R1…等時性トランスポートサービス、10R2、20R2…補助チャネルリンクサービス、10R3、20R3…補助チャネルディバイスサービス、10LP、20LP…リンクポリシーメーカ、10P2、20P2…補助チャネル、10P1、20P1…主リンク、20…シンク装置、22…ディスプレイポートレシーバDPRX、22a…DPCD、22d…映像データデコード部、22e…音声データデコード部、22f…InfoFrameパケットデコード部、22g…MSAデコード部、22gr…MSAレジスタ、22h…VBIDデコード部、24…AVプロセッサ、24a…MSA判定部、24ar…メモリ、24b…制御部、24br…レジスタ、24c…ビデオプロセッサ、26…EDID、28…CPU、30…ドライバ、32…RTレジスタ、34…表示装置、36…スピーカ、SW1…スイッチ 2... AV processor, 4... Display port transmitter DPTX, 6... CPU, 10... Source device, 10SP, 20SP... Stream policy maker, 10R1, 20R1... Isochronous transport service, 10R2, 20R2... Auxiliary channel link service, 10R3 , 20R3... Auxiliary channel device service, 10LP, 20LP... Link policy maker, 10P2, 20P2... Auxiliary channel, 10P1, 20P1... Main link, 20... Sink device, 22... Display port receiver DPRX, 22a... DPCD, 22d... Video data Decoding unit, 22e... Audio data decoding unit, 22f... InfoFrame packet decoding unit, 22g... MSA decoding unit, 22gr... MSA register, 22h... VBID decoding unit, 24... AV processor, 24a... MSA judging unit, 24ar... Memory, 24b ... control unit, 24br... register, 24c... video processor, 26... EDID, 28... CPU, 30... driver, 32... RT register, 34... display device, 36... speaker, SW1... switch
Claims (11)
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御手段と、
前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、
リンク確立時の信号受信条件を記憶する記憶手段と、を備え、
前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件、及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とするシンク装置。 A sink device connected to the source device via a signal line,
After the initial link is established, control means for controlling the output of the hot plug detection signal indicating that a link loss has occurred to the source device to be in an invalid state,
Link loss detection means for detecting the occurrence of link loss during the reception of the data stream continuously transmitted from the source device,
Clock recovery means for extracting a clock signal embedded in the data stream when the occurrence of the link loss is detected,
Blanking start signal detection means for detecting a blanking start symbol embedded in the data stream when the occurrence of the link loss is detected,
Storage means for storing the signal reception condition at the time of link establishment,
A sink device for establishing a relink by the extracted clock signal, the signal reception condition stored in the storage means, and the detected blanking start signal.
前記制御手段は、前記スイッチ手段が電圧状態を第1の電圧状態に切り替えた場合に、前記記憶手段から取得した情報を用いて前記クロックリカバリ手段にクロックリカバリを行わせることを特徴とする請求項1に記載のシンク装置。 A switch means for switching between at least two voltage states,
The control means causes the clock recovery means to perform clock recovery using the information acquired from the storage means when the switch means switches the voltage state to the first voltage state. The sink device according to 1.
前記デコードされたMSAデータを記憶するMSAデータ記憶手段と、
前記MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定手段と、
前記MSA判定手段による判定結果に基づいて、前記MSAデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、
前記制御手段は、前記MSA判定手段が複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとして前記ビデオプロセッサに提供することを特徴とする請求項1乃至4の何れか1項に記載のシンク装置。 MSA decoding means for decoding the MSA packet received in the vertical blanking period after the initial link establishment or after the relink establishment,
MSA data storage means for storing the decoded MSA data,
MSA determination means for determining whether or not the MSA data for the current frame and the MSA data for the previous frame acquired from the MSA data storage means are the same;
Control means for controlling whether or not to provide the MSA data to the video processor based on the determination result by the MSA determining means,
5. The control unit provides the MSA data to the video processor as new MSA data when the MSA determination unit determines that the same MSA data is obtained a plurality of times. The sink device according to item 1.
初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード手段と、
前記デコードされたMSAデータを記憶するMSAデータ記憶手段と、
前記MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定手段と、
前記MSA判定手段による判定結果に基づいて、前記MSAデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、
前記制御手段は、前記MSA判定手段が複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとして前記ビデオプロセッサに提供することを特徴とするシンク装置。 A sink device connected to the source device via a signal line,
And MSA decoding means for decoding the MSA packets received in the initial link establishment after or vertical blanking period after re link establishment,
MSA data storage means for storing the decoded MSA data,
MSA determination means for determining whether or not the MSA data for the current frame and the MSA data for the previous frame acquired from the MSA data storage means are the same;
Control means for controlling whether or not to provide the MSA data to the video processor based on the determination result by the MSA determining means,
The sink device, wherein the control unit provides the MSA data as new MSA data to the video processor when the MSA determination unit determines that the MSA data is the same MSA data a plurality of times.
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御ステップと、
前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出ステップと、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリステップと、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出ステップと、
リンク確立時の信号受信条件を記憶手段に記憶する記憶ステップと、を実行し、
前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とする制御方法。 A control method by a sink device connected to a source device via a signal line,
After the initial link is established, a control step of controlling the output of the hot plug detection signal indicating that a link loss has occurred to the source device to an invalid state,
A link loss detecting step of detecting the occurrence of link loss during reception of a data stream continuously transmitted from the source device;
A clock recovery step of extracting a clock signal embedded in the data stream when the occurrence of the link loss is detected,
A blanking start signal detecting step of detecting a blanking start symbol embedded in the data stream when the occurrence of the link loss is detected,
Performing a storage step of storing the signal reception condition at the time of link establishment in the storage means,
A control method characterized in that a relink is established by the extracted clock signal, the signal reception condition stored in the storage means, and the detected blanking start signal.
前記ソース装置から伝送されたデータストリーム中の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコードステップと、
前記デコードされたMSAデータをMSAデータ記憶手段に記憶する記憶ステップと、
前記MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定ステップと、
前記MSA判定ステップによる判定結果に基づいて、前記MSAデータをビデオプロセッサに提供するか否かを制御する制御ステップと、を実行し、
前記制御ステップは、前記MSA判定ステップが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとして前記ビデオプロセッサに提供することを特徴とする制御方法。 A control method by a sink device connected to a source device via a signal line,
An MSA decoding step of decoding an MSA packet received during a vertical blanking period in a data stream transmitted from the source device;
A storage step of storing the decoded MSA data in an MSA data storage means;
An MSA determination step of determining whether or not the MSA data related to the current frame and the MSA data related to the previous frame acquired from the MSA data storage means are the same;
A control step of controlling whether or not to provide the MSA data to a video processor based on the determination result of the MSA determination step,
The control method, wherein the control step provides the MSA data to the video processor as new MSA data when the MSA determination step determines that the same MSA data is obtained a plurality of times.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046326 | 2016-03-09 | ||
JP2016046326 | 2016-03-09 | ||
PCT/JP2016/064190 WO2017154227A1 (en) | 2016-03-09 | 2016-05-12 | Sink device, and control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017154227A1 JPWO2017154227A1 (en) | 2019-03-22 |
JP6742635B2 true JP6742635B2 (en) | 2020-08-19 |
Family
ID=59789346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017550259A Active JP6742635B2 (en) | 2016-03-09 | 2016-05-12 | Sink device and control method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6742635B2 (en) |
WO (1) | WO2017154227A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4311246A1 (en) * | 2022-07-21 | 2024-01-24 | Stryker Corporation | Systems and methods for routing multimedia signals |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059673B2 (en) * | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
JP5593596B2 (en) * | 2008-02-04 | 2014-09-24 | ソニー株式会社 | Video signal transmitting apparatus and video signal transmitting method |
JP5058361B1 (en) * | 2011-06-14 | 2012-10-24 | 株式会社東芝 | Electronic device, display panel control device, and display panel control method |
JP6176168B2 (en) * | 2014-03-26 | 2017-08-09 | ソニー株式会社 | TRANSMISSION DEVICE AND TRANSMISSION METHOD, RECEPTION DEVICE AND RECEPTION METHOD, TRANSMISSION SYSTEM, AND PROGRAM |
JP5799320B1 (en) * | 2014-03-31 | 2015-10-21 | 株式会社アクセル | Image data transmission control method and image display processing apparatus |
-
2016
- 2016-05-12 WO PCT/JP2016/064190 patent/WO2017154227A1/en active Application Filing
- 2016-05-12 JP JP2017550259A patent/JP6742635B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2017154227A1 (en) | 2017-09-14 |
JPWO2017154227A1 (en) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8645585B2 (en) | System and method for dynamically configuring a serial data link in a display device | |
US10664624B2 (en) | Method and apparatus for controlling video output, and control circuit | |
US11818499B2 (en) | Reception device, method for controlling reception device, and transmission/reception system | |
KR102333724B1 (en) | Display apparatus and control method thereof | |
US20150163450A1 (en) | Video display system, source device, sink device, and video display method | |
CN110121701B (en) | Apparatus and method for bridging video information through extension medium | |
US8370554B2 (en) | Operation of video source and sink with hot plug detection not asserted | |
US20230370668A1 (en) | Video switching method and related device | |
JP5799320B1 (en) | Image data transmission control method and image display processing apparatus | |
KR20150077215A (en) | Displayport and data transmitting method of displayport | |
JP6742635B2 (en) | Sink device and control method | |
JP6364012B2 (en) | Method and device for linkover training | |
JP6811607B2 (en) | Receiver and receiving method | |
JP2001265313A (en) | Device and method for processing signal, and computer- readable storage medium | |
EP4297414A1 (en) | Electronic device and operating method therefor | |
KR20090038660A (en) | Media sink device and method for controlling of the same | |
TW201801534A (en) | Video signal transmission device, video signal reception device and video signal transferring system | |
JP7152769B2 (en) | Relay device, display system, control method, and program | |
TWM608896U (en) | Multimedia relay device | |
CN114173077B (en) | Control method and electronic equipment | |
JP6383076B2 (en) | Display device, display device control method, program, and television receiver | |
JP6235668B1 (en) | Display device, display device control method, and program | |
JP2021090177A (en) | Display unit and program | |
TW202223621A (en) | Signal processing circuit and link initialization method thereof | |
KR20100003811A (en) | Image display device and audio signal control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6742635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |