JP6741370B2 - 集積回路における信号の電力増幅のためのシステム、方法、及びデバイス - Google Patents

集積回路における信号の電力増幅のためのシステム、方法、及びデバイス Download PDF

Info

Publication number
JP6741370B2
JP6741370B2 JP2016548635A JP2016548635A JP6741370B2 JP 6741370 B2 JP6741370 B2 JP 6741370B2 JP 2016548635 A JP2016548635 A JP 2016548635A JP 2016548635 A JP2016548635 A JP 2016548635A JP 6741370 B2 JP6741370 B2 JP 6741370B2
Authority
JP
Japan
Prior art keywords
power
primary
primary winding
winding
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016548635A
Other languages
English (en)
Other versions
JP2017509224A5 (ja
JP2017509224A (ja
Inventor
シヴァダス アプ
シヴァダス アプ
ジョシ アロック
ジョシ アロック
ティアガラジャン クリシュナスワミ
ティアガラジャン クリシュナスワミ
クマール ラカシ
クマール ラカシ
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2017509224A publication Critical patent/JP2017509224A/ja
Publication of JP2017509224A5 publication Critical patent/JP2017509224A5/ja
Application granted granted Critical
Publication of JP6741370B2 publication Critical patent/JP6741370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/537A transformer being used as coupling element between two amplifying stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/541Transformer coupled at the output of an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21145Output signals are combined by switching a plurality of paralleled power amplifiers to a common output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7221Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本願は、概して、電気信号及び電子信号の増幅に関し、更に具体的には、信号の電力増幅のためのシステム、方法、及びデバイスに関連する。
信号の電力は、しばしば、集積回路の仕様に合うように増幅される。例えば、ワイヤレス通信システムにおいて、集積回路が、伝送範囲を増大させるため無線周波数(RF)信号の電力を増幅するように実装される。概して、より大きな電力利得をサポートするために、相補型金属酸化物半導体(CMOS)など、大きなサイズのトランジスタ/デバイスが製造される。一つの手法において、トランジスタのサイズを低減するために、より小さな利得の複数の電力増幅器が実装される。複数の電力増幅器の出力はその後、信号の所望電力レベルを達成するために組み合わされる。
記載される例において、電力増幅器のセットが、電力伝送のために信号を増幅する。電力増幅器のセットからの信号電力は一次巻線のセットに結合され、一次巻線上の電力が二次巻線において付加されるように、一次巻線のセットは共通に二次巻線に結合される。一次巻線側の電流経路が、その一次巻線に結合される電力増幅器が「オフ」状態にあるとき二次巻線を流れる電流によって少なくとも一つの一次巻線上で誘導される電流の流れのために提供される。その結果、誘導された電流が、「オン」状態にある電力増幅器に流れることが防止される。更に、この電流経路は、電力増幅器を互いから隔離し、これにより、電力増幅器が定格効率で動作し得る。一実施例において、電流経路はレジスタ(抵抗)ネットワークを用いて提供される。
例示の実施例の種々の態様が有効である、例示の環境のブロック図である。
例示の従来のトランスミッタデバイスのブロック図である。
例示の一実施例における電力増幅器の実装を示す、例示の集積回路のブロック図である。
例示の一実施例における例示の電力コンバイナの概略図である。
例示のコンバイナを示す集積回路のレイアウト部である。
一実施例における、電力増幅器が互いから隔離される方式のブロック図である。
一実施例において、電力増幅器に対する隔離を提供する一次巻線側で逆方向電流経路が導入され得る方式の例示の回路図である。
一実施例において、一次巻線における逆方向電流経路を提供するためにコンバイナ400に接続され得る例示のレジスタネットワークである。
一実施例における例示のコンバイナである。
図1は、例示の実施例の種々の態様が有効である例示の環境を示す。図1は、送信デバイス110、通信ネットワーク120、及び受信デバイス130を示し、これらはこれ以降で更に詳細に説明する。
送信デバイス110は、信号(無線周波数信号など)を送信するように構成される電子デバイス/集積回路(IC)である。送信デバイス110は、例えば、周波数乗算器、データエンコーダ、電力増幅器、フィルタ、整合ネットワーク、及び送信アンテナを含む。オペレーションの周波数、変調タイプ、電力増幅器の利得、及びインピーダンスマッチングなどの種々のパラメータが、所望の伝送規格に合致/準拠するように、送信デバイス110において調節される。
通信ネットワーク120は、送信デバイス110と受信デバイス130との間の通信を可能にする。通信ネットワークは、無線周波数チャネル(VHF、UHF、GSM、CDMAなど)及び物理的チャネル(ケーブル、光ケーブルなど)を含み得る。
受信デバイス130は、通信ネットワーク120から信号を受信するように構成される電子デバイス/ICである。レシーバデバイス130は、トランスミッタデバイス110により送信された信号を受信及び抽出するためにトランスミッタデバイス110に関連して動作するように構成され得る。従って、レシーバデバイス130は、アンテナ、チューナー、ミキサ、デコーダ、無線周波数(RF)レシーバ、検出器、及び一つ又は複数の同調無線周波数増幅器を含み得る。受信デバイス130は、通信ネットワーク120からアンテナにより受信される他の信号から所望の信号(或る周波数範囲を占める)を分離するために電子的フィルタを用い得る。受信デバイス130は、更なる処理のため受信信号の電力を増大させるために電力増幅器を用い得る。電力増幅器及び他の信号処理要素が従来のデバイスにおいて実装される方式を下記で説明する。
図2は、例示の従来のトランスミッタデバイスのブロック図である。図示するように、トランスミッタ/送信デバイス201は、信号プロセッサ230及び電力増幅器240を含む。
信号プロセッサ230は、対応する製造技術を用いて小型のデバイス(トランジスタ、ダイオード、キャパシタ)で実装されるICである。信号プロセッサ230は、低電力(信号レベル)で信号を処理するように構成され、コンプレッサ、伸張器、リミッタ、エンコーダ、及び変調器アップコンバータを含み得る。処理された信号は電力増幅器240に提供される。
電力増幅器240は、信号プロセッサ230から受信した信号の電力を増幅するように構成されるICである。電力増幅器240は、大電力/電流を扱うことが可能な大きなサイズのデバイス(トランジスタなど)で構成される。例えば、電力増幅器240におけるトランジスタは、信号プロセッサ230におけるトランジスタに比べて大きなチャネル幅を有して実装され得る。そのため、従来のトランスミッタ201は、異なる製造手法を用いて製造される2つのICで実装される。従って、従来のトランスミッタは、複数のIC/製造手法を使うためコスト効率がよくない。また、電力増幅器の利得は、従来の電力増幅器において実質的に変更されない可能性がある。
従来のトランスミッタにおける欠点の少なくとも幾つかを克服する、電力増幅器が小型のデバイスを用いて実装され得る方式を下記で説明する。
図3は、例示の一実施例における電力増幅器の実装を示す例示の集積回路のブロック図である。図示するように、集積回路300が、信号プロセッサ310、電力増幅器ユニット330、及びアンテナ370を含む。各ブロックを下記で更に詳細に説明する。
信号プロセッサ310は、低電力(信号レベル)で信号を処理するように構成され、コンプレッサ、伸張器、リミッタ、エンコーダ、及び変調器アップコンバータを含み得る。処理された信号は、経路313で電力増幅器ユニット330に提供される。アンテナ370は電力を電磁放射に変換する。一実施例において、アンテナ370は、集積回路300の一部として実装される。代替として、アンテナ370は、電力コンバイナ360に接続される負荷を表し得る。
電力増幅器ユニット330は、経路313上の信号の電力を所望の利得係数(利得)により増幅する。増幅された信号はアンテナ370に提供される。図3に示すように、電力増幅器ユニット330は、電力増幅器340A〜340D、及び電力コンバイナ360を含む。各電力増幅器340A〜340Dは、電力を総所望増幅(利得)の一部(fraction)により増幅するように構成される。そのため、各電力増幅器340A〜340Dは、経路367上の全出力電力又は電流の一部を扱うように構成される。一実施例において、電力増幅器340A〜340Dは、相補型金属酸化物半導体(CMOS)として実装される。各電力増幅器340A〜340Dは必要とされる総電力の一部のみを扱うので、増幅器340A〜340Dは小さなサイズのデバイスを用いて実装される。従って、信号処理ユニット310及び増幅器ユニット330は、一つのICにおいて同じ製造技術を用いて単一基板上で実装される。
電力コンバイナ360は、電力増幅器340A〜340Dの出力電力を組み合わせ、それにより、所望電力を有する信号をアンテナ370に搬送する。コンバイナが集積回路300上に実装され得る方式をこれ以降に更に詳細に述べる。
図4は、例示の一実施例における例示の電力コンバイナの概略図である。図示するように、コンバイナ400は、一次巻線410、420、430、及び440、及び二次巻線490を含む。一次巻線410、420、430、及び440、及び二次巻線490は、一次巻線410、420、430、及び440におけるエネルギー(電流)を二次巻線490に伝送するために(例えばトランスフォーマの一例において)誘導的/電磁的に結合される。これらの巻線は、各一次巻線410、420、430、及び440から伝送されるエネルギー(電流)が二次巻線490において付加されるように配される。一実施例において、各電力増幅器340A〜340Dの出力が、一次巻線410〜440にそれぞれ結合される。そのため、各一次巻線上の電流(電力)は、対応する電力増幅器340A〜340Dの出力電力に比例する。従って、二次巻線490上の電力は、各一次巻線410〜440から二次巻線490に伝送される電力の合計(又は累積加算)であり、それにより、電力増幅器340A〜340Dにおいて一層大きなサイズのトランジスタを用いることなく、必要とされる電力が得られる。
図5は、例示のコンバイナを示す集積回路のレイアウト部である。図示するように、正方形のトラック510、520、530、及び540は、金属層のうちの一つの金属層上(金属層6上など)にエッチングされた導電性トラックである。正方形トラック510、520、530、及び540は、一次巻線410、420、430、及び440を表す。各正方形トラック510、520、530、及び540は、電力増幅器出力を受け取るように構成される開口(「+」及び「−」で記される)を有する。正方形トラック590は、正方形トラック510、520、530、及び540によって形成される周辺部上にエッチングされた導電性トラックである。正方形トラック590は二次巻線490を表す。正方形トラック590は、ICTの再配線層(RDL)上にエッチングされ得る。正方形トラック590は、一実施例において、RFアンテナとして動作し得、信号を放射し得る。一次及び二次正方形トラックは、互いに誘導的/磁気的に結合され、電流が一次正方形トラック510、520、530、及び540を流れるとき、エネルギーを搬送する。例えば、各一次巻線は、それぞれの電力増幅器により注入される電流に等しい、二次巻線590における電流を誘導する。一次正方形トラック510〜540及び二次正方形トラック590の長さは、電力増幅器340A〜340Dのインピーダンスレベルに整合するように調節され得る。二次巻線590は、アンテナとして作用し得、一実施例において50オームインピーダンスに整合され得る。
一実施例において、二次巻線490に伝送される総エネルギーは、所望の数の電力増幅器をオフにすること(又はオンにすること)によって制御され得る。例えば、電力増幅器ユニット330が、全ての電力増幅器がオンにされるとき電力Pを提供するように構成される場合、アンテナに(又はユニット330の出力電力として)搬送される電力は、電力増幅器ユニット330における電力増幅器の数の半分をオフにする(又は一次巻線から電力増幅器を切断する)ことにより0.5×P低減され得る(特定の例において、2つの電力増幅器がオフにされ得る)。
しかし、電力増幅器の幾つかを「オフ」状態にすることは、「オン」状態にある電力増幅器に負荷をかけ得る。「オン」状態にある電力増幅器のこのような負荷は、それぞれの「オン」状態電力増幅器により一次に搬送されることが意図される電力に影響を与え得る。或いは、「オン」状態電力増幅器が、はるかに低い効率で動作し得、それにより、他の方式で達成し得るピーク電力よりもずっと小さな電力を搬送し得る。例えば、各電力増幅器が総電力(P)の4分の1(1/4)を搬送するように構成される場合、電力増幅器の一つがオフにされると、各増幅器は、負荷に起因して、意図されるPの4分の1(1/4)より小さな電力を搬送し得る。また、「オン」状態にある各電力増幅器により搬送される電力は、オフにされる電力増幅器の一次巻線上の所望とされない高EMF(電磁場)を誘導し得、それにより、電力増幅器を互いから隔離しない。従って、一実施例において、コンバイナは、一次における電力増幅器の互いからの隔離を提供するように構成され、それにより、電力増幅器の幾つかがオフにされるか又は切断される場合に、実質的に意図される電力を対応する一次に搬送する。
図6は、一実施例において、電力増幅器が互いから隔離される方式のブロック図である。ブロック610において、電力コンバイナ360は、電力増幅器のセットからの電力を、一次巻線の対応するセットに結合する。電力コンバイナ360は、増幅された出力電流又は電圧の形式の電力を、電力増幅器340A〜340Dから受信し得る。
ブロック620において、一次巻線上の電力が二次巻線において付加されるように、電力コンバイナ360は一次巻線のセット上の電力を二次巻線に結合する。コンバイナ360は適切な巻線比を用い得る。一実施例において、各一次巻線上の実質的に同じ電力が二次に搬送されるように、この比は1:1で維持される。例えば、一次巻線410〜440の各々を介して流れる電流は、二次巻線490において同じ電流を誘導する。誘導された電流は、二次巻線490において付加され、二次巻線490の出力端子で所望の高出力電力を生成する。
ブロック630において、電力コンバイナ360は、二次巻線(410〜440など)を流れる電流により少なくとも一つの一次巻線上で誘導された電流の流れのために一次巻線側のセット上の電流経路を提供する。例えば、対応する電力増幅器が「オフ」状態にあるとき、電流が一次において誘導される。一実施例において、(逆方向の)電流経路が、一次巻線に接続される電力増幅器への誘導された逆方向電流のフローを低減する。代替として、オフである電力増幅器に実質的にゼロ電流が流れるようにされる。同様に、「オン」状態にある電力増幅器に(逆方向の)電流が流れない。その結果、電力増幅器は互いから隔離される。代替の電流経路が提供され得る方式をこれ以降に更に詳細に説明する。
図7は、一実施例において、電力増幅器への隔離を提供する一次巻線側で(逆方向の)電流経路が導入され得る方式の例示の回路図である。この回路図は、2つの一次巻線710及び720、及び二次巻線730を含む。隔離レジスタ740が、それぞれ、一次巻線710及び720の端子711及び721間に接続される。同様に、隔離レジスタ750が、それぞれ、一次巻線710及び720の端子712及び722間において接続される。一実施例において、端子712及び722(正の端子)は、2つの電力増幅器から電流を受け取るように構成される。端子711及び712(負の端子)は、それぞれの電力増幅器への電流リターン経路を提供するように構成される。
一実施例において、一次巻線720に接続される電力増幅器がオフになる。従って、図7に示すように、端子712で受け取られた電流780が一次巻線710を介して流れる。一次巻線710を介して流れる電流は、二次巻線730において電流770を誘導する。二次巻線730における電流770は、一次巻線720の電圧又はEMF(電磁場)を誘導する。
一実施例において、図7に示すように、レジスタ740及び750は、電流790をレジスタ740及び750を介して流す経路を提供し、それにより、電力増幅器に接続される経路711、712、721及び722上の電流に影響を与えず、それにより、電力増幅器への隔離を提供する。
レジスタ740及び750がない場合、一次巻線710に接続された電力増幅器は増大された負荷を受け得、その結果、電力増幅器の起こり得るオペレーションの効率が低減される。
一次巻線の数が2つ以上であるときレジスタネットワークを用いて代替の逆方向電流経路が提供され得る方式をこれ以降に更に述べる。
図8Aは、一実施例において、一次巻線における逆方向電流経路を提供するためにコンバイナ400に接続され得る例示のレジスタネットワークである。図8Aは、レジスタネットワーク810(レジスタ811〜814を含む)及びレジスタネットワーク820(レジスタ821〜824を含む)を含む。レジスタネットワーク810において、各レジスタ811〜814の一つの端部が、共通端子801に接続される。レジスタネットワーク820において、各レジスタ821〜824の一つの端部が、共通端子802に接続される。レジスタ811〜814の他方の端部(+で記される)が、一次巻線の対応するそれぞれの正の端子に接続される。同様に、レジスタ821〜824の他方の端部(−で記される)が、一次巻線の対応するそれぞれの負の端子に接続される。レジスタネットワーク801及び802の例示の接続を図8Bに更に示す。
図8Bは、一実施例における例示のコンバイナである。図示するように、このコンバイナは、二次巻線780に結合される一次巻線840、850、860、及び870を含む。一次巻線840、850、860、及び870は、電力増幅器(340A〜340Dなど)出力の対応するそれぞれに接続するように構成され、それにより、二次880において電力を組み合わせる。
レジスタ811〜814を含むレジスタネットワーク801は、各一次巻線の+端子に接続される。同様に、レジスタ821〜824を含むレジスタネットワーク802は、各一次巻線の−端子に接続される。その結果、一次上の電流(二次から誘導される)のフローのために代替の経路が提供される。従って、対応する一次巻線に接続される電力増幅器に流れる、二次巻線から一次巻線上で誘導される電流が実質的にない。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、多くの他の実施例が可能である。

Claims (15)

  1. 集積回路であって、
    第1の電力増幅器と、
    第2の電力増幅器と、
    前記第1の電力増幅器から単独に第1の電力を直接に受け取るように構成される第1の1次巻線と、
    前記第2の電力増幅器から単独に第2の電力を直接に受け取るように構成される第2の1次巻線と、
    2次巻線であって、前記第1の1次巻線と前記第2の1次巻線とから伝送される前記電力が前記2次巻線上で付加されるように、前記第1の1次巻線と前記第2の1次巻線との両方に共通に電磁気的に結合される、前記2次巻線と、
    前記第1の1次巻線と前記第2の1次巻線とを含むループとしての電流経路であって、前記第1の電力増幅器と前記第2の電力増幅器との1つが「オフ」状態にあるときに前記第1の1次巻線と前記第2の1次巻線との少なくとも一方に誘導される第1の電流の流れを可能にする、前記電流経路と、
    を含
    前記第1の電流が前記2次巻線を流れる電流により誘導され、前記電流経路が前記第1及び第2の電力増幅器の外にあり、
    前記電流経路が第1のレジスタと第2のレジスタとを含み、前記第1のレジスタが前記第1及び第2の1次巻線の正端子の間に結合され、前記第2のレジスタが前記第1及び第2の1次巻線の負端子の間に結合される、集積回路。
  2. 請求項に記載の集積回路であって、
    前記第1の電力増幅器と前記第2の電力増幅器とが、通信チャネルを介する伝送のため信号を増幅するように構成される、集積回路。
  3. 請求項に記載の集積回路であって、
    前記2次巻線が、前記第1及び第2の1次巻線により結合される前記第1の電力と前記第2の電力との和に実質的に等しい送信電力で前記信号を伝送するように構成される、集積回路。
  4. 請求項に記載の集積回路であって、
    前記第1の電力をゼロに等しくするために前記第1の電力増幅器を前記「オフ」状態にすることによって前記送信電力が低減される、集積回路。
  5. 請求項に記載の集積回路であって、
    前記第1の1次巻線と前記第2の1次巻線とが金属層上にエッチングされ、前記2次巻線が前記集積回路の再配線層上に形成される、集積回路。
  6. 請求項に記載の集積回路であって、
    前記第1の1次巻線と前記第2の1次巻線とが前記2次巻線に誘導的に結合される、集積回路。
  7. 方法であって、
    電力増幅器の或るセットからの電力を1次巻線の対応するセットに結合することであって、各1次巻線が前記電力増幅器の対応する1つからだけ直接に電力を受け取るように結合される、前記結合することと、
    前記1次巻線上の電力が2次巻線において付加されるように前記1次巻線のセット上の前記電力を前記2次巻線に電磁気的に結合することと、
    前記1次巻線に結合される電力増幅器が「オフ」状態にあるときに少なくとも1つの1次巻線上に誘導される第1の電流の流れのために前記1次巻線のセットを含むループとしての電流経路を提供することと、
    を含み、
    前記誘導された電流が、前記1次巻線に接続される電力増幅器が前記「オフ」状態にあるときに前記2次巻線を流れる電流によって1次巻線上に誘導され、
    前記電流経路が第1の抵抗性ネットワークと第2の抵抗性ネットワークとを含み、前記第1の抵抗性ネットワークが、第1の共通端子と前記1次巻線のセットの正の端子のセットとの間に接続され、前記第2の抵抗性ネットワークが、第2の共通端子と前記1次巻線のセット上の負の端子のセットとの間に接続される、方法。
  8. 請求項に記載の方法であって、
    前記電力増幅器のセットが通信チャネルを介する伝送のため信号を増幅するように構成される、方法。
  9. 請求項に記載の方法であって、
    前記2次巻線が、前記1次巻線のセットから受信した電力の和に実質的に等しい送信電力で前記信号を伝送するように構成される、方法。
  10. 請求項に記載の方法であって、
    電力増幅器の第1のセットにおける「オン」状態と「オフ」状態との電力増幅器の比を変えることによって前記送信電力を変えることを更に含み、前記「オフ」状態電力増幅器がゼロ電力を前記対応する一次巻線に結合する、方法。
  11. 請求項10に記載の方法であって、
    各電力増幅器が前記信号電力を最大送信電力の一部まで増幅するように構成される、方法。
  12. 請求項11に記載の方法であって、
    前記1次巻線のセットが金属層上にエッチングされ、前記2次巻線が前記集積回路の再配線層上に形成される、方法。
  13. トランスミッタであって、
    通信チャネルを介する伝送のため信号を増幅するように構成される電力増幅器のセットであって、前記電力増幅器のセットにおける各電力増幅器が、「オン」状態において動作されるときに前記信号の前記電力を送信電力の一部まで増幅し、そうでないときにゼロ電力まで増幅するように構成される、前記電力増幅器のセットと、
    1次巻線のセットであって、各1次巻線が前記電力増幅器のセットにおける前記電力増幅器の対応する1つに結合される正及び負の端子を含む、前記1次巻線のセットと、
    2次巻線であって、各1次巻線で受け取られる電力が前記2次巻線に付加的に搬送されるように、前記1次巻線のセットに電磁気的に結合される、前記2次巻線と、
    前記1次巻線のセットの前記正の端子と第1の共通端子との間に結合される第1の抵抗と、
    前記1次巻線のセットの前記負の端子と第2の共通端子との間に結合される第2の抵抗と、
    を含み、
    前記第1の抵抗と前記第2の抵抗とが前記電力増幅器のセットの外で電流経路を形成し、
    前記対応する1次巻線に結合される電力増幅器が「オフ」状態にあるときに、少なくとも1つの1次巻線上に誘導される第1の電流が前記電流経路を介して流れる、トランスミッタ。
  14. 請求項13に記載のトランスミッタであって、
    前記第1の抵抗と前記第2の抵抗とが、第1のレジスタネットワークと第2のレジスタネットワークとをそれぞれ含む、トランスミッタ。
  15. 請求項14に記載のトランスミッタであって、
    前記1次巻線のセットが金属層上に形成され、前記2次巻線が前記集積回路の再配線層上に形成される、トランスミッタ。
JP2016548635A 2014-01-27 2015-01-27 集積回路における信号の電力増幅のためのシステム、方法、及びデバイス Active JP6741370B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/165,251 US9450546B2 (en) 2014-01-27 2014-01-27 System, method and device for power amplification of a signal in an integrated circuit
US14/165,251 2014-01-27
PCT/US2015/013148 WO2015113069A1 (en) 2014-01-27 2015-01-27 System, method and device for power amplification of a signal in an integrated circuit

Publications (3)

Publication Number Publication Date
JP2017509224A JP2017509224A (ja) 2017-03-30
JP2017509224A5 JP2017509224A5 (ja) 2018-03-01
JP6741370B2 true JP6741370B2 (ja) 2020-08-19

Family

ID=53680038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016548635A Active JP6741370B2 (ja) 2014-01-27 2015-01-27 集積回路における信号の電力増幅のためのシステム、方法、及びデバイス

Country Status (4)

Country Link
US (1) US9450546B2 (ja)
JP (1) JP6741370B2 (ja)
CN (1) CN106031029B (ja)
WO (1) WO2015113069A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128875B1 (en) * 2018-03-30 2018-11-13 Mitsubishi Electric Research Laboratories, Inc. Methods and system of a digital transmitter with reduced quantization noise
WO2022259892A1 (ja) * 2021-06-10 2022-12-15 株式会社村田製作所 増幅回路及び高周波回路
WO2023162655A1 (ja) * 2022-02-24 2023-08-31 株式会社村田製作所 ドハティ増幅回路
US12482915B2 (en) 2023-04-18 2025-11-25 Apple Inc. Transformer based series Doherty power amplifier
US20250047247A1 (en) * 2023-08-04 2025-02-06 Shenzhen MUYE Microelectronic Technologies Co., LTD Transformer Power Combiner Apparatus and Control Method
WO2025243345A1 (ja) * 2024-05-20 2025-11-27 株式会社ソシオネクスト 出力合成用トランス回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1495534A (fr) 1966-07-29 1967-09-22 Thomson Houston Comp Francaise Perfectionnements aux amplificateurs de puissance à transistors
JPS5992608A (ja) * 1982-11-19 1984-05-28 Oki Electric Ind Co Ltd 電力増幅回路
US4965530A (en) * 1989-09-26 1990-10-23 General Electric Company Parallelled amplifier with switched isolation resistors
RU2117381C1 (ru) 1997-03-12 1998-08-10 Научно-производственное предприятие "Полет" Усилитель мощности радиопередатчика
CN1116735C (zh) * 1998-04-02 2003-07-30 艾利森公司 混合的Chireix/Doherty放大器功率波形综合
US6294955B1 (en) 2000-04-07 2001-09-25 Harris Corporation Apparatus and method for use in disconnecting and/or replacing one of a plurality of power amplifiers in a transmitter while the transmitter is operating
GB2439997A (en) * 2006-07-07 2008-01-16 Cambridge Semiconductor Ltd Estimating the output current of a switch mode power supply
US7952433B2 (en) * 2008-11-25 2011-05-31 Samsung Electro-Mechanics Company Power amplifiers with discrete power control
CN102459863A (zh) * 2009-05-08 2012-05-16 费德罗-莫格尔点火公司 具有自调节功率放大器的电晕点火系统
JP5459169B2 (ja) * 2010-09-30 2014-04-02 富士通株式会社 増幅回路
KR101197904B1 (ko) * 2011-04-04 2012-11-05 삼성전기주식회사 전력 결합기, 이를 갖는 전력 증폭 모듈 및 신호 송수신 모듈
US9306502B2 (en) * 2011-05-09 2016-04-05 Qualcomm Incorporated System providing switchable impedance transformer matching for power amplifiers
JP5719259B2 (ja) * 2011-09-06 2015-05-13 ルネサスエレクトロニクス株式会社 高周波電力増幅装置
JP5319006B2 (ja) * 2012-10-10 2013-10-16 ルネサスエレクトロニクス株式会社 電力増幅回路

Also Published As

Publication number Publication date
US9450546B2 (en) 2016-09-20
CN106031029A (zh) 2016-10-12
US20150214907A1 (en) 2015-07-30
JP2017509224A (ja) 2017-03-30
WO2015113069A1 (en) 2015-07-30
CN106031029B (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
JP6741370B2 (ja) 集積回路における信号の電力増幅のためのシステム、方法、及びデバイス
US10608590B2 (en) High-gain low noise figure low noise complementary metal oxide semiconductor amplifier with low current consumption
US8031003B2 (en) Solid-state RF power amplifier for radio transmitters
US10536187B2 (en) Complementary metal oxide semiconductor differential antenna transmit-receive switches with power combining circuitry for orthogonal frequency-division multiplexing systems
US8570235B2 (en) Systems and methods for complementary metal-oxide-semiconductor (CMOS) differential antenna switches using multi-section impedance transformations
US9065541B2 (en) Configurable wireless communication device with configurable front-end
CN103546101A (zh) 用于低噪声放大器的系统及方法
US8873339B2 (en) Method and apparatus for a clock and signal distribution network for a 60 GHz transmitter system
US11349469B2 (en) High power radio frequency switches with low leakage current and low insertion loss
CN103916090A (zh) 多绕组变压器耦合的放大器
Cho et al. A switchless CMOS bi-directional distributed gain amplifier with multi-octave bandwidth
US8145160B2 (en) Tx module for wireless communication
JP2014179738A (ja) 高周波広帯域増幅回路
US8198968B2 (en) System and method for multiple band transmission
US8242846B2 (en) Power amplifier
US8073417B2 (en) Method and system for a transformer-based high performance cross-coupled low noise amplifier
US8723602B2 (en) Method and apparatus for a class-E load tuned beamforming 60 GHz transmitter
US20180351517A1 (en) Hybrid rf transceiver circuit
Kang et al. Differential transformer using bonder-wires and patterns on a printed circuit board for RF circuit applications
WO2025064181A1 (en) Interstage darlington circuit
KR20200123571A (ko) 전력 증폭기들 전단의 커플링 장치
WO2014025714A1 (en) Method and apparatus for a class-e load tuned beamforming 60 ghz transmitter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200621

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200722

R150 Certificate of patent or registration of utility model

Ref document number: 6741370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250