JP6740206B2 - 光受信器 - Google Patents
光受信器 Download PDFInfo
- Publication number
- JP6740206B2 JP6740206B2 JP2017241161A JP2017241161A JP6740206B2 JP 6740206 B2 JP6740206 B2 JP 6740206B2 JP 2017241161 A JP2017241161 A JP 2017241161A JP 2017241161 A JP2017241161 A JP 2017241161A JP 6740206 B2 JP6740206 B2 JP 6740206B2
- Authority
- JP
- Japan
- Prior art keywords
- tia
- optical receiver
- substrate
- line
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Description
図1(A)に本発明の第1の実施形態に係る光受信器の上面図を示し、図1(B)に図1(A)のBB断面図を示す。図1(A)に示す光受信器の構成例は、コヒーレント光受信器を示している。このコヒーレント光受信器は、DPOH111(dual polarization optical hybrid:二重偏波光ハイブリッド)および4対のデュアルフォトダイオード112から構成される光半導体チップ110と、4チャネルのトランスインピーダンスアンプ131(TIA:transimpedance amplifier)を搭載するTIA IC130を1つのパッケージ基板140に実装した形態をとっている。
図2(A)に、本発明の第2の実施形態に係る光受信器の上面図を示し、図2(B)に、図2(A)に示す光受信器の側面図を示す。第1の実施形態では、信号線路121をパッケージ基板140の表面上に形成する一方、電源線路122をパッケージ基板140の内層に通すことで、信号線路121と電源線路122との間隔を取っている。これに対し第2の実施形態では、図2に示すように電源線路122を水平方向に迂回させて片側に寄せることで、信号線路121と電源線路122との間隔を広げる構成としている。これは信号線路121と、電源線路122や他のグランドとの間隔が広がるほど信号線路121のインピーダンスを高くすることができるためである。さらに信号線路121と電源線路122との間隔を広げるために、電源線路122を、光半導体チップ110とTIA IC130とをチップの下部分で接続するのではなく、これらのチップの周囲を迂回させるように配置してもよい。
図3に、本発明の第3の実施形態に係る光受信器の上面図を示す。図2に示す第2の実施の形態ではCA1、CA2を独立とすることで、フォトダイオードの電流を個別にモニタすることができる利点があるが、図3に示す第3の実施形態のように、カソードCA1、CA2を直結して電源線路122を1本にすることで、電源線路に必要な領域を小さくし、信号線路121と電源線路122との間隔をより広くとることができるため、線路12のインピーダンスをより高くすることができる。
111、211 DPOH
112、212 デュアルフォトダイオード
120、220 線路
121、221 信号線路
122、222 電源線路
130、230 TIA IC
140、240 パッケージ基板
151、251 バンプ
152 ビア
160 ボンディングワイヤ
Claims (6)
- 複数チャネルに対応する複数のフォトダイオードを含む光半導体チップと、複数チャネルに対応する複数のトランスインピーダンスアンプ(TIA)を含むTIA ICとがフリップチップの形態で基板上に実装され、前記光半導体チップと前記TIA ICとが電気的に接続されている光受信器であって、前記チャネル毎に、
前記フォトダイオードのアノードと前記TIAの入力端子とをそれぞれ接続する前記基板の表面上に形成された信号線路と、
前記フォトダイオードのカソードとバイアス電源供給部とをそれぞれ接続する前記基板の前記基板の内層もしくは基板の表面であって信号線路から、信号線路間隔と比べて離れた位置に形成された電源線路と
を備えたことを特徴する光受信器。 - 前記フォトダイオードは、デュアルフォトダイオードであり、前記チャネル毎に、前記デュアルフォトダイオードの2つのカソードが、前記光半導体チップ上の容量を介して互いに接続されているもしくは直接接続されていることを特徴とする請求項1に記載の光受信器。
- 複数チャネルに対応する複数のデュアルフォトダイオードを含む光半導体チップと、複数チャネルに対応するトランスインピーダンスアンプ(TIA)を含むTIA ICとがフリップチップの形態で基板上に実装され、前記光半導体チップと前記TIA ICとが電気的に接続されている光受信器であって、前記チャネル毎に、
前記デュアルフォトダイオードの2つのアノードと前記TIAの差動入力端子とをそれぞれ接続する2本の信号線路であって、前記2本の信号線路の一方が前記基板の表面上に形成され、前記2本の信号線路の他方が前記基板の内層に形成された2本の信号線路と、
前記デュアルフォトダイオードの2つのカソードとバイアス電源供給部とをそれぞれ接続する前記基板の前記基板の内層もしくは基板の表面であって信号線路から、信号線路間隔と比べて離れた位置に形成された2本の電源線路と
を備えたことを特徴する光受信器。 - 前記チャネル毎に、前記デュアルフォトダイオードの2つのカソードが、前記光半導体チップ上の容量を介して互いに接続されているもしくは直接接続されていることを特徴とする請求項3に記載の光受信器。
- 前記チャネル毎に、前記電源線路が、前記光半導体チップおよび前記TIA ICの周囲に配置されたことを特徴とする請求項1乃至4のいずれかに記載の光受信器。
- 前記基板の表面上に形成された前記信号線路および前記電源線路の少なくとも一部がボンディングワイヤであることを特徴とする請求項1乃至5のいずれかに記載の光受信器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017241161A JP6740206B2 (ja) | 2017-12-15 | 2017-12-15 | 光受信器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017241161A JP6740206B2 (ja) | 2017-12-15 | 2017-12-15 | 光受信器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019110173A JP2019110173A (ja) | 2019-07-04 |
JP6740206B2 true JP6740206B2 (ja) | 2020-08-12 |
Family
ID=67180100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017241161A Active JP6740206B2 (ja) | 2017-12-15 | 2017-12-15 | 光受信器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6740206B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6806733B2 (ja) * | 2018-05-21 | 2021-01-06 | 日本電信電話株式会社 | 光通信機 |
-
2017
- 2017-12-15 JP JP2017241161A patent/JP6740206B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019110173A (ja) | 2019-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269729B2 (en) | Semiconductor packages having wire bond wall to reduce coupling | |
US11221452B2 (en) | Communication receiver | |
US20130101251A1 (en) | Optical Module and Multilayer Substrate | |
JP2007201213A (ja) | 光受信モジュール | |
JP6806733B2 (ja) | 光通信機 | |
KR102180382B1 (ko) | 수신용 광 모듈 | |
JP2016018799A (ja) | 光受信回路および光受信器 | |
CN110380787A (zh) | 接收器组件 | |
JP5296838B2 (ja) | 光受信回路 | |
US10048124B2 (en) | Optical receiving circuit and method for manufacturing the same | |
JP6740206B2 (ja) | 光受信器 | |
JP2014179455A (ja) | 多チャネルレーザアレイ光源 | |
US10135545B2 (en) | Optical receiver module and optical module | |
JP2013229801A (ja) | 光受信モジュールおよび光受信機 | |
JP5825917B2 (ja) | 光受信モジュール | |
US6806547B2 (en) | Light-receiving module | |
JP5291144B2 (ja) | 光受信回路 | |
JP7372557B2 (ja) | 光受信回路 | |
JP4045830B2 (ja) | 受光モジュール | |
JP2014212228A (ja) | 光受信モジュール | |
KR102138250B1 (ko) | 광 통신 모듈 | |
WO2023112165A1 (ja) | 受光素子 | |
US20230163563A1 (en) | Optical Semiconductor Chip | |
CN110034076B (zh) | 光电子器件及其封装结构 | |
US7432575B2 (en) | Two-layer electrical substrate for optical devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6740206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |