JP6729306B2 - Converter device - Google Patents
Converter device Download PDFInfo
- Publication number
- JP6729306B2 JP6729306B2 JP2016215123A JP2016215123A JP6729306B2 JP 6729306 B2 JP6729306 B2 JP 6729306B2 JP 2016215123 A JP2016215123 A JP 2016215123A JP 2016215123 A JP2016215123 A JP 2016215123A JP 6729306 B2 JP6729306 B2 JP 6729306B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- power line
- transistors
- capacitor
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、コンバータ装置に関する。 The present invention relates to a converter device.
従来、この種のコンバータ装置としては、直流電池が接続された第1電力ラインとモータジェネレータを駆動するインバータが接続された第2電力ラインとに互いに並列に接続されると共にそれぞれがスイッチング素子のスイッチングによって第1電力ラインの電力を昇圧して第2電力ラインに供給する2つの電圧変換ユニット(昇圧コンバータ)と、第2電力ラインに取り付けられたコンデンサと、を備えるものが提案されている(例えば、特許文献1参照)。 Conventionally, as a converter device of this type, a first power line to which a DC battery is connected and a second power line to which an inverter for driving a motor generator is connected are connected in parallel to each other, and each of them is a switching element switching device. There is proposed a device including two voltage conversion units (step-up converters) for boosting the power of the first power line to supply the power to the second power line, and a capacitor attached to the second power line (for example, , Patent Document 1).
上述のコンバータ装置では、2つの電圧変換ユニットのスイッチング素子のスイッチングタイミングが重複することがある。この場合、サージ電圧が大きくなるから、これを考慮して、2つの電圧変換ユニットの各素子に耐圧を超える電圧が掛かるのを抑制する必要がある。しかも、この対処を行なう際には、コンバータ装置全体の損失増加率が大きくなるのをできるだけ抑制できる手法を用いるのが好ましい。 In the above converter device, the switching timings of the switching elements of the two voltage conversion units may overlap. In this case, since the surge voltage becomes large, it is necessary to suppress the voltage exceeding the withstand voltage from being applied to each element of the two voltage conversion units in consideration of this. Moreover, when this countermeasure is taken, it is preferable to use a method capable of suppressing an increase in the loss increase rate of the entire converter device as much as possible.
本発明のコンバータ装置は、蓄電装置が接続された低電圧側電力ラインと電気負荷が接続された高電圧側電力ラインとに複数の昇圧コンバータ互いに並列に接続されると共に高電圧側電力ラインにコンデンサが取り付けられるものにおいて、コンバータ装置全体の損失増加率が大きくなるのを抑制しつつ、複数の昇圧コンバータの各素子に耐圧を超える電圧が掛かるのを抑制することを主目的とする。 A converter device of the present invention includes a plurality of boost converters connected in parallel to a low-voltage power line connected to a power storage device and a high-voltage power line connected to an electric load, and a capacitor connected to the high-voltage power line. The main object of the invention is to suppress the increase in loss increase rate of the entire converter device and the application of a voltage exceeding the withstand voltage to each element of the plurality of boost converters.
本発明のコンバータ装置は、上述の主目的を達成するために以下の手段を採った。 The converter device of the present invention adopts the following means in order to achieve the above-mentioned main object.
本発明のコンバータ装置は、
蓄電装置が接続された低電圧側電力ラインと電気負荷が接続された高電圧側電力ラインとに互いに並列に接続され、それぞれ、スイッチング素子のスイッチングによって前記低電圧側電力ラインの電力を昇圧して前記高電圧側電力ラインに供給する複数の昇圧コンバータと、
前記高電圧側電力ラインに取り付けられたコンデンサと、
前記複数の昇圧コンバータのうち前記コンデンサまでの経路長が短い昇圧コンバータの前記スイッチング素子のスイッチングスピードを前記コンデンサまでの経路長が長い昇圧コンバータの前記スイッチング素子のスイッチングスピードよりも速くして、前記複数の昇圧コンバータを制御する制御装置と、
を備えるコンバータ装置であって、
前記制御装置は、前記複数の昇圧コンバータのうち少なくとも2つの昇圧コンバータの前記スイッチング素子のスイッチングタイミングが重複するときには、前記スイッチングタイミングが重複する少なくとも2つの昇圧コンバータのうち前記コンデンサまでの経路長が最も長い昇圧コンバータの前記スイッチング素子のスイッチングスピードをより遅くする、
ことを要旨とする。
The converter device of the present invention is
The low-voltage side power line to which the power storage device is connected and the high-voltage side power line to which the electric load is connected are connected in parallel to each other, and the power of the low-voltage side power line is boosted by switching of the switching elements. A plurality of boost converters for supplying to the high-voltage side power line,
A capacitor attached to the high voltage side power line,
Among the plurality of step-up converters, the switching speed of the switching element of the step-up converter having a short path length to the capacitor is faster than the switching speed of the switching element of the step-up converter having a long path length to the capacitor, A control device for controlling the boost converter of
A converter device comprising:
When the switching timings of the switching elements of at least two boost converters of the plurality of boost converters overlap, the control device has the largest path length to the capacitor among the at least two boost converters of the switching timings. Make the switching speed of the switching element of the long boost converter slower,
That is the summary.
この本発明のコンバータ装置では、複数の昇圧コンバータのうちコンデンサまでの経路長が短い昇圧コンバータのスイッチング素子のスイッチングスピード(ベーススピード)をコンデンサまでの経路長が長い昇圧コンバータのスイッチング素子のスイッチングスピード(ベーススピード)よりも速くして、複数の昇圧コンバータを制御する。これは、複数の昇圧コンバータのうちコンデンサまでの経路長が短いほど昇圧コンバータとコンデンサとの間の寄生インダクタンスが小さくなりサージ電圧が小さくなることを踏まえて、昇圧コンバータのスイッチング素子のスイッチング損失を小さくしてコンバータ装置全体の損失を低減するためである。そして、複数の昇圧コンバータのうち少なくとも2つの昇圧コンバータのスイッチング素子のスイッチングタイミングが重複するときには、スイッチングタイミングが重複する少なくとも2つの昇圧コンバータのうちコンデンサまでの経路長が最も長い昇圧コンバータのスイッチング素子のスイッチングスピードをより遅くする(ベーススピードに対して遅くする)。したがって、スイッチングタイミングが重複する少なくとも2つの昇圧コンバータのうち1つの昇圧コンバータのスイッチング素子のスイッチングスピードを遅くするから、サージ電圧が大きくなるのを抑制し、複数の昇圧コンバータの各素子に耐圧を超える電圧が掛かるのを抑制することができる。しかも、スイッチングタイミングが重複する少なくとも2つの昇圧コンバータのうち、コンデンサまでの経路長が最も長い昇圧コンバータ(ベーススピードが遅くスイッチング損失の大きい昇圧コンバータ)のスイッチングスピードをより遅くする(ベーススピードに対して遅くする)から、コンデンサまでの経路長が短い昇圧コンバータ(ベーススピードが速くスイッチング損失が小さい昇圧コンバータ)のスイッチングスピードをより遅くする(ベーススピードに対して遅くする)ものに比して、コンバータ装置全体の損失増加率が大きくなるのを抑制することができる。これらの結果、コンバータ装置全体の損失増加率が大きくなるのを抑制しつつ、複数の昇圧コンバータの各素子に耐圧を超える電圧が掛かるのを抑制することができる。 In the converter device of the present invention, the switching speed (base speed) of the switching element of the boost converter having a short path length to the capacitor among the plurality of boost converters is set to the switching speed of the switching element of the boost converter having a long path length to the capacitor (base speed). Control multiple boost converters faster than base speed). This is because the smaller the path length to the capacitor among the multiple boost converters, the smaller the parasitic inductance between the boost converter and the capacitor, and the smaller the surge voltage. This is to reduce the loss of the entire converter device. Then, when the switching timings of the switching elements of at least two boost converters of the plurality of boost converters overlap, the switching element of the boost converter having the longest path length to the capacitor among the at least two boost converters of which switching timings overlap. Make the switching speed slower (lower than the base speed). Therefore, the switching speed of the switching element of one boost converter of at least two boost converters having the same switching timing is slowed, so that the surge voltage is prevented from increasing and the breakdown voltage of each boost converter exceeds the withstand voltage. It is possible to suppress application of voltage. Moreover, among at least two boost converters having overlapping switching timings, the switching speed of the boost converter having the longest path length to the capacitor (the boost converter having a slow base speed and a large switching loss) is further reduced (with respect to the base speed). Converter device compared to the one that makes the switching speed slower (makes it slower than the base speed) of the boost converter that makes the path length from the capacitor to the capacitor shorter (the converter that has a faster base speed and a smaller switching loss). It is possible to suppress an increase in the overall loss increase rate. As a result, it is possible to prevent a voltage exceeding the withstand voltage from being applied to each element of the plurality of boost converters while suppressing an increase in the loss increase rate of the entire converter device.
次に、本発明を実施するための形態を実施例を用いて説明する。 Next, modes for carrying out the present invention will be described using examples.
図1は、本発明の一実施例としてのコンバータ装置を備える電気自動車20の構成の概略を示す構成図である。実施例の電気自動車20は、図示するように、モータ32と、インバータ34と、蓄電装置としての電池36と、昇圧コンバータ40a,40b,40cと、コンデンサ46,48と、電子制御ユニット50と、を備える。ここで、実施例のコンバータ装置としては、昇圧コンバータ40a,40b,40cとコンデンサ48と電子制御ユニット50とが相当する。
FIG. 1 is a configuration diagram showing an outline of a configuration of an
モータ32は、例えば同期発電電動機として構成されており、駆動輪22a,22bにデファレンシャルギヤ24を介して連結された駆動軸26に接続されている。インバータ34は、モータ32の駆動に用いられると共に高電圧側電力ライン44の正極側ライン44aおよび負極側ライン44bに接続されている。モータ32は、電子制御ユニット50によって、インバータ34の図示しない複数のスイッチング素子がスイッチング制御されることにより、回転駆動される。電池36は、例えばリチウムイオン二次電池やニッケル水素二次電池や燃料電池として構成されており、低電圧側電力ライン42の正極側ライン42aおよび負極側ライン42bに接続されている。コンデンサ46は、低電圧側電力ライン42の正極側ライン42aおよび負極側ライン42bに取り付けられている。コンデンサ48は、高電圧側電力ライン44の正極側ライン44aおよび負極側ライン44bに取り付けられている。
The
昇圧コンバータ40a,40b,40cは、低電圧側電力ライン42正極側ライン42aおよび負極側ライン42bと高電圧側電力ライン44の正極側ライン44aおよび負極側ライン44bとに互いに並列に接続されている。この昇圧コンバータ40a,40b,40cは、この順にコンデンサ46までの経路長が長くなるように配置されている。また、昇圧コンバータ40a,40b,40cは、それぞれ、リアクトルLa,Lb,LcとダイオードDa,Db,Dcとスイッチング素子としてのトランジスタTa,Tb,Tcとを備える。リアクトルLa,Lb,Lcは、低電圧側電力ライン42の正極側ライン42aに一方の端子が接続されている。ダイオードDa,Db,Dcは、リアクトルLa,Lb,Lcの他方の端子と高電圧側電力ライン44の正極側ライン44aとに、リアクトルLa,Lb,Lc側から正極側ライン44a側の方向が順方向となるように接続されている。トランジスタTa,Tb,Tcは、リアクトルLa,Lb,Lcの他方の端子と、低電圧側電力ライン42および高電圧側電力ライン44の負極側ライン42b,44bと、に接続されている。この昇圧コンバータ40a,40b,40cは、電子制御ユニット50によって、トランジスタTa,Tb,Tcのオン時間とオフ時間との和に対するオン時間の割合(デューティ)を調節することにより、低電圧側電力ライン42の電力を昇圧して高電圧側電力ライン44に供給する。
The
電子制御ユニット50は、図示しないが、CPUを中心とするマイクロプロセッサとして構成されており、CPUの他に、処理プログラムを記憶するROMやデータを一時的に記憶するRAM,入出力ポートを備える。電子制御ユニット50には、各種センサからの信号が入力ポートを介して入力されている。電子制御ユニット50に入力される信号としては、例えば、モータ32の回転子の回転位置を検出する回転位置検出センサからの回転位置θmや電池36の端子間に取り付けられた電圧センサからの電池36の電圧Vb,電池36の出力端子に取り付けられた電流センサからの電池36の電流Ibを挙げることができる。また、コンデンサ46の端子間に取り付けられた電圧センサ46aからのコンデンサ46(低電圧側電力ライン42)の電圧VL,コンデンサ48の端子間に取り付けられた電圧センサ48aからのコンデンサ48(高電圧側電力ライン44)の電圧VHも挙げることができる。さらに、昇圧コンバータ40a,40b,40cのリアクトルLa,Lb,Lcに流れる電流を検出する電流センサ41a,41b,41cからのリアクトルLa,Lb,Lcの電流Ia,Ib,Icも挙げることができる。加えて、イグニッションスイッチ60からのイグニッション信号や、シフトレバー61の操作位置を検出するシフトポジションセンサ62からのシフトポジションSP,アクセルペダル63の踏み込み量を検出するアクセルペダルポジションセンサ64からのアクセル開度Acc,ブレーキペダル65の踏み込み量を検出するブレーキペダルポジションセンサ66からのブレーキペダルポジションBP,車速センサ68からの車速Vも挙げることができる。電子制御ユニット50からは、各種制御信号が出力ポートを介して出力されている。電子制御ユニット50から出力される信号としては、例えば、インバータ34の複数のスイッチング素子への制御信号や、昇圧コンバータ40a,40b,40cのトランジスタTa,Tb,Tcへの制御信号を挙げることができる。電子制御ユニット50は、回転位置検出センサからのモータ32の回転子の回転位置に基づいてモータ32の回転数Nmを演算している。
Although not shown, the
こうして構成された実施例の電気自動車20では、電子制御ユニット50は、アクセル開度Accと車速Vとに基づいて走行に要求される(駆動軸26に要求される)要求トルクTd*を設定し、設定した要求トルクTd*をモータ32のトルク指令Tm*に設定し、モータ32がトルク指令Tm*で駆動されるようにインバータ34の複数のスイッチング素子を制御する。
In the thus configured
また、電子制御ユニット50は、モータ32の目標動作点(トルク指令Tm*および回転数Nm)に基づいて高電圧側電力ライン44の目標電圧VH*を設定すると共に、モータ32のトルク指令Tm*と回転数Nmとの積としてモータ32の要求電力Pmを計算する。続いて、高電圧側電力ライン44の電圧VHおよび目標電圧VH*とモータ32の目標電力Pm*とに基づいて、低電圧側電力ライン42の正極側ライン42aから高電圧側電力ライン44の正極側ライン44aに流すトータル電流の目標値としてのトータル目標電流IL*を設定する。そして、トータル目標電流IL*に基づいて、昇圧コンバータ40a,40b,40cのうち、昇圧コンバータ40aだけを駆動する第1モードと昇圧コンバータ40a,40bを駆動する第2モードと、昇圧コンバータ40a,40b,40cを駆動する第3モードと、から実行モードを設定する。例えば、トータル目標電流IL*が閾値ILref1以下のときには、第1モードを実行モードに設定し、トータル目標電流IL*が閾値ILref1よりも大きく且つ閾値ILref2以下のときには、第2モードを実行モードに設定し、トータル目標電流IL*が閾値ILref2よりも大きいときには、第3モードを実行モードに設定する。閾値ILref1,ILref2は、コンバータ装置全体のトータル効率が良好となるように定めることができる。
Further, the
こうして実行モードを設定すると、実行モードが第1モードのときには、昇圧コンバータ40a,40b,40cのリアクトルLa,Lb,Lcの電流分配比Da,Db,Dcに1,0,0を設定する。また、実行モードが第2モードのときには、リアクトルLa,Lb,Lcの電流分配比Da,Db,Dcに値D1,D2,0(D1+D2=1)を設定する。さらに、実行モードが第3モードのときには、リアクトルLa,Lb,Lcの電流分配比Da,Db,Dcに値D3,D4,D5(D3+D4+D5=1)を設定する。値D1〜D5は、例えば、「D1=D2=1/2」および「D3=D4=D5=1/3」とするものとしてもよいし、トータル目標電流IL*に基づいて設定するものとしてもよい。なお、実行モードが切り替わったときには、電流分配比Da,Db,Dcひいては後述の目標デューティDa,Db,Dcの急変を回避するために、電流分配比Da,Db,Dcを「Da+Db+Dc=1」を保持しながらレート処理などにより徐変させるものとした。例えば、実行モードが第2モードから第3モードに切り替わったときには、電流分配比Da,Db,Dcを値D1,D2,0から値D3,D4,D5に徐変させるものとした。
When the execution mode is set in this way, when the execution mode is the first mode, the current distribution ratios Da, Db, Dc of the reactors La, Lb, Lc of the
こうしてリアクトルLa,Lb,Lcの電流分配比Da,Db,Dcを設定すると、トータル目標電流IL*にリアクトルLa,Lb,Lcの電流分配比Da,Db,Dcを乗じてリアクトルLa,Lb,Lcの目標電流ILa*,ILb*,ILc*を設定する。続いて、リアクトルLa,Lb,Lcに流れる電流ILa,ILb,ILcが目標電流ILa*,ILb*,ILc*となるようにトランジスタTa,Tb,Tcの目標デューティDa,Db,Dcを設定する。そして、目標デューティDa,Db,Dcに基づくスイッチング制御信号とトランジスタTa,Tb,TcのスイッチングスピードSa,Sb,ScとをトランジスタTa,Tb,Tcに対応する各ドライバIC(図示省略)に出力する。各ドライバICは、スイッチング制御信号に基づいて、対応するトランジスタのスイッチング制御をスイッチングスピードで行なう。なお、目標デューティが値0のものについては、スイッチング制御信号がトランジスタをオフで保持するための信号となるから、ドライバICは、対応するトランジスタをオフで保持する。 When the current distribution ratios Da, Db, Dc of the reactors La, Lb, Lc are set in this way, the total target current IL* is multiplied by the current distribution ratios Da, Db, Dc of the reactors La, Lb, Lc to form the reactors La, Lb, Lc. The target currents ILa*, ILb*, and ILc* of are set. Then, the target duties Da, Db, Dc of the transistors Ta, Tb, Tc are set so that the currents ILa, ILb, ILc flowing through the reactors La, Lb, Lc become the target currents ILa*, ILb*, ILc*. Then, the switching control signal based on the target duty Da, Db, Dc and the switching speeds Sa, Sb, Sc of the transistors Ta, Tb, Tc are output to each driver IC (not shown) corresponding to the transistors Ta, Tb, Tc. .. Each driver IC controls switching of the corresponding transistor at a switching speed based on the switching control signal. When the target duty is 0, the switching control signal is a signal for holding the transistor in the off state, so the driver IC holds the corresponding transistor in the off state.
ここで、トランジスタTa,Tb,TcのスイッチングスピードSa,Sb,Scには、基本的には、ベーススピードSaba,Sbba,Sccaを設定する。ベーススピードSaba,Sbba,Sccaは、トランジスタTa,Tb,Tcの順に遅くなるように設定される。これは、昇圧コンバータ40a,40b,40c(トランジスタTa,Tb,Tc)のうちコンデンサ48までの経路長が短いほど昇圧コンバータ(トランジスタ)とコンデンサ48との間の寄生インダクタンスが小さくなりサージ電圧が小さくなることを踏まえて、トランジスタのスイッチング損失を小さくしてコンバータ装置全体の損失を低減するためである。
Here, the switching speeds Sa, Sb, Sc of the transistors Ta, Tb, Tc are basically set to the base speeds Saba, Sbba, Scca. The base speeds Saba, Sbba, Scca are set to be slower in the order of the transistors Ta, Tb, Tc. This is because the shorter the path length of the
また、実施例では、実行モードが第2モードのときには、トランジスタTa,Tbのスイッチング制御を行ない、実行モードが第3モードのときには、トランジスタTa,Tb,Tcのスイッチング制御を行なうから、互いのオンタイミングの重複を回避するために、オンタイミングを互いにずらすものとした。例えば、実行モードが第2モードのときには、トランジスタTa,Tbのオンタイミングを互いに1/2周期ずらし、実行モードが第3モードのときには、トランジスタTa,Tbのオンタイミングを互いに1/3周期ずらすものとすることができる。 Further, in the embodiment, when the execution mode is the second mode, the switching control of the transistors Ta and Tb is performed, and when the execution mode is the third mode, the switching control of the transistors Ta, Tb and Tc is performed. In order to avoid overlapping timings, the on timings are staggered from each other. For example, when the execution mode is the second mode, the ON timings of the transistors Ta and Tb are shifted from each other by 1/2 cycle, and when the execution mode is the third mode, the ON timings of the transistors Ta and Tb are shifted from each other by 1/3 cycle. Can be
次に、こうして構成された実施例の電気自動車20の動作、特に、昇圧コンバータ40a,40b,40cのトランジスタTa,Tb,Tcをスイッチング制御の際のスイッチングスピードを切り替える際の動作について説明する。図2は、実施例の電子制御ユニット50により実行されるスイッチングスピード切替ルーチンの一例を示すフローチャートである。このルーチンは、繰り返し実行される。
Next, the operation of the
スイッチングスピード切替ルーチンが実行されると、電子制御ユニット50は、トランジスタTa,Tb,Tcのうちの少なくとも2つのトランジスタのオフタイミングが重複するか否かを判定する(ステップS100)。この判定は、例えば、トランジスタTa,Tb,Tcの目標デューティDa,Db,Dcと、トランジスタTa,Tb,Tcのうちスイッチング制御を行なうものの互いのオンタイミングのずれと、に基づいて行なうことができる。
When the switching speed switching routine is executed, the
ステップS100でトランジスタTa,Tb,Tcのうちの少なくとも2つのトランジスタのオフタイミングが重複しないときには、そのまま本ルーチンを終了する。この場合、上述したように、ベーススピードSaba,Sbba,SccaをスイッチングスピードSa,Sb,Scに設定する。 If the OFF timings of at least two transistors among the transistors Ta, Tb, and Tc do not overlap in step S100, this routine is ended as it is. In this case, as described above, the base speeds Saba, Sbba, Scca are set to the switching speeds Sa, Sb, Sc.
ステップS100でトランジスタTa,Tb,Tcのうちの少なくとも2つのトランジスタのオフタイミングが重複するときには、オフタイミングが重複するトランジスタにトランジスタTcが含まれるか否かを判定する(ステップS110)。なお、トランジスタTcが含まれる場合としては、トランジスタTa,Tcのオフタイミングが重複する場合や、トランジスタTb,Tcのオフタイミングが重複する場合,トランジスタTa,Tb,Tcのオフタイミングが重複する場合を挙げることができる。また、トランジスタTcが含まれない場合としては、トランジスタTa,Tbが重複する場合を挙げることができる。 When the off timings of at least two transistors among the transistors Ta, Tb, and Tc overlap in step S100, it is determined whether or not the transistors Tc are included in the transistors whose off timings overlap (step S110). The case where the transistor Tc is included includes a case where the off timings of the transistors Ta and Tc overlap, a case where the off timings of the transistors Tb and Tc overlap, and a case where the off timings of the transistors Ta, Tb, and Tc overlap. Can be mentioned. Further, as a case where the transistor Tc is not included, a case where the transistors Ta and Tb overlap can be cited.
ステップS110で、オフタイミングが重複するトランジスタにトランジスタTcが含まれるときには、トランジスタTc(オフタイミングが重複するトランジスタのうちコンデンサ48までの経路長が最も長い昇圧コンバータのトランジスタ)のスイッチングスピードScをベーススピードScbaよりも遅くすると判定して(ステップS120)、本ルーチンを終了する。この場合、ベーススピードSaba,SbbaをスイッチングスピードSa,Sbに設定すると共にベーススピードScbaよりも遅いスピードをスイッチングスピードScに設定する。 In step S110, when the transistor Tc is included in the transistors having the same off-timing, the switching speed Sc of the transistor Tc (transistor of the boost converter having the longest path length to the capacitor 48 among the transistors having the same off-timing) is set as the base speed. It is determined that it is later than Scba (step S120), and this routine is ended. In this case, the base speeds Saba and Sbba are set to the switching speeds Sa and Sb, and a speed slower than the base speed Scba is set to the switching speed Sc.
ステップS110で、オフタイミングが重複するトランジスタにトランジスタTcが含まれないときには、トランジスタTb(オフタイミングが重複するトランジスタのうちコンデンサ48までの経路長が最も長い昇圧コンバータのトランジスタ)のスイッチングスピードSbをベーススピードSbbcよりも遅くすると判定して(ステップS130)、本ルーチンを終了する。この場合、ベーススピードSaba,ScbaをスイッチングスピードSa,Scに設定すると共にベーススピードSbbaよりも遅いスピードをスイッチングスピードSbに設定する。 In step S110, when the transistor having the same off-timing does not include the transistor Tc, the switching speed Sb of the transistor Tb (the transistor of the boost converter having the longest path length to the capacitor 48 among the transistors having the same off-timing) is used as the base. When it is determined that the speed is slower than the speed Sbbc (step S130), this routine ends. In this case, the base speeds Saba and Scba are set to the switching speeds Sa and Sc, and the switching speed Sb is set to a speed slower than the base speed Sbba.
このように、トランジスタTa,Tb,Tcのうちの少なくとも2つのトランジスタのオフタイミングが重複するときには、オフタイミングが重複するトランジスタのうちの何れかのスイッチングスピードをベーススピードに対して遅くする。これにより、サージ電圧が大きくなるのを抑制し、昇圧コンバータTa,Tb,Tcの各素子に耐圧を超える電圧が掛かるのを抑制することができる。しかも、オフタイミングが重複するトランジスタにトランジスタTcが含まれるときには、トランジスタTcのスイッチングスピードScをベーススピードScbaよりも遅くし、トランジスタTcが含まれないときには、トランジスタTbのスイッチングスピードSbをベーススピードSbbaよりも遅くする。即ち、オフタイミングが重複するトランジスタのうちコンデンサ48までの経路長が最も長い昇圧コンバータのトランジスタのスイッチングスピードをベーススピードに対して遅くするのである。これにより、コンデンサ48までの経路長が短い昇圧コンバータのトランジスタのスイッチングスピードを遅くするものに比して、コンバータ装置全体の損失増加率が大きくなるのを抑制することができる。これらの結果、コンバータ装置全体の損失増加率が大きくなるのを抑制しつつ、昇圧コンバータ40a,40b,40cの各素子に耐圧を超える電圧が掛かるのを抑制することができる。
Thus, when the off timings of at least two transistors of the transistors Ta, Tb, and Tc overlap, the switching speed of any of the transistors whose off timings overlap is delayed with respect to the base speed. As a result, it is possible to prevent the surge voltage from increasing and to prevent the voltage exceeding the withstand voltage from being applied to each element of boost converters Ta, Tb, and Tc. Moreover, when the transistor Tc is included in the transistors whose off-timing overlaps, the switching speed Sc of the transistor Tc is slower than the base speed Scba, and when the transistor Tc is not included, the switching speed Sb of the transistor Tb is higher than the base speed Sbba. Slow down too. That is, the switching speed of the transistor of the step-up converter, which has the longest path length to the capacitor 48 among the transistors having the same off-timing, is made slower than the base speed. As a result, it is possible to suppress an increase in the loss increase rate of the converter device as a whole, as compared with the case where the switching speed of the transistor of the boost converter having a short path to the capacitor 48 is slowed. As a result, it is possible to suppress an increase in the loss increase rate of the entire converter device and prevent a voltage exceeding the withstand voltage from being applied to each element of the
以上説明した実施例の電気自動車20に搭載されるコンバータ装置では、トランジスタTa,Tb,Tcのうちの少なくとも2つのトランジスタのオフタイミングが重複するときには、オフタイミングが重複するトランジスタのうちコンデンサ48までの経路長が最も長い昇圧コンバータのトランジスタのスイッチングスピードをベーススピードに対して遅くする。これにより、コンバータ装置全体の損失増加率が大きくなるのを抑制しつつ、昇圧コンバータの各素子に耐圧を超える電圧が掛かるのを抑制することができる。
In the converter device mounted in the
実施例の電気自動車20では、トランジスタTa,Tb,Tcの互いのオンタイミングが重複しないようにオンタイミングをずらすものとしたが、トランジスタTa,Tb,Tcの互いのオフタイミングが重複しないようにオフタイミングをずらすものとしてもよい。この場合、トランジスタTa,Tb,Tcのうちの少なくとも2つのオンタイミングが重複する可能性がある。したがって、トランジスタTa,Tb,Tcのうちの少なくとも2つのオンタイミングが重複するときには、オンタイミングが重複するトランジスタのうちコンデンサ48までの経路長が最も長い昇圧コンバータのトランジスタのスイッチングスピードをベーススピードに対して遅くすればよい。これにより、実施例と同様の効果を奏することができる。
In the
実施例の電気自動車20では、トランジスタTa,Tb,Tcのうちの少なくとも2つのトランジスタのオフタイミングが重複するときについて説明したが、トランジスタTa,Tb,Tcのうちの1つのトランジスタのオンタイミングと他の1つまたは2つのオフタイミングとが重複するときや、2つのトランジスタのオンタイミングと1つのトランジスタのオフタイミングとが重複するときには、その重複するトランジスタのうちコンバータ装置全体の損失増加率の増加がより抑制されるトランジスタのスイッチングスピードをベーススピードに対して遅くするのが好ましい。
In the
実施例の電気自動車20に搭載されるコンバータ装置では、昇圧コンバータ40aは、リアクトルLaとダイオードDaとスイッチング素子としてのトランジスタTaとを備えるものとしたが、これらに加えて、ダイオードDaと並列に接続されたスイッチング素子としてのトランジスタと、負極側ライン42b,44b側からリアクトルLaとダイオードDaとの接続点側の方向が順方向となるようにトランジスタTaに並列に接続されたダイオードと、も備えるものとしてもよい。昇圧コンバータ40b,40cについても同様である。この場合、昇圧コンバータ40a,40b,40cは、低電圧側電力ライン42の電力を昇圧して高電圧側電力ライン44に供給することができると共に、高電圧側電力ライン44の電力を降圧して低電圧側電力ライン42に供給することもできる。
In the converter device mounted on the
実施例の電気自動車20に搭載されるコンバータ装置では、昇圧コンバータ40a,40b,40cを、低電圧側電力ライン42と高電圧側電力ライン44とに互いに並列に接続するものとしたが、昇圧コンバータの数は、2つでもよいし、4つ以上でもよい。
In the converter device mounted on the
実施例の電気自動車20では、蓄電装置として、電池36を用いるものとしたが、キャパシタを用いるものとしてもよい。
In the
実施例では、走行用のモータ32を備える電気自動車20に搭載されるコンバータ装置の構成としたが、走行用のモータに加えてエンジンも備えるハイブリッド自動車に搭載されるコンバータ装置の構成としてもよいし、自動車以外の移動体に搭載されるコンバータ装置の構成としてもよいし、移動しない建設設備に組み込まれるコンバータ装置の構成としてもよい。
In the embodiment, the converter device is configured to be mounted on the
実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係について説明する。実施例では、昇圧コンバータ40a,40b,40cが「複数の昇圧コンバータ」に相当し、コンデンサ48が「コンデンサ」に相当し、電子制御ユニット50が「制御装置」に相当する。
Correspondence between the main elements of the embodiment and the main elements of the invention described in the column of means for solving the problem will be described. In the embodiment, the
なお、実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係は、実施例が課題を解決するための手段の欄に記載した発明を実施するための形態を具体的に説明するための一例であることから、課題を解決するための手段の欄に記載した発明の要素を限定するものではない。即ち、課題を解決するための手段の欄に記載した発明についての解釈はその欄の記載に基づいて行なわれるべきものであり、実施例は課題を解決するための手段の欄に記載した発明の具体的な一例に過ぎないものである。 The correspondence between the main elements of the embodiment and the main elements of the invention described in the column of means for solving the problem is that the embodiment implements the invention described in the section of means for solving the problem. Since this is an example for specifically explaining the mode for carrying out the invention, it does not limit the elements of the invention described in the column of means for solving the problem. That is, the interpretation of the invention described in the column of means for solving the problem should be made based on the description in that column, and the embodiment is the invention of the invention described in the column of means for solving the problem. This is just a specific example.
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。 The embodiments for carrying out the present invention have been described above with reference to the embodiments. However, the present invention is not limited to these embodiments, and various embodiments are possible within the scope not departing from the gist of the present invention. Of course, it can be implemented.
本発明は、コンバータ装置の製造産業などに利用可能である。 INDUSTRIAL APPLICABILITY The present invention can be used in the converter device manufacturing industry and the like.
20 電気自動車、22a,22b 駆動輪、24 デファレンシャルギヤ、26 駆動軸、32 モータ、34 インバータ、36 電池、40a,40b,40c 昇圧コンバータ、41a,41b,41c 電流センサ、41c 電流センサ、42 低電圧側電力ライン、42a,44a 正極側ライン、42b,44b 負極側ライン、44 高電圧側電力ライン、46,48 コンデンサ、46a,48a 電圧センサ、50 電子制御ユニット、60 イグニッションスイッチ、61 シフトレバー、62 シフトポジションセンサ、63 シフトポジションSP,アクセルペダル、64 アクセルペダルポジションセンサ、65 ブレーキペダル、66 ブレーキペダルポジションセンサ、68 車速センサ。 20 electric vehicle, 22a, 22b drive wheels, 24 differential gear, 26 drive shaft, 32 motor, 34 inverter, 36 battery, 40a, 40b, 40c boost converter, 41a, 41b, 41c current sensor, 41c current sensor, 42 low voltage Side power line, 42a, 44a positive side line, 42b, 44b negative side line, 44 high voltage side power line, 46, 48 capacitor, 46a, 48a voltage sensor, 50 electronic control unit, 60 ignition switch, 61 shift lever, 62 Shift position sensor, 63 shift position SP, accelerator pedal, 64 accelerator pedal position sensor, 65 brake pedal, 66 brake pedal position sensor, 68 vehicle speed sensor.
Claims (1)
前記高電圧側電力ラインに取り付けられたコンデンサと、
前記複数の昇圧コンバータのうち前記コンデンサまでの経路長が短い昇圧コンバータの前記スイッチング素子のスイッチングスピードを前記コンデンサまでの経路長が長い昇圧コンバータの前記スイッチング素子のスイッチングスピードよりも速くして、前記複数の昇圧コンバータを制御する制御装置と、
を備えるコンバータ装置であって、
前記制御装置は、前記複数の昇圧コンバータのうち少なくとも2つの昇圧コンバータの前記スイッチング素子のスイッチングタイミングが重複するときには、前記スイッチングタイミングが重複する少なくとも2つの昇圧コンバータのうち前記コンデンサまでの経路長が最も長い昇圧コンバータの前記スイッチング素子のスイッチングスピードをより遅くする、
コンバータ装置。 The low-voltage side power line to which the power storage device is connected and the high-voltage side power line to which the electric load is connected are connected in parallel to each other, and the power of the low-voltage side power line is boosted by switching of the switching elements. A plurality of boost converters for supplying to the high-voltage side power line,
A capacitor attached to the high voltage side power line,
Among the plurality of step-up converters, the switching speed of the switching element of the step-up converter having a short path length to the capacitor is faster than the switching speed of the switching element of the step-up converter having a long path length to the capacitor, A control device for controlling the boost converter of
A converter device comprising:
When the switching timings of the switching elements of at least two boost converters of the plurality of boost converters overlap, the control device has the largest path length to the capacitor among the at least two boost converters of the switching timings. Make the switching speed of the switching element of the long boost converter slower,
Converter device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016215123A JP6729306B2 (en) | 2016-11-02 | 2016-11-02 | Converter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016215123A JP6729306B2 (en) | 2016-11-02 | 2016-11-02 | Converter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018074849A JP2018074849A (en) | 2018-05-10 |
JP6729306B2 true JP6729306B2 (en) | 2020-07-22 |
Family
ID=62115976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016215123A Active JP6729306B2 (en) | 2016-11-02 | 2016-11-02 | Converter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6729306B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5171580B2 (en) * | 2008-12-03 | 2013-03-27 | シャープ株式会社 | Inverter device |
JP2015035850A (en) * | 2013-08-07 | 2015-02-19 | トヨタ自動車株式会社 | Power conversion device |
JP2016039700A (en) * | 2014-08-07 | 2016-03-22 | 株式会社東芝 | Power conversion device, booster drive device, control device, and electric vehicle |
JP6369350B2 (en) * | 2015-02-19 | 2018-08-08 | トヨタ自動車株式会社 | Electric motor control system |
-
2016
- 2016-11-02 JP JP2016215123A patent/JP6729306B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018074849A (en) | 2018-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10081255B2 (en) | Vehicle including electronic control unit configured to control inverter | |
US9893617B2 (en) | Electric power conversion system | |
JP4549923B2 (en) | Load driving device and electric vehicle equipped with the same | |
US10958091B2 (en) | Power supply device | |
JP6601386B2 (en) | Driving device and automobile | |
JP6256214B2 (en) | Electric vehicle and control method thereof | |
US10040356B2 (en) | Power supply device | |
JP2018152954A (en) | Driving device | |
US7598689B2 (en) | Motor drive apparatus | |
WO2006095497A1 (en) | Load drive device, vehicle, and abnormality processing method in load drive device | |
JP2013207914A (en) | Controller of voltage converter | |
EP3057214A1 (en) | Blend-over between ccm and dcm in forward boost reverse buck converter | |
US20150274021A1 (en) | Control device for vehicle | |
US10348188B2 (en) | Vehicle and control method therefor | |
JP7035546B2 (en) | A car with a driving motor | |
JP6729306B2 (en) | Converter device | |
JP2013207915A (en) | Controller of voltage converter | |
JP5621633B2 (en) | Power supply | |
JP2019075886A (en) | Boost converter | |
US10432094B2 (en) | Boost converter device and control method for boost converter device | |
JP6862960B2 (en) | Drive device | |
US9649941B2 (en) | Boost converter deadtime compensation | |
JP2018102038A (en) | Vehicular power supply system and electric motor-generator device | |
CN109693622B (en) | Drive device | |
JP2019080377A (en) | Step-up converter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200615 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6729306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |