JP6725120B2 - データ処理方法、記憶装置、ソリッドステートディスク及び記憶システム - Google Patents
データ処理方法、記憶装置、ソリッドステートディスク及び記憶システム Download PDFInfo
- Publication number
- JP6725120B2 JP6725120B2 JP2018566339A JP2018566339A JP6725120B2 JP 6725120 B2 JP6725120 B2 JP 6725120B2 JP 2018566339 A JP2018566339 A JP 2018566339A JP 2018566339 A JP2018566339 A JP 2018566339A JP 6725120 B2 JP6725120 B2 JP 6725120B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- ssd
- logical
- controller
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000007787 solid Substances 0.000 title claims description 28
- 238000003672 processing method Methods 0.000 title claims description 11
- 238000013507 mapping Methods 0.000 claims description 164
- 238000000034 method Methods 0.000 claims description 122
- 230000006835 compression Effects 0.000 claims description 117
- 238000007906 compression Methods 0.000 claims description 116
- 238000004891 communication Methods 0.000 claims description 29
- 230000036961 partial effect Effects 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 21
- 230000006837 decompression Effects 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000013519 translation Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000012545 processing Methods 0.000 description 36
- 235000019580 granularity Nutrition 0.000 description 33
- 230000008859 change Effects 0.000 description 30
- 230000006870 function Effects 0.000 description 24
- 238000000638 solvent extraction Methods 0.000 description 14
- 238000007726 management method Methods 0.000 description 13
- 238000005192 partition Methods 0.000 description 13
- 238000013144 data compression Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000012005 ligant binding assay Methods 0.000 description 7
- 238000013403 standard screening design Methods 0.000 description 7
- 239000012634 fragment Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/401—Compressed data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
本願によれば、以下の各項目もまた開示される。
[項目1]
ソリッドステートディスクSSDに適用されるデータ処理方法であって、
コントローラから、書き込み予定データを保持する書き込み要求を上記SSDにより受信する段階と、
上記書き込み予定データを上記SSDにより圧縮して圧縮データを取得する段階と、
上記圧縮データを上記SSDにより記憶する段階と、
第1フィードバック情報を上記コントローラへ上記SSDにより送信する段階であって、上記第1フィードバック情報が、上記圧縮データが記憶された後の上記SSDの残存容量を示す、送信する段階と
を備える、
データ処理方法。
[項目2]
上記方法が、
ブランク論理ブロックを上記書き込み予定データへ上記SSDにより割り当てる段階であって、上記ブランク論理ブロックが利用可能な論理アドレスを有する論理ブロックであり、各論理ブロックが上記SSDの論理容量のセグメントに対応する、割り当てる段階と、
割り当てられた上記ブランク論理ブロックを有効論理ブロックへ上記SSDにより変換する段階であって、上記有効論理ブロックは論理アドレスが有効データで占有される論理ブロックである、変換する段階と、
上記SSDにおける残存ブランク論理ブロックの数を上記SSDにより問い合わせる段階と
を更に備え、
上記第1フィードバック情報を上記コントローラへ上記SSDにより送信する段階が、上記第1フィードバック情報を上記コントローラへ上記SSDにより送信する段階であって、上記第1フィードバック情報が、上記残存ブランク論理ブロックの上記数、及び/又は、上記残存容量を含み、上記残存容量が、上記残存ブランク論理ブロックの上記数に基づいて決定される、送信する段階を有する、項目1に記載の方法。
[項目3]
上記書き込み予定データを上記SSDにより圧縮して圧縮データを取得する段階が、ブランク論理ブロックを上記書き込み予定データへ上記SSDにより割り当てる段階の後に、上記書き込み予定データを上記SSDにより圧縮して上記圧縮データを取得する段階を有し、
上記方法が、
上記SSDで追加する必要のあるブランク論理ブロックの数を、上記書き込み予定データのサイズ及び上記圧縮データのサイズに従って、上記SSDにより決定する段階
を更に備える、項目2に記載の方法。
[項目4]
上記方法が、
新しいブランク論理ブロックに対応するエントリを、上記SSDで追加する必要のある上記ブランク論理ブロックの上記数に従って、上記SSDのマッピングテーブルへ上記SSDにより追加する段階
を更に備える、項目3に記載の方法。
[項目5]
上記方法が、
上記SSDで追加する必要のある上記ブランク論理ブロックの上記数に従って、上記SSDにおける分離論理ブロックをブランク論理ブロックへ上記SSDにより更新する段階
を更に備え、
上記分離論理ブロックは、論理アドレスが上記SSDで使用不可能な論理ブロックである、項目3または4に記載の方法。
[項目6]
上記SSDで追加する必要のあるブランク論理ブロックの数Mは、DをLで除算して切り捨てた結果に等しく、
Dは、上記書き込み予定データの長さと上記圧縮データの長さとの間の差を示し、
Lは、上記SSDにおける論理ブロックの長さを示す、項目3から5の何れか一項に記載の方法。
[項目7]
上記方法が、
上記コントローラからコマンドを上記SSDにより受信する段階であって、上記コマンドが論理アドレス範囲を備え、上記コマンドが上記論理アドレス範囲における有効データを無効データとしてマークするよう命令するために用いられる、受信する段階と、
上記論理アドレス範囲における有効論理ブロックを分離論理ブロックへ上記SSDにより変換する段階であって、上記分離論理ブロックは、論理アドレスが使用不可能な論理ブロックである、変換する段階と
を更に備える、項目2から6の何れか一項に記載の方法。
[項目8]
上記方法が、
上記論理アドレス範囲におけるデータにより占有される物理空間のサイズを上記SSDにより決定する段階と、
オーバープロビジョニング空間から部分的なオーバープロビジョニング空間を上記SSDにより選択する段階であって、上記部分的なオーバープロビジョニング空間のサイズが上記論理アドレス範囲における上記データにより占有される上記物理空間の上記サイズと等しい、選択する段階と、
上記部分的なオーバープロビジョニング空間を上記SSDの利用可能な物理空間として上記SSDにより用いる段階と
を更に備える、項目7に記載の方法。
[項目9]
第1フィードバック情報を上記コントローラへ上記SSDにより送信する上記段階の前に、上記方法が、
上記SSDの利用可能な物理空間を上記SSDにより問い合わせる段階と、
上記利用可能な物理空間の容量を上記残存容量と上記SSDにより決定する段階と
を更に備える、項目1に記載の方法。
[項目10]
コントローラから書き込み要求を上記SSDにより受信する上記段階の後に、上記方法が、
論理アドレスを上記書き込み予定データへ上記SSDにより割り当てる段階と、
上記SSDのマッピングテーブルに在り、上記論理アドレスに対応するエントリに、マッピング情報を上記SSDにより記録する段階と
を更に備え、
上記マッピング情報が、上記圧縮データを記憶する物理ページ、上記物理ページ上の上記圧縮データの開始位置、及び上記圧縮データの長さ、に関する情報を含む、項目1から9の何れか一項に記載の方法。
[項目11]
コントローラから書き込み要求を上記SSDにより受信する上記段階の後に、上記方法が、
論理アドレスを上記書き込み予定データへ上記SSDにより割り当てる段階と、
上記SSDのマッピングテーブルに在り、上記論理アドレスに対応するエントリに、マッピング情報を上記SSDにより記録する段階であって、上記マッピング情報が、上記圧縮データを記憶する物理ページに関する情報を含む、記録する段階と、
上記物理ページ上に上記圧縮データのメタデータを上記SSDにより記憶する段階であって、上記メタデータが、上記物理ページ上の上記圧縮データの開始位置、及び上記圧縮データの長さを含む、記憶する段階と
を更に備える、項目1から9の何れか一項に記載の方法。
[項目12]
上記書き込み要求が、上記書き込み予定データのデータ長を含み、
上記書き込み予定データの論理アドレスが、上記データ長に基づいて割り当てられる、項目10または11に記載の方法。
[項目13]
上記圧縮データを上記SSDにより記憶する段階の後に、上記方法が、
上記SSDにおける上記書き込み予定データの論理アドレスを上記コントローラへ上記SSDにより送信する段階
を更に備える、項目1から12の何れか一項に記載の方法。
[項目14]
上記方法が、
上記コントローラから読み出し要求を上記SSDにより受信する段階であって、上記読み出し要求が、読み出すべきデータの論理アドレスを含む、受信する段階と、
上記読み出すべきデータの上記論理アドレスに対応する物理アドレスにおけるターゲットデータを上記SSDにより読み出す段階と、
上記ターゲットデータを上記SSDにより圧縮解除して上記読み出すべきデータを取得する段階と、
上記読み出すべきデータを上記コントローラへ上記SSDにより送信する段階と
を更に備える、項目13に記載の方法。
[項目15]
上記方法が、
第2フィードバック情報を上記コントローラへ上記SSDにより送信する段階
を更に備え、
上記第2フィードバック情報が、上記SSDの論理容量を示し、
上記SSDの上記論理容量が、上記SSDに記憶されているデータの非圧縮データ量及び上記SSDの利用可能な物理空間の容量の和である、項目1から14の何れか一項に記載の方法。
[項目16]
記憶装置であって、
コントローラから、書き込み予定データを保持する書き込み要求を受信するように構成される第1受信モジュールと、
上記書き込み予定データを圧縮して圧縮データを取得するように構成される圧縮モジュールと、
上記圧縮データを記憶するように構成される第1記憶モジュールと、
第1フィードバック情報を上記コントローラへ送信するように構成される第1送信モジュールであって、上記第1フィードバック情報が、上記圧縮データが記憶された後の上記記憶装置の残存容量を示す、第1送信モジュールと
を備える、
記憶装置。
[項目17]
上記記憶装置が、
ブランク論理ブロックを上記書き込み予定データへ割り当てるように構成される割り当てモジュールであって、上記ブランク論理ブロックが利用可能な論理アドレスを有する論理ブロックであり、各論理ブロックが上記記憶装置の論理容量のセグメントに対応する、割り当てモジュールと、
割り当てられた上記ブランク論理ブロックを有効論理ブロックへ変換するように構成される第1変換モジュールであって、上記有効論理ブロックは論理アドレスが有効データで占有される論理ブロックである、第1変換モジュールと、
上記記憶装置における残存ブランク論理ブロックの数を問い合わせるように構成される第1問い合わせモジュールと
を更に備え、
上記第1送信モジュールが、上記第1フィードバック情報を上記コントローラへ送信するように具体的に構成され、
上記第1フィードバック情報が、上記残存ブランク論理ブロックの上記数、及び/又は、上記残存容量を含み、
上記残存容量が、上記残存ブランク論理ブロックの上記数に基づいて決定される、項目16に記載の記憶装置。
[項目18]
上記圧縮モジュールは、上記割り当てモジュールが上記ブランク論理ブロックを上記書き込み予定データへ割り当てた後に、上記書き込み予定データを圧縮して上記圧縮データを取得するように具体的に構成され、
上記記憶装置が、
上記記憶装置で追加する必要のあるブランク論理ブロックの数を、上記書き込み予定データのサイズ及び上記圧縮データのサイズに従って、決定するように構成される第1決定モジュール
を更に備える、項目17に記載の記憶装置。
[項目19]
上記記憶装置が、
新しいブランク論理ブロックに対応するエントリを、上記記憶装置で追加する必要のあるブランク論理ブロックの上記数に従って、マッピングテーブルへ追加するように構成される追加モジュール
を更に備える、項目18に記載の記憶装置。
[項目20]
上記記憶装置が、
上記記憶装置における分離論理ブロックを、上記記憶装置で追加する必要のある上記ブランク論理ブロックの上記数に従って、ブランク論理ブロックへ更新するように構成される更新モジュール
を更に備え、
上記分離論理ブロックは、論理アドレスが上記記憶装置で使用不可能な論理ブロックである、項目18または19に記載の記憶装置。
[項目21]
上記記憶装置で追加する必要のあるブランク論理ブロックの数Mは、DをLで除算して切り捨てた結果に等しく、
Dは、上記書き込み予定データの長さと上記圧縮データの長さとの間の差を示し、
Lは、上記記憶装置における論理ブロックの長さを示す、項目18から20の何れか一項に記載の記憶装置。
[項目22]
上記記憶装置が、
上記コントローラからコマンドを受信するように構成される第2受信モジュールであって、上記コマンドが論理アドレス範囲を含み、上記コマンドが上記論理アドレス範囲における有効データを無効データとしてマークするよう命令するために用いられる、第2受信モジュールと、
上記論理アドレス範囲における有効論理ブロックを分離論理ブロックへ変換するように構成される第2変換モジュールであって、上記分離論理ブロックは、論理アドレスが使用不可能な論理ブロックである、第2変換モジュールと
を更に備える、項目17から21の何れか一項に記載の記憶装置。
[項目23]
上記記憶装置が、
上記論理アドレス範囲におけるデータにより占有される物理空間のサイズを決定するように構成される第2決定モジュールと、
オーバープロビジョニング空間から部分的なオーバープロビジョニング空間を選択するように構成される選択モジュールであって、上記部分的なオーバープロビジョニング空間のサイズが上記論理アドレス範囲における上記データにより占有される上記物理空間の上記サイズと等しい、選択モジュールと、
上記部分的なオーバープロビジョニング空間を、上記記憶装置の利用可能な物理空間として用いるように構成される第3決定モジュールと
を更に備える、項目22に記載の記憶装置。
[項目24]
上記記憶装置が、
上記第1フィードバック情報が上記コントローラへ送信される前に、上記記憶装置の利用可能な物理空間を問い合わせるように構成される第2問い合わせモジュールと、
上記利用可能な物理空間の容量を、上記残存容量と決定するように構成される第4決定モジュールと
を更に備える、項目16に記載の記憶装置。
[項目25]
上記記憶装置が、
上記書き込み要求が上記コントローラから受信された後に、論理アドレスを上記書き込み予定データへ割り当てるように構成される第5決定モジュールと、
マッピングテーブルに在り、上記論理アドレスに対応するエントリにマッピング情報を記録するように構成される第1記録モジュールであって、上記マッピング情報が、上記圧縮データを記憶する物理ページ、上記物理ページ上の上記圧縮データの開始位置、及び上記圧縮データの長さ、に関する情報を含む、第1記録モジュールと
を更に備える、項目16から24の何れか一項に記載の記憶装置。
[項目26]
上記記憶装置が、
上記書き込み要求が上記コントローラから受信される後に、論理アドレスを上記書き込み予定データへ割り当てるように構成される第6決定モジュールと、
マッピングテーブルに在り、上記論理アドレスに対応するエントリにマッピング情報を記録するように構成される第2記録モジュールであって、上記マッピング情報が、上記圧縮データを記憶する物理ページに関する情報を含む、第2記録モジュールと、
上記物理ページ上に上記圧縮データのメタデータを記憶するように構成される第2記憶モジュールであって、上記メタデータが、上記物理ページ上の上記圧縮データの開始位置、及び上記圧縮データの長さを含む、第2記憶モジュールと
を更に備える、項目16から24の何れか一項に記載の記憶装置。
[項目27]
上記書き込み要求が、上記書き込み予定データのデータ長を含み、
上記書き込み予定データの上記論理アドレスが、上記データ長に基づいて割り当てられる、項目25または26に記載の記憶装置。
[項目28]
上記記憶装置が、
上記書き込み要求が上記コントローラから受信された後に、上記記憶装置における上記書き込み予定データの論理アドレスを上記コントローラへ送信するように構成される第3送信モジュール
を更に備える、項目16から27の何れか一項に記載の記憶装置。
[項目29]
上記記憶装置が、
上記コントローラから読み出し要求を受信するように構成される第3受信モジュールであって、上記読み出し要求が、読み出すべきデータの論理アドレスを含む、第3受信モジュールと、
上記読み出すべきデータの上記論理アドレスに対応する物理アドレスにおけるターゲットデータを読み出すように構成される読み出しモジュールと、
上記ターゲットデータを圧縮解除して上記読み出すべきデータを取得するように構成される圧縮解除モジュールと、
上記読み出すべきデータを上記コントローラへ送信するように構成される第4送信モジュールと
を更に備える、項目28に記載の記憶装置。
[項目30]
コントローラと、
項目16から29の何れか一項に記載の記憶装置と
を備え、
上記コントローラが、
上記書き込み予定データを含む書き込み要求を生成することと、
上記記憶装置から、上記書き込み要求に対する応答メッセージを受信することであって、上記応答メッセージが、上記記憶装置における上記書き込み予定データの論理アドレスを含む、受信することと、
ディスクアレイにおける上記書き込み予定データの論理アドレスと上記記憶装置における上記書き込み予定データの上記論理アドレスとの間のマッピング関係を記録することと
を実行するように構成される、
記憶システム。
[項目31]
上記コントローラが、
ホストから新たな書き込み予定データを受信し、
上記第1フィードバック情報に従って、上記記憶装置の残存容量を決定し、
上記記憶装置の上記残存容量が上記新たな書き込み予定データのサイズよりも大きい場合に、上記新たな書き込み予定データを上記記憶装置へ書き込む
ように更に構成される、項目30に記載の記憶システム。
[項目32]
上記記憶装置が、
第2フィードバック情報を上記コントローラへ送信するように構成される第2送信モジュール
を更に備え、
上記第2フィードバック情報が、上記記憶装置の論理容量を示し、
上記記憶装置の上記論理容量が、上記記憶装置に記憶されているデータの非圧縮データ量及び上記記憶装置の利用可能な物理空間の容量の和である、項目16から29の何れか一項に記載の記憶装置。
[項目33]
コントローラと通信するように構成される通信インタフェースと、
記憶空間を提供するように構成される記憶媒体と、
上記通信インタフェース及び上記記憶媒体に接続されるプロセッサと
を備え、
上記プロセッサは、
上記通信インタフェースを介して上記コントローラから、書き込み予定データを保持する書き込み要求を受信することと、
上記書き込み予定データを圧縮して圧縮データを取得することと、
上記記憶媒体に上記圧縮データを記憶することと、
上記通信インタフェースを介して第1フィードバック情報を上記コントローラへ送信することであって、上記第1フィードバック情報が、上記圧縮データが記憶された後の上記記憶媒体の残存容量を示す、送信することと
を実行するように構成される、
ソリッドステートディスク。
Claims (31)
- ソリッドステートディスクSSDに適用されるデータ処理方法であって、
コントローラから、書き込み予定データを保持する書き込み要求を前記SSDにより受信する段階と、
前記書き込み予定データを前記SSDにより圧縮して圧縮データを取得する段階と、
前記圧縮データを前記SSDにより記憶する段階と、
第1フィードバック情報を前記コントローラへ前記SSDにより送信する段階であって、前記第1フィードバック情報が、前記圧縮データが記憶された後の前記SSDの残存容量を示す、送信する段階と
を備え、
ブランク論理ブロックを前記書き込み予定データへ前記SSDにより割り当てる段階であって、前記ブランク論理ブロックが利用可能な論理アドレスを有する論理ブロックであり、各論理ブロックが前記SSDの論理容量のセグメントに対応する、割り当てる段階と、
割り当てられた前記ブランク論理ブロックを有効論理ブロックへ前記SSDにより変換する段階であって、前記有効論理ブロックは論理アドレスが有効データで占有される論理ブロックである、変換する段階と、
前記SSDにおける残存ブランク論理ブロックの数を前記SSDにより問い合わせる段階と
を更に備え、
前記第1フィードバック情報を前記コントローラへ前記SSDにより送信する段階が、前記第1フィードバック情報を前記コントローラへ前記SSDにより送信する段階であって、前記第1フィードバック情報が、前記残存ブランク論理ブロックの前記数、及び/又は、前記残存容量を含み、前記残存容量が、前記残存ブランク論理ブロックの前記数に基づいて決定される、送信する段階を有する、方法。 - 前記書き込み予定データを前記SSDにより圧縮して圧縮データを取得する段階が、ブランク論理ブロックを前記書き込み予定データへ前記SSDにより割り当てる段階の後に、前記書き込み予定データを前記SSDにより圧縮して前記圧縮データを取得する段階を有し、
前記方法が、
前記SSDの論理アドレス範囲が増加した場合に前記SSDで追加する必要のあるブランク論理ブロックの数を、前記書き込み予定データのサイズ及び前記圧縮データのサイズに従って、前記SSDにより決定する段階
を更に備える、請求項1に記載の方法。 - 前記方法が、
新しいエントリを、前記SSDで追加する必要のある前記ブランク論理ブロックの前記数に従って、前記SSDのマッピングテーブルへ前記SSDにより追加する段階
を更に備える、請求項2に記載の方法。 - 前記方法が、
前記SSDで追加する必要のある前記ブランク論理ブロックの前記数に従って、前記SSDにおける分離論理ブロックをブランク論理ブロックへ前記SSDにより更新する段階
を更に備え、
前記分離論理ブロックは、論理アドレスが前記SSDで使用不可能な論理ブロックである、請求項2または3に記載の方法。 - 前記SSDで追加する必要のあるブランク論理ブロックの数Mは、DをLで除算して切り捨てた結果に等しく、
Dは、前記書き込み予定データの長さと前記圧縮データの長さとの間の差を示し、
Lは、前記SSDにおける論理ブロックの長さを示す、請求項2から4の何れか一項に記載の方法。 - 前記方法が、
前記コントローラからコマンドを前記SSDにより受信する段階であって、前記コマンドが論理アドレス範囲を備え、前記コマンドが前記論理アドレス範囲における有効データを無効データとしてマークするよう命令するために用いられる、受信する段階と、
前記論理アドレス範囲における有効論理ブロックを分離論理ブロックへ前記SSDにより変換する段階であって、前記分離論理ブロックは、論理アドレスが使用不可能な論理ブロックである、変換する段階と
を更に備える、請求項1から5の何れか一項に記載の方法。 - 前記方法が、
前記論理アドレス範囲におけるデータにより占有される物理空間のサイズを前記SSDにより決定する段階と、
オーバープロビジョニング空間から部分的なオーバープロビジョニング空間を前記SSDにより選択する段階であって、前記部分的なオーバープロビジョニング空間のサイズが前記論理アドレス範囲における前記データにより占有される前記物理空間の前記サイズと等しい、選択する段階と、
前記部分的なオーバープロビジョニング空間を前記SSDの利用可能な物理空間として前記SSDにより用いる段階と
を更に備える、請求項6に記載の方法。 - 第1フィードバック情報を前記コントローラへ前記SSDにより送信する前記段階の前に、前記方法が、
前記SSDの利用可能な物理空間を前記SSDにより問い合わせる段階と、
前記利用可能な物理空間の容量を前記残存容量として前記SSDにより決定する段階と
を更に備える、請求項1に記載の方法。 - コントローラから書き込み要求を前記SSDにより受信する前記段階の後に、前記方法が、
論理アドレスを前記書き込み予定データへ前記SSDにより割り当てる段階と、
前記SSDのマッピングテーブルに在り、前記論理アドレスに対応するエントリに、マッピング情報を前記SSDにより記録する段階と
を更に備え、
前記マッピング情報が、前記圧縮データを記憶する物理ページ、前記物理ページ上の前記圧縮データの開始位置、及び前記圧縮データの長さ、に関する情報を含む、請求項1から8の何れか一項に記載の方法。 - コントローラから書き込み要求を前記SSDにより受信する前記段階の後に、前記方法が、
論理アドレスを前記書き込み予定データへ前記SSDにより割り当てる段階と、
前記SSDのマッピングテーブルに在り、前記論理アドレスに対応するエントリに、マッピング情報を前記SSDにより記録する段階であって、前記マッピング情報が、前記圧縮データを記憶する物理ページに関する情報を含む、記録する段階と、
前記物理ページ上に前記圧縮データのメタデータを前記SSDにより記憶する段階であって、前記メタデータが、前記物理ページ上の前記圧縮データの開始位置、及び前記圧縮データの長さを含む、記憶する段階と
を更に備える、請求項1から8の何れか一項に記載の方法。 - 前記書き込み要求が、前記書き込み予定データのデータ長を含み、
前記書き込み予定データの論理アドレスが、前記データ長に基づいて割り当てられる、請求項9または10に記載の方法。 - ソリッドステートディスクSSDに適用されるデータ処理方法であって、
コントローラから、書き込み予定データを保持する書き込み要求を前記SSDにより受信する段階と、
前記書き込み予定データを前記SSDにより圧縮して圧縮データを取得する段階と、
前記圧縮データを前記SSDにより記憶する段階と、
第1フィードバック情報を前記コントローラへ前記SSDにより送信する段階であって、前記第1フィードバック情報が、前記圧縮データが記憶された後の前記SSDの残存容量を示す、送信する段階と、
を備え、
前記圧縮データを前記SSDにより記憶する段階の後に、
前記SSDにおける前記書き込み予定データの論理アドレスを前記コントローラへ前記SSDにより送信する段階
を更に備える、方法。 - 前記方法が、
前記コントローラから読み出し要求を前記SSDにより受信する段階であって、前記読み出し要求が、読み出すべきデータの論理アドレスを含む、受信する段階と、
前記読み出すべきデータの前記論理アドレスに対応する物理アドレスにおけるターゲットデータを前記SSDにより読み出す段階と、
前記ターゲットデータを前記SSDにより圧縮解除して前記読み出すべきデータを取得する段階と、
前記読み出すべきデータを前記コントローラへ前記SSDにより送信する段階と
を更に備える、請求項12に記載の方法。 - ソリッドステートディスクSSDに適用されるデータ処理方法であって、
コントローラから、書き込み予定データを保持する書き込み要求を前記SSDにより受信する段階と、
前記書き込み予定データを前記SSDにより圧縮して圧縮データを取得する段階と、
前記圧縮データを前記SSDにより記憶する段階と、
第1フィードバック情報を前記コントローラへ前記SSDにより送信する段階であって、前記第1フィードバック情報が、前記圧縮データが記憶された後の前記SSDの残存容量を示す、送信する段階と、
を備え、
第2フィードバック情報を前記コントローラへ前記SSDにより送信する段階
を更に備え、
前記第2フィードバック情報が、前記SSDの論理容量を示し、
前記SSDの前記論理容量が、前記SSDに記憶されているデータの非圧縮データ量及び前記SSDの利用可能な物理空間の容量の和である、方法。 - 記憶装置であって、
コントローラから、書き込み予定データを保持する書き込み要求を受信するように構成される第1受信モジュールと、
前記書き込み予定データを圧縮して圧縮データを取得するように構成される圧縮モジュールと、
前記圧縮データを記憶するように構成される第1記憶モジュールと、
第1フィードバック情報を前記コントローラへ送信するように構成される第1送信モジュールであって、前記第1フィードバック情報が、前記圧縮データが記憶された後の前記記憶装置の残存容量を示す、第1送信モジュールと
を備え、
ブランク論理ブロックを前記書き込み予定データへ割り当てるように構成される割り当てモジュールであって、前記ブランク論理ブロックが利用可能な論理アドレスを有する論理ブロックであり、各論理ブロックが前記記憶装置の論理容量のセグメントに対応する、割り当てモジュールと、
割り当てられた前記ブランク論理ブロックを有効論理ブロックへ変換するように構成される第1変換モジュールであって、前記有効論理ブロックは論理アドレスが有効データで占有される論理ブロックである、第1変換モジュールと、
前記記憶装置における残存ブランク論理ブロックの数を問い合わせるように構成される第1問い合わせモジュールと
を更に備え、
前記第1送信モジュールが、前記第1フィードバック情報を前記コントローラへ送信するように具体的に構成され、
前記第1フィードバック情報が、前記残存ブランク論理ブロックの前記数、及び/又は、前記残存容量を含み、
前記残存容量が、前記残存ブランク論理ブロックの前記数に基づいて決定される、記憶装置。 - 前記圧縮モジュールは、前記割り当てモジュールが前記ブランク論理ブロックを前記書き込み予定データへ割り当てた後に、前記書き込み予定データを圧縮して前記圧縮データを取得するように具体的に構成され、
前記記憶装置が、
前記記憶装置の論理アドレス範囲が増加した場合に前記記憶装置で追加する必要のあるブランク論理ブロックの数を、前記書き込み予定データのサイズ及び前記圧縮データのサイズに従って、決定するように構成される第1決定モジュール
を更に備える、請求項15に記載の記憶装置。 - 前記記憶装置が、
新しいエントリを、前記記憶装置で追加する必要のあるブランク論理ブロックの前記数に従って、マッピングテーブルへ追加するように構成される追加モジュール
を更に備える、請求項16に記載の記憶装置。 - 前記記憶装置が、
前記記憶装置における分離論理ブロックを、前記記憶装置で追加する必要のある前記ブランク論理ブロックの前記数に従って、ブランク論理ブロックへ更新するように構成される更新モジュール
を更に備え、
前記分離論理ブロックは、論理アドレスが前記記憶装置で使用不可能な論理ブロックである、請求項16または17に記載の記憶装置。 - 前記記憶装置で追加する必要のあるブランク論理ブロックの数Mは、DをLで除算して切り捨てた結果に等しく、
Dは、前記書き込み予定データの長さと前記圧縮データの長さとの間の差を示し、
Lは、前記記憶装置における論理ブロックの長さを示す、請求項16から18の何れか一項に記載の記憶装置。 - 前記記憶装置が、
前記コントローラからコマンドを受信するように構成される第2受信モジュールであって、前記コマンドが論理アドレス範囲を含み、前記コマンドが前記論理アドレス範囲における有効データを無効データとしてマークするよう命令するために用いられる、第2受信モジュールと、
前記論理アドレス範囲における有効論理ブロックを分離論理ブロックへ変換するように構成される第2変換モジュールであって、前記分離論理ブロックは、論理アドレスが使用不可能な論理ブロックである、第2変換モジュールと
を更に備える、請求項15から19の何れか一項に記載の記憶装置。 - 前記記憶装置が、
前記論理アドレス範囲におけるデータにより占有される物理空間のサイズを決定するように構成される第2決定モジュールと、
オーバープロビジョニング空間から部分的なオーバープロビジョニング空間を選択するように構成される選択モジュールであって、前記部分的なオーバープロビジョニング空間のサイズが前記論理アドレス範囲における前記データにより占有される前記物理空間の前記サイズと等しい、選択モジュールと、
前記部分的なオーバープロビジョニング空間を、前記記憶装置の利用可能な物理空間として用いるように構成される第3決定モジュールと
を更に備える、請求項20に記載の記憶装置。 - 前記記憶装置が、
前記第1フィードバック情報が前記コントローラへ送信される前に、前記記憶装置の利用可能な物理空間を問い合わせるように構成される第2問い合わせモジュールと、
前記利用可能な物理空間の容量を、前記残存容量として決定するように構成される第4決定モジュールと
を更に備える、請求項15に記載の記憶装置。 - 前記記憶装置が、
前記書き込み要求が前記コントローラから受信された後に、論理アドレスを前記書き込み予定データへ割り当てるように構成される第5決定モジュールと、
マッピングテーブルに在り、前記論理アドレスに対応するエントリにマッピング情報を記録するように構成される第1記録モジュールであって、前記マッピング情報が、前記圧縮データを記憶する物理ページ、前記物理ページ上の前記圧縮データの開始位置、及び前記圧縮データの長さ、に関する情報を含む、第1記録モジュールと
を更に備える、請求項15から22の何れか一項に記載の記憶装置。 - 前記記憶装置が、
前記書き込み要求が前記コントローラから受信される後に、論理アドレスを前記書き込み予定データへ割り当てるように構成される第6決定モジュールと、
マッピングテーブルに在り、前記論理アドレスに対応するエントリにマッピング情報を記録するように構成される第2記録モジュールであって、前記マッピング情報が、前記圧縮データを記憶する物理ページに関する情報を含む、第2記録モジュールと、
前記物理ページ上に前記圧縮データのメタデータを記憶するように構成される第2記憶モジュールであって、前記メタデータが、前記物理ページ上の前記圧縮データの開始位置、及び前記圧縮データの長さを含む、第2記憶モジュールと
を更に備える、請求項15から22の何れか一項に記載の記憶装置。 - 前記書き込み要求が、前記書き込み予定データのデータ長を含み、
前記書き込み予定データの前記論理アドレスが、前記データ長に基づいて割り当てられる、請求項23または24に記載の記憶装置。 - 記憶装置であって、
コントローラから、書き込み予定データを保持する書き込み要求を受信するように構成される第1受信モジュールと、
前記書き込み予定データを圧縮して圧縮データを取得するように構成される圧縮モジュールと、
前記圧縮データを記憶するように構成される第1記憶モジュールと、
第1フィードバック情報を前記コントローラへ送信するように構成される第1送信モジュールであって、前記第1フィードバック情報が、前記圧縮データが記憶された後の前記記憶装置の残存容量を示す、第1送信モジュールと
を備え、
前記記憶装置が、
前記書き込み要求が前記コントローラから受信された後に、前記記憶装置における前記書き込み予定データの論理アドレスを前記コントローラへ送信するように構成される第3送信モジュール
を更に備える、記憶装置。 - 前記記憶装置が、
前記コントローラから読み出し要求を受信するように構成される第3受信モジュールであって、前記読み出し要求が、読み出すべきデータの論理アドレスを含む、第3受信モジュールと、
前記読み出すべきデータの前記論理アドレスに対応する物理アドレスにおけるターゲットデータを読み出すように構成される読み出しモジュールと、
前記ターゲットデータを圧縮解除して前記読み出すべきデータを取得するように構成される圧縮解除モジュールと、
前記読み出すべきデータを前記コントローラへ送信するように構成される第4送信モジュールと
を更に備える、請求項26に記載の記憶装置。 - コントローラと、
請求項15から27の何れか一項に記載の記憶装置と
を備え、
前記コントローラが、
前記書き込み予定データを含む書き込み要求を生成することと、
前記記憶装置から、前記書き込み要求に対する応答メッセージを受信することであって、前記応答メッセージが、前記記憶装置における前記書き込み予定データの論理アドレスを含む、受信することと、
ディスクアレイにおける前記書き込み予定データの論理アドレスと前記記憶装置における前記書き込み予定データの前記論理アドレスとの間のマッピング関係を記録することと
を実行するように構成される、
記憶システム。 - 前記コントローラが、
ホストから新たな書き込み予定データを受信し、
前記第1フィードバック情報に従って、前記記憶装置の残存容量を決定し、
前記記憶装置の前記残存容量が前記新たな書き込み予定データのサイズよりも大きい場合に、前記新たな書き込み予定データを前記記憶装置へ書き込む
ように更に構成される、請求項28に記載の記憶システム。 - 記憶装置であって、
コントローラから、書き込み予定データを保持する書き込み要求を受信するように構成される第1受信モジュールと、
前記書き込み予定データを圧縮して圧縮データを取得するように構成される圧縮モジュールと、
前記圧縮データを記憶するように構成される第1記憶モジュールと、
第1フィードバック情報を前記コントローラへ送信するように構成される第1送信モジュールであって、前記第1フィードバック情報が、前記圧縮データが記憶された後の前記記憶装置の残存容量を示す、第1送信モジュールと
を備え、
前記記憶装置が、
第2フィードバック情報を前記コントローラへ送信するように構成される第2送信モジュール
を更に備え、
前記第2フィードバック情報が、前記記憶装置の論理容量を示し、
前記記憶装置の前記論理容量が、前記記憶装置に記憶されているデータの非圧縮データ量及び前記記憶装置の利用可能な物理空間の容量の和である、記憶装置。 - コントローラと通信するように構成される通信インタフェースと、
記憶空間を提供するように構成される記憶媒体と、
前記通信インタフェース及び前記記憶媒体に接続されるプロセッサと
を備え、
前記プロセッサは、
前記通信インタフェースを介して前記コントローラから、書き込み予定データを保持する書き込み要求を受信することと、
前記書き込み予定データを圧縮して圧縮データを取得することと、
前記記憶媒体に前記圧縮データを記憶することと、
前記通信インタフェースを介して第1フィードバック情報を前記コントローラへ送信することであって、前記第1フィードバック情報が、前記圧縮データが記憶された後の前記記憶媒体の残存容量を示す、送信することと、
ブランク論理ブロックを前記書き込み予定データへ前記プロセッサにより割り当てることであって、前記ブランク論理ブロックが利用可能な論理アドレスを有する論理ブロックであり、各論理ブロックが前記記憶媒体の論理容量のセグメントに対応する、割り当てることと、
割り当てられた前記ブランク論理ブロックを有効論理ブロックへ前記プロセッサにより変換することであって、前記有効論理ブロックは論理アドレスが有効データで占有される論理ブロックである、変換することと、
前記記憶媒体における残存ブランク論理ブロックの数を前記プロセッサにより問い合わせることと、
を実行するように構成され、
前記第1フィードバック情報を前記コントローラへ前記プロセッサにより送信することが、前記第1フィードバック情報を前記コントローラへ前記プロセッサにより送信することであって、前記第1フィードバック情報が、前記残存ブランク論理ブロックの前記数、及び/又は、前記残存容量を含み、前記残存容量が、前記残存ブランク論理ブロックの前記数に基づいて決定される、送信することを有する、
ソリッドステートディスク。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2016/087096 WO2017219364A1 (zh) | 2016-06-24 | 2016-06-24 | 处理数据的方法、存储装置、固态硬盘和存储系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019519047A JP2019519047A (ja) | 2019-07-04 |
JP6725120B2 true JP6725120B2 (ja) | 2020-07-15 |
Family
ID=60783738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018566339A Active JP6725120B2 (ja) | 2016-06-24 | 2016-06-24 | データ処理方法、記憶装置、ソリッドステートディスク及び記憶システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US10628060B2 (ja) |
EP (1) | EP3296996B1 (ja) |
JP (1) | JP6725120B2 (ja) |
CN (1) | CN109690681B (ja) |
CA (1) | CA3028821C (ja) |
ES (1) | ES2755720T3 (ja) |
WO (1) | WO2017219364A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9495288B2 (en) * | 2013-01-22 | 2016-11-15 | Seagate Technology Llc | Variable-size flash translation layer |
US11068299B1 (en) * | 2017-08-04 | 2021-07-20 | EMC IP Holding Company LLC | Managing file system metadata using persistent cache |
CN107766180B (zh) * | 2017-09-22 | 2020-08-14 | 成都华为技术有限公司 | 存储介质的管理方法、装置及可读存储介质 |
KR102659832B1 (ko) | 2019-03-05 | 2024-04-22 | 삼성전자주식회사 | 데이터 저장 장치 및 시스템 |
JP6898393B2 (ja) * | 2019-03-22 | 2021-07-07 | 株式会社日立製作所 | ストレージシステム及びデータ転送方法 |
CN111752466B (zh) * | 2019-03-27 | 2024-02-13 | 深圳市茁壮网络股份有限公司 | 一种数据存储方法及装置 |
WO2020222727A1 (en) * | 2019-04-29 | 2020-11-05 | Hitachi Vantara Llc | Optimizing storage and retrieval of compressed data |
US11748023B2 (en) * | 2019-11-29 | 2023-09-05 | Silicon Motion, Inc. | Data storage device and non-volatile memory control method |
CN111241090B (zh) * | 2019-12-23 | 2023-11-10 | 华为技术有限公司 | 存储系统中管理数据索引的方法和装置 |
CN113467699B (zh) * | 2020-03-30 | 2023-08-22 | 华为技术有限公司 | 一种提升可用存储容量方法及装置 |
CN111914788A (zh) * | 2020-08-13 | 2020-11-10 | 河北金如软件开发有限公司 | 一种数据交换/储存方法 |
CN112612722B (zh) * | 2020-12-28 | 2024-08-06 | 深圳忆联信息系统有限公司 | 变长的数据管理方法、装置、计算机设备及存储介质 |
US12014052B2 (en) * | 2021-03-22 | 2024-06-18 | Google Llc | Cooperative storage architecture |
CN113326001B (zh) * | 2021-05-20 | 2023-08-01 | 锐掣(杭州)科技有限公司 | 数据处理方法、装置、设备、系统、介质及程序 |
CN113176859B (zh) * | 2021-05-24 | 2022-11-08 | 锐掣(杭州)科技有限公司 | 数据存储方法与装置 |
CN113726341B (zh) * | 2021-08-25 | 2023-09-01 | 杭州海康威视数字技术股份有限公司 | 一种数据处理方法、装置、电子设备及存储介质 |
CN113722241A (zh) * | 2021-08-30 | 2021-11-30 | 锐掣(杭州)科技有限公司 | 数据处理方法、装置、设备、可读存储介质及程序产品 |
US11960448B2 (en) | 2021-10-28 | 2024-04-16 | Netapp, Inc. | Unified object format for retaining compression and performing additional compression for reduced storage consumption in an object store |
CN117435124A (zh) * | 2022-07-15 | 2024-01-23 | 华为技术有限公司 | 数据存储方法、电子设备以及存储介质 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5960465A (en) * | 1997-02-27 | 1999-09-28 | Novell, Inc. | Apparatus and method for directly accessing compressed data utilizing a compressed memory address translation unit and compression descriptor table |
KR100365725B1 (ko) * | 2000-12-27 | 2002-12-26 | 한국전자통신연구원 | 플래시 메모리를 이용한 파일 시스템에서 등급별 지움정책 및 오류 복구 방법 |
GB2398151B (en) * | 2002-05-13 | 2005-06-01 | Trek 2000 Int Ltd | System and apparatus for compressing and decompressing data stored to a portable data storage device |
US20040128414A1 (en) * | 2002-12-30 | 2004-07-01 | Rudelic John C. | Using system memory as a write buffer for a non-volatile memory |
US7188227B2 (en) * | 2003-09-30 | 2007-03-06 | International Business Machines Corporation | Adaptive memory compression |
JP4098752B2 (ja) * | 2004-06-14 | 2008-06-11 | 株式会社東芝 | 光ディスク、光ディスク記録方法、および光ディスク記録装置 |
KR101220538B1 (ko) * | 2006-11-02 | 2013-01-17 | 주식회사 나노엔텍 | 표면 토폴로지를 이용한 미세 입자 분리를 위한 채널 필터 및 이의 제조방법 |
US8261030B2 (en) * | 2008-11-18 | 2012-09-04 | Microsoft Corporation | Using delete notifications to free related storage resources |
TWI428917B (zh) * | 2009-11-25 | 2014-03-01 | Silicon Motion Inc | 快閃記憶裝置、資料儲存系統、以及資料儲存系統之運作方法 |
US8533550B2 (en) * | 2010-06-29 | 2013-09-10 | Intel Corporation | Method and system to improve the performance and/or reliability of a solid-state drive |
WO2012050934A2 (en) * | 2010-09-28 | 2012-04-19 | Fusion-Io, Inc. | Apparatus, system, and method for a direct interface between a memory controller and non-volatile memory using a command protocol |
JP2012221251A (ja) * | 2011-04-08 | 2012-11-12 | Toshiba Corp | メモリシステムの制御方法、情報処理装置、及びプログラム |
US9069703B2 (en) | 2011-04-29 | 2015-06-30 | Seagate Technology Llc | Encrypted-transport solid-state disk controller |
CN103384877B (zh) * | 2011-06-07 | 2016-03-23 | 株式会社日立制作所 | 包括闪存的存储系统和存储控制方法 |
US20140059278A1 (en) * | 2011-11-14 | 2014-02-27 | Lsi Corporation | Storage device firmware and manufacturing software |
JP5687639B2 (ja) * | 2012-02-08 | 2015-03-18 | 株式会社東芝 | コントローラ、データ記憶装置及びプログラム |
JP5826114B2 (ja) * | 2012-05-25 | 2015-12-02 | クラリオン株式会社 | データ解凍装置、データ圧縮装置、データの解凍プログラム、データの圧縮プログラム、及び、圧縮データ配信システム |
US9141532B2 (en) | 2012-12-26 | 2015-09-22 | Western Digital Technologies, Inc. | Dynamic overprovisioning for data storage systems |
US10146435B2 (en) | 2013-07-31 | 2018-12-04 | Hitachi, Ltd. | Storage system and data write method |
US10235396B2 (en) * | 2016-08-29 | 2019-03-19 | International Business Machines Corporation | Workload optimized data deduplication using ghost fingerprints |
US20180060235A1 (en) * | 2016-08-30 | 2018-03-01 | Intel Corporation | Non-volatile memory compression devices and associated methods and systems |
-
2016
- 2016-06-24 EP EP16898145.4A patent/EP3296996B1/en active Active
- 2016-06-24 CA CA3028821A patent/CA3028821C/en active Active
- 2016-06-24 CN CN201680086236.9A patent/CN109690681B/zh active Active
- 2016-06-24 WO PCT/CN2016/087096 patent/WO2017219364A1/zh unknown
- 2016-06-24 JP JP2018566339A patent/JP6725120B2/ja active Active
- 2016-06-24 ES ES16898145T patent/ES2755720T3/es active Active
-
2018
- 2018-04-22 US US15/959,276 patent/US10628060B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
ES2755720T3 (es) | 2020-04-23 |
CN109690681B (zh) | 2021-08-31 |
CA3028821C (en) | 2023-01-24 |
CN109690681A (zh) | 2019-04-26 |
JP2019519047A (ja) | 2019-07-04 |
US10628060B2 (en) | 2020-04-21 |
CA3028821A1 (en) | 2017-12-28 |
EP3296996A4 (en) | 2018-05-30 |
WO2017219364A1 (zh) | 2017-12-28 |
EP3296996B1 (en) | 2019-08-28 |
EP3296996A1 (en) | 2018-03-21 |
US20180246664A1 (en) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6725120B2 (ja) | データ処理方法、記憶装置、ソリッドステートディスク及び記憶システム | |
JP6553566B2 (ja) | メモリシステムおよび制御方法 | |
JP6785205B2 (ja) | メモリシステムおよび制御方法 | |
JP7074454B2 (ja) | 計算機システムおよび制御方法 | |
US11461015B2 (en) | Available storage space in a system with varying data redundancy schemes | |
US10445246B2 (en) | Memory system and method for controlling nonvolatile memory | |
JP6667629B2 (ja) | 記憶システムおよびソリッドステートディスク | |
US9946462B1 (en) | Address mapping table compression | |
JP6344675B2 (ja) | ファイル管理方法、分散記憶システムおよび管理ノード | |
JP2019057172A (ja) | メモリシステムおよび制御方法 | |
US9727246B2 (en) | Memory device, computer system, and method of controlling memory device | |
JP5944502B2 (ja) | 計算機システム及び制御方法 | |
JP2019168822A (ja) | ストレージデバイスおよびコンピュータシステム | |
WO2016056104A1 (ja) | ストレージ装置、及び、記憶制御方法 | |
US10929299B2 (en) | Storage system, method and non-transitory computer-readable storage medium | |
JP7013546B2 (ja) | メモリシステム | |
JP2020086477A (ja) | 大規模ストレージシステム及び大規模ストレージシステムにおけるデータ配置方法 | |
WO2022021280A1 (zh) | 存储控制器、存储控制方法、固态硬盘及存储系统 | |
CN114625318A (zh) | 应用于固态硬盘的数据写入方法、装置、设备 | |
CN115145468A (zh) | 获取地址空间属性的方法、数据备份方法及存储设备 | |
CN113485948B (zh) | Nvm坏块管理方法与控制部件 | |
CN113485641B (zh) | 处理io命令的方法及其控制部件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6725120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |