JP6723476B2 - Variable gain amplifier - Google Patents
Variable gain amplifier Download PDFInfo
- Publication number
- JP6723476B2 JP6723476B2 JP2019551810A JP2019551810A JP6723476B2 JP 6723476 B2 JP6723476 B2 JP 6723476B2 JP 2019551810 A JP2019551810 A JP 2019551810A JP 2019551810 A JP2019551810 A JP 2019551810A JP 6723476 B2 JP6723476 B2 JP 6723476B2
- Authority
- JP
- Japan
- Prior art keywords
- variable gain
- ladder
- gain amplifier
- ladder circuit
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000010295 mobile communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
本発明は、Ｒ−２Ｒラダー回路を用いた可変利得増幅器に関するものである。 The present invention relates to a variable gain amplifier using an R-2R ladder circuit.
移動体通信において複数の移動局は基地局に対して異なった距離を有する。一方、第三世代以降の移動体通信システムにおいて、基地局で正しく受信できる信号レベルは移動局との距離に係らず一定であることが求められている。そこで信号レベルを高精度で制御するために移動局には高精度な可変利得増幅器が必須である。また、第五世代移動体通信の基地局においてはフェーズドアレイアンテナを用いる。フェーズドアレイアンテナを用いて移動局と高品質で通信を行うためにはフェーズドアレイアンテナから移動局アンテナに鋭いビームで電波が放射される必要がある。この場合、各要素アンテナごとに振幅および位相を高精度で制御する必要がある。位相の制御手法として主要なものにベクトル合成型移相器がある。ベクトル合成型移相器においても高精度な可変利得増幅器が必要である。 In mobile communication, a plurality of mobile stations have different distances from a base station. On the other hand, in mobile communication systems of the third generation and later, it is required that the signal level that can be correctly received by the base station is constant regardless of the distance to the mobile station. Therefore, in order to control the signal level with high accuracy, a highly accurate variable gain amplifier is essential for the mobile station. In addition, a phased array antenna is used in the fifth generation mobile communication base station. In order to communicate with the mobile station with high quality using the phased array antenna, it is necessary to radiate radio waves from the phased array antenna to the mobile station antenna with a sharp beam. In this case, it is necessary to control the amplitude and phase with high accuracy for each element antenna. A vector combining type phase shifter is a major phase control method. The vector combining type phase shifter also requires a highly accurate variable gain amplifier.
現在において移動体通信の可変利得増幅器を含むトランシーバは、一部を除いてＣＭＯＳプロセスによる高周波用集積回路で実現される。これは製造費用が他のプロセスに比べて安価である、ベースバンド集積回路と高速シリアル通信を行うのに適している、およびその他の理由による。このようなＣＭＯＳプロセスによる集積回路において、高精度に利得制御する手法として１／２で重みづけられた要素トランスコンダクタ増幅器を利得に応じてオンオフし、一つの負荷に流し込む手法があった（例えば、特許文献１参照）。 At present, a transceiver including a variable gain amplifier for mobile communication is realized by a high frequency integrated circuit by a CMOS process except for a part thereof. This is because the manufacturing cost is low compared to other processes, suitable for performing high speed serial communication with baseband integrated circuits, and for other reasons. In such an integrated circuit by the CMOS process, there is a method of turning on/off the element transconductor amplifier weighted by 1/2 according to the gain and pouring it into one load as a method of controlling the gain with high accuracy (for example, See Patent Document 1).
しかしながら、上記特許文献１に記載された可変利得増幅器では、利得設定に応じて位相が変動するという問題があった。すなわち、特許文献１の図４に示されているように、従来の可変利得増幅器では、複数のトランスコンダクタンス増幅器をＲ−２Ｒラダー回路におけるそれぞれのノードに接続している。このため、Ｒ−２Ｒラダー回路のノードインピーダンスとトランスコンダクタンス増幅器の入力容量Ｃにより各ノードに対応して可変利得増幅器の入出力伝達関数に極が生じる。この極において入力信号に対して位相が遷移する。従って、ノード毎に入力信号に対する位相遷移が異なることとなる。
その結果、従来の可変利得増幅器では、各要素トランスコンダクタンス増幅器をオンオフして利得を制御すると、利得設定に応じて入出力間で信号が経由するＲ−２Ｒラダー回路のノードが変わり、結果として利得設定に応じて位相が変動することになる。従って、従来の可変利得増幅器をベクトル合成型移相器に用いると所望の位相制御ができなくなるという問題点があった。However, the variable gain amplifier described in
As a result, in the conventional variable gain amplifier, when each element transconductance amplifier is turned on and off to control the gain, the node of the R-2R ladder circuit through which the signal passes between the input and the output changes according to the gain setting, resulting in the gain. The phase will change according to the setting. Therefore, when the conventional variable gain amplifier is used in the vector combining type phase shifter, there is a problem that desired phase control cannot be performed.
この発明は、かかる問題を解決するためになされたもので、利得設定を可変した場合における位相変動を抑圧することのできる可変利得増幅器を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a variable gain amplifier capable of suppressing a phase variation when the gain setting is changed.
この発明に係る可変利得増幅器は、入力端子に対して並列接続された並列数ｎ段の（２Ｎ−１）Ｒ（Ｎは１からｎまでの自然数で、ｎは２以上の自然数）−Ｒラダー回路と、並列数ｎ段の（２Ｎ−１）Ｒ−Ｒラダー回路において第Ｎ段目に相当する（２ Ｎ −１）Ｒ−Ｒラダー回路それぞれに対して一対一に接続され、与えられる信号に基づいて動作のオンオフが行われる総数ｎ個のトランスコンダクタンス増幅器とを備え、総数ｎ個のトランスコンダクタンス増幅器のそれぞれの出力端子を接続して全体の出力端子とするようにしたものである。 The variable gain amplifier according to the present invention has (2 N −1)R (N is a natural number from 1 to n , n is a natural number of 2 or more )-R in parallel number n stages connected in parallel to the input terminal. ladder circuit is connected to a one-to-one correspondence with the first n corresponds to stage (2 n -1) R-R ladder circuit, respectively, in (2 n -1) R-R ladder circuit of the parallel number n stages, giving A total of n transconductance amplifiers whose operation is turned on/off based on a signal to be transmitted, and the respective output terminals of the total number n of transconductance amplifiers are connected to form the entire output terminals. ..
この発明に係る可変利得増幅器は、複数のＲ−２Ｒラダー回路のそれぞれに対してトランスコンダクタンス増幅器を一対一に接続するようにしたものである。これにより、利得設定を可変した場合における位相変動を抑圧することができる。 In the variable gain amplifier according to the present invention, a transconductance amplifier is connected to each of a plurality of R-2R ladder circuits in a one-to-one relationship. This makes it possible to suppress phase fluctuations when the gain setting is changed.
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態による可変利得増幅器の構成図である。
本実施の形態による可変利得増幅器は、Ｎ個（Ｎは２以上の整数）のＲ−２Ｒラダー回路１−１〜１−Ｎ、Ｎ個のトランスコンダクタンス増幅器２−１〜２−Ｎ、負荷３を備える。Ｒ−２Ｒラダー回路１−１〜１−Ｎは、それぞれ可変利得増幅器の入力端子４に対して並列接続されたＲ−２Ｒラダー回路であり、ラダー数が一つずつ増加する構成となっている。すなわち、それぞれのＲ−２Ｒラダー回路１−１〜１−Ｎのノード数が増加するよう構成されている。トランスコンダクタンス増幅器２−１〜２−Ｎは、Ｎ個のＲ−２Ｒラダー回路１−１〜１−Ｎにそれぞれ一対一に接続され、与えられる信号に基づいて動作のオンオフが行われるトランスコンダクタンス増幅器である。それぞれのトランスコンダクタンス増幅器２−１〜２−Ｎは、各Ｒ−２Ｒラダー回路１−１〜１−Ｎにおける入力端子４からのノード数が異なる出力ノードとして入力端子４から最も離れたノード５−１〜５−Ｎにそれぞれの入力端子を接続し、かつ、各トランスコンダクタンス増幅器２−１〜２−Ｎの全ての出力端子を接続して、可変利得増幅器の出力端子６としている。負荷３は出力端子６に接続されている。Hereinafter, in order to explain the present invention in more detail, modes for carrying out the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a configuration diagram of a variable gain amplifier according to the present embodiment.
The variable gain amplifier according to the present embodiment includes N (N is an integer of 2 or more) R-2R ladder circuits 1-1 to 1-N, N transconductance amplifiers 2-1 to 2-N, and a
また、入力端子４に対して並列に接続された抵抗２Ｒ同士の接続点は接地点となっている。この接地点はＤＣ的な固定電位またはＡＣ的に電位が不変な点である。ＤＣ的な固定電位である必要性としては、例えばトランスコンダクタンス増幅器２−１〜２−Ｎとしてソース接地ＭＯＳトランジスタを用いるとした場合、ゲート−ソース間にバイアス電圧が必要であり、この電圧として、ＤＣ的な固定電位とＧＮＤ間の電圧を使うことを想定しているからである。また、ＡＣ的に電位が不変な点である必要性としては、トランスコンダクタンス増幅器２−１〜２−Ｎのコモンモード出力を小さくするためである。すなわち、差動系の信号は一般的に各相の出力振幅が等しく逆位相であることが理想であり、コモンモード信号が存在すると増幅器の歪や雑音が劣化する問題が生じる。他方コモンモードは図１に示す回路で説明すると抵抗２Ｒ同士が接続されている点に現れる。従って、ここがＡＣ的に不変な点であればコモンモードに起因する問題を回避できることになるからである。
The connection point between the
次に、実施の形態１の可変利得増幅器の動作について説明する。
第１の動作例として、トランスコンダクタンス増幅器２−１のみオンでその他はオフしているとする。入力信号は入力端子４に印加されてＲ−２Ｒラダー回路１−１を通過し、ノード５−１でトランスコンダクタンス増幅器２−１に印加される。この際、入力端子４からの位相遷移はＲ−２Ｒラダー回路１−１のノード５−１に対応する極に由来するもの一つのみである。
第２の動作例として、トランスコンダクタンス増幅器２−２のみオンでその他はオフしているとする。入力信号は入力端子４に印加されてＲ−２Ｒラダー回路１−２を通過し、ノード５−２でトランスコンダクタンス増幅器２−２に印加される。この際、入力端子４からの位相遷移はノード５−２に対応する極に由来するもの一つのみである。
第３の動作例として、トランスコンダクタンス増幅器２−２および２−３のみオンでその他はオフしているとする。入力信号は入力端子４に印加されてＲ−２Ｒラダー回路１−２および１−３を通過し、ノード５−２でトランスコンダクタンス増幅器２−２に、ノード５−３でトランスコンダクタンス増幅器２−３にそれぞれ印加される。この際、入力端子４からの位相遷移はノード５−２およびノード５−３に対応する極に由来するもので決まる。
各トランスコンダクタンス増幅器２−１〜２−Ｎの入力容量は同じである。
各Ｒ−２Ｒラダー回路１−１〜１−Ｎにおいて、例えばノード５−２あるいはノード５−３から他のＲ−２Ｒラダーを見込んだインピーダンスはほぼ一定である。
一方、各Ｒ−２Ｒラダーにおいて、例えばノード５−２あるいはノード５−３からラダーの残り回路（図では右側のＲの２直列回路）のインピーダンスは２Ｒである。
Next, the operation of the variable gain amplifier of the first embodiment will be described.
As a first operation example, it is assumed that only the transconductance amplifier 2-1 is on and the others are off. The input signal is applied to the
As a second operation example, it is assumed that only the transconductance amplifier 2-2 is on and the others are off. The input signal is applied to the
As a third operation example, it is assumed that only the transconductance amplifiers 2-2 and 2-3 are on and the others are off. The input signal is applied to the
The input capacitance of each transconductance amplifier 2-1 to 2-N is the same.
In each of the R-2R ladder circuits 1-1 to 1-N, for example, the impedance in which another R-2R ladder is considered from the node 5-2 or the node 5-3 is substantially constant.
On the other hand, in each R-2R ladder, the impedance of the remaining circuit of the ladder from the node 5-2 or the node 5-3 (two series circuits of R on the right side in the figure) is 2R.
このような構成により、トランスコンダクタンス増幅器２−１〜２−Ｎのそれぞれのオンオフ状態にかかわらず、各トランスコンダクタンス増幅器２−１〜２−Ｎが接続されるＲ−２Ｒラダー回路１−１〜１−Ｎのノードに起因する極周波数は同じとなり、そのため、入力端子４を基準とした位相遷移も同じとなる。従って、可変利得増幅器の入出力における位相遷移は図２に示すように利得設定に係らず同じである。なお、図２において、横軸はトランスコンダクタンス増幅器２−１〜２−Ｎのオンオフを設定するための利得設定コードであり、一点鎖線で示す特性２０１は従来の可変利得増幅器、実線で示す特性２０２は実施の形態１の可変利得増幅器、点線で示す特性２０３は理想値を示している。図で明らかなように、従来では、利得によって位相遷移が発生したのに対し、実施の形態の可変利得増幅器では利得に因らず一定となっている。
With such a configuration, the R-2R ladder circuits 1-1 to 1-1 to which the transconductance amplifiers 2-1 to 2-N are connected regardless of the on/off states of the transconductance amplifiers 2-1 to 2-N, respectively. The pole frequencies due to the −N node are the same, and therefore the phase transitions with respect to the
以上説明したように実施の形態１の可変利得増幅器によれば、入力端子に対して並列接続された複数のＲ−２Ｒラダー回路と、複数のＲ−２Ｒラダー回路のそれぞれに対して一対一に接続され、与えられる信号に基づいて動作のオンオフが行われる複数のトランスコンダクタンス増幅器とを備え、複数のトランスコンダクタンス増幅器は、複数のＲ−２Ｒラダー回路における入力端子からのノード数が異なる出力ノードに接続されると共に、複数のトランスコンダクタンス増幅器のそれぞれの出力端子を接続して全体の出力端子とするようにしたので、利得設定を可変した場合における位相変動を抑圧することができる。 As described above, according to the variable gain amplifier of the first embodiment, there is a one-to-one correspondence with each of the plurality of R-2R ladder circuits and the plurality of R-2R ladder circuits connected in parallel to the input terminal. A plurality of transconductance amplifiers connected to each other and turned on and off based on a given signal; Since the output terminals of the plurality of transconductance amplifiers are connected and connected to form the entire output terminal, the phase fluctuation can be suppressed when the gain setting is changed.
また、実施の形態１の可変利得増幅器によれば、複数のＲ−２Ｒラダー回路は、それぞれＲ−２Ｒラダー回路のノード数が異なり、かつ、複数のトランスコンダクタンス増幅器は、複数のＲ−２Ｒラダー回路における入力端子から最も離れたノードに接続されるようにしたので、利得設定を可変した場合における位相変動を抑圧する構成として、必要最低限の抵抗数で可変利得増幅器を構成することができる。 Further, according to the variable gain amplifier of the first embodiment, the plurality of R-2R ladder circuits have different numbers of nodes of the R-2R ladder circuit, and the plurality of transconductance amplifiers have a plurality of R-2R ladder circuits. Since the circuit is connected to the node farthest from the input terminal in the circuit, the variable gain amplifier can be configured with the minimum necessary number of resistors as a configuration for suppressing the phase variation when the gain setting is varied.
実施の形態２．
実施の形態２では複数の（２Ｎ−１）Ｒ（Ｎは自然数）−Ｒラダー回路を用いて構成したものである。
In the second embodiment, a plurality of (2 N −1)R (N is a natural number) −R ladder circuit is used.
図３は、実施の形態２の可変利得増幅器の構成図である。
図示のように、実施の形態２の可変利得増幅器は、複数の並列数Ｎの（２Ｎ−１）Ｒ−Ｒラダー回路７−１〜７−Ｎと、トランスコンダクタンス増幅器２−１〜２−Ｎと、負荷３を備える。（２Ｎ−１）Ｒ−Ｒラダー回路７−１〜７−Ｎは、入力端子４に対して、それぞれ並列接続されている。トランスコンダクタンス増幅器２−１〜２−Ｎの入力端子は、各（２Ｎ−１）Ｒ−Ｒラダー回路７−１〜７−Ｎにおいて、並列Ｒが直列（２Ｎ−１）Ｒと接続されているノード８−１〜８−Ｎに対して一対一に接続されている。トランスコンダクタンス増幅器２−１〜２−Ｎの構成、およびトランスコンダクタンス増幅器２−１〜２−Ｎの出力端子６に負荷３が接続されているのは実施の形態１と同様である。FIG. 3 is a configuration diagram of the variable gain amplifier according to the second embodiment.
As shown in the figure, the variable gain amplifier according to the second embodiment includes a plurality of parallel number N of (2 N −1)RR ladder circuits 7-1 to 7-N and transconductance amplifiers 2-1 to 2-. N and a
次に、実施の形態２の可変利得増幅器の動作について説明する。
第１の動作例として、トランスコンダクタンス増幅器２−１のみオンでその他はオフしているとする。入力信号は入力端子４に印加され（２Ｎ−１）Ｒ−Ｒラダー回路７−１を通過し、ノード８−１でトランスコンダクタンス増幅器２−１に印加される。この際、入力信号からの位相遷移はノード８−１に対応する極に由来するもの一つのみである。
第２の動作例として、トランスコンダクタンス増幅器２−２のみオンでその他はオフしているとする。入力信号は入力端子４に印加され（２Ｎ−１）Ｒ−Ｒラダー回路７−２を通過し、ノード８−２でトランスコンダクタンス増幅器２−２に印加される。この際、入力信号からの位相遷移はノード８−２に対応する極に由来するもの一つのみである。
第３の動作例として、トランスコンダクタンス増幅器２−１および２−３のみオンでその他はオフしているとする。入力信号は入力端子４に印加され（２Ｎ−１）Ｒ−Ｒラダー回路７−１および７−３を通過し、ノード８−１でトランスコンダクタンス増幅器２−１に、また、ノード８−３でトランスコンダクタンス増幅器２−３にそれぞれ印加される。この際、入力信号からの位相遷移はノード８−１およびノード８−３に対応する極に由来するもので決まる。
各トランスコンダクタンス増幅器２−１〜２−Ｎの入力容量は同じである。
各（２Ｎ−１）Ｒ−Ｒラダーにおいて、例えばノード８−１、あるいはノード８−３から他の（２Ｎ−１）Ｒ−Ｒを見込んだインピーダンスはほぼ一定である。Next, the operation of the variable gain amplifier according to the second embodiment will be described.
As a first operation example, it is assumed that only the transconductance amplifier 2-1 is on and the others are off. The input signal is applied to the
As a second operation example, it is assumed that only the transconductance amplifier 2-2 is on and the others are off. The input signal is applied to the
As a third operation example, it is assumed that only the transconductance amplifiers 2-1 and 2-3 are on and the others are off. The input signal is applied to the
The input capacitance of each transconductance amplifier 2-1 to 2-N is the same.
In each (2 N -1) R-R ladder, for example, the impedance considering the node 8-1 or the node 8-3 to another (2 N -1) R-R is substantially constant.
実施の形態２では、利得に因らず位相遷移が一定という実施の形態１の効果に加えて、（２Ｎ−１）Ｒ−Ｒラダーの並列数、すなわちトランスコンダクタンス増幅器２−１〜２−Ｎの個数が４以下の場合、実施の形態１に比べラダー抵抗の本数を減らすことができ、結果として面積を小さくできる。これは次の理由による。
まず、一般的なＲ−２Ｒでは各実施の形態における抵抗Ｒは単位抵抗を並列あるいは直列して構成する。これはバラつきを抑えるための処置である。本発明でもこの抵抗の構成方法を踏襲する。
実施の形態１のＲ−２Ｒラダーの並列数Ｎに対する単位抵抗の数Ｎ１は次式（１）のように表せる。
実施の形態２の（２Ｎ−１）Ｒ−Ｒラダーの並列数Ｎに対する単位抵抗の数Ｎ２は次式（２）のように表せる。
上記二つの式（１）（２）を使って、Ｎを２から順番に調べていくと、Ｎ＜５までは実施の形態２の方が抵抗の総数が少ないことがわかる。これを示したのが図４及び図５である。例えば、ラダー並列数Ｎが２の場合、図４に示す実施の形態１ではＲの本数が２６であるのに対し、図５に示す実施の形態２の構成では１２本で済む。
In the second embodiment, in addition to the effect of the first embodiment that the phase transition is constant regardless of the gain , the number of parallel (2 N −1)R−R ladders, that is, transconductance amplifiers 2-1 to 2- When the number of N is 4 or less, the number of ladder resistors can be reduced as compared with the first embodiment, and as a result, the area can be reduced. This is for the following reason.
First, in a general R-2R, the resistor R in each embodiment is formed by connecting unit resistors in parallel or in series. This is a measure for suppressing variations. The present invention also follows the method of forming the resistor.
The number N 1 of unit resistances with respect to the number N of parallel R-2R ladders of the first embodiment can be expressed by the following equation (1).
The number N 2 of unit resistances with respect to the parallel number N of the (2 N −1)R−R ladder of the second embodiment can be expressed by the following equation (2).
When N is sequentially examined from 2 using the above two equations (1) and (2), it can be seen that the total number of resistors is smaller in the second embodiment until N<5. This is shown in FIGS. 4 and 5. For example, when the ladder parallel number N is 2, the number of R's is 26 in the first embodiment shown in FIG. 4, whereas it is 12 in the configuration of the second embodiment shown in FIG.
以上説明したように、実施の形態２の可変利得増幅器によれば、入力端子に対して並列接続された複数の（２Ｎ−１）Ｒ（Ｎは自然数）−Ｒラダー回路と、複数の（２Ｎ−１）Ｒ−Ｒラダー回路のそれぞれに対して一対一に接続され、与えられる信号に基づいて動作のオンオフが行われる複数のトランスコンダクタンス増幅器とを備え、複数のトランスコンダクタンス増幅器のそれぞれの出力端子を接続して全体の出力端子とするようにしたので、実施の形態１の効果に加えて構成する抵抗数を少なくすることができる。As described above, according to the variable gain amplifier of the second embodiment, a plurality of (2 N −1)R (N is a natural number) −R ladder circuits connected in parallel to the input terminal and a plurality of ( 2 N −1) A plurality of transconductance amplifiers, each of which is connected to each of the R-R ladder circuits in a one-to-one relationship and whose operation is turned on/off based on a given signal, Since the output terminals are connected to serve as the entire output terminals, the number of resistors configured can be reduced in addition to the effect of the first embodiment.
実施の形態３．
実施の形態３は、実施の形態２における（２Ｎ−１）Ｒ−Ｒラダー回路の並列数が５以の場合、５列目以上の（２Ｎ−１）Ｒ−Ｒラダー回路を、Ｒ−２Ｒラダー回路で置き換えたものである。
In the third embodiment, when the number of parallel (2 N −1) RR ladder circuits in the second embodiment is 5 or more, the (2 N −1) RR ladder circuit in the fifth column or more is -2R ladder circuit has been replaced.
図６は、実施の形態３の可変利得増幅器を示す構成図である。
図示のように、実施の形態３の可変利得増幅器は、４個の（２Ｎ−１）Ｒ−Ｒラダー回路７−１〜７−４と、Ｎ−４個のＲ−２Ｒラダー回路１−５〜１−Ｎを備える。ここで、４個の（２Ｎ−１）Ｒ−Ｒラダー回路７−１〜７−４は実施の形態２における４段目までの（２Ｎ−１）Ｒ−Ｒラダー回路７−１〜７−４と同様であり、Ｎ−４個のＲ−２Ｒラダー回路１−５〜１−Ｎは、実施の形態１における５段目以上のＲ−２Ｒラダー回路１−５〜１−Ｎと同様である。なお、置き換えるＲ−２Ｒラダー回路は任意の個数Ｍ（Ｍは２以上の整数）以上とすることができるが、実施の形態３ではＭ＝５としている。トランスコンダクタンス増幅器２−１〜２−Ｎにおけるトランスコンダクタンス増幅器２−１〜２−４の入力端子は、それぞれ（２Ｎ−１）Ｒ−Ｒラダー回路７−１〜７−４のノード８−１〜８−４に接続され、トランスコンダクタンス増幅器２−５〜２−Ｎの入力端子は、それぞれＲ−２Ｒラダー回路１−５〜１−Ｎのノード５−５〜５−Ｎに接続されている。すなわち、実施の形態３は、並列数が４までは実施の形態２の構成、並列数が５以上は実施の形態１の構成としたものである。その他の構成は、実施の形態１および実施の形態２と同様であるため、対応する部分に同一符号を付してその説明を省略する。FIG. 6 is a configuration diagram showing a variable gain amplifier according to the third embodiment.
As shown in the figure, the variable gain amplifier according to the third embodiment has four (2 N −1)R-R ladder circuits 7-1 to 7-4 and N-4 R-
次に、実施の形態３の可変利得増幅器の動作について説明する。
並列接続された各（２Ｎ−１）Ｒ−Ｒラダー回路またはＲ−２Ｒラダー回路によって、入力端子４からの入力信号に対してそれぞれの（２Ｎ−１）Ｒ−Ｒラダー回路またはＲ−２Ｒラダー回路により１／２の等比級数的出力が減衰される。この際、減衰量１／２から１／１６までは（２Ｎ−１）Ｒ−Ｒラダー回路が、１／３２以上の減衰量はＲ−２Ｒラダー回路による。Next, the operation of the variable gain amplifier according to the third embodiment will be described.
By each (2 N -1) R-R ladder or R-2R ladder circuit connected in parallel, respectively for the input signal from the input terminal 4 (2 N -1) R- R ladder circuit or R-
このような構成により、ラダー抵抗を構成する単位抵抗数を実施の形態２よりも抑えることができる。これは次の理由による。
並列数Ｎに対する単位抵抗の数について、前出の二つの式（１）（２）を用いて表すことができる。従って、（２Ｎ−１）Ｒ−Ｒラダー回路、およびＲ−２Ｒラダー回路の合計の並列数Ｎが５以上の場合、実施の形態３の単位抵抗の数Ｎ３は次式で表すことができる。
図７は実施の形態３の抵抗Ｒの本数を示す説明図であり、ラダー回路並列数Ｎ＞５に対して上式（３）を用いＮを２から順番に調べていくと、全ての並列数Ｎにおいて抵抗の総数が、図４及び図５に示す実施の形態１及び実施の形態２以下であることがわかる。With such a configuration, the number of unit resistors forming the ladder resistor can be suppressed as compared with the second embodiment. This is for the following reason.
The number of unit resistances with respect to the number N of parallel connections can be expressed using the above two equations (1) and (2). Therefore, when the total parallel number N of the (2 N −1)R−R ladder circuit and the R−2R ladder circuit is 5 or more, the number N 3 of unit resistances of the third embodiment may be expressed by the following equation. it can.
FIG. 7 is an explanatory diagram showing the number of resistors R of the third embodiment, and when N is sequentially investigated from 2 using the above equation (3) for the ladder circuit parallel number N>5, all the parallel circuits are parallel. It can be seen that the total number of resistors in the number N is equal to or less than that of the first and second embodiments shown in FIGS. 4 and 5.
以上説明したように、実施の形態３の可変利得増幅器によれば、（２Ｎ−１）Ｒ−Ｒラダー回路の並列数がＭ（Ｍは２以上の整数）以上の場合、Ｍ以上の（２Ｎ−１）Ｒ−Ｒラダー回路を、並列数に対応したノード数のＲ−２Ｒラダー回路で置き換え、かつ、置き換えたＲ−２Ｒラダー回路に接続されるトランスコンダクタンス増幅器を、置き換えたＲ−２Ｒラダー回路における入力端子からのノード数が異なる出力ノードに接続したので、実施の形態１の効果に加えて構成する抵抗数を少なくすることができる。As described above, according to the variable gain amplifier of the third embodiment, when the number of parallel (2 N −1)R−R ladder circuits is M (M is an integer of 2 or more) or more, M or more ( 2 N -1) The R-R ladder circuit is replaced with an R-2R ladder circuit having the number of nodes corresponding to the parallel number, and the transconductance amplifier connected to the replaced R-2R ladder circuit is replaced with the R- Since the 2R ladder circuit is connected to the output nodes having different numbers of nodes from the input terminals, the number of resistors configured can be reduced in addition to the effect of the first embodiment.
また、実施の形態３の可変利得増幅器によれば、Ｍは５であるようにしたので、全ての並列数において抵抗の総数を少なくすることができる。 Further, according to the variable gain amplifier of the third embodiment, M is set to 5, so that the total number of resistors can be reduced in all parallel numbers.
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 It should be noted that, within the scope of the invention, the invention of the present application is capable of freely combining the respective embodiments, modifying any constituent element of each embodiment, or omitting any constituent element in each embodiment. ..
以上のように、この発明に係る可変利得増幅器は、Ｒ−２Ｒラダー回路を用いて、１／２に重みづけられたトランスコンダクタンス増幅器を利得に応じてオンオフする構成に関するものであり、例えば、ベクトル合成型移相器に用いるのに適している。 As described above, the variable gain amplifier according to the present invention relates to a configuration in which the R-2R ladder circuit is used to turn on/off the transconductance amplifier weighted to ½ according to the gain. It is suitable for use in synthetic phase shifters.
１−１〜１−Ｎ Ｒ−２Ｒラダー回路、２−１〜２−Ｎ トランスコンダクタンス増幅器、３ 負荷、４ 入力端子、５−１〜５−Ｎ，８−１〜８−Ｎ ノード、６ 出力端子、７−１〜７−Ｎ （２Ｎ−１）Ｒ−Ｒラダー回路。1-1 to 1-N R-2R ladder circuit, 2-1 to 2-N transconductance amplifier, 3 load, 4 input terminals, 5-1 to 5-N, 8-1 to 8-N node, 6 outputs Terminals, 7-1 to 7-N (2 N -1) RR ladder circuit.
Claims (3)
前記並列数ｎ段の（２Ｎ−１）Ｒ−Ｒラダー回路において第Ｎ段目に相当する（２ Ｎ −１）Ｒ−Ｒラダー回路それぞれに対して一対一に接続され、与えられる信号に基づいて動作のオンオフが行われる総数ｎ個のトランスコンダクタンス増幅器とを備え、
前記総数ｎ個のトランスコンダクタンス増幅器のそれぞれの出力端子を接続して全体の出力端子とすることを特徴とする可変利得増幅器。 (2 N −1)R (N is a natural number from 1 to n , n is a natural number of 2 or more )-R ladder circuit connected in parallel to the input terminal and having n stages in parallel .
In the (2 N -1) R-R ladder circuit of the parallel number n stages , one-to-one connection is made to each (2 N -1) R-R ladder circuit corresponding to the N-th stage , A total of n transconductance amplifiers whose operation is turned on and off based on
A variable gain amplifier, wherein the output terminals of the total number n of transconductance amplifiers are connected to form an overall output terminal.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/040290 WO2019092814A1 (en) | 2017-11-08 | 2017-11-08 | Variable gain amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019092814A1 JPWO2019092814A1 (en) | 2020-02-06 |
| JP6723476B2 true JP6723476B2 (en) | 2020-07-15 |
Family
ID=66437656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019551810A Active JP6723476B2 (en) | 2017-11-08 | 2017-11-08 | Variable gain amplifier |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6723476B2 (en) |
| WO (1) | WO2019092814A1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251327A (en) * | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | Digital-analog converter |
| CN1717865B (en) * | 2003-02-14 | 2010-05-12 | 模拟设备股份有限公司 | System and method for reducing transfer function ripple of logarithmic RMS-to-DC converter |
| US7948315B2 (en) * | 2008-11-19 | 2011-05-24 | Supertex, Inc. | Low noise binary-coded gain amplifier and method for time-gain compensation in medical ultrasound imaging |
| JP5252212B2 (en) * | 2009-03-12 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | Semiconductor device for signal amplification |
| JP2015185892A (en) * | 2014-03-20 | 2015-10-22 | 三菱電機株式会社 | variable gain amplifier |
-
2017
- 2017-11-08 WO PCT/JP2017/040290 patent/WO2019092814A1/en active Application Filing
- 2017-11-08 JP JP2019551810A patent/JP6723476B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2019092814A1 (en) | 2020-02-06 |
| WO2019092814A1 (en) | 2019-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5698231B2 (en) | Adaptive filter tunable with variable gain transconductance stage | |
| US20060250181A1 (en) | Bandwidth-adjustable filter | |
| US8427230B2 (en) | Current-mode analog baseband apparatus | |
| US6750715B2 (en) | Logarithmic IF amplifier with dynamic large signal bias circuit | |
| US8130056B2 (en) | Thermometer coded attenuator | |
| JP2009246529A (en) | Conversion circuit for converting differential signal into single-phase signal | |
| JP2019041155A (en) | OTA circuit and filter | |
| US8134407B2 (en) | Enhancing dual op-amps for differential connections | |
| US7333790B2 (en) | Method and apparatus for generating arbitrary phase shift using a phase shifter based on adding two perpendicular vectors with variable gains | |
| US20110133837A1 (en) | Variable gain amplifier | |
| JP6723476B2 (en) | Variable gain amplifier | |
| US20180109227A1 (en) | Amplifier with adjustable gain | |
| JP2012009925A (en) | Rssi circuit | |
| US11418161B2 (en) | Transconductance amplifier circuitry | |
| CN108781062B (en) | Variable gain amplifier | |
| US6137832A (en) | Adaptive equalizer | |
| WO2019082866A1 (en) | Phase adjustment circuit and array antenna device | |
| JP2009278526A (en) | Semiconductor integrated circuit device | |
| JP4816477B2 (en) | Amplifier circuit, AGC circuit, and RF receiver | |
| JP2010021826A (en) | Semiconductor integrated circuit | |
| WO2004040755A1 (en) | Filter circuit and radio device | |
| KR100278551B1 (en) | High frequency low noise oscillator | |
| JP2016096497A (en) | Equalizer circuit and semiconductor integrated device | |
| US20060068741A1 (en) | Reducing Noise and Distortion in a Receiver System | |
| JP4322649B2 (en) | Reception device and wireless signal processing semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191108 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191108 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6723476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |