JP6713786B2

JP6713786B2 - Receiver

Info

Publication number: JP6713786B2
Application number: JP2016035145A
Authority: JP
Inventors: 久保　俊一; 俊一久保
Original assignee: THine Electronics Inc
Current assignee: THine Electronics Inc
Priority date: 2016-02-26
Filing date: 2016-02-26
Publication date: 2020-06-24
Anticipated expiration: 2036-02-26
Also published as: JP2017153001A

Description

本発明は、複数チャネルのシリアルデータを受信する受信装置に関するものである。 The present invention relates to a receiving device that receives serial data of a plurality of channels.

複数チャネルのシリアルデータを受信する受信装置は、複数チャネルそれぞれについて受信部を備える。各受信部は、複数チャネルのうち対応するチャネルのシリアルデータを入力して、その入力したシリアルデータに基づいて復元した復元クロックおよび復元データを出力する復元部を含む。このような復元技術はＣＤＲ（Clock Data Recovery）として知られている。受信装置の各チャネルの受信部が復元部を含む構成とすると、受信装置を半導体基板上に形成する場合、必要面積が大きくなり、コストが高くなる。 A receiving device that receives serial data of a plurality of channels includes a receiver for each of the plurality of channels. Each receiving unit includes a restoring unit that inputs serial data of a corresponding channel among a plurality of channels, and outputs a restored clock and restored data restored based on the input serial data. Such restoration technique is known as CDR (Clock Data Recovery). If the receiving unit of each channel of the receiving device includes the restoring unit, when the receiving device is formed on the semiconductor substrate, the required area becomes large and the cost becomes high.

特許文献１に記載された受信装置は、参照クロックを入力して該参照クロックに基づいてサンプリングクロックを生成するＰＬＬ（Phase Lock Loop）を備える。この受信装置の各チャネルの受信部は、ＰＬＬから出力されたサンプリングクロックを用いて、入力したシリアルデータをサンプリングして、そのサンプリングしたデータを復元データとして出力する。このような受信装置を半導体基板上に形成する場合、各受信部の必要面積を小さくすることができる。 The receiving device described in Patent Document 1 includes a PLL (Phase Lock Loop) that inputs a reference clock and generates a sampling clock based on the reference clock. The receiving unit of each channel of this receiving apparatus samples the input serial data using the sampling clock output from the PLL and outputs the sampled data as the restored data. When such a receiver is formed on a semiconductor substrate, the required area of each receiver can be reduced.

米国特許第７０５８１５０号明細書US Patent No. 7058150

しかし、特許文献１に記載された受信装置は、ＰＬＬに与える参照クロックを生成する発振回路を実装基板上に設けることが必要となる。これにより、部品コストが高くなり、実装基板の面積が大きくなって実装基板上のコストが増加する。また、受信装置が画像データをシリアルデータとして受信する場合、送受信される画像データのビットレート（伝送速度）が画像の画素数によって異なることから、そのビットレートに応じて参照クロックの周波数を変更する必要があるが、参照クロックの周波数を変更するには、外部素子（発振回路）を交換する必要があり、この点でもコストが高くなる。 However, the receiving device described in Patent Document 1 needs to provide an oscillating circuit that generates a reference clock to be given to the PLL on the mounting substrate. As a result, the component cost increases, the area of the mounting board increases, and the cost on the mounting board increases. Further, when the receiving device receives the image data as serial data, the bit rate (transmission speed) of the transmitted and received image data differs depending on the number of pixels of the image. Therefore, the frequency of the reference clock is changed according to the bit rate. Although it is necessary to change the frequency of the reference clock, it is necessary to replace the external element (oscillation circuit), which also increases the cost.

本発明は、上記問題点を解消する為になされたものであり、受信する複数チャネルのシリアルデータのビットレートが時間的に一定でない場合であってもコストを低減することができる受信装置を提供することを目的とする。 The present invention has been made to solve the above problems, and provides a receiving apparatus that can reduce the cost even when the bit rates of received serial data of a plurality of channels are not constant in time. The purpose is to do.

本発明の第１態様の受信装置は、複数チャネルのシリアルデータを受信する受信装置であって、(1) 複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックおよび復元データを出力する復元部を含む特定受信部と、(2) 複数チャネルのうちの特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、を備える。 A receiving device according to a first aspect of the present invention is a receiving device for receiving serial data of a plurality of channels, and (1) is provided for any specific channel of a plurality of channels and inputs serial data of the specific channel. Then, a specific receiving unit including a recovery clock and a recovery unit that outputs the recovered data based on the input serial data, and (2) are provided for each channel other than the specific channel among the plurality of channels. Receiving the serial data and outputting the restored data restored based on the input serial data.

また、受信部は、(a) 入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、(b) 復元データとサンプリングクロックとの間で位相を比較する位相比較部と、(c) 位相比較部による位相比較結果に基づいて位相を調整したサンプリングクロックを復元クロックに基づいて生成して出力する位相補間部と、を含む。 In addition, the receiving unit (a) samples the input serial data at the timing indicated by the sampling clock and outputs the sampled data as restored data, and (b) between the restored data and the sampling clock. And (c) a phase interpolator that generates and outputs a sampling clock whose phase is adjusted based on the result of phase comparison by the phase comparator based on the restored clock.

本発明の第２態様の受信装置は、複数チャネルのシリアルデータを受信する受信装置であって、(1) 複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックを出力する復元部を含む特定受信部と、(2) 複数チャネルのうちの特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、を備える。特定受信部および受信部それぞれは、上記と同様のサンプラ、位相比較部および位相補間部を含む。 A receiving device according to a second aspect of the present invention is a receiving device for receiving serial data of a plurality of channels, and (1) is provided for any specific channel of the plurality of channels and inputs serial data of the specific channel. Then, a specific receiving section including a recovery section that outputs a recovered clock that is recovered based on this input serial data, and (2) Provided for each channel other than the specific channel among the multiple channels, and the serial data of each channel is provided. And a receiving unit that outputs the restored data restored based on the input serial data. Each of the specific receiving unit and the receiving unit includes the same sampler, the phase comparing unit, and the phase interpolating unit as described above.

本発明の第３態様の受信装置は、複数チャネルのシリアルデータを受信する受信装置であって、(1) 複数チャネルのうちの何れかのチャネルのシリアルデータに基づいて復元した復元クロックを出力する復元部と、(2) 複数チャネルそれぞれについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、を備える。受信部は、上記と同様のサンプラ、位相比較部および位相補間部を含む。 A receiving device according to a third aspect of the present invention is a receiving device for receiving serial data of a plurality of channels, and (1) outputs a recovered clock recovered based on serial data of any one of the plurality of channels. A restoring unit and (2) a receiving unit which is provided for each of a plurality of channels and which receives the serial data of each channel and outputs the restored data restored based on the input serial data are provided. The reception unit includes the same sampler, the phase comparison unit, and the phase interpolation unit as those described above.

本発明の第３態様の受信装置は、複数チャネルのうちの何れかのチャネルのシリアルデータを選択して、その選択したシリアルデータを復元部に与える選択部を更に備え、復元部が、選択部により与えられたシリアルデータに基づいて復元クロックを出力するのが好適である。このとき、選択部が、複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、複数チャネルのうちの何れかのチャネルのシリアルデータを選択するのが好適である。 The receiving apparatus according to the third aspect of the present invention further includes a selecting unit that selects serial data of any one of a plurality of channels and gives the selected serial data to the restoring unit, and the restoring unit includes the selecting unit. It is preferable to output the recovered clock based on the serial data given by. At this time, it is preferable that the selection unit selects the serial data of any one of the plurality of channels based on the data quality of each of the serial data of the plurality of channels.

本発明の第３態様の受信装置は、複数チャネルそれぞれについて設けられた受信部のうちの何れかの受信部の位相比較部による位相比較結果を選択して、その選択した位相比較結果を復元部に与える選択部を更に備え、復元部が、選択部により与えられた位相比較結果に基づいて復元クロックを出力するのが好適である。このとき、選択部が、複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、複数チャネルそれぞれについて設けられた受信部のうちの何れかの受信部の位相比較部による位相比較結果を選択するのが好適である。 A receiving device according to a third aspect of the present invention selects a phase comparison result by a phase comparison unit of any one of the reception units provided for each of a plurality of channels and restores the selected phase comparison result. It is preferable that the recovery unit further includes a selection unit for outputting the recovery clock based on the phase comparison result provided by the selection unit. At this time, the selection unit selects the phase comparison result by the phase comparison unit of any one of the reception units provided for each of the plurality of channels based on the data quality of each of the serial data of the plurality of channels. It is suitable.

本発明の第１〜第３の態様それぞれにおいて、受信部が、復元クロックを分周した分周クロックを位相補間部に与える分周部を更に含み、位相補間部が、位相比較部による位相比較結果に基づいて位相を調整したサンプリングクロックを分周クロックに基づいて生成して出力するのが好適である。 In each of the first to third aspects of the present invention, the receiving unit further includes a frequency dividing unit that gives a frequency-divided clock obtained by frequency-dividing the recovered clock to the phase interpolating unit, and the phase interpolating unit performs the phase comparison by the phase comparing unit. It is preferable that the sampling clock whose phase is adjusted based on the result is generated and output based on the divided clock.

本発明の受信装置は、受信する複数チャネルのシリアルデータのビットレートが時間的に一定でない場合であってもコストを低減することができる。 The receiver of the present invention can reduce the cost even when the bit rates of the received serial data of a plurality of channels are not constant in time.

図１は、第１実施形態の受信装置１の構成を示す図である。FIG. 1 is a diagram showing a configuration of the receiving device 1 of the first embodiment. 図２は、各受信部１２_ｎのサンプラ２０１および位相比較部２０２の回路の構成例を示す図である。FIG. 2 is a diagram illustrating a circuit configuration example of the sampler 201 and the phase comparison unit 202 of each reception unit 12 _n . 図３は、第２実施形態の受信装置２の構成を示す図である。FIG. 3 is a diagram showing a configuration of the receiving device 2 of the second embodiment. 図４は、特定受信部２１の復元部１０２の構成例を示す図である。FIG. 4 is a diagram illustrating a configuration example of the restoration unit 102 of the specific reception unit 21. 図５は、第３実施形態の受信装置３の構成を示す図である。FIG. 5: is a figure which shows the structure of the receiver 3 of 3rd Embodiment. 図６は、第４実施形態の受信装置４の構成を示す図である。FIG. 6 is a diagram showing the configuration of the receiving device 4 of the fourth embodiment. 図７は、第５実施形態の受信装置５の構成を示す図である。FIG. 7: is a figure which shows the structure of the receiver 5 of 5th Embodiment. 図８は、第６実施形態の受信装置６の構成を示す図である。FIG. 8: is a figure which shows the structure of the receiver 6 of 6th Embodiment.

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 Hereinafter, a mode for carrying out the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description. The present invention is not limited to these exemplifications, but is defined by the scope of the claims, and is intended to include meanings equivalent to the scope of the claims and all modifications within the scope.

（第１実施形態）
図１は、第１実施形態の受信装置１の構成を示す図である。受信装置１は、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置１は、１個の特定受信部１１および(Ｎ−１)個の受信部１２_２〜１２_Ｎを備える。(Ｎ−１)個の受信部１２_２〜１２_Ｎは同様の構成を有する。なお、Ｎは２以上の整数であり、ｎは２以上Ｎ以下の各整数である。Ｎチャネルのうち第１チャネルを特定チャネルとする。 (First embodiment)
FIG. 1 is a diagram showing a configuration of the receiving device 1 of the first embodiment. The receiving device 1 receives N-channel serial data Ser_Data[1] to Ser_Data[N]. Receiving apparatus 1 is provided with one specific receiver 11 and (N-1) pieces of the reception unit ₁₂ 2 to 12 _N. (N-1) pieces of the reception unit ₁₂ 2 to 12 _N have the same configuration. N is an integer of 2 or more, and n is an integer of 2 or more and N or less. The first channel of the N channels is the specific channel.

特定受信部１１は、第１チャネル（特定チャネル）について設けられたものであり、第１チャネルのシリアルデータSer_Data[1]を入力する。特定受信部１１は、復元部１０１を含む。復元部１０１は、第１チャネルのシリアルデータSer_Data[1]を入力して、この入力したシリアルデータSer_Data[1]に基づいて復元した復元クロックRec_Clockおよび復元データRec_Data[1]を出力する。 The specific receiving unit 11 is provided for the first channel (specific channel) and inputs the serial data Ser_Data[1] of the first channel. The specific receiving unit 11 includes a restoring unit 101. The restoration unit 101 inputs the serial data Ser_Data[1] of the first channel and outputs the restored clock Rec_Clock and the restored data Rec_Data[1] restored based on the input serial data Ser_Data[1].

(Ｎ−１)個の受信部１２_２〜１２_Ｎのうちの第ｎの受信部１２_ｎは、第ｎチャネルについて設けられたものであり、第ｎチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部１２_ｎは、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部１２_ｎは、サンプラ２０１、位相比較部２０２および位相補間部２０３を含む。 The (n−1)th receiving unit 12 _{2 to} 12 _N has the n-th receiving unit 12 _n provided for the n-th channel and receives the serial data Ser_Data[n] of the n-th channel. .. Then, the reception unit 12 _n outputs the restored data Rec_Data[n] restored based on the input serial data Ser_Data[n]. The reception unit 12 _n includes a sampler 201, a phase comparison unit 202 and a phase interpolation unit 203.

受信部１２_ｎのサンプラ２０１は、第ｎチャネルのシリアルデータSer_Data[n]を入力するとともに、位相補間部２０３から出力されるサンプリングクロックSmp_Clock[n]を入力する。サンプラ２０１は、サンプリングクロックSmp_Clock[n]が指示するタイミングでシリアルデータSer_Data[n]をサンプリングして、そのサンプリングしたデータを復元データRec_Data[n]として出力する。 The sampler 201 of the receiving unit 12 _n receives the serial data Ser_Data[n] of the nth channel and the sampling clock Smp_Clock[n] output from the phase interpolating unit 203. The sampler 201 samples the serial data Ser_Data[n] at the timing indicated by the sampling clock Smp_Clock[n], and outputs the sampled data as the restored data Rec_Data[n].

受信部１２_ｎの位相比較部２０２は、サンプラ２０１から出力された復元データRec_Data[n]を入力するとともに、位相補間部２０３から出力されるサンプリングクロックSmp_Clock[n]を入力する。位相比較部２０２は、復元データRec_Data[n]とサンプリングクロックSmp_Clock[n]との間で位相を比較する。 The phase comparison unit 202 of the reception unit 12 _n receives the restored data Rec_Data[n] output from the sampler 201 and the sampling clock Smp_Clock[n] output from the phase interpolation unit 203. The phase comparison unit 202 compares the phase between the restored data Rec_Data[n] and the sampling clock Smp_Clock[n].

位相補間部２０３は、位相比較部２０２による位相比較結果に基づいて位相を調整したサンプリングクロックSmp_Clock[n]を、復元クロックRec_Clockに基づいて生成して出力する。位相補間部２０３は、入力した復元クロックRec_Clockに対し２πｍ／Ｍだけ位相シフトしたサンプリングクロックSmp_Clock[n]を生成することができる。なお、Ｍは２以上の整数であり、ｍは０以上Ｍ未満の任意の整数である。 The phase interpolation unit 203 generates and outputs a sampling clock Smp_Clock[n] whose phase is adjusted based on the phase comparison result by the phase comparison unit 202, based on the restored clock Rec_Clock. The phase interpolation unit 203 can generate a sampling clock Smp_Clock[n] that is phase-shifted by 2πm/M with respect to the input restored clock Rec_Clock. Note that M is an integer of 2 or more, and m is any integer of 0 or more and less than M.

図２は、各受信部１２_ｎのサンプラ２０１および位相比較部２０２の回路の構成例を示す図である。この回路は、フリップフロップ３０１〜３０４および排他的論理和回路３０５，３０６を含む。 FIG. 2 is a diagram showing a configuration example of circuits of the sampler 201 and the phase comparison unit 202 of each reception unit 12 _n . This circuit includes flip-flops 301 to 304 and exclusive OR circuits 305 and 306.

フリップフロップ３０１は、シリアルデータSer_Data[n]をサンプリングクロックSmp_Clock[n]の立上りエッジのタイミングでラッチし、そのラッチしたデータを出力する。フリップフロップ３０２は、フリップフロップ３０１から出力されたデータをサンプリングクロックSmp_Clock[n]の立上りエッジのタイミングでラッチし、そのラッチしたデータを出力する。フリップフロップ３０２から出力されたデータは復元データRec_Data[n]である。 The flip-flop 301 latches the serial data Ser_Data[n] at the timing of the rising edge of the sampling clock Smp_Clock[n], and outputs the latched data. The flip-flop 302 latches the data output from the flip-flop 301 at the timing of the rising edge of the sampling clock Smp_Clock[n], and outputs the latched data. The data output from the flip-flop 302 is the restored data Rec_Data[n].

フリップフロップ３０３は、シリアルデータSer_Data[n]をサンプリングクロックSmp_Clock[n]の立下りエッジのタイミングでラッチし、そのラッチしたデータを出力する。フリップフロップ３０４は、フリップフロップ３０３から出力されたデータをサンプリングクロックSmp_Clock[n]の立上りエッジのタイミングでラッチし、そのラッチしたデータを出力する。 The flip-flop 303 latches the serial data Ser_Data[n] at the timing of the falling edge of the sampling clock Smp_Clock[n], and outputs the latched data. The flip-flop 304 latches the data output from the flip-flop 303 at the timing of the rising edge of the sampling clock Smp_Clock[n], and outputs the latched data.

排他的論理和回路３０５は、フリップフロップ３０１，３０２それぞれから出力されたデータを入力し、これら２つのデータの排他的論理和を表すデータを位相補間部２０３へ出力する。排他的論理和回路３０６は、フリップフロップ３０２，３０４それぞれから出力されたデータを入力し、これら２つのデータの排他的論理和を表すデータを位相補間部２０３へ出力する。排他的論理和回路３０５，３０６それぞれから出力されるデータは、復元データRec_Data[n]とサンプリングクロックSmp_Clock[n]との間の位相の前後関係を表す。位相補間部２０３は、排他的論理和回路３０５，３０６それぞれから出力されたデータに基づいて、出力するサンプリングクロックSmp_Clock[n]の位相を調整することができる。 The exclusive OR circuit 305 inputs the data output from each of the flip-flops 301 and 302, and outputs the data representing the exclusive OR of these two data to the phase interpolating unit 203. The exclusive OR circuit 306 inputs the data output from each of the flip-flops 302 and 304, and outputs the data representing the exclusive OR of these two data to the phase interpolating unit 203. The data output from each of the exclusive OR circuits 305 and 306 represents the phase front-back relationship between the restored data Rec_Data[n] and the sampling clock Smp_Clock[n]. The phase interpolator 203 can adjust the phase of the sampling clock Smp_Clock[n] to be output based on the data output from the exclusive OR circuits 305 and 306, respectively.

第１実施形態の受信装置１は、Ｎチャネルのうちの第１チャネルについて設けられた特定受信部１１のみが回路規模が大きい復元部１０１を含み、第１チャネル以外の各チャネルについて設けられた(Ｎ−１)個の受信部１２_２〜１２_Ｎは復元部を含まない。したがって、本実施形態の受信装置１は、半導体基板上に形成する場合、必要面積を小さくすることができ、コストを安価にできる。本実施形態の受信装置１は、入力したシリアルデータに基づいて復元クロックを生成するので、参照クロックが不要であり、この点でもコスト安価にすることができ、また、シリアルデータのビットレートが時間的に変化した場合であっても利用が可能である。 In the receiving device 1 of the first embodiment, only the specific receiving unit 11 provided for the first channel of the N channels includes the restoration unit 101 having a large circuit scale, and is provided for each channel other than the first channel ( N-1) pieces of the reception unit ₁₂ 2 to 12 _N does not include the restoration unit. Therefore, when the receiving device 1 of the present embodiment is formed on a semiconductor substrate, the required area can be reduced and the cost can be reduced. Since the receiving apparatus 1 of the present embodiment generates the recovered clock based on the input serial data, it does not need a reference clock, and also in this respect, the cost can be reduced and the bit rate of the serial data can be reduced. It can be used even when the situation changes.

（第２実施形態）
図３は、第２実施形態の受信装置２の構成を示す図である。受信装置２は、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置２は、１個の特定受信部２１および(Ｎ−１)個の受信部２２_２〜２２_Ｎを備える。(Ｎ−１)個の受信部２２_２〜２２_Ｎは同様の構成を有する。なお、Ｎは２以上の整数であり、ｎは２以上Ｎ以下の各整数である。Ｎチャネルのうち第１チャネルを特定チャネルとする。 (Second embodiment)
FIG. 3 is a diagram showing a configuration of the receiving device 2 of the second embodiment. The receiving device 2 receives N-channel serial data Ser_Data[1] to Ser_Data[N]. The receiving device 2 includes one specific receiving unit 21 and (N-1) receiving units 22 _{2 to} 22 _N. (N-1) number of receiving portions ₂₂ 2 through 22 _N has the same configuration. N is an integer of 2 or more, and n is an integer of 2 or more and N or less. The first channel of the N channels is the specific channel.

特定受信部２１は、第１チャネル（特定チャネル）について設けられたものであり、第１チャネルのシリアルデータSer_Data[1]を入力する。特定受信部２１は、復元部１０２を含む。復元部１０２は、第１チャネルのシリアルデータSer_Data[1]を入力して、この入力したシリアルデータSer_Data[1]に基づいて復元した復元クロックRec_Clockを出力する。また、特定受信部２１は、サンプラ２０１、位相比較部２０２および位相補間部２０３を含む。 The specific receiving unit 21 is provided for the first channel (specific channel) and inputs the serial data Ser_Data[1] of the first channel. The specific reception unit 21 includes a restoration unit 102. The restoration unit 102 inputs the serial data Ser_Data[1] of the first channel, and outputs the restored clock Rec_Clock restored based on the input serial data Ser_Data[1]. The specific receiving unit 21 also includes a sampler 201, a phase comparing unit 202, and a phase interpolating unit 203.

(Ｎ−１)個の受信部２２_２〜２２_Ｎのうちの第ｎの受信部２２_ｎは、第ｎチャネルについて設けられたものであり、第ｎチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部２２_ｎは、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部２２_ｎは、サンプラ２０１、位相比較部２０２および位相補間部２０３を含む。 The (n-1)th receiving unit 22 _{2 to} 22 _N , the n-th receiving unit 22 _n is provided for the n-th channel and inputs the serial data Ser_Data[n] of the n-th channel. .. Then, the reception unit 22 _n outputs the restored data Rec_Data[n] restored based on the input serial data Ser_Data[n]. The reception unit 22 _n includes a sampler 201, a phase comparison unit 202 and a phase interpolation unit 203.

特定受信部２１および各受信部２２_ｎそれぞれに含まれるサンプラ２０１、位相比較部２０２および位相補間部２０３は、第１実施形態におけるそれらと同様のものである。 The sampler 201, the phase comparison unit 202, and the phase interpolation unit 203 included in each of the specific reception unit 21 and each reception unit 22 _n are the same as those in the first embodiment.

図４は、特定受信部２１の復元部１０２の構成例を示す図である。復元部１０２は、位相比較部４０１、ループフィルタ４０２および電圧制御発振器４０３を含む。位相比較部４０１は、シリアルデータSer_Data[1]を入力するとともに、電圧制御発振器４０３から出力される復元クロックRec_Clockを入力する。位相比較部４０１は、シリアルデータSer_Data[1]と復元クロックRec_Clockとの間で位相を比較し、その位相差に応じた値の電気信号をループフィルタ４０２へ出力する。ループフィルタ４０２は、位相比較部４０１から出力された電気信号のうち低周波数成分を選択的に電圧制御発振器４０３へ出力する。電圧制御発振器４０３は、ループフィルタ４０２から出力された電気信号に応じた周波数の復元クロックRec_Clockを出力する。 FIG. 4 is a diagram illustrating a configuration example of the restoration unit 102 of the specific reception unit 21. The restoration unit 102 includes a phase comparison unit 401, a loop filter 402, and a voltage controlled oscillator 403. The phase comparison unit 401 inputs the serial data Ser_Data[1] and the recovery clock Rec_Clock output from the voltage controlled oscillator 403. The phase comparison unit 401 compares the phases of the serial data Ser_Data[1] and the recovered clock Rec_Clock, and outputs an electric signal having a value corresponding to the phase difference to the loop filter 402. The loop filter 402 selectively outputs the low frequency component of the electric signal output from the phase comparison unit 401 to the voltage controlled oscillator 403. The voltage controlled oscillator 403 outputs a restored clock Rec_Clock having a frequency according to the electric signal output from the loop filter 402.

第２実施形態では、第１実施形態の場合と同様の効果を奏する他、以下のような効果をも奏する。ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]それぞれにおいて互いに独立のスペクトラム拡散が施されている場合、復元部１０２のループフィルタ４０２の帯域を十分に小さくしておくのが好ましい。これにより、復元部１０２から出力される復元クロックRec_Clockを、スペクトラム拡散による周波数変調に対して追従しないようにする。一方、特定受信部２１および各受信部２２_ｎそれぞれにおいて、位相補間部２０３が、各チャネルのシリアルデータSer_Data[n]の周波数変調に追従したサンプリングクロックSmp_Clock[n]を生成することができる。このように、第２実施形態の受信装置２は、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]それぞれにおいて互いに独立のスペクトラム拡散が施されている場合にも利用可能である。 The second embodiment has the same effects as those of the first embodiment, and also has the following effects. When the N-channel serial data Ser_Data[1] to Ser_Data[N] are respectively subjected to independent spectrum spreading, it is preferable to make the band of the loop filter 402 of the restoration unit 102 sufficiently small. This prevents the restored clock Rec_Clock output from the restoration unit 102 from following the frequency modulation by spread spectrum. On the other hand, in each of the specific reception unit 21 and each reception unit 22 _n , the phase interpolation unit 203 can generate the sampling clock Smp_Clock[n] that follows the frequency modulation of the serial data Ser_Data[n] of each channel. As described above, the receiving device 2 according to the second embodiment can be used even when the N-channel serial data Ser_Data[1] to Ser_Data[N] are respectively subjected to independent spectrum spreading.

（第３実施形態）
図５は、第３実施形態の受信装置３の構成を示す図である。受信装置３は、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置３は、Ｎ個の受信部３２_１〜３２_Ｎ、復元部３３および選択部３４を備える。Ｎ個の受信部３２_１〜３２_Ｎは同様の構成を有する。なお、Ｎは２以上の整数であり、ｎは１以上Ｎ以下の各整数である。 (Third Embodiment)
FIG. 5: is a figure which shows the structure of the receiver 3 of 3rd Embodiment. The receiving device 3 receives N-channel serial data Ser_Data[1] to Ser_Data[N]. The receiving device 3 includes N receiving units 32 _{1 to} 32 _N , a restoring unit 33, and a selecting unit 34. The N receivers 32 _{1 to} 32 _N have the same configuration. N is an integer of 2 or more, and n is an integer of 1 or more and N or less.

受信部３２_１〜３２_Ｎのうちの第ｎの受信部３２_ｎは、第ｎチャネルについて設けられたものであり、第ｎチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部３２_ｎは、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部３２_ｎは、サンプラ２０１、位相比較部２０２および位相補間部２０３を含む。これらサンプラ２０１、位相比較部２０２および位相補間部２０３は、第１実施形態におけるそれらと同様のものである。 The n-th receiving unit 32 _n of the receiving units 32 _{1 to} 32 _N is provided for the n-th channel and inputs the serial data Ser_Data[n] of the n-th channel. Then, the receiving unit 32 _n outputs the restored data Rec_Data[n] restored based on the input serial data Ser_Data[n]. The reception unit 32 _n includes a sampler 201, a phase comparison unit 202 and a phase interpolation unit 203. The sampler 201, the phase comparison unit 202, and the phase interpolation unit 203 are the same as those in the first embodiment.

復元部３３は、Ｎチャネルのうちの何れかのチャネルのシリアルデータを入力し、この入力したシリアルデータに基づいて復元した復元クロックRec_Clockを出力する。この復元部３３は、第２実施形態における復元部１０２と同様の構成を有する。復元部３３は、Ｎチャネルのうちの何れかの固定されたチャネルのシリアルデータを入力してもよいが、Ｎチャネルのうちから選択されたチャネルのシリアルデータを入力するのが好ましい。 The restoration unit 33 inputs the serial data of any one of the N channels, and outputs the restored clock Rec_Clock restored based on the input serial data. The restoration unit 33 has the same configuration as the restoration unit 102 in the second embodiment. The restoration unit 33 may input the serial data of any fixed channel of the N channels, but it is preferable to input the serial data of the channel selected from the N channels.

選択部３４は、Ｎチャネルのうちの何れかのチャネルのシリアルデータを選択して、その選択したシリアルデータを復元部３３に与える。この選択に際しては、Ｎチャネルのうち現にデータ入力があるチャネルのシリアルデータを選択するのが好適であり、また、その中でもデータ品質が良好なシリアルデータを選択するのが好適である。データ品質は例えば信号レベルの大きさやアイの大きさである。復元部３３は、選択部３４により与えられたシリアルデータに基づいて復元クロックRec_Clockを生成し、その復元クロックRec_Clockを受信部３２_１〜３２_Ｎへ与える。 The selection unit 34 selects the serial data of any one of the N channels and supplies the selected serial data to the restoration unit 33. At the time of this selection, it is preferable to select the serial data of the channel in which the data is currently input among the N channels, and it is also preferable to select the serial data having good data quality among them. The data quality is, for example, the size of a signal level or the size of an eye. The restoration unit 33 generates a restoration clock Rec_Clock based on the serial data given by the selection unit 34, and gives the restoration clock Rec_Clock to the reception units 32 _{1 to} 32 _N.

第３実施形態では、第２実施形態の場合と同様の効果を奏する他、以下のような効果をも奏する。第１実施形態および第２実施形態では第１チャネル（特定チャネル）にデータ入力がある必要があるのに対して、第３実施形態では、そのような制約がなく、何れかのチャネルにデータ入力があればよい。また、第３実施形態では、データ品質が良好なシリアルデータに基づいて復元した復元クロックRec_Clockを出力することができるので、受信エラーを低減することができる。 The third embodiment has the same effects as those of the second embodiment, and also has the following effects. In the first and second embodiments, it is necessary to input data to the first channel (specific channel), whereas in the third embodiment, there is no such restriction, and data input to any channel. Is all you need. Further, in the third embodiment, since the restored clock Rec_Clock restored based on the serial data having good data quality can be output, it is possible to reduce the reception error.

（第４実施形態）
図６は、第４実施形態の受信装置４の構成を示す図である。受信装置４は、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置４は、Ｎ個の受信部４２_１〜４２_Ｎ、復元部４３および選択部４４を備える。Ｎ個の受信部４２_１〜４２_Ｎは同様の構成を有する。なお、Ｎは２以上の整数であり、ｎは１以上Ｎ以下の各整数である。 (Fourth Embodiment)
FIG. 6 is a diagram showing the configuration of the receiving device 4 of the fourth embodiment. The receiving device 4 receives N-channel serial data Ser_Data[1] to Ser_Data[N]. The reception device 4 includes N reception units 42 _{1 to} 42 _N , a restoration unit 43, and a selection unit 44. The N receiving units 42 _{1 to} 42 _N have the same configuration. N is an integer of 2 or more, and n is an integer of 1 or more and N or less.

受信部４２_１〜４２_Ｎのうちの第ｎの受信部４２_ｎは、第ｎチャネルについて設けられたものであり、第ｎチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部４２_ｎは、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部４２_ｎは、サンプラ２０１、位相比較部２０２および位相補間部２０３を含む。これらサンプラ２０１、位相比較部２０２および位相補間部２０３は、第１実施形態におけるそれらと同様のものである。 The n-th receiving unit 42 _n of the receiving units 42 _{1 to} 42 _N is provided for the n-th channel and inputs the serial data Ser_Data[n] of the n-th channel. Then, the reception unit 42 _n outputs the restored data Rec_Data[n] restored based on the input serial data Ser_Data[n]. The reception unit 42 _n includes a sampler 201, a phase comparison unit 202 and a phase interpolation unit 203. The sampler 201, the phase comparison unit 202, and the phase interpolation unit 203 are the same as those in the first embodiment.

復元部４３は、Ｎ個の受信部４２_１〜４２_Ｎのうちの何れかの受信部４２_ｎの位相比較部２０２による位相比較結果を入力し、この入力した位相比較結果に基づいて復元した復元クロックRec_Clockを出力する。この復元部４３は、第２実施形態における復元部１０２の構成から位相比較部４０１を取り除いた構成とすることができる。復元部４３は、Ｎチャネルのうちの何れかの固定されたチャネルの位相比較結果を入力してもよいが、Ｎチャネルのうちから選択されたチャネルの位相比較結果を入力するのが好ましい。 Restoration unit 43 receives the phase comparison result by N reception portion 42 _1-42 either receiver 42 _n of the phase comparator 202 of the _N, restored on the basis of the inputted phase comparison result restore Outputs clock Rec_Clock. The restoration unit 43 can be configured by removing the phase comparison unit 401 from the configuration of the restoration unit 102 in the second embodiment. The restoration unit 43 may input the phase comparison result of any fixed channel among the N channels, but preferably inputs the phase comparison result of the channel selected from the N channels.

選択部４４は、Ｎ個の受信部４２_１〜４２_Ｎのうちの何れかの受信部４２_ｎの位相比較部２０２による位相比較結果を選択して、その選択した位相選択結果を復元部４３に与える。この選択に際しては、Ｎチャネルのうち現にデータ入力があるチャネルのシリアルデータを選択するのが好適である。復元部４３は、選択部４４により与えられた位相比較結果に基づいて復元クロックRec_Clockを生成し、その復元クロックRec_Clockを受信部４２_１〜４２_Ｎへ与える。 Selector 44 selects the phase comparison result by N reception portion 42 _1-42 either receiver 42 _n of the phase comparator 202 of the _N, the restoring unit 43 to the selected phase selection results give. At the time of this selection, it is preferable to select the serial data of the channel for which data is currently input among the N channels. The restoration unit 43 generates the restored clock Rec_Clock based on the phase comparison result given by the selection unit 44, and gives the restored clock Rec_Clock to the reception units 42 _{1 to} 42 _N.

第４実施形態では、第３実施形態の場合と同様の効果を奏する他、復元部４３が位相比較部を含む必要がないので、復元部４３の回路規模を小さくすることができる。 In the fourth embodiment, in addition to the same effect as in the third embodiment, the restoration unit 43 does not need to include the phase comparison unit, so that the circuit scale of the restoration unit 43 can be reduced.

（第５実施形態）
図７は、第５実施形態の受信装置５の構成を示す図である。受信装置５は、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置５は、Ｎ個の受信部５２_１〜５２_Ｎ、復元部５３および選択部５４を備える。Ｎ個の受信部５２_１〜５２_Ｎは同様の構成を有する。なお、Ｎは２以上の整数であり、ｎは１以上Ｎ以下の各整数である。 (Fifth Embodiment)
FIG. 7: is a figure which shows the structure of the receiver 5 of 5th Embodiment. The receiving device 5 receives N-channel serial data Ser_Data[1] to Ser_Data[N]. The receiving device 5 includes N receiving units 52 _{1 to} 52 _N , a restoring unit 53, and a selecting unit 54. The N receiving units 52 _{1 to} 52 _N have the same configuration. N is an integer of 2 or more, and n is an integer of 1 or more and N or less.

受信部５２_１〜５２_Ｎのうちの第ｎの受信部５２_ｎは、第ｎチャネルについて設けられたものであり、第ｎチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部５２_ｎは、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部５２_ｎは、サンプラ２０１、位相比較部２０２および位相補間部２０３を含む。これらサンプラ２０１、位相比較部２０２および位相補間部２０３は、第１実施形態におけるそれらと同様のものである。 Receiving unit 52 _n of the n of the receiving unit 52 ₁ to 52 _N, which has provided for the first n-channel, inputs the serial data Ser_Data [n] of the n-channel. Then, the reception unit 52 _n outputs the restored data Rec_Data[n] restored based on the input serial data Ser_Data[n]. The receiving unit 52 _n includes a sampler 201, a phase comparing unit 202 and a phase interpolating unit 203. The sampler 201, the phase comparison unit 202, and the phase interpolation unit 203 are the same as those in the first embodiment.

復元部５３は、Ｎチャネルのうちの何れかのチャネルのシリアルデータを入力するとともに、Ｎ個の受信部５２_１〜５２_Ｎのうちの何れかの受信部５２_ｎの位相比較部２０２による位相比較結果を入力する。復元部５３は、この入力したシリアルデータおよび位相比較結果に基づいて復元した復元クロックRec_Clockを出力する。復元部５３は、Ｎチャネルのうちの何れかの固定されたチャネルのシリアルデータおよび位相比較結果を入力してもよいが、Ｎチャネルのうちから選択されたチャネルのシリアルデータおよび位相比較結果を入力するのが好ましい。 Restoring unit 53 inputs the serial data of one channel of the N channel, the phase comparison by N reception portion 52 _1-52 either receiver 52 _n of the phase comparator 202 of the _N Enter the result. The restoration unit 53 outputs the restored clock Rec_Clock restored based on the input serial data and the phase comparison result. The restoration unit 53 may input the serial data and the phase comparison result of any fixed channel among the N channels, but inputs the serial data and the phase comparison result of the channel selected from the N channels. Preferably.

選択部５４は、Ｎチャネルのうちの何れかのチャネルのシリアルデータを選択するとともに、Ｎ個の受信部５２_１〜５２_Ｎのうちの何れかの受信部の位相比較部２０２による位相比較結果を選択して、その選択したシリアルデータおよび位相選択結果を復元部５３に与える。このシリアルデータの選択に際しては、Ｎチャネルのうち現にデータ入力があるチャネルのシリアルデータを選択するのが好適であり、また、その中でもデータ品質が良好なシリアルデータを選択するのが好適である。復元部５３は、選択部５４により与えられたシリアルデータおよび位相比較結果に基づいて復元クロックRec_Clockを生成し、その復元クロックRec_Clockを受信部５２_１〜５２_Ｎへ与える。 The selection unit 54 selects the serial data of any one of the N channels, and displays the phase comparison result by the phase comparison unit 202 of any of the _N reception units 52 _{1 to} 52 _N. The selected serial data and the phase selection result are selected and given to the restoration unit 53. When selecting the serial data, it is preferable to select the serial data of the channel in which the data is currently input among the N channels, and it is preferable to select the serial data having good data quality among them. The restoration unit 53 generates a restored clock Rec_Clock based on the serial data and the phase comparison result given by the selection unit 54, and gives the restored clock Rec_Clock to the reception units 52 ₁ to 52 _N.

第５実施形態では、第４実施形態と同様の効果を奏する。 The fifth embodiment has the same effects as the fourth embodiment.

（第６実施形態）
図８は、第６実施形態の受信装置６の構成を示す図である。受信装置６は、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置６は、Ｎ個の受信部６２_１〜６２_Ｎ、復元部６３および選択部６４を備える。Ｎ個の受信部６２_１〜６２_Ｎは同様の構成を有する。なお、Ｎは２以上の整数であり、ｎは１以上Ｎ以下の各整数である。 (Sixth Embodiment)
FIG. 8: is a figure which shows the structure of the receiver 6 of 6th Embodiment. The reception device 6 receives N-channel serial data Ser_Data[1] to Ser_Data[N]. The receiving device 6 includes N receiving units 62 _{1 to} 62 _N , a restoring unit 63, and a selecting unit 64. The N receiving units 62 _{1 to} 62 _N have the same configuration. N is an integer of 2 or more, and n is an integer of 1 or more and N or less.

第６実施形態における復元部６３は、第５実施形態における復元部５３と同じ構成を有する。第６実施形態における選択部６４は、第５実施形態における選択部５４と同じ構成を有する。第６実施形態における受信部６２_ｎは、第５実施形態における受信部５２_ｎの構成と比較すると、分周部２０４を更に含む点で相違する。分周部２０４は、復元部６３から出力された復元クロックRec_Clockを分周した分周クロックを位相補間部２０３に与える。分周部２０４における分周比は可変であるのが好適である。分周部２０４はフラクショナル分周器であってもよい。 The restoration unit 63 in the sixth embodiment has the same configuration as the restoration unit 53 in the fifth embodiment. The selection unit 64 in the sixth embodiment has the same configuration as the selection unit 54 in the fifth embodiment. The receiving unit 62 _n in the sixth embodiment is different from the receiving unit 52 _n in the fifth embodiment in that it further includes a frequency _dividing unit 204. The frequency dividing unit 204 gives a frequency-divided clock obtained by frequency-dividing the restored clock Rec_Clock output from the restoring unit 63 to the phase interpolating unit 203. It is preferable that the frequency division ratio in the frequency divider 204 is variable. The frequency divider 204 may be a fractional frequency divider.

第６実施形態では、第５実施形態の場合と同様の効果を奏する他、ＮチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]の間でビットレートが一定でない場合であっても利用が可能である。 In the sixth embodiment, the same effect as that of the fifth embodiment is obtained, and it can be used even when the bit rate is not constant between the N-channel serial data Ser_Data[1] to Ser_Data[N]. Is.

なお、第１〜第５の実施形態においても、各受信部が分周部を含んでいてもよい。 In addition, also in the first to fifth embodiments, each receiving unit may include a frequency dividing unit.

１〜６…受信装置、１１…特定受信部、１２_２〜１２_Ｎ…受信部、２１…特定受信部、２２_２〜２２_Ｎ…受信部、３２_１〜３２_Ｎ…受信部、３３…復元部、３４…選択部、４２_１〜４２_Ｎ…受信部、４３…復元部、４４…選択部、５２_１〜５２_Ｎ…受信部、５３…復元部、５４…選択部、６２_１〜６２_Ｎ…受信部、６３…復元部、６４…選択部、１０１，１０２…復元部、２０１…サンプラ、２０２…位相比較部、２０３…位相補間部、２０４…分周部。 1-6 ... receiving device, 11 ... specific receiver, ₁₂ 2 to 12 N _... receiving unit, 21 ... specific receiver, ₂₂ 2 through 22 N _... receiving unit, ₃₂ 1 to 32 N _... receiving unit, 33 ... recovery unit , 34... selection unit, 42 _{1 to} 42 _N ... reception unit, 43... restoration unit, 44... selection unit, 52 _{1 to} 52 _N ... reception unit, 53... restoration unit, 54... selection unit, 62 _{1 to} 62 _N ... Reception unit, 63... Restoration unit, 64... Selection unit, 101, 102... Restoration unit, 201... Sampler, 202... Phase comparison unit, 203... Phase interpolation unit, 204... Frequency division unit.

Claims

A receiving device for receiving serial data of a plurality of channels,
Specific reception provided for any specific channel of the plurality of channels, including a recovery clock for inputting serial data of the specific channel and outputting the recovered clock and the recovered data based on the input serial data Department,
A receiving unit that is provided for each channel other than the specific channel of the plurality of channels, inputs serial data of each channel, and outputs restored data restored based on the input serial data,
Equipped with
The receiving unit,
A sampler that samples the input serial data at the timing indicated by the sampling clock and outputs the sampled data as restored data,
A phase comparison unit that compares the phase between the restored data and the sampling clock;
A phase interpolator that generates and outputs the sampling clock whose phase is adjusted based on the result of phase comparison by the phase comparator based on the recovered clock;
including,
Receiver.

A receiving device for receiving serial data of a plurality of channels,
A specific receiving unit that is provided for any specific channel of the plurality of channels, receives the serial data of the specific channel, and outputs a recovered clock that is recovered based on the input serial data,
A receiving unit that is provided for each channel other than the specific channel of the plurality of channels, inputs serial data of each channel, and outputs restored data restored based on the input serial data,
Equipped with
Each of the specific receiving unit and the receiving unit,
A sampler that samples the input serial data at the timing indicated by the sampling clock and outputs the sampled data as restored data,
A phase comparison unit that compares the phase between the restored data and the sampling clock;
A phase interpolator that generates and outputs the sampling clock whose phase is adjusted based on the result of phase comparison by the phase comparator based on the recovered clock;
including,
Receiver.

A receiving device for receiving serial data of a plurality of channels,
A restoration unit for outputting a restored clock restored based on serial data of any one of the plurality of channels;
A receiving unit which is provided for each of the plurality of channels, inputs serial data of each channel, and outputs restored data restored based on the input serial data;
A selection unit that selects serial data of any one of the plurality of channels based on the data quality at the time of receiving each of the serial data of the plurality of channels, and applies the selected serial data to the restoration unit;
Equipped with
The restoration unit outputs a restoration clock based on the serial data given by the selection unit,
The receiving unit,
A sampler that samples the input serial data at the timing indicated by the sampling clock and outputs the sampled data as restored data,
A phase comparison unit that compares the phase between the restored data and the sampling clock;
A phase interpolator that generates and outputs the sampling clock whose phase is adjusted based on the result of phase comparison by the phase comparator based on the recovered clock;
including,
Receiver.

A receiving device for receiving serial data of a plurality of channels,
A restoration unit for outputting a restored clock restored based on serial data of any one of the plurality of channels;
A receiving unit which is provided for each of the plurality of channels, inputs serial data of each channel, and outputs restored data restored based on the input serial data;
Based on the data quality at the time of receiving the serial data of each of the plurality of channels, a phase comparison result by any one of the receiving units provided for each of the plurality of channels is selected, and the selected phase comparison is performed. A selection unit for giving the result to the restoration unit,
Equipped with
The restoration unit outputs a restoration clock based on the phase comparison result given by the selection unit,
The receiving unit,
A sampler that samples the input serial data at the timing indicated by the sampling clock and outputs the sampled data as restored data,
A phase comparison unit that compares the phase between the restored data and the sampling clock;
A phase interpolator that generates and outputs the sampling clock whose phase is adjusted based on the result of phase comparison by the phase comparator based on the recovered clock;
including,
Receiver.

The receiving unit further includes a frequency dividing unit that provides the phase interpolating unit with a divided clock obtained by dividing the recovered clock,
The phase interpolator generates and outputs the sampling clock whose phase is adjusted based on the result of phase comparison by the phase comparator based on the divided clock,
Receiving apparatus according to any one of claims 1-4.