JP6702270B2 - Evaluation method of semiconductor substrate - Google Patents
Evaluation method of semiconductor substrate Download PDFInfo
- Publication number
- JP6702270B2 JP6702270B2 JP2017122110A JP2017122110A JP6702270B2 JP 6702270 B2 JP6702270 B2 JP 6702270B2 JP 2017122110 A JP2017122110 A JP 2017122110A JP 2017122110 A JP2017122110 A JP 2017122110A JP 6702270 B2 JP6702270 B2 JP 6702270B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- leakage current
- time
- reverse
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 75
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000011156 evaluation Methods 0.000 title description 21
- 206010047571 Visual impairment Diseases 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 14
- 238000003384 imaging method Methods 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 230000002238 attenuated effect Effects 0.000 claims description 8
- 238000005259 measurement Methods 0.000 description 46
- 235000012431 wafers Nutrition 0.000 description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 15
- 229910052799 carbon Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 230000010354 integration Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体基板の評価方法に関する。 The present invention relates to a semiconductor substrate evaluation method.
メモリ、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコンウェーハにも高品質化が要求され、これに対応した各種シリコンウェーハが開発されている。特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要であり、その改善策として、１）不活性ガス又は水素を含む雰囲気中で高温熱処理したアニールウェーハ、２）引き上げ条件の改善によりグロウ・イン（Ｇｒｏｗｎ−ｉｎ）欠陥を低減した無欠陥ポリシュドウェーハ、３）エピタキシャル成長を行ったエピタキシャルウェーハ等が開発されている。 With the miniaturization and higher performance of semiconductor devices such as solid-state imaging devices such as memories and CCDs (Charge-Coupled Devices), higher quality is required for silicon wafers as materials in order to improve the product yield of these devices. Therefore, various silicon wafers corresponding to this have been developed. In particular, the crystallinity of the surface layer of the wafer, which is presumed to directly affect the product characteristics, is important. To improve it, 1) annealed wafers that have been heat-treated at high temperature in an atmosphere containing inert gas or hydrogen, 2) pulling Defect-free polished wafers in which grown-in defects have been reduced by improving the conditions, 3) epitaxially grown epitaxial wafers and the like have been developed.
従来のシリコンウェーハの表面品質の電気的特性評価法としては、酸化膜耐圧（ＧＯＩ：Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）評価が用いられてきた。これは、シリコン表面に熱酸化によりゲート酸化膜を形成し、この上に電極を形成することで絶縁体であるシリコン酸化膜に電気的ストレスを印加し、この絶縁度合いによりシリコンウェーハの表面品質を評価するものである。すなわち、もとのシリコンウェーハの表面に欠陥や金属不純物が存在すると、これが熱酸化によりシリコン酸化膜に取り込まれたり、表面形状に応じた酸化膜が形成され、不均一な絶縁体になるなどすることで、欠陥、不純物が存在すると絶縁性が低下することからシリコン表面品質を評価するものである。 As a conventional method for evaluating the electrical characteristics of the surface quality of a silicon wafer, oxide film withstand voltage (GOI) evaluation has been used. This is because a gate oxide film is formed on the silicon surface by thermal oxidation, and an electrode is formed on this to apply electrical stress to the silicon oxide film, which is an insulator. Evaluate. That is, if defects or metal impurities are present on the surface of the original silicon wafer, they are taken into the silicon oxide film by thermal oxidation, or an oxide film corresponding to the surface shape is formed, resulting in a non-uniform insulator. Thus, the presence of defects and impurities lowers the insulating property, so the silicon surface quality is evaluated.
これは、実デバイスにおいては、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のゲート酸化膜の信頼性評価であり、これの改善に向けていろいろなウェーハの開発が行われた。しかしながら、ＧＯＩ評価で問題がなくても、デバイス歩留まりが低下するということは当然あり得、特に近年、デバイスの高集積化に伴い、このような事象が数多くなってきている。とりわけ固体撮像素子においては、例えば、ウェーハ起因のリーク電流を低減することが暗電流低減及び感度向上につながり、最終的に素子特性向上に寄与することになる。 This is a reliability evaluation of a gate oxide film of a MOSFET (metal-oxide-semiconductor field-effect transistor) in an actual device, and various wafers have been developed to improve the reliability. However, even if there is no problem in GOI evaluation, it is possible that the device yield will decrease, and in recent years, in particular, with the high integration of devices, many such events have been occurring. Particularly in a solid-state imaging device, for example, reducing the leak current caused by the wafer leads to a reduction in dark current and an improvement in sensitivity, and eventually contributes to an improvement in device characteristics.
また、金属汚染を原因とする場合は、近年の素子高性能化に伴い、微量金属が影響するようになってきた。化学分析を行った結果においては、高感度化の取り組みにより各種微量金属が検出されるようになってきているが、化学分析にて検出される金属元素のうちどの金属が一番大きく実際の素子、接合リークに影響を及ぼしているかは、把握が非常に困難であるのが現状である。また金属不純物分析は、例えばウェーハ表面をエッチングし、該エッチング液を分析するため、ウェーハ表面の情報を代表して分析する手法であり、面内分布についての情報は一般的には得ることができない。一方、逆方向リーク電流特性の評価においては、シリコン基板表面に多数のｐｎ接合を形成しそれぞれの逆方向リーク電流を求めることで、基板面内でのリーク分布を得ることができる。 In addition, when metal contamination is the cause, trace metals have come to influence the performance of devices in recent years. In the results of chemical analysis, various trace metals have been detected due to efforts to improve sensitivity, but which of the metal elements detected by chemical analysis is the largest, the actual element At present, it is very difficult to understand whether or not the junction leak is affected. Further, the metal impurity analysis is a method of analyzing the etching solution as a representative of the information on the wafer surface, for example, by etching the wafer surface, and information about the in-plane distribution cannot be generally obtained. .. On the other hand, in the evaluation of the reverse leakage current characteristic, a leak distribution in the substrate surface can be obtained by forming a large number of pn junctions on the surface of the silicon substrate and determining the respective reverse leakage currents.
ＣＣＤやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）イメージセンサー等の固体撮像素子は、入射した光により生成した電子正孔対から生じた電荷を取り出す方法はそれぞれ異なるが、光を電荷に変換（光電変換）する原理は同様であり、ｐｎ接合を形成し、空乏層を構造として持つことになる。このとき、光が入射していないにも関わらず、欠陥や不純物の存在により、空乏層内で電子正孔対が生成し電荷が生じてしまう現象を白キズ、又は暗電流と呼んでいる。 Solid-state imaging devices such as CCDs and CMOS (Complementary MOS) image sensors have different methods of extracting charges generated from electron-hole pairs generated by incident light, but the principle of converting light into charges (photoelectric conversion) is Similarly, a pn junction is formed and a depletion layer is provided as a structure. At this time, a phenomenon in which electron-hole pairs are generated and charges are generated in the depletion layer due to the presence of defects and impurities despite the absence of incident light is called white scratch or dark current.
この固体撮像素子における暗電流測定は、ｐｎ接合を形成したウェーハの逆方向リーク電流特性を評価することで可能である。これにより、暗電流の原因の推定や、材料開発における改善指標の一つとして利用することができる。 The dark current measurement in this solid-state imaging device can be performed by evaluating the reverse leakage current characteristic of the wafer having the pn junction formed therein. This makes it possible to estimate the cause of dark current and use it as one of the improvement indexes in material development.
また、固体撮像素子へ材料特性が影響するものとして、暗電流以外にも、残像特性が知られている。残像特性が材料、特に基板と密接な関係があることは知られていたが（非特許文献１）、基板の何が影響するかはあまり明確ではなかった。例えば非特許文献１においては、シリコン基板とエピタキシャル層との界面が影響すると述べられているが、基板の何が具体的に影響するのかについては記載がない。
In addition to the dark current, an afterimage characteristic is known as a material characteristic that affects the solid-state imaging device. Although it has been known that the afterimage characteristics are closely related to the material, particularly the substrate (Non-Patent Document 1), it is not clear what influence the substrate has. For example, Non-Patent
ところが近年になって、残像特性の研究が進み、非特許文献２及び非特許文献３にあるように、基板の酸素（非特許文献２及び非特許文献３では、酸素とボロンの複合体）が残像特性に影響することがわかった。このように残像特性への基板の影響が明確になってきたことで、基板特性評価のためには、暗電流評価に該当する逆方向リーク電流評価以外に、残像特性に対応する新しい基板特性評価方法も必要となってきた。
However, in recent years, research on afterimage characteristics has progressed, and as described in
その上、従来は基板特性評価に実素子作りが必須であり、ウェーハ状態での評価は困難であった。 Moreover, conventionally, it was difficult to evaluate the characteristics of the wafer in the wafer state because it was essential to make an actual device for evaluating the substrate characteristics.
本発明は上記問題点に鑑みてなされたもので、ＣＣＤ、ＣＭＯＳイメージセンサー等の高歩留まりが要求される製品に使用される半導体基板の暗電流特性、残像特性に対応する特性を基板レベルで測定することで、半導体基板の高品質化に寄与することを目的とする。 The present invention has been made in view of the above problems, and measures the characteristics corresponding to dark current characteristics and afterimage characteristics of a semiconductor substrate used in products such as CCDs and CMOS image sensors that require high yields at the substrate level. By doing so, it is intended to contribute to the improvement of the quality of the semiconductor substrate.
上記目的を達成するために、本発明は、半導体基板の表面近傍の電気的特性を評価するための半導体基板の評価方法であって、
前記半導体基板の表面近傍にｐｎ接合を形成する工程と、
前記半導体基板表面に光照射を行う装置及び照射する光の光量を測定する装置を設けたウェーハチャック上に前記半導体基板を搭載する工程と、
前記半導体基板表面に所定時間光照射を行う工程と、
少なくとも光照射をオフにすると同時に前記ｐｎ接合の逆方向リーク電流を経時的に測定する工程、
を有する半導体基板の評価方法を提供する。
In order to achieve the above object, the present invention is a semiconductor substrate evaluation method for evaluating the electrical characteristics of the surface vicinity of the semiconductor substrate,
Forming a pn junction near the surface of the semiconductor substrate;
Mounting the semiconductor substrate on a wafer chuck provided with a device for irradiating the surface of the semiconductor substrate and a device for measuring the amount of light to be irradiated,
Irradiating the surface of the semiconductor substrate with light for a predetermined time,
At least turning off the light irradiation and simultaneously measuring the reverse leakage current of the pn junction with time;
There is provided a method for evaluating a semiconductor substrate having:
このような工程を含む本発明の評価方法であれば、ＣＣＤ、ＣＭＯＳイメージセンサー等の高歩留まりが要求される製品に使用される半導体基板の逆方向リーク電流特性を基板レベルで測定することができる。 With the evaluation method of the present invention including such steps, it is possible to measure the reverse leakage current characteristic of a semiconductor substrate used in products such as CCDs and CMOS image sensors that require high yields at the substrate level. ..
また、測定した前記逆方向リーク電流について、光照射をオフにした直後に逆方向リーク電流値が減衰するときの勾配と、前記逆方向リーク電流値が減衰した後、変化が見られなくなったときの逆方向リーク電流値を、それぞれ評価することが好ましい。 Regarding the measured reverse leakage current, when the reverse leakage current value is attenuated immediately after turning off the light irradiation, and when the reverse leakage current value is attenuated and no change is observed. It is preferable to evaluate the reverse leak current value of each.
このように、光照射をオフにした直後に逆方向リーク電流値が減衰するときの勾配と、逆方向リーク電流値が減衰した後、変化が見られなくなったときの逆方向リーク電流値を評価することによって、半導体基板を好適に評価することができる。 In this way, the slope when the reverse leakage current value is attenuated immediately after turning off the light irradiation and the reverse leakage current value when there is no change after the reverse leakage current value is attenuated are evaluated. By doing so, the semiconductor substrate can be favorably evaluated.
更に、前記半導体基板として固体撮像素子用の半導体基板を用い、前記光照射をオフにした直後に逆方向リーク電流値が減衰するときの勾配により固体撮像素子の残像特性を評価し、前記変化が見られなくなったときの逆方向リーク電流値により固体撮像素子の暗電流特性を評価することが好ましい。 Furthermore, using a semiconductor substrate for a solid-state image sensor as the semiconductor substrate, the afterimage characteristic of the solid-state image sensor is evaluated by the gradient when the reverse leakage current value is attenuated immediately after turning off the light irradiation, and the change is It is preferable to evaluate the dark current characteristic of the solid-state imaging device by the reverse leakage current value when it is no longer visible.
本発明の半導体基板の評価方法は、このような固体撮像素子用の半導体基板の暗電流特性、残像特性を評価する際に好適に用いることができる。 The semiconductor substrate evaluation method of the present invention can be suitably used when evaluating dark current characteristics and afterimage characteristics of such a semiconductor substrate for a solid-state imaging device.
以上のように、本発明の半導体基板の評価方法であれば、ＣＣＤ、ＣＭＯＳイメージセンサー等で懸念される半導体基板の逆方向リーク電流を起因とする暗電流特性及び残像特性不良を、簡便かつ高精度で評価することが可能になり、高品質な半導体基板を提供することが可能となる。 As described above, according to the semiconductor substrate evaluation method of the present invention, the dark current characteristic and the residual image characteristic defect due to the reverse leakage current of the semiconductor substrate, which is of concern in CCDs, CMOS image sensors and the like, can be easily and easily reduced. It becomes possible to evaluate with high accuracy, and it becomes possible to provide a high quality semiconductor substrate.
上記のように、ＣＣＤ、ＣＭＯＳイメージセンサー等の高歩留まりが要求される製品に使用される半導体基板の暗電流特性、残像特性に対応する特性を基板レベルで測定することができる半導体基板の評価方法が求められていた。 As described above, a semiconductor substrate evaluation method capable of measuring at a substrate level the characteristics corresponding to the dark current characteristics and the afterimage characteristics of a semiconductor substrate used in products requiring high yield such as CCD and CMOS image sensor. Was required.
本発明者らは、上記目的を達成するために鋭意検討を行った結果、半導体基板の表面近傍の電気的特性を評価するための半導体基板の評価方法であって、
半導体基板の表面近傍にｐｎ接合を形成する工程と、
半導体基板表面に光照射を行う装置及び照射する光の光量を測定する装置を設けたウェーハチャック上に半導体基板を搭載する工程と、
半導体基板表面に所定時間光照射を行う工程と、
少なくとも光照射をオフにすると同時にｐｎ接合の逆方向リーク電流を経時的に測定する工程、
を有する半導体基板の評価方法であれば、上記課題を解決できることを見出し、本発明を完成させた。
The present inventors have conducted extensive studies in order to achieve the above object, a semiconductor substrate evaluation method for evaluating the electrical characteristics of the surface vicinity of the semiconductor substrate,
A step of forming a pn junction near the surface of the semiconductor substrate,
A step of mounting the semiconductor substrate on a wafer chuck provided with a device for irradiating the surface of the semiconductor substrate and a device for measuring the amount of light to be irradiated,
A step of irradiating the semiconductor substrate surface with light for a predetermined time,
At least turning off the light irradiation and simultaneously measuring the reverse leakage current of the pn junction with time,
It was found that the above-mentioned problems can be solved by a method of evaluating a semiconductor substrate having the above, and thus the present invention has been completed.
以下、本発明について図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.
まず、半導体基板中に、ｐｎ接合構造を作製する工程を行う。このｐｎ接合構造は、特に限定はされず、どのようなｐｎ接合構造でも問題はないが、ｐｎ接合構造起因のリーク電流（表面成分）を出来るだけ低減できるものが好ましい。また、ｐｎ接合構造の作製方法についても特に限定はされない。ただし、この後の工程で半導体基板表面に光を照射して逆方向リーク電流を測定する必要があるので、表面に光を反射したり、入射を阻害するようなもの、例えばアルミ電極などは存在しないことが好ましい。 First, a step of forming a pn junction structure in a semiconductor substrate is performed. The pn junction structure is not particularly limited, and any pn junction structure may be used, but it is preferable that the leakage current (surface component) due to the pn junction structure can be reduced as much as possible. In addition, the method for manufacturing the pn junction structure is not particularly limited. However, since it is necessary to irradiate light on the surface of the semiconductor substrate in the subsequent steps to measure the reverse leak current, there is no such thing that reflects light on the surface or interferes with incidence, such as an aluminum electrode Not preferably.
本発明で半導体基板を評価するときの一例を示す断面模式図を図１に示した。図１の半導体基板の評価では、例えば、リンドープされたシリコンウェーハ４を材料として、これに酸化膜１を形成し、酸化膜１をエッチングすることで窓開けを行う。次に、酸化膜１をマスクとしたリンのイオン注入等によりウェル２を形成し、このウェル２の中にボロン等を拡散することによりｐ型の接合拡散層５を形成する。ｎ型のウェル２とｐ型の接合拡散層５が接することによりｐｎ接合を形成し、ｐｎ接合近傍では電子と正孔が結合してキャリアが存在しない空乏層３が形成される。尚、酸化膜１の下には、寄生効果によりチャネルが形成されるのを防ぐために、基板と同一の導電型不純物をより高濃度に添加してチャネルストップ（チャネルストッパー）６を形成してもよい。
FIG. 1 shows a schematic cross-sectional view showing an example when a semiconductor substrate is evaluated in the present invention. In the evaluation of the semiconductor substrate shown in FIG. 1, for example, a phosphorus-doped
このようにして作製されたｐｎ接合構造を持つ半導体基板を、光照射が可能でかつ光量（照度）を測定する装置を設けたウェーハチャック上に搭載する工程を行う。本発明の実施形態の一例を示す断面模式図を図２に示した。ｐｎ接合の逆方向リーク電流を測定するための装置は特に限定はされず、例えば、図２のＳＭＵ（Ｓｏｕｒｃｅ Ｍｅａｓｕｒｅ Ｕｎｉｔ）を用いることができる。 A step of mounting the semiconductor substrate having the pn junction structure thus manufactured on a wafer chuck provided with a device capable of irradiating light and measuring a light quantity (illuminance) is performed. A schematic sectional view showing an example of an embodiment of the present invention is shown in FIG. The device for measuring the reverse leakage current of the pn junction is not particularly limited, and for example, the SMU (Source Measure Unit) of FIG. 2 can be used.
次に、半導体基板表面に所定の照度の光照射を所定時間行う工程を実施する。図２の点線矢印は光照射を示している。光照射は、白色光をもつような、例えば図２のようにＬＥＤ照明などを使用することが実デバイスを想定すると好ましいと考えられる。また、例えば赤外光に特化したデバイスを想定したときは、それに適応した波長の光源を選択することも可能である。照射する光の照度は、測定ごとにばらつかないようにすることが望ましく、そのために本発明のウェーハチャックは照度を測定する装置を含む。更に、照度を調整する装置を含むことが好ましい。 Next, a step of irradiating the surface of the semiconductor substrate with light having a predetermined illuminance for a predetermined time is performed. The dotted arrow in FIG. 2 indicates light irradiation. For the light irradiation, it is considered preferable to use an LED illumination having white light, for example, as shown in FIG. 2, assuming a real device. Further, for example, when a device specialized for infrared light is assumed, it is possible to select a light source having a wavelength suitable for it. It is desirable that the illuminance of the irradiation light does not vary from measurement to measurement, and therefore the wafer chuck of the present invention includes a device for measuring the illuminance. Further, it is preferable to include a device for adjusting the illuminance.
本発明において照射する光の照度は、比較的強いものが必要であると考えられる。これは、実際のデバイスで強い光が入射した後に、いったんシャッターを閉じて像を取得後、シャッターを開き次の像を得る場合に、前の光により発生したキャリアが十分に排斥されておらず、この影響が残ったものが残像であるためである。本発明の評価に際しては照度を変化させて予め最適な照度を探しておく必要がある場合もあるが、一般的には市販の照明で照度を最大に設定する程度で十分である。具体的な照度としては、５００ルクス前後が好ましい。 It is considered that the illuminance of the light irradiated in the present invention needs to be relatively strong. This is because the carrier generated by the previous light is not sufficiently rejected when the shutter is closed and the image is acquired, and then the shutter is opened to obtain the next image after strong light is incident on the actual device. This is because what remains this influence is the afterimage. In the evaluation of the present invention, it may be necessary to change the illuminance to search for the optimum illuminance in advance, but generally, it is sufficient to set the illuminance to the maximum with commercially available lighting. The specific illuminance is preferably around 500 lux.
光の照射時間は、１〜１０秒が好ましく、３〜７秒がより好ましい。光の照射時間が１秒以上であれば、光照射をオンしてから照明の光量が安定するまでの時間をとることができるため、照度を一定にできる。また１０秒以下であれば、測定時間を短縮できる。 The irradiation time of light is preferably 1 to 10 seconds, more preferably 3 to 7 seconds. If the light irradiation time is 1 second or more, it is possible to take a time from when the light irradiation is turned on until the light amount of the illumination is stabilized, and thus the illuminance can be made constant. If it is 10 seconds or less, the measurement time can be shortened.
このようにして形成されたｐｎ接合素子の逆方向電圧印加時の逆方向リーク電流を、図２に記載の装置により測定する工程を行う。本発明の測定シーケンス、すなわち光照射と逆方向リーク電流測定のタイミングの一例を示す概念図を図３に示す。 A step of measuring the reverse leakage current when the reverse voltage is applied to the pn junction element thus formed is measured by the apparatus shown in FIG. FIG. 3 is a conceptual diagram showing an example of the timing of the measurement sequence of the present invention, that is, the timing of light irradiation and reverse leak current measurement.
光照射と逆方向リーク電流測定のタイミングは、図３に示されるように、少なくとも光源をオフにした時点からの逆方向リーク電流の時間変化を測定できれば特に限定されず、例えば、光照射をオフにすると同時に測定を開始する方法や、逆方向リーク電流を測定しながら、光照射をオンからオフに切り替え、そのときの電流値変化をモニターする方法等が挙げられる。 As shown in FIG. 3, the timing of the light irradiation and the measurement of the reverse leakage current is not particularly limited as long as the time change of the reverse leakage current can be measured at least from the time when the light source is turned off. For example, the light irradiation is turned off. There is a method of starting the measurement at the same time as, and a method of monitoring the current value change at that time while switching the light irradiation from ON to OFF while measuring the reverse leakage current.
光を一定時間照射し、光源をオフにした時点からの逆方向リーク電流の時間変化を測定した実際の測定例を図４に示す。図４の横軸は光照射をオフにした時点からの時間を示し、縦軸は測定したそれぞれの時間での逆方向リーク電流値を示す。図４のように、光照射をオフにしてからの電流値の時間変化量は大きいため、できるだけサンプリング時間は細かく設定した方が好ましい。 FIG. 4 shows an actual measurement example in which the time change of the reverse leakage current from the time when the light source is turned off is irradiated with light for a certain period of time. The horizontal axis of FIG. 4 shows the time from the time when the light irradiation is turned off, and the vertical axis shows the reverse leak current value at each measured time. As shown in FIG. 4, since the amount of change over time in the current value after turning off the light irradiation is large, it is preferable to set the sampling time as fine as possible.
確実に光源をオフにすると同時に逆方向リーク電流の時間変化を測定するため、電流測定装置（テスタ）の測定時間誤差を最小に抑え、また、測定毎に測定時間が変動しないように、測定時間誤差を一定にする必要がある。この測定時間は、待機時間とデータ取得時間に分けられ、更にデータ取得時間は、Ａ／Ｄ変換時間、積算時間、レンジ切り替え時間等に分けられる。 Since the time change of the reverse leak current is measured at the same time as turning off the light source with certainty, the measurement time error of the current measuring device (tester) is minimized, and the measurement time does not change from measurement to measurement. The error needs to be constant. This measurement time is divided into standby time and data acquisition time, and the data acquisition time is further divided into A/D conversion time, integration time, range switching time and the like.
一般的にテスタは、電流測定を行う際に、待機時間を設けた後にデータを取得する。待機時間を一定にすることは出来るが、特に問題なのが、データ取得時間である。高精度な微小電流値を得るために、一般的には測定値をＡ／Ｄ変換し、所定の時間（回数）データを取り込み、平均化している。テスタの性能の向上によりＡ／Ｄ変換のスピードも向上はしているが、電源ノイズを低減するために電源周波数に対応した積算をする時間（積算時間）が存在する。そのため、本発明の電流測定を実施するにあたり、テスタの積算時間を一定とするように設定することが好ましい。この積算時間を一定にする方法としては、テスタの機種にもよるが、実際に積算時間を設定する方法が挙げられる。 In general, a tester acquires data after setting a standby time when performing current measurement. The waiting time can be kept constant, but the problem is the data acquisition time. In order to obtain a highly accurate minute current value, the measured value is generally A/D converted, data for a predetermined time (number of times) is taken in, and averaged. Although the performance of the tester has improved the A/D conversion speed, there is a time (accumulation time) for integration corresponding to the power supply frequency in order to reduce power supply noise. Therefore, when carrying out the current measurement of the present invention, it is preferable to set the integration time of the tester to be constant. As a method of keeping the integrated time constant, there is a method of actually setting the integrated time, although it depends on the model of the tester.
また、測定する電流に最適な測定レンジを設定するために、例えば、オートレンジ機能を選択したままにしておくと、テスタが最適な測定レンジを探す動作が入り、実際の測定開始までの時間が変動してしまう。そのため、測定レンジを固定することが好ましい。 Also, in order to set the optimum measurement range for the current to be measured, for example, if you leave the auto range function selected, the tester will search for the optimum measurement range, and the time until the actual measurement starts It fluctuates. Therefore, it is preferable to fix the measurement range.
積算時間の違いに伴う測定時間誤差は１０ｍｓｅｃ以下であることが好ましい。積算時間の違いに伴う測定時間誤差が１０ｍｓｅｃ以下であれば、光源をオフにすると同時に逆方向リーク電流の時間変化を測定できる。積算時間の違いに伴う測定時間誤差を５０ｍｓｅｃとした時の光照射後の逆方向リーク電流の時間変化の測定結果を図５に示した。図５では、通常の測定結果を〇印で、通常の測定と比べ５０ｍｓｅｃの測定時間誤差があるときの測定結果を×印で表している。図５に示されるように、光照射をオフとした後の減衰曲線の部分で誤差が発生していることが分かる。また、積算時間の違いに伴う測定時間誤差を５ｍｓｅｃとした時の光照射後の逆方向リーク電流の時間変化の測定結果を図６に示した。図６では、通常の測定結果を〇印で、通常の測定と比べ５ｍｓｅｃの測定時間誤差があるときの測定結果を×印で表している。図６に示されるように、差はほとんど見られていない。なお、図５、図６の横軸は時間、縦軸は逆方向リーク電流値である。 The measurement time error due to the difference in the integration time is preferably 10 msec or less. If the measurement time error due to the difference in integration time is 10 msec or less, it is possible to turn off the light source and measure the time change of the reverse leakage current. FIG. 5 shows the measurement results of the time change of the reverse leakage current after light irradiation when the measurement time error due to the difference in the integration time was 50 msec. In FIG. 5, a normal measurement result is indicated by a circle, and a measurement result when there is a measurement time error of 50 msec compared with the normal measurement is indicated by a cross. As shown in FIG. 5, it can be seen that an error occurs in the part of the attenuation curve after turning off the light irradiation. In addition, FIG. 6 shows the measurement results of the time change of the reverse leak current after light irradiation when the measurement time error due to the difference in the integration time was 5 msec. In FIG. 6, a normal measurement result is indicated by a circle, and a measurement result when there is a measurement time error of 5 msec as compared with the normal measurement is indicated by a cross mark. As shown in FIG. 6, almost no difference is seen. 5 and 6, the horizontal axis represents time and the vertical axis represents reverse leak current value.
このように、逆方向リーク電流値を測定する際の測定時間を最小にし、測定毎の条件を一定にすれば、確実に光源をオフにすると同時に逆方向リーク電流の時間変化を測定することができる。また、測定毎の測定時間誤差を考慮する必要がない。 In this way, by minimizing the measurement time when measuring the reverse leakage current value and keeping the conditions for each measurement constant, it is possible to reliably turn off the light source and simultaneously measure the time variation of the reverse leakage current. it can. Further, it is not necessary to consider the measurement time error for each measurement.
測定した逆方向リーク電流について、光照射をオフにした直後に逆方向リーク電流値が減衰するときの勾配と、逆方向リーク電流値が減衰した後、変化が見られなくなったとき（値が飽和したとき）の逆方向リーク電流値を、それぞれ評価することができる。 Regarding the measured reverse leakage current, the slope when the reverse leakage current value decays immediately after turning off the light irradiation, and when there is no change after the reverse leakage current value decays (the value is saturated The reverse leakage current value at each time) can be evaluated.
更に、半導体基板として固体撮像素子用の半導体基板を用い、光照射をオフにした直後に逆方向リーク電流値が減衰するときの勾配により固体撮像素子の残像特性を評価し、変化が見られなくなったときの逆方向リーク電流値により固体撮像素子の暗電流特性を評価することが可能である。 Furthermore, using the semiconductor substrate for the solid-state image sensor as the semiconductor substrate, the afterimage characteristic of the solid-state image sensor is evaluated by the gradient when the reverse leakage current value attenuates immediately after turning off the light irradiation, and no change is observed. It is possible to evaluate the dark current characteristic of the solid-state imaging device by the reverse leakage current value at that time.
前述の工程で測定した光照射をオフにした後の逆方向リーク電流値を比較することにより、残像特性や暗電流特性を評価することが可能である。光照射オフ後の所定時間における逆方向リーク電流が高いということは、それだけキャリアが残存していることを示すものであり、残像特性が悪いことが推測できる。更に、光照射オフ後の減衰曲線を解析し、減衰する勾配から比較検討することも可能である。このように残像特性は減衰途中のデータを解析することで評価することができる。 It is possible to evaluate the afterimage characteristic and the dark current characteristic by comparing the reverse leak current values after turning off the light irradiation measured in the above-described process. The fact that the backward leak current is high in a predetermined time after turning off the light irradiation means that the carriers remain correspondingly, and it can be inferred that the afterimage characteristic is poor. Furthermore, it is also possible to analyze the attenuation curve after the light irradiation is turned off, and to make a comparative examination from the attenuation gradient. In this way, the afterimage characteristic can be evaluated by analyzing the data during the attenuation.
また、暗電流特性は光照射をオフにしてから所定時間経過後に逆方向リーク電流値の変化が見られなくなったときのリーク電流値で評価することができる。 Further, the dark current characteristic can be evaluated by the leak current value when a change in the reverse leak current value is no longer observed after a predetermined time has passed since the light irradiation was turned off.
実際の固体撮像素子の例でも、シャッターを開けた場合に入射する光により生成した電子・正孔対により電荷が生じ、これを取り込むことで画像として構築されるが、シャッターを閉じた後には、速やかに電子・正孔対が排出されることが重要であり、これが遅いと残像として、次のフレームに影響を及ぼす。一方でシャッターを閉じたとき、又は暗闇においては、電子・正孔対の発生はないが、欠陥等がシリコンのバンドギャップ中に存在すると、熱励起により電子・正孔対が発生することで白キズ、又は暗電流と呼ばれる現象を生じる。これらの現象は固体撮像素子の光電変換を行うｐｎ接合の空乏層中で発生するものであり、本発明に記載の方法、すなわち、光照射後の電荷の減少傾向が残像特性に、十分な時間が経過した後に変化が見られなくなった時のリーク電流が暗電流に相当することが分かる。 Even in the case of an actual solid-state image sensor, charges are generated by electron-hole pairs generated by the incident light when the shutter is opened, and it is constructed as an image by capturing this, but after closing the shutter, It is important that the electron-hole pairs be promptly ejected, and if this is slow, it causes an afterimage and affects the next frame. On the other hand, when the shutter is closed or in the dark, electron-hole pairs are not generated, but if defects etc. exist in the band gap of silicon, electron-hole pairs are generated by thermal excitation, which causes white A phenomenon called scratches or dark current occurs. These phenomena occur in the depletion layer of the pn junction which performs photoelectric conversion of the solid-state image pickup device, and the method described in the present invention, that is, the tendency of decrease of the charge after light irradiation is sufficient for the afterimage characteristic, is sufficient. It can be seen that the leakage current when the change disappears after the lapse of time corresponds to the dark current.
このような本発明の半導体基板の評価方法であれば、ＣＣＤ、ＣＭＯＳイメージセンサー等で懸念される半導体基板の逆方向リーク電流を起因とする暗電流特性及び残像特性不良を、簡便かつ高精度で評価することが可能になり、高品質な半導体基板を提供することが可能となる。 According to such a semiconductor substrate evaluation method of the present invention, dark current characteristics and residual image characteristic defects due to reverse leakage current of the semiconductor substrate, which are of concern in CCDs, CMOS image sensors, and the like, can be simply and accurately performed. It becomes possible to evaluate, and it becomes possible to provide a high quality semiconductor substrate.
以下、実施例を示して本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。 Hereinafter, the present invention will be described more specifically with reference to examples, but the present invention is not limited to the following examples.
抵抗率１０Ω・ｃｍのリンドープの直径２００ｍｍのシリコンウェーハで、ウェーハの炭素濃度を０〜０．０２２ｐｐｍａ（ＪＥＩＴＡ）の範囲で振ったサンプルを準備した。これらのウェーハを材料として、まずこれらをパイロジェニック雰囲気下で１０００℃９０分処理し、厚さ２００ｎｍの酸化膜を形成した。形成した酸化膜上にフォトレジストを塗布し、フォトリソグラフィーを行った。フォトレジストはネガレジストを選択した。このレジスト付きウェーハをバッファードＨＦ溶液にて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。このウェーハに加速電圧１６０ＫｅＶ、ドーズ量２．５×１０１２ａｔｏｍｓ／ｃｍ２でリンをイオン注入し、その後、ボロンを１０ＫｅＶ、ドーズ量６．０×１０１３ａｔｏｍｓ／ｃｍ２でイオン注入後、１０００℃、窒素雰囲気下で回復アニールすることで、ｐｎ接合構造を含む半導体基板を形成した。 A phosphorus-doped silicon wafer having a diameter of 200 mm and a resistivity of 10 Ω·cm was prepared by shaking the carbon concentration of the wafer within the range of 0 to 0.022 ppma (JEITA). Using these wafers as materials, they were first treated in a pyrogenic atmosphere at 1000° C. for 90 minutes to form an oxide film having a thickness of 200 nm. A photoresist was applied on the formed oxide film and photolithography was performed. As the photoresist, a negative resist was selected. The wafer with resist was subjected to oxide film etching with a buffered HF solution, the resist was removed with a mixed solution of sulfuric acid and hydrogen peroxide, and then RCA cleaning was performed. Phosphorus is ion-implanted into this wafer at an acceleration voltage of 160 KeV and a dose of 2.5×10 12 atoms/cm 2 , and then boron is ion-implanted at 10 KeV and a dose of 6.0×10 13 atoms/cm 2 , and then 1000 A semiconductor substrate including a pn junction structure was formed by performing recovery annealing in a nitrogen atmosphere at ℃.
次に図３に示した測定シーケンスに従い、１０秒間光照射を行った後に、２秒間８Ｖ印加したときの逆方向リーク電流の時間変化データを取得した。その結果の一例を図７に示す。図７の横軸は時間、縦軸は逆方向リーク電流値である。 Next, according to the measurement sequence shown in FIG. 3, after irradiating light for 10 seconds, time change data of reverse leak current when 8 V was applied for 2 seconds was acquired. An example of the result is shown in FIG. The horizontal axis of FIG. 7 is time, and the vertical axis is the reverse leak current value.
また、光照射をオフにしてから０．２秒間のリーク電流の変化量を、指数関数として近似したときの傾きとして求めたものと、基板の炭素濃度との関係を図８にプロットした。図８の横軸は基板の炭素濃度、縦軸は逆方向リーク電流の減衰時の傾きである。この結果から、炭素濃度が高くなるにつれて、傾きが大きくなる傾向を示し、すなわち変化量が大きくなり残像特性が良くなる傾向を示すが、ある程度炭素濃度が高くなると、傾きが小さく、すなわち残像特性が悪くなることを示している。なお非特許文献の２及び３に、実際の固体撮像素子による残像特性は基板の酸素原子に影響されることが示唆されている。図８の結果より、炭素原子が基板に適量存在すると、ドナー化した酸素と炭素原子が結合することでドナーの影響をキャンセルでき、残像特性が良くなるが、炭素濃度が高くなりすぎると、炭素そのものが残像特性に悪影響を及ぼすことを示唆している。尚、図８のデータは３つのサンプルの結果を示している。
Further, the relationship between the carbon concentration of the substrate and the value obtained as the slope when the variation of the leak current for 0.2 seconds after turning off the light irradiation was approximated as an exponential function was plotted in FIG. The horizontal axis of FIG. 8 is the carbon concentration of the substrate, and the vertical axis is the slope when the reverse leakage current is attenuated. From these results, the inclination tends to increase as the carbon concentration increases, that is, the change amount increases and the afterimage characteristic tends to improve.However, when the carbon concentration increases to some extent, the inclination decreases, that is, the afterimage characteristic decreases. It shows that it gets worse.
更に、光照射後に逆方向リーク電流値が減衰した後、変化が見られなくなった時の逆方向リーク電流値と、基板の炭素濃度との関係を図９にプロットした。図９の横軸は基板の炭素濃度、縦軸は逆方向リーク電流値である。この結果から、炭素濃度が高くなると変化が見られなくなった時の逆方向リーク電流値が大きくなる、すなわち暗電流特性が悪くなることがわかった。 Furthermore, the relationship between the reverse leak current value when the reverse leak current value attenuated after light irradiation and then no change was observed, and the carbon concentration of the substrate were plotted in FIG. 9. The horizontal axis of FIG. 9 is the carbon concentration of the substrate, and the vertical axis is the reverse leak current value. From this result, it was found that the reverse leakage current value becomes large when the change is no longer observed as the carbon concentration increases, that is, the dark current characteristic deteriorates.
非特許文献２及び３に示唆されているように、残像特性にはドナー化した酸素が影響することが示唆されている。一方で、炭素が存在するとドナーの効果を抑制することが知られている（非特許文献４）。図８、図９からは、炭素がある一定の濃度まではドナー抑制の効果を示すが、濃度が高くなると、抑制効果よりも、炭素そのものによる逆方向リーク電流への影響が発現したため、炭素の効果がこのように異なって表れているものと推測される。
As suggested in
以上のように本発明の半導体基板の評価方法を適用することで、従来は区別できなかった炭素原子の逆方向リーク電流への効果を容易に見極めることが可能となり、特に固体撮像素子用シリコンウェーハの評価法として有効であることが分かった。 By applying the semiconductor substrate evaluation method of the present invention as described above, it is possible to easily determine the effect on the reverse leakage current of carbon atoms, which could not be conventionally distinguished, and in particular, a silicon wafer for a solid-state imaging device. It was found to be effective as an evaluation method of.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is merely an example, and the invention having substantially the same configuration as the technical idea described in the scope of claims of the present invention and exhibiting the same action and effect is the present invention It is included in the technical scope of.
１…酸化膜、 ２…ウェル、 ３…空乏層、 ４…シリコンウェーハ、
５…接合拡散層、 ６…チャネルストップ。
1... Oxide film, 2... Well, 3... Depletion layer, 4... Silicon wafer,
5... Junction diffusion layer, 6... Channel stop.
Claims (1)
前記半導体基板として固体撮像素子用の半導体基板を用い、
前記半導体基板の表面近傍にｐｎ接合を形成する工程と、
前記半導体基板表面に光照射を行う装置及び照射する光の光量を測定する装置を設けたウェーハチャック上に前記半導体基板を搭載する工程と、
前記半導体基板表面に所定時間光照射を行う工程と、
光照射をオフにした直後に逆バイアスを印加し前記ｐｎ接合の逆方向リーク電流を経時的に測定する工程、
を有し、
測定した前記逆方向リーク電流について、光照射をオフにした直後に逆方向リーク電流値が減衰するときの勾配と、前記逆方向リーク電流値が減衰した後、変化が見られなくなったときの逆方向リーク電流値を、それぞれ評価し、
前記光照射をオフにした直後に逆方向リーク電流値が減衰するときの勾配により固体撮像素子の残像特性を評価し、前記変化が見られなくなったときの逆方向リーク電流値により固体撮像素子の暗電流特性を評価することを特徴とする半導体基板の評価方法。 A method for evaluating a semiconductor substrate for evaluating electrical characteristics in the vicinity of the surface of the semiconductor substrate,
Using a semiconductor substrate for a solid-state imaging device as the semiconductor substrate,
Forming a pn junction near the surface of the semiconductor substrate;
Mounting the semiconductor substrate on a wafer chuck provided with a device for irradiating the surface of the semiconductor substrate and a device for measuring the amount of light to be irradiated,
Irradiating the surface of the semiconductor substrate with light for a predetermined time ,
Immediately after turning off the light irradiation , a reverse bias is applied to measure the reverse leakage current of the pn junction with time.
Have a,
Regarding the measured reverse leakage current, the gradient when the reverse leakage current value attenuates immediately after turning off the light irradiation, and the reverse when the change is no longer observed after the reverse leakage current value attenuates Direction leakage current value is evaluated,
Immediately after turning off the light irradiation, the afterimage characteristic of the solid-state imaging device is evaluated by the gradient when the backward leakage current value is attenuated, and the backward leakage current value of the solid-state imaging device when the change is no longer observed A method for evaluating a semiconductor substrate, characterized by evaluating dark current characteristics .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017122110A JP6702270B2 (en) | 2017-06-22 | 2017-06-22 | Evaluation method of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017122110A JP6702270B2 (en) | 2017-06-22 | 2017-06-22 | Evaluation method of semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019009212A JP2019009212A (en) | 2019-01-17 |
| JP6702270B2 true JP6702270B2 (en) | 2020-05-27 |
Family
ID=65029684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017122110A Active JP6702270B2 (en) | 2017-06-22 | 2017-06-22 | Evaluation method of semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6702270B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7120189B2 (en) | 2019-09-03 | 2022-08-17 | 信越半導体株式会社 | Semiconductor substrate evaluation method |
| US11824070B2 (en) | 2019-11-26 | 2023-11-21 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal substrate and silicon epitaxial wafer for solid-state image sensor and solid-state image sensor |
| JP7318518B2 (en) | 2019-11-26 | 2023-08-01 | 信越半導体株式会社 | Silicon single crystal substrate and silicon epitaxial wafer for solid-state imaging device, and solid-state imaging device |
| CN112701057A (en) * | 2020-12-25 | 2021-04-23 | 上海华力集成电路制造有限公司 | Test method for improving metal layer leakage current |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03261159A (en) * | 1990-03-12 | 1991-11-21 | Toshiba Corp | Evaluating apparatus for semiconductor device |
| JPH09162253A (en) * | 1995-12-08 | 1997-06-20 | Hitachi Ltd | Apparatus for evaluating semiconductor |
-
2017
- 2017-06-22 JP JP2017122110A patent/JP6702270B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019009212A (en) | 2019-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6702270B2 (en) | Evaluation method of semiconductor substrate | |
| Phang et al. | A review of near infrared photon emission microscopy and spectroscopy | |
| JP5659632B2 (en) | Boron-doped p-type silicon wafer iron concentration analysis method and analyzer, silicon wafer, and silicon wafer manufacturing method | |
| US20060022295A1 (en) | Evaluation method and manufacturing method of semiconductor device | |
| Prakash et al. | Long‐Term, High‐Voltage, and High‐Temperature Stable Dual‐Mode, Low Dark Current Broadband Ultraviolet Photodetector Based on Solution‐Cast r‐GO on MBE‐Grown Highly Resistive GaN | |
| Martin et al. | Proton and $\gamma $-Rays Irradiation-Induced Dark Current Random Telegraph Signal in a 0.18-$\mu {\hbox {m}} $ CMOS Image Sensor | |
| JP5751531B2 (en) | Semiconductor substrate evaluation method, semiconductor substrate for evaluation, semiconductor device | |
| White et al. | p-to-n type-conversion mechanisms for HgCdTe exposed to H 2/CH 4 plasmas | |
| TWI550746B (en) | Evaluation method of semiconductor wafers | |
| JP7120189B2 (en) | Semiconductor substrate evaluation method | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| Polignano et al. | Quantitative evaluation of bulk-diffused metal contamination by lifetime techniques | |
| WO2014033982A1 (en) | Semiconductor element producing method | |
| JPH113923A (en) | Method for detecting metallic contaminant in sub-micron silicon surface layer of semiconductor | |
| Liu et al. | Hydrogen redistribution induced by negative-bias-temperature stress in metal–oxide–silicon diodes | |
| JP7135998B2 (en) | Epitaxial wafer evaluation method | |
| JP6354657B2 (en) | Semiconductor substrate evaluation method, semiconductor substrate manufacturing method | |
| Marchywka et al. | Optical characterization of diamond MIS capacitors | |
| JP6292166B2 (en) | Semiconductor substrate evaluation method | |
| JPH11297779A (en) | Detection of fault in semiconductor device and its manufacture | |
| Chao et al. | Hot Carrier Injection Induced Random Telegraph Noise Degradation in a 0.8 um-pitch 8.3 Mpixel Stacked CMOS Image Sensor | |
| Ipri et al. | The effect of heavy metal contamination in SIMOX on radiation hardness of MOS transistors | |
| JP2007258602A (en) | Metal contamination evaluating method, manufacturing method for semiconductor element, and electronic information equipment | |
| Godbeer | Investigation of 4T CMOS image sensor design and the effects of radiation damage | |
| Hughes et al. | The influence of silicon surface defects on MOS radiation-sensitivity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6702270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |