JP6697508B2 - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP6697508B2 JP6697508B2 JP2018102522A JP2018102522A JP6697508B2 JP 6697508 B2 JP6697508 B2 JP 6697508B2 JP 2018102522 A JP2018102522 A JP 2018102522A JP 2018102522 A JP2018102522 A JP 2018102522A JP 6697508 B2 JP6697508 B2 JP 6697508B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- line
- gnd
- meander
- straight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007423 decrease Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Description
本発明は、回路基板に関する。 The present invention relates to a circuit board.
下記特許文献１には、差動ペア配線が設けられた回路基板が開示されている。この回路基板では、信号伝送を安定させるため、差動ペア配線における回路間隔を、固定部と可動部とで変化させている。
ところで、この種の差動ペア配線では、２つの配線の経路の差によって生じる配線長の相違を解消するために、いわゆるミアンダ部を設ける場合がある。ミアンダ部では、２つの配線のうち一方を波形状とする。
ここで、差動ペア配線にミアンダ部を設けた場合、回路間隔が変化することによって差動インピーダンス値が局所的に変動してしまう。差動インピーダンス値が変動すると、回路基板とその他の電子機器との接続部で、信号の反射が生じるなどの不具合が生じやすくなる。
By the way, in this type of differential pair wiring, a so-called meander portion may be provided in order to eliminate the difference in wiring length caused by the difference in the paths of the two wirings. In the meander portion, one of the two wirings has a wavy shape.
Here, when the meander portion is provided in the differential pair wiring, the differential impedance value locally changes due to the change in the circuit interval. When the differential impedance value fluctuates, a problem such as signal reflection is likely to occur at the connecting portion between the circuit board and other electronic devices.
本発明はこのような事情を考慮してなされ、差動インピーダンス値をより安定させた回路基板を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide a circuit board having a more stable differential impedance value.
上記課題を解決するために、本発明の一態様に係る回路基板は、基板本体と、前記基板本体上に設けられた差動ペア配線である第１信号線および第２信号線と、を備え、前記第１信号線および前記第２信号線の一部には、互いの線長の相違を調整するミアンダ部が設けられ、前記ミアンダ部における前記差動ペア配線には、ブロード部と、前記ブロード部よりも前記第１信号線と前記第２信号線との間の回路間隔Ｌ１が小さいナロー部と、前記ブロード部と前記ナロー部とを接続する接続部と、が設けられ、前記接続部では、前記ナロー部に向かうに従って前記回路間隔Ｌ１が漸次小さくなり、前記接続部において、前記第１信号線および前記第２信号線の少なくとも一方の幅は、前記ナロー部に向かうに従って漸次小さくなっている。 In order to solve the above problems, a circuit board according to an aspect of the present invention includes a board body and a first signal line and a second signal line that are differential pair wirings provided on the board body. A part of the first signal line and a part of the second signal line are provided with a meander part for adjusting a difference in line length between them, and the differential pair wiring in the meander part is provided with a broad part, A narrow portion having a circuit distance L1 between the first signal line and the second signal line smaller than that of a broad portion, and a connecting portion that connects the broad portion and the narrow portion are provided. Then, the circuit interval L1 gradually decreases toward the narrow portion, and the width of at least one of the first signal line and the second signal line in the connecting portion gradually decreases toward the narrow portion. There is.
上記態様では、接続部において、回路間隔Ｌ１が漸次変化することに合わせて、第１信号線および第２信号線の少なくとも一方の幅が漸次変化している。この構成によれば、回路間隔Ｌ１が変化することによる差動インピーダンス値の変動を、信号線の幅を変化させることで打ち消すことができる。したがって、差動ペア配線の一部で差動インピーダンス値が変動することを抑え、信号伝送に与える影響を低減させることができる。 In the above aspect, at the connection portion, the width of at least one of the first signal line and the second signal line gradually changes as the circuit interval L1 gradually changes. According to this configuration, the variation in the differential impedance value due to the change in the circuit interval L1 can be canceled by changing the width of the signal line. Therefore, it is possible to suppress the variation of the differential impedance value in a part of the differential pair wiring and reduce the influence on the signal transmission.
ここで、前記基板本体上には、前記第１信号線および前記第２信号線を間に挟むように配置された第１ＧＮＤ線および第２ＧＮＤ線が設けられ、平面視において、前記ミアンダ部で前記第１信号線および前記第２信号線が向かい合う方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、前記ミアンダ部における前記第１信号線と前記第１ＧＮＤ線との間の間隔Ｌ２は、前記第２方向に沿って実質的に一定であり、前記ミアンダ部における前記第２信号線と前記第２ＧＮＤ線との間の間隔Ｌ３は、前記第２方向に沿って実質的に一定であってもよい。 Here, a first GND line and a second GND line arranged so as to sandwich the first signal line and the second signal line are provided on the substrate body, and in plan view, the first GND line and the second GND line are provided at the meander portion. When a direction in which the first signal line and the second signal line face each other is a first direction and a direction orthogonal to the first direction is a second direction, the first signal line and the first GND line in the meander portion are The distance L2 between the second signal line and the second GND line in the meander portion is substantially constant along the second direction. It may be substantially constant.
この場合、各信号線と各ＧＮＤ線との間隔Ｌ２、Ｌ３が実質的に一定であることで、回路基板の電気特性をより安定させることができる。 In this case, since the intervals L2 and L3 between the signal lines and the GND lines are substantially constant, the electrical characteristics of the circuit board can be further stabilized.
また、前記基板本体上には、前記第１信号線および前記第２信号線を間に挟むように配置された第１ＧＮＤ線および第２ＧＮＤ線が設けられ、平面視において、前記ミアンダ部で前記第１信号線および前記第２信号線が向かい合う方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、前記ミアンダ部における前記第１ＧＮＤ線と前記第２ＧＮＤ線との間の間隔Ｌ４が、前記第２方向に沿って実質的に一定であってもよい。 In addition, a first GND line and a second GND line are provided on the substrate body so as to sandwich the first signal line and the second signal line therebetween, and in plan view, the first GND line and the second GND line are provided at the first and second GND lines. When a direction in which one signal line and the second signal line face each other is a first direction and a direction orthogonal to the first direction is a second direction, between the first GND line and the second GND line in the meander portion. The distance L4 may be substantially constant along the second direction.
この場合、ＧＮＤ線同士の間隔Ｌ４が一定であるため、回路基板における他の回路領域との干渉が生じにくく、回路設計をより容易にすることができる。 In this case, since the distance L4 between the GND lines is constant, interference with other circuit areas on the circuit board is unlikely to occur, and the circuit design can be made easier.
本発明の上記態様によれば、差動インピーダンス値をより安定させた回路基板を提供することができる。 According to the above aspect of the present invention, it is possible to provide a circuit board having a more stable differential impedance value.
（第１実施形態）
以下、第１実施形態の回路基板について図面に基づいて説明する。
図１に示すように、回路基板１Ａは、基板本体２と、差動ペア配線３と、第１ＧＮＤ線３０と、第２ＧＮＤ線４０と、を備えている。差動ペア配線３は、第１信号線１０および第２信号線２０によって構成されている。第１信号線１０、第２信号線２０、第１ＧＮＤ線３０、および第２ＧＮＤ線４０は、基板本体２上に形成された配線パターンである。
(First embodiment)
Hereinafter, the circuit board of the first embodiment will be described with reference to the drawings.
As shown in FIG. 1, the circuit board 1A includes a
第１信号線１０および第２信号線２０は、第１ＧＮＤ線３０と第２ＧＮＤ線４０との間に挟まれている。第１信号線１０および第２信号線２０の一部には、互いの線長の相違を調整するためのミアンダ部が設けられている。図１は、当該ミアンダ部を抜き出して示した平面図である。
The
（方向定義）
本実施形態では、回路基板１Ａを厚さ方向から見た平面視において、ミアンダ部で第１信号線１０と第２信号線２０とが向かい合う方向を第１方向Ｘといい、第１方向Ｘに直交する方向を第２方向Ｙという。また、第１方向Ｘに沿って、第１信号線１０側（一方側）を＋Ｘ側といい、第２信号線２０側（他方側）を−Ｘ側という。また、第１方向Ｙに沿って、一方側を＋Ｙ側といい、他方側を−Ｙ側という。
第１ＧＮＤ線３０、第１信号線１０、第２信号線２０、第２ＧＮＤ線４０は、＋Ｘ側から−Ｘ側に向けて、この順に並べて配置されている。
(Direction definition)
In the present embodiment, the direction in which the
The
差動ペア配線３のミアンダ部では、第１信号線１０と第２信号線２０との間の間隔（回路間隔Ｌ１）が、第２方向Ｙに沿って変動している。より詳しくは、差動ペア配線３は、回路間隔Ｌ１が大きいブロード部３ａ（第１ブロード部）およびブロード部３ｅ（第２ブロード部）と、ブロード部３ａ、３ｅよりも回路間隔Ｌ１が小さいナロー部３ｃと、を有している。ブロード部３ａとナロー部３ｃとの間は接続部３ｂ（第１接続部）によって接続され、ナロー部３ｃとブロード部３ｅとの間は接続部３ｄ（第２接続部）によって接続されている。接続部３ｂにおける回路間隔Ｌ１は、＋Ｙ側に向かうに従って漸次小さくなっている。接続部３ｄにおける回路間隔Ｌ１は、−Ｙ側に向かうに従って漸次小さくなっている。つまり、接続部３ｂ、３ｄにおける回路間隔Ｌ１は、ナロー部３ｃに向かうに従って漸次小さくなっている。
In the meander portion of the differential pair wiring 3, the distance (circuit distance L1) between the
第１信号線１０は、第２方向Ｙに沿って幅Ｗ１が実質的に一定であるストレート部１１（第１ストレート部）、ストレート部１３（第２ストレート部）、およびストレート部１５（第３ストレート部）を有している。また、第１信号線１０は、第２方向Ｙに沿って幅Ｗ１が変化するテーパ部１２（第１テーパ部）およびテーパ部１４（第２テーパ部）を有している。テーパ部１２はストレート部１１とストレート部１３との間に位置し、テーパ部１４はストレート部１３とストレート部１５との間に位置している。
The
第１信号線１０の各部１１〜１５における＋Ｘ側の稜線は、第２方向Ｙに沿って一直線状に伸びている。第１信号線１０の各部１１〜１５の−Ｘ側の稜線は、第２方向Ｙに沿って蛇行している。テーパ部１２の−Ｘ側の稜線は、−Ｙ側から＋Ｙ側に向かうに従い、漸次＋Ｘ側に向けて伸びている。テーパ部１４の−Ｘ側の稜線は、＋Ｙ側から−Ｙ側に向かうに従い、漸次＋Ｘ側に向けて伸びている。テーパ部１２における幅Ｗ１は＋Ｙ側に向かうに従って漸次小さくなり、テーパ部１４における幅Ｗ１は−Ｙ側に向かうに従って漸次小さくなっている。つまり、テーパ部１２、１４の幅Ｗ１は、ストレート部１３に向かうに従い、漸次小さくなっている。
The + X side ridgeline in each of the
第１ＧＮＤ線３０の−Ｘ側の稜線は、第１信号線１０の＋Ｘ側の稜線と平行に、第２方向Ｙに沿って一直線状に伸びている。このため、第１信号線１０と第１ＧＮＤ線３０との間の間隔Ｌ２は、第２方向Ｙに沿って実質的に一定となっている。
The −X side ridgeline of the
第２信号線２０は、第２方向Ｙに沿って幅Ｗ２が実質的に一定であるストレート部２１（第１ストレート部）、ストレート部２３（第２ストレート部）、およびストレート部２５（第３ストレート部）を有している。また、第２信号線２０は、第２方向Ｙに沿って幅Ｗ２が変化するテーパ部２２（第１テーパ部）およびテーパ部２４（第２テーパ部）を有している。テーパ部２２はストレート部２１とストレート部２３との間に位置し、テーパ部２４はストレート部２３とストレート部２５との間に位置している。
The
第２信号線２０の各部２１〜２５における＋Ｘ側および−Ｘ側の稜線は、双方とも、第２方向Ｙに沿って蛇行している。すなわち第２信号線２０は、ミアンダ部において、全体として第２方向Ｙに沿って蛇行している。
テーパ部２２の＋Ｘ側および−Ｘ側の稜線は双方とも、−Ｙ側から＋Ｙ側に向かうに従い、漸次＋Ｘ側に向けて延びている。テーパ部２４の＋Ｘ側および−Ｘ側の稜線は双方とも、＋Ｙ側から−Ｙ側に向かうに従い、漸次＋Ｘ側に向けて延びている。テーパ部２２における幅Ｗ２は＋Ｙ側に向かうに従って漸次小さくなり、テーパ部２４における幅Ｗ２は−Ｙ側に向かうに従って漸次小さくなっている。つまり、テーパ部２２、２４の幅Ｗ２は、ストレート部２３に向かうに従い、漸次小さくなっている。
The ridgelines on the + X side and the −X side in each of the
Both the + X side and the −X side ridgelines of the
第２ＧＮＤ線４０は、＋Ｘ側の稜線が第２方向Ｙに平行に伸びるストレート部４１（第１ストレート部）、ストレート部４３（第２ストレート部）、およびストレート部４５（第３ストレート部）を有している。また、第２ＧＮＤ線４０は、＋Ｘ側の稜線が、＋Ｙ側に向かうに従って漸次＋Ｘ側に向けて延びるテーパ部２２（第１テーパ部）と、−Ｙ側に向かうに従って漸次＋Ｘ側に向けて延びるテーパ部２４（第２テーパ部）と、を有している。テーパ部４２はストレート部４１とストレート部４３との間に位置し、テーパ部４４はストレート部４３とストレート部４５との間に位置している。
The
第２ＧＮＤ線４０の＋Ｘ側の稜線は、第２信号線２０の−Ｘ側の稜線と平行に延びている。このため、第２信号線２０と第２ＧＮＤ線４０との間の間隔Ｌ３は、第２方向Ｙに沿って実質的に一定となっている。
また、第２ＧＮＤ線４０の＋Ｘ側の稜線は蛇行している一方で、第１ＧＮＤ線３０の−Ｘ側の稜線は一直線状に延びている。このため、第１ＧＮＤ線３０と第２ＧＮＤ線４０との間の間隔Ｌ４は、第２方向Ｙに沿って変化している。
The + X side ridgeline of the
The + X side ridgeline of the
ブロード部３ａは、第１信号線１０および第２信号線２０のストレート部１１、２１によって構成されている。接続部３ｂは、第１信号線１０および第２信号線２０のテーパ部１２、２２によって構成されている。ナロー部３ｃは、第１信号線１０および第２信号線２０のストレート部１３、２３によって構成されている。接続部３ｄは、第１信号線１０および第２信号線２０のテーパ部１４、２４によって構成されている。ブロード部３ｅは、第１信号線１０および第２信号線２０のストレート部１５、２５によって構成されている。
The
接続部３ｂを構成するテーパ部１２、２２では、第１信号線１０および第２信号線２０の幅Ｗ１、Ｗ２が、ナロー部３ｃに向かうに従って漸次小さくなっている。同様に、接続部３ｄを構成するテーパ部１４、２４では、第１信号線１０および第２信号線２０の幅Ｗ１、Ｗ２が、ナロー部３ｃに向かうに従って漸次大きくなっている。
In the
ここで、差動ペア配線３の差動インピーダンス値は、差動ペア配線３の全体を通して一定であることが好ましい。差動インピーダンス値が部分的に設計値から外れると、回路基板１Ａと他の電子機器との接続箇所において、電気信号の反射がより生じやすくなる。そしてこのような現象は、信号の伝送速度が高速になるほど生じやすい。特に近年では、例えば１００ＧＨｚを超えるような高速伝送が行われるため、差動インピーダンス値をより精度よく整合させることが求められている。 Here, the differential impedance value of the differential pair wiring 3 is preferably constant throughout the differential pair wiring 3. When the differential impedance value partially deviates from the designed value, the electric signal is more likely to be reflected at the connection point between the circuit board 1A and another electronic device. And such a phenomenon is more likely to occur as the signal transmission speed becomes higher. Particularly in recent years, since high-speed transmission exceeding 100 GHz, for example, is performed, it is required to match the differential impedance values more accurately.
しかしながら、信号線１０、２０の幅Ｗ１、Ｗ２が一定の場合には、回路間隔Ｌ１が広いほど差動インピーダンス値が大きくなり、回路間隔Ｌ１が狭いほど小さくなる。例えば信号線１０、２０の幅Ｗ１、Ｗ２が第２方向Ｙに沿って一定であったと仮定すると、ブロード部３ａの差動インピーダンス値がナロー部３ｃの差動インピーダンス値よりも大きくなってしまう。
However, when the widths W1 and W2 of the
そこで本実施形態では、差動インピーダンス値を整合させるために、ブロード部３ａとナロー部３ｃとで信号線１０、２０の幅Ｗ１、Ｗ２を異ならせている。より詳しくは、ブロード部３ａを構成するストレート部１１、２１の幅Ｗ１、Ｗ２は、ナロー部３ｃを構成するストレート部１３、２３の幅Ｗ１、Ｗ２よりも大きくなっている。信号線１０、２０の幅が大きい部分では、幅が小さい部分よりも、差動インピーダンス値が相対的に小さくなる。したがって、回路間隔Ｌ１の違いによる差動インピーダンス値のずれを、信号線１０、２０の幅Ｗ１、Ｗ２の違いによって打ち消し、差動インピーダンス値の変動を抑えることができる。
Therefore, in this embodiment, in order to match the differential impedance values, the widths W1 and W2 of the
ところで、接続部３ｂ、３ｄでは、回路間隔Ｌ１が第２方向Ｙに沿って徐々に変化する。このため、接続部３ｂ、３ｄにおける差動インピーダンス値も、第２方向Ｙに沿って徐々に変化することになる。
そこで本実施形態では、接続部３ｂ、３ｄにおいて、第１信号線１０の幅Ｗ１を、回路間隔Ｌ１の変化に合わせて、第２方向Ｙに沿って徐々に変化させている。より詳しくは、接続部３ｂ、３ｄを構成するテーパ部１２、１４の幅Ｗ１は、ナロー部３ｃに向かうに従って漸次小さくなっている。この構成により、回路間隔Ｌ１の変化に応じた接続部３ｂ、３ｄの差動インピーダンス値の変動を打ち消して、差動インピーダンス値をより安定させることができる。
By the way, in the connecting
Therefore, in the present embodiment, the width W1 of the
また、第２信号線２０についても同様に、接続部３ｂ、３ｄを構成するテーパ部２２、２４の幅Ｗ２が、ナロー部３ｃに向かうに従って漸次小さくなっている。これにより、差動インピーダンス値をより一層安定させることができる。
Similarly, with respect to the
また、信号線１０、２０とＧＮＤ線３０、４０との間隔Ｌ２、Ｌ３が、第２方向Ｙに沿って実質的に一定となっているため、回路基板１Ａの電気特性をより安定させることができる。
Moreover, since the intervals L2 and L3 between the
（第２実施形態）
次に、本発明に係る第２実施形態について説明するが、第１実施形態と基本的な構成は同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
第１実施形態では、信号線１０、２０とＧＮＤ線３０、４０との間の間隔Ｌ２、Ｌ３が、第２方向Ｙに沿って一定であった。これに対して本実施形態では、間隔Ｌ２、Ｌ３を、第２方向Ｙに沿って変化させている。
(Second embodiment)
Next, a second embodiment according to the present invention will be described, but the basic configuration is the same as that of the first embodiment. Therefore, the same reference numerals are given to the same configurations, the description thereof is omitted, and only different points will be described.
In the first embodiment, the intervals L2 and L3 between the
図２は、本実施形態の回路基板１Ｂにおける、差動ペア配線３のミアンダ部の拡大図である。
図２に示すように、本実施形態では、第１信号線１０の−Ｘ側の稜線が、第２方向Ｙに沿って一直線状に伸びている。また、第１信号線１０の＋Ｘ側の稜線は、第２方向Ｙに沿って蛇行している。
FIG. 2 is an enlarged view of the meander portion of the differential pair wiring 3 in the
As shown in FIG. 2, in the present embodiment, the −X side ridgeline of the
第１ＧＮＤ線３０の−Ｘ側の稜線と、第２ＧＮＤ線４０の＋Ｘ側の稜線とは、第２方向Ｙに沿って一直線状に、互いに平行に伸びている。このため、第１ＧＮＤ線３０と第２ＧＮＤ線４０との間の間隔Ｌ４は、第２方向Ｙに沿って実質的に一定となっている。
このように、ＧＮＤ線３０、４０同士の間隔Ｌ４が一定であることで、回路基板１Ｂにおける他の回路領域との干渉が生じにくくなる。したがって、回路設計をより容易にすることができる。
The −X side ridgeline of the
In this way, since the distance L4 between the GND lines 30 and 40 is constant, interference with other circuit areas on the
以下、具体的な実施例を用いて、上記実施形態を説明する。なお、本発明は以下の実施例に限定されない。 The above embodiment will be described below with reference to specific examples. The present invention is not limited to the examples below.
（実施例１）
本実施例では、図１に示すような回路基板１Ａ（フレキシブルプリント基板）の設計例を示す。回路基板１Ａを作成するために、厚さ５０μｍのポリイミドフィルムの両面に、厚さ２０μｍの銅箔が設けられた銅張積層板（ＣＣＬ）を用いる。表面の銅箔をエッチング加工して、図１に示すような信号線１０、２０およびＧＮＤ線３０、４０を形成する。裏面の銅箔は加工せず、そのままＧＮＤとして用いた。
(Example 1)
In this embodiment, a design example of a circuit board 1A (flexible printed board) as shown in FIG. 1 is shown. In order to create the circuit board 1A, a copper clad laminate (CCL) in which copper foil with a thickness of 20 μm is provided on both surfaces of a polyimide film with a thickness of 50 μm is used. The copper foil on the surface is etched to form
各部の寸法は、以下の表１の通りである。なお、接続部３ｂ、３ｄでは、信号線１０、２０の幅Ｗ１、Ｗ２がそれぞれ、５０〜９０μｍの範囲で変化する。表１では、当該範囲のうち、幅Ｗ１、Ｗ２が６０、７０、８０μｍとなる箇所についての各寸法を記載している。
The dimensions of each part are as shown in Table 1 below. In addition, in the connecting
表１において、ナロー部３ｃの各数値は、実際に回路基板１Ａを作成して実測したものである。一方、接続部３ｂ、３ｄ、およびブロード部３ａの各数値は、差動インピーダンス値がナロー部３ｃと一致（１００Ω）するように、シミュレーションに基づいて設定したものである。
上記のように設計することで、差動ペア配線３のミアンダ部における各部３ａ〜３ｅの差動インピーダンス値を一致させることが可能となる。また、寸法Ｌ２、Ｌ３が第２方向Ｙで一定となっているので、回路基板１Ａの電気特性がより安定する。
In Table 1, each numerical value of the
By designing as described above, it becomes possible to match the differential impedance values of the
（実施例２）
本実施例では、図２に示すような回路基板１Ｂ（フレキシブルプリント基板）の設計例を示す。実施例１とは、各線１０、２０、３０、４０の形状が異なっているが、その他の条件は同様である。実施例２における各部の寸法を表２に示す。
(Example 2)
In this embodiment, a design example of a
表２において、ナロー部３ｃの各数値は、実際に回路基板１Ｂを作成して実測したものである。一方、接続部３ｂ、３ｄ、およびブロード部３ａの各数値は、差動インピーダンス値がナロー部３ｃと一致（１００Ω）するように、シミュレーションに基づいて設定したものである。
上記のように設計することで、差動ペア配線３のミアンダ部における各部３ａ〜３ｅの差動インピーダンス値を一致させることが可能となる。また、寸法Ｌ４が第２方向Ｙで一定となっているので、他の回路領域との干渉が生じにくく、回路設計をより容易にすることができる。
In Table 2, each numerical value of the
By designing as described above, it becomes possible to match the differential impedance values of the
なお、本発明の技術的範囲は前記実施の形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。 The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
例えば、前記第１、第２実施形態では、各線１０、２０、３０、４０の稜線が直線状に形成されていたが、これらの稜線は曲線状であってもよい。
また、前記第１、第２実施形態では、接続部３ｂ、３ｄにおいて、第１信号線１０および第２信号線２０の双方の幅Ｗ１、Ｗ２が変化していたが、幅Ｗ１、Ｗ２のうち一方は一定であってもよい。つまり、幅Ｗ１，Ｗ２の少なくとも一方が、接続部３ｂ、３ｄにおいて変化していればよい。
For example, in the first and second embodiments, the ridgelines of the
Further, in the first and second embodiments, the widths W1 and W2 of both the
その他、本発明の趣旨を逸脱しない範囲で、上記した実施の形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態や変形例を適宜組み合わせてもよい。 In addition, it is possible to appropriately replace the constituent elements in the above-described embodiments with known constituent elements without departing from the spirit of the present invention, and the above-described embodiments and modified examples may be appropriately combined.
１Ａ、１Ｂ…回路基板 ２…基板本体 ３…差動ペア配線 ３ａ、３ｅ…ブロード部 ３ｂ、３ｄ…接続部 ３ｃ…ナロー部 １０…第１信号線 ２０…第２信号線 ３０…第１ＧＮＤ線 ４０…第２ＧＮＤ線 Ｘ…第１方向 Ｙ…第２方向
1A, 1B ...
Claims (1)
前記基板本体上に設けられた差動ペア配線である第１信号線および第２信号線と、を備え、
前記第１信号線および前記第２信号線の一部には、互いの線長の相違を調整するミアンダ部が設けられ、
前記ミアンダ部における前記差動ペア配線には、ブロード部と、前記ブロード部よりも前記第１信号線と前記第２信号線との間の回路間隔Ｌ１が小さいナロー部と、前記ブロード部と前記ナロー部とを接続する接続部と、が設けられ、
前記接続部では、前記ナロー部に向かうに従って前記回路間隔Ｌ１が漸次小さくなり、
前記接続部において、前記第１信号線および前記第２信号線の少なくとも一方の幅は、前記ナロー部に向かうに従って漸次小さくなっており、
前記基板本体上には、前記第１信号線および前記第２信号線を間に挟むように配置された第１ＧＮＤ線および第２ＧＮＤ線が設けられ、
平面視において、前記ミアンダ部で前記第１信号線および前記第２信号線が向かい合う方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、
前記ミアンダ部における前記第１信号線と前記第１ＧＮＤ線との間の間隔Ｌ２は、前記第２方向に沿って実質的に一定であり、
前記ミアンダ部における前記第２信号線と前記第２ＧＮＤ線との間の間隔Ｌ３は、前記第２方向に沿って実質的に一定であり、
前記ミアンダ部における前記第１ＧＮＤ線と前記第２ＧＮＤ線との間の間隔Ｌ４は、前記第２方向に沿って変化している、回路基板。 Board body,
A first signal line and a second signal line, which are differential pair wiring provided on the substrate body,
A meander portion for adjusting a difference in line length between the first signal line and the second signal line is provided in a part of the first signal line and the second signal line,
The differential pair wiring in the meander section includes a broad section, a narrow section having a circuit interval L1 between the first signal line and the second signal line smaller than that of the broad section, the broad section, and the broad section. And a connection part for connecting the narrow part,
In the connection portion, the circuit interval L1 gradually decreases toward the narrow portion,
In the connection portion, the width of at least one of the first signal line and the second signal line is gradually reduced toward the narrow portion ,
A first GND line and a second GND line are provided on the substrate body so as to sandwich the first signal line and the second signal line therebetween,
In a plan view, when a direction in which the first signal line and the second signal line face each other in the meander portion is a first direction and a direction orthogonal to the first direction is a second direction,
An interval L2 between the first signal line and the first GND line in the meander portion is substantially constant along the second direction,
A distance L3 between the second signal line and the second GND line in the meander portion is substantially constant along the second direction,
A circuit board in which a distance L4 between the first GND line and the second GND line in the meander portion changes along the second direction .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018102522A JP6697508B2 (en) | 2018-05-29 | 2018-05-29 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018102522A JP6697508B2 (en) | 2018-05-29 | 2018-05-29 | Circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019207947A JP2019207947A (en) | 2019-12-05 |
| JP6697508B2 true JP6697508B2 (en) | 2020-05-20 |
Family
ID=68768652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018102522A Expired - Fee Related JP6697508B2 (en) | 2018-05-29 | 2018-05-29 | Circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6697508B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4371065B2 (en) * | 2005-03-03 | 2009-11-25 | 日本電気株式会社 | Transmission line, communication apparatus, and wiring formation method |
| JP2011010209A (en) * | 2009-06-29 | 2011-01-13 | Nec Corp | Differential signal line and wiring substrate |
| JP5427644B2 (en) * | 2010-02-25 | 2014-02-26 | 株式会社日立製作所 | Printed board |
| US8835775B2 (en) * | 2011-11-15 | 2014-09-16 | Cisco Technology, Inc. | Localized skew compensation technique for reducing electromagnetic radiation |
| JP6649195B2 (en) * | 2016-07-06 | 2020-02-19 | 日本電信電話株式会社 | Differential signal transmission device |
| JP2018037463A (en) * | 2016-08-29 | 2018-03-08 | 京セラ株式会社 | Printed wiring board |
-
2018
- 2018-05-29 JP JP2018102522A patent/JP6697508B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019207947A (en) | 2019-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3872084B2 (en) | Printed circuit board | |
| US9795027B2 (en) | Printed wiring board | |
| US7338290B2 (en) | Printed wiring board with a plurality of pads and a plurality of conductive layers offset from the pads | |
| US9549460B2 (en) | Printed wiring board | |
| JP2008130976A (en) | Printed wiring board | |
| TWI510146B (en) | Printed circuit board and method of manufacturing the same | |
| JPWO2008105478A1 (en) | Wiring board, electric signal transmission system and electronic device | |
| JP6567364B2 (en) | Pattern antenna | |
| WO2016117320A1 (en) | Wiring board and method for designing same | |
| JP6697508B2 (en) | Circuit board | |
| JP5770936B2 (en) | Printed board | |
| JP2012094646A (en) | Printed wiring board corresponding to characteristic impedance control | |
| JP4660738B2 (en) | Printed wiring board and electronic device | |
| US7875826B2 (en) | Variable width conductive lines having substantially constant impedance | |
| JP5921207B2 (en) | Printed circuit board and printed circuit board device | |
| JP6187011B2 (en) | Printed circuit board | |
| JP6733911B2 (en) | Printed wiring board, printed wiring board with electronic components | |
| JPWO2013146904A1 (en) | Wiring board | |
| US9907158B2 (en) | Wiring structure and printed wiring substrate of wiring structure | |
| JP4913875B2 (en) | Coplanar track | |
| CN107404800B (en) | Printed circuit board and method for manufacturing the same | |
| JP4964090B2 (en) | Differential signal transmission wiring board | |
| JP2008071949A (en) | Wiring board and image forming apparatus | |
| JP6399969B2 (en) | Printed board | |
| US20240136282A1 (en) | Device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200424 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6697508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |