JP6694535B2 - Semiconductor device and wireless communication device - Google Patents
Semiconductor device and wireless communication device Download PDFInfo
- Publication number
- JP6694535B2 JP6694535B2 JP2019044719A JP2019044719A JP6694535B2 JP 6694535 B2 JP6694535 B2 JP 6694535B2 JP 2019044719 A JP2019044719 A JP 2019044719A JP 2019044719 A JP2019044719 A JP 2019044719A JP 6694535 B2 JP6694535 B2 JP 6694535B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- harmonic
- reference voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は半導体装置及び無線通信装置に関し、例えば二次高調波を抑圧するキャリブレーションを行う半導体装置及び無線通信装置に関する。 The present invention relates to a semiconductor device and a wireless communication device, for example, to a semiconductor device and a wireless communication device that perform calibration to suppress second harmonics.
近年、Bluetooth（登録商標）等の無線を用いるコンピュータ機器の需要が増加しており、また、ウェアラブルデバイスに搭載するために、無線回路の１チップ化などが要求されていることから、マイコンやＳｏＣ（System on a Chip）などの半導体装置への無線回路の搭載が増加している。 In recent years, there has been an increasing demand for computer devices that use wireless such as Bluetooth (registered trademark), and since it is required to integrate a wireless circuit into one chip for mounting on a wearable device, a microcomputer or SoC is required. The mounting of wireless circuits on semiconductor devices such as (System on a Chip) is increasing.
半導体装置に搭載される無線回路は、半導体装置とともに基板に備えるチップ抵抗やチップインダクタと接続して無線装置を構成している。これらの無線装置では、送信信号の電力を増幅してアンテナより無線信号として送信するが、送信信号の増幅に用いるＤ級アンプでは、パルス幅変調やパルス密度変調を応用し、スイッチング回路で電力増幅を行う際に送信信号の電力を増幅する際に高調波が発生してしまう。 A wireless circuit mounted on a semiconductor device is connected to a chip resistor and a chip inductor provided on a substrate together with the semiconductor device to form a wireless device. In these wireless devices, the power of the transmission signal is amplified and transmitted as a wireless signal from the antenna. In the class D amplifier used for amplifying the transmission signal, pulse width modulation or pulse density modulation is applied, and power amplification is performed by the switching circuit. A harmonic is generated when the power of the transmission signal is amplified when performing the above.
この高調波の抑圧する技術として、特許文献１が知られている。特許文献１では、増幅後の送信信号をＬＰＦ（Low Pass Filter）に通すことにより、送信信号より周波数の高い高調波を抑圧している。 Patent Document 1 is known as a technique for suppressing this harmonic. In Patent Document 1, the amplified transmission signal is passed through an LPF (Low Pass Filter) to suppress harmonics having a higher frequency than the transmission signal.
従来の装置では、電力の大きい送信信号を通すＬＰＦが必要であり、このＬＰＦを備えない場合、高調波がどの程度出ているかを知ることができない問題があった。 In the conventional device, an LPF for transmitting a transmission signal with high power is required, and if this LPF is not provided, there is a problem that it is not possible to know how much harmonics are generated.
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other problems and novel features will be apparent from the description of the present specification and the accompanying drawings.
一実施の形態によれば、半導体装置は、同相検知回路と、検波回路を備え、同相検知回路は、交流信号を同相検知し、検波回路は、同相検知回路から出力された偶数次高調波の振幅レベルを検波する。 According to one embodiment, a semiconductor device includes an in-phase detection circuit and a detection circuit, the in-phase detection circuit detects in-phase AC signals, and the detection circuit detects even-numbered harmonics output from the in-phase detection circuit. Detect the amplitude level.
前記一実施の形態によれば、高調波の振幅レベルを検出することができる。 According to the one embodiment, the amplitude level of the harmonic can be detected.
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。 For clarity of explanation, the following description and drawings are appropriately omitted and simplified. In addition, each element illustrated in the drawings as a functional block that performs various processes can be configured with a CPU, a memory, and other circuits in terms of hardware, and a program loaded in the memory in terms of software. It is realized by. Therefore, it is understood by those skilled in the art that these functional blocks can be realized in various forms by only hardware, only software, or a combination thereof, and the present invention is not limited to them. In each drawing, the same elements are denoted by the same reference numerals, and redundant description is omitted as necessary.
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。 In the following embodiments, when there is a need for convenience, the description will be divided into a plurality of sections or embodiments, but unless otherwise specified, they are not unrelated to each other, and one is the other. There is a relation of some or all of modified examples, application examples, detailed explanations, supplementary explanations, and the like. Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.) of the elements, the case where it is particularly specified and the case where the number is clearly limited to a specific number in principle However, the number is not limited to the specific number, and may be the specific number or more or the following.
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
（実施の形態の概要）
Further, in the following embodiments, the constituent elements (including operation steps and the like) are not necessarily essential unless otherwise specified or in principle considered to be essential. Similarly, in the following embodiments, when referring to shapes, positional relationships, etc. of constituent elements, etc., the shapes are substantially the same, unless otherwise specified or in principle not apparently. And the like, etc. are included. The same applies to the above numbers and the like (including the number, numerical values, amounts, ranges, etc.).
(Outline of the embodiment)
図１は、実施の形態に係る半導体装置の概要構成を示す構成図である。図１に示すように、実施の形態に係る半導体装置１０は、交流信号を同相検知する同相検知回路１１と、同相検知回路から出力された偶数次高調波の振幅レベルを検出する検波回路１２とを備えている。 FIG. 1 is a configuration diagram showing a schematic configuration of a semiconductor device according to an embodiment. As shown in FIG. 1, a semiconductor device 10 according to the embodiment includes an in-phase detection circuit 11 that detects an in-phase AC signal, and a detection circuit 12 that detects an amplitude level of an even-order harmonic output from the in-phase detection circuit. Is equipped with.
同相検知回路１１は、差動信号である交流信号を同相で合成することにより、奇数次高調波を打ち消し、直流と偶数次高調波を得る。そして、同相検知回路は、得られた信号を検波回路１２に出力する。 The in-phase detection circuit 11 cancels odd harmonics by combining alternating current signals that are differential signals in phase to obtain direct current and even harmonics. Then, the in-phase detection circuit outputs the obtained signal to the detection circuit 12.
検波回路１２は、検波により同相検知後の信号から偶数次高調波の振幅レベルを得て、検波した振幅レベルを出力する。 The detection circuit 12 obtains the amplitude level of the even harmonics from the signal after the in-phase detection by the detection, and outputs the detected amplitude level.
図１のように、交流信号を同相検知し、同相検知した信号を検波することにより、高調波の振幅レベルを検出することができる。
（実施の形態１）
As shown in FIG. 1, the amplitude level of the harmonic can be detected by detecting the AC signal in phase and detecting the signal detected in phase.
(Embodiment 1)
以下、図面を参照して実施の形態１について説明する。図２は、実施の形態１に係る半導体装置の構成を示す図である。図２に示すように、半導体装置１００は、交流出力回路１０１と、バラン１０２と、同相検知回路１０３と、検波回路１０４と、制御回路１０５と、を備えている。 Hereinafter, Embodiment 1 will be described with reference to the drawings. FIG. 2 is a diagram showing the configuration of the semiconductor device according to the first embodiment. As shown in FIG. 2, the semiconductor device 100 includes an AC output circuit 101, a balun 102, an in-phase detection circuit 103, a detection circuit 104, and a control circuit 105.
交流出力回路１０１は、入力された、差動信号である交流信号を増幅し、増幅後の交流信号をバラン１０２と同相検知回路１０３に出力する。例えば、交流出力回路は、Ｄ級アンプを用いて交流信号を増幅する。Ｄ級アンプでは、パルス幅変調を用いて、スイッチング回路で電力増幅を行う。 The AC output circuit 101 amplifies the input AC signal which is a differential signal, and outputs the amplified AC signal to the balun 102 and the in-phase detection circuit 103. For example, the AC output circuit amplifies the AC signal using a class D amplifier. The class D amplifier uses pulse width modulation to amplify power in a switching circuit.
バラン１０２は、差動信号である交流信号を、平衡−非平衡変換し、アンテナを介して無線信号として送信する。 The balun 102 carries out balanced-unbalanced conversion of an AC signal which is a differential signal, and transmits it as a radio signal via an antenna.
同相検知回路１０３は、差動信号である交流信号を同相で合成することにより、奇数次高調波を打ち消し、直流と偶数次高調波を得る。そして、同相検知回路１０３は、得られた信号を検波回路１０４に出力する。例えば、同相検知回路１０３は、差動信号同士を、抵抗を介して合成する回路で構成されても良い。 The in-phase detection circuit 103 cancels odd harmonics by combining in-phase alternating current signals that are differential signals to obtain direct current and even harmonics. Then, the in-phase detection circuit 103 outputs the obtained signal to the detection circuit 104. For example, the in-phase detection circuit 103 may be configured by a circuit that combines differential signals via resistors.
検波回路１０４は、同相検知後の信号を検波して偶数次高調波の振幅レベルを得る。そして検波回路１０４は、検波した振幅レベルを制御回路１０５に出力する。 The detection circuit 104 detects the signal after the in-phase detection and obtains the amplitude level of the even harmonics. Then, the detection circuit 104 outputs the detected amplitude level to the control circuit 105.
制御回路１０５は、交流出力回路のパラメータを制御し、検波回路１０４から得られた振幅レベルが最小となる値にパラメータを決定する。例えば、制御回路１０５は、交流出力回路１０１のＤ級アンプのパルス幅変調におけるデューティ比を変化させ、デューティ比と偶数次高調波の振幅レベルとの関係を得る。そして、制御回路１０５は、偶数次高調波の振幅レベルが最小となるデューティ比を交流出力回路１０１に指示する。 The control circuit 105 controls the parameter of the AC output circuit, and determines the parameter to a value that minimizes the amplitude level obtained from the detection circuit 104. For example, the control circuit 105 changes the duty ratio in the pulse width modulation of the class D amplifier of the AC output circuit 101, and obtains the relationship between the duty ratio and the amplitude level of the even harmonics. Then, the control circuit 105 instructs the AC output circuit 101 about the duty ratio at which the amplitude level of the even-order harmonic becomes the minimum.
Ｄ級アンプは、デューティ比が変化すると、発生する高調波の振幅レベルも変化する。図３は、パルス波形の一例を示す図である。図３において、横軸は時刻を示し、縦軸は電圧を示す。また図３において、πは半周期の時間を示し、αはパルス波形の中心から電圧が変化するまでの時間を示す。 When the duty ratio of the class D amplifier changes, the amplitude level of the generated harmonic wave also changes. FIG. 3 is a diagram showing an example of the pulse waveform. In FIG. 3, the horizontal axis represents time and the vertical axis represents voltage. Further, in FIG. 3, π indicates a half cycle time, and α indicates a time from the center of the pulse waveform until the voltage changes.
図３において、パルス波形の電圧は以下の式（１）で示される。
ここでデューティ比が０．５である場合、α＝π／２となり、パルス波形の電圧は以下の式（２）で示される。
一方、デューティ比が０．５からずれた場合、α＝β＋π／２（ベータは任意の値）となり、パルス波形の電圧は以下の近似式（３）で示される。
式（３）において、直流成分は１／２＋β／２で表され、二次高調波は以下の式（４）で表される。
ここでβの値が小さい場合、Ｓｉｎβはβで近似できるので、二次高調波はβ／πに近似される。すなわち、二次高調波はデューティ比が0.5からずれるほど大きくなる。実施の形態１の半導体装置１００は、デューティ比のずれを、デューティ比と高調波の振幅レベルとの関係から検出する。 When the value of β is small, Sinβ can be approximated by β, so that the second harmonic is approximated by β / π. That is, the second harmonic becomes larger as the duty ratio deviates from 0.5. The semiconductor device 100 according to the first embodiment detects the deviation of the duty ratio from the relationship between the duty ratio and the amplitude level of the harmonic.
具体的には、交流出力回路１０１に入力される差動信号を以下の式（５）、式（６）で定義される。
同相検知回路１０３は、差動信号の電圧同士を相加平均することになる。従って、同相検知回路１０３の出力は、以下の式（７）で示される。
ここで、αをＤ（１周期のうち”Ｈ”の時間／１周期の時間 ＭＡＸ＝１）で書き直すと、同相検知回路１０３の出力は、以下の式（８）で示される。式（８）において、Ｄは０＜Ｄ＜１の範囲である。
式（８）で示される出力信号において、3次以上の成分は自然な減衰で無視できることから、式（８）の先頭の２項のみに注目して記載すると、式（９）となる。
ここで、第1項の係数（ｅ１）および第２項の係数（ｅ２）は、式（１０）、式（１１）で示され、共に単調増加および単調減少の係数となる。
ＶＣＭＤＥＴ＿Ｏの信号は、次に検波回路１０４に入力される。検波回路１０４は、誤動作を防ぐ目的で、ＤＣ成分を除去する機能及び主に振幅のピーク値を検出する機能を有した回路で構成され、ピーク検波回路出力波形（ＶＤＥＴ＿Ｏ）における係数は、係数ｅ１／ｅ２から算出され、式（１２）、式（１３）となる。
ここでｅ２成分を検出するのが検波回路１０４であり、検波回路１０４内のＬＰＦで高域を除去したＶＬＰＦ＿Ｏは以下の式（１４）で表すことができる。
式（１４）において、Ｄ＝０．５になる値が、二次高調波を最も抑圧できるデューティ比である。図４は、アンプのデューティ比と高調波の振幅レベルとの関係を示す図である。図３において、横軸は、交流出力回路１０１のＤ級アンプのデューティ比を示し、縦軸は同相検知回路１０３において検波により得られた二次高調波の振幅を示す。 In Expression (14), the value at which D = 0.5 is the duty ratio at which the second harmonic can be most suppressed. FIG. 4 is a diagram showing the relationship between the duty ratio of the amplifier and the amplitude level of the harmonic. In FIG. 3, the horizontal axis represents the duty ratio of the class D amplifier of the AC output circuit 101, and the vertical axis represents the amplitude of the second harmonic obtained by the detection in the in-phase detection circuit 103.
図４に示すように、デューティ比がＰ０の点において、二次高調波の振幅が最小になる。また、二次高調波の振幅の値は、デューティ比がＰ０の点を中心とした左右対称の値を取る。 As shown in FIG. 4, at the point where the duty ratio is P0, the amplitude of the second harmonic becomes minimum. Further, the value of the amplitude of the second harmonic takes a symmetrical value centered on the point where the duty ratio is P0.
半導体装置１００では、二次高調波を含む偶数次高調波の信号を検波して、二次高調波の振幅が最小になるデューティ比をサーチする。ここでサーチの例について図５を用いて説明する。図５は、アンプのデューティ比と、検波後の二次高調波の電圧との関係を示す図である。図５において、横軸は、交流出力回路１０１のＤ級アンプのデューティ比を示し、縦軸は検波回路１０４において検波により得られた二次高調波の振幅を示す。 The semiconductor device 100 detects even-order harmonic signals including second-order harmonics and searches for a duty ratio that minimizes the amplitude of the second-order harmonics. Here, an example of the search will be described with reference to FIG. FIG. 5 is a diagram showing the relationship between the duty ratio of the amplifier and the voltage of the second harmonic wave after detection. 5, the horizontal axis represents the duty ratio of the class D amplifier of the AC output circuit 101, and the vertical axis represents the amplitude of the second harmonic obtained by the detection in the detection circuit 104.
図５に示すように、検波後の二次高調波の電圧は、図４の検波前の二次高調波の振幅レベルと同様に、デューティ比がＰ０の点において、検波後の信号の電圧が最小になる。また、検波後の信号の電圧は、デューティ比がＰ０の点を中心とした左右対称の値を取る。 As shown in FIG. 5, the voltage of the second harmonic wave after the detection is the same as the amplitude level of the second harmonic wave before the detection in FIG. 4 at the point where the duty ratio is P0. To be the minimum. In addition, the voltage of the signal after detection has a symmetrical value centered on the point where the duty ratio is P0.
制御回路１０５は、図５に示すデューティ比と、検波後の二次高調波の電圧との関係から検波後の信号の電圧が最小になるデューティ比をサーチする。単純に検波後の信号の電圧が最小点を決定しても良いし、検波後の信号の電圧が等しいデューティ比の中点を求めることによりに検波後の信号の電圧が最小点を決定しても良い。図５では、検波後の信号の電圧が、閾値となる電圧である０Ｖと等しくなるデューティ比Ｐ１及びＰ２をサーチし、Ｐ０＝（Ｐ１＋Ｐ２）／２の式から中点となるＰ０を求めている。なお、閾値となる電圧は０Ｖでなくても良く、任意の電圧としても良い。閾値をＶＣＭＰ＿ＲＥＦとすると、ＶＬＰＦ＿Ｏ＝ＶＣＭＰ＿ＲＥＦとなる２点のデューティ比Ｄ１、Ｄ２は、それぞれ式（１５）、式（１６）で示される。
ここでＤ１とＤ２の中点はＤｃ＝０．５×（Ｄ１＋Ｄ２）とした場合、式（１７）が得られる。
式（１７）において、Ｄｃは０＜｛Ｄｃ，Ｄ１，Ｄ２｝＜１の制約よりＤｃ＝０．５が解となる。デューティ比に関する変数をＴＸＤＵＴＹ＿Ｐ／Ｎといったディジタルビットで制御し、最適点を検索しても良い。 In Equation (17), Dc = 0.5 is a solution due to the constraint of 0 <{Dc, D1, D2} <1. The optimum point may be searched by controlling the variable relating to the duty ratio with a digital bit such as TXDUTY_P / N.
中点により最適なデューティ比を求める方法はノイズに強いという効果を有する。例えば、二次高調波の検波レベルが低い場合、ノイズフロアの影響により、検波後の信号において、電圧の低い部分がノイズに埋もれてしまう。図６は、アンプのデューティ比と、検波後の二次高調波の電圧との関係を示す図である。図５と同様に図６において、横軸は、交流出力回路１０１のＤ級アンプのデューティ比を示し、縦軸は検波回路１０４において検波により得られた二次高調波の振幅を示す。 The method of obtaining the optimum duty ratio from the midpoint has the effect of being resistant to noise. For example, when the detection level of the second harmonic is low, the low voltage portion of the detected signal is buried in the noise due to the influence of the noise floor. FIG. 6 is a diagram showing the relationship between the duty ratio of the amplifier and the voltage of the second harmonic after detection. Similar to FIG. 5, in FIG. 6, the horizontal axis represents the duty ratio of the class D amplifier of the AC output circuit 101, and the vertical axis represents the amplitude of the second harmonic obtained by detection in the detection circuit 104.
図６において、デューティ比Ｐ０付近では、信号がノイズに埋もれてしまっている。したがって、電圧が最小である点をサーチする方法では、最小点がノイズに埋もれており、電圧が最小となる点を見つけることができない。 In FIG. 6, the signal is buried in noise near the duty ratio P0. Therefore, in the method of searching for the point with the minimum voltage, the minimum point is buried in noise, and the point with the minimum voltage cannot be found.
一方、所定の電圧となる二点の中点から最適なデューティ比を求める方法では、ノイズに埋もれていない部分の信号からデューティ比を算出するので、ノイズの影響を受けずに最適なデューティ比を求めることができる。 On the other hand, in the method of obtaining the optimum duty ratio from the midpoint of the two points with the predetermined voltage, the duty ratio is calculated from the signal of the part not buried in noise, so the optimum duty ratio is not affected by noise. You can ask.
また、実施の形態１の半導体装置は、信号電圧のオフセットに影響されずに最適なデューティ比を求めることができる効果を有する。 In addition, the semiconductor device of the first embodiment has an effect that the optimum duty ratio can be obtained without being affected by the offset of the signal voltage.
例えば、交流出力回路１０１が増幅した信号のうち、直流成分から最適なデューティ比を求める方法が考えられる。図７は、アンプのデューティ比と、同相検知後の直流信号との関係を示す図である。図７に示すように、アンプのデューティ比と、同相検知後の直流信号とは、直線関係になっているので、最適なデューティ比は所定の閾値電圧（例えば０Ｖ）と等しくなる点をサーチする。 For example, a method of obtaining the optimum duty ratio from the DC component of the signal amplified by the AC output circuit 101 can be considered. FIG. 7 is a diagram showing the relationship between the duty ratio of the amplifier and the DC signal after the in-phase detection. As shown in FIG. 7, the duty ratio of the amplifier and the direct-current signal after the in-phase detection are in a linear relationship, so that the optimum duty ratio is searched for at a point equal to a predetermined threshold voltage (for example, 0 V). ..
しかしながら、装置を構成する部品のばらつきにより、直流信号に電圧のオフセットが入る場合、破線で示す斜線のように電圧が０Ｖであるデューティ比はＰ０’になってしまい、最適なデューティ比であるはずのＰ０とは異なる点を最適なデューティ比と誤って認定してしまう可能性がある。 However, when a DC signal has a voltage offset due to variations in the components that make up the device, the duty ratio at which the voltage is 0 V becomes P0 ′ as indicated by the hatched line shown by the broken line, which should be the optimum duty ratio. There is a possibility that a point different from P0 may be mistakenly recognized as the optimum duty ratio.
一方、実施の形態１の半導体装置では、二次高調波が、最適なデューティ比を中心とした線対称の特性を有するので信号に電圧のオフセットが入っていても、最適なデューティ比を求めることができる。図８は、アンプのデューティ比と、検波後の二次高調波の電圧との関係を示す図である。図５、６と同様に図８において、横軸は、交流出力回路１０１のＤ級アンプのデューティ比を示し、縦軸は検波回路１０４において検波により得られた二次高調波の振幅を示す。図８において、破線は電圧にオフセットが入った検波後の信号である。電圧のオフセットにより、電圧が閾値となる０Ｖと等しくなる点はＰ１’及びＰ２’にそれぞれずれるが、Ｐ１とＰ２の中点は、Ｐ１’とＰ２’の中点と同じＰ０であるので、最適なデューティ比を決定することができる。 On the other hand, in the semiconductor device of the first embodiment, since the second harmonic has the characteristic of line symmetry centered on the optimum duty ratio, the optimum duty ratio can be obtained even if the signal has a voltage offset. You can FIG. 8 is a diagram showing the relationship between the duty ratio of the amplifier and the voltage of the second harmonic wave after detection. Similar to FIGS. 5 and 6, in FIG. 8, the horizontal axis represents the duty ratio of the class D amplifier of the AC output circuit 101, and the vertical axis represents the amplitude of the second harmonic obtained by the detection in the detection circuit 104. In FIG. 8, the broken line is the signal after detection in which the voltage has an offset. Due to the voltage offset, the point where the voltage becomes equal to the threshold value of 0V is deviated to P1 'and P2' respectively, but the midpoint of P1 and P2 is the same P0 as the midpoint of P1 'and P2', so it is optimal. The duty ratio can be determined.
次に、実施の形態１の検波回路１０４の内部構成について説明する。図９は、実施の形態１の検波回路の構成を示すブロック図である。図９において、検波回路１０４は、参照電圧生成回路１１１と、検波器１１２と、ＬＰＦ１１３と、増幅回路１１４と、比較器１１５とを備える。 Next, the internal configuration of the detection circuit 104 according to the first embodiment will be described. FIG. 9 is a block diagram showing the configuration of the detection circuit according to the first embodiment. In FIG. 9, the detection circuit 104 includes a reference voltage generation circuit 111, a detector 112, an LPF 113, an amplification circuit 114, and a comparator 115.
参照電圧生成回路１１１は、検波器１１２で用いる参照電圧を生成する。例えば、参照電圧生成回路１１１は２種類の参照電圧ＶＲＥＦ１とＶＲＥＦ２とを生成する。この参照電圧ＶＲＥＦ１とＶＲＥＦ２の差電圧により検出する二次高調波の振幅レベルが決まる。すなわち、図５におけるＰ１及びＰ２に対応する電圧は、電圧ＶＲＥＦ１とＶＲＥＦ２の差電圧により決定される。 The reference voltage generation circuit 111 generates a reference voltage used by the detector 112. For example, the reference voltage generation circuit 111 generates two types of reference voltages VREF1 and VREF2. The amplitude level of the second harmonic to be detected is determined by the difference voltage between the reference voltages VREF1 and VREF2. That is, the voltages corresponding to P1 and P2 in FIG. 5 are determined by the difference voltage between the voltages VREF1 and VREF2.
検波器１１２は、同相検知回路１０３において同相検知された信号にＶＲＥＦ２の電圧を加え、ＶＲＥＦ１と共に検波することにより、同相検知された二次高調波の信号の振幅レベルを直流電圧とする直流信号を得る。そして、検波器１１２は、得られた振幅レベルをＬＰＦ１１３に出力する。 The detector 112 adds a voltage of VREF2 to the signal detected in the common mode in the common mode detection circuit 103, and detects it together with VREF1 to generate a DC signal whose DC voltage is the amplitude level of the second harmonic signal detected in the same phase. obtain. Then, the detector 112 outputs the obtained amplitude level to the LPF 113.
ＬＰＦ１１３は、得られた振幅レベルの直流信号に含まれる高周波成分を抑圧して、増幅回路１１４に出力する。 The LPF 113 suppresses a high frequency component included in the DC signal having the obtained amplitude level, and outputs the suppressed high frequency component to the amplifier circuit 114.
増幅回路１１４は、直流信号を増幅して、比較器１１５に出力する。 The amplifier circuit 114 amplifies the DC signal and outputs it to the comparator 115.
比較器１１５は、増幅後の直流信号同士の電圧を比較する。比較対象となる２つ信号の電圧の差は、二次高調波の信号の振幅レベルと、２つの参照電圧の差を反映したものである。前述したように、参照電圧ＶＲＥＦ１とＶＲＥＦ２の差電圧により、図５におけるＰ１及びＰ２に対応する電圧決定される。すなわち、比較器１１５は、二次高調波の信号の検波信号の電圧が、所定の電圧より高いか低いかの結果を出力することになる。 The comparator 115 compares the voltages of the amplified DC signals with each other. The voltage difference between the two signals to be compared reflects the amplitude level of the second harmonic signal and the difference between the two reference voltages. As described above, the voltage corresponding to P1 and P2 in FIG. 5 is determined by the difference voltage between the reference voltages VREF1 and VREF2. That is, the comparator 115 outputs the result of whether the voltage of the detection signal of the second harmonic signal is higher or lower than the predetermined voltage.
制御回路１０５は、交流出力回路１０１のＤ級アンプのパルス幅変調におけるデューティ比を変化させ、比較器１１５の結果が変化する点のデューティ比を図５におけるＰ１またはＰ２として検出する。そして、制御回路１０５は、Ｐ１とＰ２の中点Ｐ０を最適なデューティ比として、交流出力回路１０１のＤ級アンプのパルス幅変調におけるデューティ比に反映させる。 The control circuit 105 changes the duty ratio in the pulse width modulation of the class D amplifier of the AC output circuit 101, and detects the duty ratio at the point where the result of the comparator 115 changes as P1 or P2 in FIG. Then, the control circuit 105 reflects the midpoint P0 of P1 and P2 as the optimum duty ratio in the duty ratio in the pulse width modulation of the class D amplifier of the AC output circuit 101.
次に、実施の形態１の検波回路１０４の具体的な回路の例について説明する。図１０は、実施の形態１の検波回路の構成を示す回路図である。 Next, an example of a specific circuit of the detection circuit 104 according to the first embodiment will be described. FIG. 10 is a circuit diagram showing the configuration of the detection circuit according to the first embodiment.
検波回路１０４は、抵抗Ｒ１−１、Ｒ１−２、Ｒ２−１、Ｒ２−２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４と、電界効果トランジスタＦＥＴ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４と、可変抵抗ＶＲ１−１、ＶＲ１−２と、スイッチＳＷ１と、電流源ＣＳ１とを備える。電界効果トランジスタＦＥＴ１、ＦＥＴ２は、例えばｐＭＯＳ−ＦＥＴであり、また電界効果トランジスタＦＥＴ３、ＦＥＴ４は、例えばｎＭＯＳ−ＦＥＴである。スイッチＳＷ１は、閉じることにより検波を実行可能とし、開くことにより検波を行わない。 The detection circuit 104 includes resistors R1-1, R1-2, R2-1, R2-2, R3, R4, R5, R6, R7, R8, R9, capacitors C1, C2, C3, C4, and field effect transistors. It is provided with FET1, FET2, FET3, FET4, variable resistors VR1-1 and VR1-2, a switch SW1, and a current source CS1. The field effect transistors FET1 and FET2 are, for example, pMOS-FETs, and the field effect transistors FET3 and FET4 are, for example, nMOS-FETs. When the switch SW1 is closed, detection can be performed, and when the switch SW1 is opened, detection is not performed.
図１０において、電源電位と接地電位の間に、抵抗Ｒ１−１、可変抵抗ＶＲ１の固定抵抗器、抵抗Ｒ２−１が直列に接続され、可変抵抗ＶＲ１の可変抵抗端子と、電界効果トランジスタＦＥＴ１のゲートとの間に抵抗Ｒ３が接続されている。また、電源電位と接地電位の間に、抵抗Ｒ１−２、可変抵抗ＶＲ１２固定抵抗器、抵抗Ｒ２−２が直列に接続され、可変抵抗ＶＲ２の可変抵抗端子と、電界効果トランジスタＦＥＴ２のゲートとが接続されている。また、二次高調波の入力端子と電界効果トランジスタＦＥＴ１との間にキャパシタＣ１が接続されている。 In FIG. 10, the resistor R1-1, the fixed resistor of the variable resistor VR1 and the resistor R2-1 are connected in series between the power source potential and the ground potential, and the variable resistor terminal of the variable resistor VR1 and the field effect transistor FET1 are connected. A resistor R3 is connected between the gate and the gate. Further, the resistor R1-2, the variable resistor VR12 fixed resistor, and the resistor R2-2 are connected in series between the power source potential and the ground potential, and the variable resistor terminal of the variable resistor VR2 and the gate of the field effect transistor FET2 are connected. It is connected. A capacitor C1 is connected between the input terminal for the second harmonic and the field effect transistor FET1.
検波器１１２内の回路構成では、電源電位と、電界効果トランジスタＦＥＴ１のソースとの間に、抵抗Ｒ４と、キャパシタ２とが並列に接続されている。また電源電位と、電界効果トランジスタＦＥＴ２との間に、抵抗Ｒ５が接続されている。電界効果トランジスタＦＥＴ１のドレイン及びＦＥＴ２のドレインと、接地電位との間に、スイッチＳＷ１が接続されている。 In the circuit configuration in the detector 112, the resistor R4 and the capacitor 2 are connected in parallel between the power supply potential and the source of the field effect transistor FET1. A resistor R5 is connected between the power supply potential and the field effect transistor FET2. The switch SW1 is connected between the drain of the field effect transistor FET1 and the drain of FET2 and the ground potential.
ＬＰＦ１１３は、抵抗Ｒ６、Ｒ７と、キャパシタＣ３、Ｃ４を備える。そして、電界効果トランジスタＦＥＴ１のソースと、電界効果トランジスタＦＥＴ２のソースと、電界効果トランジスタＦＥＴ４のゲートとの間に、抵抗Ｒ６が接続されている。また、電界効果トランジスタＦＥＴ３のゲートとの間に、抵抗Ｒ７が接続されている。また、増幅回路１１４側の抵抗Ｒ６の端子と、増幅回路１１４側の抵抗Ｒ７の端子との間に、キャパシタＣ３が接続されている。また、増幅回路１１４側の抵抗Ｒ７の端子と、接地電位との間に、キャパシタＣ４が接続されている。 The LPF 113 includes resistors R6 and R7 and capacitors C3 and C4. A resistor R6 is connected between the source of the field effect transistor FET1, the source of the field effect transistor FET2, and the gate of the field effect transistor FET4. A resistor R7 is connected between the gate of the field effect transistor FET3. Further, the capacitor C3 is connected between the terminal of the resistor R6 on the amplifier circuit 114 side and the terminal of the resistor R7 on the amplifier circuit 114 side. A capacitor C4 is connected between the terminal of the resistor R7 on the amplifier circuit 114 side and the ground potential.
増幅回路１１４内の回路構成では、電源電位と、電界効果トランジスタＦＥＴ３のソースとの間に、抵抗Ｒ８が接続されている。また、電源電位と、電界効果トランジスタＦＥＴ４のソースとの間に、抵抗Ｒ９が接続されている。電界効果トランジスタＦＥＴ３のドレインと、接地電位との間に、電流源が接続されている。また、電界効果トランジスタＦＥＴ４のドレインと、接地電位との間に、電流源が接続されている。そして、電界効果トランジスタＦＥＴ３のソースと、電界効果トランジスタＦＥＴ４のソースがそれぞれ出力端子に接続されている。 In the circuit configuration in the amplifier circuit 114, the resistor R8 is connected between the power supply potential and the source of the field effect transistor FET3. A resistor R9 is connected between the power supply potential and the source of the field effect transistor FET4. A current source is connected between the drain of the field effect transistor FET3 and the ground potential. A current source is connected between the drain of the field effect transistor FET4 and the ground potential. The source of the field effect transistor FET3 and the source of the field effect transistor FET4 are connected to the output terminals, respectively.
次に、この検波回路１０４の信号処理を以下に説明する。 Next, the signal processing of the detection circuit 104 will be described below.
入力端子から入力された二次高調波ＨＤ２は、キャパシタＣ１において直流成分を抑圧される。そして、直流成分を抑圧された二次高調波ＨＤ２に参照電圧ＶＲＥＦ２を加えた信号が電界効果トランジスタＦＥＴ１のゲートに入力される。また、参照電圧ＶＲＥＦ１の信号が電界効果トランジスタＦＥＴ２のゲートに入力される。図１１は、検波器１１２に入力される信号を示す図である。図１１において、縦軸は電圧を示し、横軸は時刻を示す。また、図１１において、破線は参照電圧ＶＲＥＦ２の信号を示し、実線は、検波対象となる信号を示す。図１１に示すように検波器１１２には、二次高調波ＨＤ２に参照電圧ＶＲＥＦ２を加えた信号と、参照電圧ＶＲＥＦ１の信号が入力される。 The second harmonic wave HD2 input from the input terminal has a DC component suppressed in the capacitor C1. Then, a signal obtained by adding the reference voltage VREF2 to the second harmonic wave HD2 in which the DC component is suppressed is input to the gate of the field effect transistor FET1. Further, the signal of the reference voltage VREF1 is input to the gate of the field effect transistor FET2. FIG. 11 is a diagram showing signals input to the detector 112. In FIG. 11, the vertical axis represents voltage and the horizontal axis represents time. Further, in FIG. 11, the broken line shows the signal of the reference voltage VREF2, and the solid line shows the signal to be detected. As shown in FIG. 11, the detector 112 is supplied with a signal obtained by adding the reference voltage VREF2 to the second harmonic wave HD2 and a signal having the reference voltage VREF1.
検波器１１２において、二次高調波ＨＤ２に参照電圧ＶＲＥＦ２を加えた信号は検波され、二次高調波ＨＤ２の振幅を直流電圧に変換した信号となる。ここで、２つの参照電圧の差電圧をＶｒｆとし、二次高調波の振幅レベルを検波した後の電圧をＶＤＣ１とすると、電界効果トランジスタＦＥＴ１のソースから得られる検波電位はＶｏ２＝ＶＤＣ１＋Ｖｒｆで求められる。また電界効果トランジスタＦＥＴ２のソースから得られる検波電位をＶｏ１＝ＶＤＣとすると、電界効果トランジスタＦＥＴ１、ＦＥＴ２の電位差のうち、二次高調波の振幅レベルは、ΔＶｄ＝ＶＤＣ１−ＶＤＣとの関係になる。図１２は、検波後の信号を示す図である。図１２において、縦軸は電圧を示し、横軸は時刻を示す。また、図１２において、破線は参照電圧ＶＲＥＦ２の信号及び検波前の信号を示し、実線は検波後の信号を示す。図１２に示すように検波後の信号には、交流成分が一部残っている。 In the detector 112, the signal obtained by adding the reference voltage VREF2 to the second harmonic wave HD2 is detected and becomes a signal in which the amplitude of the second harmonic wave HD2 is converted into a DC voltage. Here, when the difference voltage between the two reference voltages is Vrf and the voltage after detecting the amplitude level of the second harmonic is VDC1, the detection potential obtained from the source of the field effect transistor FET1 is obtained by Vo2 = VDC1 + Vrf. .. When the detection potential obtained from the source of the field effect transistor FET2 is Vo1 = VDC, the amplitude level of the second harmonic of the potential difference between the field effect transistors FET1 and FET2 has a relationship of ΔVd = VDC1-VDC. FIG. 12 is a diagram showing a signal after detection. In FIG. 12, the vertical axis represents voltage and the horizontal axis represents time. Further, in FIG. 12, the broken line shows the signal of the reference voltage VREF2 and the signal before detection, and the solid line shows the signal after detection. As shown in FIG. 12, some AC components remain in the signal after detection.
ＬＰＦ１１３は、検波後の信号の交流成分を抑圧する。図１３は、交流抑圧後の信号の例を示す図である。図１３において、縦軸は電圧を示し、横軸は時刻を示す。また、図１３において、破線は、参照電圧ＶＲＥＦ２の信号及び交流成分を示し、実線は交流抑圧後の信号を示す。そして、ＬＰＦ１１３を介した後、信号の電位は、それぞれＶｏ２’＝ＶＤＣ１＋ａ×Ｖｒｆ、Ｖｏ１’＝ＶＤＣとなる。ここでａは所定の定数である。 The LPF 113 suppresses the AC component of the signal after detection. FIG. 13 is a diagram showing an example of a signal after AC suppression. In FIG. 13, the vertical axis represents voltage and the horizontal axis represents time. Further, in FIG. 13, the broken line shows the signal and the AC component of the reference voltage VREF2, and the solid line shows the signal after AC suppression. Then, after passing through the LPF 113, the potentials of the signals are Vo2 '= VDC1 + a * Vrf and Vo1' = VDC, respectively. Here, a is a predetermined constant.
そして、増幅回路１１４は、交流抑圧後の信号を増幅する。図１４は、増幅後の信号の例を示す図である。図１４において、縦軸は電圧を示し、横軸は時刻を示す。また、図１４において、実線は増幅後の信号を示す。そして、増幅回路１１４から出力される各信号の電位差は、Ｖ（ＯＵＴ＿Ｎ）−Ｖ（ＯＵＴ＿Ｐ）＝Ａｖ×（ΔＶｄ＋ａ×Ｖｒｆ）となる。ここでＡｖは、増幅回路１１４における増幅率である。２つの信号の電位差は、二次高調波ＨＤ２の振幅を示す電圧と、閾値となる電圧との差を意味する。 Then, the amplifier circuit 114 amplifies the signal after AC suppression. FIG. 14 is a diagram showing an example of a signal after amplification. In FIG. 14, the vertical axis represents voltage and the horizontal axis represents time. Also, in FIG. 14, the solid line indicates the signal after amplification. The potential difference between the signals output from the amplifier circuit 114 is V (OUT_N) −V (OUT_P) = Av × (ΔVd + a × Vrf). Here, Av is the amplification factor in the amplifier circuit 114. The potential difference between the two signals means the difference between the voltage indicating the amplitude of the second harmonic wave HD2 and the threshold voltage.
したがって、比較器１１５において、２つの信号の電圧が等しいと判断される場合、二次高調波ＨＤ２の振幅を示す電圧が閾値に等しいことを意味する。この比較結果に基づいて、検波後の信号の電圧が、閾値となる電圧と等しくなるデューティ比Ｐ１及びＰ２をサーチし、Ｐ０＝（Ｐ１＋Ｐ２）／２の式から中点となるＰ０を最適なデューティ比として求めることができる。 Therefore, when the comparator 115 determines that the voltages of the two signals are equal, it means that the voltage indicating the amplitude of the second harmonic HD2 is equal to the threshold value. Based on the comparison result, the duty ratios P1 and P2 at which the voltage of the signal after detection is equal to the threshold voltage are searched for, and P0 at the middle point is selected as the optimum duty from the formula P0 = (P1 + P2) / 2. It can be obtained as a ratio.
最適なデューティ比の決定タイミングとしては、電源投入後に安定したタイミング等の所定の時期に、制御回路１０５は、設定しうるデューティ比の範囲を掃引するように変化させる。そして、制御回路１０５は、比較器１１５から得られる出力とデューティ比との関係から、検波後の二次高調波の信号の電圧が、閾値となる電圧と等しくなるデューティ比Ｐ１及びＰ２をサーチし、Ｐ１とＰ２の中点となるＰ０を最適なデューティ比として交流出力回路１０１のデューティ比を設定する。以上の動作により最適なデューティ比を求める交流出力回路１０１のキャリブレーションを実行することができる。 As a timing for determining the optimum duty ratio, the control circuit 105 changes so as to sweep the range of the duty ratio that can be set at a predetermined timing such as a stable timing after the power is turned on. Then, the control circuit 105 searches for the duty ratios P1 and P2 at which the voltage of the second harmonic signal after detection becomes equal to the threshold voltage from the relationship between the output obtained from the comparator 115 and the duty ratio. , P1 which is the midpoint between P1 and P2 is set as the optimum duty ratio, and the duty ratio of the AC output circuit 101 is set. With the above operation, the calibration of the AC output circuit 101 for obtaining the optimum duty ratio can be executed.
以上のように、実施の形態１は、交流出力回路から出力された交流信号を同相検知し、同相検知後の信号の偶数次高調波を検波することにより、高調波の振幅レベルを得ることができるので、高調波の振幅レベルを抑圧するために、交流出力回路を制御することができる。
（実施の形態２）
As described above, in the first embodiment, the amplitude level of the harmonic can be obtained by detecting the AC signal output from the AC output circuit in phase and detecting the even harmonics of the signal after the in-phase detection. Therefore, the AC output circuit can be controlled in order to suppress the amplitude level of the harmonic.
(Embodiment 2)
以下、図面を参照して実施の形態２について説明する。実施の形態１では、検波後の二次高調波の信号を、ＬＰＦを介して増幅回路に出力しているが、本実施の形態では、検波器と増幅回路との接続線同士をキャパシタで接続する。 Embodiment 2 will be described below with reference to the drawings. In the first embodiment, the detected second harmonic signal is output to the amplifier circuit via the LPF, but in the present embodiment, the connection lines between the detector and the amplifier circuit are connected by a capacitor. To do.
図１５は、実施の形態２の検波回路の構成を示す回路図である。実施の形態１と同様の構成については同じ符番を付して説明を省略する。 FIG. 15 is a circuit diagram showing the configuration of the detection circuit according to the second embodiment. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
図１５において、容量接続回路２０１は、キャパシタＣ２１を備える。そして、電界効果トランジスタＦＥＴ１のソースと電界効果トランジスタＦＥＴ３のゲートとを接続する線と、電界効果トランジスタＦＥＴ２のソースと電界効果トランジスタＦＥＴ４のゲートとを接続する線との間に、キャパシタＣ２１が接続されている。 In FIG. 15, the capacitance connection circuit 201 includes a capacitor C21. A capacitor C21 is connected between a line connecting the source of the field effect transistor FET1 and the gate of the field effect transistor FET3 and a line connecting the source of the field effect transistor FET2 and the gate of the field effect transistor FET4. ing.
キャパシタを挿入する事で、検波器１１２と増幅回路１１４との接続ライン間は交流的にショートすることと等価となる。高調波を検波した一方の信号のみに本来存在した高周波成分を、参照電圧の信号側にも同レベルで増幅回路１１４に入力することになる。図１６は、増幅回路１１４に入力する信号の例を示す図である。図１６において、縦軸は電圧を示し、横軸は時刻を示す。また、図１６において、破線は検波前の信号を示し、実線は、容量接続回路２０１により、高周波成分が双方に反映された信号を示す。 Inserting a capacitor is equivalent to AC short-circuiting between the connecting lines between the detector 112 and the amplifier circuit 114. The high frequency component originally present in only one of the detected harmonics is input to the amplifier circuit 114 at the same level on the signal side of the reference voltage. FIG. 16 is a diagram showing an example of a signal input to the amplifier circuit 114. In FIG. 16, the vertical axis represents voltage and the horizontal axis represents time. Further, in FIG. 16, a broken line shows a signal before detection, and a solid line shows a signal in which a high frequency component is reflected on both sides by the capacitance connection circuit 201.
この高周波成分は、増幅回路１１４のＣＭＲＲ（Ｃｏｍｍｏｎ Ｍｏｄｅ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）を有効に使い、各信号の同レベルの高周波成分は増幅回路１１４の出力では除去される。除去される量は、ＲＣフィルタのカットオフ周波数と増幅回路１１４のＣＭＲＲの特性でそれぞれ決定される。 This high frequency component effectively uses CMRR (Common Mode Rejection Ratio) of the amplifier circuit 114, and the high frequency component of each signal at the same level is removed at the output of the amplifier circuit 114. The amount to be removed is determined by the cutoff frequency of the RC filter and the characteristics of the CMRR of the amplifier circuit 114.
実施の形態２の半導体装置によれば、増幅回路のＣＭＲＲを利用して高調波成分を除去し、ＬＰＦを用いないので、ＬＰＦ回路の分の部品を削減することができ、半導体装置の省面積効果が期待できる。
（実施の形態３）
According to the semiconductor device of the second embodiment, since the harmonic component is removed by using the CMRR of the amplifier circuit and the LPF is not used, it is possible to reduce the components for the LPF circuit and save the area of the semiconductor device. You can expect an effect.
(Embodiment 3)
以下、図面を参照して実施の形態２について説明する。実施の形態１では、比較器を用いて、検波後の二次高調波の信号の電圧と閾値電圧とを比較しているが、本実施の形態では、アナログデジタル変換回路を備え、検波後の二次高調波の信号の電圧と閾値電圧との電位差をデジタル信号に変換する。 Embodiment 2 will be described below with reference to the drawings. In the first embodiment, a comparator is used to compare the voltage of the second harmonic signal after detection with the threshold voltage, but in the present embodiment, an analog-digital conversion circuit is provided and the voltage after detection is compared. The potential difference between the voltage of the second harmonic signal and the threshold voltage is converted into a digital signal.
図１７は、実施の形態３に係る半導体装置の構成を示す図である。実施の形態１と同様の構成については同じ符番を付して説明を省略する。 FIG. 17 is a diagram showing the configuration of the semiconductor device according to the third embodiment. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
図１７に示すように、半導体装置３００は、検波回路３０１と、ＡＤ変換回路３０２と、制御回路３０３を備える。 As shown in FIG. 17, the semiconductor device 300 includes a detection circuit 301, an AD conversion circuit 302, and a control circuit 303.
検波回路３０１は、同相検知後の信号を検波して偶数次高調波の振幅レベルを得る。そして検波回路３０１は、検波した振幅レベルを制御回路１０５に出力する。また検波回路３０１は、同相検知後の信号と参照電圧の信号をＡＤ変換回路３０２に出力する。 The detection circuit 301 detects the signal after the in-phase detection and obtains the amplitude level of the even harmonics. Then, the detection circuit 301 outputs the detected amplitude level to the control circuit 105. Further, the detection circuit 301 outputs the signal after the in-phase detection and the signal of the reference voltage to the AD conversion circuit 302.
ＡＤ変換回路３０２は、同相検知後の信号と参照電圧の信号の電位差をアナログデジタル変換し、変換後のデジタル信号を制御回路３０３に出力する。 The AD conversion circuit 302 performs analog-digital conversion on the potential difference between the signal after the in-phase detection and the signal of the reference voltage, and outputs the converted digital signal to the control circuit 303.
制御回路３０３は、交流出力回路のパラメータを制御し、検波回路３０１から得られた振幅レベルが最小となる値にパラメータを決定する。例えば、制御回路３０３は、交流出力回路１０１のＤ級アンプのパルス幅変調におけるデューティ比を変化させ、デューティ比と偶数次高調波の振幅レベルとの関係を得る。そして、制御回路３０３は、偶数次高調波の振幅レベルが最小となるデューティ比を交流出力回路１０１に指示する。 The control circuit 303 controls the parameters of the AC output circuit, and determines the parameters to a value that minimizes the amplitude level obtained from the detection circuit 301. For example, the control circuit 303 changes the duty ratio in the pulse width modulation of the class D amplifier of the AC output circuit 101 to obtain the relationship between the duty ratio and the amplitude level of the even harmonics. Then, the control circuit 303 instructs the AC output circuit 101 to have a duty ratio that minimizes the amplitude level of the even harmonics.
また、制御回路３０３は、ＡＤ変換回路３０２において変換されたデジタル信号に基づいて、二次高調波の変動をモニタリングする。詳細な動作については後述する。 Further, the control circuit 303 monitors the fluctuation of the second harmonic based on the digital signal converted by the AD conversion circuit 302. Detailed operation will be described later.
次に、検波回路３０１の内部構成について説明する。図１８は、実施の形態３の検波回路の構成を示す回路図である。実施の形態１と同様の構成については同じ符番を付して説明を省略する。 Next, the internal configuration of the detection circuit 301 will be described. FIG. 18 is a circuit diagram showing the configuration of the detection circuit according to the third embodiment. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
図１８において、検波回路３０１は、スイッチＳＷ３１、ＳＷ３２、ＳＷ３３、ＳＷ３４を備える。 In FIG. 18, the detection circuit 301 includes switches SW31, SW32, SW33, and SW34.
図１８に示すように、可変抵抗ＶＲ１の可変抵抗端子と、抵抗Ｒ６との間にスイッチＳＷ３１が接続されている。また、可変抵抗ＶＲ２の可変抵抗端子と、抵抗Ｒ７との間にスイッチＳＷ３１が接続されている。 As shown in FIG. 18, the switch SW31 is connected between the variable resistance terminal of the variable resistance VR1 and the resistance R6. The switch SW31 is connected between the variable resistance terminal of the variable resistance VR2 and the resistance R7.
そして、電界効果トランジスタＦＥＴ２のソースと、抵抗Ｒ６との間にスイッチＳＷ３３が接続されている。また、電界効果トランジスタＦＥＴ１のソースと、抵抗Ｒ７との間にスイッチＳＷ３４が接続されている。 The switch SW33 is connected between the source of the field effect transistor FET2 and the resistor R6. The switch SW34 is connected between the source of the field effect transistor FET1 and the resistor R7.
ＳＷ３１とＳＷ３２は連動して開閉し、同様にＳＷ３３とＳＷ３４は連動して開閉する。そして、ＳＷ３１とＳＷ３２が開状態のときは、ＳＷ３３とＳＷ３４は閉状態であり、検波後の信号をＬＰＦ１１３に入力する。 SW31 and SW32 are interlocked to open and close. Similarly, SW33 and SW34 are interlocked to open and close. Then, when SW31 and SW32 are open, SW33 and SW34 are closed, and the signal after detection is input to the LPF 113.
またＳＷ３１とＳＷ３２が閉状態のときは、ＳＷ３３とＳＷ３４は開状態であり、検波器１１２をバイパスして二次高調波の信号及び参照電圧の信号と直接ＬＰＦ１１３に入力する。 When SW31 and SW32 are in the closed state, SW33 and SW34 are in the open state, bypassing the detector 112 and directly inputting the second harmonic signal and the reference voltage signal to the LPF 113.
以下、動作について説明する。実施の形態１または２の二次高調波を用いたキャリブレーションを実施した後、増幅回路１１４の出力をＡＤ変換回路にてモニタするように信号経路を切り替える。ここで、検波器１１２はバイパスし、ＡＤ変換回路には二次高調波に応じて単調に変化するＤＣ電圧（実施の形態１で述べたｅ１成分）が入力される。キャリブレーション終了時、増幅回路１１４の出力は、二次高調波が最小となる電圧（Ｖｏｐｔ）であり、このときの増幅回路１１４の出力を一時的にメモリに格納する。二次高調波が何らかの要因（例えば温度）で変動すると、追従して増幅回路１１４の出力も変化するので、
（１） Ｖｏｐｔに近づけるようにｄｕｔｙを調整する。
（２） Ｖｏｐｔと大きく外れていなければ、キャリブレーション動作を選択しない
のいずれか選択をする。
The operation will be described below. After performing the calibration using the second harmonic of the first or second embodiment, the signal path is switched so that the output of the amplification circuit 114 is monitored by the AD conversion circuit. Here, the detector 112 is bypassed, and the DC voltage (e1 component described in the first embodiment) that monotonously changes according to the second harmonic is input to the AD conversion circuit. At the end of the calibration, the output of the amplifier circuit 114 is the voltage (Vopt) that minimizes the second harmonic, and the output of the amplifier circuit 114 at this time is temporarily stored in the memory. If the second harmonic changes due to some factor (for example, temperature), the output of the amplifier circuit 114 changes accordingly,
(1) Adjust the duty so that it approaches Vopt.
(2) If it is not largely deviated from Vopt, select one of the calibration operations not selected.
Ｖｏｐｔと大きく外れていないとの判断基準としては、電波法上許容される二次高調波のレベルである等が考えられる。 As a criterion for judging that Vopt is not largely deviated, it is possible to consider the level of the second harmonic wave allowed by the Radio Law.
以上、実施の形態３の半導体装置によれば、急激な環境変動に対してでも、再度補正を実施するか、二次高調波の変動の度合いに応じてキャリブレーション動作を選択しない、のいずれかをアナログデジタル変換回路の出力に基づいて判断することにより補正時間を短縮することができる。
（実施の形態４）
As described above, according to the semiconductor device of the third embodiment, either the correction is performed again even when the environmental change is abrupt, or the calibration operation is not selected according to the degree of the change of the second harmonic. The correction time can be shortened by making a determination based on the output of the analog-digital conversion circuit.
(Embodiment 4)
以下、図面を参照して実施の形態４について説明する。実施の形態１では、二次高調波の振幅レベルを用いて最適なデューティ比をサーチしているが、本実施の形態では、二次高調波の位相を用いている。 Embodiment 4 will be described below with reference to the drawings. In the first embodiment, the optimum duty ratio is searched using the amplitude level of the second harmonic, but in the present embodiment, the phase of the second harmonic is used.
図１９は、実施の形態４に係る半導体装置の構成を示す図である。実施の形態１と同様の構成については同じ符番を付して説明を省略する。 FIG. 19 is a diagram showing the configuration of the semiconductor device according to the fourth embodiment. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
図１９に示すように、半導体装置４００は、同相検知回路４０１と、位相比較器４０２と、ＬＰＦ４０３と、比較器４０４と、制御回路４０５とを備える。 As shown in FIG. 19, the semiconductor device 400 includes an in-phase detection circuit 401, a phase comparator 402, an LPF 403, a comparator 404, and a control circuit 405.
同相検知回路４０１は、交流出力回路１０１に入力される差動信号を同相で合成することにより、奇数次高調波を打ち消し、直流と偶数次高調波を得る。そして、同相検知回路４０１は、得られた信号を位相比較器４０２に出力する。 The in-phase detection circuit 401 cancels the odd-order harmonics by combining the differential signals input to the alternating-current output circuit 101 in the same phase, and obtains direct current and even-order harmonics. Then, the in-phase detection circuit 401 outputs the obtained signal to the phase comparator 402.
位相比較器４０２は、同相検知回路１０３から出力された信号と、同相検知回路４０１から出力された信号との位相を比較し、比較した結果を電圧とする比較信号を出力する。ＬＰＦ４０３は、比較信号の交流成分を抑圧して、比較器４０４に出力する。 The phase comparator 402 compares the phase of the signal output from the in-phase detection circuit 103 and the phase of the signal output from the in-phase detection circuit 401, and outputs a comparison signal having the comparison result as a voltage. The LPF 403 suppresses the AC component of the comparison signal and outputs it to the comparator 404.
比較器４０４は、比較信号と所定の閾値とを比較し、比較結果を制御回路４０５に出力する。制御回路４０５は、比較結果に基づいて、交流出力回路１０１を制御する。 The comparator 404 compares the comparison signal with a predetermined threshold value and outputs the comparison result to the control circuit 405. The control circuit 405 controls the AC output circuit 101 based on the comparison result.
次に実施の形態４の半導体装置の動作について説明する。図２０は、アンプのデューティ比と、比較信号の電圧との関係を示す図である。図２０において、横軸は、交流出力回路１０１のＤ級アンプのデューティ比を示し、縦軸は位相比較器４０２において得られた比較信号の電圧を示す。 Next, the operation of the semiconductor device according to the fourth embodiment will be described. FIG. 20 is a diagram showing the relationship between the duty ratio of the amplifier and the voltage of the comparison signal. 20, the horizontal axis represents the duty ratio of the class D amplifier of the AC output circuit 101, and the vertical axis represents the voltage of the comparison signal obtained in the phase comparator 402.
制御回路４０５は、図２０に示す、比較信号の電圧と閾値となる電圧とが等しくなるデューティ比をサーチし、得られたデューティ比を交流出力回路１０１に指示する。 The control circuit 405 searches for a duty ratio at which the voltage of the comparison signal and the threshold voltage shown in FIG. 20 are equal, and instructs the AC output circuit 101 of the obtained duty ratio.
以上、実施の形態４の半導体装置によれば、差動信号の増幅前後の位相差を比較することにより、最適なデューティ比を検出することができる。
（実施の形態５）
As described above, according to the semiconductor device of the fourth embodiment, the optimum duty ratio can be detected by comparing the phase difference before and after the amplification of the differential signal.
(Embodiment 5)
以下、図面を参照して実施の形態５について説明する。実施の形態５は、実施の形態１−４の半導体装置をＢＬＥ（Bluetooth(登録商標) Low Energy）に適用した例である。 The fifth embodiment will be described below with reference to the drawings. The fifth embodiment is an example in which the semiconductor device of the first to fourth embodiments is applied to BLE (Bluetooth (registered trademark) Low Energy).
図２１は、実施の形態５に係る無線通信装置の構成を示す図である。実施の形態１と同様の構成については同じ符番を付して説明を省略する。 FIG. 21 is a diagram showing the configuration of the wireless communication apparatus according to the fifth embodiment. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
図２１において、無線通信システム５００は、無線通信装置５０１と、ＭＣＵ５０２から構成される。また、図２１において、無線通信装置５０１は、モデム５０と、局部発振器５１と、パワーアンプ５２と、マッチング５３と、アンテナ５４と、ローノイズアンプ５５と、分周器５６と、ダウンコンバータ５７−１、５７−２と、ＬＰＦ５８−１、５８−２と、ＡＤ変換器５９−１、５９−２とから構成される。 21, the wireless communication system 500 includes a wireless communication device 501 and an MCU 502. 21, the wireless communication device 501 includes a modem 50, a local oscillator 51, a power amplifier 52, a matching 53, an antenna 54, a low noise amplifier 55, a frequency divider 56, and a down converter 57-1. , 57-2, LPFs 58-1 and 58-2, and AD converters 59-1 and 59-2.
モデム５０は、ＭＣＵ５０２から出力された送信データを変調して送信信号を得て、局部発振器５１に出力する。また、モデム５０は、ＡＤ変換器５９−１及び５９−２から出力された受信信号を復調してＭＣＵ５０２に出力する。 The modem 50 modulates the transmission data output from the MCU 502 to obtain a transmission signal and outputs it to the local oscillator 51. Further, the modem 50 demodulates the reception signals output from the AD converters 59-1 and 59-2 and outputs the demodulated signals to the MCU 502.
局部発振器５１は、無線で送信する周波数の信号を発生し、変調した送信信号に重畳してパワーアンプ５２に出力する。 The local oscillator 51 generates a signal having a frequency to be wirelessly transmitted, superimposes the signal on the modulated transmission signal, and outputs the signal to the power amplifier 52.
パワーアンプ５２は、実施の形態１−４のいずれかの半導体装置を含むパワーアンプである。パワーアンプ５２は、送信信号の電力を増幅して、マッチング５３に出力する。 Power amplifier 52 is a power amplifier including the semiconductor device according to any of the first to fourth embodiments. The power amplifier 52 amplifies the power of the transmission signal and outputs it to the matching 53.
マッチング５３は、パワーアンプ５２とアンテナ５４とのインピーダンスを整合する。またマッチング５３は、アンテナ５４とローノイズアンプ５５とのインピーダンスを整合する。 The matching 53 matches the impedances of the power amplifier 52 and the antenna 54. Further, the matching 53 matches the impedance of the antenna 54 and the impedance of the low noise amplifier 55.
アンテナ５４は、送信信号を無線信号として送信し、受信した無線信号を受信信号としてマッチング５３に出力する。 The antenna 54 transmits the transmission signal as a radio signal and outputs the received radio signal as a reception signal to the matching 53.
ローノイズアンプ５５は、受信信号の電力を増幅してダウンコンバータ５７−１及び５７−２に出力する。 The low noise amplifier 55 amplifies the power of the received signal and outputs it to the down converters 57-1 and 57-2.
分周器５６は、局部発振器５１が発生した周波数の信号を分周器してダウンコンバータ５７−１及び５７−２に出力する。 The frequency divider 56 frequency-divides the signal of the frequency generated by the local oscillator 51 and outputs it to the down converters 57-1 and 57-2.
ダウンコンバータ５７−１及び５７−２は、受信信号を周波数変換してＬＰＦ５８−１、５８−２にそれぞれ出力する。 The down converters 57-1 and 57-2 frequency-convert the received signal and output it to the LPFs 58-1 and 58-2, respectively.
ＬＰＦ５８−１及び５８−２は、受信信号の高周波成分を抑圧して、ＡＤ変換器５９−１、５９−２にそれぞれ出力する。 The LPFs 58-1 and 58-2 suppress high frequency components of the received signal and output them to the AD converters 59-1 and 59-2, respectively.
ＡＤ変換器５９−１及び５９−２は、受信信号をアナログ信号からデジタル信号に変換して、モデム５０に出力する。 The AD converters 59-1 and 59-2 convert the received signal from an analog signal into a digital signal and output it to the modem 50.
以上、実施の形態５の無線通信装置によれば、二次高調波を用いた最適なデューティ比の検出を無線通信装置に適用することができるので、不要な高調波を無線で送信することが抑制される。 As described above, according to the wireless communication device of the fifth embodiment, the detection of the optimum duty ratio using the second harmonic can be applied to the wireless communication device, so that unnecessary harmonic waves can be wirelessly transmitted. Suppressed.
また、無線通信装置に実装する際に、半導体装置に接続する外部部品の点数を削減することができる。 In addition, the number of external components connected to the semiconductor device when mounted on the wireless communication device can be reduced.
図２２は、実装基板の一例を示す図である。図２２において、基板６００は、従来の無線通信装置を実装した基板であり、基板６００は、集積回路を備える半導体６０１と、ＬＰＦ６０２を有する。一方、基板６１０は、本実施の形態の無線通信装置を実装した基板であり、基板６１０は、本実施の形態の半導体６１１を有する。図２２に示すように、基板６１０は、基板６００に比べて基板上に実装された半導体以外の部品点数が少ない。 FIG. 22 is a diagram showing an example of a mounting board. In FIG. 22, a substrate 600 is a substrate on which a conventional wireless communication device is mounted, and the substrate 600 has a semiconductor 601 including an integrated circuit and an LPF 602. On the other hand, the substrate 610 is a substrate on which the wireless communication device of this embodiment is mounted, and the substrate 610 includes the semiconductor 611 of this embodiment. As shown in FIG. 22, the board 610 has a smaller number of parts other than the semiconductor mounted on the board as compared with the board 600.
具体的な部品数の削減を図２３及び２３を例に説明する。図２３は、従来の無線通信装置の回路の一例を示す図である。また図２４は、本実施の形態の無線通信装置の回路の一例を示す図である。図２３において、従来の無線通信装置７００は、増幅回路７０１と、ＬＰＦ７０２と、アンテナ７０３とを備える。一方、図２４において、本実施の形態の無線通信装置８００は、増幅回路７０１と、アンテナ７０３とを備える。 A concrete reduction in the number of parts will be described with reference to FIGS. FIG. 23 is a diagram showing an example of a circuit of a conventional wireless communication device. 24 is a diagram illustrating an example of a circuit of the wireless communication device in this embodiment. In FIG. 23, a conventional wireless communication device 700 includes an amplifier circuit 701, an LPF 702, and an antenna 703. On the other hand, in FIG. 24, radio communication apparatus 800 of the present embodiment includes amplifier circuit 701 and antenna 703.
図２３と図２４を比較すると、図２３に比べて図２４では、半導体装置の外部に接続する部品が少ない。すなわち、本実施の形態の無線通信装置８００は、上述の実施の形態１〜５で述べたように、同相検知後の信号の偶数次高調波を検波することにより、高調波の振幅レベルを得ることができるので、高調波の振幅レベルを抑圧するために、交流出力回路を制御することができるので、増幅後の高周波信号に対して高調波の振幅レベルを抑圧する構成が不要になる。増幅後の高周波信号に対するＬＰＦ回路は、微弱な信号に対するＬＰＦ回路に比べて、構成するキャパシタと抵抗のサイズが大きい。したがって、このＬＰＦ回路を不要とすることは、無線通信装置の小型化に大きく寄与するものである。 Comparing FIG. 23 and FIG. 24, in FIG. 24, the number of parts connected to the outside of the semiconductor device is smaller than that in FIG. That is, radio communication apparatus 800 of the present embodiment obtains the amplitude level of the harmonic by detecting the even harmonics of the signal after in-phase detection, as described in the above-described first to fifth embodiments. Therefore, the AC output circuit can be controlled in order to suppress the amplitude level of the harmonic, so that the configuration for suppressing the amplitude level of the harmonic with respect to the amplified high frequency signal becomes unnecessary. The LPF circuit for the high-frequency signal after amplification has a larger size of a capacitor and a resistor which are formed than the LPF circuit for a weak signal. Therefore, eliminating the need for this LPF circuit greatly contributes to downsizing of the wireless communication device.
なお、上記無線通信装置は、ＢＬＥを利用した無線通信装置委及びＢＬＥ以外の無線通信装置にも適用できる。 The wireless communication device can be applied to wireless communication devices using BLE and wireless communication devices other than BLE.
具体的な適用例としては、本実施の形態の無線通信装置は、フィットネス、ヘルスケア分野で用いられる心拍計、血圧計、または歩数計とスマートフォン等のコンピュータ機器とを無線信号で通信する場合に、個々の装置に搭載することができる。 As a specific application example, the wireless communication device of the present embodiment is used in the case where a heart rate monitor, a blood pressure monitor, or a pedometer used in the fields of fitness and healthcare are communicated with a computer device such as a smartphone by a wireless signal. , Can be mounted on individual devices.
また、自転車の走行内容を記録する装置にも適用できる。例えば、自転車の車輪及びハンドルに備えるセンサとハンドルに備える記録用のコンピュータとを無線信号で通信する場合に、個々の装置に搭載することができる。 It can also be applied to a device that records the contents of bicycle travel. For example, when a sensor provided on a wheel of a bicycle and a steering wheel and a recording computer provided on the steering wheel are communicated by a wireless signal, they can be mounted on each device.
また、時刻合わせ、または時計にメール着信通知機能を備える時計に対して、ＮＴＰサーバ、メールサーバあるいはメールを受信するコンピュータ端末と、時計とが無線信号で通信する場合に、個々の装置に搭載することができる。 In addition, for a clock having a function of notifying time arrival or an incoming mail to the clock, it is installed in each device when an NTP server, a mail server, or a computer terminal for receiving mail communicates with the clock by a wireless signal. be able to.
また、キーレスエントリー装置、iBeacon（登録商標）等、装置間を無線信号で通信する場合に、個々の装置に搭載することができる。また、ウェアラブルデバイスに搭載することもできる。 Moreover, when communicating between devices by a wireless signal, such as a keyless entry device and iBeacon (registered trademark), it can be mounted on each device. It can also be mounted on a wearable device.
また、上記の各実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。 In addition, the semiconductor device according to each of the above-described embodiments may have a configuration in which the conductivity type (p-type or n-type) of the semiconductor substrate, the semiconductor layer, the diffusion layer (diffusion region), or the like is inverted. Therefore, when one of the n-type and p-type is the first conductivity type and the other conductivity type is the second conductivity type, the first conductivity type is the p-type and the second conductivity type is the second conductivity type. It may be n-type, or conversely, the first conductivity type may be n-type and the second conductivity type may be p-type.
また、上記実施の形態の装置を方法やシステムに置き換えて表現したもの、該装置または該装置の一部の処理をコンピュータに実行せしめるプログラム、該装置を備えた無線通信装置なども、本実施の形態としては有効である。 In addition, what is expressed by replacing the device of the above embodiment with a method or system, a program that causes a computer to execute the process of the device or a part of the device, a wireless communication device including the device, and the like are also included in the present embodiment. It is effective as a form.
また、上述した制御回路における制御動作及び制御動作を実現するプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。 Further, the control operation in the control circuit and the program for realizing the control operation can be stored using various types of non-transitory computer readable media and can be supplied to the computer. . Non-transitory computer readable media include various types of tangible storage media. Examples of the non-transitory computer readable medium include a magnetic recording medium (eg, flexible disk, magnetic tape, hard disk drive), magneto-optical recording medium (eg, magneto-optical disk), CD-ROM (Read Only Memory) CD-R, CD. -R / W, semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable PROM), flash ROM, RAM (Random Access Memory)) are included. In addition, the program may be supplied to the computer by various types of transitory computer readable mediums. Examples of transitory computer-readable media include electrical signals, optical signals, and electromagnetic waves. The transitory computer-readable medium can supply the program to the computer via a wired communication path such as an electric wire and an optical fiber, or a wireless communication path.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments already described, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
１０、１００、３００、４００ 半導体装置
１１ 同相検知回路
１２ 検波回路
１０１ 交流出力回路
１０２ バラン
１０３、４０１ 同相検知回路
１０４、３０１ 検波回路
１０５、４０５ 制御回路
１１１ 参照電圧生成回路
１１２ 検波器
１１３ ＬＰＦ
１１４ 増幅回路
１１５、４０４ 比較器
２０１ 容量接続回路
３０２ 変換回路
３０３ 制御回路
４０２ 位相比較器
５００ 無線通信システム
５０１ 無線通信装置
Ｃ１〜Ｃ４、Ｃ２１ キャパシタ
ＣＳ１ 電流源
ＦＥＴ１〜ＦＥＴ４ 電界効果トランジスタ
Ｒ１〜Ｒ９ 抵抗
ＳＷ１、ＳＷ３１〜ＳＷ３４スイッチ
ＶＲ１、ＶＲ２ 可変抵抗
10, 100, 300, 400 Semiconductor device 11 In-phase detection circuit 12 Detection circuit 101 AC output circuit 102 Balun 103, 401 In-phase detection circuit 104, 301 Detection circuit 105, 405 Control circuit 111 Reference voltage generation circuit 112 Detector 113 LPF
114 amplifier circuits 115, 404 comparator 201 capacitance connection circuit 302 conversion circuit 303 control circuit 402 phase comparator 500 wireless communication system 501 wireless communication devices C1 to C4, C21 capacitor CS1 current sources FET1 to FET4 field effect transistors R1 to R9 resistance SW1 , SW31 to SW34 switches VR1 and VR2 variable resistors
Claims (13)
前記偶数次高調波の振幅レベルを得る検波回路と、
前記振幅レベルが最小となるように前記交流信号を制御する制御回路と、を備えた半導体装置であって、
前記検波回路は、
前記偶数次高調波に基づいて、二次高調波の信号の振幅レベルを直流電圧とする直流信号を生成して出力する検波器と、
前記直流信号に含まれる高周波成分を抑圧するＬＰＦ回路と、
前記高周波成分を抑圧した抑圧直流信号を増幅する増幅回路と、
増幅後の二次高調波の振幅レベルの信号と参照電圧とを比較し、二次高調波の検波信号の電圧と所定の電圧との比較結果を出力する比較器と、を備え、
前記制御回路は、前記比較結果に応じて、前記交流信号を制御する、半導体装置。 An in-phase detection circuit that combines AC signals in phase and outputs DC and even harmonics,
A detection circuit for obtaining the amplitude level of the even harmonics,
A semiconductor device comprising: a control circuit that controls the AC signal so that the amplitude level is minimized.
The detection circuit is
Based on the even harmonics, a detector that generates and outputs a DC signal having a DC voltage as the amplitude level of the signal of the second harmonic,
An LPF circuit for suppressing high frequency components included in the DC signal;
An amplifying circuit for amplifying the suppression DC signal in suppressing the high-frequency component,
Comparing the signal of the amplitude level of the second harmonic after amplification and the reference voltage, and a comparator for outputting the comparison result of the voltage of the detection signal of the second harmonic and a predetermined voltage,
The semiconductor device, wherein the control circuit controls the AC signal according to the comparison result.
前記参照電圧生成回路は、第１の参照電圧と第２の参照電圧を生成し、前記二次高調波の振幅レベルは、前記第１の参照電圧と前記第２の参照電圧の差電圧に基づいて決定される、請求項１に記載の半導体装置。 Further comprising a reference voltage generation circuit for generating the reference voltage,
The reference voltage generation circuit generates a first reference voltage and a second reference voltage, and an amplitude level of the second harmonic is based on a difference voltage between the first reference voltage and the second reference voltage. The semiconductor device according to claim 1, which is determined by
電源電位と第２のトランジスタとの間に抵抗を接続する請求項３に記載の半導体装置。 In the LPF circuit, a resistor and a capacitor are connected in parallel between the power source potential and the first transistor,
The semiconductor device according to claim 3, wherein a resistor is connected between the power supply potential and the second transistor.
前記制御回路は、前記比較器における比較結果に基づいて、前記交流信号のデューティ比と二次高調波の関係から、前記交流信号の二次高調波の振幅が最小値となるデューティ比を前記交流出力回路に指示する請求項１に記載の半導体装置。 An AC output circuit that amplifies an AC signal by changing the duty ratio and outputs the amplified AC signal to the in-phase detection circuit is provided.
The control circuit, based on the comparison result in the comparator, from the relationship between the duty ratio of the AC signal and the second harmonic, the duty ratio at which the amplitude of the second harmonic of the AC signal is the minimum value of the AC. The semiconductor device according to claim 1, wherein the output device is instructed.
前記制御回路は、前記検波回路において検波された信号に基づいて、前記交流信号のデューティ比と二次高調波の関係から、前記交流信号の二次高調波の振幅が最小値となるデューティ比を前記交流出力回路に指示する請求項１に記載の半導体装置。 An AC output circuit that changes the duty ratio and outputs an AC signal to the in-phase detection circuit is provided.
The control circuit, based on the signal detected in the detection circuit, from the relationship between the duty ratio of the AC signal and the second harmonic, the duty ratio at which the amplitude of the second harmonic of the AC signal becomes the minimum value. The semiconductor device according to claim 1, wherein the semiconductor device instructs the AC output circuit.
前記ＬＰＦ回路は、前記二次高調波と前記第２の参照電圧とを加算した信号に対する第１抵抗と、前記第１の参照電圧の信号に対する第２抵抗と、前記第１抵抗と前記第２抵抗との間を接続するキャパシタと、一方の抵抗と接地電位との間に接続されるキャパシタとを備える請求項１に記載の半導体装置。 A reference voltage generation circuit that generates a first reference voltage and a second reference voltage,
The LPF circuit includes a first resistor for a signal obtained by adding the second harmonic and the second reference voltage, a second resistor for a signal of the first reference voltage, the first resistor and the second resistor. The semiconductor device according to claim 1, further comprising a capacitor connected between the resistor and a capacitor connected between the one resistor and a ground potential.
容量接続回路は、前記二次高調波と前記第２の参照電圧とを加算した信号と、前記第１の参照電圧の信号との間に容量を形成するキャパシタを備える請求項２に記載の半導体装置。 A reference voltage generation circuit that generates a first reference voltage and a second reference voltage,
The semiconductor according to claim 2, wherein the capacitance connection circuit includes a capacitor that forms a capacitance between a signal obtained by adding the second harmonic and the second reference voltage and a signal having the first reference voltage. apparatus.
前記ＡＤ変換回路においてアナログデジタル変換された信号に基づいて、デューティ比の最適値を再度サーチするか否か判断する制御回路と、を備える請求項１１に記載の半導体装置。 An AC output circuit that changes the duty ratio to output an AC signal to the in-phase detection circuit,
The semiconductor device according to claim 11, further comprising: a control circuit that determines whether or not to search again for the optimum value of the duty ratio based on the analog-digital converted signal in the AD conversion circuit.
無線周波数の信号を発生し、変調後の送信データに対して無線周波数に変換して送信信号を得る局部発振器と、
交流信号を同相で合成し、直流と偶数次高調波を出力する同相検知回路と、
前記偶数次高調波の振幅レベルを得る検波回路と、
前記振幅レベルが最小となるように前記交流信号を制御する制御回路と、を備えた半導体装置であって、
前記検波回路は、
前記偶数次高調波に基づいて、二次高調波の信号の振幅レベルを直流電圧とする直流信号を生成して出力する検波器と、
前記直流信号に含まれる高周波成分を抑圧するＬＰＦ回路と、
前記高周波成分を抑圧した抑圧直流信号を増幅する増幅回路と、
増幅後の二次高調波の振幅レベルの信号と参照電圧とを比較し、二次高調波の検波信号の電圧と所定の電圧との比較結果を出力する比較器と、を備え、
前記制御回路は、前記比較結果に応じて、前記交流信号を制御する、
半導体装置と、
増幅後の送信信号を無線送信するアンテナと、
を備える無線通信装置。 A modem that modulates the transmitted data,
A local oscillator that generates a radio frequency signal and converts the modulated transmission data to a radio frequency to obtain a transmission signal,
An in-phase detection circuit that combines AC signals in phase and outputs DC and even harmonics,
A detection circuit for obtaining the amplitude level of the even harmonics,
A semiconductor device comprising: a control circuit that controls the AC signal so that the amplitude level is minimized.
The detection circuit is
Based on the even harmonics, a detector that generates and outputs a DC signal having a DC voltage as the amplitude level of the signal of the second harmonic,
An LPF circuit for suppressing high frequency components included in the DC signal;
An amplifying circuit for amplifying the suppression DC signal in suppressing the high-frequency component,
A comparator that compares the signal of the amplitude level of the second harmonic after amplification and the reference voltage, and outputs a comparison result of the voltage of the detection signal of the second harmonic and a predetermined voltage,
The control circuit controls the AC signal according to the comparison result,
A semiconductor device,
An antenna that wirelessly transmits the amplified transmission signal,
A wireless communication device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019044719A JP6694535B2 (en) | 2019-03-12 | 2019-03-12 | Semiconductor device and wireless communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019044719A JP6694535B2 (en) | 2019-03-12 | 2019-03-12 | Semiconductor device and wireless communication device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014181126A Division JP2016058773A (en) | 2014-09-05 | 2014-09-05 | Semiconductor device and radio communication equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019118132A JP2019118132A (en) | 2019-07-18 |
| JP6694535B2 true JP6694535B2 (en) | 2020-05-13 |
Family
ID=67305453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019044719A Active JP6694535B2 (en) | 2019-03-12 | 2019-03-12 | Semiconductor device and wireless communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6694535B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112213620B (en) * | 2020-09-21 | 2024-01-09 | 英彼森半导体(珠海)有限公司 | Harmonic distortion test circuit of communication device |
| TWI819264B (en) * | 2020-12-25 | 2023-10-21 | 立積電子股份有限公司 | Radio frequency device and voltage generation and harmonic suppressor thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3721144B2 (en) * | 2001-05-11 | 2005-11-30 | 株式会社東芝 | Frequency converter, quadrature demodulator and quadrature modulator |
| JP2012015791A (en) * | 2010-06-30 | 2012-01-19 | Fujitsu Ltd | Transmission circuit and movable communication terminal |
| US8164387B1 (en) * | 2010-06-30 | 2012-04-24 | Triquint Semiconductor, Inc. | Simultaneous harmonic termination in a push-pull power amplifier |
| JP2012095058A (en) * | 2010-10-26 | 2012-05-17 | Fujitsu Ltd | Communication device and transmission harmonics reduction method |
-
2019
- 2019-03-12 JP JP2019044719A patent/JP6694535B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019118132A (en) | 2019-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224914B2 (en) | Semiconductor apparatus and radio communication apparatus | |
| JP6694535B2 (en) | Semiconductor device and wireless communication device | |
| US10320224B2 (en) | Wireless charging transmitter and method for operating the wireless charging transmitter | |
| US10145887B2 (en) | Semiconductor device and electronic control system including the same | |
| CN111698001B (en) | Wireless charging transmitter decoding circuit and wireless charging transmitter using same | |
| EP1587226B1 (en) | Reactance adjustment device, transceiver and transmission device using the same, signal processing circuit suitable for them, reactance adjustment method, transmission method, and reception method | |
| JP2008289153A (en) | Converter | |
| Tang et al. | A highly-integrated CMOS transceiver for active structural health monitoring | |
| Buxi et al. | Frequency sensing of medical signals using low-voltage piezoelectric sensors | |
| US11296666B1 (en) | High common mode rejection ratio (CMRR) current monitoring circuit using floating supplies | |
| US10063217B2 (en) | Current-to-voltage conversion circuit and self-oscillation circuit | |
| JP2011155386A (en) | Amplifier circuit, integrated circuit device, and electronic apparatus | |
| US7518438B2 (en) | FM detector circuit with unbalanced/balanced conversion | |
| US8981816B2 (en) | Multi-input voltage-to-frequency conversion circuit | |
| US11817828B2 (en) | Amplifier circuitry and voltage correction circuitry | |
| US20220071543A1 (en) | Direct sampling electrode-tissue impedance system and associated signal processing method | |
| JP2008154031A (en) | Waveform shaping circuit and radio receiver | |
| JP4698441B2 (en) | Oscillation type proximity sensor and control method of gate current in oscillation type proximity sensor using field effect transistor | |
| JPS643083B2 (en) | ||
| JPS638544A (en) | Receiving probe for magnetic resonance experiment | |
| JPH11143556A (en) | Two-phase ac power circuit | |
| Galalu et al. | DC-to-DC Converters with a Low Level of Pulsations | |
| JPS62220007A (en) | Broad band amplifier | |
| JPH0548419U (en) | FM demodulation semiconductor integrated circuit | |
| JP2011155387A (en) | Integrated circuit device and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6694535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |