JP6694379B2 - 物理量検出装置及び物理量検出システム - Google Patents

Description

本発明は、慣性等の物理量を検出する技術に関する。

慣性等の物理量を検出する物理量検出装置として、角速度検出装置（以下、角速度センサと記載する場合がある）がある。角速度センサの一種として、振動型角速度センサがある。振動型角速度センサは、慣性体の振動振幅や振動周波数の変化を利用して物体の角速度を検出する。振動型角速度センサは、物質が及ぼす角速度の変動、傾斜角等の物体の状態を観測可能である。角速度センサは、例えば自動車等の乗り物の制御、無人飛行機や遠隔操作ロボットの姿勢制御や姿勢検知、音波や地震波等の観測、老朽インフラの保守情報の取得、スマートフォンへの具備等、各種の用途に使用されている。

角速度センサの検出精度を向上するための方式としては、センサ要素の慣性体をサーボ制御する方式がある。このサーボ制御は、慣性体が物理量の変化に伴って慣性座標系で変位する場合の変位を制御するために慣性体にサーボ力を与える制御である。言い換えると、このサーボ制御は、回路部から慣性体にサーボ電圧を印加してサーボ力を与えることにより、慣性体が好適な振動状態になるようにする制御である。

変位サーボ制御方式の物理量検出装置に関する先行技術例としては、特許第３８０４２４２号公報（特許文献１）が挙げられる。特許文献１には、フィードバック電圧を出力する信号処理回路、搬送波信号発生手段、等を備える旨が記載されている。

特許第３８０４２４２号公報

上記角速度センサでは、慣性体を平衡状態の位置からなるべく動かないように、慣性体に加わっている角速度に応じて慣性体に発生するコリオリ力をサーボ力で相殺するサーボ制御が行われる。サーボ力はコリオリ力と比例関係にある。それに基づいて、角速度センサは、演算によって、サーボ力に対し、コリオリ力を逆算し、角速度を計算する。その演算は、直交検波、平均化、規格化、等を含む。サーボ力は、コリオリ力による慣性体の変位量及び変位方向に応じて計算される。そのため、適切なサーボ力は、適切なフィードバック制御によって得られる。

一般に、適切なフィードバック制御のためには、その制御回路やループフィルタ等の回路におけるゲイン及び位相遅延等の特性が適切に設定されなければならない。しかし、それらの特性は、角速度センサ個体毎に、ばらつきや、環境に応じた変動等が生じ得る。それによって、フィードバック制御の性能が低下する可能性がある。そのため、従来の対策例としては、予め製造業者による角速度センサの出荷調整工程において、特性に関して、テスト等によって、センサ個体に個別の最適値を求める。そして、その最適値を初期設定値として、センサ内のメモリに保存、設定しておく。このような工程が必要であったため、調整等にコストを要し、センサのコストの増大につながっている。

また一般に、上記角速度センサに設定される最適値は、製造業者によってのみ書き換えが許されており、センサには、ユーザによる書き換えを許容する機構は備えていない。即ち、このセンサは、出荷以降、初期設定値である最適値に基づいて動作し続ける。このため、環境等によってセンサ個体の特性が変化した場合、その最適値が最適ではなくなる可能性がある。即ち、そのセンサは、最適なサーボ制御を維持できなくなる可能性がある。言い換えると、最適値はセンサ個体の特性の変化に応じて変動し得る。特に、自動車応用等の場合、振動、温度、湿度等の激しい環境変化が想定される。それによってセンサ個体の特性及び最適値が変動した場合、そのセンサは、サーボ制御に係わる位相遅延等の特性に関する最適な状態が維持できない可能性がある。即ち、そのセンサは、検出精度や安定性が下がる可能性がある。そのセンサで最適な性能を維持したい場合、あらためて最適値を求めて再設定する必要があるが、従来では製造業者による対応しかできない。従来の角速度センサは、最適値を自動的に求めて設定するような機構は備えていない。

上記のように、従来技術では、角速度センサの出荷調整工程等でサーボ制御の特性に関する最適値を設定するためのコストの点、最適値の変動によって角速度センサのサーボ制御の性能を維持できなくなる可能性がある点で課題がある。

本発明の目的は、変位サーボ制御方式の振動型角速度センサ等の物理量検出装置に関して、出荷調整工程等のコストを低くできる技術、または、サーボ制御の性能を高く維持できる技術を提供することである。

本発明のうち代表的な実施の形態は、物理量検出装置等であって、以下に示す構成を有することを特徴とする。

一実施の形態の物理量検出装置は、物理量を検出するためのセンサの入出力に対してサーボ制御を行うサーボ回路を有する物理量検出装置であって、前記センサ及び前記サーボ回路を含む前記サーボ制御のループにおける位相遅延を調整する遅延調整回路を有し、前記遅延調整回路は、前記センサからの検出信号に基づいたサーボ制御値に基づいて、前記ループに適用するための位相遅延量を計算し、前記位相遅延量を前記サーボ回路に適用して、前記位相遅延量に基づいた前記位相遅延を反映したサーボ電圧信号を生成させる。

本発明のうち代表的な実施の形態によれば、変位サーボ制御方式の振動型角速度センサ等の物理量検出装置に関して、出荷調整工程等のコストを低くできる、または、サーボ制御の性能を高く維持できる。

本発明の実施の形態１の物理量検出装置である角速度センサモジュールの構成として、主に検出制御回路の構成を示す図である。 実施の形態１で、センサ要素の等価回路、及び駆動制御回路の構成を示す図である。 実施の形態１で、センサ要素の実装構造例を示す図である。 実施の形態１で、角速度センサモジュールの実装構成例を示す図である。 実施の形態１で、サーボ制御の入出力における位相遅延等の概念を示す図である。 実施の形態１に対する比較例における、位相遅延の調整について示す説明図である。 実施の形態１で、位相遅延の調整について示す説明図である。 実施の形態１で、モニタ回路の構成を示す図である。 実施の形態１で、遅延計算回路の構成を示す図である。 実施の形態１で、モード選択回路の構成を示す図である。 実施の形態１で、ＰＩＤコントローラの構成を示す図である。 実施の形態１で、遅延回路の構成、及び信号のタイミング図について示す図である。 本発明の実施の形態２の物理量検出装置である角速度センサモジュールの構成として、主に検出制御回路の構成を示す図である。 実施の形態２で、ＰＩＤ計算回路の構成、及び位相遅延の調整について示す図である。 実施の形態２で、回転演算回路の構成を示す図である。 本発明の実施の形態３の物理量検出装置である角速度センサモジュールの構成として、主に検出制御回路の構成を示す図である。 本発明の実施の形態４の物理量検出装置である角速度センサモジュールの構成として、主に検出制御回路の構成を示す図である。 実施の形態４で、第２ＰＩＤコントローラの構成、及び位相遅延の調整について示す図である。 本発明の実施の形態５の物理量検出装置である角速度センサモジュールの構成として、主に検出制御回路の構成を示す図である。 実施の形態５で、遅延計算回路の構成を示す図である。 本発明の実施の形態６の物理量検出装置である角速度センサモジュールの構成として、主に検出制御回路の構成を示す図である。 実施の形態６で、周波数の設定に関するボード線図を示す図である。 本発明の実施の形態７の物理量検出システムの構成を示す図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一部には原則として同一符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１〜図１２を用いて、本発明の実施の形態１の物理量検出装置について説明する。実施の形態１の物理量検出装置である角速度センサモジュールは、一軸の変位サーボ制御方式の振動型角速度センサである。この角速度センサモジュールは、慣性体の変位量を検出するためのセンサ要素の入出力信号に対してサーボ制御を行う変位サーボループ型回路として、図１のサーボ回路１１を有する。この変位サーボループ型回路に接続される制御系回路として、図１の遅延調整回路１２を有する。遅延調整回路１２は、センサ要素１及びサーボ回路１１を含むサーボループにおける位相遅延の状態が好適になるように調整する機能を有する。遅延調整回路１２は、調整の際、サーボ回路１１のサーボ制御値であるデータ信号ＤＴ０のモニタ信号ＤＭに基づいて、サーボ電圧信号ＳＲＶに反映するための位相遅延量を計算する。遅延調整回路１２は、その位相遅延量を遅延回路１０５に適用し、位相遅延が施されたサーボ制御信号ＳＲＶ０に基づいたサーボ電圧信号ＳＲＶを生成させて、サーボループを制御させる。これによって、この角速度センサモジュールは、最適な位相遅延によるサーボ制御を維持できる。

［物理量検出装置］
図１は、実施の形態１の物理量検出装置である角速度センサモジュールの構成を示す。角速度センサモジュールは、センサ要素１、検出制御回路１０、駆動制御回路２０等を有する。図１では、主にセンサ要素１に接続されている検出制御回路１０の機能ブロック構成を示す。この角速度センサモジュールは、従来技術の角速度センサとは異なる構成要素として、特に遅延調整回路１２を有する。

センサ要素１は、角速度センサの慣性体を構成する部分であり、図２に等価回路を示し、図３に実装構造例を示す。センサ要素１は、図２のような電極及び容量を有し、図３のような駆動マス５１及び検出マス５２を有する。

駆動制御回路２０は、センサ要素１の駆動マス５１のＸ方向の変位ΔＸ（図３）に関する駆動及び検出を行う回路である。駆動制御回路２０から駆動信号ＤＲＶ（図２）をセンサ要素１の駆動マス５１に供給し、駆動マス５１から出力される駆動検出信号ＡＳＤを駆動制御回路２０に入力する。

駆動制御回路２０内には、図２のように搬送波発生回路３０を含む。搬送波発生回路３０は、搬送波信号ＣＲＲを発生し、センサ要素１の共通電極Ｅ０に供給する。搬送波信号ＣＲＲは、容量の静電容量変化を検出するために必要な交流信号である。

検出制御回路１０は、センサ要素１の検出マス５２のＹ方向の変位ΔＹ（図３）に関するサーボ制御を含む検出制御を行う回路である。検出制御回路１０からサーボ電圧信号ＳＲＶをセンサ要素１の検出マス５２に供給し、検出マス５２から出力される検出信号ＡＳＳを検出制御回路１０に入力する。

図１で、検出制御回路１０は、大別すると、サーボ回路１１、遅延調整回路１２、復調回路１３、データ処理回路１４を有する。

サーボ回路１１は、変位サーボループ型回路であり、基本的に公知の回路で構成できる。サーボ回路１１は、センサ要素１の検出マス５２に対するサーボ制御のループ（サーボループ、変位サーボループ等と記載する場合がある）を含む回路部分である。変位サーボループ型とは、サーボループの外側に復調回路１３等が設けられている構成を指す。この変位サーボループ型回路では、復調回路１３で同期検波を行う前のデータ信号ＤＴ０を、サーボ制御値として、そのすべての周波数に対しフィードバック制御をかける。なお、サーボ制御に関する他の型としては、サーボループの内側に復調回路等が設けられる構成もあるが、本実施の形態では適用しない。サーボ回路１１は、サーボ制御に係わるゲインを調整する機能を有する。ＰＩＤコントローラ１０３は、そのゲインを調整する機能を有するサーボ制御回路である。

遅延調整回路１２は、サーボ回路１１に接続される制御系回路であり、サーボ回路１１のサーボループにおける位相遅延の状態が最適な状態になるように自動探索による調整を行う機能を有する。なお、位相遅延は、センサ要素１で生じる位相遅延、及びサーボ回路１１で生じる位相遅延を含む。遅延調整回路１２は、調整の際、ループの位相遅延の状態を調整するための位相遅延量を遅延量ＤＶＡＬ（遅延量信号）として計算し、その遅延量ＤＶＡＬを適用させるように、遅延回路１０５に遅延量ＤＳＥＴを与える。遅延回路１０５は、データ信号ＤＴ０にその遅延量ＤＳＥＴによる位相遅延を施したサーボ制御信号ＳＲＶ０を生成する。ＤＡＣ１０１は、そのサーボ制御信号ＳＲＶ０に基づいて、位相遅延が反映されたサーボ電圧信号ＳＲＶを生成し、センサ要素２に供給する。遅延調整回路１２は、クロック信号に基づいた探索更新数毎に、最適な遅延量を探索する。探索が進むことで、位相遅延量が最適値に調整される。

［サーボ回路］
図１のサーボ回路１１は、ＤＡＣ（デジタルアナログ変換回路）１０１、アナログフロントエンド回路１０２、ＰＩＤコントローラ１０３、量子化回路１０４、遅延回路１０５を含む。

ＤＡＣ１０１は、遅延回路１０５からの位相遅延が施されたサーボ制御信号ＳＲＶ０に基づいて、デジタルアナログ変換を含む処理によって、位相遅延が施されたサーボ電圧信号ＳＲＶを生成し、センサ要素１の検出マス５２に供給する。サーボ電圧信号ＳＲＶは、差動信号であり、正側信号ＳＲＶｐと負側信号ＳＲＶｎとから成る。ｐは正側、ｎは負側を示す。

アナログフロントエンド回路１０２は、センサ要素１の検出マス５２から出力される検出信号ＡＳＳを入力する。検出信号ＡＳＳは、検出マス５２の変位ΔＹを表す信号である。検出信号ＡＳＳは、差動信号であり、正側信号ＡＳＳｐと負側信号ＡＳＳｎとから成る。アナログフロントエンド回路１０２は、アナログクロックＣＫＡに基づいて動作し、検出信号ＡＳＳに対し、アナログ増幅、アナログデジタル変換を含む処理によって、検出信号ＡＳＳのデジタル値を表す信号ＡＤＣＯＵＴを得て出力する。

ＰＩＤコントローラ１０３は、ＰＩＤ制御クロックＣＫＰに基づいて動作する。ＰＩＤコントローラ１０３は、一般的なＰＩＤコントローラを適用可能である。ＰＩＤコントローラ１０３は、信号ＡＤＣＯＵＴを入力し、ＰＩＤ制御係数Ｋ１｛ＫＰ，ＫＩ，ＫＤ｝を用いながら、サーボ制御に係わるゲインを調整するＰＩＤ制御を行う。ＰＩＤコントローラ１０３の変位目標値は０度である。ＰＩＤ制御係数Ｋ１は、メモリ回路１２３から入力される。係数ＫＰは比例係数、係数ＫＩは積分係数、係数ＫＤは微分係数である。ＰＩＤコントローラ１０３は、ＰＩＤ制御結果の信号ＰＩＤＯＵＴを出力する。

量子化回路１０４は、信号ＰＩＤＯＵＴを入力し、所定のサンプリングレート、ビット数で量子化を行い、その結果のデータ信号ＤＴ０を出力する。量子化回路１０４は、信号ＰＩＤＯＵＴを、１６ビットよりも小さいビットになるように量子化を行う。量子化回路１０４の具備により、角速度センサモジュールに具備する必要があるＤＡＣ１０１等の回路の規模を小さくでき、装置サイズやコストの低減に寄与する。なお、量子化回路１０４を省略した形態も可能である。データ信号ＤＴ０は、復調回路１３、遅延回路１０５、及びモニタ回路１２１へ供給される。データ信号ＤＴ０は、サーボ制御のためのサーボ制御値である。

遅延回路１０５は、遅延回路クロックＣＫＤに基づいて動作し、データ信号ＤＴ０、及びモード選択回路１２４からの遅延量ＤＳＥＴを入力する。遅延回路１０５は、フィードバック制御のために、データ信号ＤＴ０に、遅延量ＤＳＥＴによる位相遅延を施して、その信号をサーボ制御信号ＳＲＶ０として生成して出力する。遅延量ＤＳＥＴは、そのタイミングで適用すべき位相遅延量を表す信号である。

上記のように、サーボ回路１１のサーボループでサーボ制御が行われる。このサーボ制御の際、適切なフィードバック制御のためには、遅延回路１０５で適切な位相遅延を施すことが必要である。仮に不適切な位相遅延である場合、出力信号ＳＮＳＯＵＴの角速度において雑音の増大や発振の原因となり得る。遅延調整回路１２は、適切な位相遅延のための遅延量ＤＶＡＬを生成し、遅延量ＤＳＥＴとして遅延回路１０５に適用する。

［復調回路］
復調回路１３は、第１復調回路１３Ａ、第２復調回路１３Ｂを有し、同期検波を行う。第１復調回路１３Ａは、第１同期検波クロックＣＫＣＯＳに基づいて動作し、入力のデータ信号ＤＴ０に第１同期検波を行い、その結果であるコリオリ成分を表すコリオリ信号ＣＯＲを出力する。第２復調回路１３Ｂは、第２同期検波クロックＣＫＳＩＮに基づいて動作し、入力のデータ信号ＤＴ０に第２同期検波を行い、その結果であるエラー成分を表すエラー信号ＥＲＲを出力する。

復調回路１３の回路構成例は以下である。復調回路１３は、ビット毎の複数の排他的論理和回路、及びＮビット加算器を含む。データ信号ＤＴ０のビット数としてＮを仮定する。復調回路１３は、入力のデータ信号ＤＴ０の各ビットを、対応する排他的論理和回路に入力する。例えば、第１復調回路１３Ａは、データ信号ＤＴ０に対し、第１同期検波クロックＣＫＣＯＳによって、ビット毎の排他的論理和をとる。そのビット毎の排他的論理和信号は、Ｎビット加算器で加算され、出力信号であるコリオリ信号ＣＯＲとして出力される。第２復調回路１３Ｂも同様の構成である。

データ信号ＤＴ０のコードとして２の補数表現を仮定する。この場合、データ信号ＤＴ０の表現範囲は、−２＾（Ｎ−１）〜２＾（Ｎ−１）−１である。具体的に、Ｎ＝１６の場合、表現範囲は、−３２７６８〜３２７６７となる。なお、正側は負側よりも１だけ少ない絶対値までしか表現できない。復調回路１３の出力信号は、データ信号ＤＴ０の入力に対し、クロック信号の値が１の時には、−１を乗算して符号を反転させた値となり、クロック信号の値が０の時には、＋１を乗算して入力をそのまま出力とした値となる。そのため、−３２７６８の反転の時には注意を要する。

［データ処理回路］
データ処理回路１４は、復調回路１３からの同期検波後の信号であるコリオリ信号ＣＯＲ及びエラー信号ＥＲＲを入力し、角速度（angular rate：Ω）及び角度（angle）等を計算する所定のデータ処理を行う。データ処理回路１４は、計算して得た角速度及び角度を含む、角速度センサ出力情報である出力信号ＳＮＳＯＵＴを、端子から外部へ出力する。また、データ処理回路１４は、外部から端子を通じて設定情報ＣＮＦやトリガ信号ＴＲＧを受け付けて入力可能である。外部は、後述するが計算機や上位システム等である。

設定情報ＣＮＦは、メモリ回路１２３に格納される各種の値（遅延量ＤＭＥＭ（遅延量信号）、初期値ＩＮＴ、増減値ＳＴＰ、ＰＩＤ制御係数Ｋ１等）に関する設定情報である。データ処理回路１４は、メモリ回路１２３に対する値の読み書きを行う機能を有する。データ処理回路１４は、入力された設定情報ＣＮＦに基づいて、メモリ回路１２３に対する指定された値の読み出しや書き込みを行う。これにより、メモリ回路１２３に対する遅延量ＤＭＥＭ等の値の初期設定や設定更新、メモリ回路１２３の値の参照や外部出力、等が可能である。

トリガ信号ＴＲＧは、遅延調整回路１２による遅延調整を開始させるためのトリガ信号である。外部の例えば計算機は、ユーザの操作に基づいて、トリガ信号ＴＲＧを角速度センサモジュールに入力する。データ処理回路１４は、外部から受け付けたトリガ信号ＴＲＧに基づいて、遅延調整の制御のためのモード信号ＭＤを生成し、遅延調整回路１２内の部位に供給する。モード信号ＭＤは、遅延調整を行うか否か等のモードを制御する信号である。

実施の形態１の角速度センサモジュールでは、遅延調整を自動探索モードとして行わせる機能を有する。実施の形態１では、モードとして、第１モード、第２モードを有する。第１モードは、遅延調整を行わない通常モードとする。第２モードは、遅延調整を行う自動探索モードとする。データ処理回路１４は、トリガ信号ＴＲＧに応じて、それらのモードを切り替える。データ処理回路１４は、トリガ信号ＴＲＧが入力されていない状態では第１モードとし、トリガ信号ＴＲＧが入力された時には第１モードから第２モードに切り替える。データ処理回路１４は、第１モードの時にはモード信号ＭＤの値を０にし、第２モードの時にはモード信号ＭＤの値を１にする。そのモード信号ＭＤが遅延計算回路１２２やモード選択回路１２３に入力される。

［遅延調整回路］
図１の遅延調整回路１２は、モニタ回路１２１、遅延計算回路１２２、メモリ回路１２３、モード選択回路１２４を含む。

メモリ回路１２３には、サーボ回路１１に係わる従来の設定値等が格納されていると共に、遅延調整回路１２に係わる設定値等が格納されている。メモリ回路１２３は、ＲＯＭ、ＲＡＭ、及び駆動回路等を備える。メモリ回路１２３のＲＯＭには、予め製品出荷時から、設定値として遅延量ＤＭＥＭ等が格納される。また、メモリ回路１２３内には、ＰＩＤ制御係数Ｋ１｛ＫＰ，ＫＩ，ＫＤ｝や、遅延調整用の初期値ＩＮＴ及び増減値ＳＴＰ等の値が格納される。メモリ回路１２３に格納される各値は、データ処理回路１４から読み書きが可能である。また、メモリ回路１２３内のＲＡＭには、モード選択回路１２４からの遅延量ＤＳＴＲ（遅延量信号）が格納される。

モニタ回路１２１は、モニタ回路クロックＣＫＭに基づいて動作し、サーボループの位相遅延の状態をモニタする回路である。モニタ回路１２１は、サーボ回路１１のデータ信号ＤＴ０を入力し、サーボループの位相遅延の状態を表すモニタ信号ＤＭを生成して出力する。モニタ回路１２１は、詳しくは、データ信号ＤＴ０の振幅値をモニタする。

遅延計算回路１２２は、遅延計算回路クロックＣＫＣ及びモード信号ＭＤに基づいて動作し、遅延調整のための位相遅延量を計算する。遅延計算回路１２２は、入力のモニタ信号ＤＭに基づいて、遅延調整のための遅延量ＤＶＡＬを生成して出力する。遅延量ＤＶＡＬは、遅延回路１０５に適用するための位相遅延量を表す信号である。遅延量ＤＶＡＬは、自動探索における遅延計算回路クロックＣＫＣに基づいた探索更新数の時点毎の更新値である。

遅延計算回路１２２は、モード信号ＭＤの値が１である時には自動探索を行い、遅延量ＤＶＡＬを生成して出力する。また、遅延計算回路１２２は、自動探索の際、メモリ回路１２３から入力される初期値ＩＮＴ及び増減値ＳＴＰを用いることができる。例えば、遅延計算回路１２２は、モード信号ＭＤの値が１になった時、初期値ＩＮＴを適用し、その後、時点毎に増減量ＳＴＰを適用する。データ処理回路１４から初期値ＩＮＴ及び増減値ＳＴＰを可変に設定可能である。初期値ＩＮＴ及び増減値ＳＴＰを用いる場合、遅延計算回路１２２は、初期値ＩＮＴから遅延量の探索を開始し、探索更新数毎に、遅延量を増減値ＳＴＰの単位で増減して、遅延量ＤＶＡＬとする。

モード選択回路１２４は、モード選択回路クロックＣＫＳ及びモード信号ＭＤに基づいて動作する。モード選択回路１２４は、遅延計算回路１２２からの遅延量ＤＶＡＬ、及びメモリ回路１２３からの遅延量ＤＭＥＭを入力し、モード信号ＭＤの値に応じて、それらのいずれかを選択し、遅延量ＤＳＥＴ（遅延量信号）として出力する。モード選択回路１２４は、モード信号ＭＤの値が０である第１モードの時には、遅延量ＤＭＥＭを選択し、モード信号ＭＤの値が１である第２モードの時には、遅延量ＤＶＡＬを選択する。

第１モードでは、遅延量ＤＳＥＴとして、一定の設定値である遅延量ＤＭＥＭが遅延回路１０５に適用され、その遅延量ＤＭＥＭによる位相遅延が施されたサーボ制御が行われる。第２モードでは、遅延量ＤＳＥＴとして、時点毎の更新値である遅延量ＤＶＡＬが遅延回路１０５に適用され、その遅延量ＤＶＡＬによる位相遅延が施されたサーボ制御が行われる。第２モードの期間では、遅延計算回路１２２での探索で遅延量ＤＶＡＬが更新されてゆき、次第に最適値になる。

モード選択回路１２４は、第２モードの時には、探索更新数毎に、更新値である遅延量ＤＶＡＬと同じ値（少なくとも１つ前の時点の値）を、格納値である遅延量ＤＳＴＲとして、メモリ回路１２３に格納する。メモリ回路１２３は、第２モード中にその遅延量ＤＳＴＲをＲＡＭにバッファリングして保持しておく。探索の終了時、モード選択回路１２４は、その時の最適値である遅延量ＤＶＡＬに対応する遅延量ＤＳＴＲを、メモリ回路１２３に出力している。

第２モードの期間で、遅延計算回路１２２における自動探索で遅延量ＤＡＶＬが最適値に収束した場合には、自動探索が終了し、第２モードから第１モードに戻る（後述）。例えば、遅延計算回路１２２は、探索終了をデータ処理回路１４に通知し、データ処理回路１４は、その通知に応じて、モード信号ＭＤの値を１から０にする。データ処理回路１４は、探索終了時、メモリ回路１２３に通知する。もしくはデータ処理回路１４からモードＭＤの値を０としてメモリ回路１２３に与えてもよい。メモリ回路１２３は、その通知もしくはモード信号ＭＤに応じて、その時の最適値に対応するＲＡＭ上の遅延量ＤＳＴＲを、新たな設定値である遅延量ＤＭＥＭとするように、ＲＯＭの遅延量ＤＭＥＭを上書き更新する。これにより、以降の第１モードでは、その新たな遅延量ＤＭＥＭが適用され、好適なサーボ制御が行われる。

上記のように、遅延調整回路１２は、トリガ信号ＴＲＧに基づいてモード信号ＭＤによってモードを第１モードから第２モードに切り替えて、最適な遅延量の自動探索を行い、最適な遅延量を新たな設定値として保存して、第１モードに戻る。

なお、第２モードの遅延量の探索は、センサ要素１に角速度が加わっていない状態で行うことが望ましい。このため、探索のタイミング及びモードを、トリガ信号ＴＲＧによって外部の計算機やユーザから制御可能としている。このような制御機構を設けずに、常時に遅延量を探索する形態とした場合、センサ要素１に角速度が加わっている状態で探索が行われると、不適切な遅延量が設定される可能性がある。実施の形態１によれば、そのような可能性も回避でき、検出精度や信頼性を高めることができる。

実施の形態１では、遅延調整回路１２は、センサ要素１の共振周波数ｆ０以下のサンプリングレートで更新値である遅延量ＤＶＡＬを計算し、サーボ回路１１に出力する。

［センサ要素−等価回路］
図２は、主にセンサ要素１の等価回路、及び駆動制御回路２０の構成を示す。図２で、センサ要素１の構成を説明する。センサ要素１は、一般的な一軸の検出軸を持つ振動型角速度センサの場合、機能端子として全部で９種類の電気入出力端子がある。これらの端子は、図２の電極Ｅｘｓｐ，Ｅｘｓｎ，Ｅｘｆｐ，Ｅｘｆｎ，Ｅｙｓｐ，Ｅｙｓｎ，Ｅｙｆｐ，Ｅｙｆｎ、及び共通電極Ｅ０が相当する。これらの端子に対する適切な信号入出力によって角速度検出が制御される。なお、１つのセンサ要素１に複数の検出軸を備える形態とする場合、検出軸の数に対応して端子数を増やした構成とすればよい。

センサ要素１は、８個の静電容量素子を有し、図２の容量Ｃｘｓｐ，Ｃｘｓｎ，Ｃｘｆｐ，Ｃｘｆｎ，Ｃｙｓｐ，Ｃｙｓｎ，Ｃｙｆｐ，Ｃｙｆｎが相当する。各静電容量素子は、電極対で構成されている。各静電容量素子の一方の端子は、搬送波信号ＣＲＲの入力端子である共通電極Ｅ０として共有されている。

容量Ｃｘｆｐ，Ｃｘｆｎは、駆動信号ＤＲＶの入力端子となる電極Ｃｘｆｐ，Ｃｘｆｎを有する、駆動マス５１の駆動容量であり、容量Ｃｘｆｐは正側容量、容量Ｃｘｆｎは負側容量である。例えば、容量Ｃｘｆｐは、電極Ｅｘｆｐと共通電極Ｅ０との対で構成されている。駆動マス５１を駆動する静電気力は、［（ＤＲＶｐ−ＣＲＲ）＾２−（ＤＲＶｎ−ＣＲＲ）＾２］に比例する（ここではＤＲＶｐ等は電圧値を表すとする）。この静電気力によって駆動マス５１が駆動される。容量Ｃｘｓｐ，Ｃｘｓｎは、駆動検出信号ＡＳＤの出力端子となる電極Ｅｘｓｐ，Ｅｘｓｎを有する、駆動マス５１の駆動検出容量であり、同様に正側容量、負側容量を有する。駆動マス５２の変位は、［Ｃｘｓｐ−Ｃｘｓｎ］によって検出できる（ここではＣｘｓｐ等は容量値を表すとする）。

容量Ｃｙｆｐ，Ｃｙｆｎは、サーボ電圧信号ＳＲＶの入力端子となる電極Ｅｙｆｐ，Ｅｙｆｎを有する、検出マス５２のサーボ容量であり、同様に、正側容量、負側容量を有する。検出マス５２をサーボ制御する際に印加される静電気力は、［（ＳＲＶｐ−ＣＲＲ）＾２−（ＳＲＶｎ−ＣＲＲ）＾２］に比例する。容量Ｃｙｓｐ，Ｃｙｓｎは、検出信号ＡＳＳの出力端子となる電極Ｅｙｓｐ，Ｅｙｓｎを有する、検出マス５２の検出容量であり、同様に正側容量、負側容量を有する。検出マス５２の変位は、［Ｃｙｓｐ−Ｃｙｓｎ］によって検出できる。

駆動信号ＤＲＶは、駆動マス５１をＸ方向に一定の周波数及び振幅で制御して振動させるために用いられる。ＤＡＣ２０１から出力された駆動信号ＤＲＶ｛ＤＲＶｐ，ＤＲＶｎ｝が電極Ｅｘｆｐ，Ｅｘｆｎに入力される。駆動検出信号ＡＳＤは、駆動マス５１の振動状態を、容量Ｃｘｓｐ，Ｃｘｓｎでの静電容量変化として検出するための信号である。電極Ｅｘｓｐ，Ｅｘｓｎから出力された駆動検出信号ＡＳＤ｛ＡＳＤｐ，ＡＳＤｎ｝がアナログフロントエンド回路２０２に入力される。

サーボ電圧信号ＳＲＶは、検出マス５２がＹ方向に変位した時の変位ΔＹを打ち消す方向に静電気力を印加するために印加される信号である。ＤＡＣ１０１から出力されたサーボ電圧信号ＳＲＶ｛ＳＲＶｐ，ＳＲＶｎ｝が電極Ｅｙｆｐ，Ｅｆｙｎに入力される。検出信号ＡＳＳは、検出マス５２の変位ΔＹを静電容量変化として検出するための信号である。検出信号ＡＳＳは、検出マス５２に関する振幅値及び容量値を表すアナログ電圧信号である。駆動マス５１がＸ方向に一定の周波数及び振幅で振動している状態で角速度Ωが印加された場合、検出マス５２がＹ方向に変位し、変位ΔＹを表す検出信号ＡＳＳが出力される。電極Ｅｙｓｐ，Ｅｙｓｎから出力された検出信号ＡＳＳ｛ＡＳＳｐ，ＡＳＳｎ｝がアナログフロントエンド回路１０１に入力される。変位ΔＸを静電容量変化として検出する際、及び変位ΔＹを静電容量変化として検出する際には、同じ搬送波信号ＣＲＲが用いられる。

［駆動制御回路］
図２で、駆動制御回路２０の構成を説明する。駆動制御回路２０は、センサ要素１をその共振周波数ｆ０で動作させるように適切な駆動制御を行う。駆動制御回路２０は、従来一般的な角速度センサに備える駆動制御回路と同様の構成が適用可能である。駆動制御回路２０は、ＤＡＣ２０１、アナログフロントエンド回路２０２等を含み、公知の回路によって構成できる。駆動制御回路２０は、センサ要素１の端子に駆動信号ＤＲＶを印加し、センサ要素１の端子からの駆動検出信号ＡＳＤを入力し、構成検出信号ＡＳＤに応じてフィードバック制御として駆動信号ＤＲＶを生成する。

ＤＡＣ２０１は、駆動信号ＤＲＶを生成し、駆動マス５１の電極Ｅｘｆｐ，Ｅｘｆｎに供給する。駆動信号ＤＲＶは、差動信号であり、正側駆動信号ＤＲＶｐと負側駆動信号ＤＲＶｎとから成る。

アナログフロントエンド回路２０２は、駆動マス５１の電極Ｅｘｓｐ，Ｅｘｓｎから出力された駆動検出信号ＡＳＤを入力する。駆動検出信号ＡＳＤは、差動信号であり、正側駆動検出信号ＡＳＤｐと負側駆動検出信号ＡＳＤｎとから成る。アナログフロントエンド回路２０２は、駆動検出信号ＡＳＤをデジタル信号に変換する。アナログフロントエンド回路１０２，２０２は、サンプリングホールド回路で構成される場合、搬送波信号ＣＲＲの周波数の１倍もしくは０．５倍の周波数で動作する。復調回路１３での同期検波によって低周波雑音を除去する形態の場合、アナログフロントエンド回路１０２，２０２は、０．５倍の周波数でサンプリングホールドを行う回路として構成される。

駆動制御回路２０は、クロック信号として、アナログクロックＣＫＡ、ＰＩＤ制御クロックＣＫＰ、復調用の第１同期検波クロックＣＫＣＯＳ及び第２同期検波クロックＣＫＳＩＮ、遅延回路クロックＣＫＤ等を生成する。また、駆動制御回路２０は、従来に対して新たなクロックとして、モニタ回路クロックＣＫＭ、遅延計算回路クロックＣＫＣ、モード選択回路クロックＣＫＳ等を生成する。

［センサ要素−実装構造例］
図３は、センサ要素１の機械的、物理的な実装構造例を示す。センサ要素１は、慣性体として、駆動マス５１、検出マス５２を有する。駆動マス５１及び検出マス５２は、ベース部材に対して弾性部材を介して接続されており、慣性に応じた変位が可能な構造を有する。駆動マス５１は、Ｘ方向に変位し、その変位をΔＸとする。検出マス５２は、Ｙ方向に変位し、その変位をΔＹとする。図３で、説明上の方向及び座標系として（Ｘ，Ｙ，Ｚ）を示す。Ｘ方向は、第１軸に対応する第１方向であり、駆動マス５１の駆動に係わる方向である。Ｙ方向は、Ｘ方向に直交する第２軸に対応する第２方向であり、検出マス５２のコリオリ検出に係わる方向である。Ｚ方向は、Ｘ方向及びＹ方向に垂直な第３軸に対応する第３方向である。検出対象の角速度Ωは、Ｚ方向の軸周りの角速度である。出力信号ＳＮＳＯＵＴのうちの角度は、その角速度Ωの角度である。

センサ要素１では、図２の各静電容量素子が、図３の電極で構成されている。わかりやすいように、入出力信号も併せて示している。各電極の端子が、図１、図２の回路と接続されている。変位ΔＸ及び変位ΔＹは、対応する容量の電極対の間の距離に応じた静電容量変化を表す電気信号として検出される。

［モジュール実装構成例］
図４は、図１の角速度センサモジュールの実装構成例を示す。図４の（Ａ）は、角速度センサモジュールの実装基板を鉛直方向（Ｚ方向）の上から見た平面図を示す。端子と入出力信号との対応関係も併せて示している。図４の（Ｂ）は、実装基板を水平方向（Ｙ方向）から見た側面図を示す。

実装基板は、第１基板４０１、第２基板４０２を有する。第１基板４０１上に、第２基板４０２が積層されている。第２基板４０２には、センサ要素１が実装されている。第１基板４０１は、センサ要素１を支持しており、図１や図２の回路が実装されている。第１基板４０１の矩形の辺部には、回路と接続するための各端子に対応する電極パッド４０３を有する。第２基板４０２の矩形の辺部には、センサ要素１の各端子に対応する電極パッド４０４を有する。第１基板４０１の電極パッド４０３と、第２基板４０２の電極パッド４０４とが、ワイヤボンディング４０５を通じて物理的及び電気的に接続されている。

なお、製造業者は、第１基板４０１の電極パッド４０３に、モニタ用や試験用の回路を接続することで、位相遅延等の特性に係わるモニタや試験を行うことも可能である。サーボ電圧信号ＳＲＶと駆動信号ＤＲＶは、同一の周波数を持ち、センサ要素１の共振周波数ｆ０及び搬送波信号ＣＲＲの周波数とおおよそ一致する。

［位相遅延］
図５は、実施の形態１の角速度センサモジュールにおける、センサ要素１に対するサーボ制御の入出力信号における位相遅延等の概念を示す。図５を用いて、駆動制御、検出制御、位相遅延等について説明する。

図５の（Ａ）は、駆動制御回路２０が生成する駆動制御信号ＤＲＶ０の波形５０１を示し、電圧波形の時間変化を示す。駆動制御信号ＤＲＶ０は、ＤＡＣ２０１で駆動信号ＤＲＶを生成するための信号である。

図５の（Ｂ）は、駆動検出信号ＡＳＤのデジタル値に基づいた、駆動マス５１の変位ΔＸを表す信号の波形５０２を示し、変位ΔＸを表す電圧波形の時間変化を示す。図２の駆動制御回路２０内には、図示しないが、ＤＡＣ２０１とアナログフロントエンド回路２０２との間に、変位ΔＸに関する駆動制御を行う回路５１０を含む。回路５１０は、（Ｂ）の変位ΔＸの信号に基づいて、適切なフィードバッグ制御を施して、（Ａ）の駆動制御信号ＤＲＶ０を生成する。

駆動制御回路２０における制御として、駆動制御信号ＤＲＶ０は、変位ΔＸの信号と比べて、位相が９０度進んでいる状態が望ましい。遅延量５０５は、変位ΔＸの信号に対する駆動制御信号ＤＲＶ０の位相遅延量を示す。つまり、遅延量５０５が９０度の位相に相当する量に制御される状態が望ましい。これは、駆動マス５１の振動周波数がセンサ要素１の共振周波数ｆ０と一致した場合に、駆動信号ＤＲＶに対して駆動マス５１の変位ΔＸが９０度遅れるためである。共振周波数ｆ０は、駆動マス５１を含むセンサ要素１の機械的、物理的な構造に応じて決定される周波数であり、角速度センサの特性の１つである。駆動マス５１が共振周波数ｆ０で駆動される場合、その駆動のために印加したエネルギーがロスを最小にして駆動マス５１の振動運動に変換されるため、小電力化に寄与する。駆動制御回路２０による駆動マス５１の制御ループは上記の通りである。

図５の（Ｃ）は、検出制御回路１０で、検出信号ＡＳＳのデジタル値に基づいた、検出マス５２の変位ΔＹを表す信号の波形を示し、変位ΔＹを表す電圧波形の時間変化を示す。波形５０３Ａは、サーボ電圧信号ＳＲＶの印加前の電圧波形を示し、波形５０３Ｂは、印加後の電圧波形を示す。検出マス５２に対するサーボ制御が正しく効いている状態では、波形５０３Ｂの通り、検出信号ＡＳＳの振幅が小さくなる。これは、サーボ制御によって検出マス５２の変位ΔＹが小さくなっていることを示している。

図５の（Ｄ）は、サーボ制御信号ＳＲＶ０の波形５０４を示し、電圧波形の時間変化を示す。検出制御回路１０内には、ＤＡＣ１０１とアナログフロントエンド回路１０２との間に、変位ΔＹに関するサーボ制御を行う回路５２０を含む。回路５２０は、図１ではサーボ回路１１内のＰＩＤコントローラ１０３、量子化回路１０４、遅延回路１０５等が相当する。回路５２０は、（Ｃ）の変位ΔＹの信号に基づいて、適切なフィードバック制御であるサーボ制御を施して、（Ｄ）のサーボ制御信号ＳＲＶ０を生成する。

また、回路５２０は、図１の復調回路１３及びデータ処理回路１４を通じて、出力信号ＳＮＳＯＵＴを出力する。出力信号ＳＮＳＯＵＴは、サーボ制御信号ＳＲＶ０の信号成分ＶＳＩＧの振幅成分として出力される。信号成分ＶＳＩＧの振幅は、駆動マス５１の時間微分Ｖ＝ｄＸ／ｄｔと角速度Ωとの算術積に比例し、信号成分ＶＳＩＧの周波数は、変位ΔＸの信号の周波数と同じである。

サーボ制御信号ＳＲＶ０における位相は、アナログフロントエンド回路１０２や回路５２０での位相遅延がゼロと仮定した場合には、変位ΔＸの信号と比較して９０度の位相ずれがある。遅延量５０６は、変位ΔＹの信号の波形５０３Ｂに対するサーボ制御信号ＳＲＶ０の位相遅延量を示す。この遅延量５０６は、９０度の位相に相当する量に適切に制御された状態が望ましい。上記回路での位相遅延がゼロでない場合、上記９０度の位相ずれに対して適切な位相遅延が回路５２０によって施される。具体的には、図１の遅延回路１０５で適切な遅延量による位相遅延を施したサーボ制御信号ＳＲＶ０が生成される。更に、実施の形態１では、その遅延回路１０５に対して遅延調整回路１２から遅延量ＤＳＥＴが適用されて、最適な位相遅延の状態に調整される仕組みである。

サーボ制御信号ＳＲＶ０における直角位相成分ＶＥＲＲは、変位ΔＸの信号と同位相であり、振幅も同じ関係にある。信号成分ＶＳＩＧと直角位相成分ＶＥＲＲとの加算値がサーボ制御信号ＳＲＶ０である。ＤＡＣ１０１は、基本的には駆動制御用のＤＡＣ２０１と同様の構成であるが、構成ビット数等が一般的には異なっている。検出マス５２の制御ループは上記の通りである。

振動型角速度センサの制御においては、駆動マス５１の駆動制御のループと、検出マス５２の検出制御のサーボループとの２つのループの適切な制御が必要であり、これらの制御をいかに高精度で高安定に行うかが、角速度センサの検出精度や安定性等に影響する。実施の形態１の角速度センサモジュールは、遅延調整回路１２を用いて、検出マス５２のサーボループにおける位相遅延量を最適値に調整する。これにより、高い検出精度及び高い安定性が実現される。

［比較例］
図６を用いて、実施の形態１に対する比較例の角速度センサ、及びその出荷調整工程での位相遅延の調整等について補足説明する。比較例の角速度センサは、従来一般的な振動型角速度センサであり、図１のサーボ回路１１等を有するが、遅延調整回路１２を有さない構成である。この角速度センサでは、センサ要素に対するサーボ制御を行う変位サーボループ型回路のうちの遅延回路において、遅延量として一定値である初期設定値が適用されている。その初期設定値は、前述のように、予め製造業者の出荷調整工程でテスト等によって求められた最適値である。

図６は、比較例の角速度センサに関する、出荷調整工程での位相遅延の調整についての説明図を示す。この調整の際の遅延量の最適値の決め方について以下に説明する。図６の（Ａ）は、遅延量の設定値と、検出信号の最大値（ＭＡＸとする）との関係を示す。この図では、設定値に応じて、検出信号の最大値ＭＡＸがどのように変化するかを示している。なお、この遅延量の設定値は、実施の形態１では遅延量ＤＭＥＭが対応する。この検出信号は、実施の形態１では検出信号ＡＳＳに基づいた信号ＡＤＣＯＵＴが対応する。最大値ＭＡＸは、言い換えると振幅値である。なお、振幅値を得る場合、最小値の絶対値を取っても同じである。

図６の（Ｂ）は、設定値の例に応じた検出信号の波形の例を模式的に示す。この図では、各設定値の場合の最大値ＭＡＸの経時変化を示している。検出信号は、本質的にセンサ要素の共振周波数で変調された検出マスの変位情報であるため、その共振周波数で振動している波形となる。例えば、（Ａ）で設定値が１３の場合、（Ｂ）で検出信号の波形６１１となる。波形６１１の振幅値に対応する最大値は最大値６２１である。この最大値６２１は、（Ａ）の点６０１に対応し、ＭＡＸ≒０．２１である。同様に、設定値が９の場合には波形６１２であり、その最大値６２２が点６０２に対応し、ＭＡＸ≒０．１７である。設定値が５の場合には波形６１３であり、その最大値６２３が点６０３に対応し、ＭＡＸ≒０．１５である。

出荷調整工程では、遅延量の設定値を様々に変化させて、各設定値と検出信号の最大値ＭＡＸとの関係をプロットして、（Ａ）のような曲線６００を作成する。そして、この曲線６００において、遅延量の最適値が決定される。最適値は、最大値ＭＡＸが最小値となる点に対応し、本例では点６０３に対応し、５である。最大値ＭＡＸが最小値となる遅延量を最適値とする理由は以下である。検出信号の振幅値は、検出マスの変位量を表している。そのため、検出マスの変位を抑えるためのサーボ制御が正しく効いている状態では、検出マスの変位が最小になるためである。決定された最適値が、角速度センサのメモリに初期設定値として設定される。

従来の出荷調整工程では、上記のような作業が必要であるため、コストが増大する。また、最適値を見つけるまでに、設定値の試行数が少ない数で済むとは限らず、非常に大きな数になる場合もあり、その分コストが増大する。センサ個体に応じて特性のばらつきがある可能性があるため、個体毎に調整等が必要であり、コストが増大する。

一方、実施の形態１の角速度センサモジュールでは、上記のような遅延量の最適値を求める調整を、遅延調整回路１２を用いて自動探索として実現できる。これにより、調整等のコストを大幅に低減できる。この角速度センサモジュールでは、まず、製造業者の出荷調整工程では、遅延調整回路１２を用いた自動探索によって、センサ個体に応じた遅延量の最適値を短時間で容易に求めて、メモリ回路１２３に遅延量ＤＭＥＭとして設定することができる。即ち、出荷調整工程を少ない手間、短時間、低コストで実現できる。最適値によって、センサ個体の実装に起因する特性のばらつきも吸収できる。

また、製品出荷以降、環境等によってセンサ個体の特性が変化した場合でも、遅延調整回路１２を用いて同様に自動探索をかけることで、その時の特性に合わせた最適値を容易に求めて遅延量ＤＭＥＭとして設定することができる。即ち、この角速度センサモジュールでは、最適な位相遅延によるサーボ制御が維持でき、高い検出精度等が維持できる。このモジュールを構成要素とする装置やシステムの信頼性向上等にも寄与できる。

［遅延調整］
図７は、実施の形態１における遅延調整回路１２を用いた遅延調整についての説明図を示す。図７を用いて、自動探索によるセンサ個体に応じた最適値の決め方について説明する。遅延調整回路１２では、自動探索の手順として以下を実行する。遅延調整回路１２は、検出信号ＡＳＳ、信号ＡＤＣＯＵＴに基づいたサーボ制御値であるデータ信号ＤＴ０を、モニタ回路１２１でモニタ信号ＤＭとして把握する。

図７の（Ａ）は、モニタ信号ＤＭの波形例を示す。例えば、波形７０１〜７０３を示す。波形７０１は、振幅値である最大値７１１を有する。波形７０２は、最大値７１２を有する。波形７０３は、最大値７１３を有する。モニタ回路１２１は、モニタ信号ＤＭの波形から最大値を計算する。

遅延計算回路１２２は、第２モードで、モニタ信号ＤＭの値に応じて、遅延回路１０５に適用するための遅延量ＤＶＡＬを探索する。遅延計算回路１２２は、遅延計算回路クロックＣＫＣに基づいた探索更新数毎に、更新値である遅延量ＤＶＡＬを生成する。遅延計算回路１２２は、設定値である遅延量ＤＭＥＭ、または指定された初期値ＩＮＴから、所定量、例えば増減量ＳＴＰ単位で、遅延量を変化させて、更新値である遅延量ＤＶＡＬを生成する。

図７の（Ｂ）は、第２モードにおける、探索更新数（Number of Update）と、更新値である遅延量ＤＶＡＬの値との関係を示す。曲線７００は、遅延量の変化を示す。本例では、探索開始時の初期値ＩＮＴを点７０１で示すように０とする場合を示す。探索更新数は、自動探索の際の時系列の時点に相当し、０，１，２，……で示す。また、本例では、増減値ＳＴＰが＋１である場合を示す。探索更新数が１の時には、遅延量ＤＶＡＬの値が増減値ＳＴＰ分増加して１となる。なお、その値１は、遅延回路１０５での所定の位相遅延量に関係付けられている。次に、探索更新数が２の時には、点７０２で示すように、遅延量ＤＶＡＬが２となる。同様に、探索更新数に応じて、遅延量ＤＶＡＬの値が増加する。例えば、探索更新数が６の時には遅延量ＤＶＡＬが６である。

遅延調整回路１２は、遅延量ＤＶＡＬを遅延量ＤＳＥＴとして遅延回路１０５に適用し、その位相遅延量によるサーボ制御を試行させる。その結果、検出信号ＡＳＳ、信号ＡＤＣＯＵＴ、データ信号ＤＴ０、及びモニタ信号ＤＭが得られる。遅延調整回路１２は、そのモニタ信号ＤＭに基づいて、遅延量ＤＶＡＬを変化させて、最適値を探索する。

図７の（Ｃ）は、（Ｂ）に対応した、探索更新数と、サーボ制御結果のモニタ信号ＤＭの最大値との関係を示す。曲線７３０は、モニタ信号ＤＭの最大値の変化を表す。探索更新数が０の時には、モニタ信号ＤＭの最大値が、点７３１で示すように、約０．１８３である。探索更新数が１の時には、最大値が約０．１７１に減少している。探索更新数が例えば２の時には、最大値が、点７１２で示すように、約０．１６１に減少している。同様に探索し、探索更新数が例えば５の時には、最大値が約０．１４９に減少している。探索更新数が例えば６の時には、最大値が約０．１５１に増加している。

遅延計算回路１２２は、モニタ信号ＤＭの最大値が減少から増加に転じたので、遅延量ＤＶＡＬを調整し、（Ｂ）のように、探索更新数が７の時には、遅延量を５に減らして試行している。この時、モニタ信号ＤＭの値は、（Ｃ）のように、再び約０．１４９に減少している。遅延計算回路１２２は、モニタ信号ＤＭの値が再び減少したので、（Ｂ）のように、探索更新数が８の時には、遅延量を同じく５にして試行している。その結果、（Ｂ）の点７３３で示すように、モニタ信号ＤＭの値が、同じく約０．１４９になっている。

上記のように、探索更新数が進むと、モニタ信号ＤＭの最大値が、概ね一定値である小さい値（最小値７４０、例えば約０．１４９）に収束している。最大値が小さいことは、サーボ制御が正しく効いていることを示す。遅延計算回路１２２は、最大値が小さい値に収束しているかどうかを判定し、収束した時の遅延量を最適値とし、第２モードの自動探索を終了させる。

図７の例では、遅延量の最適値を見つけるまでに、初期値である０から開始して１ずつ増加させた場合に、遅延量ＤＶＡＬ＝５の時に、最小値７４０に達している。そして、探索更新数＝６〜８での試行を通じて収束判定することによって、最小値７４０が最適値であると判定できる。この場合、必要な探索更新数として６〜８程度の少ない数で済んでおり、短い時間で調整が終了できる。

また、初期値ＩＮＴ及び増減量ＳＴＰは、上記例に限らず設定可能である。データ処理回路１４から、初期値ＩＮＴ及び増減量ＳＴＰをメモリ回路１２３に設定可能である。初期値ＩＮＴや増減量ＳＴＰを変えることで、調整の精度や必要時間を変更可能である。例えば、増減量ＳＴＰをより細かくした場合、図７の（Ｂ）の曲線７２０の傾きが小さくなり、必要な探索更新数は増えるが、より細かく遅延量ＤＶＡＬを設定できる。例えば、増減量ＳＴＰをより大きい値にした場合、曲線７２０の傾きが大きくなり、設定できる遅延量ＤＶＡＬは粗くなるが、より少ない探索更新数で探索を終了できる。また、例えば、初期値ＩＮＴを比較的大きい値とし、増減量ＳＴＰを−１のように負の値として、遅延量ＤＶＡＬを減少させる方向に探索させることもできる。

遅延計算回路１２２は、モニタ信号ＤＭの値をみて、遅延量ＤＶＡＬを増減させながら、収束判定を行う。遅延計算回路１２２は、モニタ信号ＤＭの最大値が、おおよそ一定の最小値に収束したと判定した場合、探索を終了させる。遅延計算回路１２２は、探索終了に応じて、探索終了をデータ処理回路１４に通知する。データ処理回路１４は、通知に応じてモードを第２モードから第１モードに切り替える。あるいは、遅延計算回路１２２自身がモード信号ＭＤの値として０を、他の部位へ出力してもよい。

上記収束判定は、例えば以下のように実現できる。（１）遅延計算回路１２２は、例えば探索更新数が６の時点で、モニタ信号ＤＭの最大値が、１つ前の時点の最小値７４０から増加に転じたことによって、収束したと判定し、その最小値７４０を最適値とみなして、探索を終了してもよい。（２）あるいは、遅延計算回路１２２は、例えば探索更新数が７の時点で、モニタ信号ＤＭの最大値が、１つ前の時点から再び最小値７４０に減少したことによって、収束したと判定し、その最小値７４０を最適値とみなして、探索を終了してもよい。（３）あるいは、遅延計算回路１２２は、例えば探索更新数が８の時点で、モニタ信号ＤＭの最大値が、１つ前の時点の最小値７４０と同じ最小値７４０になったことによって、収束したと判定し、その最小値７４０を最適値とみなして、探索を終了してもよい。収束判定の精度を高くしたい場合には、上記（３）のように、ある程度の探索更新数をかけて試行して、最小値７４０が１回以上連続しているかどうかを判定してもよい。収束判定方式の詳細は、上記に限らず各種可能である。

上記のように、遅延調整回路１２では、収束判定を通じて遅延量の最適値が例えば５に決定され、自動探索が終了し、その最適値の遅延量ＤＶＡＬが、新たな遅延量ＤＭＥＭとしてメモリ回路１２３に保存される。上記のように、実施の形態１によれば、自動探索によって遅延量の最適値を短い時間で決定可能である。

なお、変形例として、遅延計算回路１２２と連携するデータ処理回路１４において復調回路１３からの入力値に基づいて上記収束判定を行い、自動探索を終了させる制御を行ってもよい。

［ＤＡＣ］
ＤＡＣ１０１の構成例は以下である。ＤＡＣ１０１は、デコーダ、電圧選択回路、アナログバッファ回路を含む。デコーダは、入力のサーボ制御信号ＳＲＶ０をデコードし、相補の信号の中から、それぞれ１本の信号を、サーボ制御信号ＳＲＶ０の値に応じて相補に選択して、２本の相補信号として出力する。相補に選択とは、２本の信号の加算値が所定値となることを指す。２本の相補信号が、電圧選択回路に入力される。電圧選択回路は、高電圧側参照電圧と低電圧側参照電圧との間に複数の抵抗が直列接続されており、隣接する各抵抗の間にスイッチ回路が接続されている。電圧選択回路は、高電圧側参照電圧と低電圧側参照電圧との電圧差を抵抗で分割した複数の電圧から１つの電圧を１つのスイッチで選択して出力する。電圧選択回路からの相補出力信号は、アナログバッファ回路で出力インピーダンス及び出力振幅が調整され、差動信号であるサーボ電圧信号ＳＲＶとして出力される。なお、サーボ電圧信号ＳＲＶとして高い電圧が必要な場合、アナログバッファ回路は、レベル変換回路としても動作するように設計される。

［アナログフロントエンド回路］
アナログフロントエンド回路１０２の構成例は以下である。アナログフロントエンド回路１０２は、容量電圧変換回路、増幅回路、アナログデジタル変換回路（ＡＤＣ）を含む。アナログフロントエンド回路１０２のそれらの回路は、アナログクロックＣＫＡに従って同期して動作する。なお、各回路内でアナログクロックＣＫＡに基づいて独自のクロックを生成して動作する形態でもよい。アナログフロントエンド回路１０２は、検出信号ＡＳＳの振幅値及び容量値を電圧値に変換して増幅してデジタル値として出力する。

容量電圧変換回路は、検出信号ＡＳＳを入力して、その振幅値及び容量値を電圧値に変換し、変換後の電圧値を表す差動信号を出力する。容量電圧変換回路は、サンプリングホールド回路を有するスイッチト・キャパシタ回路等が適用可能である。増幅回路は、その差動信号を入力して増幅して出力する。増幅回路は、容量電圧変換回路での増幅率が十分である場合には設けなくてもよい。増幅回路は、差動入力を増幅して差動出力を得る完全差動アンプであることが望ましく、その場合、同相雑音を低減でき、ダイナミックレンジを広くできる。ＡＤＣは、その増幅後の差動信号を入力して、アナログ値からデジタル値に変換し、検出信号ＡＳＳのデジタル値を表す信号ＡＤＣＯＵＴとして出力する。実施の形態１では、ＡＤＣとしては、ΣΔ型ＡＤＣ、ＳＡＲ型ＡＤＣ、サイクリック型ＡＤＣ等の各種の方式の回路が適用可能である。

［モニタ回路］
図８は、モニタ回路１２１の構成を示す。モニタ回路１２１は、以下の回路構成によって、データ信号ＤＴ０の時系列データにおける最大値（振幅値）をモニタ信号ＤＭとして出力できる。モニタ回路１２１は、データラッチ回路１２１Ａ、比較回路１２１Ｂ、選択回路（２：１選択回路）１２１Ｃ等を含む。入力のデータ信号ＤＴ０は、比較回路１２１Ｂの第１入力端子、及び選択回路１２１Ｃの第１入力端子に入力される。データラッチ回路１２１Ａは、イネーブル付きデータラッチ回路であり、モニタ回路クロックＣＫＭに基づいて動作し、イネーブル端子には比較回路１２１Ｂの出力の信号ＳＥＬがイネーブル信号として入力される。データラッチ回路１２１Ａは、入力データとして、選択回路１２１Ｃの出力のモニタ信号ＤＭが入力される。データラッチ回路１２１Ａは、イネーブル信号に応じて入力データをラッチし、出力データの信号ＬＭＡＸとして出力する。信号ＬＭＡＸは、比較回路１２１Ｂの第２入力端子、及び選択回路１２１Ｃの第２入力端子に入力される。データラッチ回路１２１Ａのラッチ情報は、信号ＳＥＬ＝１の時に限り、その時のモニタ信号ＤＭの値に更新される。

比較回路１２１Ｂは、入力のデータ信号ＤＴ０と、データラッチ回路１２１Ａからの信号ＬＭＡＸとを比較し、データ信号ＤＴ０の方が大きい場合には信号ＳＥＬ＝１を出力し、そうでない場合には信号ＳＥＬ＝０を出力する。信号ＳＥＬは、データラッチ回路１２１Ａのイネーブル端子に入力され、選択回路１２１Ｃの制御端子に選択信号として入力される。選択回路１２１Ｃの第１入力端子には、データ信号ＤＴ０が入力され、第２入力端子には、データラッチ回路１２１Ｂからの信号ＬＭＡＸが入力される。選択回路１２１Ｃでは、信号ＳＥＬ＝１の時には、第１入力端子のデータ信号ＤＴ０を選択し、信号ＳＥＬ＝０の時には、第２入力端子の信号ＬＭＡＸを選択し、モニタ信号ＤＭとして出力する。

［遅延計算回路］
図９は、遅延計算回路１２２の構成を示す。遅延計算回路１２２は、データラッチ回路１２２Ａ、比較回路１２２Ｂ、データラッチ回路１２２Ｃ、比較回路１２２Ｄ、選択回路１２２Ｅ、加算回路１２２Ｆ、データラッチ回路１２２Ｇ、選択回路１２２Ｈ、加算回路１２２Ｉ、インバータ１２２Ｊ、インバータ１２２Ｋを含む。入力のモニタ信号ＤＭは、データラッチ回路１２２Ａ、及び比較回路１２２Ｂの第１入力端子に入力される。入力の初期値ＩＮＴ及びモード信号ＭＤは、データラッチ回路１２２Ｃの初期値端子及びモード信号端子に入力される。遅延計算回路クロックＣＫＣは、データラッチ回路１２２Ａ，１２２Ｃ，１２２Ｇに入力される。

データラッチ回路１２２Ａは、遅延計算回路クロックＣＫＣに基づいて、入力のモニタ信号ＤＭをラッチして、１クロック分遅延させて、信号ＤＭＤとして出力する。比較回路１２２Ｂは、第１入力端子［０］にモニタ信号ＤＭを入力し、第２入力端子［１］にデータラッチ回路１２２Ａからの信号ＤＭＤを入力し、それらを比較し、第１入力の方が第２入力よりも大きい場合には、信号ＳＥＬ０＝１を出力する。信号ＳＥＬ０は、選択回路１２２Ｅの制御端子に選択信号として入力される。また、信号ＳＥＬ０は、インバータ１２２Ｊで反転された信号が、加算回路１２２Ｆに入力される。また、比較回路１２２Ｄの出力信号がインバータ１２２Ｋで反転された信号が加算回路１２２Ｆに入力される。加算回路１２２Ｆは、それらの入力信号を加算して出力する。その出力信号は、データラッチ回路１２２Ｃの書き込みイネーブル端子にイネーブル信号として入力される。

データラッチ回路１２２Ｃは、遅延計算回路クロックＣＫＣに基づいて、入力データとして選択回路１２２Ｅからの出力信号である遅延量ＤＶＡＬを入力してラッチし、出力データとして信号ＬＭＩＮを出力する。信号ＬＭＩＮは、比較回路１２２Ｄの第２入力端子、選択回路１２２Ｅの第２入力端子に入力される。比較回路１２２Ｄは、第１入力端子にデータラッチ回路１２２Ｇからの信号ＤＶＡＬＤを入力し、第２入力端子に信号ＬＭＩＮを入力する。比較回路１２２Ｄは、信号ＤＶＡＬＤと信号ＬＭＩＮとを比較して、信号ＳＥＬ１を出力する。信号ＳＥＬ１は、インバータ１２２Ｋ及び選択回路１２２Ｈの制御端子に入力される。

選択回路１２２Ｅは、第１入力端子に選択回路１２２Ｈからの信号ＤＶＡＬＵＰＤを入力し、第２入力端子に信号ＬＭＩＮを入力し、それらから一方を、信号ＳＥＬ０に応じて選択して、遅延量ＤＶＡＬとして出力する。選択回路１２２Ｅは、信号ＳＥＬ０＝１の時に、信号ＬＭＩＮを選択し、信号ＳＥＬ０＝０の時に、信号ＤＶＡＬＵＰＤを選択する。遅延量ＤＶＡＬは、データラッチ回路１２２Ｃのデータ入力端子、データラッチ回路１２２Ｇのデータ入力端子、選択回路１２２Ｈの第１入力端子に入力される。

選択回路１２２Ｈは、第１入力端子に遅延量ＤＶＡＬが入力され、第２入力端子に加算回路１２２Ｉからの信号ＭＩＮＵＰＤが入力される。選択回路１２２Ｈは、制御端子に入力される選択信号である信号ＳＥＬ１に応じて、遅延量ＤＶＡＬと信号ＭＩＮＵＰＤとから選択して、信号ＤＶＡＬＵＰＤとして出力する。

データラッチ回路１２２Ｇでは、遅延計算回路クロックＣＫＣに基づいて、入力データである遅延量ＤＶＡＬをラッチして、１クロック分遅延させて、信号ＤＶＡＬＤとして出力する。信号ＤＶＡＬＤは、比較回路１２２Ｄの第１入力端子、及び加算回路１２２Ｉの第１入力端子に入力される。加算回路１２２Ｉの第２入力端子には、増減量ＳＴＰが入力される。加算回路１２２Ｉは、信号ＤＶＡＬＤに増減量ＳＴＰを加算して、信号ＭＩＮＵＰＤとして出力する。

比較回路１２２Ｄは、信号ＤＶＡＬＤと信号ＬＭＩＮとを比較して、それらが等しい場合には、信号ＳＥＬ１＝１を出力する。信号ＳＥＬ０＝０、かつ信号ＳＥＬ１＝０の時には、データラッチ回路１２２Ｃに入力されるイネーブル信号が１となり、データラッチ回路１２２Ｃのラッチ情報が遅延量ＤＶＡＬの値に更新される。

データラッチ回路１２２Ｃは、モード信号ＭＤの値１の入力を契機として初期値ＩＮＴを設定する。つまり、自動探索の開始時である探索更新数が０の時には、初期値ＩＮＴがデータラッチ回路１２２Ｃから信号ＬＭＩＮとして出力される。その後の探索更新数の時には、イネーブル信号の値が１の時のみ、遅延量ＤＶＡＬのラッチによって信号ＬＭＩＮが更新される。これにより、データラッチ回路１２２Ｃは、探索中に最適な遅延量を保持することができる。

前述の収束判定の際に、遅延計算回路１２２では以下のように動作する。遅延計算回路１２２は、モニタ信号ＤＭに基づいて、時系列の過去（少なくとも１つ前の時点）のサーボ制御値を、データラッチ回路１２２Ａで保持する。遅延計算回路１２２は、比較回路１２２Ｂで、現在のサーボ制御値であるモニタ信号ＤＭと、過去の１つ前のサーボ制御値の信号ＤＭＤとの大小関係を比較する。遅延計算回路１２２は、その比較結果の信号ＳＥＬ０に基づいて、更新値である遅延量ＤＶＡＬを計算する。遅延計算回路１２２は、比較の結果、小さい方の値に対応する遅延量（信号ＤＶＡＬＵＰＤまたは信号ＬＭＩＮ）を、その時の更新値の遅延量ＤＶＡＬとして採用する。それと共に、遅延計算回路１２２は、小さい方の値に対応する遅延量を、暫定的に最小値の信号ＬＭＩＮとしてデータラッチ回路１２２Ｃで保持しておく。

選択回路１２２Ｅの第１入力端子には、増減量ＳＴＰ単位で増減された遅延量の更新値（信号ＤＶＡＬＵＰＤ）が入力され、第２入力端子には、暫定的な最小値の信号ＬＭＩＮが入力される。選択回路１２２Ｅは、比較回路１２２Ｂからの信号ＳＥＬ０に従い、それらの信号から選択して出力の遅延量ＤＶＡＬとする。

遅延計算回路１２２は、探索更新数を進めて遅延量を増減させたある時点で、モニタ信号ＤＭの値の比較の結果、過去値よりも現在値が小さくなった場合（例えば図７の探索更新数＝５）、その現在値（最小値７４０）に対応する遅延量（信号ＤＶＡＬＵＰＤ）を最小値（信号ＬＭＩＮ）として保持すると共に、その遅延量を更新値の遅延量ＤＶＡＬとして採用する。遅延計算回路１２２は、探索更新数を進めて遅延量を増減させたある時点で、モニタ信号ＤＭの値の比較の結果、過去値よりも現在値が大きくなった場合（例えば図７の探索更新数＝６）、過去値に対応する保持していた最小値（信号ＬＭＩＮ）を、更新値の遅延量ＤＶＡＬとして採用する。

［モード選択回路］
図１０は、モード選択回路１２４の構成を示す。モード選択回路１２４は、データラッチ回路１２４Ａ，１２４Ｂ、選択回路１２４Ｃ、データラッチ回路１２４Ｄを含む。モード信号ＭＤは、選択回路１２４Ｃの制御端子に選択信号として入力され、データラッチ回路１２４Ｄの制御端子に入力される。設定値である遅延量ＤＭＥＭは、データラッチ回路１２４Ａに入力データとして入力される。更新値である遅延量ＤＶＡＬは、データラッチ回路１２４Ｂに入力データとして入力される。モード選択回路クロックＣＫＭは、データラッチ回路１２４Ａ，１２４Ｂ，１２４Ｄに入力される。

データラッチ回路１２４Ａは、モード選択回路クロックＣＫＭに基づいて、遅延量ＤＭＥＭをラッチして、出力データの信号Ｌ１を出力する。信号Ｌ１は、選択回路１２４Ｃの第１入力端子に入力される。データラッチ回路１２４Ｂは、モード選択回路クロックＣＫＭに基づいて、遅延量ＤＶＡＬをラッチして、出力データの信号Ｌ２を出力する。信号Ｌ２は、選択回路１２４Ｃの第２入力端子に入力される。

選択回路１２４Ｃは、モード信号ＭＤに対応した選択信号に応じて、モード信号ＭＤの値が０の時には、遅延量ＤＭＥＭに対応した信号Ｌ１を選択し、モード信号ＭＤの値が１の時には、遅延量ＤＶＡＬに対応する信号Ｌ２を選択して、遅延量ＤＳＥＴとして出力する。モード信号ＭＤの値が１の時には、自動探索によって遅延量ＤＶＡＬが更新されている。その時には、遅延量ＤＶＡＬがデータラッチ回路１２４Ｄでラッチされ、ラッチ情報が遅延量ＤＳＴＲとして出力されてメモリ回路１２３へ転送される。これにより、自動探索中には常に、メモリ回路１２３のＲＡＭに遅延量ＤＳＴＲが格納されて更新され続ける。探索終了、即ちモード信号ＭＤの値が０となる時には、データラッチ回路１２４Ｄでの遅延量ＤＳＴＲの出力が停止され、これにより、メモリ回路１２３のＲＡＭの遅延量ＤＳＴＲの更新が停止する。そのＲＡＭの遅延量ＤＳＴＲが、ＲＯＭの遅延量ＤＭＥＭとして反映されることになる。

［ＰＩＤコントローラ］
図１１は、ＰＩＤコントローラ１０３の構成を示す。ＰＩＤコントローラ１０３は、乗算回路１０３Ａ，１０３Ｂ，１０３Ｃ、データラッチ回路１０３Ｄ，１０３Ｆ、加算回路１０３Ｅ，１０３Ｆ，１０３Ｉ，１０３Ｊ、−１倍回路１０３Ｇを含む。ＰＩＤコントローラ１０３は、入力信号に基づいて、比例項ＰＤＴ、積分項ＩＤＴ、微分項ＤＤＴを計算し、それらから、比例項ＰＤＴ＋積分項ＩＤＴ＋微分項ＤＤＴとして信号ＰＩＤＯＵＴを得て出力する。比例項ＰＤＴは、乗算回路１０３Ａでの係数ＫＰと信号ＡＤＣＯＵＴとの乗算で得られる。積分項ＩＤＴは、乗算回路１０３Ｂでの係数ＫＩと信号ＳＩとの乗算で得られる。信号ＳＩは、データラッチ回路１０３Ｄと加算回路１０３Ｅとで構成される積分回路の出力信号である。データラッチ回路１０３Ｄは、ＰＩＤ制御クロックＣＫＰに基づいて信号ＳＩをラッチしてラッチデータを出力する。加算回路１０３Ｅは、そのラッチデータと信号ＡＤＣＯＵＴとを加算して信号ＳＩとする。

微分項ＤＤＴは、乗算回路１０３Ｃでの係数ＫＤと信号ＳＤとの乗算で得られる。信号ＳＤは、データラッチ回路１０３Ｆと−１倍回路１０３Ｇと加算回路１０３Ｈとで構成される微分回路の出力信号である。データラッチ回路１０３Ｆは、信号ＡＤＣＯＵＴをラッチしてラッチデータを出力する。−１倍回路１０３Ｇは、そのラッチデータを−１倍して出力する。加算回路１０３Ｅは、その−１倍信号と信号ＡＤＣＯＵＴとを加算して信号ＳＤとする。加算回路１０３Ｉは、比例項ＰＤＴと積分項ＩＤＴとを加算した信号ＰＩＤＴを出力する。加算回路１０３Ｊは、信号ＰＩＤＴと微分項ＤＤＴとを加算した信号を、信号ＰＩＤＯＵＴとして出力する。

なお、ＰＩＤコントローラ１０３において、乗算回路１０３Ａ等の乗算回路を多用すると、回路規模及び消費電力が増大する。これを防ぐために、ＰＩＤ制御クロックＣＫＰを高速化し、乗算をシリアル化することによって、乗算回路の個数の低減が可能である。

［遅延回路］
図１２の（Ａ）は、遅延回路１０５の構成を示す。遅延回路１０５は、遅延回路クロックＣＫＤに基づいて動作し、入力のデータ信号ＤＴ０に、遅延量ＤＳＥＴを適用した位相遅延を施して、その信号をサーボ制御信号ＳＲＶ０として出力する。遅延回路１０５は、８個の直列接続のデータラッチ回路１０５Ａ｛１０５Ａ１〜１０５Ａ８｝と、選択回路１０５Ｂとを含む。データラッチ回路１０５Ａは、遅延回路クロックＣＫＤのタイミングで、入力のデータ信号ＤＴ０をラッチする。８個の各データラッチ回路１０５Ａの出力信号＜０＞〜＜７＞は、８ビットの遅延データ信号ＤＴ０Ｄ＜７：０＞となる。例えば、データラッチ回路１０５Ａ１の出力信号＜０＞は、データ信号ＤＴ０に対し、遅延回路クロックＣＫＤの１クロック分の遅延がある。同様に、出力信号＜１＞は２クロック分の遅延があり、出力信号＜７＞は８クロック分の遅延がある。このように、遅延回路クロックＣＫＤを単位として遅延量が増える。

選択回路１０５Ｂは、遅延データ信号ＤＴ０Ｄ＜７：０＞と遅延量ＤＶＡＬとを入力し、遅延データ信号ＤＴ０Ｄ＜７：０＞の中から１本の信号を、遅延量ＤＶＡＬによって選択して、信号ＤＭＰとして出力する。信号ＤＭＰは、遅延量ＤＶＡＬで指定された位相遅延を有する遅延振幅信号列である。この信号ＤＭＰがサーボ制御信号ＳＲＶ０となる。

図１２の遅延回路１０５の例では、８通りの遅延量の設定が可能である。これは、センサ要素１の共振周波数ｆ０の８倍でクロック（アナログサンプリングクロックに対応した遅延回路クロックＣＫＤ）が動作している状態を仮定している。言い換えると、オーバーサンプリング比が８倍に設定されていることを仮定している。データラッチ回路１０５Ａの直列数は、オーバーサンプリング比に応じて大きくする必要がある。例えば、オーバーサンプリング比が１６倍である場合には、１６個の直列が必要である。もしくは、オーバーサンプリング比が８倍である場合に、データラッチ回路１０５Ａをオーバーサンプリング比の半分である４個の直列にし、更に最後段にデータ極性を反転できる回路を備える構成も可能である。後者の構成では、４個の直列のデータラッチ回路１０５Ａでデータをラッチして、最後段の回路でデータ極性をそのままで出力するか、または反転して出力するかを選択する。このような構成により、データラッチ回路１０５Ａの個数を低減できる。

図１２の（Ｂ）は、遅延回路１０５に係わる信号の波形を示す。上段から、遅延回路クロックＣＫＤ、データ信号ＤＴ０、遅延データ信号ＤＴ０Ｄ＜１＞〜ＤＴ０Ｄ＜７＞、及び信号ＤＭＰに対応するサーボ制御信号ＳＲＶ０の例を示す。

遅延回路クロックＣＫＤは、アナログクロックＣＫＡの８倍波になっている。即ち、オーバーサンプリング比が８である例を示す。この遅延回路１０５の構成では、遅延量の設定として、遅延データ信号ＤＴ０Ｄ＜１＞〜ＤＴ０Ｄ＜７＞から選択できる８種類があり、きめ細かな位相遅延設定が可能である。この構成では、振幅制御の遅延をクロック単位で制御できる。これにより、サーボ制御の精度及び安定性が高く、その結果、雑音が小さく安定した角速度の検出が実現できる。

データ信号ＤＴ０の値は、２倍波成分を除去せずに制御に使うために、ラッチクロックである遅延回路クロックＣＫＤの立ち上がりエッジで更新される。データ信号ＤＴ０の値が、データラッチ回路１０５Ａの列で、遅延回路クロックＣＫＤの立ち上がりエッジで、各ビットのデータとしてラッチされる。データラッチ回路１０５Ａの列のある時点の出力信号＜０＞〜＜７＞が、８ビットの遅延データ信号ＤＴ０Ｄ＜７：０＞である。

本例では、自動探索のある時点の遅延量ＤＶＡＬが２である場合を示す。その遅延量ＤＶＡＬに基づいた遅延量ＤＳＥＴが、遅延回路１０５に適用されている。即ち、遅延量として３クロック分の位相遅延が指定されている。選択回路１０５Ｂでは、遅延量ＤＶＡＬ＝２に応じて、遅延データ信号ＤＴ０Ｄ＜７：０＞のうち、元のデータ信号ＤＴ０と比べて３クロック分の遅延が施された遅延データ信号ＤＴ０Ｄ＜２＞を選択する。その遅延データ信号ＤＴ０Ｄ＜２＞を含む信号ＤＭＰがサーボ制御信号ＳＲＶ０として出力される。

［効果等］
上記のように、実施の形態１によれば、変位サーボ制御方式の振動型角速度センサである物理量検出装置に関して、出荷調整工程等のコストを低くでき、サーボ制御の性能を高く維持できる。実施の形態１の角速度センサモジュールは、センサ要素１に対する変位サーボループにおけるゲイン及び位相遅延等の特性を最適な状態になるように自動探索で調整する機能を有する。これにより、最適な位相遅延による最適なサーボ制御が維持できる。環境等によってセンサ個体の特性及び最適値が変動した場合でも、遅延調整によって短時間で最新の最適値を容易に設定することができる。これにより、検出精度及び安定性が高い角速度センサを低コストで提供できる。

［変形例］
実施の形態１の物理量検出装置の変形例として以下が挙げられる。遅延調整回路１２は、モニタ回路１２１の入力の前段に、ローパスフィルタ等の帯域制限回路を設けた形態としてもよい。このローパスフィルタによって、データ信号ＤＴ０から高周波成分を除去して、センサ要素１の共振周波数ｆ０の成分の信号を通過させて、モニタ回路１２１に入力する。これにより、モニタ信号ＭＤの検出精度を高めることができ、その結果、遅延量の設定の精度を高めることができる。

（実施の形態２）
図１３〜図１５を用いて、本発明の実施の形態２の物理量検出装置について説明する。実施の形態２等の基本的な構成は実施の形態１と同様であり、以下では、実施の形態２等における実施の形態１とは異なる構成部分について説明する。実施の形態２の角速度センサモジュールは、ＰＩＤコントローラのＰＩＤ制御係数に関する自動探索によって位相遅延の調整を行う機能を有する。

［検出制御回路］
図１３は、実施の形態２の角速度センサモジュールの構成として、特に検出制御回路１０の構成を示す。検出制御回路１０の遅延調整回路１２は、モニタ回路１２１、ＰＩＤ計算回路１２５、メモリ回路１２３、モード選択回路１２４を含む。サーボ回路１１は、ＰＩＤコントローラ１０６を有する。実施の形態１の検出制御回路１０では、遅延回路１０５に適用する遅延量を遅延調整回路１２によって調整する構成とした。実施の形態２では、遅延調整回路１２は、遅延計算回路１２２ではなく、ＰＩＤ計算回路１２５を有する。

遅延調整回路１２のＰＩＤ計算回路１２５は、ＰＩＤコントローラ１０６で適用するための適切なＰＩＤ制御係数ＰＶＡＬ｛ＫＰ，ＫＩ，ＫＤ｝を自動探索する。このＰＩＤ制御係数ＰＶＡＬは、ＰＩＤコントローラ１０６のＰＩＤ制御で位相遅延量を反映させるための値である。ＰＩＤ計算回路１２５は、モニタ信号ＤＭに基づいて、そのＰＩＤ制御係数ＰＶＡＬを更新値として探索して出力する。ＰＩＤ計算回路１０５は、ＰＩＤ計算回路クロックＣＫＣ２、及びモード信号ＭＤ２に基づいて動作する。駆動制御回路２０は、ＰＩＤ計算回路クロックＣＫＣ２を生成する。

ＰＩＤ計算回路１２５は、内部でベクトル演算を行う。そのため、ＰＩＤ計算回路１２５では、ＰＩＤ制御係数に関する、初期値ＩＮＴ２と、回転ステップの角度の増減量ＳＴＰ２とを用いる。メモリ回路１２３からの初期値ＩＮＴ２及び増減量ＳＴＰ２がＰＩＤ計算回路１２５に入力される。ＰＩＤ計算回路１２５は、モード信号ＭＤ２の値が１の時に、初期値ＩＮＴ２や増減量ＳＴＰ２を適用し、探索更新数毎に探索を行う。

データ処理回路１４は、トリガ信号ＴＲＧに基づいてモード信号ＭＤ２を生成する。モード信号ＭＤ２は、実施の形態１と同様に、モードとして、第１モード、第２モードを制御する信号である。モード信号ＭＤ２は、第１モードでは値が０とされ、第２モードである自動探索モードでは値が１とされる。

メモリ回路１２３のＲＯＭには、ＰＩＤ制御係数｛ＫＰ，ＫＩ，ＫＤ｝に関する設定値であるＰＩＤ制御係数ＰＭＥＭが格納されており、データ処理回路１４から設定可能である。また、メモリ回路１２３には、初期値ＩＮＴ２や増減量ＳＴＰ２が格納されており、データ処理回路１４から設定可能である。

モード選択回路１２４は、モード選択回路クロックＣＫＭ及びモード信号ＭＤ２に基づいて動作する。モード選択回路１２４は、モード信号ＭＤ２に応じて、設定値であるＰＩＤ制御係数ＰＭＥＭと、更新値であるＰＩＤ制御係数ＰＶＡＬとから選択して、適用値であるＰＩＤ制御係数ＰＳＥＴとしてＰＩＤコントローラ１０６に出力する。モード選択回路１２４は、モード信号ＭＤ２の値が０の時には、ＰＩＤ制御係数ＰＭＥＭを選択し、モード信号ＭＤ２の値が０の時には、ＰＩＤ制御係数ＰＶＡＬを選択する。実施の形態２のモード選択回路１２４やデータ処理回路１４等は、実施の形態１の対応する回路と基本的に同様の構成であるが一部機能が異なる。

また、モード選択回路１２４は、モード信号ＭＤ２の値が１の時には、ＰＩＤ制御係数ＰＶＡＬと同じ値を、格納値であるＰＩＤ制御係数ＰＳＴＲとしてメモリ回路１２３へ出力する。メモリ回路１２３は、そのＰＩＤ制御係数ＰＳＴＲをＲＡＭに格納して保持する。探索終了によって、モード信号ＭＤ２の値が１から０になった時には、メモリ回路１２３は、ＲＡＭのＰＩＤ制御係数ＰＳＴＲを、新たな設定値とするように、ＲＯＭのＰＩＤ制御係数ＰＭＥＭを上書き更新する。

サーボ回路１１のＰＩＤコントローラ１０６は、ＰＩＤコントローラ１０３と基本的に同様の構成で実現できる。ＰＩＤコントローラ１０６は、モード選択回路１２４からＰＩＤ制御係数ＰＳＥＴ｛ＫＰ，ＫＩ，ＫＤ｝が入力される。ＰＩＤコントローラ１０６は、そのＰＩＤ制御係数ＰＳＥＴを適用してサーボ制御に関するＰＩＤ制御を行い、位相遅延が反映された信号ＰＩＤＯＵＴを出力する。信号ＰＩＤＯＵＴに基づいてデータ信号ＤＴ０は、位相遅延量が調整された信号となっている。遅延回路１０５は、データ信号ＤＴ０からサーボ制御信号ＳＲＶ０を生成し、ＤＡＣ１０１は、サーボ制御信号ＳＲＶ０からサーボ電圧信号ＳＲＶを生成する。上記のように、ループでの位相遅延が制御される。

［遅延調整］
図１４の（Ｂ）は、実施の形態２で、ＰＩＤ制御を用いた遅延調整の概念を示す。第１軸は実数軸、第２軸は虚数軸を示し、即ち第１軸と第２軸とで成す空間が複素数空間を示す。比例成分ベクトルＰＶＥＣは、係数ＫＰのベクトルを示す。積分成分ベクトルＩＶＥＣは、係数ＫＩのベクトルを示す。微分成分ベクトルＤＶＥＣは、係数ＫＤのベクトルを示す。ベクトルＩＤＶＥＣは、積分成分ベクトルＩＶＥＣと微分成分ベクトルＤＶＥＣとのベクトル和を示す。ベクトルＰＩＤＶＥＣは、比例成分ベクトルＰＶＥＣとベクトルＩＤＶＥＣとのベクトル和を示す。

ＰＩＤコントローラ１０３やＰＩＤコントローラ１０６への入力の信号ＡＤＣＯＵＴは、センサ要素１の共振周波数ｆ０と同じ周波数を有する三角波になっている。この三角波自体の位相をゼロに規格化した場合、比例成分ベクトルＰＶＥＣは、複素数空間で０度の角度を持つ。同様に、微分成分ベクトルＤＶＥＣは＋９０度の角度を持ち、積分成分ベクトルＩＶＥＣは−９０度の角度を持つ。

角度θは、比例成分ベクトルＰＶＥＣとベクトルＰＩＤＶＥＣとが成す角度（言い換えると位相）を示す。このベクトルＰＩＤＶＥＣが持つ角度θが、出力の信号ＰＩＤＯＵＴにおける位相遅延量に相当する。ＰＩＤ計算回路１２５は、この角度θに対応する位相遅延量を、ＰＩＤ制御係数｛ＫＰ，ＫＩ，ＫＤ｝の形式として計算する。つまり、各ベクトル｛ＰＶＥＣ，ＩＶＥＣ，ＤＶＥＣ｝の大きさを変化させることで、任意の遅延量を信号ＰＩＤＯＵＴとして出力できる。各ベクトルの大きさは、ＰＩＤ制御係数の大きさを変化させることで制御できる。そのため、ＰＩＤ計算回路１２５でＰＩＤ制御係数を探索することで、適切な遅延量を設定できる。

［ＰＩＤ計算回路］
図１４の（Ａ）は、ＰＩＤ計算回路１２５の構成を示す。ＰＩＤ計算回路１２５は、図９の遅延計算回路１２２の構成と類似であるが、加算回路１２２Ｉではなく、回転演算回路１５０を有する。回転演算回路１５０は、データラッチ回路１２５Ｇから出力する信号ＤＶＡＬＤと、増減量ＳＴＰ２とを入力し、所定の回転演算後の信号を、信号ＲＴＴＵＰＤとして出力する。選択回路１２５Ｈは、信号ＰＶＡＬと、信号ＲＴＴＵＰＤとを入力し、信号ＳＥＬ１に基づいて選択した信号を、信号ＰＶＡＬＵＰＤとして出力する。選択回路１２５Ｅは、信号ＰＶＡＬＵＰＤと信号ＬＭＩＮとを入力し、信号ＳＥＬ０に基づいて選択した信号を、信号ＰＶＡＬとして出力する。

［回転演算回路］
図１５は、回転演算回路１５０の構成を示す。回転演算回路１５０は、角度計算回路１５１、規格化回路１５２、規格化回路１５３、−１倍回路１５４、加算回路１５５、比較回路１５６、減算回路１５７、選択回路１５８，１５９，１６０、減算回路１６１、規格化回路１６２、規格化回路１６３、−１倍回路１６４を含む。

入力の信号ＤＶＡＬＤは、ＰＩＤ制御係数｛ＫＰ，ＫＩ，ＫＤ｝の情報を含む。そのため、回転演算回路１２５Ｉは、係数ＫＩと係数ＫＤを用いて、係数ＫＰに対して９０度位相が回転している成分を抽出する。ここで、実際のＰＩＤコントローラ１０６の出力の信号ＰＩＤＯＵＴにおける積分成分の大きさは、［ＫＩ×（ＡＤＣＯＵＴの積分値）］で求められ、微分成分の大きさは、［ＫＤ×（ＡＤＣＯＵＴの微分値）］で求められる。そのため、現在のＰＩＤコントローラ１０６の出力におけるベクトルＰＩＤＶＥＣを求めるためには、係数ＫＩ及び係数ＫＤに、しかるべき係数を乗じる必要がある。

具体的に、信号ＡＤＣＯＵＴの一周期当たりのサンプリング数をＮとし、信号ＰＩＤＯＵＴの比例成分の大きさを１とする。その場合、積分成分ベクトルＩＶＥＣに相当する積分成分の大きさが［ＫＩ×Ｎ／２π］、微分成分ベクトルＤＶＥＣに相当する微分成分の大きさが［ＫＤ×２π／Ｎ］である。そこで、回転演算回路１５０では、係数ＫＩ及び係数ＫＤをそれぞれ規格化された値に変換するための規格化回路１５２及び規格化回路１５３を有する。規格化回路１５２は、係数ＫＩにＮ／２πを乗じて規格化した値を出力する。規格化回路１５３は、係数ＫＤに２π／Ｎを乗じて規格化した値を出力する。また、図１４の（Ｂ）の通り、積分成分は、複素数空間で虚数軸の負側に位置する。そのため、回転演算回路１５０では、係数ＫＩを正の数とした場合には、その規格化した値に−１倍回路１５４で−１を乗じて負の数の値ＫＩＮにする。その後、加算回路１５５では、その値ＫＩＮと、規格化された係数ＫＤの値ＫＤＮとを加算して、複素数空間で比例成分ベクトルＰＶＥＣと直交した成分のベクトルＩＤＶＥＣの大きさを、信号１６６として得る。

角度計算回路１５１では、係数ＫＰの比例成分ベクトルＰＶＥＣの大きさを表す信号１６５を値ｘ０として入力し、直交成分のベクトルＩＤＶＥＣの大きさを表す信号１６６を値ｙ０として入力する。角度計算回路１５１では、入力の信号１６５及び信号１６６に対し、増減量ＳＴＰ２で与えられる角度αだけ回転させたベクトルを得る。入力ベクトルを｛ｘ０，ｙ０｝とし、出力ベクトルを｛ｘ１，ｙ１｝とする。角度計算回路１５１で行われる演算は、下記の式１で与えられる関係を持つ。

式１は、角度θを用いた行列演算式である。式１の演算結果における値ｘ１は、そのまま、更新された係数ＫＰを表す信号として出力される。回転演算回路１５０の出力の信号ＲＴＴＵＰＤは、更新値である係数ＫＰ、係数ＫＩ、及び係数ＫＤの各信号をまとめて含む信号である。

加算回路１５５の出力の信号１６６は、比較回路１５６の第１入力端子及び減算回路１５７の第１入力端子に入力される。演算結果の値ｙ１は、比較回路１５６の第２入力端子及び減算回路１５７の第２入力端子に入力される。減算回路１５７では、値ｙ１と値ｙ０との差分ＤＩＦＦを計算して出力する。同時に、比較回路１５６では、値ｙ１と値ｙ０とで大きさを比較する。比較回路１５６の出力の信号ＳＥＬとしては、値ｙ０が値ｙ１よりも大きい場合には値１を出力し、値ｙ０が値ｙ１以下である場合には値０を出力する。信号ＳＥＬ＝１の場合、ｙ０＞ｙ１であるから、ｙ成分を減少させる必要がある。このために、微分成分の大きさを減らすか、積分成分の大きさを増やす。いずれでも効果は同等であるが、ここでは微分成分を減らす回路構成例を示している。同様に、信号ＳＥＬ＝０の場合、ｙ０＜ｙ１であるから、ｙ成分を増大させる必要がある。この時には、積分成分の大きさを減らす。上記のように、微分成分と積分成分のいずれかの成分を減少させる制御によって、制御が破綻した場合に不要に係数ＫＩ及び係数ＫＤが大きくなり発散してしまうリスクを低減できる。

選択回路１５８では、信号ＳＥＬに基づいて、値ＫＩＮと値ＫＤＮとから選択した値を出力する。選択回路１５９では、信号ＳＥＬに基づいて、値ＫＤＮと信号１６７とから選択した値を出力する。選択回路１６０では、信号ＳＥＬに基づいて、信号１６７と値ＫＩＮとから選択した値を出力する。減算回路１６１は、選択回路１５８の出力信号と、差分ＤＩＦＦとを入力し、それらの差分を、信号１６７として出力する。信号１６７は、信号ＳＥＬ＝１の時には［ＫＤＮ−ＤＩＦＦ］、信号ＳＥＬ＝０の時には［ＫＩＮ−ＤＩＦＦ］となる。つまり、信号ＳＥＬ＝１の場合、係数ＫＩは変化させずに係数ＫＤのみが更新され、信号ＳＥＬ＝０の場合、係数ＫＤは変化させずに係数ＫＩのみが更新される。

規格化回路１６２は、規格化回路１５３で乗算された２π／Ｎの分を元の大きさに戻すために、選択回路１５９の出力信号にＮ／２πを乗じた値を出力する。規格化回路１６２の出力信号は、更新された係数ＫＤを表す信号として出力される。規格化回路１６３は、規格化回路１５２で乗算されたＮ／２πの分を元の大きさに戻すために、選択回路１６０の出力信号に２π／Ｎを乗じた値を出力する。規格化回路１６３の出力信号は、−１倍回路１６４で−１倍され、その信号が、更新された係数ＫＩを表す信号として出力される。

［効果等］
上記のように、実施の形態２によれば、実施の形態１と近い効果が得られる。即ち、出荷調整工程のコストを低くでき、サーボ制御に関する最適な性能を維持できる。

（実施の形態３）
図１６を用いて、本発明の実施の形態３の物理量検出装置について説明する。実施の形態３は、実施の形態１の構成と実施の形態２の構成とを１つに併合した構成を有する。

図１６は、実施の形態３の角速度センサモジュールの全体の構成として、特に検出制御回路１０の構成を示す。実施の形態３の検出制御回路１０は、遅延調整回路１２において、２つの制御系回路を含んでいる。第１制御系回路１６０１は、実施の形態１の遅延調整回路１２と同様の機能を持つ回路であり、遅延計算回路１２２、モード選択回路１２４ａを含む。第２制御系回路１６０２は、実施の形態２の遅延調整回路１２と同様の機能を持つ回路であり、ＰＩＤ計算回路１２５、モード選択回路１２４ｂを含む。いずれの制御系回路も、モニタ回路１２１からのモニタ信号ＤＭ、及びメモリ回路１２３の設定値等を用いて動作する。駆動制御回路２０は、それらの制御系回路に必要なクロックを生成する。

実施の形態３のデータ処理回路１４は、外部からのトリガ信号ＴＲＧに基づいて、２ビットのモード信号として、モード信号ＭＤ１、モード信号ＭＤ２を生成して出力する。モード信号ＭＤ１は、実施の形態１のモードに相当する第１制御モードを制御する信号であり、第１制御系回路１６０１を用いた遅延回路１０５に対する遅延量の探索を制御する信号である。モード信号ＭＤ２は、実施の形態２のモードに相当する第２制御モードを制御する信号であり、第２制御系回路１６０２を用いたＰＩＤコントローラ１０６に対するＰＩＤ制御係数の探索を制御する信号である。モード信号ＭＤ１及びモード信号ＭＤ２において、それぞれ、値０は探索のオフ状態を示し、値１は探索のオン状態を示す。

第１制御系回路１６０１の遅延計算回路１２２では、モード信号ＭＤ１の値１に基づいて、実施の形態１と同様に、遅延量ＤＶＡＬを自動探索する。モード選択回路１２４ａは、モード信号ＭＤ１の値が１の時に、遅延量ＤＳＥＴを遅延回路１０５に出力する。第２制御系回路１６０２のＰＩＤ計算回路１２５では、モード信号ＭＤ２の値１に基づいて、実施の形態２と同様に、ＰＩＤ制御係数ＰＶＡＬを自動探索する。モード選択回路１２４ｂは、モード信号ＭＤ２の値が１である時に、ＰＩＤ制御係数ＰＳＥＴをＰＩＤコントローラ１０６に出力する。

ここで、モード信号ＭＤ１とモード信号ＭＤ２は、両方を同時にオン状態にすることも可能である。しかしながら、実施の形態３では、モード信号ＭＤ１とモード信号ＭＤ２との両方を同時にオン状態にする制御は行わない。実施の形態３では、上記２つの制御モードの制御に関して、特に、時分割方式で２つの制御モードを切り替える制御を行う。データ処理回路１４は、通常時には、モード信号ＭＤ１及びモード信号ＭＤ２を共に値０として、２つの制御モードをオフ状態にする。この状態では、メモリ回路１２３の設定値である遅延量ＤＭＥＭやＰＩＤ制御係数ＰＭＥＭが適用される。

データ処理１４は、トリガ信号ＴＲＧに基づいて遅延調整を開始する場合、まず、第１期間で、モード信号ＭＤ１を値１として、第１制御モードのみをオン状態にする。これにより、第１期間では、第１制御系回路１６０１を用いて、遅延回路１０５の遅延量に関する疎調整が行われる。データ処理回路１４は、第１期間の第１制御モードの終了に続いて、第２期間では、モード信号ＭＤ２を値１として、第２制御モードのみをオン状態にする。これにより、第２期間では、疎調整済みの状態から、更に、第２制御系回路１６０２を用いて、ＰＩＤコントローラ１０６のＰＩＤ制御係数に関する微調整が行われる。

上記のように時分割で２段階の制御によって、遅延調整をより精緻に行い、検出精度をより高くすることができる。また、収束判定に要する時間も短くできる。上記疎調整及び微調整の順序での２段階の調整が有効である理由としては、第２制御モードのベクトル回転による遅延量の探索の方が、第１制御モードの遅延量の探索よりも、一般的により精緻に設定可能であるためである。逆に言えば、第１制御モードの遅延量ＤＶＡＬの探索ステップの増減量ＳＴＰと、第２制御モードのベクトル回転ステップの増減量ＳＴＰ２との関係は、上記前提を勘案して決められていることが必要である。

上記のように、実施の形態３によれば、実施の形態１の効果と実施の形態２の効果を組み合わせた効果が得られる。特に、時分割の制御によって、検出精度を高めることができ、総合的に短い時間で調整ができる。

実施の形態３の変形例として、２つの制御モードの制御については、上記時分割の制御に限らず可能である。例えば、２つの制御モード、２つの制御系回路のいずれか一方のみを選択的に利用する形態でもよい。例えば、外部からのトリガ信号ＴＲＧや設定情報ＣＮＦに基づいて、データ処理回路１４は、２つの制御モードのいずれか一方を選択するためのモード信号を遅延調整回路１２に与える。遅延調整回路１２は、そのモード信号に従って、第１制御系回路１６０１、第２制御系回路１６０２のいずれか一方を動作させて遅延調整を行わせる。その探索終了に伴い、通常モードに戻る。

（実施の形態４）
図１７〜図１８を用いて、本発明の実施の形態４の物理量検出装置について説明する。実施の形態４では、遅延調整回路１２に、遅延計算回路１２２ではなく、第２ＰＩＤコントローラ１２６を有する。

［検出制御回路］
図１７は、実施の形態４の角速度センサモジュールの全体の構成として、特に検出制御回路１０の構成を示す。実施の形態１では、遅延計算回路１２２で、モニタ信号ＤＭに基づいて、増減量ＳＴＰ単位で遅延量の更新値を探索している。一方、実施の形態４では、第２ＰＩＤコントローラ１２６で、モニタ信号ＤＭの大きさが、目標値ＴＡＲになるように、ＰＩＤ制御を行う。メモリ回路１２３には、目標値ＴＡＲが格納されており、データ処理回路１４から設定可能である。目標値ＴＡＲは、制御の目標の大きさを表す。第２ＰＩＤコントローラ１２６は、ＰＩＤ制御クロックＣＫＰ２、及びモード信号ＭＤに基づいて動作する。駆動制御回路２０は、ＰＩＤ制御クロックＣＫＰ２を生成する。第２ＰＩＤコントローラ１２６のＰＩＤ制御には、ＰＩＤ制御係数Ｋ２｛ＫＰ２，ＫＩ２，ＫＤ２｝が適用される。メモリ回路１２３には、ＰＩＤ制御係数Ｋ２｛ＫＰ２，ＫＩ２，ＫＤ２｝が格納されており、データ処理回路１４から設定可能である。ＰＩＤ制御係数Ｋ２は、ＰＩＤコントローラ１０３のＰＩＤ制御係数Ｋ１とは異なる。ＰＩＤ制御係数Ｋ２は、自動探索モードにおける探索の間、変化しない。

［第２ＰＩＤコントローラ］
図１８の（Ａ）は、第２ＰＩＤコントローラ１２６の構成を示す。第２ＰＩＤコントローラ１２６は、図１１のＰＩＤコントローラ１０３と同様の構成要素に加えて、減算回路１８１、データラッチ回路１８２、加算回路１８３を含む。第２ＰＩＤコントローラ１２６は、入力のモニタ信号ＤＭに対して目標値ＴＡＲを減算する。また、第２ＰＩＤコントローラ１２６は、前述の信号ＰＤＴ、信号ＩＤＴ、信号ＤＤＴから計算された信号ＰＩＤＤＴを、現在設定されている遅延量ＤＶＡＬに対して加算して出力する。

減算回路１８１は、モニタ信号ＤＭの値と目標値ＴＡＲとの差分の信号１８４を出力する。その信号１８４は、乗算回路１０３Ａ、加算回路１０３Ｅ、加算回路１０３Ｈ、データラッチ回路１０３Ｆへ出力される。第２ＰＩＤコントローラ１２６では、前述と同様に、信号ＰＤＴ、信号ＩＤＴ、信号ＤＤＴが計算され、信号ＰＩＤＴと信号ＤＤＴから信号ＰＩＤＤＴが計算される。信号ＰＩＤＤＴは、加算回路１８３に入力される。加算回路１８３の出力信号である遅延量ＤＶＡＬは、データラッチ回路１８２に入力される。データラッチ回路１８２は、ＰＩＤ制御クロックＣＫＰ２に基づいて、遅延量ＤＶＡＬをラッチし、ラッチデータを加算回路１８３へ出力する。加算回路１８３は、信号ＰＩＤＤＴとそのラッチデータとを加算して、遅延量ＤＶＡＬとして出力する。

図１８の（Ｂ）は、第２ＰＩＤコントローラ１２６を用いた遅延調整について示す。特に、遅延量の自動探索によって、目標値ＴＡＲに向かってモニタ信号ＤＭの値が制御される様子を示す。なお、実際の目標値ＴＡＲの設定に際しては、センサ個体毎の差が存在する可能性を考慮する。本例では、モニタ信号ＤＭの最大値は、探索更新数が５〜８程度の時に、目標値ＴＡＲ（例えば約０．１４９）に収束している。遅延調整回路１２は、前述と同様に、収束判定を行って、自動探索を終了させる。第２ＰＩＤコントローラ１２６は、例えば、探索更新数が８の時に、モニタ信号ＤＭの最大値が、１つ前の時点と同じく目標値ＴＡＲになっているため、収束したと判定する。

上記のように、実施の形態４によれば、実施の形態１等に近い効果が得られる。実施の形態４の変形例として以下が可能である。第２ＰＩＤコントローラ１２６において、収束判定に関して、図１８の（Ｂ）中に示すように、目標値ＴＡＲに対する±Ｔ％の範囲１８００を設ける。そして、この範囲１８００に向かって値を制御する回路構成とする。±Ｔ％の値は、データ処理回路１４からメモリ回路１２３に予め設定可能とする。その設定値が探索の際に第２ＰＩＤコントローラ１２６に適用される。このように、ある程度の制御の範囲を持たせることで、不要な発振を防ぎ、制御を安定化させる効果が期待できる。

（実施の形態５）
図１９〜図２０を用いて、本発明の実施の形態５の物理量検出装置について説明する。実施の形態５は、実施の形態１と比べ、遅延計算回路の構成が異なる。

［検出制御回路］
図１９は、実施の形態５の角速度センサモジュールの全体の構成として、特に検出制御回路１０の構成を示す。遅延調整回路１１は、図１の遅延計算回路１２２の代わりに、遅延計算回路１２７を有する。遅延計算回路１２７は、遅延計算回路クロックＣＫＣに基づいて動作し、モード信号ＭＤによって制御される。遅延計算回路１２７は、モード信号ＭＤの値が１である時には、自動探索モードとして、初期値ＩＮＴから遅延量の探索を開始する。遅延計算回路１２７は、探索更新数毎に、増減量ＳＴＰで遅延量を変化させながら、更新値である遅延量ＤＶＡＬを出力する。更に、実施の形態５では、遅延計算回路１２７は、モニタ信号ＤＭの値が、予め決められた目標値ＴＡＲよりも小さくなった時点で、遅延量の探索を停止する。実施の形態１では、目標値ＴＡＲは無く、遅延量を探索し続けて、所定の収束判定によって終了する。

メモリ回路１２３には、データ処理回路１４から予め目標値ＴＡＲ等が設定可能である。遅延計算回路１２７は、モード信号ＭＤの値が１である時には、メモリ回路１２３から入力される目標値ＴＡＲを適用する。目標値ＴＡＲは、実施の形態４と同様に、所定の範囲としてもよい。

［遅延計算回路］
図２０は、遅延計算回路１２７の構成を示す。この遅延計算回路１２７は、図９の遅延計算回路１２２と比べて、データラッチ回路１２２Ａ及び比較回路１２２Ｂの代わりに、比較回路１２７Ｂを有し、比較回路１２７Ｂの第２入力端子側の入力信号は、モニタ信号ＤＭのラッチデータの信号ＤＭＤではなく、目標値ＴＡＲになっている。比較回路１２７Ｂは、モニタ信号ＤＭと目標値ＴＡＲとを比較して、モニタ信号ＤＭの値が目標値ＴＡＲよりも大きい場合には、出力の信号ＳＥＬ０の値を１とし、モニタ信号ＤＭの値が目標値ＴＡＲよりも小さい場合には、出力の信号ＳＥＬ０の値を０にする。これにより、遅延計算回路１２７は、モニタ信号ＤＭの値が目標値ＴＡＲよりも小さくなるまで探索を行い、信号ＳＥＬ０の値が０になった場合には、探索を終了させる。選択回路１２２Ｅは、信号ＳＥＬ０＝０の時には、第２入力端子の信号ＬＭＩＮを選択して出力する。即ち、遅延計算回路１２７は、探索終了の時点でのデータラッチ回路１２２Ｃの出力の信号ＬＭＩＮを、更新値の遅延量ＤＶＡＬとして出力する。

実施の形態５では、実施の形態４と同様に、個体の差に応じたセンサ要素１の特性のばらつき等を考慮して目標値ＴＡＲを設定する必要がある。そのばらつき等を吸収できるような目標値ＴＡＲを設定することが望ましい。

上記のように、実施の形態５によれば、実施の形態４と近い効果が得られる。実施の形態５では、上記のように所定の目標値ＴＡＲを判定の基準として探索を終了させるアルゴリズムとしている。これにより、探索時の遅延量が振動して収束しない事態を回避でき、制御を安定化できる。

（実施の形態６）
図２１〜図２２を用いて、本発明の実施の形態６の物理量検出装置について説明する。

［検出制御回路］
図２１は、実施の形態６の角速度センサモジュールの全体の構成として、特に検出制御回路１０の構成を示す。実施の形態６では、実施の形態１と比べ、遅延調整回路１２で、モニタ回路１２１の代わりに、復調回路１２８を設けている。また、サーボ回路１１では、量子化回路１０４と遅延回路１０５との間に、９０度遅延回路１０７、加算回路１０８を設けている。

復調回路１２８は、入力のデータ信号ＤＴ０に対し、復調クロックＦＰＬＴによる復調を行って、信号ＰＬＴＡＭＰを出力する。遅延計算回路１２２は、その信号ＰＬＴＡＭＰを入力し、実施の形態１と同様に探索を行う。駆動制御回路２０は、復調クロックＦＰＬＴを生成する。この構成では、加算回路１０８から、サーボループの遅延回路１０５の入力に、パイロット信号ＰＬＴを導入できる。パイロット信号ＰＬＴは、言い換えると試験信号である。駆動制御回路２０は、パイロット信号ＰＬＴを生成する。データ処理回路１２からパイロット信号ＰＬＴを生成してもよい。パイロット信号ＰＬＴは、センサ要素１の共振周波数ｆ０と異なる周波数成分を持つ正弦波または矩形波の形状を持つ信号である。復調クロックＦＰＬＴは、パイロット信号ＰＬＴと同じ周波数を持つ信号である。

遅延回路１０５の入力に対し、加算回路１０７でパイロット信号ＰＬＴを導入する。遅延回路１０５では、そのパイロット信号ＰＬＴが反映された入力信号に対し、遅延量ＤＳＥＴを適用して、サーボ制御信号ＳＲＶ０を生成する。これにより、センサ要素１には、そのパイロット信号ＰＬＴが反映されたサーボ電圧信号ＳＲＶが入力され、そのパイロット信号ＰＬＴが反映された検出信号ＡＳＳが応答として出力される。

復調回路１２８では、復調クロックＦＰＬＴを用いた復調によって、センサ要素１に入力されたパイロット信号ＰＬＴの応答の振幅値を、信号ＰＬＴＡＭＰとして取り出すことができる。信号ＰＬＴＡＭＰは、調整用の信号である。遅延計算回路１２２は、その信号ＰＬＴＡＭＰに基づいて、遅延量を探索する。モード選択回路１２４は、更新値である遅延量ＤＶＡＬを選択し、遅延量ＤＳＥＴとして遅延回路１０５に適用する。

実施の形態６の特徴の１つとして、角速度センサモジュールの通常使用の動作中に、同時に遅延量の自動探索を実行してリアルタイムで遅延調整ができる利点がある。即ち、センサ要素１に角速度が加わっている状態でも、遅延調整が可能である。遅延調整の探索の開始及び終了については、パイロット信号ＰＬＴによって制御可能である。そのため、実施の形態６の図２１の構成では、モード信号ＭＤについては設けていない。通常時、即ち非探索時には、モード選択回路１２４から遅延量ＤＭＥＭが遅延量ＤＳＥＴとして適用される。探索の際には、例えば、トリガ信号ＴＲＧに基づいてパイロット信号ＰＬＴが導入され、遅延計算回路１２２から信号ＰＬＴＡＭＰに基づいて遅延量ＤＶＡＬが出力される。モード選択回路１２４は、遅延量ＤＶＡＬが入力された場合には、その遅延量ＤＶＡＬを遅延量ＤＳＥＴとして適用する。探索終了時には、パイロット信号ＰＬＴの導入が停止され、その結果、遅延量ＤＶＡＬが出力されず、モード選択回路１２４から遅延量ＤＭＥＭが遅延量ＤＳＥＴとして適用される。

［復調クロックの周波数］
図２２は、復調クロックＦＰＬＴの周波数の設定方法に関する、角速度センサのボード線図を示す。図２２の（Ａ）は、ボード線図におけるゲイン線図を示し、センサ要素１のゲインと周波数との関係を示す。図２２の（Ｂ）は、ボード線図における位相線図を示し、出力位相［度（deg）］と周波数との関係を示す。図２２では、ボード線図上に、好ましい復調クロックＦＰＬＴの周波数を、第１周波数ｆ１、第２周波数ｆ２として示す。センサ要素１の共振周波数についてはｆ０として示す。第１周波数ｆ１、第２周波数ｆ２のいずれも、共振周波数ｆ０の時のセンサ要素１の出力ゲインｇ０と比較してゲインｇ１，ｇ２が十分に小さくなるような周波数に設定される必要がある。

第１周波数ｆ１は、センサ要素１の共振周波数ｆ０よりも低周波数側に設定された場合である。この場合、センサ要素１の出力位相ｐ１は、入力のパイロット信号ＰＬＴに対して変化していない０度である。一方、第２周波数ＦＰＬＴ２は、センサ要素１の共振周波数ｆ０よりも高周波数側に設定した場合である。この場合、センサ要素１の出力位相ｐ２は、入力のパイロット信号ＰＬＴに対して−１８０度回転した位相である。

９０度遅延回路１０７は、データ信号ＤＴ０の位相を±９０度で遅延させて、その信号を加算回路１０８に入力させる。上記理由から、９０度遅延回路１０７は、パイロット信号ＰＬＴの成分と物理量信号出力であるデータ信号ＤＴ０の成分との位相差である±９０度分を補正するために設けられている。これは、センサ要素１が物理量を検出するために動作している共振周波数ｆ０の成分の位相とパイロット信号ＰＬＴの位相とが±９０度でずれており、一方、遅延量の最適化の対象は共振周波数ｆ０の成分であるためである。具体的には、９０度遅延回路１０７は、第１周波数ｆ１を用いた場合、−９０度の位相補正を行い、第２周波数ｆ２を用いた場合には＋９０度の位相補正を行う。

上記のように、実施の形態６によれば、実施の形態１と近い効果が得られる。実施の形態６では、センサの通常使用の動作中に遅延調整ができるので、高い信頼性を容易に実現できる。また、モード信号による制御が不要となるため、制御が簡易化できる。なお、変形例としては、前述と同様にモード信号ＭＤを設けて、パイロット信号ＰＬＴと併用して制御してもよい。

（実施の形態７）
図２３を用いて、本発明の実施の形態７の物理量検出システムについて説明する。実施の形態７の物理量検出システムは、実施の形態１等の角速度センサモジュールに対して外部の装置が接続されたシステム例を示す。実施の形態７では、外部からトリガ信号ＴＲＧを用いて角速度センサモジュールの遅延調整のタイミング等を制御する例を示す。

図２３の（Ａ）は、実施の形態７の物理量検出システムの構成を示す。この物理量検出システムは、角速度センサモジュール２３０１と、加速度センサモジュール２３０２と、制御装置２３０３とを有し、これらが信号線等で接続されている。この物理量検出システムでは、制御装置２３０３を介して角速度センサモジュール２３０１と加速度センサモジュール２３０２とが連携して動作する。角速度センサモジュール２３０１は、例えば実施の形態１の角速度センサモジュールと同じであり、他の実施の形態のモジュールを適用してもよい。角速度センサモジュール２３０１は、角速度を含む出力信号ＳＮＳＯＵＴを制御装置２３０１へ出力する。加速度センサモジュール２３０２は、加速度を検出する公知のモジュールである。加速度センサモジュール２３０２は、検出した加速度を含む出力信号ＡＣＣＬを、制御装置２３０３へ出力する。制御装置２３０３は、任意の計算機や電子回路基板等が適用可能である。

制御装置２３０３は、出力信号ＡＣＣＬに基づいて、トリガ信号ＴＲＧを生成し、角速度センサモジュール２３０１へ出力する。また、制御装置２３０３は、必要に応じて設定情報ＣＮＦを角速度センサモジュール２３０１に与える。角速度センサモジュール２３０１は、トリガ信号ＴＲＧを受け取り、トリガ信号ＴＲＧに従って前述の遅延調整の動作を行わせる。即ち、データ処理回路１４は、トリガ信号ＴＲＧに従って、モード信号ＭＤの値を１として、遅延調整回路１２での自動探索を開始させる。

この物理量検出システムでは、加速度センサモジュール２３０２で検出した加速度の状態に応じて、角速度センサモジュール２３０１の遅延調整の自動探索を行わせるように、トリガ信号ＴＲＧを発生させる。角速度センサモジュールの遅延調整は、センサ要素１に角速度が印加されていない状態で行われることが望ましい。センサ要素１に角速度が印加されている状態では、加速度センサモジュール２３０２の方にも必ず何らかの信号が検出され、出力信号ＡＣＣＬに表れる。そこで、制御装置２３０３は、出力信号ＡＣＣＬの加速度を参照し、例えばその加速度が所定の閾値レベル以下である場合には、トリガ信号ＴＲＧ（例えば値１とする）を出力する。制御装置２３０３は、その加速度が所定の閾値レベルよりも大きい場合には、トリガ信号ＴＲＧを出力しない（例えば値０とする）。これにより、センサ要素１に角速度が印加されている状態での遅延調整を回避でき、位相遅延の設定の精度を高めることができる。

図２３の（Ｂ）は、実施の形態７の他の物理量検出システムの構成を示す。この物理量検出システムは、角速度センサモジュール２３０４と、その上位のシステムである上位システム２３０５とを有し、これらが信号線等で接続されている。この物理量検出システムは、上位システム２３０５内に角速度センサモジュール２３０４が組み込まれているシステムと捉えてもよい。角速度センサモジュール２３０４は、例えば実施の形態１の角速度センサモジュールと同じである。角速度センサモジュール２３０４は、出力信号ＳＮＳＯＵＴを上位システム２３０５へ出力する。上位システム２３０５は、任意の計算機や電子回路基板等を含んで構成される応用システム等が適用可能である。上位システム２３０５は、一例として、自動車の自動運転制御システムである。上位システム２３０５は、加速度センサ等の各種センサ等を備えており、例えば出力信号ＳＮＳＯＵＴを含む各センサ信号に基づいて自動車の自動運転等を制御する機能を有する。

この物理量検出システムでは、上位システム２３０５は、各種センサ情報等に基づいて、自身の総合的な判断によって、適切なタイミングでトリガ信号ＴＲＧを生成して、角速度センサモジュール２３０４に出力する。上位システム２３０５は、例えば、システム電源がオン状態になった時に、トリガ信号ＴＲＧを出力してもよい。上位システム２３０５は、温度等、様々な環境状況に応じて、トリガ信号ＴＲＧを生成する。トリガ信号ＴＲＧの生成の判断の内容は、上位システム２３０５の応用制御内容に応じて異なる。角速度センサモジュール２３０４は、そのトリガ信号ＴＲＧを受け取り、トリガ信号ＴＲＧに従って同様に遅延調整の動作を行う。

上記のように、実施の形態７によれば、高精度の角速度情報を用いて応用制御の品質を高めることができる。なお、変形例として、角速度センサモジュール２３０４は、現在のモードの状態を表す制御情報等を、上位システム２３０５へ出力してもよい。

以上、本発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されず、その要旨を逸脱しない範囲で種々変更可能である。

１…センサ要素、１０…検出制御回路、１１…サーボ回路、１２…遅延調整回路、１３…復調回路、１３Ａ…第１復調回路、１３Ｂ…第２復調回路、１４…データ処理回路、２０…駆動制御回路、３０…搬送波発生回路、１０１…ＤＡＣ、１０２…アナログフロントエンド回路、１０３…ＰＩＤコントローラ、１０４…量子化回路、１０５…遅延回路、１２１…モニタ回路、１２２…遅延計算回路、１２３…メモリ回路、１２４…モード選択回路、ＣＲＲ…搬送波信号、ＳＲＶ…サーボ電圧信号、ＳＲＶ０…サーボ制御信号、ＡＳＳ…検出信号、ＡＤＣＯＵＴ…信号、ＰＩＤＯＵＴ…信号、ＤＴ０…データ信号、ＤＭ…モニタ信号、ＤＶＡＬ，ＤＭＥＭ，ＤＳＥＴ，ＤＳＴＲ…遅延量、ＭＤ…モード信号、ＴＲＧ…トリガ信号、ＳＮＳＯＵＴ…出力信号。

Claims (15)

1. 物理量を検出するためのセンサの入出力に対してサーボ制御を行うサーボ回路を有する物理量検出装置であって、
   前記センサ及び前記サーボ回路を含む前記サーボ制御のループにおける位相遅延を調整する遅延調整回路を有し、
   前記遅延調整回路は、前記センサからの検出信号に基づいたサーボ制御値に基づいて、前記サーボ回路に適用するための位相遅延量を計算し、前記位相遅延量を前記サーボ回路に適用して、前記位相遅延量に基づいた前記位相遅延を反映したサーボ電圧信号を生成させる、
   物理量検出装置。
2. 請求項１記載の物理量検出装置において、
   前記サーボ回路は、前記サーボ電圧信号を生成するためのサーボ制御信号を生成する遅延回路を含み、
   前記遅延調整回路は、前記サーボ制御値に基づいて、前記遅延回路に適用するための前記位相遅延量の更新値を計算する、
   物理量検出装置。
3. 請求項１記載の物理量検出装置において、
   前記サーボ回路は、制御係数に基づいてゲインを調整するサーボ制御回路を含み、
   前記遅延調整回路は、前記サーボ制御値に基づいて、前記位相遅延の調整のために前記サーボ制御回路に適用するための前記制御係数の更新値を計算する、
   物理量検出装置。
4. 請求項１記載の物理量検出装置において、
   前記サーボ回路は、
   前記サーボ電圧信号を生成するためのサーボ制御信号を生成する遅延回路と、
   制御係数に基づいてゲインを調整するサーボ制御回路と、
   を含み、
   前記遅延調整回路は、
   前記サーボ制御値に基づいて、前記遅延回路に適用するための前記位相遅延量の更新値を計算する第１回路と、
   前記サーボ制御値に基づいて、前記位相遅延の調整のために前記サーボ制御回路に適用するための前記制御係数の更新値を計算する第２回路と、
   を含む、
   物理量検出装置。
5. 請求項１記載の物理量検出装置において、
   前記サーボ回路は、
   制御係数に基づいてゲインを調整する第１サーボ制御回路と、
   前記サーボ電圧信号を生成するためのサーボ制御信号を生成する遅延回路と、
   を含み、
   前記遅延調整回路は、制御係数に基づいて前記位相遅延を調整するための第２サーボ制御回路を含み、
   前記第２サーボ制御回路は、前記サーボ制御値に基づいて、前記遅延回路に適用するための前記位相遅延量の更新値を計算する、
   物理量検出装置。
6. 請求項１記載の物理量検出装置において、
   前記遅延調整回路は、前記サーボ制御値と、制御目標値との大小関係を比較した結果に基づいて、前記位相遅延量の更新値を計算する、
   物理量検出装置。
7. 請求項１記載の物理量検出装置において、
   前記サーボ回路の前記サーボ電圧信号に前記センサの共振周波数以外の周波数を持つパイロット信号を導入する回路を含み、
   前記遅延調整回路は、
   前記パイロット信号と同じ周波数を持つ復調クロック信号を用いて前記サーボ制御値から復調によって調整用信号を取り出す復調回路と、
   前記調整用信号に基づいて、前記位相遅延量の更新値を計算する遅延計算回路と、
   を含む、
   物理量検出装置。
8. 請求項１記載の物理量検出装置において、
   前記遅延調整回路は、前記サーボ制御値をモニタする回路を含み、前記モニタした前記サーボ制御値が最小になるように、前記位相遅延量の更新値を計算する、
   物理量検出装置。
9. 請求項１記載の物理量検出装置において、
   前記位相遅延量の設定値は、メモリ回路に格納されており、外部から受け付けた情報に基づいて設定可能であり、
   外部からトリガ信号を受け付けて、前記トリガ信号に基づいて、前記調整を制御するためのモード信号を生成し、前記モード信号に基づいて、前記調整を行わない第１モードの時には、前記設定値を適用し、前記調整を行う第２モードの時には、前記遅延調整回路で前記調整を開始させて、前記位相遅延量の更新値を適用し、前記更新値として得た最適値を、新たな前記設定値とするように反映して、前記調整を終了する、
   物理量検出装置。
10. 請求項１記載の物理量検出装置において、
    前記遅延調整回路は、前記調整を行う場合、探索更新数毎に、前記位相遅延量を、初期値から、増減量単位で増減させながら、前記位相遅延量の更新値を出力し、
    前記初期値及び前記増減量は、メモリ回路に格納されており、外部から設定可能である、
    物理量検出装置。
11. 請求項１記載の物理量検出装置において、
    前記遅延調整回路は、前記サーボ制御値として、時系列の過去のサーボ制御値を保持し、現在のサーボ制御値と前記過去のサーボ制御値との大小関係を比較した結果に基づいて、前記位相遅延量の更新値を計算する、
    物理量検出装置。
12. 請求項１記載の物理量検出装置において、
    前記遅延調整回路は、探索更新数毎に前記位相遅延量の更新値を探索し、前記探索の開始後、前記サーボ制御値が収束しているかを判定し、収束していると判定した場合、前記探索を終了し、その時点で前記位相遅延量の更新値として得ている最適値を、新たな設定値とするように反映する、
    物理量検出装置。
13. 請求項１記載の物理量検出装置において、
    前記センサは、角速度を検出するためのセンサ要素であり、
    前記検出信号に基づいて前記角速度を計算して出力する回路を有する、
    物理量検出装置。
14. 物理量を検出するためのセンサの入出力に対してサーボ制御を行うサーボ回路を有する物理量検出装置と、
    加速度を検出する加速度検出装置と、
    制御装置と、
    を有する物理量検出システムであって、
    前記制御装置は、前記加速度検出装置で検出された前記加速度の大きさの判断に基づいて、トリガ信号を前記物理量検出装置に入力し、
    前記物理量検出装置は、
    前記センサ及び前記サーボ回路を含む前記サーボ制御のループにおける位相遅延を調整する遅延調整回路を有し、
    前記トリガ信号に基づいて、前記調整を開始させ、
    前記遅延調整回路は、前記センサからの検出信号に基づいたサーボ制御値に基づいて、前記ループに適用するための位相遅延量を計算し、前記位相遅延量を前記サーボ回路に適用して、前記位相遅延量に基づいた前記位相遅延を反映したサーボ電圧信号を生成させる、
    物理量検出システム。
15. 物理量を検出するためのセンサの入出力に対してサーボ制御を行うサーボ回路を有する物理量検出装置と、
    前記物理量検出装置から出力される前記物理量を用いて所定の応用制御を行う上位システムと、
    を有する物理量検出システムであって、
    前記上位システムは、前記応用制御に基づいて、トリガ信号を前記物理量検出装置に入力し、
    前記物理量検出装置は、
    前記センサ及び前記サーボ回路を含む前記サーボ制御のループにおける位相遅延を調整する遅延調整回路を有し、
    前記トリガ信号に基づいて、前記調整を開始させ、
    前記遅延調整回路は、前記センサからの検出信号に基づいたサーボ制御値に基づいて、前記ループに適用するための位相遅延量を計算し、前記位相遅延量を前記サーボ回路に適用して、前記位相遅延量に基づいた前記位相遅延を反映したサーボ電圧信号を生成させる、
    物理量検出システム。

Images