JP6683424B2

JP6683424B2 - ブレードサーバ、ブレードシステム、ｂｍｃ、チップセットおよびエンクロージャマネージャ

Info

Publication number: JP6683424B2
Application number: JP2015053645A
Authority: JP
Inventors: 文博牧山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2015-03-17
Filing date: 2015-03-17
Publication date: 2020-04-22
Anticipated expiration: 2035-03-17
Also published as: JP2016173744A

Description

本発明は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）ブレードとエンクロージャマネージャとを収納するブレードシステムに関する。

ブレードシステムとは、ブレード収納ユニットと呼ばれるエンクロージャ（筐体）内に、ＣＰＵブレードと呼ばれるブレード型のサーバを複数台収納するとともに、サーバシステムを構築するうえで必要となるネットワークスイッチ、ファイバーチャネルスイッチなどのスイッチモジュールを収納可能なシステムをいう。

ブレードシステムを用いると、複数サーバをブレード収納単位にまとめて管理できるので、運用管理が容易になる等の利点がある。

ブレードシステムは、上述のように複数台のＣＰＵブレードが収納可能である。ＣＰＵブレードとは、ＣＰＵ、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）、メモリ、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）バス、ストレージ等が１枚の基板に搭載され、サーバコンピュータとして動作可能なブレードである。

また、ブレードシステムには、エンクロージャマネージャ（以下、「ＥＭ」と称する）が搭載されている。ＥＭは、ブレードシステム全体を管理および制御する機能を有している。ＥＭは、例えば、筐体管理、冷却管理、システム情報監視等を行う。

ＣＰＵブレードは、ファームウェアの一つであるＢＭＣ（ＢａｓｅｂｏａｒｄＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒ）によって管理される。ＢＭＣは、一般に、ハードウェア（ＣＰＵ、メモリ等）の監視、電源の管理、リモートコントロール、ハードウェアイベントの記録等を行う。

ＢＭＣを搭載するシステムは、起動する際に、先ず、ＢＭＣを初期化する必要がある。一般に、ＣＰＵブレードは、フラッシュＲＯＭ（ＦｌａｓｈＲｅａｄＯｎｌｙＭｅｍｏｒｙ）を搭載し、起動の際に、フラッシュＲＯＭに保存されたＢＭＣファームウェアをＢＭＣのメモリにロードすることによって、ＢＭＣを初期化する。

また、一般に、マイクロコンピュータを用いたシステムでは、システムが起動するときに実行する処理の内容を記述した命令コードを、ＢＩＯＳ（ＢａｓｉｃＩｎｐｕｔ／ＯｕｔｐｕｔＳｙｓｔｅｍ）としてＲＯＭに格納している。システムは、起動するときに、ＣＰＵによりＢＩＯＳプログラムをＲＯＭから読み出してメモリにロードする。

図６は、複数のＣＰＵブレード１０を備えたブレードシステム４０の構成の一例を示す図である。図６に示すように、ブレードシステム４０においては、ＢＭＣファームウェアイメージやＢＩＯＳファームウェアイメージを格納したフラッシュＲＯＭ１４が、ＣＰＵブレード１０ごとに実装される。ＣＰＵブレード１０の起動時に、フラッシュＲＯＭ１４に格納されたＢＭＣファームウェアイメージを、ＢＭＣが自メモリにロードすることによってＢＭＣを初期化する。そして、ＣＰＵがフラッシュＲＯＭ１４に格納されているＢＩＯＳファームウェアイメージをシステムメモリ１３にロードすることによってＣＰＵブレード１０が起動される。以降、ＢＭＣファームウェアをなすプログラムコードを記載したファイルのまとまりであるＢＭＣファームウェアイメージを、「ＢＭＣＦＷ」、「ＢＭＣＦＷイメージ」とも称する。同じく、ＢＩＯＳファームウェアイメージを、「ＢＩＯＳＦＷ」、「ＢＩＯＳＦＷイメージ」とも称する。

例えば、特許文献１は、ブレードサーバを起動することなく、ブレードサーバに搭載されたすべてのファームウェアの設定データの変更およびファームウェアイメージの更新を可能とするエンクロージャマネージャを開示する。

特開２０１２−２０３４４２

上述のようなブレードシステムでは、ＢＩＯＳＦＷイメージやＢＭＣＦＷイメージを格納するフラッシュＲＯＭに不具合や故障が生じた場合、被疑のＣＰＵブレードを一旦取り外して交換および調査する必要がある。その理由は、ブレードシステムでは、ＢＩＯＳＦＷおよびＢＭＣＦＷのイメージファイルを格納するフラッシュＲＯＭを、ＣＰＵブレードに搭載しているためである。したがって、復旧に時間を要するので多大な保守コストがかかるという課題がある。

また、ネットワークを経由して接続される管理ソフトウェアにより各ＣＰＵブレードに搭載されたＢＭＣ、ＢＩＯＳの管理を行う場合、使用されるネットワーク帯域によっては情報取得に時間がかかるという欠点がある。例えば、ネットワーク経由でＦＷイメージを配布するデプロイメントサービスを実施するシステムがある。この場合、各ＣＰＵブレード内部のＢＩＯＳおよびＢＭＣにＦＷアップデートを行う最低限のプログラムが書き込まれた不揮発性メモリが実装された上で、当該プログラムとネットワークのデプロイメントシステムが連携してＦＷイメージのロードを行う。しかしながら、このＦＷイメージの配布は、ＣＰＵブレード毎に個別に実施されるので、ネットワーク帯域または回線品質によってはＦＷアップデート完了までに時間がかかり、それに伴って保守コストがかかるという課題がある。

また、ＢＩＯＳＦＷやＢＭＣＦＷを格納したフラッシュＲＯＭをブレードシステムがそれぞれ搭載する場合、フラッシュＲＯＭに格納されているＢＭＣＦＷ、ＢＩＯＳＦＷのアップデートにおいて、アップデートの対象となるＣＰＵブレードが複数ある場合、フラッシュＲＯＭそれぞれ個別のアップデート用プログラムが必要となる。これは、ＣＰＵブレード毎に搭載するフラッシュＲＯＭが異なる部品であるので、フラッシュＲＯＭのインタフェースが異なり、そのためにアップデートの仕組みが異なるからである。したがって、上述のようなブレードシステムでは、ＢＭＣＦＷ、ＢＩＯＳＦＷのアップデートのための開発コストがかかるという課題がある。

上記特許文献１には、ＣＰＵブレードを起動することなく、ファームウェアの設定データの変更およびファームウェアイメージの更新を可能とする技術は開示されるが、ブレードシステムにおいて開発コストおよび保守コストを削減する技術は開示されていない。

本願発明は、上記課題を鑑みてなされたものであり、開発コストおよび保守コストを削減することが可能なブレードシステム等を提供することを主要な目的とする。

本発明の第１のブレードサーバは、ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリとを備えたブレードサーバであって、インタフェースを介してエンクロージャマネージャに接続されたＢＭＣと、該ＢＭＣとインタフェースを介して接続され、前記ＢＭＣにより前記エンクロージャマネージャから読み出されたＢＭＣファームウエアがロードされるＢＭＣメモリとを備え、前記ＢＭＣは、ＡＣ電源が投入されると、予め格納された第１の命令コードにしたがって、自身と前記ＢＭＣメモリの初期化を行うと共に、前記エンクロージャマネージャから前記ＢＭＣファームウエアを読み出し、当該読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行する。

本発明の第１のＢＭＣは、ブレードシステムに搭載されたエンクロージャマネージャとの接続インタフェースと、前記接続インタフェースを介して前記エンクロージャマネージャからＢＭＣファームウエアを読み出す第１の命令コードを格納する不揮発性メモリと、前記エンクロージャマネージャから読み出された前記ＢＭＣファームウエアがロードされるＢＭＣメモリと、ＡＣ電源が投入されると、前記第１の命令コードにしたがって、自身と前記ＢＭＣメモリの初期化を行うと共に、前記エンクロージャマネージャから前記ＢＭＣファームウエアを読み出し、当該読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行するプロセッサとを備える。

本発明の第１のチップセットは、ブレードサーバのＣＰＵが処理の実行において使用するシステムメモリとの接続インタフェースと、前記ブレードサーバのコントローラであるＢＭＣとの接続インタフェースと、ＤＣ電源が投入されると、予め格納された第２の命令コードにしたがって、前記ＢＭＣを介して、該ＢＭＣに接続されるエンクロージャマネージャからＢＩＯＳファームウエアを読み出し、当該読み出したＢＩＯＳファームウエアを前記システムメモリにロードすると共に実行するプロセッサとを備える。

本発明の第１のエンクロージャマネージャは、ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるＢＭＣとの接続インタフェースと、前記ブレードサーバに対するＢＭＣファームウエアとＢＩＯＳファームウエアとを格納する不揮発性メモリと、前記ＢＭＣから、前記ＢＭＣファームウエアまたは前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられたブレードサーバに対するＢＭＣファームウエアまたはＢＩＯＳファームウエアを読み出すコントローラとを備える。

本願発明によれば、ブレードシステムにおいて、保守コストや開発コストを削減することが可能となるという効果が得られる。

本発明の第１の実施形態に係るブレードシステムの構成を示すブロック図である。本発明の第１実施形態に係るブレードシステムのＡＣ電源がオンされた際の動作を示すフローチャートである。本発明の第１実施形態に係るブレードシステムのＥＭが備える管理テーブルの一例を示す図である。本発明の第１実施形態に係るブレードシステムのＤＣ電源がオンされた際の動作を示すフローチャートである。本発明の第２の実施形態に係るブレードサーバの構成を示すブロック図である。ブレードシステムの構成の一例を示す図である。

以下、本発明の実施形態について図面を参照して詳細に説明する。

第１の実施形態
図１は、本発明の第１の実施形態に係るブレードシステム１００の構成を示す図である。図１に示すように、ブレードシステム１００は、１または複数のＣＰＵブレード１１０−１乃至１１０−ｎと、ＥＭ２００とを備える。ＣＰＵブレード１１０−１乃至１１０−ｎは、それぞれ同一の構成を有するので、同一の構成要素には同一の符号を付すと共に、以降の説明ではＣＰＵブレード１１０−２乃至１１０−ｎに関する詳細な説明は省略する。

ＣＰＵブレード１１０−１は、ブレード型のサーバであり、ＣＰＵ１２０、チップセット１３０、システムメモリ１４０、ＢＭＣ用メモリ１５０およびＢＭＣ１６０を備える。チップセット１３０は、プロセッサ１３１および不揮発性メモリ１３２を備える。ＢＭＣ１６０は、プロセッサ１６１および不揮発性メモリ１６２を備える。

ＣＰＵ１２０とチップセット１３０は、互いに接続する接続インタフェースをそれぞれ有し、インタフェース（以降、「ＩＦ」と称する）１２１を介して互いに接続される。チップセット１３０とシステムメモリ１４０は、互いに接続する接続インタフェースをそれぞれ有し、ＩＦ１３３を介して互いに接続される。

チップセット１３０とＢＭＣ１６０は、互いに接続する接続インタフェースをそれぞれ有し、ＩＦ１３４を介して互いに接続される。システムメモリ１４０とＢＭＣ１６０は、互いに接続する接続インタフェースをそれぞれ有し、ＩＦ１４１を介して互いに接続される。ＢＭＣ用メモリ１５０とＢＭＣ１６０は、互いに接続する接続インタフェースをそれぞれ有し、ＩＦ１５１を介して互いに接続される。

ＣＰＵブレード１１０−１乃至１１０−ｎの各ＢＭＣ１６０は、内部バス２６２を介してＥＭ２００に接続される。

ＥＭ２００は、ＥＭコントローラ２１０を備える。ＥＭコントローラ２１０には、ＩＦ２６０を介して管理テーブル２２０、ＢＭＣ用ＲＯＭ２３０およびＢＩＯＳ用ＲＯＭ２４０が接続されている。

ＥＭコントローラ２１０は、ネットワークインタフェース２６１を介して、管理ソフトウエア２５１を搭載した管理ＰＣ２５０に接続されており、管理ソフトウエア２５１により管理される。

各構成要素の概要について説明する。まず、ＣＰＵブレード１１０−１の各構成要素について説明する。

ＣＰＵ１２０は、ＣＰＵブレード１１０−１のプロセッサである。ＣＰＵ１２０は、ＤＣ（ＤｉｒｅｃｔＣｕｒｒｅｎｔ）電源がオンされた際に、チップセット１３０を介してＢＭＣ１６０と連携して、ＢＩＯＳＦＷやオペレーションシステムコードをシステムメモリ１４０にロードして実行する。

チップセット１３０は、ＣＰＵ１２０、システムメモリ１４０および各種Ｉ／Ｏ（ＩｎｐｕｔＯｕｔｐｕｔ）の制御を行う。不揮発性メモリ１３２は、命令コード（第２の命令コード）を格納する。命令コードとは、自身とシステムメモリ１４０を初期化すると共にＢＭＣ１６０と連携してシステムメモリ１４０にＢＩＯＳＦＷを書き込むためのプログラムコードである。プロセッサ１３１は、ＤＣ電源がオンされた際に、不揮発性メモリ１３２に格納されている命令コードをシステムメモリ１４０に読み出すと共に実行する。

システムメモリ１４０は、ＤＣ電源がオンされた際に、ＢＩＯＳＦＷおよびオペレーションシステムコードがロードされる揮発性メモリである。

ＢＭＣ１６０は、ＣＰＵブレード１１０−１のマネージメントコントローラである。不揮発性メモリ１６２は、命令コード（第１の命令コード）を格納する。命令コードとは、自身とＢＭＣ用メモリ１５０の初期化を行うと共にＥＭコントローラ２１０と連携してＢＭＣ用メモリ１５０にＢＭＣＦＷを書き込むためのプログラムコードである。プロセッサ１６１は、不揮発性メモリ１６２に格納されている命令コードを実行すると共に、ＢＭＣＦＷのプログラムコードを実行する。

ＢＭＣ用メモリ１５０は、ＢＭＣ１６０からアクセスされ、ＢＭＣＦＷがロードされる揮発性メモリである。

次に、ＥＭ２００の各構成要素について説明する。

ＥＭコントローラ２１０は、ＥＭ２００のコントローラであり、筐体の管理、ＣＰＵブレード１１０−１乃至１１０−ｎのＢＭＣ、ＢＩＯＳの管理等を行う。

ＢＭＣ用ＲＯＭ２３０は、ＣＰＵブレード１１０−１乃至１１０−ｎのＢＭＣＦＷイメージ、設定情報、ログ等を格納する。ＢＩＯＳ用ＲＯＭ２４０は、ＣＰＵブレード１１０−１乃至１１０−ｎのＢＩＯＳＦＷイメージ、設定情報等を格納する。

管理テーブル２２０は、ＢＭＣ用ＲＯＭ２３０およびＢＩＯＳ用ＲＯＭ２４０における、ＢＭＣＦＷおよびＢＩＯＳＦＷの格納先（格納アドレス）を管理するテーブルであり、ＥＭコントローラ２１０からアクセスされる。

ＥＭコントローラ２１０は、管理ＰＣ２５０の管理ソフトウエア２５１と通信を行うと共に、管理ソフトウエア２５１の指示に基づいてＢＭＣ用ＲＯＭ２３０およびＢＩＯＳ用ＲＯＭ２４０に格納されるＢＭＣＦＷ、ＢＩＯＳＦＷをアップデートする。また、管理ソフトウエア２５１は、ＥＭコントローラ２１０によって管理されるＢＭＣ、ＢＩＯＳの設定情報やログの取得等を行う。

次に、ブレードシステム１００の動作について説明する。

ここで、ＣＰＵブレード１１０−１において、ＢＭＣ用メモリ１５０およびＢＭＣ１６０は、ブレードシステム１００にＡＣ（ＡｌｔｅｒｎａｔｉｎｇＣｕｒｒｅｎｔ）電源がオンされると動作可能となる。ＣＰＵ１２０、チップセット１３０およびシステムメモリ１４０は、ＣＰＵブレード１１０−１にＤＣ電源がオンされると動作可能となる。本実施形態では、ブレードシステム１００の構成要素は互いにインタフェースを介して接続されており、ブレードシステム１００にＡＣ電源がオンされるとすべての構成要素にＡＣ電源がオンされる。また、ＣＰＵブレード１１０−１乃至１１０−ｎへのＤＣ電源のオン／オフは、ＥＭコントローラ２１０により管理されている。

図２は、ＡＣ電源がオンされた際のブレードシステム１００の動作を示すフローチャートである。図２を参照して、ＡＣ電源がオンされた際のブレードシステム１００の動作について説明する。

ブレードシステム１００にＡＣ電源がオンされると、ＣＰＵブレード１１０−１乃至１１０−ｎのＢＭＣ１６０（プロセッサ１６１）は、不揮発性メモリ１６２から命令コードを読み出すと共に実行する。これにより、ＥＭコントローラ２１０との通信のために必要となるＢＭＣ１６０のハードウエア（ＨＷ）初期化（Ｓ１０１）、ＢＭＣ用メモリ１５０の初期化が行われる（Ｓ１０２）。

続いて、ＢＭＣ１６０は、上記命令コードにしたがってＥＭコントローラ２１０に、自身が搭載されるＣＰＵブレードの識別番号（ＣＰＵブレード番号）とともに、ＢＭＣ１６０の起動要求を送る（Ｓ１０３）。ＥＭコントローラ２１０は、ＢＭＣ１６０から起動要求を受けると、受け取ったＣＰＵブレード番号に応じたＢＭＣＦＷを格納するアドレス（格納アドレス）を、管理テーブル２２０から取得する（Ｓ１０４）。

ここで、図３は、管理テーブル２２０の一例を示す図である。図３に示すように、管理テーブル２２０は、ＣＰＵブレード番号、ＢＭＣバージョン、ＢＭＣ用ＲＯＭ２３０におけるＢＭＣ格納アドレス、ＢＩＯＳバージョンおよびＢＩＯＳ用ＲＯＭ２４０におけるＢＩＯＳ格納アドレスの各値を格納する。このように、管理テーブル２２０は、ＣＰＵブレード番号に、ＢＭＣに関連する情報（ＢＭＣバージョン、ＢＭＣ格納アドレス）とＢＩＯＳに関連する情報（ＢＩＯＳバージョン、ＢＩＯＳ格納アドレス）とを関連付けた状態で格納している。

ＥＭコントローラ２１０は、Ｓ１０４において取得した格納アドレスに基づいてＢＭＣ用ＲＯＭ２３０からＢＭＣＦＷイメージを読み出す（Ｓ１０５）。読み出されたＢＭＣＦＷイメージは、ＥＭコントローラ２１０からＢＭＣ１６０に渡される（Ｓ１０６）。ＢＭＣ１６０は、取得したＢＭＣＦＷイメージをＢＭＣ用メモリ１５０にロードする（Ｓ１０７）。

ロードが完了すると、ＢＭＣ１６０は、ＢＭＣ用メモリ１５０にロードしたＢＭＣＦＷの開始アドレスに処理を移し、ＢＭＣＦＷを実行することによりＢＭＣ１６０を起動する（Ｓ１０８）。

次に、ＣＰＵブレード１１０−１にＤＣ電源がオンされた際のブレードシステム１００の動作を、図４を参照して説明する。

ＣＰＵブレード１１０−１にＤＣ電源がオンされると、ＣＰＵ１２０は、リセットベクタからプログラムの実行を開始する（Ｓ２０１）。チップセット１３０（プロセッサ１３１）は、ＣＰＵ１２０からリセット命令を受けると、不揮発性メモリ１３２から命令コードを読み出すと共に実行する。これにより、ＢＭＣ１６０との通信のために必要となるチップセット１３０自身のＨＷ初期化（Ｓ２０２）、システムメモリ１４０の初期化（Ｓ２０３）が行われる。

続いてチップセット１３０は、上記命令コードにしたがって、ＢＭＣ１６０にＢＩＯＳの起動要求を送る（Ｓ２０４）。ＢＭＣ１６０は、ＢＩＯＳの起動要求に応じて、自身が搭載されるＣＰＵブレードの識別番号（ＣＰＵブレード番号）と共に、ＢＩＯＳの起動要求をＥＭコントローラ２１０に送る（Ｓ２０５）。

ＥＭコントローラ２１０は、ＢＭＣ１６０からＢＩＯＳ起動要求を受けると、受け取ったＣＰＵブレード番号に関連付けられたＢＩＯＳＦＷを格納する格納アドレスを、管理テーブル２２０から取得する（Ｓ２０６）。

ＥＭコントローラ２１０は、Ｓ２０６において取得した格納アドレスに基づいてＢＩＯＳ用ＲＯＭ２４０からＢＩＯＳＦＷイメージを読み出す（Ｓ２０７）。読み出されたＢＩＯＳＦＷイメージは、ＢＭＣ１６０に渡され（Ｓ２０８）、さらにチップセット１３０に渡される（Ｓ２０９）。

チップセット１３０は、取得したＢＩＯＳＦＷイメージをシステムメモリ１４０にロードする（Ｓ２１０）。ロードが完了すると、チップセット１３０は、ＣＰＵ１２０に割り込み通知を行う（Ｓ２１１）。ＣＰＵ１２０は、割り込み通知を受けると、システムメモリ１４０にロードされたＢＩＯＳＦＷの開始アドレスに処理を移し、ＢＩＯＳＦＷを実行することによりＢＩＯＳを起動する（Ｓ２１２）。

以上のように、本第１の実施形態によれば、ブレードシステム１００において、ＣＰＵブレード１１０−１に、ＢＭＣＦＷおよびＢＩＯＳＦＷを格納した不揮発性メモリを搭載せず、ＥＭ２００にこれらのＦＷを格納した不揮発性メモリを搭載する。ＢＭＣ１６０は、ＡＣ電源オンの際に、ＥＭ２００からＢＭＣＦＷを読み出してＢＭＣ用メモリ１５０にロードして実行することにより起動する。チップセット１３０は、ＤＣ電源オンの際に、ＢＭＣ１６０を介してＥＭ２００からＢＩＯＳＦＷを読み出してシステムメモリ１４０にロードして実行することにより、ＢＩＯＳを起動する。

この構成を採用することにより、各ＣＰＵブレードのＢＭＣＦＷおよびＢＩＯＳＦＷを格納した不揮発性メモリをＥＭ２００の１カ所に集約したので、ブレードシステム全体に実装される不揮発性メモリの個数を削減でき、開発コストが削減できるという効果が得られる。また、各ＣＰＵブレードにこれらＦＷを格納した不揮発性メモリを搭載しないので、該不揮発性メモリの故障時等にＣＰＵブレードの取り外し作業等が不要となり、保守コストを削減できるという効果が得られる。

また、管理ソフトウエアからネットワークを介してＣＰＵブレード毎にＦＷの書き込みを行うことは不要となるので、アップデート時間の短縮が可能となり、それに伴って保守コストを削減できるという効果が得られる。また、各ＣＰＵブレードに対応したＦＷを格納した不揮発性メモリのインタフェースが統一されるので、各ＣＰＵブレードの不揮発性メモリ毎の書き込みアルゴリズムの差分を考慮したＦＷアップデートプログラムは不要となり、開発コストの削減が可能となるという効果が得られる。

第２の実施形態
図５は、本発明の第２の実施形態に係るブレードサーバ３００の構成を示す図である。図５に示すように、ブレードサーバ３００は、ＣＰＵ３３０と、該ＣＰＵ３３０が処理の実行において使用するシステムメモリ３４０とを備える。ブレードサーバ３００は、さらに、インタフェースを介してエンクロージャマネージャに接続されたＢＭＣ３１０と、ＢＭＣ３１０とインタフェースを介して接続され、ＢＭＣ３１０によりエンクロージャマネージャから読み出されたＢＭＣファームウエアがロードされるＢＭＣメモリ３２０とを備える。

ＢＭＣ３１０は、ＡＣ電源が投入されると、予め格納された第１の命令コードにしたがって、自身とＢＭＣメモリ３２０の初期化を行うと共に、エンクロージャマネージャからＢＭＣファームウエアを読み出し、読み出したＢＭＣファームウエアを初期化されたＢＭＣメモリ３２０にロードすると共に実行する。

なお、ブレードサーバ３００は、上記第１の実施形態におけるＣＰＵブレード１１０−１に相当し、ＢＭＣメモリ３２０は、同じくＢＭＣ用メモリ１５０に相当する。

上記構成を採用することにより、本第２の実施形態によれば、ブレードサーバ３００がＢＭＣファームウエアを格納する不揮発性メモリを搭載することは不要となるので、開発コストおよび保守コストを削減することが可能となるという効果が得られる。

１００ブレードシステム
１１０−１乃至１１０−ｎＣＰＵブレード
１２０ＣＰＵ
１３０チップセット
１３１プロセッサ
１３２不揮発性メモリ
１４０システムメモリ
１５０ＢＭＣ用メモリ
１６１プロセッサ
１６２不揮発性メモリ
２１０ＥＭコントローラ
２２０管理テーブル
２３０ＢＭＣ用ＲＯＭ
２４０ＢＩＯＳ用ＲＯＭ
２５１管理ソフトウエア
２６１ネットワークインタフェース
２６２内部バス

本発明は、例えば、ＢＭＣおよびＢＩＯＳが搭載された装置や機器等に適用できる。

Claims

ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリと、インタフェースを介してエンクロージャマネージャに接続されたＢＭＣと、前記ＢＭＣとインタフェースを介して接続されるＢＭＣメモリと、前記システムメモリおよび前記ＢＭＣと、それぞれインタフェースを介して接続されるチップセットとを備え、
前記ＢＭＣは、ＡＣ電源が投入されると、予め格納された第１の命令コードにしたがって、自身と前記ＢＭＣメモリの初期化を行うと共に、前記エンクロージャマネージャからＢＭＣファームウエアを読み出し、当該読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行し、
前記チップセットは、ＤＣ電源が投入されると、予め格納された第２の命令コードにしたがって、前記ＢＭＣを介して前記エンクロージャマネージャからＢＩＯＳファームウエアを読み出し、当該読み出したＢＩＯＳファームウエアを前記システムメモリにロードすると共に実行する、
１または複数のブレードサーバと、
前記ブレードサーバに対する前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを格納する不揮発性メモリと、
前記ＢＭＣから、前記ＢＭＣファームウエアまたは前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエアまたは前記ＢＩＯＳファームウエアを読み出すコントローラと、を備え、
前記コントローラは、自システムに、前記ＡＣ電源及び前記ＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する
前記エンクロージャマネージャと
を備えたブレードシステム。
ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるＢＭＣとの接続インタフェースと、
前記ブレードサーバに対するＢＭＣファームウエアとＢＩＯＳファームウエアとを格納する不揮発性メモリと、
前記ＢＭＣから、前記ＢＭＣファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエアを読み出し、前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＩＯＳファームウエアを読み出すコントローラと
を備え、
前記コントローラは、前記ブレードサーバ及び自装置を備えるシステムに、ＡＣ電源及びＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する
エンクロージャマネージャ。