JP6677017B2 - Electronic equipment - Google Patents
Electronic equipment Download PDFInfo
- Publication number
- JP6677017B2 JP6677017B2 JP2016037900A JP2016037900A JP6677017B2 JP 6677017 B2 JP6677017 B2 JP 6677017B2 JP 2016037900 A JP2016037900 A JP 2016037900A JP 2016037900 A JP2016037900 A JP 2016037900A JP 6677017 B2 JP6677017 B2 JP 6677017B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- graphene film
- film
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 88
- 229910021389 graphene Inorganic materials 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000926 separation method Methods 0.000 claims description 27
- 230000002265 prevention Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 238000004299 exfoliation Methods 0.000 claims description 5
- 239000012811 non-conductive material Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、グラフェン膜を有する電子装置に関するものである。 The present invention relates to an electronic device having a graphene film.
従来より、例えば、特許文献１には、基板上に、絶縁膜、グラフェン膜を順に積層し、グラフェン膜上にコンタクト電極を配置すると共に、コンタクト電極の一部を覆うように電極剥離防止層を備えることが記載されている。これによれば、コンタクト電極の一部が電極剥離防止層に覆われているため、コンタクト電極がグラフェン膜から剥離することを抑制できる。
Conventionally, for example, in
しかしながら、上記電子装置では、コンタクト電極がグラフェン膜から剥離することを抑制できるものの、グラフェン膜と絶縁膜との密着性が低いため、グラフェン膜そのものが絶縁膜から剥離してしまう可能性があるという問題がある。 However, in the above electronic device, although the contact electrode can be prevented from separating from the graphene film, the adhesion between the graphene film and the insulating film is low, so that the graphene film itself may be separated from the insulating film. There's a problem.
本発明は上記点に鑑みて、グラフェン膜が絶縁膜から剥離することを抑制できる電子装置を提供することを目的とする。 In view of the above, it is an object of the present invention to provide an electronic device that can prevent a graphene film from being separated from an insulating film.
上記目的を達成するための請求項１、９、１０に記載の発明では、一面（２ａ）を有する基板（２）と、基板の一面上に配置された絶縁膜（３）と、絶縁膜上に配置されたグラフェン膜（４）と、を備え、グラフェン膜のうちの絶縁膜側と反対側の一面（４ａ）上に配置された一対の電極（５ａ、５ｂ）の間に電流経路が構成される電子装置において、グラフェン膜には、基板、絶縁膜、グラフェン膜の積層方向に、絶縁膜を露出させる孔部（７）が形成され、孔部には、グラフェン膜より絶縁膜との密着性が高い材料で構成された剥離防止部（６）が配置されており、剥離防止部は、孔部から露出する絶縁膜と密着する状態で当該孔部に配置される本体部（６ａ）と、本体部と一体化され、グラフェン膜の一面と接触するフランジ部（６ｂ）と、を有し、グラフェン膜は、絶縁膜とフランジ部とによって挟み込まれている。
さらに、請求項１に記載の発明では、孔部は、グラフェン膜から絶縁膜に渡って形成され、当該孔部の側壁がグラフェン膜および絶縁膜にて構成されている。
請求項９に記載の発明では、剥離防止部は、グラフェン膜のうちの電流経路を構成する部分と異なる部分に配置されている。
請求項１０に記載の発明では、絶縁膜は、電流経路を構成する部分と対向する部分に凹部（９）が形成されている。
According to the first , ninth and tenth aspects of the present invention, a substrate (2) having one surface (2a), an insulating film (3) disposed on one surface of the substrate, and A current path is formed between the pair of electrodes (5a, 5b) disposed on one surface (4a) of the graphene film opposite to the insulating film side. In the electronic device to be manufactured, a hole (7) for exposing the insulating film is formed in the graphene film in the laminating direction of the substrate, the insulating film, and the graphene film, and the hole has a closer contact with the insulating film than the graphene film. A peel prevention part (6) made of a material having high property is arranged, and the peel prevention part has a main body part (6a) arranged in the hole in close contact with the insulating film exposed from the hole. , A flange portion (6b) integrated with the main body portion and in contact with one surface of the graphene film ), And the graphene film is sandwiched between the insulating film and the flange portion.
Further, in the first aspect of the present invention, the hole is formed from the graphene film to the insulating film, and the side wall of the hole is formed of the graphene film and the insulating film.
According to the ninth aspect of the present invention, the exfoliation preventing portion is disposed in a portion of the graphene film that is different from a portion forming a current path.
According to the tenth aspect of the present invention, the insulating film has the concave portion (9) formed in a portion facing the portion forming the current path.
これによれば、グラフェン膜が絶縁膜とフランジ部とによって挟み込まれているため、グラフェン膜が絶縁膜から剥離することを抑制できる。 According to this, since the graphene film is sandwiched between the insulating film and the flange portion, peeling of the graphene film from the insulating film can be suppressed.
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。 Note that reference numerals in parentheses in the above and in the claims indicate the correspondence between the terms described in the claims and the specific examples and the like described in the embodiments described below. .
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent are denoted by the same reference numerals and described.
（第１実施形態）
第１実施形態について図面を参照しつつ説明する。図１および図２に示されるように、本実施形態の電子装置１は、基板２の一面２ａ上に、絶縁膜３、グラフェン膜４が基板２側から順に配置されている。なお、本実施形態では、基板２としてシリコン基板等の半導体基板が用いられ、絶縁膜３としてＳｉＯ２等が用いられる。また、本実施形態では、絶縁膜３は基板２の一面２ａの全面に配置され、グラフェン膜４は、絶縁膜３上において、一方向（すなわち、図１中では紙面左右方向）を長手方向とする平面矩形状となるように配置されている。
(1st Embodiment)
The first embodiment will be described with reference to the drawings. As shown in FIGS. 1 and 2, in an
そして、グラフェン膜４における絶縁膜３側と反対側の一面４ａ上には、グラフェン膜４と電気的に接続されると共に、図示しない外部回路とボンディングワイヤ等を介して電気的に接続される一対の電極５ａ、５ｂが配置されている。これにより、一対の電極５ａ、５ｂが外部回路と接続されることでグラフェン膜４のうちの当該一対の電極５ａ、５ｂの間に電流が流れる。つまり、グラフェン膜４のうちの一対の電極５ａ、５ｂの間に電流経路（すなわち、チャネル）が構成される。
On one
以上が本実施形態における電子装置１の基本的な構成である。次に、本実施形態の電子装置１の特徴点について説明する。本実施形態の電子装置１には、グラフェン膜４が絶縁膜３から完全に剥離することを防止するための剥離防止部６が備えられている。
The above is the basic configuration of the
具体的には、電子装置１には、グラフェン膜４の一面４ａからグラフェン膜４を厚さ方向に貫通すると共に、絶縁膜３の厚さ方向の途中部に底部が位置する円筒状の孔部７が形成されている。つまり、電子装置１には、側壁がグラフェン膜４と絶縁膜３とで構成される孔部７が形成されている。本実施形態では、孔部７は、４個形成され、グラフェン膜４の一面４ａに対する法線方向から視たとき、平面矩形状におけるそれぞれの角部に形成されている。なお、グラフェン膜４の厚さ方向、および絶縁膜３の厚さ方向とは、基板２、絶縁膜３、グラフェン膜４の積層方向のことである。
Specifically, the
そして、各孔部７には、基板２と離間するように剥離防止部６が配置されている。剥離防止部６は、グラフェン膜４より絶縁膜３との密着性が高い材料で構成され、本実施形態ではＮｉや、ＴｉおよびＡｕを順に積層した導電性材料で構成されている。また、剥離防止部６は、絶縁膜３と密着する状態で孔部７に配置される本体部６ａと、本体部６ａと一体化され、グラフェン膜４の一面４ａと接触するフランジ部６ｂとを有している。このため、グラフェン膜４は、絶縁膜３とフランジ部６ｂとによって挟み込まれた状態となっている。言い換えると、グラフェン膜４は、フランジ部６ｂによって絶縁膜３側に押圧された状態となっている。
In each of the
なお、このような剥離防止部６は、孔部７をドライエッチング等で形成し、Ｎｉ等の導電性膜を蒸着等で形成した後にパターニングされることにより、本体部６ａとフランジ部６ｂとが一体化した状態で形成される。また、剥離防止部６と電極５ａ、５ｂとを同じ金属材料で構成した場合には、蒸着工程を行った後のパターニングによって剥離防止部６と電極５ａ、５ｂとを同時に形成できるため、製造工程の簡略化を図ることができる。
In addition, such a
以上説明したように、本実施形態では、グラフェン膜４より絶縁膜３との密着性が高い材料で構成された剥離防止部６が絶縁膜３と密着する状態で孔部７に配置されている。そして、グラフェン膜４が絶縁膜３と剥離防止部６のフランジ部６ｂとによって挟み込まれている。このため、グラフェン膜４が絶縁膜３から剥離することを抑制できる。
As described above, in the present embodiment, the
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して剥離防止部６の材料を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
(2nd Embodiment)
A second embodiment will be described. This embodiment is different from the first embodiment in that the material of the
本実施形態では、図３に示されるように、剥離防止部６は、非導電性材料であって、絶縁膜３と同じＳｉＯ２で構成されている。そして、孔部７は、グラフェン膜４から絶縁膜３を貫通して基板２に達するように形成され、本体部６ａも基板２と接触するように配置されている。なお、図３は、図１中のII−II断面に相当している。
In the present embodiment, as shown in FIG. 3, the
これによれば、剥離防止部６を非導電性材料で構成しているため、孔部７を基板２に達するように形成することができると共に、剥離防止部６の本体部６ａを基板２と接触するように配置することができる。このため、剥離防止部６の本体部６ａと絶縁膜３との接触面積（すなわち、密着面積）を増加でき、剥離防止部６そのものが孔部７から抜け出ることを抑制できる。
According to this, since the
また、本実施形態では、剥離防止部６を絶縁膜３と同じ材料で構成しているため、絶縁膜３と剥離防止部６との密着性をさらに向上できる。このため、剥離防止部６そのものが孔部７から抜け出ることをさらに抑制できる。
Further, in the present embodiment, since the
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対して絶縁膜３の厚さを変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
(Third embodiment)
A third embodiment will be described. In the present embodiment, the thickness of the insulating
本実施形態では、図４に示されるように、絶縁膜３は、厚肉部３ａと、厚肉部３ａより厚みが薄くされた薄肉部３ｂとを有している。本実施形態では、絶縁膜３は、グラフェン膜４の各角部と対向する部分を含む外縁部が厚肉部３ａとされ、厚肉部３ａで囲まれた内縁部が薄肉部３ｂとされている。そして、絶縁膜３のうちの厚肉部３ａに孔部７が形成され、当該厚肉部３ａに剥離防止部６が配置されている。なお、図４は、図１中のII−II断面に相当している。
In the present embodiment, as shown in FIG. 4, the insulating
また、孔部７は、上記第１実施形態と同様に、絶縁膜３の厚さ方向の途中部まで形成されているが、上記第１実施形態と比較して、絶縁膜３の厚さ方向の長さが長くされている。つまり、剥離防止部６は、上記第１実施形態と比較して、本体部６ａにおける絶縁膜３の厚さ方向の長さが長くされ、本実施形態では、薄肉部３ｂの厚さよりも長くされている。
The
さらに、本実施形態では、絶縁膜３における本体部６ａ（すなわち、孔部７）の底部と基板２の一面２ａとの間の長さは、薄肉部３ｂの厚さより長くされている。
Further, in the present embodiment, the length between the bottom of the
これによれば、厚肉部３ａに剥離防止部６を配置しており、本体部６ａにおける絶縁膜３の厚さ方向の長さを薄肉部３ｂの厚さより長くしている。このため、絶縁膜３の厚さを薄肉部３ｂの厚さで一定とする場合と比較して、絶縁膜３と本体部６ａとの接触面積（すなわち、密着面積）を増加することができ、剥離防止部６が孔部７から抜け出ることを抑制できる。
According to this, the
また、剥離防止部６は、上記第１実施形態と同様に導電性材料で構成されており、絶縁膜３における本体部６ａの底部と基板２の一面２ａとの間の長さは、薄肉部３ｂの厚みより長くされている。このため、絶縁膜３の厚さを薄肉部３ｂの厚さで一定とする場合と比較して、剥離防止部６の本体部６ａを配置したことによる電界集中によって絶縁破壊が発生することを抑制できる。
Further, the peeling
（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対して剥離防止部６を配置する場所を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
(Fourth embodiment)
A fourth embodiment will be described. This embodiment is different from the first embodiment in that the place where the
本実施形態では、図５に示されるように、電極５ａ、５ｂは、グラフェン膜４の長手方向と交差する方向（すなわち、図５中紙面上下方向）を長手方向とする平面矩形状とされており、長手方向における両端部がグラフェン膜４から突出するように配置されている。
In the present embodiment, as shown in FIG. 5, the
そして、剥離防止部６は、グラフェン膜４における一対の電極５ａ、５ｂの間の部分の外側に配置されている。つまり、グラフェン膜４における電流経路を構成する部分と異なる部分に配置されている。
Further, the
これによれば、剥離防止部６が電流経路と異なる領域に配置されているため、剥離防止部６によって電流経路の抵抗が変化することを抑制できる。
According to this, since the peeling
（第５実施形態）
第５実施形態について説明する。本実施形態は、第４実施形態に対してグラフェン膜４の構成を変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
(Fifth embodiment)
A fifth embodiment will be described. In the present embodiment, the configuration of the
本実施形態では、図６に示されるように、グラフェン膜４は、一方向を長手方向とする主部４ｂと、主部４ｂの中央部から反対方向に突出する一対の凸部４ｃとを有する平面略＋状とされている。そして、電極５ａ、５ｂは、主部４ｂの長手方向の両端部にそれぞれ配置されている。このため、電極５ａ、５ｂが外部回路と接続された際は、主部４ｂのうちの電極５ａ、５ｂの間に位置する部分が電流経路となる。
In the present embodiment, as shown in FIG. 6, the
そして、一対の凸部４ｃにそれぞれ孔部７が形成されていると共に、当該孔部７に剥離防止部６が配置されている。
A
本実施形態のようにグラフェン膜４のうちの電流経路と異なる部分に剥離防止部６を配置するようにしても、上記第４実施形態と同様の効果を得ることができる。
The same effect as in the above-described fourth embodiment can be obtained even if the
（第５実施形態の変形例）
第５実施形態の変形例について説明する。上記第５実施形態において、図７に示されるように、電流経路における電圧を測定する一対の測定電極８ａ、８ｂを凸部４ｃに形成するようにしてもよい。つまり、剥離防止部６が電流経路と異なる部分に配置されるのであれば、付加的な構成は適宜取り付け可能である。
(Modification of the fifth embodiment)
A modification of the fifth embodiment will be described. In the fifth embodiment, as shown in FIG. 7, a pair of
（第６実施形態）
第６実施形態について説明する。本実施形態は、第１実施形態に対して孔部７の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
(Sixth embodiment)
A sixth embodiment will be described. In the present embodiment, the configuration of the
本実施形態では、図８に示されるように、孔部７は、グラフェン膜４のみに形成されており、絶縁膜３には形成されていない。つまり、孔部７の側壁は、グラフェン膜４のみで形成されている。そして、この孔部７に、当該孔部７の底面から露出する絶縁膜３と密着するように、剥離防止部６が配置されている。なお、図８は、図１中のII−II断面に相当している。
In the present embodiment, as shown in FIG. 8, the
このように、孔部７をグラフェン膜４のみに形成し、剥離防止部６を孔部７の底面から露出する絶縁膜３と密着するように配置しても、グラフェン膜４が絶縁膜３と剥離防止部６のフランジ部６ｂとによって挟み込まれ、上記第１実施形態と同様の効果を得ることができる。
As described above, even if the
また、このような電子装置では、上記第１実施形態のように剥離防止部６を導電性材料で構成した場合、孔部７を絶縁膜３にも形成する場合と比較して、絶縁膜３における本体部６ａの底部と基板２の一面２ａとの間の長さを長くできる。このため、剥離防止部６を配置したことによる電界集中によって絶縁破壊が発生することを抑制できる。
Further, in such an electronic device, when the
（第７実施形態）
第７実施形態について説明する。本実施形態は、第１実施形態に対して絶縁膜３の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
(Seventh embodiment)
A seventh embodiment will be described. In the present embodiment, the configuration of the insulating
本実施形態では、図９に示されるように、絶縁膜３には、グラフェン膜４のうちの電流経路を構成する部分と対向する部分に凹部９が形成されている。つまり、グラフェン膜４のうちの凹部９を閉塞する部分は、浮遊した状態とされている。なお、本実施形態では、凹部９は、絶縁膜３から基板２に渡って形成されている。
In the present embodiment, as shown in FIG. 9, a
このように、グラフェン膜４を浮遊状態で使用する電子装置１に剥離防止部６を備える構成とすることもできる。そして、グラフェン膜４を浮遊状態で使用する電子装置１とすることにより、グラフェン膜４が絶縁膜３中に存在する電子やホールの影響を受けることを抑制でき、グラフェン膜４の特性が低下することを抑制できる。
As described above, the
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the embodiments described above, and can be appropriately modified within the scope described in the claims.
例えば、上記各実施形態では、４個の剥離防止部６を備える電子装置１について説明したが、剥離防止部６は３個以下であってもよいし、５個以上であってもよい。
For example, in each of the above-described embodiments, the
また、上記第１、第３、第６、第７実施形態において、剥離防止部６が導電性材料で構成されているため、電極５ａ、５ｂを備えず、剥離防止部６の一部を外部回路と電気的に接続される電極として利用してもよい。
Further, in the first, third, sixth and seventh embodiments, since the
さらに、上記第３実施形態において、絶縁膜３は、剥離防止部６が配置される部分のみを厚肉部３ａとし、その他の部分を薄肉部３ｂとしてもよい。
Further, in the third embodiment, the insulating
そして、上記第７実施形態において、基板２に凹部９が形成されておらず、絶縁膜３のみに凹部９が形成されていてもよい。
In the seventh embodiment, the
また、上記各実施形態を適宜組み合わせることもできる。例えば、上記第２実施形態を上記第３〜第７実施形態に適用し、剥離防止部６を非導電性材料で構成してもよい。また、上記第３実施形態を上記第４〜第７実施形態に適用し、絶縁膜３を厚肉部３ａと薄肉部３ｂとを有する構成としてもよい。さらに、上記第４、第５実施形態を適宜上記第６、第７実施形態に適用し、剥離防止部６を電流経路の外側に配置する構成としてもよい。また、上記第６実施形態を上記第７実施形態に組み合わせ、孔部７をグラフェン膜４のみに形成するようにしてもよい。そして、上記各実施形態を組み合わせたもの同士をさらに組み合わせてもよい。
In addition, the above embodiments can be appropriately combined. For example, the second embodiment may be applied to the third to seventh embodiments, and the
１ 電子装置
２ 基板
２ａ 一面
３ 絶縁膜
４ グラフェン膜
５ａ、５ｂ 電極
６ 剥離防止部
７ 孔部
DESCRIPTION OF
Claims (11)
前記基板の一面上に配置された絶縁膜（３）と、
前記絶縁膜上に配置されたグラフェン膜（４）と、を備え、
前記グラフェン膜のうちの前記絶縁膜側と反対側の一面（４ａ）上に配置された一対の電極（５ａ、５ｂ）の間に電流経路が構成される電子装置において、
前記グラフェン膜には、前記基板、前記絶縁膜、前記グラフェン膜の積層方向に、前記絶縁膜を露出させる孔部（７）が形成され、
前記孔部には、前記グラフェン膜より前記絶縁膜との密着性が高い材料で構成された剥離防止部（６）が配置されており、
前記剥離防止部は、前記孔部から露出する前記絶縁膜と密着する状態で当該孔部に配置される本体部（６ａ）と、前記本体部と一体化され、前記グラフェン膜の一面と接触するフランジ部（６ｂ）と、を有し、
前記グラフェン膜は、前記絶縁膜と前記フランジ部とによって挟み込まれており、
前記孔部は、前記グラフェン膜から前記絶縁膜に渡って形成され、当該孔部の側壁が前記グラフェン膜および前記絶縁膜にて構成されている電子装置。 A substrate (2) having one surface (2a);
An insulating film (3) disposed on one surface of the substrate;
A graphene film (4) disposed on the insulating film;
An electronic device in which a current path is formed between a pair of electrodes (5a, 5b) disposed on one surface (4a) of the graphene film opposite to the insulating film side,
A hole (7) for exposing the insulating film is formed in the graphene film in a direction in which the substrate, the insulating film, and the graphene film are stacked;
An anti-peeling part (6) made of a material having higher adhesion to the insulating film than the graphene film is arranged in the hole.
The exfoliation preventing unit is integrated with the main body (6a) disposed in the hole while being in close contact with the insulating film exposed from the hole, and is in contact with one surface of the graphene film. A flange portion (6b);
The graphene film is sandwiched between the insulating film and the flange portion ,
The electronic device , wherein the hole is formed from the graphene film to the insulating film, and a sidewall of the hole is formed by the graphene film and the insulating film .
前記剥離防止部は、非導電性材料で構成されていると共に、前記本体部が前記基板と接触している請求項１に記載の電子装置。 The hole reaches the substrate from the graphene film through the insulating film,
2. The electronic device according to claim 1 , wherein the separation prevention unit is made of a non-conductive material, and the main body unit is in contact with the substrate. 3.
前記剥離防止部は、導電性材料で構成され、前記本体部が前記基板と離間している請求項１に記載の電子装置。 The hole is formed from the graphene film to an intermediate portion of the insulating film in the stacking direction,
2. The electronic device according to claim 1 , wherein the separation prevention unit is made of a conductive material, and the main body is separated from the substrate. 3.
前記孔部が前記厚肉部に形成されていると共に、前記本体部が前記絶縁膜のうちの前記厚肉部を構成する部分と密着している請求項３に記載の電子装置。 The insulating film has a thick part (3a) and a thin part (3b) whose length in the laminating direction is shorter than the thick part.
4. The electronic device according to claim 3 , wherein the hole is formed in the thick part, and the main body part is in close contact with a part of the insulating film that forms the thick part. 5.
前記基板の一面上に配置された絶縁膜（３）と、
前記絶縁膜上に配置されたグラフェン膜（４）と、を備え、
前記グラフェン膜のうちの前記絶縁膜側と反対側の一面（４ａ）上に配置された一対の電極（５ａ、５ｂ）の間に電流経路が構成される電子装置において、
前記グラフェン膜には、前記基板、前記絶縁膜、前記グラフェン膜の積層方向に、前記絶縁膜を露出させる孔部（７）が形成され、
前記孔部には、前記グラフェン膜より前記絶縁膜との密着性が高い材料で構成された剥離防止部（６）が配置されており、
前記剥離防止部は、前記孔部から露出する前記絶縁膜と密着する状態で当該孔部に配置される本体部（６ａ）と、前記本体部と一体化され、前記グラフェン膜の一面と接触するフランジ部（６ｂ）と、を有し、さらに、前記グラフェン膜のうちの前記電流経路を構成する部分と異なる部分に配置されており、
前記グラフェン膜は、前記絶縁膜と前記フランジ部とによって挟み込まれている電子装置。 A substrate (2) having one surface (2a);
An insulating film (3) disposed on one surface of the substrate;
A graphene film (4) disposed on the insulating film;
An electronic device in which a current path is formed between a pair of electrodes (5a, 5b) disposed on one surface (4a) of the graphene film opposite to the insulating film side,
A hole (7) for exposing the insulating film is formed in the graphene film in a direction in which the substrate, the insulating film, and the graphene film are stacked;
An anti-peeling part (6) made of a material having higher adhesion to the insulating film than the graphene film is arranged in the hole.
The exfoliation preventing unit is integrated with the main body (6a) disposed in the hole while being in close contact with the insulating film exposed from the hole, and is in contact with one surface of the graphene film. A flange portion (6b), and further disposed on a portion of the graphene film different from a portion constituting the current path,
The electronic device, wherein the graphene film is sandwiched between the insulating film and the flange.
前記基板の一面上に配置された絶縁膜（３）と、
前記絶縁膜上に配置されたグラフェン膜（４）と、を備え、
前記グラフェン膜のうちの前記絶縁膜側と反対側の一面（４ａ）上に配置された一対の電極（５ａ、５ｂ）の間に電流経路が構成される電子装置において、
前記グラフェン膜には、前記基板、前記絶縁膜、前記グラフェン膜の積層方向に、前記絶縁膜を露出させる孔部（７）が形成され、
前記孔部には、前記グラフェン膜より前記絶縁膜との密着性が高い材料で構成された剥離防止部（６）が配置されており、
前記剥離防止部は、前記孔部から露出する前記絶縁膜と密着する状態で当該孔部に配置される本体部（６ａ）と、前記本体部と一体化され、前記グラフェン膜の一面と接触するフランジ部（６ｂ）と、を有し、
前記グラフェン膜は、前記絶縁膜と前記フランジ部とによって挟み込まれており、
前記絶縁膜は、前記電流経路を構成する部分と対向する部分に凹部（９）が形成されている電子装置。 A substrate (2) having one surface (2a);
An insulating film (3) disposed on one surface of the substrate;
A graphene film (4) disposed on the insulating film;
An electronic device in which a current path is formed between a pair of electrodes (5a, 5b) disposed on one surface (4a) of the graphene film opposite to the insulating film side,
A hole (7) for exposing the insulating film is formed in the graphene film in a direction in which the substrate, the insulating film, and the graphene film are stacked;
An anti-peeling part (6) made of a material having higher adhesion to the insulating film than the graphene film is arranged in the hole.
The exfoliation preventing unit is integrated with the main body (6a) disposed in the hole while being in close contact with the insulating film exposed from the hole, and is in contact with one surface of the graphene film. A flange portion (6b);
The graphene film is sandwiched between the insulating film and the flange portion ,
The electronic device , wherein the insulating film has a concave portion (9) formed in a portion facing a portion forming the current path .
前記剥離防止部は、導電性材料で構成されている請求項９または１０に記載の電子装置。 The hole is formed only in the graphene film,
The electronic device according to claim 9 , wherein the separation preventing unit is made of a conductive material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016037900A JP6677017B2 (en) | 2016-02-29 | 2016-02-29 | Electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016037900A JP6677017B2 (en) | 2016-02-29 | 2016-02-29 | Electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017157630A JP2017157630A (en) | 2017-09-07 |
| JP6677017B2 true JP6677017B2 (en) | 2020-04-08 |
Family
ID=59810050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016037900A Active JP6677017B2 (en) | 2016-02-29 | 2016-02-29 | Electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6677017B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7196547B2 (en) * | 2018-11-08 | 2022-12-27 | 富士通株式会社 | Photodetector, optical sensor, and method for manufacturing photodetector |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5353009B2 (en) * | 2008-01-08 | 2013-11-27 | 富士通株式会社 | Semiconductor device manufacturing method and semiconductor device |
| US8772098B2 (en) * | 2012-06-15 | 2014-07-08 | International Business Machines Corporation | Transport conduits for contacts to graphene |
| JP6052730B2 (en) * | 2012-10-24 | 2016-12-27 | 国立研究開発法人産業技術総合研究所 | Electrode connection structure of graphene film |
| JP6268419B2 (en) * | 2013-04-03 | 2018-01-31 | 富士通株式会社 | Electronic device and manufacturing method thereof |
-
2016
- 2016-02-29 JP JP2016037900A patent/JP6677017B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017157630A (en) | 2017-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6293419B2 (en) | Electronic component and electronic component manufacturing method | |
| KR101379196B1 (en) | Multilayer capacitor | |
| JP7160594B2 (en) | Capacitor | |
| JP6731777B2 (en) | Chip capacitor | |
| JP2019201263A (en) | MEMS microphone | |
| CN110914973A (en) | Capacitor with a capacitor element | |
| JP5601072B2 (en) | Semiconductor device | |
| JP6788847B2 (en) | Capacitor | |
| JP6795327B2 (en) | Chip capacitor | |
| JP6677017B2 (en) | Electronic equipment | |
| JP2019029537A (en) | Capacitor | |
| WO2019107130A1 (en) | Capacitor | |
| JP2019204826A5 (en) | ||
| JP2016195160A (en) | Thin film capacitor | |
| US10199166B2 (en) | Capacitor | |
| US10978249B2 (en) | Thin-film device and method of manufacturing thin-film device | |
| US8836150B2 (en) | Semiconductor device | |
| JP6399270B1 (en) | Thin film device and method for manufacturing thin film device | |
| JP7193349B2 (en) | semiconductor equipment | |
| JP6819894B2 (en) | Electronic components | |
| US11271074B2 (en) | Capacitor and method for manufacturing the same | |
| WO2022239717A1 (en) | Semiconductor device | |
| US10642122B2 (en) | Flexible laminated structure and display | |
| JP6641935B2 (en) | Electronic components | |
| JP2016164914A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6677017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |