JP6674641B2 - 半導体製造方法 - Google Patents

Description

本発明は、半導体製造方法に関する。

ＣＭＯＳ構造を採用する場合、基板上に形成した非晶質シリコン膜や、非晶質シリコン膜にエキシマレーザを照射して形成した多結晶シリコン膜など（以下、被処理物という）にＮ型ドーパントイオン及びＰ型ドーパントイオンを注入する。この際、特許文献１のように、Ｎ型ドーパントイオンの注入時には、Ｎ型ドーパントイオンの注入領域以外にレジスト膜を形成し、Ｐ型ドーパントイオンの注入時には、Ｐ型ドーパントイオンの注入領域以外にレジスト膜を形成する。

具体的にレジスト膜を形成する工程は、まず被処理物を洗浄し、その被処理物にレジスト材料を塗布し、塗布したレジスト材料中の残留溶剤の蒸発や、レジスト材料及び被処理物の密着性の強化などを目的として熱処理する。
続いて、塗布したレジスト材料に対してＮ型ドーパントイオン注入用のフォトマスクを介して光を当てて感光させ、再び熱処理する。
その後、被処理物を現像液に漬けたり現像液をスプレー等で吹き付けるなどして、レジスト材料の軟化している部分を除去し、残留現象液の蒸発やレジストの硬化などを目的として再び熱処理することで、レジスト膜が形成される。

そして、Ｎ型ドーパントイオンの注入を終えた後は、レジスト膜を剥離液等で除去し、フォトマスクをＰ型ドーパントイオン用のものに替えて、再び上述したレジスト形成工程を行うことでＰ型ドーパントイオンの注入領域以外に新たなレジスト膜を形成する。

このように、レジスト形成工程には種々の作業が含まれており、１回のレジスト工程を行うにも手間や費用が多くかかるところ、上述したようにＮ型ドーパントイオンの注入時とＰ型ドーパントイオンの注入時とのそれぞれでレジスト形成工程を行うと、その手間や費用は非常に多くなる。

特開２００９−４９２４３号公報

そこで本発明は、レジスト形成工程の回数を削減することのできる半導体製造方法を提供することをその主たる課題とするものである。

本発明に係る半導体製造方法は、被処理物にイオンビームを照射して半導体を製造する半導体製造方法であって、前記被処理物に１又は複数の厚膜のレジスト層を形成するレジスト形成工程と、前記被処理物に対して斜めの第１方向から第１ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を前記レジスト層によって遮蔽する第１イオンビーム照射工程と、前記第１方向とは異なり、且つ、前記被処理物に対して斜めの第２方向から第２ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を前記レジスト層によって遮蔽する第２イオンビーム照射工程と、を備えることを特徴とする方法である。

このような半導体製造方法であれば、第１イオンビーム照射工程において、被処理物に対して斜めの第１方向から第１ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を厚膜のレジスト層によって遮蔽するので、このイオンビームが第２ドーパントイオンの注入領域に照射されることをレジスト層によって遮りつつ、該イオンビームを第１ドーパントイオンの注入領域に照射させることができる。
また、第２イオンビーム照射工程において、第１方向とは異なり、且つ、被処理物に対して斜めの第２方向から第２ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を厚膜のレジスト層によって遮蔽するので、このイオンビームが第１ドーパントイオンの注入領域に照射されることをレジスト層によって遮りつつ、該イオンビームを第２ドーパントイオンの注入領域に照射させることができる。
このように、上述した半導体製造方法によれば、１又は複数の厚膜のレジスト層を形成する１回のレジスト形成工程によって、第１ドーパントイオン及び第２ドーパントイオンをそれぞれの注入領域に注入することが可能になるので、従来の半導体製造方法に比べてレジスト形成工程の回数を削減することができる。

より具体的な実施態様としては、前記レジスト形成工程において、前記被処理物上の所定方向に沿って厚膜の第１レジスト層を形成するとともに、前記所定方向に沿って前記第１レジスト層と対向するように厚膜の第２レジスト層を形成し、前記第１イオンビーム照射工程において、前記第２レジスト層側から前記第１レジスト層側に向かって前記被処理物に対して斜め方向から前記第１ドーパントイオンを含むイオンビームを照射し、前記第２イオンビーム照射工程において、前記第１レジスト層側から前記第２レジスト層側に向かって前記被処理物に対して斜め方向から前記第２ドーパントイオンを含むイオンビームを照射する方法が挙げられる。

被処理物に対してイオンビームを斜め方向から照射するための作業を複雑化させないためには、第１イオンビーム照射工程における前記被処理物に対するイオンビームの照射角度と、第２イオンビーム照射工程における前記被処理物に対するイオンビームの照射角度とが同じであることが好ましい。

被処理物に対して斜め方向から照射されたイオンビームに対してレジスト層の膜厚が十分に厚かったとしても、イオンビームが所定方向にそって形成されたレジスト層の外側からレジスト層の脇を通ってレジスト層の内側に入り込むと、レジスト層で遮蔽すべき領域にイオンビームが照射されてしまう。
これを防ぐためには、前記第１レジスト層の前記所定方向に沿った長さが、前記第１ドーパントイオンの注入領域の前記所定方向に沿った長さよりも長いことや、前記第２レジスト層の前記所定方向に沿った長さが、前記第２ドーパントイオンの注入領域の前記所定方向に沿った長さよりも長いことが好ましい。

前記レジスト形成工程において、前記被処理物に設けられたゲート電極に沿って第３レジスト層を形成する場合、前記第３レジスト層の幅寸法ｔに対する膜厚Ｈの比率Ａが、前記被処理物に対する前記イオンビームの照射角度をθ、前記ゲート電極のゲート幅をＧＷ、前記ゲート電極の電極長をＧＬとした場合に、下記の式を満たすことが好ましい。
（ＧＷ×ｔａｎθ）／ｔ≦Ａ≦Ｈ／ＧＬ
これにより、第３レジスト層を、斜めに照射されたイオンビームを遮蔽する第１レジスト層と同時に形成する場合、Ｈ≧ＧＷ×ｔａｎθとなるので、第１レジスト層によってゲート幅ＧＷにイオンビームが照射されること防ぐことができ、且つ、ｔ≧ＧＬとなるので、第３レジスト層の幅寸法ｔがゲート長ＧＬよりも大きく、被処理物に例えば平面方向からイオンビームを照射することで第３レジスト層の下部にＬＤＤ構造を形成することができる。

このように構成した本発明によれば、従来の半導体製造方法に比べてレジスト形成工程の回数を削減することができる。

本実施形態のイオンビーム照射装置の構成を示す模式図。 同実施形態のチャネルの形成におけるレジスト形成工程を説明するための図。 同実施形態のチャネルの形成における第１イオンビーム照射工程を説明するための図。 同実施形態のチャネルの形成における第２イオンビーム照射工程を説明するための図。 同実施形態のゲート電極を形成する工程を説明するための図。 同実施形態のＬＤＤを形成する工程を説明するための図。 同実施形態のソース・ドレインの形成におけるレジスト形成工程を説明するための図。 同実施形態のレジスト層のアスペクト比を説明するための図。 同実施形態のソース・ドレインの形成における第１イオンビーム照射工程を説明するための図。 同実施形態のソース・ドレインの形成における第２イオンビーム照射工程を説明するための図。 同実施形態の半導体製造方法により製造されたＣＭＯＳの模式図。 変形実施形態の半導体製造方法を説明するための図。

本発明に係る半導体製造方法の一実施形態について図面を参照して説明する。

液晶表示装置や有機ＥＬ表示装置等のディスプレイ画像装置としては、アクティブマトリクス方式と呼ばれるものがあり、画素のスイッチングとしてはＴＦＴが用いられている。一方、駆動回路としては、ＩＣ等を外付けしてモジュール化されたものがあるが、これよりも小型化を図るべく、画素が形成されるガラス基板の周辺にＴＦＴを用いて駆動回路を形成することがある。
このようにＴＦＴを用いて駆動回路を形成する場合、ＴＦＴを非晶質シリコンで形成すると電子の移動度が不足する等の理由で十分な特性が得られないことがあることから、非晶質シリコンに替えて、低温多結晶シリコン（Low-temperature Poly Silicon：LTPS）を用いてＴＦＴを形成する場合があり、こうした駆動回路としてはトランジスタの駆動能力が高いＣＭＯＳ構造が採用されることがある。

本実施形態の半導体製造方法は、図１に示すように、イオンビーム照射装置１００を用いて例えばディスプレイに使われるＣＭＯＳ等の半導体を製造する方法である。

まずイオンビーム照射装置１００について簡単に説明すると、イオンビーム照射装置１００は、イオン源１０から引き出されたイオンビームを、質量分離器２０と分離スリット３０を通過させて所望のイオン種（ドーパントイオン）を選別した後、プラテンと称されるホルダ４０に保持されている被処理物Ｘに注入するものである。なお、イオンビーム照射装置１００としては、図示していないが、イオンビームを整形するためのレンズやイオンビームの進行方向を補正するステアリングコイルなどを備えていても良い。

次に、半導体製造方法について説明する。
本実施形態の半導体製造方法は、被処理物ＸにＮＭＯＳ及びＰＭＯＳを形成してＣＭＯＳを製造する方法であり、上述したイオンビーム照射装置１００により第１ドーパントイオン及び第２ドーパントイオンをそれぞれの注入領域に注入して、ＮＭＯＳ及びＰＭＯＳそれぞれのチャネルやソース・ドレインを形成する。
本実施形態の半導体製造方法では、チャネルを形成する過程でも、ソース・ドレインを形成する過程でも、被処理物Ｘにレジスト層を形成するレジスト形成工程、第１ドーパントイオンを注入する第１イオンビーム照射工程、及び第２ドーパントイオンを注入する第２イオンビーム照射工程が行われる。

以下では、第１ドーパントイオンをＰ型ドーパントイオンたるＢ^＋、第２ドーパントイオンをＮ型ドーパントイオンたるＰ^＋として説明する。
また、Ｂ^＋の注入領域を第１注入領域と呼び、Ｐ^＋の注入領域を第２注入領域と呼ぶ。

［チャネルの形成］
（Ａ）レジスト形成工程
まず、被処理物Ｘについて説明すると、本実施形態の被処理物Ｘは、図２に示すように、ガラス板や石英板などの基板Ｘ１にアモルファスシリコン（ａ−Ｓｉ）を堆積させ、そのａ−Ｓｉにエキシマレーザ等を照射して多結晶化させることでＰ−Ｓｉ膜を形成したものである。
そして、この被処理物Ｘ上にチャネル形成用第１レジスト層Ｒ１（以下、第１レジスト層Ｒ１という）及びチャネル形成用第２レジスト層Ｒ２（以下、第２レジスト層Ｒ２という）を形成する。なお、ａ−Ｓｉ膜の多結晶化は、後述する第１イオンビーム照射工程や第２イオンビーム照射工程を経て剥離液等で第１レジスト層Ｒ１及び第２レジスト層Ｒ２を除去したあとに行っても良い。

第１レジスト層Ｒ１は、チャネル形成用第１注入領域Ｓ１（以下、第１注入領域Ｓ１という）にＰ^＋（第２ドーパントイオン）を含むイオンビームが照射されることを防ぐものであり、第２レジスト層Ｒ２は、チャネル形成用第２注入領域Ｓ２（以下、第２注入領域Ｓ２という）にＢ^＋（第１ドーパントイオン）を含むイオンビームが照射されることを防ぐものである。

より具体的に説明すると、第１注入領域Ｓ１及び第２注入領域Ｓ２は、被処理物Ｘ上の互いに異なる位置に設定されており、ここでは被処理物Ｘ上に設定された所定方向（以下、図２の記載に合わせて左右方向という）に沿った一方側（左側）に例えば矩形状の第１注入領域Ｓ１が設定されるとともに、他方側（右側）に第１注入領域Ｓ１とは間を介して例えば矩形状の第２注入領域Ｓ２が設定されている。ここでは、第１注入領域Ｓ１がＮＭＯＳ側に設定されており、第２注入領域Ｓ２がＰＭＯＳ側に設定されている。なお、第１注入領域Ｓ１や第２注入領域Ｓ２は、矩形状に限らず適宜変更して構わないし、被処理物Ｘ上における第１注入領域Ｓ１や第２注入領域Ｓ２の位置も例えば上下方向にするなど種々変更して構わない。

そして、第１レジスト層Ｒ１は、第１注入領域Ｓ１の一辺に沿って形成されており、第２レジスト層Ｒ２は、第２注入領域Ｓ２における第１レジスト層Ｒ１と対向する側の一辺に形成されている。
より詳細には、第１レジスト層Ｒ１及び第２レジスト層Ｒ２は、上述した所定方向、すなわち左右方向に沿って延びるとともに、左右方向と直交する方向（以下、図２の記載に合わせて上下方向という）に対向している。ここでは、上下方向における下側に第１レジスト層Ｒ１が形成され、上側に第２レジスト層Ｒ２が形成されている。なお、第１レジスト層Ｒ１及び第２レジスト層Ｒ２は、必ずしも平行である必要はない。
また、被処理物Ｘの正面視において第１レジスト層Ｒ１の一部（右側）と第２レジスト層Ｒ２の一部（左側）とが重なり合っている。
なお、第１レジスト層Ｒ１及び第２レジスト層Ｒ２の配置は、図２では説明の便宜上、被処理物Ｘの縁に沿って図示したが、これに限らず被処理物Ｘ上の種々の位置に変更して構わない。

第１レジスト層Ｒ１や第２レジスト層Ｒ２を形成する手順は、背景技術において述べたように、まず被処理物Ｘを洗浄し、その被処理物Ｘに液状レジストやドライフィルムレジスト等のレジスト材料を塗布し、塗布したレジスト材料中の残留溶剤の蒸発や、レジスト材料及び被処理物Ｘの密着性の強化などを目的として熱処理する。
続いて、塗布したレジスト材料に対してフォトマスクを介して光を当てて感光させ、再び熱処理する。
その後、被処理物Ｘを現像液に漬けたり現像液をスプレー等で吹き付けるなどして、レジスト材料の軟化している部分を除去し、残留現象液の蒸発やレジストの硬化などを目的として再び熱処理することで、第１レジスト層Ｒ１や第２レジスト層Ｒ２が形成される。

本実施形態の第１レジスト層Ｒ１及び第２レジスト層Ｒ２は、共通のフォトマスクによって１回のレジスト形成工程で一度に形成される。つまり、本実施形態で用いられるフォトマスクは、第１レジスト層Ｒ１及び第２レジスト層Ｒ２を形成する両方の領域に一度に光を当てることができるように、或いは、第１レジスト層Ｒ１及び第２レジスト層Ｒ２を形成する両方の領域を一度にマスクできるように構成されている。

第１レジスト層Ｒ１及び第２レジスト層Ｒ２の膜厚は、イオンビームの照射を防ぐ非照射領域（第１レジスト層Ｒ１にとっては第１注入領域Ｓ１、第２レジスト層Ｒ２にとっては第２注入領域Ｓ２）の上下方向に沿った長さと、被処理物Ｘに対するイオンビームの注入角度とによって選択される必要がある。なお、第１レジスト層Ｒ１や第２レジスト層として膜厚が予め定められたものを用いる場合は、上述した非照射領域に応じてイオンビームの注入角度を調整すれば良い。
なお、説明の便宜上、以降の図３〜５の正面断面図では、第２レジスト層Ｒ２の記載は省略する。

（Ｂ）第１イオンビーム照射工程
第１イオンビーム照射工程は、図３に示すように、第１ドーパントイオンたるＢ^＋を第１注入領域Ｓ１に注入するための工程であり、ここではＮＭＯＳのチャネルを形成するための工程である。

具体的には、第２レジスト層Ｒ２側から第１レジスト層Ｒ１側に向かって被処理物Ｘの表面に対して斜め方向（請求項でいう第１方向）からＢ^＋を含むイオンビームを照射する。これにより、Ｂ^＋を含むイオンビームを第１注入領域Ｓ１に照射させつつ、このイオンビームが第２注入領域Ｓ２に照射されることを第２レジスト層Ｒ２によって遮ることができる。

ここでは、被処理物Ｘの表面に対するイオンビームの注入角度αを、このイオンビームが第２レジスト層Ｒ２によって遮られて第２注入領域Ｓ２に照射されない角度に設定してあるが、後述するようにＢ^＋が注入された領域の周縁部をエッチングして島状化することに鑑みれば、図３よりも注入角度αを大きくして（例えば４５度）、イオンビームが第２注入領域Ｓ２の下端部に照射されてしまっても構わない。このように注入角度を大きくしたほうが、イオンを同じ深さに注入しようとして場合に、イオンビームのエネルギーを小さくすることができる。

被処理物Ｘに対して斜め方向からイオンビームを照射するための方法としては、例えばホルダ４０であるプラテンの角度を変更したり、イオンビームの輸送経路を変更する方法がある。プラテンの角度を変更する場合は、チルト角やスイベル角を変更する方法や、プラテンに対する被処理物Ｘの搬送方向を変更する方法などが挙げられる。なお、チルト角及びスイベル角は、回転軸が互いに直交する方向であり、一例としてはイオンビームに対する被処理物Ｘのあおり方向がチルト角であり、首振り方向がスイベル角である。また、イオンビームの輸送経路を変更する場合は、イオンビームを被処理物Ｘに導くビームラインの構成自体を変更したり、電場や磁場を調整することでイオンビームの輸送経路を変更する方法などが挙げられる。

（Ｃ）第２イオンビーム照射工程
第２イオンビーム照射工程は、図４に示すように、第２ドーパントイオンたるＰ^＋を第２注入領域Ｓ２に注入するための工程であり、ここではＰＭＯＳのチャネルを形成するための工程である。

具体的には、第１レジスト層Ｒ１側から第２レジスト層Ｒ２側に向かって被処理物Ｘに対して斜め方向（請求項でいう第２方向）からＰ^＋を含むイオンビームを照射する。これにより、Ｐ^＋を含むイオンビームを第２注入領域Ｓ２に照射させつつ、このイオンビームが第１注入領域Ｓ１に照射されることを第１レジスト層Ｒ１によって遮ることができる。

ここでは、被処理物Ｘの表面に対するイオンビームの注入角度α’を、このイオンビームが第１レジスト層Ｒ１によって遮られて第１注入領域Ｓ１に照射されない角度に設定してあり、ここでは上述した第１イオンビーム照射工程と同じ角度に設定しているが、第１イオンビーム照射工程とは異なる角度でも良いし、図４よりも注入角度α’を大きくして（例えば４５度）も構わない。
なお、被処理物Ｘに対して斜め方向からイオンビームを照射するための方法としては、上述したような種々の方法を選択して構わない。

第１イオンビーム照射工程におけるイオンビームの照射方向と、第２イオンビーム照射工程におけるイオンビームの照射方向とは、互いに異なる方向であり、本実施形態では、平面視において互いに平行であって且つ逆向きにしてある。なお、後述するように第１注入領域Ｓ１や第２注入領域Ｓ２を島状化することに鑑みれば、各イオンビーム照射工程におけるイオンビームの照射方向は必ずしも平面視において平行でなくても良い。

［ゲート電極の形成］
上述したＢ^＋及びＰ^＋の注入後、剥離液等で第１レジスト層Ｒ１及び第２レジスト層Ｒ２を除去し、例えば被処理物Ｘをマスクして、図５に示すように、Ｂ^＋が注入された領域及びＰ^＋が注入された領域それぞれの周縁部をエッチングすることで、これらの領域を島状化する。
そして、島状化された各領域にゲート絶縁膜Ｚを介してＮＭＯＳのゲート電極Ｇ（Ｎ）及びＰＭＯＳのゲート電極Ｇ（Ｐ）を形成する。これにより、ＮＭＯＳのゲート電極Ｇ（Ｎ）の下方がＮＭＯＳのチャネルとなり、ＰＭＯＳのゲート電極Ｇ（Ｐ）の下方がＰＭＯＳのチャネルとなる。

［ソース・ドレインの形成］
次に、ＮＭＯＳのソース・ドレイン及びＰＭＯＳのソース・ドレインを形成する工程について説明する。ここでは、ＮＭＯＳのドレインにＬＤＤ（Lightly Doped Drain：低濃度不純物ドレイン）構造が形成されるＣＭＯＳの製造方法について説明するが、本発明に係る半導体製造方法は、ＬＤＤ構造が形成されたＣＭＯＳの製造に限られるものではない。

（Ａ）ＬＤＤ形成工程
まず、図６に示すように、ＮＭＯＳのドレインにＬＤＤ構造を形成すべく、Ｐ^＋を含むイオンビームを被処理物Ｘに対して上方から照射する。これにより、ＮＭＯＳ側及びＰＭＯＳ側それぞれにおいて、ゲート電極Ｇ（Ｎ）、Ｇ（Ｐ）の下部以外の部分にＰ^＋が注入される。この工程でＮＭＯＳ側に注入されたＰ^＋が後にＬＤＤ構造を形成することになる。

（Ｂ）レジスト形成工程
次に、図７に示すように、ソース・ドレイン形成用第１レジスト層ｒ１（以下、第１レジスト層ｒ１という）及びソース・ドレイン形成用第２レジスト層ｒ２（以下、第２レジスト層ｒ２という）を形成する。
第１レジスト層ｒ１は、ＰＭＯＳ側のソース・ドレイン形成用第１注入領域ｓ１（以下、第１注入領域ｓ１という）にＰ^＋（第２ドーパントイオン）を含むイオンビームが照射されることを防ぐものであり、第２レジスト層ｒ２は、ＮＭＯＳ側のソース・ドレイン形成用第２注入領域ｓ２（以下、第２注入領域ｓ２という）にＢ^＋（第１ドーパントイオン）を含むイオンビームが照射されることを防ぐものである。
なお、説明の便宜上、以降の図７〜１０の正面断面図では、第１レジスト層ｒ１の記載は省略する。

ソース・ドレインの形成において図７の正面断面図に示すように、第１注入領域ｓ１は、ＰＭＯＳ側の島状化された部分においてチャネルとなる部分よりも外側の領域であり、第２注入領域ｓ２は、正面断面図においてＮＭＯＳ側の島状化された部分においてチャネルとなる部分よりも外側の領域である。より具体的には、第１注入領域ｓ１は、ＰＭＯＳ側の島状化された部分のうちチャネルとなる部分以外の矩形状の領域であり、第２注入領域ｓ２は、ＮＭＯＳ側の島状化された部分のうちチャネル及びＬＤＤとなる部分以外の矩形状の領域である。

そして、チャネルの形成で説明した態様と同様に、第１レジスト層ｒ１は、第１注入領域ｓ１の一辺に沿って形成されており、第２レジスト層ｒ２は、第２注入領域ｓ２における第１レジスト層ｒ１と対向する側の一辺に形成されている。また、第１レジスト層ｒ１及び第２レジスト層ｒ２は、左右方向に沿って延びるとともに上下方向に対向しており、ここでは第１レジスト層ｒ１が上側に形成され、第２レジスト層ｒ２が下側に形成されている。

ソース・ドレインの形成においては、第１レジスト層ｒ１の左右方向に沿った長さが、第１注入領域ｓ１における第１レジスト層ｒ１に沿った長さ（左右方向に沿った長さ）よりも長く、第１注入領域ｓ１は第１レジスト層ｒ１の両端よりも内側に位置している。
また、第２レジスト層ｒ２も同様であり、第２レジスト層ｒ２の左右方向に沿った長さが、第２注入領域ｓ２における第２レジスト層ｒ２に沿った長さ（左右方向に沿った長さ）よりも長く、第２注入領域ｓ２は第２レジスト層ｒ２の両端よりも内側に位置している。

さらに本実施形態では、ＮＭＯＳのゲート電極Ｇ（Ｎ）に沿って第３レジスト層ｒ３を形成している。この第３レジスト層ｒ３は、ＬＤＤ構造を形成するためのものであり、その幅寸法がＮＭＯＳのゲート電極Ｇ（Ｎ）のゲート長よりも大きく、第２レジスト層ｒ２と一体的に形成されている。これにより、平面視においてＮＭＯＳのゲート電極Ｇ（Ｎ）の全体が第３レジスト層ｒ３によって覆われている。

第１レジスト層ｒ１や第２レジスト層ｒ２や第３レジストｒ３を形成する手順は、上述した通りであり詳細は省略するが、第１レジスト層ｒ１、第２レジスト層ｒ２及び第３レジストｒ３は、共通のフォトマスクによって１回のレジスト形成工程で一度に形成される。

第１レジスト層ｒ１や第２レジスト層ｒ２として必要な膜厚Ｈは、図８に示すように、ゲート電極Ｇのゲート幅ＧＷと、被処理物Ｘに対するイオンビームの注入角度θから算出され、具体的にはＨ≧ＧＷ×ｔａｎθである。なお、ゲート幅ｗは、ゲート電極Ｇにおけるチャネル上に位置する部分の長さであり、ソース・ドレイン間と直交する方向、すなわち上下方向の長さである。
例えば、図８に示すように、ゲート幅Ｗが２０μｍ、イオンビーム照射角度が４５度の場合は、第１レジスト層ｒ１や第２レジスト層ｒ２の膜厚Ｈとしては、２０μm以上が必要になる。

また、第３レジスト層ｒ３の幅寸法（線幅）ｔは、図８に示すように、ゲート長ＧＬ及びＬＤＤ長ＬＬの和と等しい必要があり、例えばゲート長３μｍ、ＬＤＤ長が片側１μｍの場合は、ゲート長と両側ＬＤＤを合わせて５μｍの第３レジスト層ｒ３の幅寸法ｔが必要になる。
なお、本実施形態の第１レジスト層ｒ１の膜厚と第２レジスト層ｒ２の膜厚と第３レジスト層ｒ３の膜厚とは一度に形成されるため同じ膜厚であることが望ましい。そのため、第３レジスト層ｒ３の幅寸法をｔとして場合に、レジスト層の幅寸法ｔに対する膜厚Ｈの比率（アスペクト比）Ａ＝Ｈ／ｔは、Ａ≧（ＧＷ×ｔａｎθ）／ｔを満たす必要がある。図８に示すように、例えば線幅５μｍ、膜厚２０μｍ以上を満たすためには、線幅に対する膜厚の比率Ａは４以上が必要になる。ただし、ゲート長やゲート幅、ＬＤＤ幅が変わればレジスト層として必要なアスペクト比も異なってくる。

このように、各レジスト層ｒ１〜ｒ３を一度に同じ膜厚で形成する場合、所望のゲート幅ＧＷ（ここでは２０μｍ）と、所望のＬＤＤ長ＬＬ（ここでは１μｍ×２）を得るためには、Ｈ≧ＧＷ×ｔａｎθ、且つ、Ａ≧（ＧＷ×ｔａｎθ）／ｔであり、つまり、各レジスト層ｒ１〜ｒ３のアスペクト比Ａが、（ＧＷ×ｔａｎθ）／ｔ≦Ａ≦Ｈ／ＧＬであれば良い。

（Ｃ）第１イオンビーム照射工程
第１イオンビーム照射工程は、図９に示すように、第１ドーパントイオンたるＢ^＋を第１注入領域ｓ１に注入するための工程であり、ここではＰＭＯＳのソース・ドレインを形成するための工程である。

具体的には、第２レジスト層ｒ２側から第１レジスト層ｒ１側に向かって被処理物Ｘに対して斜め方向（請求項でいう第１方向であるが、チャネル形成における第１方向とは同一である必要はない）からＢ^＋を含むイオンビームを照射する。これにより、Ｂ^＋を含むイオンビームを第１注入領域ｓ１に照射させつつ、このイオンビームが第２注入領域ｓ２に照射されることを第２レジスト層ｒ２によって遮ることができる。

ここでは、被処理物Ｘの表面に対するイオンビームの注入角度を、このイオンビームが第２レジスト層ｒ２によって遮られて第２注入領域ｓ２に照射されない角度に設定してあり、具体的には第２レジスト層ｒ２の膜厚をＨ２、第２注入領域ｓ２の上下方向長さつまりゲート電極Ｇのゲート幅をＷ２とすると、θ２＝ａｒｃｔａｎ（Ｈ２／Ｗ２）で表されるθ２以下であれば良く、ここでは４５度にしてある。
なお、被処理物Ｘに対して斜め方向からイオンビームを照射するための方法としては、上述した通り種々の方法を選択して構わない。

（Ｄ）第２イオンビーム照射工程
第２イオンビーム照射工程は、図１０に示すように、第２ドーパントイオンたるＰ^＋を第２注入領域ｓ２に注入するための工程であり、ここではＮＭＯＳのソース・ドレインを形成するための工程である。

具体的には、第１レジスト層ｒ１側から第２レジスト層ｒ２側に向かって被処理物Ｘに対して斜め方向（請求項でいう第２方向であるが、チャネル形成における第２方向とは同一である必要はない）からＰ^＋を含むイオンビームを照射する。これにより、Ｐ^＋を含むイオンビームを第２注入領域ｓ２に照射させつつ、このイオンビームが第１注入領域ｓ１に照射されることを第１レジスト層ｒ１によって遮ることができる。さらに本実施形態では、第３レジスト層ｒ３が、Ｐ^＋を含むイオンビームを遮蔽するので、ＮＭＯＳのドレインにおける第３レジスト層ｒ３の下部に位置する部分にはＰ^＋が注入されず、この部分がＬＤＤ構造として形成される。

ここでは、被処理物Ｘの表面に対するイオンビームの注入角度を、このイオンビームが第１レジスト層ｒ１によって遮られて第１注入領域ｓ１に照射されない角度に設定してあり、具体的には第１レジスト層ｒ１の膜厚をＨ１（本実施形態ではＨ２と同じ）、第１注入領域ｓ１の上下方向長さ、つまりゲート電極Ｇのゲート幅をＷ１とすると、θ１＝ａｒｃｔａｎ（Ｈ１／Ｗ１）で表されるθ１以下であれば良く、ここでは上述したソース・ドレイン工程における第１イオンビーム照射工程と同じ角度、すなわち４５度にしてある。なお、ソース・ドレイン工程における第１イオンビーム照射工程と異なる角度であっても構わない。
これにより、第１イオンビーム照射工程におけるイオンビームの照射方向と、第２イオンビーム照射工程におけるイオンビームの照射方向とは、被処理物Ｘの平面視において平行であって且つ逆向きである。
なお、被処理物Ｘに対して斜め方向からイオンビームを照射するための方法としては、上述した通り種々の方法を選択して構わない。

そして、剥離液等で第１レジスト層ｒ１及び第２レジスト層ｒ２を除去することで、図１１に示すように、ＬＤＤ構造が形成されたＣＭＯＳが製造される。

このような半導体製造方法であれば、チャネルを形成する過程において、第１レジスト層Ｒ１及び第２レジスト層Ｒ２を形成する１回のレジスト形成工程で、Ｂ^＋を第１注入領域Ｓ１に注入するとともに、Ｐ^＋を第２注入領域Ｓ２に注入することができ、従来の半導体製造方法に比べてレジスト形成工程の回数を削減することができる。

また、第１イオンビーム照射工程における被処理物Ｘに対するイオンビームの照射角度と、第２イオンビーム照射工程における被処理物Ｘに対するイオンビームの照射角度とを同じにしているので、被処理物Ｘに対してイオンビームを斜め方向から照射するための作業を複雑化させずに済む。

さらに、ソース・ドレインの形成において、第１レジスト層ｒ１の左右方向の長さが第１注入領域ｓ１の左右方向に沿った長さよりも長く、第２レジスト層ｒ２の左右方向の長さが第２注入領域ｓ２の左右方向に沿った長さよりも長いので、イオンビームに拡がりがあったとしても、イオンビームが第１レジスト層ｒ１や第２レジスト層ｒ２の左右方向外側から第１レジスト層ｒ１や第２レジスト層ｒ２の脇を通ってレジスト層の左右方向内側に入り込むことを防ぐことができる。

なお、本発明は前記実施形態に限られるものではない。

例えば前記実施形態では、第１ドーパントイオンがＢ^＋であり、第２ドーパントイオンがＰ^＋であったが、第１ドーパントイオン及び第２ドーパントイオンが、互いに異なる種類のＮ型ドーパントイオンであっても良いし、互いに異なる種類のＰ型ドーパントイオンであっても良い。
つまり、前記実施形態のようにＣＭＯＳを製造する場合のみならず、互いに異なる種類のドーパントイオンを互いに異なる注入領域に注入する場合であれば、本発明に係る半導体製造方法を適用することで、レジスト形成工程を削減することができる。
さらには、第１ドーパントイオン及び第２ドーパントイオンは、同じ種類のイオンであって、互いに異なるドーズ量であっても良い。このような場合も、第１ドーパントイオン及び第２ドーパントイオンを互いに異なる領域に注入する場合には、本発明の半導体製造方法を適用することで、レジスト形成工程を削減することができる。

前記実施形態では、チャネルの形成において、第１レジスト層Ｒ１及び第２レジスト層Ｒ２を形成していたが、図１２（ａ）に示すように、所定方向（ここでは上下方向）に沿って１つのレジスト層Ｒ１を形成して、その所定方向と直交する方向（ここでは左右方向）に沿った一方側から第１ドーパントイオンを含むイオンビームを照射し、他方側から第２ドーパントイオンを含むイオンビームを照射しても良い。

また、ソース・ドレインの形成においても、前記実施形態では第１レジスト層ｒ１及び第２レジスト層ｒ２を形成していたが、ＮＭＯＳ及びＰＭＯＳの配置によっては、図１２（ｂ）に示すように、ＮＭＯＳ側とＰＭＯＳ側との間に１つのレジスト層ｒを形成して、ＮＭＯＳ側からＮ型ドーパントイオンを含むイオンビームを照射し、ＰＭＯＳ側からＰ型ドーパントイオンを含むイオンビームを照射しても良い。

さらに、前記実施形態では第１イオンビーム照射工程におけるイオンビームの照射方向と、第２イオンビーム照射工程におけるイオンビームの照射方向とが、被処理物Ｘの平面視において平行であったが、例えばＮＭＯＳ及びＰＭＯＳの配置によっては、必ずしも平行である必要はなく、例えば図１２（ｃ）に示すように、互いに直交する方向であっても良い。

また、前記実施形態ではＮＭＯＳのドレインにＬＤＤ構造を形成していたが、ＰＭＯＳのドレインにＬＤＤ構造を形成しても良いし、前記実施形態におけるＬＤＤ形成工程を省略して、ＬＤＤ構造が形成されていないＣＭＯＳを製造しても良い。

さらに、チャネルの形成やソース・ドレインの形成において、前記実施形態ではＢ^＋を注入した後にＰ^＋を注入していたが、Ｐ^＋を注入した後にＢ^＋を注入しても良い。

加えて、前記実施形態の被処理物Ｘは、ガラス板や石英板にａ−Ｓｉ膜を形成したものであったが、被処理物Ｘとしては、例えばガラス基板上にポリイミド等の膜を形成したものであっても良い。これにより、ガラス基板からポリイミド等の膜を剥がすことで、フレキシブル性を有する膜上にＣＭＯＳ等を製造することができる。

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。

１００・・・イオンビーム照射装置
Ｘ・・・被処理物
Ｒ１、ｒ１・・・第１レジスト層
Ｒ２、ｒ２・・・第２レジスト層
Ｓ１、ｓ１・・・第１注入領域
Ｓ２、ｓ２・・・第２注入領域

Claims (7)

1. 被処理物にイオンビームを照射して半導体を製造する半導体製造方法であって、
   前記被処理物に１又は複数の厚膜の第１レジスト層及び第２レジスト層を形成するレジスト形成工程と、
   前記被処理物に対して斜めの第１方向から第１ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を前記第２レジスト層によって遮蔽する第１イオンビーム照射工程と、
   前記第１方向とは異なり、且つ、前記被処理物に対して斜めの第２方向から第２ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を前記第１レジスト層によって遮蔽する第２イオンビーム照射工程と、を備え、
   前記被処理物上に設定された所定方向の一方側に前記第１ドーパントイオンの注入領域である第１注入領域が設定されるとともに、前記所定方向の他方側に前記第２ドーパントイオンの注入領域である第２注入領域が設定されており、
   前記レジスト形成工程において、
   前記第１レジスト層を、前記被処理物上において、前記第１注入領域の前記所定方向と直交する方向における一方側に形成するとともに他方側には形成せず、
   前記第２レジスト層を、前記被処理物上において、前記第２注入領域の前記所定方向と直交する方向における一方側に形成することなく他方側に形成する半導体製造方法。
2. 前記レジスト形成工程において、前記被処理物上の所定方向に沿って厚膜の前記第１レジスト層を形成するとともに、前記所定方向に沿って前記第１レジスト層と対向するように厚膜の前記第２レジスト層を形成し、
   前記第１イオンビーム照射工程において、前記第２レジスト層側から前記第１レジスト層側に向かって前記被処理物に対して斜め方向から前記第１ドーパントイオンを含むイオンビームを照射し、
   前記第２イオンビーム照射工程において、前記第１レジスト層側から前記第２レジスト層側に向かって前記被処理物に対して斜め方向から前記第２ドーパントイオンを含むイオンビームを照射する請求項１記載の半導体製造方法。
3. 前記第１イオンビーム照射工程における前記被処理物に対するイオンビームの照射角度と、前記第２イオンビーム照射工程における前記被処理物に対するイオンビームの照射角度とが同じである請求項１又は２記載の半導体製造方法。
4. 前記第１レジスト層の前記所定方向に沿った長さが、第１ドーパントイオンの注入領域の前記所定方向に沿った長さよりも長い請求項２又は３記載の半導体製造方法。
5. 前記第２レジスト層の前記所定方向に沿った長さが、第２ドーパントイオンの注入領域の前記所定方向に沿った長さよりも長い請求項４記載の半導体製造方法。
6. 前記レジスト形成工程において、前記被処理物に設けられたゲート電極に沿って第３レジスト層を形成し、
   前記第３レジスト層の幅寸法ｔに対する膜厚Ｈの比率Ａが、前記被処理物に対する前記イオンビームの照射角度をθ、前記ゲート電極のゲート幅をＧＷ、前記ゲート電極の電極長をＧＬとした場合に、下記の式を満たす請求項１乃至５のうち何れか一項に記載の半導体製造方法。
   （ＧＷ×ｔａｎθ）／ｔ≦Ａ≦Ｈ／ＧＬ
7. 被処理物にイオンビームを照射して半導体を製造する半導体製造方法であって、
   前記被処理物に１又は複数の厚膜のレジスト層を形成するレジスト形成工程と、
   前記被処理物に対して斜めの第１方向から第１ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を前記レジスト層によって遮蔽する第１イオンビーム照射工程と、
   前記第１方向とは異なり、且つ、前記被処理物に対して斜めの第２方向から第２ドーパントイオンを含むイオンビームを照射するとともに、このイオンビームの一部を前記レジスト層によって遮蔽する第２イオンビーム照射工程と、を備え、
   前記レジスト形成工程において、前記被処理物に設けられたゲート電極に沿って第３レジスト層を形成し、
   前記第３レジスト層の幅寸法ｔに対する膜厚Ｈの比率Ａが、前記被処理物に対する前記イオンビームの照射角度をθ、前記ゲート電極のゲート幅をＧＷ、前記ゲート電極の電極長をＧＬとした場合に、下記の式を満たす請求項１乃至５のうち何れか一項に記載の半導体製造方法。
   （ＧＷ×ｔａｎθ）／ｔ≦Ａ≦Ｈ／ＧＬ