JP6671640B2 - Manufacturing method of epitaxial wafer - Google Patents

Manufacturing method of epitaxial wafer Download PDF

Info

Publication number
JP6671640B2
JP6671640B2 JP2016240524A JP2016240524A JP6671640B2 JP 6671640 B2 JP6671640 B2 JP 6671640B2 JP 2016240524 A JP2016240524 A JP 2016240524A JP 2016240524 A JP2016240524 A JP 2016240524A JP 6671640 B2 JP6671640 B2 JP 6671640B2
Authority
JP
Japan
Prior art keywords
mol
epitaxial
monosilane
source gas
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016240524A
Other languages
Japanese (ja)
Other versions
JP2018098323A (en
Inventor
一成 須田
一成 須田
小林 武史
武史 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016240524A priority Critical patent/JP6671640B2/en
Publication of JP2018098323A publication Critical patent/JP2018098323A/en
Application granted granted Critical
Publication of JP6671640B2 publication Critical patent/JP6671640B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法に関する。   The present invention relates to a method for manufacturing an epitaxial wafer.

シリコン単結晶基板の表面に気相成長法によりエピタキシャル層を形成したエピタキシャルウェーハが電子デバイスに広く使用されている。シリコン単結晶基板上にエピタキシャル層を成長する際に使用する原料ガスとしては、例えば、四塩化シリコン、トリクロロシラン、ジクロロシラン、モノシランの4種類が挙げられる。この中で工業的に使用されている原料ガスは、主にトリクロロシランである。また、一部では、ジクロロシラン、モノシランなどの低温でエピタキシャル層を気相成長させることが可能な原料ガスが用いられている。   2. Description of the Related Art An epitaxial wafer in which an epitaxial layer is formed on a surface of a silicon single crystal substrate by a vapor phase growth method is widely used in electronic devices. As a source gas used for growing an epitaxial layer on a silicon single crystal substrate, for example, four types of silicon tetrachloride, trichlorosilane, dichlorosilane, and monosilane are given. Among them, the raw material gas used industrially is mainly trichlorosilane. In some cases, a raw material gas such as dichlorosilane or monosilane, which can vapor-grow an epitaxial layer at a low temperature, is used.

原料ガスにジクロロシランを用いる場合は、800℃〜1100℃程度の成長温度にしてシリコン単結晶基板にエピタキシャル層を成長するのが一般的である。成長温度を800℃より低温にするとエピタキシャル層の成長速度が物足りなくなる。また、成長温度を1100℃より高温にすると原料ガスの気相反応(気相分解反応)が過剰となることでパーティクルが発生する。このパーティクルはエピタキシャル成長中にエピタキシャル層に取り込まれ、エピタキシャル層に結晶欠陥をもたらす。よって、成長温度を1100℃より高温とするとエピタキシャル層に生じる結晶欠陥(以下、「エピ欠陥」とする。)の数(以下、「エピ欠陥数」とする。)が増大する。また、原料ガスにジクロロシランを用いる場合にエピタキシャル成長をする炉内を200tоrrより高くすると、上記と同様に原料ガスの気相反応が過剰となり、エピ欠陥数が増大する。そのため、一般に炉内を、例えば、200tоrr以下に減圧させた状態にしなければならない。   When dichlorosilane is used as a source gas, an epitaxial layer is generally grown on a silicon single crystal substrate at a growth temperature of about 800 ° C. to 1100 ° C. If the growth temperature is lower than 800 ° C., the growth rate of the epitaxial layer becomes insufficient. When the growth temperature is higher than 1100 ° C., particles are generated due to an excessive gas phase reaction (gas phase decomposition reaction) of the raw material gas. These particles are taken into the epitaxial layer during the epitaxial growth, causing crystal defects in the epitaxial layer. Therefore, when the growth temperature is higher than 1100 ° C., the number of crystal defects (hereinafter, referred to as “epi defects”) generated in the epitaxial layer (hereinafter, referred to as “epi defects”) increases. Further, if the inside of a furnace for epitaxial growth is made higher than 200 torr when dichlorosilane is used as the source gas, the gas phase reaction of the source gas becomes excessive as described above, and the number of epi defects increases. Therefore, it is generally necessary to reduce the pressure in the furnace to, for example, 200 torr or less.

ジクロロシランはトリクロロシランより低温で分解するため、シリコン単結晶基板にエピタキシャル層を成長させる原料ガスにジクロロシランを用いると低温の成長温度でエピタキシャル層を成長することが可能である。このような低温でエピタキシャル層が成長したエピタキシャルウェーハにおいては、表面のヘイズレベルの低減、スリップの低減、及び汚染レベルの低減などの効果が期待できる。その一方で、ジクロロシランを原料ガスに用いて低温でエピタキシャル層を成長すると、エピタキシャル層の成長速度が低く、エピタキシャルウェーハの生産性が低下する。そこで、成長速度を高めるために、ジクロロシランを高濃度にしたり、エピタキシャル成長の成長温度を高温にしたりすることが考えられる。しかし、いずれも原料ガスの気相分解を促進させる傾向があるため、エピ欠陥数が増大する可能性がある。   Since dichlorosilane decomposes at a lower temperature than trichlorosilane, if dichlorosilane is used as a source gas for growing an epitaxial layer on a silicon single crystal substrate, the epitaxial layer can be grown at a low growth temperature. In an epitaxial wafer having an epitaxial layer grown at such a low temperature, effects such as a reduction in surface haze level, a reduction in slip, and a reduction in contamination level can be expected. On the other hand, if the epitaxial layer is grown at a low temperature using dichlorosilane as a source gas, the growth rate of the epitaxial layer is low, and the productivity of the epitaxial wafer is reduced. Therefore, in order to increase the growth rate, it is conceivable to increase the concentration of dichlorosilane or increase the growth temperature of epitaxial growth. However, all of them tend to promote the gas phase decomposition of the source gas, so that the number of epi defects may increase.

近年では、電子デバイスが微細化されており、測定可能なパーティクルの大きさが微小になっている。それに伴い、製品としてのエピタキシャルウェーハに要求される保証内容(製品保証の内容)が厳しくなっている。例えば、基準値を超える大きさのエピ欠陥及びエピ欠陥数がないことを保証する場合には、その基準値となるエピ欠陥の大きさとエピ欠陥数の値が小さくなる傾向にある。よって、上述のようにジクロロシランを高濃度にしたり、エピタキシャル成長の成長温度を高温にしたりするのでは、エピタキシャルウェーハの品質を現状より悪化させる可能性があり、ふさわしくない。そのため、ジクロロシランを原料ガスに用いたエピタキシャルウェーハの製造方法においては、エピタキシャルウェーハの品質の維持及び生産性の向上を両立させることが課題となっている。   In recent years, electronic devices have been miniaturized, and the size of particles that can be measured has been reduced. Accordingly, guarantee contents (contents of product guarantee) required for an epitaxial wafer as a product have become strict. For example, when assuring that there are no epi-defects and the number of epi-defects exceeding the reference value, the values of the epi-defect size and the number of epi-defects serving as the reference value tend to be small. Therefore, if the concentration of dichlorosilane is increased or the growth temperature of the epitaxial growth is increased as described above, the quality of the epitaxial wafer may be deteriorated from the current state, which is not suitable. Therefore, in a method of manufacturing an epitaxial wafer using dichlorosilane as a source gas, it is an issue to maintain the quality of the epitaxial wafer and to improve the productivity at the same time.

例えば、特許文献1には、トリクロロシラン及びジクロロシランの混合ガスを原料ガスにして低温の成長温度でエピタキシャル層を成長するエピタキシャルウェーハの製造方法が開示されている。特許文献1では、原料ガスに上記の混合ガスを用いることでウェーハのフラットネス品質を維持することが可能となる。そして、成長温度を低温にすることでヘイズレベルを低減することが可能となる。   For example, Patent Document 1 discloses a method for manufacturing an epitaxial wafer in which an epitaxial layer is grown at a low growth temperature using a mixed gas of trichlorosilane and dichlorosilane as a source gas. In Patent Document 1, it is possible to maintain the flatness quality of a wafer by using the above-mentioned mixed gas as a source gas. The haze level can be reduced by lowering the growth temperature.

また、例えば、特許文献2には、モノシラン及びジクロロシランの混合ガスを用いて選択エピタキシャル成長をする方法が開示されている。   Further, for example, Patent Document 2 discloses a method for performing selective epitaxial growth using a mixed gas of monosilane and dichlorosilane.

特許第5516158号公報Japanese Patent No. 5516158 特表2009−545884号公報JP-T-2009-545883

特許文献2では、混合ガスを用いることで選択エピタキシャル成長時の選択率を維持することを可能にしている。しかし、特許文献2では、選択エピタキシャル成長時の反応温度が800℃未満かつ原料ガス量が100sccm以下に限定されている。   In Patent Document 2, it is possible to maintain a selectivity during selective epitaxial growth by using a mixed gas. However, in Patent Document 2, the reaction temperature during selective epitaxial growth is limited to less than 800 ° C. and the amount of source gas is limited to 100 sccm or less.

本発明の課題は、エピタキシャル層の品質を維持することが可能となるとともにエピタキシャル層の成長速度を向上させることが可能となるエピタキシャルウェーハの製造方法を提供することにある。   An object of the present invention is to provide a method for manufacturing an epitaxial wafer, which can maintain the quality of an epitaxial layer and improve the growth rate of the epitaxial layer.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

本発明のエピタキシャルウェーハの製造方法は、
ジクロロシランとモノシランが混合したガスを原料ガスとしてシリコン単結晶基板にシリコンエピタキシャル層を気相成長する工程を備え、
気相成長する工程は、混合したガスにおけるモノシランの混合比率が3%以上50%未満である原料ガスを使用することを特徴とする。
The manufacturing method of the epitaxial wafer of the present invention,
The method comprises a step of vapor-phase growing a silicon epitaxial layer on a silicon single crystal substrate using a mixed gas of dichlorosilane and monosilane as a source gas,
The step of vapor phase growth is characterized by using a raw material gas in which the mixing ratio of monosilane in the mixed gas is 3% or more and less than 50%.

本発明のエピタキシャルウェーハの製造方法は、ジクロロシランとモノシランを混合したガスにおけるモノシランの混合比率が3%以上50%未満である原料ガスを用いてエピタキシャル成長をする。これにより、エピタキシャル層の品質を維持しつつエピタキシャル層の成長速度を向上させることが可能となる。これは、モノシランの混合比率を3%以上30%以下にするとより効果的となる。また、シリコン単結晶基板に供給する原料ガスは0.01mоl/min以上0.1mоl/min以下で供給すると、エピタキシャル層の品質を維持するとともに、エピタキシャル層の成長速度を向上させることができる。   In the method of manufacturing an epitaxial wafer according to the present invention, epitaxial growth is performed using a raw material gas in which a mixture ratio of monosilane in a mixed gas of dichlorosilane and monosilane is 3% or more and less than 50%. This makes it possible to improve the growth rate of the epitaxial layer while maintaining the quality of the epitaxial layer. This is more effective when the mixing ratio of monosilane is 3% or more and 30% or less. When the source gas supplied to the silicon single crystal substrate is supplied at 0.01 mol / min or more and 0.1 mol / min or less, the quality of the epitaxial layer can be maintained and the growth rate of the epitaxial layer can be improved.

実施例1及び比較例1においてジクロロシランとモノシランの混合ガスによりエピタキシャル層を成長した成長速度の増加率(ジクロロシランのみでエピタキシャル層を成長した場合の成長速度に対する増加率(%))を示した表。In Example 1 and Comparative Example 1, the rate of increase in the growth rate of growing the epitaxial layer with the mixed gas of dichlorosilane and monosilane (the rate of increase (%) with respect to the growth rate when the epitaxial layer was grown only with dichlorosilane) was shown. table. 実施例2及び比較例2においてジクロロシランとモノシランの混合比率を変えて作製したエピタキシャルウェーハに生じたエピ欠陥数(個/ウェーハ)を示す表。9 is a table showing the number of epi-defects (pieces / wafer) generated in epitaxial wafers manufactured in Example 2 and Comparative Example 2 by changing the mixing ratio of dichlorosilane and monosilane. 実施例3及び比較例3において原料ガスの量(mоl/min)を変えて作製したエピタキシャルウェーハに生じたエピ欠陥数(個/ウェーハ)を示す表。9 is a table showing the number of epi-defects (pieces / wafer) generated in epitaxial wafers manufactured in Example 3 and Comparative Example 3 by changing the amount of raw material gas (mol / min).

以下、本発明のエピタキシャルウェーハの製造方法の一例として、シリコン単結晶基板にシリコンエピタキシャル層を成長してシリコンエピタキシャルウェーハを製造する方法を説明する。以下の説明においては、シリコン単結晶インゴットから切り出して所定の処理がされた基板に気相成長をする周知の枚葉式の気相成長装置を使用してエピタキシャルウェーハを製造する方法を説明する。   Hereinafter, as an example of the method of manufacturing an epitaxial wafer of the present invention, a method of manufacturing a silicon epitaxial wafer by growing a silicon epitaxial layer on a silicon single crystal substrate will be described. In the following description, a method of manufacturing an epitaxial wafer using a well-known single-wafer-type vapor-phase growth apparatus that performs a vapor-phase growth on a substrate cut out from a silicon single crystal ingot and subjected to predetermined processing will be described.

周知の気相成長装置によりシリコンエピタキシャルウェーハを製造するにはエピタキシャル層を成長させる成長用基板となるシリコン単結晶基板(以下、「基板W」とする。)を作製する。例えば、石英るつぼに多結晶シリコンと抵抗率を調整するためにドーパントを入れて溶融させた溶融液の液面に種結晶シリコン棒を漬けて引き上げてシリコン単結晶インゴットを作製する。次に、作製したシリコン単結晶インゴットを切り出し、切り出したウェーハに粗研磨、エッチング、研磨などを施して表面に鏡面加工がされた状態の基板Wを作製する。   In order to manufacture a silicon epitaxial wafer by a known vapor phase growth apparatus, a silicon single crystal substrate (hereinafter, referred to as “substrate W”) to be a growth substrate on which an epitaxial layer is grown is prepared. For example, a silicon single crystal ingot is produced by immersing a seed crystal silicon rod in a liquid surface of a melt obtained by adding a dopant to a quartz crucible and adjusting the resistivity with polycrystalline silicon, and pulling the silicon single crystal ingot. Next, the manufactured silicon single crystal ingot is cut out, and the cut out wafer is subjected to rough polishing, etching, polishing, or the like, to manufacture a substrate W whose surface is mirror-finished.

作製された基板Wは周知の気相成長装置に搬送される。気相成長装置により基板Wの主表面上にエピタキシャル層が気相成長される(成長工程)。成長工程では、基板Wの主表面上に原料ガスを供給してエピタキシャル層を成長する。原料ガスとしては、ジクロロシランとモノシランを混合した混合ガスが用いられる。混合ガス中におけるモノシランの割合は3%以上50%未満である。具体的には、混合ガス全体を100%とした場合に、モノシランの割合(混合比率)が3%以上50%未満である。好ましくは、モノシランの混合比率は3%以上30%以下である。また、成長工程中に基板Wに供給される原料ガスの量は、0.01mоl/min以上0.1mоl/min以下である。好ましくは、原料ガスの量は、0.05mоl/min以上0.1mоl/min以下である。成長工程においては、原料ガスとともに、原料ガスを希釈化するキャリアガスとドーパントガスを800℃以上〜1100℃以下に加熱された基板Wに供給して基板Wにエピタキシャル層を成長する。このようにして基板Wにエピタキシャル層を成長し、シリコンエピタキシャルウェーハが製造される。   The manufactured substrate W is transferred to a known vapor phase growth apparatus. An epitaxial layer is vapor-phase grown on the main surface of the substrate W by a vapor-phase growth apparatus (growth step). In the growth step, a source gas is supplied onto the main surface of the substrate W to grow an epitaxial layer. As the raw material gas, a mixed gas obtained by mixing dichlorosilane and monosilane is used. The proportion of monosilane in the mixed gas is at least 3% and less than 50%. Specifically, assuming that the entire mixed gas is 100%, the ratio (mixing ratio) of monosilane is 3% or more and less than 50%. Preferably, the mixing ratio of monosilane is 3% or more and 30% or less. Further, the amount of the source gas supplied to the substrate W during the growth step is 0.01 mol / min or more and 0.1 mol / min or less. Preferably, the amount of the source gas is 0.05 mol / min or more and 0.1 mol / min or less. In the growth step, a carrier gas for diluting the source gas and a dopant gas are supplied to the substrate W heated to 800 ° C. or higher and 1100 ° C. or lower together with the source gas to grow an epitaxial layer on the substrate W. Thus, an epitaxial layer is grown on the substrate W, and a silicon epitaxial wafer is manufactured.

以上、基板Wにエピタキシャル層を成長してエピタキシャルウェーハを製造する一連の流れを説明した。本実施態様では、成長工程で基板W上にエピタキシャル層を成長させる原料ガスにジクロロシランとモノシランを混合したガスを用いる。具体的には、ガス全体を100%とした場合に、モノシランの割合が3%以上50%未満となる原料ガスを用いる。これにより原料ガスにジクロロシランのみを使用する場合よりも基板W上に成長するエピタキシャル層の成長速度を向上させることが可能になる。そして、原料ガスにジクロロシランのみを用いた場合と同じような品質となるエピタキシャルウェーハを製造することが可能となる。   In the above, a series of flows for manufacturing an epitaxial wafer by growing an epitaxial layer on the substrate W has been described. In this embodiment, a gas obtained by mixing dichlorosilane and monosilane is used as a source gas for growing an epitaxial layer on the substrate W in the growth step. Specifically, a raw material gas is used in which the ratio of monosilane is 3% or more and less than 50% when the entire gas is 100%. This makes it possible to improve the growth rate of the epitaxial layer grown on the substrate W as compared with the case where only dichlorosilane is used as the source gas. Then, it becomes possible to manufacture an epitaxial wafer having the same quality as when only dichlorosilane is used as the source gas.

本発明の効果を確認するために以下の実験を行った。以下、実施例及び比較例を挙げて本発明を具体的に説明するが、これらは本発明を限定するものではない。   The following experiment was performed to confirm the effects of the present invention. Hereinafter, the present invention will be described specifically with reference to Examples and Comparative Examples, but these do not limit the present invention.

(実施例)
実施例では複数の基板Wとして、直径300mm、結晶面方位(100)、導電型P型のシリコン単結晶ウェーハを用意した。続いて、枚葉式の周知の気相成長装置により用意した基板Wにエピタキシャル層を成長してエピタキシャルウェーハを作製した。
(Example)
In the example, as the plurality of substrates W, a P-type silicon single crystal wafer having a diameter of 300 mm, a crystal plane orientation (100), and a conductivity type was prepared. Subsequently, an epitaxial layer was grown on the substrate W prepared by a known single-wafer-type vapor-phase growth apparatus to produce an epitaxial wafer.

実施例1では、作製されたエピタキシャルウェーハからエピタキシャル層の成長速度Vを算出した。具体的には、作製したエピタキシャルウェーハからエピタキシャル層の膜厚を測定し、測定した膜厚をエピタキシャル層の成長(成膜)時間で除法した値を成長速度Vとして算出した。また、原料ガスにジクロロシランのみを用いること以外は上記と同様に成長したエピタキシャル層の成長速度(基準値)を算出した。そして、その基準値に対して上記の成長速度Vの増加率(%)を算出した。なお、成長速度Vを算出するのに必要となるエピタキシャル層の膜厚は、フーリエ変換赤外分光法(FT−IR(Fourier Transform InfraRed)法)を用いて測定した。   In Example 1, the growth rate V of the epitaxial layer was calculated from the manufactured epitaxial wafer. Specifically, the film thickness of the epitaxial layer was measured from the manufactured epitaxial wafer, and the value obtained by dividing the measured film thickness by the growth (film formation) time of the epitaxial layer was calculated as the growth rate V. Further, the growth rate (reference value) of the epitaxial layer grown in the same manner as described above except that only dichlorosilane was used as the source gas was calculated. Then, an increase rate (%) of the growth rate V was calculated with respect to the reference value. The thickness of the epitaxial layer required to calculate the growth rate V was measured by using Fourier transform infrared spectroscopy (FT-IR (Fourier Transform InfraRed)).

実施例1では、ジクロロシランとモノシランの混合ガス(原料ガス)中におけるモノシランの混合比率を変えるとともに、成長工程中に供給する原料ガス量を変えてエピタキシャル層を成長してエピタキシャルウェーハを作製し、各エピタキシャルウェーハからエピタキシャル層の成長速度Vの増加率(%)を算出した。具体的には、原料ガス中におけるモノシランの混合比率を3%、10%、30%、50%の4通りにし、原料ガスの量を0.01mоl/min、0.05mоl/min、0.10mоl/minの3通りにし、計12通りの条件でエピタキシャルウェーハを作製し、成長速度Vの増加率(%)を算出した。   In Example 1, while changing the mixing ratio of monosilane in the mixed gas (source gas) of dichlorosilane and monosilane, and changing the amount of source gas supplied during the growth step, the epitaxial layer was grown to produce an epitaxial wafer, The growth rate (%) of the growth rate V of the epitaxial layer was calculated from each epitaxial wafer. More specifically, the mixing ratio of monosilane in the raw material gas is set to 4 types of 3%, 10%, 30%, and 50%, and the amount of the raw material gas is set to 0.01 mol / min, 0.05 mol / min, 0.10 mol. / Min, and an epitaxial wafer was manufactured under a total of 12 conditions, and the increase rate (%) of the growth rate V was calculated.

実施例2及び3では、実施例1と同様にして作製した各エピタキシャルウェーハのエピタキシャル層に生じた結晶欠陥(エピ欠陥)を評価した。具体的には、KLA Tencor社製のパーティクルカウンタSP2のDCO(Darkfield Composite Oblique)モード46nmupによりエピ欠陥を評価した(46nm以上の大きさのものをエピ欠陥として評価した)。   In Examples 2 and 3, crystal defects (epi defects) generated in the epitaxial layer of each epitaxial wafer manufactured in the same manner as in Example 1 were evaluated. Specifically, the epi-defect was evaluated in a DCO (Darkfield Composite Oblique) mode of 46 nmup of a particle counter SP2 manufactured by KLA Tencor, Inc. (Epi-defects having a size of 46 nm or more were evaluated).

実施例2では、原料ガスの量を0.05mоl/minに固定して原料ガス中のモノシランの混合比率を3%、10%、30%、50%の各比率でそれぞれ複数枚のエピタキシャルウェーハを作製した。そして、作製した各エピタキシャルウェーハのエピ欠陥を評価し、各混合比率におけるエピ欠陥数(個/ウェーハ)の平均を算出した。   In Example 2, the amount of the source gas was fixed at 0.05 mol / min, and the mixing ratio of monosilane in the source gas was 3%, 10%, 30%, and 50%. Produced. Then, the epi-defects of each of the produced epitaxial wafers were evaluated, and the average of the number of epi-defects (pieces / wafer) at each mixing ratio was calculated.

実施例3では、原料ガス中のモノシランの混合比率を10%に固定して原料ガスの量を0.01mоl/min、0.05mоl/min、0.10mоl/minの各量でそれぞれ複数枚のエピタキシャルウェーハを作製した。そして、作製した各エピタキシャルウェーハのエピ欠陥を評価し、原料ガスにおける各量におけるエピ欠陥数(個/ウェーハ)の平均を算出した。   In Example 3, the mixing ratio of monosilane in the source gas was fixed at 10%, and the amount of the source gas was 0.01 mol / min, 0.05 mol / min, and 0.10 mol / min. An epitaxial wafer was produced. Then, the epi-defects of each of the manufactured epitaxial wafers were evaluated, and the average of the number of epi-defects (pieces / wafer) in each amount in the source gas was calculated.

(比較例)
比較例1では、原料ガスの量を0.005mоl/minに固定して原料ガス中のモノシランの混合比率を3%、10%、30%、50%の各比率にする以外は実施例1と同様にエピタキシャルウェーハを作製した。そして、実施例1と同様に各エピタキシャルウェーハから成長速度の増加率(%)を算出した。また、比較例1では、モノシランの混合比率を1%に固定して原料ガスの量を0.005mоl/min、0.01mоl/min、0.05mоl/min、0.10mоl/minの各量にしてエピタキシャルウェーハを作製した。そして、実施例1と同様に各エピタキシャルウェーハから成長速度の増加率(%)を算出した。
(Comparative example)
Comparative Example 1 was the same as Example 1 except that the amount of the source gas was fixed at 0.005 mol / min and the mixing ratio of monosilane in the source gas was 3%, 10%, 30%, and 50%. Similarly, an epitaxial wafer was prepared. Then, the growth rate (%) of the growth rate was calculated from each epitaxial wafer in the same manner as in Example 1. In Comparative Example 1, the mixing ratio of monosilane was fixed at 1%, and the amount of the raw material gas was adjusted to 0.005 mol / min, 0.01 mol / min, 0.05 mol / min, and 0.10 mol / min. Thus, an epitaxial wafer was manufactured. Then, the growth rate (%) of the growth rate was calculated from each epitaxial wafer in the same manner as in Example 1.

比較例2では、原料ガス中のモノシランの混合比率を60%にする以外は実施例2と同様にして複数枚のエピタキシャルウェーハを作製した。そして、作製した各エピタキシャルウェーハのエピ欠陥を評価し、エピ欠陥数(個/ウェーハ)の平均を算出した。なお、以下において「(個/ウェーハ)」を「(個)」とする。   In Comparative Example 2, a plurality of epitaxial wafers were produced in the same manner as in Example 2 except that the mixing ratio of monosilane in the source gas was changed to 60%. Then, the epi-defects of each manufactured epitaxial wafer were evaluated, and the average of the number of epi-defects (pieces / wafer) was calculated. In the following, “(pieces / wafer)” is referred to as “(pieces)”.

比較例3では、原料ガスの量を0.2mоl/minに固定する以外は実施例3と同様にして複数枚のエピタキシャルウェーハを作製した。そして、作製した各エピタキシャルウェーハのエピ欠陥を評価し、エピ欠陥数(個)の平均を算出した。   In Comparative Example 3, a plurality of epitaxial wafers were produced in the same manner as in Example 3 except that the amount of the source gas was fixed at 0.2 mol / min. Then, the epi-defects of each of the produced epitaxial wafers were evaluated, and the average of the number of epi-defects was calculated.

実施例1及び比較例1における成長速度の増加率(%)が図1に示される。実施例1の増加率(%)が符号E1で示され、比較例1の増加率(%)が符号C1で示される。実施例1では、原料ガスの量を0.01mоl/minに固定した場合における成長速度の増加率(%)は、モノシランの混合比率3%、10%、30%、50%の順に5.1%、15.0%、45.0%、75.0%となった。同様に原料ガスの量を0.05mоl/minに固定した場合は、5.6%、15.7%、47.1%、78.6%となり、原料ガスの量を0.10mоl/minに固定した場合は、5.8%、18.0%、54.0%、90.0%となった。それに対し、比較例1では、原料ガスの量を0.005mоl/minに固定した場合における成長速度の増加率(%)は、モノシランの混合比率1%、3%、10%、30%、50%の順に0.0%、0.1%、0.3%、0.7%、1.7%となった。また、モノシランの混合比率を1%に固定した場合における成長速度の増加率(%)は、原料ガスの量0.01mоl/min、0.05mоl/min、0.10mоl/minの順に1.5%、1.6%、1.8%となった。したがって、原料ガスの量が0.01mоl/min以上0.1mоl/min以下、かつ、モノシランの混合比率が3%以上50%以下(又は未満)の範囲において成長速度の増加率(%)が5%以上となった。よって、このような条件でエピタキシャル層を成長することにより、原料ガスにジクロロシランのみを用いる場合に比べてエピタキシャル層の成長速度を向上させることができた。   FIG. 1 shows the increase rate (%) of the growth rate in Example 1 and Comparative Example 1. The increase rate (%) of the first embodiment is indicated by reference sign E1, and the increase rate (%) of the comparative example 1 is indicated by reference sign C1. In Example 1, when the amount of the source gas was fixed at 0.01 mol / min, the growth rate (%) of the growth rate was 5.1 in the order of 3%, 10%, 30%, and 50% of the monosilane mixture ratio. %, 15.0%, 45.0%, and 75.0%. Similarly, when the amount of the source gas is fixed at 0.05 mol / min, the amount becomes 5.6%, 15.7%, 47.1%, and 78.6%, and the amount of the source gas becomes 0.10 mol / min. When fixed, they were 5.8%, 18.0%, 54.0%, and 90.0%. On the other hand, in Comparative Example 1, when the amount of the raw material gas was fixed at 0.005 mol / min, the growth rate (%) of the growth rate was 1%, 3%, 10%, 30%, 50% %, In order of 0.0%, 0.1%, 0.3%, 0.7% and 1.7%. When the mixing ratio of monosilane is fixed to 1%, the growth rate (%) of the growth rate is 1.5 mol / min, 0.05 mol / min, and 0.10 mol / min in the order of the raw material gas amount. %, 1.6% and 1.8%. Therefore, when the amount of the source gas is 0.01 mol / min or more and 0.1 mol / min or less and the mixing ratio of monosilane is 3% or more and 50% or less (or less), the rate of increase (%) of the growth rate is 5%. % Or more. Therefore, by growing the epitaxial layer under such conditions, the growth rate of the epitaxial layer could be improved as compared with the case where only dichlorosilane was used as the source gas.

実施例2及び比較例2におけるエピ欠陥数(個)が図2に示される。実施例2のエピ欠陥数(個)が符号E2で示され、比較例2のエピ欠陥数(個)が符号C2で示される。実施例2では、原料ガスの量を0.05mоl/minに固定した場合におけるエピ欠陥数(個)は、モノシランの混合比率3%、10%、30%、50%の順に3.1(個)、2.5(個)、2.7(個)、8.4(個)となった。それに対し、実施例2のモノシランの混合比率を60%にした比較例2では、エピ欠陥数(個)は26.3(個)となった。そのため、原料ガスの量が0.05mоl/minにおいてモノシランの混合比率を3%以上50%以下(又は未満)にすることで、エピ欠陥数を10(個)以下にすることができる。同様にモノシランの混合比率を3%以上30%以下にすることで、エピ欠陥数を4(個)以下にすることができる。したがって、モノシランの混合比率が50%以下(又は未満)にすることで、エピタキシャルウェーハの品質を維持することが可能である。   FIG. 2 shows the number of epi defects (number) in Example 2 and Comparative Example 2. The number of epi-defects (pieces) of Example 2 is indicated by reference sign E2, and the number of epi-defects (pieces) of Comparative Example 2 is indicated by sign C2. In Example 2, when the amount of the source gas was fixed at 0.05 mol / min, the number of epi defects (pieces) was 3.1 (pieces) in the order of 3%, 10%, 30%, and 50% of monosilane. ), 2.5 (pieces), 2.7 (pieces), and 8.4 (pieces). In contrast, in Comparative Example 2 in which the mixing ratio of monosilane in Example 2 was 60%, the number of epi defects (pieces) was 26.3 (pieces). Therefore, when the amount of the source gas is 0.05 mol / min, the number of epi defects can be reduced to 10 (pieces) or less by adjusting the mixing ratio of monosilane to 3% or more and 50% or less (or less). Similarly, by setting the mixing ratio of monosilane to 3% or more and 30% or less, the number of epi defects can be reduced to 4 (pieces) or less. Therefore, by setting the mixing ratio of monosilane to 50% or less (or less), it is possible to maintain the quality of the epitaxial wafer.

実施例3及び比較例3におけるエピ欠陥数(個)が図3に示される。実施例3のエピ欠陥数(個)が符号E3で示され、比較例3のエピ欠陥数(個)が符号C3で示される。実施例3では、モノシランの混合比率を10%に固定した場合におけるエピ欠陥数(個)は、原料ガスの量0.01mоl/min、0.05mоl/min、0.1mоl/minの順に3.0(個)、2.5(個)、2.4(個)となった。それに対し、実施例3の原料ガスの量を0.2mоl/minにした比較例3では、エピ欠陥数は12.5(個)となった。そのため、原料ガス中のモノシランの混合比率が10%において、原料ガスの量を0.01mоl/min以上0.1mоl/min以下にすることで、エピ欠陥の個数を10個以下にすることができ、エピタキシャルウェーハの品質を維持することが可能である。   FIG. 3 shows the number (number) of epi defects in Example 3 and Comparative Example 3. The number (number) of epi-defects in Example 3 is indicated by reference numeral E3, and the number (number) of epi-defects in Comparative Example 3 is indicated by reference numeral C3. In Example 3, when the mixing ratio of monosilane was fixed at 10%, the number of epi-defects (pieces) was 3. mol / min of raw material gas, 0.05 mol / min, and 0.1 mol / min in this order. 0 (pieces), 2.5 (pieces), and 2.4 (pieces). On the other hand, in Comparative Example 3 in which the amount of the source gas in Example 3 was 0.2 mol / min, the number of epi defects was 12.5 (pieces). Therefore, when the mixing ratio of monosilane in the source gas is 10%, the number of epi defects can be reduced to 10 or less by adjusting the amount of the source gas to 0.01 mol / min or more and 0.1 mol / min or less. It is possible to maintain the quality of the epitaxial wafer.

以上、本発明の実施例を説明したが、本発明はその具体的な記載に限定されることなく、例示した構成等を技術的に矛盾のない範囲で適宜組み合わせて実施することも可能であるし、またある要素、処理を周知の形態に置き換えて実施することもできる。   As described above, the embodiments of the present invention have been described. However, the present invention is not limited to the specific description, and may be implemented by appropriately combining the exemplified configurations within a technically consistent range. In addition, some elements and processes may be replaced with a well-known mode for implementation.

W 基板   W substrate

Claims (3)

ジクロロシランとモノシランが混合したガスを原料ガスとしてシリコン単結晶基板にシリコンエピタキシャル層を気相成長する工程を備え、
前記気相成長する工程は、前記混合したガスにおける前記モノシランの混合比率が3%以上30以下あり、0.01mоl/min以上0.1mоl/min以下の前記原料ガスを前記シリコン単結晶基板に供給することを特徴とするエピタキシャルウェーハの製造方法。
The method comprises a step of vapor-phase growing a silicon epitaxial layer on a silicon single crystal substrate using a mixed gas of dichlorosilane and monosilane as a source gas,
In the vapor phase growing step, the raw material gas in which the mixing ratio of the monosilane in the mixed gas is 3% or more and 30 % or less and 0.01 mol / min or more and 0.1 mol / min or less is mixed with the silicon single crystal substrate. A method for producing an epitaxial wafer.
前記気相成長する工程は、前記混合したガスにおける前記モノシランの混合比率が10%以上30%以下である前記原料ガスを使用する請求項1に記載のエピタキシャルウェーハの製造方法。 2. The method of claim 1, wherein the vapor-phase growing step uses the source gas having a mixing ratio of the monosilane in the mixed gas of 10 % or more and 30% or less. 3. 前記気相成長する工程は、0.05mоl/min以上0.1mоl/min以下の前記原料ガスを前記シリコン単結晶基板に供給する請求項1又は2に記載のエピタキシャルウェーハの製造方法。 3. The method of manufacturing an epitaxial wafer according to claim 1, wherein, in the step of vapor-phase growing, the raw material gas of 0.05 mol / min or more and 0.1 mol / min or less is supplied to the silicon single crystal substrate. 4.
JP2016240524A 2016-12-12 2016-12-12 Manufacturing method of epitaxial wafer Active JP6671640B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016240524A JP6671640B2 (en) 2016-12-12 2016-12-12 Manufacturing method of epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016240524A JP6671640B2 (en) 2016-12-12 2016-12-12 Manufacturing method of epitaxial wafer

Publications (2)

Publication Number Publication Date
JP2018098323A JP2018098323A (en) 2018-06-21
JP6671640B2 true JP6671640B2 (en) 2020-03-25

Family

ID=62633828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016240524A Active JP6671640B2 (en) 2016-12-12 2016-12-12 Manufacturing method of epitaxial wafer

Country Status (1)

Country Link
JP (1) JP6671640B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141344A (en) 2018-05-22 2021-09-16 株式会社Nttドコモ base station
JP7484808B2 (en) 2021-05-12 2024-05-16 信越半導体株式会社 Method for evaluating crystal defects in semiconductor single crystal substrate

Also Published As

Publication number Publication date
JP2018098323A (en) 2018-06-21

Similar Documents

Publication Publication Date Title
KR101478331B1 (en) Method for producing epitaxial silicon carbide single crystal substrate
CN107533959B (en) Method for manufacturing epitaxial silicon wafer
JP6304699B2 (en) Method for manufacturing epitaxial silicon carbide wafer
CN108369901B (en) Method for producing SiC epitaxial wafer
WO2023013696A1 (en) Semiconductor substrate, semiconductor wafer, and method for manufacturing semiconductor wafer
JP6149931B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
JP6671640B2 (en) Manufacturing method of epitaxial wafer
WO2015012403A1 (en) Pretreatment method for base substrate, and method for manufacturing laminate using pretreated base substrate
KR101364995B1 (en) Method for Manufacturing Semiconductor Substrate
WO2010035409A1 (en) Process for producing silicon epitaxial wafer
JP6437736B2 (en) Method for manufacturing free-standing substrate and free-standing substrate
JP2010248022A (en) Group iii nitride semiconductor self-standing substrate
WO2012101968A1 (en) Method for manufacturing silicon epitaxial wafer
JP2013055231A (en) Epitaxial wafer manufacturing method
TWI685057B (en) A support frame and a method for improving pin marks on a surface of a wafer or an epitaxy grown wafer
JP2004363510A (en) Manufacturing method of semiconductor substrate
JP6924593B2 (en) Manufacturing method of epitaxial wafer
Zhang et al. Investigation of MOCVD growth parameters on the quality of GaN epitaxial layers
JP5533428B2 (en) Manufacturing method of silicon epitaxial wafer
CN109075039B (en) Method for manufacturing epitaxial wafer
US11990336B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP2021082641A (en) Manufacturing method for epitaxial wafer and epitaxial wafer
JP2003128491A (en) Silicon substrate for epitaxial wafer
KR20150002062A (en) Epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200216

R150 Certificate of patent or registration of utility model

Ref document number: 6671640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250