JP6669841B2 - 回路検証装置、回路検証方法、および、コンピュータ・プログラム - Google Patents
回路検証装置、回路検証方法、および、コンピュータ・プログラム Download PDFInfo
- Publication number
- JP6669841B2 JP6669841B2 JP2018220070A JP2018220070A JP6669841B2 JP 6669841 B2 JP6669841 B2 JP 6669841B2 JP 2018220070 A JP2018220070 A JP 2018220070A JP 2018220070 A JP2018220070 A JP 2018220070A JP 6669841 B2 JP6669841 B2 JP 6669841B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- verification
- hardware mode
- speed
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Advance Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
以下、本発明の第1の実施の形態について、図面を参照して詳細に説明する。
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第1の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。
10、20 回路検証装置
11 ハードウェアモード格納部
12、22 回路検証部
23 ハードウェアモードテーブル
30 被検証装置
31 高速化回路
1001、3001 プロセッサ
1002、3002 メモリ
1003、3003 通信インタフェース
Claims (6)
- 被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、
前記ハードウェアモード格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部と、
を備えた回路検証装置において、
前記回路検証部は、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から1つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第一の検証処理を実行し、
前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第二の検証処理を実行することを特徴とする回路検証装置。 - 予め格納されている前記検証用のハードウェアモード、もしくは、前記第一の検証処理で格納した前記高速化回路の検証用のハードウェアモードを用いて、前記第二の検証処理を実行する、請求項1に記載の回路検証装置。
- 被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記ハードウェアモード格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部と、を用いて、
前記回路検証部は、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から1つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第一の検証処理を実行し、
前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第二の検証処理を実行する回路検証方法。 - 予め格納されている前記検証用のハードウェアモード、もしくは、前記第一の検証処理で格納した前記高速化回路の検証用のハードウェアモードを用いて、前記第二の検証処理を実行する、請求項3に記載の回路検証方法。
- 被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記ハードウェアモード格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部とを備えるコンピュータ装置の前記回路検証部に、
前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から1つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第1の回路検証ステップと、
前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第2の回路検証ステップと、
を実行させるコンピュータ・プログラム。 - 前記第2の回路検証ステップにおいて、
予め格納されている前記検証用のハードウェアモード、もしくは、前記第1の回路検証ステップで格納した前記高速化回路の検証用のハードウェアモードを用いる請求項5に記載のコンピュータ・プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220070A JP6669841B2 (ja) | 2018-11-26 | 2018-11-26 | 回路検証装置、回路検証方法、および、コンピュータ・プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220070A JP6669841B2 (ja) | 2018-11-26 | 2018-11-26 | 回路検証装置、回路検証方法、および、コンピュータ・プログラム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014150076A Division JP2016024725A (ja) | 2014-07-23 | 2014-07-23 | 回路検証装置、被検証装置、回路検証システム、回路検証方法、および、コンピュータ・プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019040631A JP2019040631A (ja) | 2019-03-14 |
JP6669841B2 true JP6669841B2 (ja) | 2020-03-18 |
Family
ID=65727410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018220070A Active JP6669841B2 (ja) | 2018-11-26 | 2018-11-26 | 回路検証装置、回路検証方法、および、コンピュータ・プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6669841B2 (ja) |
-
2018
- 2018-11-26 JP JP2018220070A patent/JP6669841B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019040631A (ja) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6141421B2 (ja) | シングルデータバッファの並行処理 | |
US20170255392A1 (en) | Storage control device, storage control method, and recording medium | |
US20150074058A1 (en) | Container-based processing method, apparatus, and system | |
US20130173908A1 (en) | Hash Table Organization | |
US10038571B2 (en) | Method for reading and writing forwarding information base, and network processor | |
US9852807B1 (en) | Content addressable memory in an emulation system | |
CN105095767A (zh) | 基于文件数据块校验的安全启动系统与方法 | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
CN114942863A (zh) | 一种级联快照处理方法、装置、设备及存储介质 | |
JP6246239B2 (ja) | 素数生成のための方法およびデバイス | |
JP6669841B2 (ja) | 回路検証装置、回路検証方法、および、コンピュータ・プログラム | |
US20130238881A1 (en) | Data transmission device, data transmission method, and computer program product | |
JP6812826B2 (ja) | 格納方法、格納装置及び格納プログラム | |
JP6004463B2 (ja) | 記憶装置及びその制御方法 | |
US20130305198A1 (en) | Circuit design support device, circuit design support method and program | |
JP2016024725A (ja) | 回路検証装置、被検証装置、回路検証システム、回路検証方法、および、コンピュータ・プログラム | |
CN108491546A (zh) | 一种页面切换方法及电子设备 | |
JP5045036B2 (ja) | データ処理装置 | |
JP5469106B2 (ja) | コンピュータシステム、試験装置、試験方法、及び試験プログラム | |
JP2010102446A (ja) | ソフトウェア自動試験装置 | |
JP5835498B2 (ja) | Lsi及びlsi製造方法 | |
CN114640597B (zh) | 网络靶场配置迁移方法、装置、计算机设备及介质 | |
JP6503908B2 (ja) | 制御プログラム、制御方法、及び、制御装置 | |
JP5977209B2 (ja) | ステートマシン回路 | |
KR20210086430A (ko) | 데이터 기록 방법, 장치 및 전자 기기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6669841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |