JP6666550B2 - Capacitor life diagnosis device, power supply system, capacitor life diagnosis method and program - Google Patents

Capacitor life diagnosis device, power supply system, capacitor life diagnosis method and program Download PDF

Info

Publication number
JP6666550B2
JP6666550B2 JP2016077406A JP2016077406A JP6666550B2 JP 6666550 B2 JP6666550 B2 JP 6666550B2 JP 2016077406 A JP2016077406 A JP 2016077406A JP 2016077406 A JP2016077406 A JP 2016077406A JP 6666550 B2 JP6666550 B2 JP 6666550B2
Authority
JP
Japan
Prior art keywords
fluctuation
capacitor
voltage
maximum value
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016077406A
Other languages
Japanese (ja)
Other versions
JP2017005977A (en
Inventor
宏 中尾
宏 中尾
遊 米澤
遊 米澤
菅原 貴彦
貴彦 菅原
中島 善康
善康 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to US15/162,966 priority Critical patent/US10345360B2/en
Publication of JP2017005977A publication Critical patent/JP2017005977A/en
Application granted granted Critical
Publication of JP6666550B2 publication Critical patent/JP6666550B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、コンデンサ寿命診断装置、電源システム、コンデンサ寿命診断方法及びプログラムに関する。   The present invention relates to a capacitor life diagnosis device, a power supply system, a capacitor life diagnosis method, and a program.

DC−DCコンバータ及び負荷回路に接続され、DC−DCコンバータの出力コンデンサが寿命末期か否かを判定するコンデンサ寿命判定装置が知られている(特許文献1参照)。DC−DCコンバータは、直流電源により充電される出力コンデンサ、直流電源から出力コンデンサへの充電をオンオフするスイッチング素子、並びに、制御部を有する。制御部は、スイッチング素子を周期的にオンオフ駆動するとともに出力コンデンサの両端電圧を検出して出力コンデンサの両端電圧を所定の目標電圧とするようなフィードバック制御によりスイッチング素子のオンデューティを決定する。負荷回路は、DC−DCコンバータの出力電力を変換して負荷に出力する負荷回路であって外部からの入力に応じて負荷への出力電力を可変とする。コンデンサ寿命判定装置は、負荷制御部と、電圧検出部と、寿命判定部とを有する。負荷制御部は、負荷回路の出力電力を一時的に変化させるという判定用制御を、判定用制御の継続時間よりも長い間隔で定期的に行う。電圧検出部は、判定用制御が開始された直後の出力コンデンサの両端電圧の少なくとも交流成分を検出する。寿命判定部は、電圧検出部によって検出された両端電圧の振幅に基いて出力コンデンサが寿命末期か否かを判定する。   2. Description of the Related Art A capacitor life determining device that is connected to a DC-DC converter and a load circuit and determines whether an output capacitor of the DC-DC converter is at the end of its life is known (see Patent Document 1). The DC-DC converter has an output capacitor charged by a DC power supply, a switching element for turning on and off charging of the output capacitor from the DC power supply, and a control unit. The control unit periodically turns on and off the switching element, detects the voltage across the output capacitor, and determines the on-duty of the switching element by feedback control such that the voltage across the output capacitor is set to a predetermined target voltage. The load circuit is a load circuit that converts output power of the DC-DC converter and outputs the converted output power to the load, and varies output power to the load according to an external input. The capacitor life determining device includes a load control unit, a voltage detecting unit, and a life determining unit. The load control unit periodically performs the determination control of temporarily changing the output power of the load circuit at intervals longer than the duration of the determination control. The voltage detector detects at least an AC component of the voltage across the output capacitor immediately after the start of the control for determination. The life determining unit determines whether or not the output capacitor is at the end of life based on the amplitude of the voltage between both ends detected by the voltage detecting unit.

また、交流入力を整流・平滑処理して直流電圧とし、この直流電圧をスイッチング処理、変圧処理、整流・平滑処理して出力電圧とするとともに平滑処理用の電解コンデンサを有するスイッチング電源装置が知られている(特許文献2参照)。スイッチング電源装置は、交流入力の周波数を測定する過程と、出力電圧及び出力電流を測定する過程と、電解コンデンサの端子電圧を測定する過程を有する。また、スイッチング電源装置は、測定した周波数、出力電圧及び出力電流、電解コンデンサの端子電圧を基に、この端子電圧を定格負荷時の端子電圧に換算する過程を有する。また、スイッチング電源装置は、換算した端子電圧と予め設定した端子電圧の初期値と比較し電解コンデンサの静電容量の低下を判定する過程を有する。   Further, there is known a switching power supply device having a DC voltage obtained by rectifying / smoothing an AC input to obtain a DC voltage, switching the DC voltage, performing a rectifying / smoothing process to obtain an output voltage, and having an electrolytic capacitor for a smoothing process. (See Patent Document 2). The switching power supply device has a process of measuring a frequency of an AC input, a process of measuring an output voltage and an output current, and a process of measuring a terminal voltage of an electrolytic capacitor. Further, the switching power supply device has a process of converting the terminal voltage into a terminal voltage at a rated load based on the measured frequency, output voltage and output current, and terminal voltage of the electrolytic capacitor. Further, the switching power supply device has a step of comparing the converted terminal voltage with a preset initial value of the terminal voltage to determine a decrease in the capacitance of the electrolytic capacitor.

特開2011−97683号公報JP 2011-97683 A 特開2000−308339号公報JP 2000-308339 A

特許文献1は、現時点において出力コンデンサが寿命末期か否かを判定するものである。また、特許文献2は、電解コンデンサの静電容量の低下を判定するものである。しかし、特許文献1及び2は、コンデンサの余命を通知することができない。   Patent Literature 1 determines whether an output capacitor is at the end of its life at the present time. Japanese Patent Application Laid-Open No. H11-163873 determines a decrease in the capacitance of an electrolytic capacitor. However, Patent Documents 1 and 2 cannot notify the remaining life of the capacitor.

本発明の目的は、第1のコンデンサの余命を通知することができるコンデンサ寿命診断装置、電源システム、コンデンサ寿命診断方法及びプログラムを提供することである。   An object of the present invention is to provide a capacitor life diagnosis device, a power supply system, a capacitor life diagnosis method, and a program that can notify the life expectancy of a first capacitor.

コンデンサ寿命診断装置は、第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出する第1の変動検出部と、前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する出力部と、前記第1のコンデンサの出力電流の変動の最大値を前記一定時間毎に検出する第2の変動検出部とを有し、前記出力部は、前記第2の変動検出部により検出された前記出力電流の変動の最大値が閾値より小さい場合の前記第1の変動検出部により検出された前記出力電圧の変動の最大値を除き、前記第2の変動検出部により検出された前記出力電流の変動の最大値が前記閾値より大きい場合の前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する。The capacitor life diagnosing device includes: a first fluctuation detecting unit that detects a maximum value of a fluctuation of an output voltage of a first capacitor at regular intervals; and a fluctuation of the output voltage detected by the first fluctuation detecting unit. An output unit that predicts the life expectancy of the first capacitor based on the time transition of the maximum value and outputs a signal indicating the life expectancy of the first capacitor, and a maximum value of the fluctuation of the output current of the first capacitor. A second variation detection unit that detects the constant time interval, wherein the output unit is configured to output the second variation when the maximum value of the variation of the output current detected by the second variation detection unit is smaller than a threshold value. Except for the maximum value of the fluctuation of the output voltage detected by the fluctuation detecting unit, the first value when the maximum value of the fluctuation of the output current detected by the second fluctuation detecting unit is larger than the threshold value Detected by the fluctuation detection unit Serial life expectancy of the first capacitor is predicted based on time changes of the maximum value of the variation of the output voltage, and outputs a signal indicating the remaining life of the first capacitor.

第1のコンデンサの余命を予測し、第1のコンデンサの余命を示す信号を出力することにより、第1のコンデンサの余命を通知することができる。   By estimating the life expectancy of the first capacitor and outputting a signal indicating the life expectancy of the first capacitor, the life expectancy of the first capacitor can be notified.

図1は、第1の実施形態による電源システムの構成例を示す図である。FIG. 1 is a diagram illustrating a configuration example of a power supply system according to the first embodiment. 図2は、図1の変動検出部の構成例を示す図である。FIG. 2 is a diagram illustrating a configuration example of the fluctuation detecting unit in FIG. 図3は、電解コンデンサの出力電圧変動値と容量低下の関係を示すグラフである。FIG. 3 is a graph showing the relationship between the output voltage fluctuation value and the capacity decrease of the electrolytic capacitor. 図4は、サーバの1日の負荷変動の例を示す図である。FIG. 4 is a diagram illustrating an example of a daily load change of the server. 図5は、電解コンデンサの出力電圧の変動の一定時間毎の最大値の時間推移を示す図である。FIG. 5 is a diagram showing the time transition of the maximum value of the output voltage variation of the electrolytic capacitor at regular intervals. 図6は、電源回路のコンデンサ寿命診断方法を示すフローチャートである。FIG. 6 is a flowchart showing a method for diagnosing the life of a capacitor of a power supply circuit. 図7は、第2の実施形態による電源システムの構成例を示す図である。FIG. 7 is a diagram illustrating a configuration example of a power supply system according to the second embodiment. 図8(A)〜(C)は、シミュレーション結果の電流波形及び電圧波形を示す図である。FIGS. 8A to 8C are diagrams showing current waveforms and voltage waveforms as a result of the simulation. 図9は、第3の実施形態による電源システムの構成例を示す図である。FIG. 9 is a diagram illustrating a configuration example of a power supply system according to the third embodiment. 図10(A)〜(C)は、第4の実施形態による電源システムを示す図である。FIGS. 10A to 10C are diagrams showing a power supply system according to the fourth embodiment. 図11(A)〜(C)は、第5の実施形態による制御部を説明するための図である。FIGS. 11A to 11C are diagrams illustrating a control unit according to the fifth embodiment. 図12(A)はデューティ比に相当する電圧を示す図であり、図12(B)は電解コンデンサの出力電圧の波形を示す図であり、図12(C)はローパスフィルタが出力する電圧の波形を示す図である。FIG. 12A is a diagram showing a voltage corresponding to a duty ratio, FIG. 12B is a diagram showing a waveform of an output voltage of the electrolytic capacitor, and FIG. 12C is a diagram of a voltage output by the low-pass filter. It is a figure showing a waveform. 図13(A)〜(C)は、縮小率の決定方法を説明するための図である。FIGS. 13A to 13C are diagrams for explaining a method of determining the reduction ratio. 図14(A)及び(B)は、マイコンの処理例を示すフローチャートである。FIGS. 14A and 14B are flowcharts illustrating a processing example of the microcomputer. 図15(A)及び(B)は、第6の実施形態による制御部を説明するための図である。FIGS. 15A and 15B are diagrams illustrating a control unit according to the sixth embodiment.

(第1の実施形態)
図1は、第1の実施形態による電源システムの構成例を示す図である。電源システムは、交流電源101、電源回路100及びサーバ124を有する。電源回路100は、交流(AC)−直流(DC)電源装置であり、コンデンサ寿命診断装置を含む。電源回路100は、整流回路102、インダクタ107、nチャネル電界効果トランジスタ108、ダイオード109、電解コンデンサ110、電圧検出部111、nチャネル電界効果トランジスタ112及びトランス113を有する。さらに、電源回路100は、ダイオード116,117、インダクタ118、電解コンデンサ119、電流検出部120、電圧検出部121、変動検出部122a〜122c及び制御部123を有する。トランス113は、一次巻線114及び二次巻線115を含む。電界効果トランジスタ108及び112は、窒化ガリウム(GaN)の高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が好ましいが、MOS電界効果トランジスタでもよい。HEMTは、高耐圧及び高速スイッチングの利点がある。電源回路100は、交流電源101から入力した交流電圧を直流電圧に変換し、変換した直流電圧をサーバ124に電源電圧として供給する。なお、電源回路100は、サーバ124以外の電子機器に直流電圧を供給してもよい。
(First embodiment)
FIG. 1 is a diagram illustrating a configuration example of a power supply system according to the first embodiment. The power supply system includes an AC power supply 101, a power supply circuit 100, and a server 124. The power supply circuit 100 is an alternating current (AC) -direct current (DC) power supply, and includes a capacitor life diagnosis device. The power supply circuit 100 includes a rectifier circuit 102, an inductor 107, an n-channel field-effect transistor 108, a diode 109, an electrolytic capacitor 110, a voltage detector 111, an n-channel field-effect transistor 112, and a transformer 113. Further, the power supply circuit 100 includes diodes 116 and 117, an inductor 118, an electrolytic capacitor 119, a current detection unit 120, a voltage detection unit 121, fluctuation detection units 122a to 122c, and a control unit 123. Transformer 113 includes a primary winding 114 and a secondary winding 115. The field effect transistors 108 and 112 are preferably gallium nitride (GaN) high electron mobility transistors (HEMTs), but may be MOS field effect transistors. HEMTs have the advantages of high breakdown voltage and high speed switching. The power supply circuit 100 converts an AC voltage input from the AC power supply 101 into a DC voltage, and supplies the converted DC voltage to the server 124 as a power supply voltage. The power supply circuit 100 may supply a DC voltage to electronic devices other than the server 124.

交流電源101は、家庭用コンセント等の商用電源であり、例えば100〜240Vの交流電圧を電源回路100の入力ノードN1及びN2間に供給する。整流回路102は、ダイオード103〜106を有する。ダイオード103は、アノードがノードN1に接続され、カソードがノードN3に接続される。ダイオード104は、アノードがノードN4に接続され、カソードがノードN2に接続される。ダイオード105は、アノードがノードN4に接続され、カソードがノードN1に接続される。ダイオード106は、アノードがノードN2に接続され、カソードがノードN3に接続される。整流回路10は、ノードN1及びN2間の交流電圧を全波整流し、全波整流した電圧をノードN3及びN4間に出力する。 The AC power supply 101 is a commercial power supply such as a household outlet, and supplies an AC voltage of, for example, 100 to 240 V between the input nodes N1 and N2 of the power supply circuit 100. The rectifier circuit 102 has diodes 103 to 106. Diode 103 has an anode connected to node N1 and a cathode connected to node N3. Diode 104 has an anode connected to node N4 and a cathode connected to node N2. Diode 105 has an anode connected to node N4 and a cathode connected to node N1. Diode 106 has an anode connected to node N2 and a cathode connected to node N3. Rectifier circuit 10 2, an AC voltage between nodes N1 and N2 full-wave rectified, and outputs a voltage full-wave rectification between the nodes N3 and N4.

インダクタ107は、ノードN3及びN5間に接続される。電界効果トランジスタ108は、ドレインがノードN5に接続され、ゲートが制御部123に接続され、ソースが基準電位ノード(グランド電位ノード)に接続される。電界効果トランジスタ108は、ゲートの制御信号に応じて、整流回路102の出力電圧を基準電圧(0V)に制御する力率改善回路である。制御部123は、交流電源101の周波数(50Hz又は60Hz)よりも高い周波数の制御パルス信号を電界効果トランジスタ108のゲートに出力する。電界効果トランジスタ108は、短周期でオン及びオフを繰り返す。ダイオード109は、アノードがノードN5に接続され、カソードがノードN6に接続される。電解コンデンサ110は、ノードN6及びN4間に接続される。   Inductor 107 is connected between nodes N3 and N5. The field effect transistor 108 has a drain connected to the node N5, a gate connected to the control unit 123, and a source connected to a reference potential node (ground potential node). The field effect transistor 108 is a power factor correction circuit that controls the output voltage of the rectifier circuit 102 to a reference voltage (0 V) according to a gate control signal. The control unit 123 outputs a control pulse signal having a frequency higher than the frequency (50 Hz or 60 Hz) of the AC power supply 101 to the gate of the field effect transistor 108. The field effect transistor 108 repeats on and off in a short cycle. Diode 109 has an anode connected to node N5 and a cathode connected to node N6. Electrolytic capacitor 110 is connected between nodes N6 and N4.

インダクタ107、電界効果トランジスタ108、ダイオード109及び電解コンデンサ110は、昇圧チョッパ回路である。電界効果トランジスタ108がオンになっている期間では、整流回路102の出力によりインダクタ107にエネルギーが蓄積される。これに対し、電界効果トランジスタ108がオフになっている期間では、整流回路102の出力電圧に対してインダクタ107の両端電圧が重畳された電圧によって電解コンデンサ110が充電される。すなわち、電界効果トランジスタ108がオフになっている期間にのみ電解コンデンサ110が充電される。電解コンデンサ110は、整流回路102の電圧を昇圧した電圧に充電される。例えば、交流電源101が100Vの交流電圧を出力する場合、電解コンデンサ110の両端電圧は400Vの直流電圧になる。電解コンデンサ110は、充電された電圧を出力する。   The inductor 107, the field effect transistor 108, the diode 109, and the electrolytic capacitor 110 are a boost chopper circuit. While the field effect transistor 108 is on, energy is accumulated in the inductor 107 by the output of the rectifier circuit 102. On the other hand, while the field effect transistor 108 is off, the electrolytic capacitor 110 is charged by the voltage obtained by superimposing the voltage across the inductor 107 on the output voltage of the rectifier circuit 102. That is, the electrolytic capacitor 110 is charged only while the field-effect transistor 108 is off. Electrolytic capacitor 110 is charged to a voltage obtained by boosting the voltage of rectifier circuit 102. For example, when AC power supply 101 outputs an AC voltage of 100 V, the voltage across electrolytic capacitor 110 is a DC voltage of 400 V. Electrolytic capacitor 110 outputs a charged voltage.

電圧検出部111は、電解コンデンサ110の出力電圧を検出する。変動検出部122aは、電圧検出部111により検出された電解コンデンサ110の出力電圧の変動の最大値を一定時間毎に検出し、検出した出力電圧の変動の最大値を制御部123に出力する。   Voltage detecting section 111 detects an output voltage of electrolytic capacitor 110. The fluctuation detecting unit 122a detects the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110 detected by the voltage detecting unit 111 at regular intervals, and outputs the detected maximum value of the fluctuation of the output voltage to the control unit 123.

トランス113の一次巻線114は、ノードN6及び電界効果トランジスタ112のドレイン間に接続される。電界効果トランジスタ112は、ゲートが制御部123に接続され、ソースがノードN4に接続される。二次巻線115は、ダイオード116のアノード及びノードN8間に接続される。ノードN8は、グランド電位ノードである。ダイオード116のカソードは、ノードN7に接続される。ダイオード117は、アノードがノードN8に接続され、カソードがノードN7に接続される。インダクタ118は、ノードN7及びN9間に接続される。電解コンデンサ119は、ノードN9及びN8間に接続される。   The primary winding 114 of the transformer 113 is connected between the node N6 and the drain of the field effect transistor 112. The field effect transistor 112 has a gate connected to the control unit 123 and a source connected to the node N4. Secondary winding 115 is connected between the anode of diode 116 and node N8. Node N8 is a ground potential node. Diode 116 has a cathode connected to node N7. Diode 117 has an anode connected to node N8 and a cathode connected to node N7. Inductor 118 is connected between nodes N7 and N9. Electrolytic capacitor 119 is connected between nodes N9 and N8.

トランス113は、電解コンデンサ110から出力される一次巻線114の電圧を変圧し、変圧した電圧を二次巻線115に出力する。具体的には、一次巻線114に電圧が印加されると、二次巻線115には一次巻線114の電圧より低い電圧が発生する。ダイオード116及び117は、整流回路であり、二次巻線115の電圧を整流する。   Transformer 113 transforms the voltage of primary winding 114 output from electrolytic capacitor 110, and outputs the transformed voltage to secondary winding 115. Specifically, when a voltage is applied to primary winding 114, a voltage lower than the voltage of primary winding 114 is generated in secondary winding 115. Diodes 116 and 117 are rectifier circuits that rectify the voltage of secondary winding 115.

インダクタ118及び電解コンデンサ119は、平滑化回路であり、ノードN7の電圧を平滑化し、平滑化した電圧を出力する。ノードN9及びN8間の電圧は、例えば19Vの直流電圧であり、サーバ124に電源電圧として供給される。サーバ124は、電源回路100に対する負荷である。   The inductor 118 and the electrolytic capacitor 119 are a smoothing circuit, which smoothes the voltage of the node N7 and outputs a smoothed voltage. The voltage between the nodes N9 and N8 is, for example, a DC voltage of 19 V and is supplied to the server 124 as a power supply voltage. The server 124 is a load on the power supply circuit 100.

電流検出部120は、電解コンデンサ119の出力電流を検出する。変動検出部122bは、電流検出部120により検出された電解コンデンサ119の出力電流の変動の最大値を一定時間毎に検出し、検出した出力電流の変動の最大値を制御部123に出力する。   Current detection section 120 detects an output current of electrolytic capacitor 119. The fluctuation detecting unit 122b detects the maximum value of the fluctuation of the output current of the electrolytic capacitor 119 detected by the current detecting unit 120 at regular intervals, and outputs the detected maximum value of the fluctuation of the output current to the control unit 123.

電圧検出部121は、電解コンデンサ119の出力電圧を検出する。変動検出部122cは、電圧検出部121により検出された電解コンデンサ119の出力電圧の変動の最大値を一定時間毎に検出し、検出した出力電圧の変動の最大値を制御部123に出力する。   Voltage detecting section 121 detects an output voltage of electrolytic capacitor 119. The fluctuation detecting unit 122c detects the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 119 detected by the voltage detecting unit 121 at regular intervals, and outputs the detected maximum value of the fluctuation of the output voltage to the control unit 123.

電界効果トランジスタ112のゲートには、高周波数パルスのゲート電圧が入力される。制御部123は、電圧検出部121により検出された電解コンデンサ119の出力電圧に応じて、電界効果トランジスタ112のゲート電圧のパルス幅を制御する。具体的には、制御部123は、電解コンデンサ119の出力電圧が目標値(例えば19V)より低ければ電界効果トランジスタ112のゲート電圧のパルス幅を広くし、電解コンデンサ119の出力電圧が目標値(例えば19V)より高ければ電界効果トランジスタ112のゲート電圧のパルス幅を狭くする。これにより、ノードN9及びN8間の電圧を目標値(例えば19V)の電圧に制御することができる。   A gate voltage of a high-frequency pulse is input to the gate of the field-effect transistor 112. The control unit 123 controls the pulse width of the gate voltage of the field-effect transistor 112 according to the output voltage of the electrolytic capacitor 119 detected by the voltage detection unit 121. Specifically, the control unit 123 widens the pulse width of the gate voltage of the field effect transistor 112 when the output voltage of the electrolytic capacitor 119 is lower than the target value (for example, 19 V), and the output voltage of the electrolytic capacitor 119 becomes lower than the target value (for example, 19V). If it is higher than 19 V, for example, the pulse width of the gate voltage of the field effect transistor 112 is reduced. Thus, the voltage between the nodes N9 and N8 can be controlled to a target value (for example, 19V).

制御部123は、変動検出部122a及び122cにより検出された変動の最大値の時間推移を基に、電解コンデンサ110及び119の余命を予測し、その電解コンデンサ110及び119の余命を示す信号を出力する出力部である。以下、その詳細を説明する。なお、制御部123は、プロセッサとメモリと表示部を有するコンピュータでもよい。   The control unit 123 predicts the life expectancy of the electrolytic capacitors 110 and 119 based on the time transition of the maximum value of the fluctuation detected by the fluctuation detecting units 122a and 122c, and outputs a signal indicating the life expectancy of the electrolytic capacitors 110 and 119. Output unit. Hereinafter, the details will be described. Note that the control unit 123 may be a computer having a processor, a memory, and a display unit.

図2は、図1の変動検出部122aの構成例を示す図である。変動検出部122aは、ピークホールド部201、ボトムホールド部202、タイマ203及び差分部204を有する。タイマ203は、一定時間(例えば1日)毎にピークホールド部201及びボトムホールド部202の値をリセットする。ピークホールド部201は、電解コンデンサ110の出力電圧の一定時間内の最大値を検出する。ボトムホールド部202は、電解コンデンサ110の出力電圧の一定時間内の最小値を検出する。差分部204は、ピークホールド部201が検出した最大値及びボトムホールド部202が検出した最小値の差分を、電解コンデンサ110の出力電圧の変動の最大値として制御部123に出力する。   FIG. 2 is a diagram illustrating a configuration example of the fluctuation detection unit 122a in FIG. The fluctuation detecting unit 122a includes a peak hold unit 201, a bottom hold unit 202, a timer 203, and a difference unit 204. The timer 203 resets the values of the peak hold unit 201 and the bottom hold unit 202 every fixed time (for example, one day). The peak hold unit 201 detects the maximum value of the output voltage of the electrolytic capacitor 110 within a certain time. The bottom hold unit 202 detects the minimum value of the output voltage of the electrolytic capacitor 110 within a certain time. The difference unit 204 outputs the difference between the maximum value detected by the peak hold unit 201 and the minimum value detected by the bottom hold unit 202 to the control unit 123 as the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110.

次に、図1の変動検出部122bについて説明する。変動検出部122bは、上記の変動検出部122aと同様に、ピークホールド部201、ボトムホールド部202、タイマ203及び差分部204を有する。タイマ203は、一定時間(例えば1日)毎にピークホールド部201及びボトムホールド部202の値をリセットする。ピークホールド部201は、電解コンデンサ119の出力電流の一定時間内の最大値を検出する。ボトムホールド部202は、電解コンデンサ119の出力電流の一定時間内の最小値を検出する。差分部204は、ピークホールド部201が検出した最大値及びボトムホールド部202が検出した最小値の差分を、電解コンデンサ119の出力電流の変動の最大値として制御部123に出力する。   Next, the fluctuation detecting unit 122b of FIG. 1 will be described. The fluctuation detection unit 122b includes a peak hold unit 201, a bottom hold unit 202, a timer 203, and a difference unit 204, similarly to the above-described fluctuation detection unit 122a. The timer 203 resets the values of the peak hold unit 201 and the bottom hold unit 202 every fixed time (for example, one day). The peak hold unit 201 detects the maximum value of the output current of the electrolytic capacitor 119 within a certain time. The bottom hold unit 202 detects the minimum value of the output current of the electrolytic capacitor 119 within a certain time. The difference unit 204 outputs the difference between the maximum value detected by the peak hold unit 201 and the minimum value detected by the bottom hold unit 202 to the control unit 123 as the maximum value of the fluctuation of the output current of the electrolytic capacitor 119.

次に、図1の変動検出部122cについて説明する。変動検出部122cは、上記の変動検出部122aと同様に、ピークホールド部201、ボトムホールド部202、タイマ203及び差分部204を有する。タイマ203は、一定時間(例えば1日)毎にピークホールド部201及びボトムホールド部202の値をリセットする。ピークホールド部201は、電解コンデンサ119の出力電圧の一定時間内の最大値を検出する。ボトムホールド部202は、電解コンデンサ119の出力電圧の一定時間内の最小値を検出する。差分部204は、ピークホールド部201が検出した最大値及びボトムホールド部202が検出した最小値の差分を、電解コンデンサ119の出力電圧の変動の最大値として制御部123に出力する。   Next, the fluctuation detecting unit 122c of FIG. 1 will be described. The fluctuation detection unit 122c includes a peak hold unit 201, a bottom hold unit 202, a timer 203, and a difference unit 204, similarly to the above-described fluctuation detection unit 122a. The timer 203 resets the values of the peak hold unit 201 and the bottom hold unit 202 every fixed time (for example, one day). The peak hold unit 201 detects the maximum value of the output voltage of the electrolytic capacitor 119 within a certain time. The bottom hold unit 202 detects a minimum value of the output voltage of the electrolytic capacitor 119 within a certain time. The difference unit 204 outputs the difference between the maximum value detected by the peak hold unit 201 and the minimum value detected by the bottom hold unit 202 to the control unit 123 as the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 119.

図3は、電解コンデンサ110又は119の出力電圧変動値と容量低下の関係を示すグラフである。縦軸は、電解コンデンサ110又は119の出力電圧の変動値[mV]を示す。横軸は、電解コンデンサ110又は119の初期容量に対する現在容量の割合[%]を示す。特性線301は、電源回路100の負荷(サーバ124)が50%から100%に変動した時の電解コンデンサ110又は119の出力電圧の変動値を示す。特性線302は、電界効果トランジスタ108及び112のスイッチングによる電解コンデンサ110又は119の出力電圧の変動値を示す。特性線302に示すように、初期容量に対する現在容量の割合が変わっても、電界効果トランジスタ108及び112のスイッチングによる出力電圧変動値はほとんど変わらない。これに対し、特性線301に示すように、初期容量に対する現在容量の割合が変わると、負荷変動による出力電圧変動値が大きく変化する。すなわち、特性線301を用いて、電解コンデンサ110及び119のそれぞれの出力電圧の変動値を検出すれば、電解コンデンサ110及び119の初期容量に対する現在容量の割合をそれぞれ知ることができる。例えば、電解コンデンサの初期容量に対する現在容量の割合が80%以下になると、その電解コンデンサの寿命により動作が保証されないことが規定されている場合がある。その場合、初期容量に対する現在容量の割合が80%に対応する出力電圧変動値(約628mV)を閾値Va(図5)として、電解コンデンサの寿命を判定することができる。ここで、特性線301を得るには、所定値以上の負荷変動が必要である。以下、図4を参照しながら、負荷変動を説明する。   FIG. 3 is a graph showing the relationship between the output voltage fluctuation value of the electrolytic capacitor 110 or 119 and the capacity decrease. The vertical axis indicates the fluctuation value [mV] of the output voltage of the electrolytic capacitor 110 or 119. The horizontal axis shows the ratio [%] of the current capacity to the initial capacity of the electrolytic capacitor 110 or 119. A characteristic line 301 indicates a fluctuation value of the output voltage of the electrolytic capacitor 110 or 119 when the load (the server 124) of the power supply circuit 100 changes from 50% to 100%. A characteristic line 302 indicates a fluctuation value of the output voltage of the electrolytic capacitor 110 or 119 due to the switching of the field effect transistors 108 and 112. As shown by the characteristic line 302, even if the ratio of the current capacity to the initial capacity changes, the output voltage fluctuation value due to the switching of the field effect transistors 108 and 112 hardly changes. On the other hand, as shown by the characteristic line 301, when the ratio of the current capacity to the initial capacity changes, the output voltage fluctuation value due to the load fluctuation greatly changes. That is, if the fluctuation value of the output voltage of each of the electrolytic capacitors 110 and 119 is detected using the characteristic line 301, the ratio of the current capacity to the initial capacity of each of the electrolytic capacitors 110 and 119 can be known. For example, when the ratio of the current capacity to the initial capacity of the electrolytic capacitor is 80% or less, it may be specified that the operation is not guaranteed due to the life of the electrolytic capacitor. In this case, the life of the electrolytic capacitor can be determined using the output voltage fluctuation value (approximately 628 mV) corresponding to the ratio of the current capacity to the initial capacity of 80% (approximately 628 mV) as the threshold Va (FIG. 5). Here, in order to obtain the characteristic line 301, a load change of a predetermined value or more is required. Hereinafter, the load fluctuation will be described with reference to FIG.

図4は、サーバ124の1日の負荷変動の例を示す図である。横軸は、1日の24時間を示す。縦軸は、サーバ124の負荷を示す。例えば、夜間には、サーバ124は、定時バックアップ処理により負荷変動401が発生する。負荷変動401は、毎日、ほぼ同じ変動値である。また、昼間には、サーバ124は、通常業務による負荷変動402が発生する。負荷変動402は、日によって変わる。したがって、変動検出部122a〜122cは、定期的かつ大きな負荷変動401を検出できればよい。例えば、変動検出部122a〜122cは、1日毎に変動値を検出すればよい。負荷変動401により、図3の特性線301を得ることができる。   FIG. 4 is a diagram illustrating an example of a daily load change of the server 124. The horizontal axis indicates 24 hours a day. The vertical axis indicates the load of the server 124. For example, during the night, the server 124 generates a load fluctuation 401 due to the regular backup process. The load fluctuation 401 has almost the same fluctuation value every day. In the daytime, a load fluctuation 402 occurs in the server 124 due to normal business. The load fluctuation 402 changes from day to day. Therefore, the fluctuation detection units 122a to 122c only need to be able to detect the periodic and large load fluctuation 401. For example, the change detection units 122a to 122c may detect a change value every day. Due to the load fluctuation 401, the characteristic line 301 in FIG. 3 can be obtained.

図5は、電解コンデンサ110又は119の出力電圧の変動の一定時間(例えば1日)毎の最大値の時間推移を示す図である。横軸は時間を示す。縦軸は、電解コンデンサ110又は119の出力電圧の変動の一定時間(例えば1日)毎の最大値を示す。時刻t0〜t1では、寿命特性線501に従って、電解コンデンサ110又は119の出力電圧の変動の一定時間内の最大値が検出される。時刻t1では、何らかの原因により、電解コンデンサ110又は119は、寿命特性線501から寿命特性線502に変わることがある。すると、時刻t1〜t2では、寿命特性線502に従って、電解コンデンサ110又は119の出力電圧の変動の一定時間内の最大値が検出される。   FIG. 5 is a diagram showing a time transition of the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110 or 119 for every fixed time (for example, one day). The horizontal axis indicates time. The vertical axis indicates the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110 or 119 every fixed time (for example, one day). At times t0 to t1, the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110 or 119 within a certain time is detected according to the life characteristic line 501. At time t1, the electrolytic capacitor 110 or 119 may change from the life characteristic line 501 to the life characteristic line 502 for some reason. Then, from time t1 to t2, the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110 or 119 within a certain time is detected according to the life characteristic line 502.

ここで、閾値Vaは、図3の特性線301において、初期容量に対する現在容量の割合が80%に対応する出力電圧変動値(約628mV)である。時刻t2では、制御部123は、変動検出部122a及び122cにより検出された出力電圧の変動の最大値の時刻t1〜t2の時間推移を基に、最小自乗法により寿命特性線502を求め、寿命特性線502の外挿により、閾値Vaに対応する特性点503を予測し、特性点503に対応する寿命時刻t3を予測する。さらに、制御部123は、寿命時刻t3から現在時刻t2を減算した余命504を予測することができる。余命504は、電解コンデンサ110又は119の余命である。   Here, the threshold value Va is an output voltage fluctuation value (about 628 mV) corresponding to a ratio of the current capacity to the initial capacity of 80% in the characteristic line 301 of FIG. At time t2, the control unit 123 obtains the life characteristic line 502 by the least squares method based on the time transition from time t1 to time t2 of the maximum value of the fluctuation of the output voltage detected by the fluctuation detection units 122a and 122c, By extrapolation of the characteristic line 502, a characteristic point 503 corresponding to the threshold value Va is predicted, and a life time t3 corresponding to the characteristic point 503 is predicted. Further, the control unit 123 can predict the remaining life 504 obtained by subtracting the current time t2 from the life time t3. The remaining life 504 is the remaining life of the electrolytic capacitor 110 or 119.

図6は、電源回路100のコンデンサ寿命診断方法を示すフローチャートである。ステップS601では、電源回路100は、安定動作を確認すると、ステップS602に進む。ステップS602では、変動検出部122a内において、タイマ203がピークホールド部201の値及びボトムホールド部202の値をリセットし、変動検出部122c内において、タイマ203がピークホールド部201の値及びボトムホールド部202の値をリセットする。次に、ステップS603では、変動検出部122b内において、タイマ203がピークホールド部201の値及びボトムホールド部202の値をリセットする。次に、ステップS604では、変動検出部122a〜122cは、それぞれ、タイマ203の値をクリアする。   FIG. 6 is a flowchart illustrating a method of diagnosing the life of the capacitor of the power supply circuit 100. In step S601, upon confirming the stable operation, the power supply circuit 100 proceeds to step S602. In step S602, the timer 203 resets the value of the peak hold unit 201 and the value of the bottom hold unit 202 in the fluctuation detection unit 122a, and the timer 203 resets the value of the peak hold unit 201 and the bottom hold value in the fluctuation detection unit 122c. The value of the unit 202 is reset. Next, in step S603, in the fluctuation detecting unit 122b, the timer 203 resets the value of the peak hold unit 201 and the value of the bottom hold unit 202. Next, in step S604, each of the fluctuation detecting units 122a to 122c clears the value of the timer 203.

次に、ステップS605では、変動検出部122aにおいて、ピークホールド部201は、電解コンデンサ110の現在の出力電圧が、内部で保持している最大値より大きい場合にはその最大値を更新し、ボトムホールド部202は、電解コンデンサ110の現在の出力電圧が、内部で保持している最小値より小さい場合にはその最小値を更新する。また、変動検出部122bにおいて、ピークホールド部201は、電解コンデンサ119の現在の出力電流が、内部で保持している最大値より大きい場合にはその最大値を更新し、ボトムホールド部202は、電解コンデンサ119の現在の出力電流が、内部で保持している最小値より小さい場合にはその最小値を更新する。また、変動検出部122cにおいて、ピークホールド部201は、電解コンデンサ119の現在の出力電圧が、内部で保持している最大値より大きい場合にはその最大値を更新し、ボトムホールド部202は、電解コンデンサ119の現在の出力電圧が、内部で保持している最小値より小さい場合にはその最小値を更新する。   Next, in step S605, in the fluctuation detecting unit 122a, if the current output voltage of the electrolytic capacitor 110 is larger than the internally held maximum value, the peak hold unit 201 updates the maximum value, When the current output voltage of electrolytic capacitor 110 is smaller than the internally held minimum value, hold unit 202 updates the minimum value. In the fluctuation detecting unit 122b, the peak hold unit 201 updates the maximum value when the current output current of the electrolytic capacitor 119 is larger than the internally held maximum value, and the bottom hold unit 202 When the current output current of the electrolytic capacitor 119 is smaller than the internally held minimum value, the minimum value is updated. In the fluctuation detecting unit 122c, the peak hold unit 201 updates the maximum value when the current output voltage of the electrolytic capacitor 119 is larger than the internally held maximum value, and the bottom hold unit 202 If the current output voltage of the electrolytic capacitor 119 is smaller than the internally held minimum value, the minimum value is updated.

次に、ステップS606では、変動検出部122a〜122cは、それぞれ、タイマ203の値をカウントアップする。次に、ステップS607では、変動検出部122a〜122cは、タイマ203の値が一定値(例えば1日)より大きいか否かをチェックする。タイマ203の値が一定値以下である場合には、ステップS605に戻り、上記の処理を繰り返す。これにより、変動検出部122aでは、ピークホールド部201は、電解コンデンサ110の出力電圧の最大値を一定時間毎に検出し、ボトムホールド部202は、電解コンデンサ110の出力電圧の最小値を一定時間毎に検出する。また、変動検出部122bでは、ピークホールド部201は、電解コンデンサ119の出力電流の最大値を一定時間毎に検出し、ボトムホールド部202は、電解コンデンサ119の出力電流の最小値を一定時間毎に検出する。また、変動検出部122cでは、ピークホールド部201は、電解コンデンサ119の出力電圧の最大値を一定時間毎に検出し、ボトムホールド部202は、電解コンデンサ119の出力電圧の最小値を一定時間毎に検出する。   Next, in step S606, the fluctuation detecting units 122a to 122c each count up the value of the timer 203. Next, in step S607, the fluctuation detecting units 122a to 122c check whether or not the value of the timer 203 is larger than a certain value (for example, one day). If the value of the timer 203 is equal to or smaller than the predetermined value, the process returns to step S605, and the above processing is repeated. Thus, in the fluctuation detecting unit 122a, the peak hold unit 201 detects the maximum value of the output voltage of the electrolytic capacitor 110 at regular intervals, and the bottom hold unit 202 determines the minimum value of the output voltage of the electrolytic capacitor 110 for a constant period. Detect every time. In the fluctuation detecting unit 122b, the peak hold unit 201 detects the maximum value of the output current of the electrolytic capacitor 119 at regular intervals, and the bottom hold unit 202 determines the minimum value of the output current of the electrolytic capacitor 119 at regular intervals. To be detected. In the fluctuation detecting unit 122c, the peak hold unit 201 detects the maximum value of the output voltage of the electrolytic capacitor 119 at regular intervals, and the bottom hold unit 202 determines the minimum value of the output voltage of the electrolytic capacitor 119 at regular intervals. To be detected.

ステップS607において、タイマ203の値が一定値より大きい場合には、ステップS608に進む。ステップS608では、変動検出部122aでは、差分部204は、ピークホールド部201が保持する最大値及びボトムホールド部202が保持する最小値の差分を、電解コンデンサ110の出力電圧の変動の最大値として制御部123に出力する。また、変動検出部122bでは、差分部204は、ピークホールド部201が保持する最大値及びボトムホールド部202が保持する最小値の差分を、電解コンデンサ119の出力電流の変動の最大値として制御部123に出力する。また、変動検出部122cでは、差分部204は、ピークホールド部201が保持する最大値及びボトムホールド部202が保持する最小値の差分を、電解コンデンサ119の出力電圧の変動の最大値として制御部123に出力する。その後、ステップS602に戻り、上記の処理を繰り返すと共に、ステップS611に進む。   In step S607, if the value of the timer 203 is larger than the certain value, the process proceeds to step S608. In step S608, in the variation detection unit 122a, the difference unit 204 determines the difference between the maximum value held by the peak hold unit 201 and the minimum value held by the bottom hold unit 202 as the maximum value of the change in the output voltage of the electrolytic capacitor 110. Output to the control unit 123. In the variation detecting unit 122b, the difference unit 204 determines the difference between the maximum value held by the peak hold unit 201 and the minimum value held by the bottom hold unit 202 as the maximum value of the change in the output current of the electrolytic capacitor 119. 123. In the fluctuation detecting unit 122c, the difference unit 204 determines the difference between the maximum value held by the peak hold unit 201 and the minimum value held by the bottom hold unit 202 as the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 119 by the control unit. 123. Thereafter, the process returns to step S602, repeats the above processing, and proceeds to step S611.

ステップS611では、制御部123は、変動検出部122aが出力する電解コンデンサ110の出力電圧の変動の最大値、変動検出部122bが出力する電解コンデンサ119の出力電流の変動の最大値、及び変動検出部122cが出力する電解コンデンサ119の出力電圧の変動の最大値を内部のメモリに記録する。   In step S611, the control unit 123 determines the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110 output by the fluctuation detecting unit 122a, the maximum value of the fluctuation of the output current of the electrolytic capacitor 119 output by the fluctuation detecting unit 122b, and the fluctuation detection. The maximum value of the fluctuation of the output voltage of the electrolytic capacitor 119 output from the unit 122c is recorded in an internal memory.

次に、ステップS612では、制御部123は、電解コンデンサ119の出力電流の変動の最大値が規定値(閾値)より大きいか否かをチェックする。規定値より大きい場合には、負荷変動が所定値より大きいことを意味するので、ステップS614に進む。規定値以下である場合には、負荷変動が所定値以下であることを意味するので、ステップS613に進む。ステップS613では、図3の特性線301の信頼性が低いので、この電解コンデンサ119の出力電流の変動の最大値と同じ期間内に検出された電解コンデンサ110及び119の出力電圧の変動の最大値をステップS614の計算から除外する。これにより、余命予測の精度を向上させることができる。なお、ステップS612及びS613は、省略可能である。その後、ステップS614に進む。   Next, in step S612, the control unit 123 checks whether or not the maximum value of the fluctuation of the output current of the electrolytic capacitor 119 is larger than a specified value (threshold). If it is larger than the specified value, it means that the load fluctuation is larger than the predetermined value, and the process proceeds to step S614. If it is equal to or less than the specified value, it means that the load variation is equal to or less than the predetermined value, and the process proceeds to step S613. In step S613, since the reliability of the characteristic line 301 in FIG. 3 is low, the maximum value of the fluctuation of the output voltage of the electrolytic capacitors 110 and 119 detected within the same period as the maximum value of the fluctuation of the output current of the electrolytic capacitor 119 Is excluded from the calculation in step S614. Thereby, the accuracy of life expectancy prediction can be improved. Steps S612 and S613 can be omitted. Thereafter, the process proceeds to step S614.

ステップS614では、制御部123は、電解コンデンサ110の出力電圧の変動の最大値の時間推移を基に、図5に示すように、電解コンデンサ110の寿命特性線502を導出する。また、制御部123は、電解コンデンサ119の出力電圧の変動の最大値の時間推移を基に、図5に示すように、電解コンデンサ119の寿命特性線502を導出する。   In step S614, the control unit 123 derives the life characteristic line 502 of the electrolytic capacitor 110 as shown in FIG. 5 based on the time transition of the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110. Further, the control unit 123 derives the life characteristic line 502 of the electrolytic capacitor 119 based on the time transition of the maximum value of the output voltage fluctuation of the electrolytic capacitor 119, as shown in FIG.

次に、ステップS615では、制御部123は、図5に示すように、電解コンデンサ110の寿命特性線502の外挿により寿命特性点503を予測し、寿命特性点503を基に電解コンデンサ110の余命504を予測する。また、制御部123は、図5に示すように、電解コンデンサ119の寿命特性線502の外挿により寿命特性点503を予測し、寿命特性点503を基に電解コンデンサ119の余命504を予測する。   Next, in step S615, the control unit 123 predicts the life characteristic point 503 by extrapolating the life characteristic line 502 of the electrolytic capacitor 110 as shown in FIG. Life expectancy 504 is predicted. Further, as shown in FIG. 5, the control unit 123 predicts the life characteristic point 503 by extrapolating the life characteristic line 502 of the electrolytic capacitor 119, and predicts the remaining life 504 of the electrolytic capacitor 119 based on the life characteristic point 503. .

次に、ステップS616では、制御部123は、電解コンデンサ110又は119の余命504が規定値より短いか否かをチェックする。規定値より短い場合には、ステップS617に進み、規定値以上である場合には、ステップS611に戻る。   Next, in step S616, the control unit 123 checks whether the remaining life 504 of the electrolytic capacitor 110 or 119 is shorter than a specified value. If it is shorter than the specified value, the process proceeds to step S617. If it is not smaller than the specified value, the process returns to step S611.

ステップS617では、制御部123は、電解コンデンサ110又は119の余命504が規定値より短いことを示すアラーム信号を出力し、アラームを通知する。例えば、制御部123は、発光ダイオード(LED)によりアラーム点灯、ディスプレイにアラーム表示、スピーカによりアラーム音を鳴らすことができる。これにより、電源回路100の交換時期を通知することができる。   In step S617, the control unit 123 outputs an alarm signal indicating that the life expectancy 504 of the electrolytic capacitor 110 or 119 is shorter than a specified value, and notifies the alarm. For example, the control unit 123 can turn on an alarm by a light emitting diode (LED), display an alarm on a display, and sound an alarm by a speaker. Thereby, it is possible to notify the replacement time of the power supply circuit 100.

以上のように、ステップS613では、制御部123は、変動検出部122bにより検出された出力電流の変動の最大値が閾値より小さい場合の変動検出部122a及び122cにより検出された出力電圧の変動の最大値を除外する。そして、制御部123は、変動検出部122bにより検出された出力電流の変動の最大値が閾値より大きい場合の変動検出部122a及び122cにより検出された出力電圧の変動の最大値の時間推移を基にコンデンサ110及び119の余命504を予測する。そして、制御部123は、そのコンデンサ110及び119の余命504を示す信号を出力する。   As described above, in step S613, the control unit 123 determines whether the fluctuation of the output voltage detected by the fluctuation detecting units 122a and 122c when the maximum value of the fluctuation of the output current detected by the fluctuation detecting unit 122b is smaller than the threshold value. Exclude the maximum value. Then, the control unit 123 uses the time transition of the maximum value of the fluctuation of the output voltage detected by the fluctuation detection units 122a and 122c when the maximum value of the fluctuation of the output current detected by the fluctuation detection unit 122b is larger than the threshold value. The life expectancy 504 of the capacitors 110 and 119 is predicted. Then, the control unit 123 outputs a signal indicating the life expectancy 504 of the capacitors 110 and 119.

(第2の実施形態)
図7は第2の実施形態による電源システムの構成例を示す図であり、図8(A)〜(C)はシミュレーション結果の電流波形及び電圧波形を示す図である。本実施形態(図7)は、第1の実施形態(図1)に対して、変動検出部122a〜122cの代わりにローパスフィルタ722a〜722bを設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
(Second embodiment)
FIG. 7 is a diagram illustrating a configuration example of a power supply system according to the second embodiment, and FIGS. 8A to 8C are diagrams illustrating current waveforms and voltage waveforms as a result of simulation. The present embodiment (FIG. 7) differs from the first embodiment (FIG. 1) in that low-pass filters 722a to 722b are provided instead of the fluctuation detecting units 122a to 122c. Hereinafter, the points of this embodiment different from the first embodiment will be described.

電流検出部120は、第1の実施形態と同様に、図8(A)に示す電解コンデンサ119の出力電流を検出する。図8(A)に示す電解コンデンサ119の出力電流は、負荷変動に伴う電流変動を示す。電圧検出部121は、第1の実施形態と同様に、図8(B)に示す電解コンデンサ119の出力電圧を検出する。図8(B)に示す電解コンデンサ119の出力電圧は、負荷変動に伴う電圧変動を示す。電圧波形801は、エリア802を拡大した波形を示し、電界効果トランジスタ108及び112のスイッチングによる電圧変動を示す。このように、スイッチングによる電圧変動は、負荷変動による電圧変動に比べて、かなり小さいことが分かる。電圧検出部111は、第1の実施形態と同様に、電解コンデンサ110の出力電圧を検出する。   The current detector 120 detects the output current of the electrolytic capacitor 119 shown in FIG. 8A, as in the first embodiment. The output current of the electrolytic capacitor 119 shown in FIG. 8A indicates a current fluctuation accompanying a load fluctuation. The voltage detector 121 detects the output voltage of the electrolytic capacitor 119 shown in FIG. 8B, as in the first embodiment. The output voltage of the electrolytic capacitor 119 shown in FIG. 8B indicates a voltage change due to a load change. A voltage waveform 801 shows a waveform obtained by enlarging the area 802, and shows a voltage fluctuation due to switching of the field effect transistors 108 and 112. Thus, it can be seen that the voltage fluctuation due to switching is much smaller than the voltage fluctuation due to load fluctuation. The voltage detector 111 detects the output voltage of the electrolytic capacitor 110, as in the first embodiment.

ローパスフィルタ722cは、電圧検出部121により検出された電解コンデンサ119の出力電圧に対してローパスフィルタリングし、図8(C)に示すローパスフィルタリングした出力電圧を制御部123に出力する。電圧波形803は、エリア804を拡大した波形を示し、電界効果トランジスタ108及び112のスイッチングによる電圧変動が消滅し、一定電圧になっていることが分かる。制御部123は、図8(C)に示す出力電圧の一定時間内の最大値MAX及び最小値MINを検出し、最大値MAX及び最小値MINの差分を電解コンデンサ119の出力電圧の変動の最大値として検出する。   The low-pass filter 722c performs low-pass filtering on the output voltage of the electrolytic capacitor 119 detected by the voltage detecting unit 121, and outputs the low-pass filtered output voltage illustrated in FIG. The voltage waveform 803 shows a waveform in which the area 804 is enlarged, and it can be seen that the voltage fluctuation due to the switching of the field-effect transistors 108 and 112 disappears, and the voltage becomes constant. The control unit 123 detects the maximum value MAX and the minimum value MIN of the output voltage shown in FIG. 8C within a certain time, and determines the difference between the maximum value MAX and the minimum value MIN as the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 119. Detect as a value.

同様に、ローパスフィルタ722aは、電圧検出部111により検出された電解コンデンサ110の出力電圧に対してローパスフィルタリングし、そのローパスフィルタリングした出力電圧を制御部123に出力する。また、ローパスフィルタ722bは、電流検出部120により検出された電解コンデンサ119の出力電流に対してローパスフィルタリングし、そのローパスフィルタリングした出力電流を制御部123に出力する。   Similarly, low-pass filter 722 a performs low-pass filtering on the output voltage of electrolytic capacitor 110 detected by voltage detecting section 111, and outputs the low-pass filtered output voltage to control section 123. The low-pass filter 722b performs low-pass filtering on the output current of the electrolytic capacitor 119 detected by the current detection unit 120, and outputs the low-pass filtered output current to the control unit 123.

制御部123は、図1の変動検出部122a〜122cの処理を行う。すなわち、制御部123は、変動検出部122aと同様に、ローパスフィルタ722aが出力する電解コンデンサ110の出力電圧の変動の一定時間内の最大値を検出する。また、制御部123は、変動検出部122bと同様に、ローパスフィルタ722bが出力する電解コンデンサ119の出力電流の変動の一定時間内の最大値を検出する。また、制御部123は、変動検出部122cと同様に、ローパスフィルタ722cが出力する電解コンデンサ119の出力電圧の変動の一定時間内の最大値を検出する。その後、制御部123は、第1の実施形態と同様に、電解コンデンサ110及び119の余命504を予測し、アラームを通知する。   The control unit 123 performs the processing of the fluctuation detection units 122a to 122c in FIG. That is, the control unit 123 detects the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 110 output from the low-pass filter 722a within a certain period of time, similarly to the fluctuation detecting unit 122a. Further, the control unit 123 detects the maximum value of the fluctuation of the output current of the electrolytic capacitor 119 output from the low-pass filter 722b within a certain period of time, similarly to the fluctuation detecting unit 122b. Further, the control unit 123 detects the maximum value of the fluctuation of the output voltage of the electrolytic capacitor 119 output from the low-pass filter 722c within a certain period of time, similarly to the fluctuation detecting unit 122c. Thereafter, the control unit 123 predicts the remaining life 504 of the electrolytic capacitors 110 and 119 and notifies an alarm, as in the first embodiment.

(第3の実施形態)
図9は、第3の実施形態による電源システムの構成例を示す図である。電源システムは、電源装置及びサーバ124を有する。電源装置は、電源回路100a、ダイオード901a、電源回路100b及びダイオード901bを有する。電源回路100a及び100bは、それぞれ、図1の電源回路100と同じ構成を有する。ダイオード901aは、アノードが電源回路100aの出力端子に接続され、カソードがサーバ124の電源端子に接続される。ダイオード901bは、アノードが電源回路100bの出力端子に接続され、カソードがサーバ124の電源端子に接続される。電源回路100a及び100bは、サーバ124に対して、電源電圧を供給する。電圧波形902aは、電源回路100aの出力電圧の波形を示す。電圧波形902bは、電源回路100bの出力電圧の波形を示す。サーバ124がクラウド用サーバのように常に中負荷又は重負荷を保つ場合には、一定期間中に、電源回路100a及び100bのいずれかの出力電圧を意図的に変動させることにより、サーバ124の負荷を変動させる。この負荷変動により、電解コンデンサ110及び119の出力電圧の変動の最大値を取得できる。その後、電源回路100bは、出力電圧を一定値に戻してよい。
(Third embodiment)
FIG. 9 is a diagram illustrating a configuration example of a power supply system according to the third embodiment. The power supply system has a power supply device and a server 124. The power supply device includes a power supply circuit 100a, a diode 901a, a power supply circuit 100b, and a diode 901b. Each of the power supply circuits 100a and 100b has the same configuration as the power supply circuit 100 of FIG. The diode 901a has an anode connected to the output terminal of the power supply circuit 100a and a cathode connected to the power supply terminal of the server 124. The diode 901b has an anode connected to the output terminal of the power supply circuit 100b and a cathode connected to the power supply terminal of the server 124. The power supply circuits 100a and 100b supply a power supply voltage to the server 124. A voltage waveform 902a indicates a waveform of an output voltage of the power supply circuit 100a. A voltage waveform 902b indicates a waveform of an output voltage of the power supply circuit 100b. When the server 124 always keeps a medium load or a heavy load like a cloud server, the output voltage of one of the power supply circuits 100a and 100b is intentionally fluctuated during a certain period, so that the load of the server 124 is changed. Is varied. With this load change, the maximum value of the change in the output voltage of the electrolytic capacitors 110 and 119 can be obtained. Thereafter, the power supply circuit 100b may return the output voltage to a constant value.

(第4の実施形態)
図10(A)は、第4の実施形態による電源システムの構成例を示す図である。電源システムは、管理サーバ1001及びサーバ群1002を有する。サーバ群1002は、複数の電源回路(電源装置)1003a〜1003d及び複数のサーバ1004a〜1004dを有する。複数の電源回路1003a〜1003dは、それぞれ、図7の電源回路100の構成を有し、複数のサーバ1004a〜1004dに電源電圧を供給する。ただし、管理サーバ1001が図7の制御部123の処理を行う。管理サーバ1001は、制御装置であり、複数のサーバ1004a〜1004dに複数の仮想マシンVMを割り当てる。
(Fourth embodiment)
FIG. 10A is a diagram illustrating a configuration example of a power supply system according to the fourth embodiment. The power supply system includes a management server 1001 and a server group 1002. The server group 1002 includes a plurality of power supply circuits (power supply devices) 1003a to 1003d and a plurality of servers 1004a to 1004d. Each of the plurality of power supply circuits 1003a to 1003d has the configuration of the power supply circuit 100 in FIG. 7, and supplies a power supply voltage to the plurality of servers 1004a to 1004d. However, the management server 1001 performs the processing of the control unit 123 in FIG. The management server 1001 is a control device, and allocates a plurality of virtual machines VM to a plurality of servers 1004a to 1004d.

管理サーバ1001は、複数の電源装置1003a〜1003dの電解コンデンサ110及び119の負荷変動に伴うコンデンサ110及び119の出力電圧の変動の最大値をそれぞれ一定時間毎に検出する。そして、管理サーバ1001は、その検出した出力電圧の変動の最大値の時間推移を基に、複数の電源回路1003a〜1003dの電解コンデンサ110及び119の余命504をそれぞれ予測する。そして、管理サーバ1001は、負荷変動時に、その予測した複数の電源回路1003a〜1003dの電解コンデンサ110及び11の余命504に応じて複数のサーバ1004a〜1004dに複数の仮想マシンVMを割り当てる。 The management server 1001 detects the maximum value of the fluctuation of the output voltages of the capacitors 110 and 119 accompanying the load fluctuation of the electrolytic capacitors 110 and 119 of the plurality of power supply devices 1003a to 1003d at regular intervals. Then, the management server 1001 predicts the remaining lives 504 of the electrolytic capacitors 110 and 119 of the plurality of power supply circuits 1003a to 1003d, respectively, based on the detected time change of the maximum value of the output voltage fluctuation. Then, the management server 1001, at the time of load fluctuation, assign multiple virtual machines VM to multiple servers 1004a~1004d depending on life expectancy 504 of the electrolytic capacitor 110 and 11 9 of a plurality of power supply circuits 1003a~1003d that the prediction.

例えば、図10(A)では、管理サーバ1001は、重負荷のためのサーバ1004a〜1004d内の仮想マシンVMの割り当て例を示す。図10(A)の状態の後、負荷が重負荷から軽負荷に切り替わると、管理サーバ1001は、図10(B)に示すように、消費電力削減のため、サーバ1004a〜1004dに対して仮想マシンVMを再割り当てする。この際、管理サーバ1001は、余命504が短い電源回路1003dから電源電圧が供給されるサーバ1004d内の仮想マシンVMの数を3個から2個に減らす。すなわち、管理サーバ1001は、余命504が短い電源回路1003dから電源電圧が供給されるサーバ1004dよりも、余命504が長い電源回路1003a〜1003cから電源電圧が供給されるサーバ1004a〜1004cに対して優先的に、仮想マシンVMを割り当てる。これにより、信頼性が低い電源回路1003dに対応するサーバ1004dの使用頻度を減らすことができる。すると、電源回路1003dの使用頻度が減り、電源回路1003dの余命504の減りを遅らせることができる。これにより、すべての電源回路1003a〜1003dの余命を平準化し、電源回路交換のコストを削減することができる。   For example, FIG. 10A illustrates an example in which the management server 1001 allocates virtual machines VM in the servers 1004a to 1004d due to heavy load. When the load switches from the heavy load to the light load after the state shown in FIG. 10A, the management server 1001 performs a virtual operation on the servers 1004a to 1004d to reduce the power consumption as shown in FIG. 10B. Reassign the machine VM. At this time, the management server 1001 reduces the number of virtual machines VM in the server 1004d to which the power supply voltage is supplied from the power supply circuit 1003d having the short life expectancy 504 from three to two. That is, the management server 1001 has priority over the servers 1004a to 1004c to which the power supply voltage is supplied from the power supply circuits 1003a to 1003c having the longer life expectancy 504, than the server 1004d to which the power supply voltage is supplied from the power supply circuit 1003d having the shorter life expectancy 504. A virtual machine VM is allocated. Thus, the frequency of use of the server 1004d corresponding to the power supply circuit 1003d having low reliability can be reduced. Then, the frequency of use of the power supply circuit 1003d is reduced, and the reduction in the life expectancy 504 of the power supply circuit 1003d can be delayed. As a result, the life expectancy of all power supply circuits 1003a to 1003d can be equalized, and the cost of power supply circuit replacement can be reduced.

図10(B)の状態の後、負荷が軽負荷から重負荷に切り替わると、管理サーバ1001は、図10(C)に示すように、消費電力削減のため、サーバ1004a〜1004dに対して仮想マシンVMを再割り当てする。この際、管理サーバ1001は、余命504が短い電源回路1003dから電源電圧が供給されるサーバ1004d内の仮想マシンVMの数を2個から0個に減らす。すなわち、管理サーバ1001は、余命504が短い電源回路1003dから電源電圧が供給されるサーバ1004dよりも、余命504が長い電源回路1003a〜1003cから電源電圧が供給されるサーバ1004a〜1004cに対して優先的に、仮想マシンVMを割り当てる。サーバ1004dに割り当てられる仮想マシンVMの数が0個になると、電源回路1003d及びサーバ1004dは、停止状態になり、余命504が短い電源回路1003dの交換が可能になる。   When the load is switched from the light load to the heavy load after the state of FIG. 10B, the management server 1001 virtualizes the servers 1004a to 1004d to reduce power consumption as shown in FIG. Reassign the machine VM. At this time, the management server 1001 reduces the number of virtual machines VM in the server 1004d to which the power supply voltage is supplied from the power supply circuit 1003d having the short life expectancy 504 from two to zero. That is, the management server 1001 has priority over the servers 1004a to 1004c to which the power supply voltage is supplied from the power supply circuits 1003a to 1003c having the longer life expectancy 504, than the server 1004d to which the power supply voltage is supplied from the power supply circuit 1003d having the shorter life expectancy 504. A virtual machine VM is allocated. When the number of virtual machines VM allocated to the server 1004d becomes 0, the power supply circuit 1003d and the server 1004d are stopped, and the power supply circuit 1003d with a short life expectancy 504 can be replaced.

以上のように、本実施形態によれば、余命504が長い電源回路1003a〜1003cに対応するサーバ1004a〜1004cに優先的に仮想マシンVMを割り当てることにより、電源回路1003a〜1003dの余命504の平準化が進み、電源回路の交換コストを削減することができる。   As described above, according to the present embodiment, the virtual machines VM are preferentially assigned to the servers 1004a to 1004c corresponding to the power supply circuits 1003a to 1003c having a long life expectancy 504, thereby leveling the life expectancy 504 of the power supply circuits 1003a to 1003d. As a result, power supply circuit replacement costs can be reduced.

また、上記の仮想マシンVMの再割り当てを長期に渡って繰り返すことにより、余命504が短くてメンテナンス優先度が高い電源回路1003dに対応するサーバ1004dは停止状態になる頻度が増加し、メンテナンスを実行する時に改めて、仮想マシンVMを移動したり、サーバ1004dを停止する必要がなくなるため、メンテナンスコストを低減することができる。   Further, by repeating the above-described reallocation of the virtual machine VM over a long period of time, the server 1004d corresponding to the power supply circuit 1003d having a short life expectancy 504 and having a high maintenance priority increases the frequency of being in a stopped state, and performs maintenance. It is not necessary to move the virtual machine VM or stop the server 1004d again, so that the maintenance cost can be reduced.

また、サーバ1004a〜1004dをデータセンタとして使用するユーザにとっても、仮想マシンVMが動作中のサーバ1004a,1004bに対応する電源回路1003a,1003bの故障の可能性が低減され、信頼性を向上させることができる。また、信頼性を重視してより高い料金を支払ってくれるユーザの仮想マシンVMを余命504が長い電源回路1003a〜1003cに対応するサーバ1004a〜1004cに優先的に割り当てることができる。また、余命504が短い電源回路1003dに対応するサーバ1004dには、コストを重視して、仮想マシンVMの一時的な停止を容認するユーザの仮想マシンVMを割り当てることにより、過剰な冗長が排除され、データセンタ全体での損益向上に寄与する。   Also, for a user who uses the servers 1004a to 1004d as a data center, it is possible to reduce the possibility of failure of the power supply circuits 1003a and 1003b corresponding to the servers 1004a and 1004b in which the virtual machines VM are operating, thereby improving reliability. Can be. In addition, a virtual machine VM of a user who pays a higher charge with an emphasis on reliability can be preferentially assigned to the servers 1004a to 1004c corresponding to the power supply circuits 1003a to 1003c having a longer life expectancy 504. In addition, the server 1004d corresponding to the power supply circuit 1003d having a short life expectancy 504 is allocated with a virtual machine VM of a user who permits the temporary stop of the virtual machine VM with emphasis on cost, thereby eliminating excessive redundancy. And contribute to the improvement of profit and loss in the entire data center.

(第5の実施形態)
図11(A)は、第5の実施形態による図1及び図7の制御部123の一部の構成例を示す図である。制御部123は、マイコン1100、ローパスフィルタ1101,1107、ゲイン部1102,1105,1108、アナログデジタル変換器1103,1106,1109、及び目標電圧部1104を有する。図11(C)に示すように、マイコン1100は、コンピュータであり、デジタルシグナルプロセッサ(DSP)1121、タイマ1122、ROM1123及びRAM1124を有する。DSP1121は、デジタル信号処理を行う。タイマ1122は、タイマ値のカウントを行う。ROM1123は、プログラム等を記憶する。RAM1124は、DSP1121のワーキング領域である。DSP1121は、ROM1123内のプログラムを実行することにより、第1〜第4の実施形態のコンデンサ寿命診断方法の処理及び図11(A)の機能モジュール1110〜1115の処理を含む各種処理を行う。マイコン1100は、プログラムの機能モジュールとして、減算部1110、補償器1111、縮小率計算部1112、タイマ1113、デューティ比変更部1114、及びパルス幅変調(PWM)部1115を有する。
(Fifth embodiment)
FIG. 11A is a diagram illustrating a configuration example of a part of the control unit 123 in FIGS. 1 and 7 according to the fifth embodiment. The control unit 123 includes a microcomputer 1100, low-pass filters 1101 and 1107, gain units 1102, 1105 and 1108, analog-digital converters 1103, 1106 and 1109, and a target voltage unit 1104. As illustrated in FIG. 11C, the microcomputer 1100 is a computer, and includes a digital signal processor (DSP) 1121, a timer 1122, a ROM 1123, and a RAM 1124. The DSP 1121 performs digital signal processing. The timer 1122 counts a timer value. The ROM 1123 stores programs and the like. The RAM 1124 is a working area of the DSP 1121. The DSP 1121 executes a program in the ROM 1123 to perform various processes including the processes of the capacitor life diagnosing method of the first to fourth embodiments and the processes of the functional modules 1110 to 1115 in FIG. The microcomputer 1100 includes a subtraction unit 1110, a compensator 1111, a reduction ratio calculation unit 1112, a timer 1113, a duty ratio change unit 1114, and a pulse width modulation (PWM) unit 1115 as function modules of a program.

図1及び図7の電圧検出部121は、電解コンデンサ119の出力電圧Vo1を検出する。ローパスフィルタ1101は、電圧検出部121により検出された出力電圧Vo1のうちのカットオフ周波数より高い周波数の成分を減衰させて出力する。ゲイン部1102は、ローパスフィルタ1101の出力電圧にゲインk1を乗じた電圧を出力する。アナログデジタル変換器1103は、ゲイン部1102の出力電圧をアナログからデジタルに変換し、デジタル出力電圧Vd1をマイコン1100に出力する。   1 and 7 detects the output voltage Vo1 of the electrolytic capacitor 119. The low-pass filter 1101 attenuates and outputs a component of a frequency higher than the cutoff frequency in the output voltage Vo1 detected by the voltage detection unit 121. Gain section 1102 outputs a voltage obtained by multiplying output voltage of low-pass filter 1101 by gain k1. The analog-to-digital converter 1103 converts the output voltage of the gain unit 1102 from analog to digital, and outputs a digital output voltage Vd1 to the microcomputer 1100.

目標電圧部1104は、目標電圧Vt1を出力する。目標電圧Vt1は、例えば19Vである。ゲイン部1105は、目標電圧Vt1にゲインk2を乗じた電圧を出力する。アナログデジタル変換器1106は、ゲイン部1105の出力電圧をアナログからデジタルに変換し、デジタル目標電圧Vd2をマイコン1100に出力する。   The target voltage section 1104 outputs a target voltage Vt1. The target voltage Vt1 is, for example, 19V. Gain section 1105 outputs a voltage obtained by multiplying target voltage Vt1 by gain k2. The analog-to-digital converter 1106 converts the output voltage of the gain unit 1105 from analog to digital, and outputs a digital target voltage Vd2 to the microcomputer 1100.

減算部1110は、デジタル目標電圧Vd2からデジタル出力電圧Vd1を減算し、その減算結果を出力する。補償器1111は、デューティ比演算部であり、減算部1110の出力値を基に、電界効果トランジスタ112のゲート電圧Vg1のデューティ比を演算する。ゲート電圧Vg1のデューティ比は、ゲート電圧Vg1のハイレベル時間をゲート電圧Vg1の周期で除算した値である。デューティ比変更部1114は、通常、補償器1111により演算されたデューティ比を変更せずにPWM部1115に出力する。PWM部1115は、デューティ比変更部1114が出力するデューティ比を基に、パルス幅変調したゲート電圧Vg1を電界効果トランジスタ112のゲートに出力する。これにより、マイコン1100は、出力電圧Vo1が目標電圧Vt1に近づくように、ゲート電圧Vg1を生成する。   Subtraction unit 1110 subtracts digital output voltage Vd1 from digital target voltage Vd2, and outputs the result of the subtraction. The compensator 1111 is a duty ratio calculator, and calculates the duty ratio of the gate voltage Vg1 of the field effect transistor 112 based on the output value of the subtractor 1110. The duty ratio of the gate voltage Vg1 is a value obtained by dividing the high level time of the gate voltage Vg1 by the cycle of the gate voltage Vg1. The duty ratio changing unit 1114 normally outputs the duty ratio calculated by the compensator 1111 to the PWM unit 1115 without changing the duty ratio. The PWM unit 1115 outputs the gate voltage Vg <b> 1 subjected to pulse width modulation to the gate of the field effect transistor 112 based on the duty ratio output from the duty ratio changing unit 1114. Thereby, the microcomputer 1100 generates the gate voltage Vg1 such that the output voltage Vo1 approaches the target voltage Vt1.

第1〜第4の実施形態では、制御部123は、電解コンデンサ119の負荷急変に伴う電解コンデンサ119の出力電圧Vo1の変動の最大値を検出したが、定常的に一定の出力電圧Vo1で動作する場合には電解コンデンサ119の余命予測が困難である。本実施形態では、マイコン1100は、図11(B)に示すように、安定動作中に電界効果トランジスタ112のゲート電圧Vg1のパルス幅(デューティ比)を1パルスだけ強制的に変更し、負荷急変と同等の出力電圧Vo1の変動を発生させる。ただし、デューティ比の変更量は、出力電流Io1とその時点でのデューティ比を基に、負荷(サーバ124)の要求スペックを逸脱しないように決定する。以下、ゲート電圧Vg1のパルス幅を1パルスだけ強制的に変更する方法を説明する。   In the first to fourth embodiments, the control unit 123 detects the maximum value of the fluctuation of the output voltage Vo1 of the electrolytic capacitor 119 due to a sudden change in the load of the electrolytic capacitor 119. However, the control unit 123 operates constantly at a constant output voltage Vo1. In such a case, it is difficult to predict the life expectancy of the electrolytic capacitor 119. In this embodiment, the microcomputer 1100 forcibly changes the pulse width (duty ratio) of the gate voltage Vg1 of the field effect transistor 112 by one pulse during the stable operation, as shown in FIG. The same fluctuation of the output voltage Vo1 is generated. However, the change amount of the duty ratio is determined based on the output current Io1 and the duty ratio at that time so as not to deviate from the required specifications of the load (server 124). Hereinafter, a method of forcibly changing the pulse width of the gate voltage Vg1 by one pulse will be described.

図1及び図7の電流検出部120は、電解コンデンサ119の出力電流Io1を検出する。ローパスフィルタ1107は、電流検出部120により検出された出力電流Io1のうちのカットオフ周波数より高い周波数の成分を減衰させて出力する。ゲイン部1108は、ローパスフィルタ1107の出力電流にゲインk1を乗じた電流を出力する。アナログデジタル変換器1109は、ゲイン部1108の出力電流をアナログからデジタルに変換し、デジタル出力電流をマイコン1100に出力する。   1 and 7 detects the output current Io1 of the electrolytic capacitor 119. The low-pass filter 1107 attenuates and outputs a component of a frequency higher than the cutoff frequency in the output current Io1 detected by the current detection unit 120. Gain section 1108 outputs a current obtained by multiplying output current of low-pass filter 1107 by gain k1. The analog-to-digital converter 1109 converts the output current of the gain unit 1108 from analog to digital, and outputs a digital output current to the microcomputer 1100.

縮小率計算部1112は、アナログデジタル変換器1109が出力するデジタル出力電流及び補償器1111が出力するデューティ比を基に、ゲート電圧Vg1のデューティ比の縮小率βを計算する。デューティ比変更部1114は、補償器1111が出力するデューティ比に対して、縮小率βを基に1パルスだけデューティ比を縮小する。PWM部1115は、デューティ比変更部1114が出力するデューティ比を基に、図11(B)に示すように、1パルスだけデューティ比が縮小されたゲート電圧Vg1を出力する。   Reduction rate calculator 1112 calculates reduction rate β of the duty ratio of gate voltage Vg1, based on the digital output current output from analog-to-digital converter 1109 and the duty ratio output from compensator 1111. The duty ratio changing unit 1114 reduces the duty ratio by one pulse based on the reduction ratio β with respect to the duty ratio output from the compensator 1111. The PWM unit 1115 outputs a gate voltage Vg1 whose duty ratio has been reduced by one pulse based on the duty ratio output by the duty ratio changing unit 1114, as shown in FIG. 11B.

図12(A)は、デューティ比変更部1114が出力するデューティ比に相当する電圧1201〜1203を示す図である。電圧1201は、出力電流Io1が10Aである場合の電圧である。電圧1202は、出力電流Io1が20Aである場合の電圧である。電圧1203は、出力電流Io1が30Aである場合の電圧である。デューティ比変更部1114は、デューティ比を縮小するため、期間1204だけデューティ比に相当する電圧1201〜1203を低くする。   FIG. 12A is a diagram showing voltages 1201 to 1203 corresponding to the duty ratio output by duty ratio changing section 1114. The voltage 1201 is a voltage when the output current Io1 is 10 A. The voltage 1202 is a voltage when the output current Io1 is 20 A. The voltage 1203 is a voltage when the output current Io1 is 30 A. The duty ratio changing unit 1114 lowers the voltages 1201 to 1203 corresponding to the duty ratio only during the period 1204 to reduce the duty ratio.

図12(B)は、電解コンデンサ119の出力電圧1211〜1213の波形を示す図である。出力電圧1211は、出力電流Io1が10Aである場合の出力電圧Vo1である。出力電圧1212は、出力電流Io1が20Aである場合の出力電圧Vo1である。出力電圧1213は、出力電流Io1が30Aである場合の出力電圧Vo1である。図12(A)に示すデューティ比に相当する電圧1201〜1203が低くなると、図12(B)に示す出力電圧1211〜1213も低くなる。これにより、出力電圧1211〜1213は、負荷急変の場合と同様に、変動する。   FIG. 12B is a diagram showing waveforms of output voltages 1211 to 1213 of the electrolytic capacitor 119. The output voltage 1211 is the output voltage Vo1 when the output current Io1 is 10 A. The output voltage 1212 is the output voltage Vo1 when the output current Io1 is 20 A. The output voltage 1213 is the output voltage Vo1 when the output current Io1 is 30 A. When the voltages 1201 to 1203 corresponding to the duty ratio shown in FIG. 12A decrease, the output voltages 1211 to 1213 shown in FIG. 12B also decrease. Thus, the output voltages 1211 to 1213 fluctuate in the same manner as in the case of the sudden load change.

図12(C)は、ローパスフィルタ1101が出力する電圧1221〜1223の波形を示す図である。電圧1221は、出力電流Io1が10Aである場合のローパスフィルタ1101の出力電圧である。出力電圧1222は、出力電流Io1が20Aである場合のローパスフィルタ1101の出力電圧である。出力電圧1223は、出力電流Io1が30Aである場合のローパスフィルタ1101の出力電圧である。図12(A)に示すデューティ比に相当する電圧1201〜1203が低くなると、図12(C)に示す電圧1221〜1223も低くなる。   FIG. 12C is a diagram illustrating waveforms of the voltages 1221 to 1223 output from the low-pass filter 1101. The voltage 1221 is the output voltage of the low-pass filter 1101 when the output current Io1 is 10 A. The output voltage 1222 is the output voltage of the low-pass filter 1101 when the output current Io1 is 20 A. The output voltage 1223 is the output voltage of the low-pass filter 1101 when the output current Io1 is 30 A. When the voltages 1201 to 1203 corresponding to the duty ratio shown in FIG. 12A decrease, the voltages 1221 to 1223 shown in FIG. 12C also decrease.

なお、デューティ比を縮小するパルス数は、1個に限定されず、連続する複数個のパルスのデューティ比を縮小してもよい。また、デューティ比を縮小する代わりに、デューティ比を拡大してもよい。   Note that the number of pulses for reducing the duty ratio is not limited to one, and the duty ratio of a plurality of consecutive pulses may be reduced. Instead of reducing the duty ratio, the duty ratio may be increased.

電源回路100は、n周期だけデューティ比をβ倍すると、出力電力P1から出力電力P2に減少する。その電力変動ΔPは、次式(1)により表される。
ΔP=P1−P2=n×(1−β)×P1 ・・・(1)
The power supply circuit 100 reduces the output power P1 to the output power P2 when the duty ratio is β times n cycles. The power fluctuation ΔP is represented by the following equation (1).
ΔP = P1−P2 = n × (1−β) × P1 (1)

図12(A)〜(C)は、n=1及びβ=1/4の場合を示す。nが小さければ、補償器1111は応答しないため、足りない電流は電解コンデンサ119から引き抜かれる。また、出力電圧Vo1の電圧変動ΔVは、電解コンデンサ119の容量値C、図13(B)のESR1315の抵抗値R、出力電圧Vo1、ゲート電圧Vg1の周期T1を基に一次近似すると、次式(2)で表される。
ΔV=Vo1−√[Vo12−{(2/C)×(1−β)×P1×n×T1}]
+R×(1−β)×P1/Vo1 ・・・(2)
FIGS. 12A to 12C show the case where n = 1 and β = 1/4. If n is small, the compensator 1111 does not respond, and the insufficient current is drawn from the electrolytic capacitor 119. Further, the voltage fluctuation ΔV of the output voltage Vo1 is first-order approximated based on the capacitance value C of the electrolytic capacitor 119, the resistance value R of the ESR 1315, the output voltage Vo1, and the period T1 of the gate voltage Vg1 in FIG. It is represented by (2).
ΔV = Vo1 − {[Vo1 2 − {(2 / C) × (1−β) × P1 × n × T1}]
+ R × (1-β) × P1 / Vo1 (2)

この電圧変動ΔVが電源回路100の規格内に収まるように、パルス数n及び縮小率βを決定することにより、負荷(サーバ124)に影響を与えずに、電解コンデンサ119の余命を予測することができる。   By determining the pulse number n and the reduction ratio β so that the voltage fluctuation ΔV falls within the standard of the power supply circuit 100, the life expectancy of the electrolytic capacitor 119 can be predicted without affecting the load (server 124). Can be.

図13(A)は、電解コンデンサ119の構造例を示す図である。電解コンデンサ119は、陽極箔1301、誘電体(Al23)1302、電解液1303、電解紙1304、及び陰極箔1305を有する。 FIG. 13A is a diagram illustrating a structural example of the electrolytic capacitor 119. The electrolytic capacitor 119 has an anode foil 1301, a dielectric (Al 2 O 3 ) 1302, an electrolyte solution 1303, an electrolytic paper 1304, and a cathode foil 1305.

図13(B)は、電解コンデンサ119の等化回路を示す図である。電解コンデンサ119は、インダクタ1311、ダイオード1312、コンデンサ1313、抵抗1314、抵抗1315、ダイオード1316、コンデンサ1317、抵抗1318、及びインダクタ1319を有する。抵抗1315は、等化直列抵抗(ESR)である。   FIG. 13B is a diagram illustrating an equalizing circuit of the electrolytic capacitor 119. The electrolytic capacitor 119 has an inductor 1311, a diode 1312, a capacitor 1313, a resistor 1314, a resistor 1315, a diode 1316, a capacitor 1317, a resistor 1318, and an inductor 1319. The resistor 1315 is an equalized series resistance (ESR).

図13(C)は、縮小率βの決定方法を説明するための図であり、出力電流Io1が10A、20A、30A及び40Aの場合のESR1315の抵抗値に対する電圧変動ΔVの関係を示す。例えば、電源回路100は、電圧変動ΔVの絶対値が600mV以下であることのスペックと、ESR1315の抵抗値が20mΩ以下であることのスペックが要求されている。このスペックを満たすように、縮小率βを決める必要がある。例えば、定常時の出力電流Io1が20Aの場合には、縮小率βを1/4以上の値に決定すればよい。この場合、デューティ比変更部1114は、例えば、デューティ比を40%から10%に変更する。これにより、負荷(サーバ124)に影響を与えずに、電解コンデンサ119の余命を予測することができる。また、出力電流Io1が20Aより大きいときには、縮小率βをさらに大きな値にすればよい。   FIG. 13C is a diagram for explaining a method of determining the reduction ratio β, and shows the relationship between the resistance value of the ESR 1315 and the voltage fluctuation ΔV when the output current Io1 is 10 A, 20 A, 30 A, and 40 A. For example, the power supply circuit 100 is required to have a specification that the absolute value of the voltage fluctuation ΔV is 600 mV or less and a specification that the resistance value of the ESR 1315 is 20 mΩ or less. It is necessary to determine the reduction ratio β so as to satisfy this specification. For example, if the steady-state output current Io1 is 20 A, the reduction ratio β may be determined to be a value equal to or more than 4. In this case, the duty ratio changing unit 1114 changes the duty ratio from 40% to 10%, for example. Thus, the life expectancy of the electrolytic capacitor 119 can be predicted without affecting the load (the server 124). When the output current Io1 is larger than 20 A, the reduction ratio β may be set to a larger value.

図14(A)及び(B)は、マイコン1100の処理例を示すフローチャートである。この処理は、一定時間(例えば1日)間隔で1回行われる。ステップS1401では、縮小率計算部1112は、補償器1111からデューティ比Dを取得し、アナログデジタル変換器1109からデジタル出力電流を取得する。次に、ステップS1402では、縮小率計算部1112は、今回のデューティ比Dを基に、これまでの平均のデューティ比D_aveを計算する。次に、ステップS1403では、縮小率計算部1112は、平均デューティ比D_aveとデューティ比Dとの差分の絶対値を変動D_errとして演算する。次に、ステップS1404では、縮小率計算部1112は、変動D_errが閾値より大きい場合には、ステップS1405に処理を進め、変動D_errが閾値以下である場合には、ステップS1406に処理を進める。ステップS1405では、タイマ1113は、タイマ値T2を0にリセットし、タイマ値T2のカウントを開始する。その後、縮小率計算部1112は、出力電圧Vo1の電圧変動ΔVが大きいので、縮小率βを決定せずに、処理を終了する。これにより、出力電圧Vo1の変動が大きい場合にデューティ比を縮小し、出力電圧Vo1の電圧変動ΔVの絶対値が600mVのスペックを超えてしまうことを防止できる。   FIGS. 14A and 14B are flowcharts illustrating a processing example of the microcomputer 1100. This process is performed once at regular intervals (for example, one day). In step S1401, the reduction ratio calculation unit 1112 obtains the duty ratio D from the compensator 1111 and obtains a digital output current from the analog-to-digital converter 1109. Next, in step S1402, the reduction ratio calculation unit 1112 calculates the average duty ratio D_ave so far based on the current duty ratio D. Next, in step S1403, the reduction ratio calculation unit 1112 calculates the absolute value of the difference between the average duty ratio D_ave and the duty ratio D as the variation D_err. Next, in step S1404, the reduction ratio calculation unit 1112 proceeds to step S1405 if the variation D_err is greater than the threshold, and proceeds to step S1406 if the variation D_err is equal to or less than the threshold. In step S1405, the timer 1113 resets the timer value T2 to 0, and starts counting the timer value T2. After that, since the voltage fluctuation ΔV of the output voltage Vo1 is large, the reduction ratio calculation unit 1112 ends the process without determining the reduction ratio β. This makes it possible to reduce the duty ratio when the fluctuation of the output voltage Vo1 is large, and prevent the absolute value of the voltage fluctuation ΔV of the output voltage Vo1 from exceeding the specification of 600 mV.

ステップS1406では、縮小率計算部1112は、タイマ値T2が安定時間以下である場合には、出力電圧Vo1の変動が未だ安定していないので、ステップS1401に処理を戻し、上記の処理を繰り返す。また、縮小率計算部1112は、タイマ値T2が安定時間より大きい場合には、出力電圧Vo1の変動が安定しているので、ステップS1411に処理を進める。   In step S1406, if the timer value T2 is equal to or less than the stabilization time, the fluctuation of the output voltage Vo1 has not been stabilized yet, so the processing returns to step S1401 and the above processing is repeated. When the timer value T2 is longer than the stabilization time, the reduction ratio calculation unit 1112 advances the process to step S1411 because the fluctuation of the output voltage Vo1 is stable.

ステップS1411では、縮小率計算部1112は、補償器1111から取得したデューティ比D及びアナログデジタル変換器1109から取得したデジタル出力電流を基に、スペックを満たす縮小率βを計算する。次に、ステップS1412では、デューティ比変更部1114は、デューティ比Dに縮小率βを乗算し、nパルス分のデューティ比を変更する。次に、ステップS1413では、PWM部1115は、デューティ比変更部1114により変更されたデューティ比を基に、nパルス分のデューティ比が縮小されたゲート電圧Vg1を出力する。これにより、出力電圧Vo1が変動するので、制御部123は、第1〜第4の実施形態と同様に、電解コンデンサ119の余命を予測する。   In step S1411, the reduction ratio calculation unit 1112 calculates a reduction ratio β satisfying the specifications based on the duty ratio D obtained from the compensator 1111 and the digital output current obtained from the analog-to-digital converter 1109. Next, in step S1412, the duty ratio changing unit 1114 multiplies the duty ratio D by the reduction ratio β to change the duty ratio for n pulses. Next, in step S1413, the PWM unit 1115 outputs the gate voltage Vg1 in which the duty ratio for n pulses is reduced based on the duty ratio changed by the duty ratio changing unit 1114. As a result, the output voltage Vo1 fluctuates, so that the control unit 123 predicts the remaining life of the electrolytic capacitor 119 as in the first to fourth embodiments.

以上のように、電界効果トランジスタ112は、電解コンデンサ119に電力を供給するスイッチである。補償器1111は、デューティ比演算部であり、電解コンデンサ119の出力電圧Vo1が目標電圧(目標値)Vt1に近づくように電界効果トランジスタ112のゲート電圧(制御パルス)Vg1のデューティ比を演算する。デューティ比変更部1114及びPWM部1115は、パルス生成部であり、補償器1111により演算されたデューティ比を1パルス又は複数パルスだけ変更し、その変更されたデューティ比を基に電界効果トランジスタ112のゲート電圧Vg1を生成する。図1の変動検出部122cは、上記のデューティ比の変更に伴う電解コンデンサ119の出力電圧Vo1の変動の最大値を検出する。制御部123は、変動検出部122cの検出結果を基に電解コンデンサ119の余命を予測する。   As described above, the field effect transistor 112 is a switch that supplies power to the electrolytic capacitor 119. The compensator 1111 is a duty ratio calculator, and calculates the duty ratio of the gate voltage (control pulse) Vg1 of the field effect transistor 112 so that the output voltage Vo1 of the electrolytic capacitor 119 approaches the target voltage (target value) Vt1. The duty ratio changing unit 1114 and the PWM unit 1115 are pulse generation units, change the duty ratio calculated by the compensator 1111 by one pulse or a plurality of pulses, and change the duty ratio of the field effect transistor 112 based on the changed duty ratio. A gate voltage Vg1 is generated. The fluctuation detecting unit 122c in FIG. 1 detects the maximum value of the fluctuation of the output voltage Vo1 of the electrolytic capacitor 119 due to the change in the duty ratio. The control unit 123 predicts the remaining life of the electrolytic capacitor 119 based on the detection result of the fluctuation detection unit 122c.

(第6の実施形態)
図15(A)は、第6の実施形態による図1及び図7の制御部123の一部の構成例を示す図である。第5の実施形態では、制御部123が電界効果トランジスタ112のゲート電圧Vg1を制御する例を説明したが、第6の実施形態では、制御部123が電界効果トランジスタ108のゲート電圧Vg2を制御する例を説明する。以下、図15(A)が図11(A)と異なる点を説明する。
(Sixth embodiment)
FIG. 15A is a diagram illustrating a configuration example of a part of the control unit 123 in FIGS. 1 and 7 according to the sixth embodiment. In the fifth embodiment, an example in which the control unit 123 controls the gate voltage Vg1 of the field-effect transistor 112 has been described. However, in the sixth embodiment, the control unit 123 controls the gate voltage Vg2 of the field-effect transistor 108. An example will be described. Hereinafter, a point of difference in FIG. 15A compared with FIG. 11A will be described.

図1及び図7の電圧検出部111は、電解コンデンサ110の出力電圧Vo2を検出する。ローパスフィルタ1101は、電圧検出部111により検出された出力電圧Vo2のうちのカットオフ周波数より高い周波数の成分を減衰させて出力する。ゲイン部1102は、ローパスフィルタ1101の出力電圧にゲインk1を乗じた電圧を出力する。アナログデジタル変換器1103は、ゲイン部1102の出力電圧をアナログからデジタルに変換し、デジタル出力電圧Vd1をマイコン1100に出力する。   1 and 7 detects the output voltage Vo2 of the electrolytic capacitor 110. The low-pass filter 1101 attenuates and outputs a component having a frequency higher than the cutoff frequency in the output voltage Vo2 detected by the voltage detection unit 111. Gain section 1102 outputs a voltage obtained by multiplying output voltage of low-pass filter 1101 by gain k1. The analog-to-digital converter 1103 converts the output voltage of the gain unit 1102 from analog to digital, and outputs a digital output voltage Vd1 to the microcomputer 1100.

目標電圧部1104は、目標電圧Vt2を出力する。目標電圧Vt2は、例えば400Vである。ゲイン部1105は、目標電圧Vt2にゲインk2を乗じた電圧を出力する。アナログデジタル変換器1106は、ゲイン部1105の出力電圧をアナログからデジタルに変換し、デジタル目標電圧Vd2をマイコン1100に出力する。   Target voltage section 1104 outputs target voltage Vt2. The target voltage Vt2 is, for example, 400V. Gain section 1105 outputs a voltage obtained by multiplying target voltage Vt2 by gain k2. The analog-to-digital converter 1106 converts the output voltage of the gain unit 1105 from analog to digital, and outputs a digital target voltage Vd2 to the microcomputer 1100.

図1及び図7の電流検出部125は、電解コンデンサ110の出力電流Io2を検出する。ローパスフィルタ1107は、電流検出部125により検出された出力電流Io2のうちのカットオフ周波数より高い周波数の成分を減衰させて出力する。ゲイン部1108は、ローパスフィルタ1107の出力電流にゲインk1を乗じた電流を出力する。アナログデジタル変換器1109は、ゲイン部1108の出力電流をアナログからデジタルに変換し、デジタル出力電流をマイコン1100に出力する。   1 and 7 detects the output current Io2 of the electrolytic capacitor 110. The low-pass filter 1107 attenuates and outputs a component having a frequency higher than the cutoff frequency in the output current Io2 detected by the current detection unit 125. Gain section 1108 outputs a current obtained by multiplying output current of low-pass filter 1107 by gain k1. The analog-to-digital converter 1109 converts the output current of the gain unit 1108 from analog to digital, and outputs a digital output current to the microcomputer 1100.

マイコン1100は、第5の実施形態と同様に、アナログデジタル変換器1109が出力するデジタル出力電流、デジタル出力電圧Vd1及びデジタル目標電圧Vd2を基に、電界効果トランジスタ108のゲート電圧Vg2を出力する。減算部1110は、デジタル目標電圧Vd2からデジタル出力電圧Vd1を減算し、その減算結果を出力する。補償器1111は、減算部1110の出力値を基に、電界効果トランジスタ108のゲート電圧Vg2のデューティ比を演算する。PWM部1115は、デューティ比変更部1114が出力するデューティ比を基に、パルス幅変調したゲート電圧Vg2を電界効果トランジスタ108のゲートに出力する。これにより、マイコン1100は、出力電圧Vo2が目標電圧Vt2に近づくように、ゲート電圧Vg2を生成する。デューティ比変更部1114は、連続する複数パルスのデューティ比を変更する。   The microcomputer 1100 outputs the gate voltage Vg2 of the field-effect transistor 108 based on the digital output current, the digital output voltage Vd1, and the digital target voltage Vd2 output from the analog-to-digital converter 1109, as in the fifth embodiment. Subtraction unit 1110 subtracts digital output voltage Vd1 from digital target voltage Vd2, and outputs the result of the subtraction. Compensator 1111 calculates the duty ratio of gate voltage Vg2 of field effect transistor 108 based on the output value of subtraction unit 1110. The PWM unit 1115 outputs the gate voltage Vg2 pulse-width modulated to the gate of the field-effect transistor 108 based on the duty ratio output from the duty ratio changing unit 1114. Thereby, the microcomputer 1100 generates the gate voltage Vg2 such that the output voltage Vo2 approaches the target voltage Vt2. The duty ratio changing unit 1114 changes the duty ratio of a plurality of continuous pulses.

図15(B)の交流電圧1501は、交流電源101が出力する交流電圧であり、周期が20msである。図1及び図7の電界効果トランジスタ108は、交流電圧1501の力率を改善する力率改善回路であり、交流電圧1501の半周期(10ms)から1周期(20ms)の瞬断耐性が要求されるため、電解コンデンサ110の容量が非常に大きい。このため、制御部123が電界効果トランジスタ108のゲート電圧Vg2の数パルスのデューティ比を縮小した程度では、電解コンデンサ110の出力電圧Vo2の変動は検出できない。電解コンデンサ110の出力電圧Vo2を変動させるには、閾値以上の期間の複数パルスで、電界効果トランジスタ108のゲート電圧Vg2のデューティ比を縮小率βだけ縮小する必要がある。縮小率計算部1112は、例えば、縮小率β=1/4をデューティ比変更部1114に出力する。例えば、図15(B)に示すように、デューティ比変更部1114は、交流電圧1501のピーク付近の5msの第1の期間で、デューティ比に相当する電圧1503を低下させる。PWM部1115は、その5msの第1の期間で、パルス幅が狭いゲート電圧Vg2を生成する。これにより、電界効果トランジスタ108のオン時間が短くなり、電解コンデンサ110の出力電圧1502が変動する。制御部123は、この出力電圧1502の変動を基に、第1〜第4の実施形態と同様に、電解コンデンサ110及び119の余命を予測することができる。   The AC voltage 1501 in FIG. 15B is an AC voltage output from the AC power supply 101 and has a cycle of 20 ms. 1 and 7 is a power factor improving circuit for improving the power factor of the AC voltage 1501, and is required to have a momentary interruption resistance from a half cycle (10 ms) to one cycle (20 ms) of the AC voltage 1501. Therefore, the capacity of the electrolytic capacitor 110 is very large. Therefore, the fluctuation of the output voltage Vo2 of the electrolytic capacitor 110 cannot be detected to the extent that the control unit 123 reduces the duty ratio of several pulses of the gate voltage Vg2 of the field effect transistor 108. In order to vary the output voltage Vo2 of the electrolytic capacitor 110, it is necessary to reduce the duty ratio of the gate voltage Vg2 of the field effect transistor 108 by a reduction rate β with a plurality of pulses in a period equal to or longer than the threshold. The reduction ratio calculation unit 1112 outputs, for example, the reduction ratio β = 1/4 to the duty ratio change unit 1114. For example, as shown in FIG. 15B, the duty ratio changing unit 1114 reduces the voltage 1503 corresponding to the duty ratio in a first period of 5 ms near the peak of the AC voltage 1501. The PWM unit 1115 generates the gate voltage Vg2 having a narrow pulse width in the first period of 5 ms. Accordingly, the on-time of the field effect transistor 108 is shortened, and the output voltage 1502 of the electrolytic capacitor 110 fluctuates. The control unit 123 can predict the remaining lives of the electrolytic capacitors 110 and 119 based on the fluctuation of the output voltage 1502, as in the first to fourth embodiments.

以上のように、補償器1111は、デューティ比演算部であり、電解コンデンサ110の出力電圧Vo2が目標電圧(目標値)Vt2に近づくように電界効果トランジスタ108のゲート電圧(制御パルス)Vg2のデューティ比を演算する。デューティ比変更部1114及びPWM部1115は、パルス生成部であり、補償器1111により演算されたデューティ比を第1の期間だけ変更し、その変更されたデューティ比を基に電界効果トランジスタ108のゲート電圧Vg2を生成する。図1の変動検出部122aは、そのデューティ比の変更に伴う電解コンデンサ110の出力電圧Vo2の変動の最大値を検出する。変動検出部122cは、そのデューティ比の変更に伴う電解コンデンサ119の出力電圧Vo1の変動の最大値を検出する。制御部123は、変動検出部122aの検出結果を基に電解コンデンサ110の余命を予測し、変動検出部122cの検出結果を基に電解コンデンサ119の余命を予測する。   As described above, the compensator 1111 is a duty ratio calculator, and the duty of the gate voltage (control pulse) Vg2 of the field effect transistor 108 is set so that the output voltage Vo2 of the electrolytic capacitor 110 approaches the target voltage (target value) Vt2. Calculate the ratio. The duty ratio changing unit 1114 and the PWM unit 1115 are pulse generating units, and change the duty ratio calculated by the compensator 1111 for the first period, and use the gate of the field effect transistor 108 based on the changed duty ratio. A voltage Vg2 is generated. 1 detects a maximum value of a change in output voltage Vo2 of electrolytic capacitor 110 due to a change in the duty ratio. Fluctuation detecting section 122c detects the maximum value of the fluctuation of output voltage Vo1 of electrolytic capacitor 119 due to the change of the duty ratio. The control unit 123 predicts the remaining life of the electrolytic capacitor 110 based on the detection result of the fluctuation detecting unit 122a, and predicts the remaining life of the electrolytic capacitor 119 based on the detection result of the fluctuation detecting unit 122c.

本実施形態のマイコン1100は、コンピュータがプログラムを実行することによって実現することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体及び上記のプログラム等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。   The microcomputer 1100 of the present embodiment can be realized by a computer executing a program. Further, a computer-readable recording medium on which the above-mentioned program is recorded and a computer program product such as the above-mentioned program can also be applied as an embodiment of the present invention. As the recording medium, for example, a flexible disk, a hard disk, an optical disk, a magneto-optical disk, a CD-ROM, a magnetic tape, a nonvolatile memory card, a ROM, and the like can be used.

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。   It should be noted that each of the above-described embodiments is merely an example of a concrete example for carrying out the present invention, and the technical scope of the present invention should not be interpreted in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features.

100 電源回路
101 交流電源
102 整流回路
103〜106 ダイオード
107 インダクタ
108 nチャネル電界効果トランジスタ
109 ダイオード
110 電解コンデンサ
111 電圧検出部
112 nチャネル電界効果トランジスタ
113 トランス
114 一次巻線
115 二次巻線
116,117 ダイオード
118 インダクタ
119 電解コンデンサ
120 電流検出部
121 電圧検出部
122a〜122c 変動検出部
123 制御部
124 サーバ
REFERENCE SIGNS LIST 100 power supply circuit 101 AC power supply 102 rectifier circuit 103 to 106 diode 107 inductor 108 n-channel field-effect transistor 109 diode 110 electrolytic capacitor 111 voltage detector 112 n-channel field-effect transistor 113 transformer 114 primary winding 115 secondary winding 116, 117 Diode 118 Inductor 119 Electrolytic capacitor 120 Current detector 121 Voltage detectors 122a to 122c Fluctuation detector 123 Controller 124 Server

Claims (10)

第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出する第1の変動検出部と、
前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する出力部と、
前記第1のコンデンサの出力電流の変動の最大値を前記一定時間毎に検出する第2の変動検出部を有し、
前記出力部は、前記第2の変動検出部により検出された前記出力電流の変動の最大値が閾値より小さい場合の前記第1の変動検出部により検出された前記出力電圧の変動の最大値を除き、前記第2の変動検出部により検出された前記出力電流の変動の最大値が前記閾値より大きい場合の前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力することを特徴とするコンデンサ寿命診断装置。
A first fluctuation detection unit that detects a maximum value of the fluctuation of the output voltage of the first capacitor at regular intervals;
An output for predicting the life expectancy of the first capacitor based on a time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detection unit, and outputting a signal indicating the life expectancy of the first capacitor; Department and
And a second variation detecting unit that detects the maximum value of the variation of the output current of the first capacitor for each of the predetermined time,
The output unit calculates a maximum value of the fluctuation of the output voltage detected by the first fluctuation detection unit when a maximum value of the fluctuation of the output current detected by the second fluctuation detection unit is smaller than a threshold value. Time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detecting section when the maximum value of the fluctuation of the output current detected by the second fluctuation detecting section is larger than the threshold value The life expectancy of the first capacitor is predicted based on the following equation, and a signal indicating the life expectancy of the first capacitor is output.
第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出する第1の変動検出部と、
前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する出力部とを有し、
前記第1の変動検出部は、前記第1のコンデンサの負荷変動に伴う前記第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出することを特徴とするコンデンサ寿命診断装置。
A first fluctuation detection unit that detects a maximum value of the fluctuation of the output voltage of the first capacitor at regular intervals;
An output for predicting the life expectancy of the first capacitor based on a time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detection unit, and outputting a signal indicating the life expectancy of the first capacitor; Part and
The capacitor life diagnostic device according to claim 1, wherein the first fluctuation detecting unit detects a maximum value of a fluctuation of an output voltage of the first capacitor due to a fluctuation of a load of the first capacitor at regular intervals.
前記第1のコンデンサは、負荷に電圧を出力し、
さらに、前記負荷に電圧を出力する電源回路を有し、
前記電源回路が出力電圧を変動させることにより、前記負荷を変動させることを特徴とする請求項記載のコンデンサ寿命診断装置。
The first capacitor outputs a voltage to a load;
A power supply circuit that outputs a voltage to the load;
3. The apparatus according to claim 2, wherein the power supply circuit varies the load by varying an output voltage.
第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出する第1の変動検出部と、
前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する出力部と、
前記第1のコンデンサに電力を供給するスイッチと、
前記第1のコンデンサの出力電圧が目標値に近づくように前記スイッチの制御パルスのデューティ比を演算するデューティ比演算部と、
前記演算されたデューティ比を1パルス又は複数パルスだけ変更し、前記変更されたデューティ比を基に前記スイッチの制御パルスを生成するパルス生成部とを有し、
前記第1の変動検出部は、前記デューティ比の変更に伴う前記第1のコンデンサの出力電圧の変動の最大値を検出することを特徴とするコンデンサ寿命診断装置。
A first fluctuation detection unit that detects a maximum value of the fluctuation of the output voltage of the first capacitor at regular intervals;
An output for predicting the life expectancy of the first capacitor based on a time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detection unit, and outputting a signal indicating the life expectancy of the first capacitor; Department and
A switch for supplying power to the first capacitor;
A duty ratio calculator for calculating a duty ratio of a control pulse of the switch so that an output voltage of the first capacitor approaches a target value;
A pulse generation unit that changes the calculated duty ratio by one pulse or a plurality of pulses, and generates a control pulse of the switch based on the changed duty ratio;
The capacitor life diagnostic device, wherein the first fluctuation detecting unit detects a maximum value of a fluctuation of an output voltage of the first capacitor accompanying a change of the duty ratio.
第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出する第1の変動検出部と、
前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する出力部と、
一次巻線及び二次巻線を含み、前記一次巻線の電圧を変圧し、前記変圧した電圧を前記二次巻線に出力するトランスと、
前記トランスの前記二次巻線の電圧を整流し、前記整流した電圧を前記第1のコンデンサに出力する第1の整流回路と、
交流電圧を整流する第2の整流回路と、
前記第2の整流回路により整流された電圧が印加される第2のコンデンサと、
前記第2のコンデンサの出力電圧の変動の最大値を検出する第3の変動検出部と、
前記第2の整流回路及び前記トランスの前記一次巻線の間に接続される第1のトランジスタと、
前記第1のコンデンサの出力電圧が目標値に近づくように前記第1のトランジスタの制御パルスのデューティ比を演算するデューティ比演算部と、
前記演算されたデューティ比を1パルス又は複数パルスだけ変更し、前記変更されたデューティ比を基に前記第1のトランジスタの制御パルスを生成するパルス生成部とを有し、
前記トランスは、前記第2のコンデンサの出力電圧を変圧し、
前記出力部は、前記第3の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第2のコンデンサの余命を予測し、前記第2のコンデンサの余命を示す信号を出力し、
前記第1の変動検出部は、前記デューティ比の変更に伴う前記第1のコンデンサの出力電圧の変動の最大値を検出することを特徴とするコンデンサ寿命診断装置。
A first fluctuation detection unit that detects a maximum value of the fluctuation of the output voltage of the first capacitor at regular intervals;
An output for predicting the life expectancy of the first capacitor based on a time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detection unit, and outputting a signal indicating the life expectancy of the first capacitor; Department and
A transformer that includes a primary winding and a secondary winding, transforms the voltage of the primary winding, and outputs the transformed voltage to the secondary winding;
A first rectifier circuit that rectifies the voltage of the secondary winding of the transformer and outputs the rectified voltage to the first capacitor;
A second rectifier circuit for rectifying the AC voltage;
A second capacitor to which a voltage rectified by the second rectifier circuit is applied;
A third fluctuation detecting unit that detects a maximum value of the fluctuation of the output voltage of the second capacitor;
A first transistor connected between the second rectifier circuit and the primary winding of the transformer;
A duty ratio calculator for calculating a duty ratio of a control pulse of the first transistor so that an output voltage of the first capacitor approaches a target value;
A pulse generation unit that changes the calculated duty ratio by one pulse or a plurality of pulses, and generates a control pulse of the first transistor based on the changed duty ratio;
The transformer transforms an output voltage of the second capacitor;
The output unit predicts a life expectancy of the second capacitor based on a time transition of a maximum value of the fluctuation of the output voltage detected by the third fluctuation detection unit, and indicates a life expectancy of the second capacitor. Output a signal,
The capacitor life diagnostic device, wherein the first fluctuation detecting unit detects a maximum value of a fluctuation of an output voltage of the first capacitor accompanying a change of the duty ratio.
第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出する第1の変動検出部と、
前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する出力部と、
一次巻線及び二次巻線を含み、前記一次巻線の電圧を変圧し、前記変圧した電圧を前記二次巻線に出力するトランスと、
前記トランスの前記二次巻線の電圧を整流し、前記整流した電圧を前記第1のコンデンサに出力する第1の整流回路と、
交流電圧を整流する第2の整流回路と、
前記第2の整流回路により整流された電圧が印加される第2のコンデンサと、
前記第2のコンデンサの出力電圧の変動の最大値を検出する第3の変動検出部と、
ソースがグランド電位ノードに接続される第2のトランジスタと、
前記第2の整流回路及び前記第2のトランジスタのドレイン間に接続されるインダクタと、
アノードが前記第2のトランジスタのドレインに接続され、カソードが前記第2のコンデンサに接続されるダイオードと、
前記第2のコンデンサの出力電圧が目標値に近づくように前記第2のトランジスタの制御パルスのデューティ比を演算するデューティ比演算部と、
前記演算されたデューティ比を第1の期間だけ変更し、前記変更されたデューティ比を基に前記第2のトランジスタの制御パルスを生成するパルス生成部とを有し、
前記トランスは、前記第2のコンデンサの出力電圧を変圧し、
前記出力部は、前記第3の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第2のコンデンサの余命を予測し、前記第2のコンデンサの余命を示す信号を出力し、
前記第3の変動検出部は、前記デューティ比の変更に伴う前記第2のコンデンサの出力電圧の変動の最大値を検出することを特徴とするコンデンサ寿命診断装置。
A first fluctuation detection unit that detects a maximum value of the fluctuation of the output voltage of the first capacitor at regular intervals;
An output for predicting the life expectancy of the first capacitor based on a time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detection unit, and outputting a signal indicating the life expectancy of the first capacitor; Department and
A transformer that includes a primary winding and a secondary winding, transforms the voltage of the primary winding, and outputs the transformed voltage to the secondary winding;
A first rectifier circuit that rectifies the voltage of the secondary winding of the transformer and outputs the rectified voltage to the first capacitor;
A second rectifier circuit for rectifying the AC voltage;
A second capacitor to which a voltage rectified by the second rectifier circuit is applied;
A third fluctuation detecting unit that detects a maximum value of the fluctuation of the output voltage of the second capacitor;
A second transistor having a source connected to the ground potential node;
An inductor connected between the second rectifier circuit and the drain of the second transistor;
A diode having an anode connected to the drain of the second transistor and a cathode connected to the second capacitor;
A duty ratio calculator for calculating a duty ratio of a control pulse of the second transistor so that an output voltage of the second capacitor approaches a target value;
A pulse generator that changes the calculated duty ratio only for a first period, and generates a control pulse for the second transistor based on the changed duty ratio;
The transformer transforms an output voltage of the second capacitor;
The output unit predicts a life expectancy of the second capacitor based on a time transition of a maximum value of the fluctuation of the output voltage detected by the third fluctuation detection unit, and indicates a life expectancy of the second capacitor. Output a signal,
The third variation detecting unit detects a maximum value of a variation of an output voltage of the second capacitor according to a change of the duty ratio.
第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出する第1の変動検出部と、
前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する出力部と、
一次巻線及び二次巻線を含み、前記一次巻線の電圧を変圧し、前記変圧した電圧を前記二次巻線に出力するトランスと、
前記トランスの前記二次巻線の電圧を整流し、前記整流した電圧を前記第1のコンデンサに出力する第1の整流回路と、
交流電圧を整流する第2の整流回路と、
前記第2の整流回路により整流された電圧が印加される第2のコンデンサと、
前記第2のコンデンサの出力電圧の変動の最大値を検出する第3の変動検出部と、
ソースがグランド電位ノードに接続される第2のトランジスタと、
前記第2の整流回路及び前記第2のトランジスタのドレイン間に接続されるインダクタと、
アノードが前記第2のトランジスタのドレインに接続され、カソードが前記第2のコンデンサに接続されるダイオードと、
前記第2のコンデンサの出力電圧が目標値に近づくように前記第2のトランジスタの制御パルスのデューティ比を演算するデューティ比演算部と、
前記演算されたデューティ比を第1の期間だけ変更し、前記変更されたデューティ比を基に前記第2のトランジスタの制御パルスを生成するパルス生成部とを有し、
前記トランスは、前記第2のコンデンサの出力電圧を変圧し、
前記出力部は、前記第3の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第2のコンデンサの余命を予測し、前記第2のコンデンサの余命を示す信号を出力し、
前記第1の変動検出部は、前記デューティ比の変更に伴う前記第1のコンデンサの出力電圧の変動の最大値を検出することを特徴とするコンデンサ寿命診断装置。
A first fluctuation detection unit that detects a maximum value of the fluctuation of the output voltage of the first capacitor at regular intervals;
An output for predicting the life expectancy of the first capacitor based on a time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detection unit, and outputting a signal indicating the life expectancy of the first capacitor; Department and
A transformer that includes a primary winding and a secondary winding, transforms the voltage of the primary winding, and outputs the transformed voltage to the secondary winding;
A first rectifier circuit that rectifies the voltage of the secondary winding of the transformer and outputs the rectified voltage to the first capacitor;
A second rectifier circuit for rectifying the AC voltage;
A second capacitor to which a voltage rectified by the second rectifier circuit is applied;
A third fluctuation detecting unit that detects a maximum value of the fluctuation of the output voltage of the second capacitor;
A second transistor having a source connected to the ground potential node;
An inductor connected between the second rectifier circuit and the drain of the second transistor;
A diode having an anode connected to the drain of the second transistor and a cathode connected to the second capacitor;
A duty ratio calculator for calculating a duty ratio of a control pulse of the second transistor so that an output voltage of the second capacitor approaches a target value;
A pulse generator that changes the calculated duty ratio only for a first period, and generates a control pulse for the second transistor based on the changed duty ratio;
The transformer transforms an output voltage of the second capacitor;
The output unit predicts a life expectancy of the second capacitor based on a time transition of a maximum value of the fluctuation of the output voltage detected by the third fluctuation detection unit, and indicates a life expectancy of the second capacitor. Output a signal,
The capacitor life diagnostic device, wherein the first fluctuation detecting unit detects a maximum value of a fluctuation of an output voltage of the first capacitor accompanying a change of the duty ratio.
複数のサーバと、
前記複数のサーバに複数の仮想マシンを割り当てる制御装置と、
前記複数のサーバにそれぞれ電源電圧を供給する複数の電源装置とを有し、
前記複数の電源装置の各々は、充電された電圧を出力する第1のコンデンサを有し、
前記制御装置は、前記複数の電源装置の前記第1のコンデンサの出力電圧の変動の最大値をそれぞれ一定時間毎に検出し、前記検出した前記出力電圧の変動の最大値の時間推移を基に、前記複数の電源装置の前記第1のコンデンサの余命をそれぞれ予測し、前記予測した前記複数の電源装置の前記第1のコンデンサの余命に応じて前記複数のサーバに複数の仮想マシンを割り当てることを特徴とする電源システム。
Multiple servers,
A control device that allocates a plurality of virtual machines to the plurality of servers;
A plurality of power supply devices for supplying a power supply voltage to each of the plurality of servers,
Each of the plurality of power supply devices has a first capacitor that outputs a charged voltage,
The control device detects the maximum value of the fluctuation of the output voltage of the first capacitor of each of the plurality of power supply devices at regular time intervals, and based on the time transition of the detected maximum value of the fluctuation of the output voltage. Predicting a life expectancy of the first capacitor of the plurality of power supplies, and allocating a plurality of virtual machines to the plurality of servers according to the predicted life expectancy of the first capacitor of the plurality of power supplies. Power supply system characterized by the following.
第1の変動検出部により、第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出し、
第2の変動検出部により、前記第1のコンデンサの出力電流の変動の最大値を前記一定時間毎に検出し、
出力部により、前記第2の変動検出部により検出された前記出力電流の変動の最大値が閾値より小さい場合の前記第1の変動検出部により検出された前記出力電圧の変動の最大値を除き、前記第2の変動検出部により検出された前記出力電流の変動の最大値が前記閾値より大きい場合の前記第1の変動検出部により検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力することを特徴とするコンデンサ寿命診断方法。
A first variation detection unit that detects a maximum value of the variation of the output voltage of the first capacitor at regular intervals,
A second variation detection unit that detects a maximum value of the variation of the output current of the first capacitor at the predetermined time intervals,
The output unit excludes the maximum value of the output voltage fluctuation detected by the first fluctuation detection unit when the maximum value of the fluctuation of the output current detected by the second fluctuation detection unit is smaller than a threshold value. The time transition of the maximum value of the fluctuation of the output voltage detected by the first fluctuation detecting section when the maximum value of the fluctuation of the output current detected by the second fluctuation detecting section is larger than the threshold value; And estimating a life expectancy of the first capacitor and outputting a signal indicating the life expectancy of the first capacitor based on the life expectancy of the first capacitor.
第1のコンデンサの出力電圧の変動の最大値を一定時間毎に検出し、
前記第1のコンデンサの出力電流の変動の最大値を前記一定時間毎に検出し、
前記検出された前記出力電流の変動の最大値が閾値より小さい場合の前記検出された前記出力電圧の変動の最大値を除き、前記検出された前記出力電流の変動の最大値が前記閾値より大きい場合の前記検出された前記出力電圧の変動の最大値の時間推移を基に前記第1のコンデンサの余命を予測し、前記第1のコンデンサの余命を示す信号を出力する、
処理をコンピュータに実行させるプログラム。
Detecting the maximum value of the fluctuation of the output voltage of the first capacitor at regular intervals,
Detecting the maximum value of the variation of the output current of the first capacitor at each of the fixed time intervals,
Except for the detected maximum value of the fluctuation of the output voltage when the detected maximum value of the fluctuation of the output current is smaller than a threshold value, the detected maximum value of the fluctuation of the output current is larger than the threshold value. Predicting the life expectancy of the first capacitor based on the time transition of the maximum value of the detected fluctuation of the output voltage in the case, and outputting a signal indicating the life expectancy of the first capacitor;
A program that causes a computer to execute processing.
JP2016077406A 2015-06-04 2016-04-07 Capacitor life diagnosis device, power supply system, capacitor life diagnosis method and program Active JP6666550B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/162,966 US10345360B2 (en) 2015-06-04 2016-05-24 Capacitor life diagnosis device, capacitor life diagnosis method, and program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015114067 2015-06-04
JP2015114067 2015-06-04

Publications (2)

Publication Number Publication Date
JP2017005977A JP2017005977A (en) 2017-01-05
JP6666550B2 true JP6666550B2 (en) 2020-03-18

Family

ID=57754797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016077406A Active JP6666550B2 (en) 2015-06-04 2016-04-07 Capacitor life diagnosis device, power supply system, capacitor life diagnosis method and program

Country Status (1)

Country Link
JP (1) JP6666550B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300581B2 (en) * 2004-11-05 2009-07-22 Tdkラムダ株式会社 Capacitor life prediction device and power supply device using the same
JP2008005565A (en) * 2006-06-20 2008-01-10 Meidensha Corp Power supply device with uninterruptible power supply function
JP2012026854A (en) * 2010-07-22 2012-02-09 Canon Inc Capacitor diagnosis circuit

Also Published As

Publication number Publication date
JP2017005977A (en) 2017-01-05

Similar Documents

Publication Publication Date Title
US10345360B2 (en) Capacitor life diagnosis device, capacitor life diagnosis method, and program
JP6666551B2 (en) Capacitor life diagnosis device, capacitor life diagnosis method and program
US7501800B2 (en) Power factor correction circuit and output voltage control method thereof
US10498257B2 (en) Switching power converters controlled with control signals having variable on-times
KR100806774B1 (en) Ac-to-dc converter and method for converting ac to dc using the same
JP6073077B2 (en) Switching power supply and electronic device equipped with switching power supply
KR20100117980A (en) Power factor correction circuit and driving method thereof
JP6047330B2 (en) Power supply monitoring circuit, AC / DC converter, and control method for power supply monitoring circuit
KR20120112204A (en) Power supply circuit
JP2009247101A (en) Charger device
JP2011188649A (en) Switching power supply
JP7338189B2 (en) power supply
JP6311457B2 (en) Control device, DC-DC converter, switching power supply device, and information processing device
KR20170080518A (en) Power factor correction circuit and driving method thereof
KR102579291B1 (en) Apparatus for Power Conversion and AC to DC Conversion
JP4207824B2 (en) Switching power supply
JP6666550B2 (en) Capacitor life diagnosis device, power supply system, capacitor life diagnosis method and program
KR101564004B1 (en) AC-DC converter
JP2013158179A (en) Charger
JP2011223840A (en) Electrolytic capacitor-less switching power supply circuit and power supply device
CN112997393B (en) Method and apparatus for circuit monitoring
JP5709263B2 (en) Charger
JP2017173306A (en) Electrolytic capacitor capacity diagnostic device
KR101969019B1 (en) Power converter and operating method thereof
JP2012065391A (en) Power supply device, household electrical appliance using power supply device, and control method for power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R150 Certificate of patent or registration of utility model

Ref document number: 6666550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150