JP6664790B2 - Tray for plasma processing equipment - Google Patents

Tray for plasma processing equipment Download PDF

Info

Publication number
JP6664790B2
JP6664790B2 JP2016139121A JP2016139121A JP6664790B2 JP 6664790 B2 JP6664790 B2 JP 6664790B2 JP 2016139121 A JP2016139121 A JP 2016139121A JP 2016139121 A JP2016139121 A JP 2016139121A JP 6664790 B2 JP6664790 B2 JP 6664790B2
Authority
JP
Japan
Prior art keywords
tray
substrate
volume resistivity
layer
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016139121A
Other languages
Japanese (ja)
Other versions
JP2018010975A (en
Inventor
健史 松村
健史 松村
翔吾 津野
翔吾 津野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samco Inc
Original Assignee
Samco Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samco Inc filed Critical Samco Inc
Priority to JP2016139121A priority Critical patent/JP6664790B2/en
Publication of JP2018010975A publication Critical patent/JP2018010975A/en
Application granted granted Critical
Publication of JP6664790B2 publication Critical patent/JP6664790B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体等の基板にプラズマ処理を行うに際して、該基板を載置するためのトレイに関する。   The present invention relates to a tray for mounting a substrate such as a semiconductor when performing plasma processing on the substrate.

半導体等の基板にエッチング等の処理を行う場合、基板を処理室に搬入したり処理後の基板を処理室から搬出したりする際に基板の損傷を防止しハンドリング性を高めるために、基板をトレイ上に載置して搬送し、トレイ上に載置したまま処理が行われることが多い。また、処理効率を高めるために、複数の基板を1台のトレイに載置し、該トレイで複数枚の基板をまとめて搬送し、処理室でまとめて処理を行うということも行われる。   When performing a process such as etching on a substrate such as a semiconductor, when the substrate is carried into the processing chamber or when the processed substrate is carried out of the processing chamber, the substrate is prevented from being damaged and the handling property is improved. In many cases, the sheet is placed on a tray and conveyed, and the processing is often performed while the sheet is placed on the tray. In order to increase processing efficiency, a plurality of substrates may be placed on a single tray, and a plurality of substrates may be collectively transported by the tray and collectively processed in a processing chamber.

基板にプラズマ処理を行う場合、該処理により基板の温度が上昇し、処理条件が変化することがある。また、基板によってはその温度により変性したり損傷を受けたりする場合がある。そこで、多くの場合、プラズマ処理の間、基板の下面にヘリウムガス等の冷却媒体を流すことにより基板を冷却することが行われる。ここで、基板の熱を効果的に冷却媒体に伝達させるためには、基板の下面を前記冷却媒体が流れる載置台の表面に密着させておかなければならない。このため、載置台には基板を吸引するための機構が設けられており、多くの場合、機構が簡単で振動等を発生しない静電吸着装置(静電チャック)が用いられる(特許文献1参照)。   When plasma processing is performed on a substrate, the temperature of the substrate may increase due to the processing, and processing conditions may change. Further, depending on the substrate, the substrate may be denatured or damaged depending on the temperature. Therefore, in many cases, the substrate is cooled by flowing a cooling medium such as helium gas under the substrate during the plasma processing. Here, in order to effectively transfer the heat of the substrate to the cooling medium, the lower surface of the substrate must be in close contact with the surface of the mounting table through which the cooling medium flows. For this reason, the mounting table is provided with a mechanism for sucking the substrate. In many cases, an electrostatic chuck (electrostatic chuck) that has a simple mechanism and does not generate vibration or the like is used (see Patent Document 1). ).

静電チャックには、クーロン力型とJ-R(ジョンセン−ラーベック)力型がある。前者は、誘電層に純度の高いアルミナや窒化アルミ等の体積抵抗率が1×1016Ω・cm以上であるセラミックを用いるものである。クーロン力型は、シリコンウエハを吸着・離脱するのに必要な時定数が短いという特長を持つが、必要な吸着力を得るために誘電層に2.0kVから3.0kVという高い電圧の印加が必要である。J-R力型は、体積抵抗率が1×109〜1×1012Ω・cm程度の低抵抗の誘電層を用いるもので、シリコンウエハを吸着・離脱するのに要する時定数が体積抵抗率に依存することから設計時に適切な体積抵抗率を検討する必要があるものの、必要な吸着力を得るために誘電層に印加する電圧は1.0kV以下で良いため、電源構成が簡単となるという利点がある(非特許文献1参照)。 The electrostatic chuck includes a Coulomb force type and a JR (Johnsen-Rahbek) force type. The former uses a ceramic having a volume resistivity of 1 × 10 16 Ω · cm or more, such as high-purity alumina or aluminum nitride, for the dielectric layer. The Coulomb force type has the feature that the time constant required to adsorb and desorb a silicon wafer is short, but it requires the application of a high voltage of 2.0 kV to 3.0 kV to the dielectric layer to obtain the required adsorption force. is there. The JR force type uses a low-resistance dielectric layer with a volume resistivity of about 1 × 10 9 to 1 × 10 12 Ωcm, and the time constant required to adsorb and release a silicon wafer is Although it is necessary to consider an appropriate volume resistivity at the time of design at the time of design, the voltage applied to the dielectric layer to obtain the required attraction force may be 1.0 kV or less, which has the advantage of simplifying the power supply configuration. (See Non-Patent Document 1).

特開2012-074650号公報JP 2012-074650 JP

公益社団法人日本セラミックス協会・セラミックス博物館,「静電チャック」,[online],平成20年7,[平成28年6月20日検索],インターネット<URL: http://www.ceramic.or.jp/museum/contents/pdf/2008_07_04.pdf>Ceramic Society of Japan, Ceramics Museum, "Electrostatic Chuck", [online], July 2008, [Search on June 20, 2016], Internet <URL: http: //www.ceramic.or. jp / museum / contents / pdf / 2008_07_04.pdf>

基板をトレイ上に載置し、トレイ上に載置した状態でプラズマ処理を行おうとする場合、静電チャックによりこのトレイを吸着しなければならない。従って、J-R力型の静電チャックを用いる場合、トレイに体積抵抗率が1×109〜1×1012Ω・cm程度の低抵抗のものを用いるか、セラミック製トレイに導電パターンを形成したものを用いる必要がある。前者の場合、誘電体の体積抵抗率をこのように下げるためには、アルミナや窒化アルミなどのセラミック素材に抵抗コントロール用の金属酸化物などの導電性添加物を加える必要がある。しかし、基板をプラズマ処理する際、トレイもプラズマに曝されるため、トレイに含まれるこのような導電性添加物等がプラズマにより放出され、被処理物である基板を汚染することがある。 When a substrate is placed on a tray and plasma processing is to be performed with the substrate placed on the tray, the tray must be attracted by an electrostatic chuck. Therefore, when using a JR force type electrostatic chuck, a tray having a volume resistivity as low as about 1 × 10 9 to 1 × 10 12 Ωcm was used, or a conductive pattern was formed on a ceramic tray. You need to use something. In the former case, it is necessary to add a conductive additive such as a metal oxide for resistance control to a ceramic material such as alumina or aluminum nitride in order to reduce the volume resistivity of the dielectric in this way. However, when the substrate is subjected to the plasma processing, the tray is also exposed to the plasma, so that such a conductive additive or the like contained in the tray may be released by the plasma and contaminate the substrate to be processed.

本発明が解決しようとする課題は、J-R力型静電チャックを用いたプラズマ処理装置において、該静電チャックに確実に保持されると共に、プラズマ処理の際に不純物を放出することの少ないトレイを提供することである。   The problem to be solved by the present invention is to provide a plasma processing apparatus using a JR force type electrostatic chuck, in which a tray that is reliably held by the electrostatic chuck and that releases less impurities during plasma processing is used. To provide.

上記課題を解決するために成された本発明は、J-R力型静電吸着装置を用いたプラズマ処理装置用のトレイにおいて、
該静電吸着装置に接する下面側を体積抵抗率が1×1013Ω・cm以下の材料で構成し、
プラズマに曝される上部側を体積抵抗率が1×1013Ω・cmを超える材料で構成した
ことを特徴とするトレイである。
The present invention made in order to solve the above problems, in a tray for a plasma processing apparatus using a JR force type electrostatic adsorption device,
The lower surface side in contact with the electrostatic adsorption device is made of a material having a volume resistivity of 1 × 10 13 Ωcm or less,
A tray characterized in that the upper side exposed to plasma is made of a material having a volume resistivity exceeding 1 × 10 13 Ω · cm.

本発明に係るプラズマ処理装置用のトレイでは、下面側の材料の体積抵抗率が1×1013Ω・cm以下であることにより、トレイが静電吸着装置に確実に吸着されることになる。これにより、トレイ載置台とトレイの間の密着性が向上し、プラズマ処理により基板及びトレイに生じる熱がトレイを通してトレイ載置台(外部)に良好に放出される。
また、トレイの下面側は、別の材料で構成された部分で覆われているので、例えば、該下面側に抵抗コントロール用の導電性添加物等が添加されている場合であっても、これがエッチング(浸食)により放出されて被処理基板が汚染されるということがない。
In the tray for a plasma processing apparatus according to the present invention, since the volume resistivity of the material on the lower surface side is 1 × 10 13 Ω · cm or less, the tray is reliably attracted to the electrostatic attracting apparatus. Thereby, the adhesion between the tray mounting table and the tray is improved, and the heat generated in the substrate and the tray by the plasma processing is satisfactorily released to the tray mounting table (outside) through the tray.
Further, since the lower surface side of the tray is covered with a portion made of another material, even if a conductive additive or the like for resistance control is added to the lower surface side, this is not affected. The substrate to be processed is not contaminated by being released by etching (erosion).

本発明に係るプラズマ処理装置用のトレイでは、上部の、1又は複数の被処理基板を載置する部分を体積抵抗率が1×1013Ω・cm以下の材料で構成し、それ以外のプラズマに曝される部分を体積抵抗率が1×1013Ω・cmを超える材料で構成することが望ましい。
これにより、トレイと被処理基板の間の密着性も向上し、プラズマ処理により基板に生じる熱がより良くトレイを通してトレイ載置台(外部)に放出されるようになる。
In the tray for a plasma processing apparatus according to the present invention, the upper portion, on which one or a plurality of substrates to be processed are placed, is made of a material having a volume resistivity of 1 × 10 13 Ωcm or less, and other plasma It is desirable to configure the part exposed to the material with a material having a volume resistivity exceeding 1 × 10 13 Ω · cm.
Thereby, the adhesion between the tray and the substrate to be processed is also improved, and the heat generated in the substrate by the plasma processing is better released to the tray mounting table (outside) through the tray.

この場合、トレイの被処理基板を載置する部分のみをトレイの上面から沈下(沈床)させておく(いわゆる「座ぐり」を施しておく)ことが望ましい。
これにより、被処理基板の上面とトレイの上面(すなわち、体積抵抗率が1×1013Ω・cmを超える材料で構成される面)の離間距離が小さくなり、特に、座ぐりの深さを被処理基板の厚みと同程度としておけば、これらの各上面が面一となる。これによって、プラズマ処理の均一性が向上する。
In this case, it is desirable that only the portion of the tray on which the substrate to be processed is to be settled (settled down) from the upper surface of the tray (so-called “sinking” is performed).
As a result, the separation distance between the upper surface of the substrate to be processed and the upper surface of the tray (that is, the surface made of a material having a volume resistivity of more than 1 × 10 13 Ω · cm) is reduced, and in particular, the counterbore depth is reduced. If the thickness is set to be substantially the same as the thickness of the processing substrate, each of these upper surfaces is flush. This improves the uniformity of the plasma processing.

このようなトレイの構造は、体積抵抗率が1×1013Ω・cm以下の材料で構成される平板状の下部層と、体積抵抗率が1×1013Ω・cmを超える材料で構成される、平板に被処理基板に対応した孔を有する上部層の2層構造とすることができる。
このような構造とすることにより、トレイの製造が容易となる。
Such a tray structure is composed of a flat lower layer made of a material having a volume resistivity of 1 × 10 13 Ωcm or less and a material having a volume resistivity exceeding 1 × 10 13 Ωcm. A two-layer structure of an upper layer having holes corresponding to the substrate to be processed in a flat plate.
With such a structure, the tray can be easily manufactured.

本発明に係るプラズマ処理装置用のトレイでは、前記トレイの、1又は複数の被処理基板を載置する部分に、冷却媒体流通用通路が設けられていることが望ましい。
これにより、基板が直接的に、該通路を流通するヘリウムガス等の冷却媒体に接触するため、より良く冷却されるようになる。
このトレイの被処理基板載置面の冷却媒体流通用通路は、トレイ載置台の表面又はトレイ下面に設けられた冷却媒体流通用通路と連通させておくことが望ましい。
これにより、1つの流通通路でトレイ載置台とトレイの間、及び、トレイと被処理基板の間の冷却媒体流通用通路に冷却媒体を流すことができ、プラズマ処理の間、効率よく被処理基板を冷却することができるようになる。
In the tray for a plasma processing apparatus according to the present invention, it is preferable that a cooling medium circulation passage is provided in a portion of the tray where one or a plurality of substrates to be processed are placed.
Thereby, the substrate comes into direct contact with the cooling medium such as helium gas flowing through the passage, so that the substrate can be cooled better.
It is desirable that the passage for cooling medium distribution on the substrate mounting surface of the tray be communicated with a passage for cooling medium distribution provided on the surface of the tray mounting table or the lower surface of the tray.
This allows the cooling medium to flow through the cooling medium distribution passage between the tray mounting table and the tray and between the tray and the substrate to be processed in one circulation path, and allows the substrate to be processed efficiently during plasma processing. Can be cooled.

本発明に係るプラズマ処理装置用のトレイでは、下面側が体積抵抗率1×1013Ω・cm以下であることにより、トレイがJ-R力型静電吸着装置に確実に吸着され、プラズマ処理により基板及びトレイに生じる熱がトレイを通してトレイ載置台(外部)に良好に放出される。また、トレイの下面側は、別の材料で構成された部分で覆われているので、例えば、該下面側に抵抗コントロール用の導電性添加物等が添加されている場合であっても、これがエッチングにより放出されて被処理基板が汚染されるということがない。 In the tray for the plasma processing apparatus according to the present invention, the lower surface side has a volume resistivity of 1 × 10 13 Ωcm or less, so that the tray is securely attracted to the JR force type electrostatic attraction apparatus, and the substrate and the substrate are subjected to the plasma processing. The heat generated in the tray is satisfactorily released to the tray mounting table (outside) through the tray. Further, since the lower surface side of the tray is covered with a portion made of another material, even if a conductive additive or the like for resistance control is added to the lower surface side, this is not affected. The substrate to be processed is not contaminated by being released by etching.

プラズマ処理装置の全体構成を示す概略図。FIG. 1 is a schematic diagram illustrating an overall configuration of a plasma processing apparatus. 実施形態に係るトレイの上面図。FIG. 4 is a top view of the tray according to the embodiment. 実施形態に係るトレイを図2の矢印Kから見た断面図。FIG. 3 is a cross-sectional view of the tray according to the embodiment as viewed from an arrow K in FIG. 2. 他の実施形態に係るトレイの断面図。Sectional drawing of the tray which concerns on other embodiment. 他の実施形態に係るトレイの断面図。Sectional drawing of the tray which concerns on other embodiment. 他の実施形態に係るトレイおよび静電チャックの側面図。The side view of the tray and electrostatic chuck concerning other embodiments. 他の実施形態に係るトレイの上面図。FIG. 14 is a top view of a tray according to another embodiment.

以下、添付の図面を参照しながら、本発明の実施形態について説明する。以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. The following embodiments are mere examples embodying the present invention, and do not limit the technical scope of the present invention.

<1.全体構成>
プラズマ処理装置用のトレイ10(以下、単に「トレイ10」という。)について説明する前に、これが用いられるプラズマ処理装置100の全体構成について、図1を参照しながら説明する。図1は、プラズマ処理装置100の全体構成を示す概略図である。
<1. Overall Configuration>
Before describing the tray 10 for a plasma processing apparatus (hereinafter, simply referred to as “tray 10”), an overall configuration of a plasma processing apparatus 100 using the same will be described with reference to FIG. FIG. 1 is a schematic diagram showing the overall configuration of the plasma processing apparatus 100.

プラズマ処理装置100は、真空容器1と、その内部に対向して設けられた上部電極2及び下部電極3とを備える。各電極2,3には、これに高周波電圧を印加するための高周波電源(図示省略)が接続されている。   The plasma processing apparatus 100 includes a vacuum vessel 1 and an upper electrode 2 and a lower electrode 3 provided to face each other. A high-frequency power supply (not shown) for applying a high-frequency voltage thereto is connected to each of the electrodes 2 and 3.

下部電極3の上面には誘電層4が設けられており、この誘電層4の上面に、トレイ10(すなわち、基板(被処理基板)9が載置されたトレイ10)が載置される。つまり、誘電層4の上面が、トレイ10が載置される載置面を構成し、下部電極3と誘電層4が、トレイ10を静電吸着する静電チャック部(静電吸着装置)5を構成する。誘電層4は、体積抵抗率が1×109〜1×1012Ω・cm程度の低抵抗の材料で構成される誘電層である。すなわち、この静電チャック部5は、J-R力型のものである。静電チャック部5は、単極型、双極型のどちらであってもよいが、単極型の静電チャック部5であれば、トレイ10の吸着性を特に良好なものとできる。 A dielectric layer 4 is provided on the upper surface of the lower electrode 3, and a tray 10 (that is, a tray 10 on which a substrate (substrate to be processed) 9 is mounted) is mounted on the upper surface of the dielectric layer 4. That is, the upper surface of the dielectric layer 4 constitutes a mounting surface on which the tray 10 is mounted, and the lower electrode 3 and the dielectric layer 4 hold the tray 10 by electrostatic chucking (electrostatic chucking device) 5. Is configured. The dielectric layer 4 is a dielectric layer made of a low-resistance material having a volume resistivity of about 1 × 10 9 to 1 × 10 12 Ω · cm. That is, the electrostatic chuck section 5 is of the JR force type. The electrostatic chuck unit 5 may be either a monopolar type or a bipolar type. However, if the electrostatic chuck unit 5 is a monopolar type, the adsorption property of the tray 10 can be particularly excellent.

誘電層4の上面には、ヘリウムガス等の冷却媒体を流通させるための溝6が設けられており、この溝6は、図示しない冷却媒体供給装置と接続されている。
下部電極3には、その内部に冷却水を循環させるための冷却機構7が接続されており、これによって下部電極3が冷却されるようになっている。
プラズマ処理装置100は、上述した各要素に加え、真空容器1内にプラズマ発生のための各種のガス等を供給するガス供給部、真空容器1内を排気する真空排気装置、等(いずれも図示省略)をさらに備えている。
A groove 6 for flowing a cooling medium such as helium gas is provided on the upper surface of the dielectric layer 4, and the groove 6 is connected to a cooling medium supply device (not shown).
The lower electrode 3 is connected to a cooling mechanism 7 for circulating cooling water therein, whereby the lower electrode 3 is cooled.
The plasma processing apparatus 100 includes, in addition to the components described above, a gas supply unit that supplies various gases and the like for generating plasma into the vacuum vessel 1, a vacuum exhaust device that exhausts the inside of the vacuum vessel 1, etc. (Omitted).

<2.トレイ10>
トレイ10の構成について、図1に加え、図2、図3を参照しながら説明する。図2は、トレイ10の上面図である。図3は、トレイ10を図2の矢印Kから見た断面図である。
<2. Tray 10>
The configuration of the tray 10 will be described with reference to FIGS. 2 and 3 in addition to FIG. FIG. 2 is a top view of the tray 10. FIG. 3 is a sectional view of the tray 10 as viewed from the arrow K in FIG.

<2−1.全体構成>
トレイ10は、基板処理装置100にて処理すべき被処理基板9(以下、単に「基板9」という。)を、1個あるいは複数個、載置するための部材であり、その上面には、基板9を1枚載置する部分(以下「基板載置領域」とも呼ぶ)101が、1個以上(図の例では4個)規定される。各基板載置領域101は、平面視にて基板9と略同一サイズの領域(あるいは、基板9よりも僅かに大きなサイズの領域)とされる。各基板載置領域101は、トレイ10の上面位置よりも沈下(沈床)されており、これによって、基板9の座ぐり部102が形成される。
<2-1. Overall Configuration>
The tray 10 is a member on which one or more substrates 9 to be processed (hereinafter, simply referred to as “substrates 9”) to be processed by the substrate processing apparatus 100 are placed. One or more portions (hereinafter, also referred to as “substrate mounting regions”) 101 for mounting one substrate 9 are defined (four in the example in the figure). Each substrate mounting area 101 is an area having substantially the same size as the substrate 9 in a plan view (or an area having a slightly larger size than the substrate 9). Each substrate mounting area 101 is sunk (settled) below the upper surface position of the tray 10, thereby forming a spot facing portion 102 of the substrate 9.

基板9は、トレイ10上の基板載置領域101に載置された状態(具体的には、座ぐり部102内に配置された状態)で、真空容器1内に搬入されて、ここでプラズマ処理を受ける。複数の基板載置領域101が規定されたトレイ10を用いることで、複数の基板9をまとめて搬送し、同時に処理することができる。   The substrate 9 is loaded into the vacuum vessel 1 in a state where the substrate 9 is mounted on the substrate mounting area 101 on the tray 10 (specifically, in a state where the substrate 9 is disposed in the counterbore 102), and the plasma 9 is generated there. Receive processing. By using the tray 10 in which the plurality of substrate mounting areas 101 are defined, the plurality of substrates 9 can be transported collectively and processed at the same time.

<2−2.形成材料>
トレイ10は、低体積抵抗率材料から成る層11と、高体積抵抗率材料から成る層12を含む多層構造(この実施形態では、これらの層11,12のみからなる2層構造)となっている。具体的には、トレイ10は、静電チャック部5に接する下面側が、低体積抵抗率材から成る層(以下「下部層」とも呼ぶ)11により構成され、プラズマに曝される上部側が、高体積抵抗率材料から成る層(以下「上部層」とも呼ぶ)12により構成される。
ただし、ここでいう「低体積抵抗率材料」とは、体積抵抗率が1×1013Ω・cm以下の材料(好ましくは、体積抵抗率が1×107Ω・cm以上かつ1×1013Ω・cm以下の材料)である。また、ここでいう「高体積抵抗率材料」とは、体積抵抗率が1×1013Ω・cmを超える材料である。
<2-2. Forming Material>
The tray 10 has a multilayer structure including a layer 11 made of a low volume resistivity material and a layer 12 made of a high volume resistivity material (in this embodiment, a two-layer structure composed of only these layers 11 and 12). I have. Specifically, the tray 10 has a lower surface side in contact with the electrostatic chuck portion 5 formed of a layer (hereinafter also referred to as a “lower layer”) 11 made of a low volume resistivity material, and an upper side exposed to plasma has a high level. It is composed of a layer (hereinafter also referred to as “upper layer”) 12 made of a volume resistivity material.
However, the term “low volume resistivity material” as used herein means a material having a volume resistivity of 1 × 10 13 Ω · cm or less (preferably, a volume resistivity of 1 × 10 7 Ω · cm or more and 1 × 10 13 Ω · cm or more. Ω · cm or less). The “high volume resistivity material” here is a material having a volume resistivity exceeding 1 × 10 13 Ω · cm.

下部層11の形成材料(低体積抵抗率材料)は、例えばセラミック(特に、炭素を多く含むセラミックが好ましい)であり、具体的には例えば、炭化ケイ素(SiC)である。下部層11の形成材料としてはその他に、体積抵抗率が1011Ω・cm程度の低抵抗窒化アルミニウム材料を用いることもできる。「低抵抗窒化アルミニウム材料」とは、窒化アルミニウム(体積抵抗率は1014Ω・cm程度)に、炭化チタンや炭素繊維などの導電材料(導電性添加物)を分散させることにより、体積抵抗率を低下させたものである。
また、上述したとおり、誘電層4は、体積抵抗率が1×109〜1×1012Ω・cm程度の低抵抗の材料で形成されており、下部層11を、この誘電層4の形成材料と同じ材料で形成することも好ましい。
The material (low volume resistivity material) for forming the lower layer 11 is, for example, a ceramic (particularly, a ceramic containing a large amount of carbon is preferable), and specifically, for example, silicon carbide (SiC). In addition, as a material for forming the lower layer 11, a low-resistance aluminum nitride material having a volume resistivity of about 10 11 Ω · cm can be used. "Low-resistance aluminum nitride material" refers to the volume resistivity obtained by dispersing a conductive material (conductive additive) such as titanium carbide or carbon fiber in aluminum nitride (volume resistivity is about 10 14 Ωcm). Is reduced.
As described above, the dielectric layer 4 is formed of a low-resistance material having a volume resistivity of about 1 × 10 9 to 1 × 10 12 Ω · cm. It is also preferable to use the same material as the material.

上部層12の形成材料(高体積抵抗率材料)は、酸素を多く含む材料が好ましく、具体的には例えば、アルミナ(Al2O3)である。上部層12の形成材料としてはその他に、石英、窒化アルミニウム(AlN)、イットリア(Y2O3)、ジルコニア(ZrO2)、等を用いることもできる。 The material (high volume resistivity material) for forming the upper layer 12 is preferably a material containing a large amount of oxygen, and specifically, for example, alumina (Al 2 O 3 ). The others as the material of the upper layer 12, silica, aluminum nitride (AlN), yttria (Y 2 O 3), zirconia (ZrO 2), or the like can also be used.

トレイ10の下面側に配置される下部層11が、体積抵抗率が1×1013Ω・cm以下の低体積抵抗率材料で構成されることによって、トレイ10が静電チャック部5に確実に吸着されるとともに、基板9がトレイ10に確実に吸着される。これにより、誘電層4とトレイ10の間の密着性、及び、トレイ10と基板9の間の密着性が向上し、プラズマ処理により基板9及びトレイ10に生じる熱が、トレイ10を通して誘電層4および下部電極3(外部)に良好に放出される。
また、下部層11は、これとは別の材料(高体積抵抗率材料)で構成された上部層12で覆われているので、例えば、下部層11に抵抗コントロール用の導電性添加物等が添加されている場合であっても、これがエッチングにより放出されて基板9が汚染されるということがない。
特に、ここでは上部層12が、体積抵抗率が1×1013Ω・cmを超える高体積抵抗率材料で構成されている。つまり、下部層11はこれが静電チャック部5に吸着されるように比較的低い体積抵抗率の材料で構成する必要があったが、上部層12にはそのような制限がなく、その構成材料として体積抵抗率が比較的高いもの(具体的には、体積抵抗率が1×1013Ω・cmを超える高体積抵抗率材料)が許容される。この高体積抵抗率材料においては、当然のことながら抵抗コントロール用の導電性添加物を添加する必要がなく、高純度の物質から形成することができる。したがって、仮に上部層12がエッチングされたとしても、基板9の汚染原因となる導電性添加物が放出されることがない。
また、上部層12にはこのような制限がないので、上部層12の構成材料として、上記に例示したイットリア等のように、プラズマによるエッチング耐性が比較的高いものを採用することも可能となる。このような材料を採用することで、耐久性に優れたトレイ10を得ることができる。
The lower layer 11 arranged on the lower surface side of the tray 10 is made of a low volume resistivity material having a volume resistivity of 1 × 10 13 Ω · cm or less, so that the tray 10 At the same time, the substrate 9 is securely sucked to the tray 10. Thereby, the adhesiveness between the dielectric layer 4 and the tray 10 and the adhesiveness between the tray 10 and the substrate 9 are improved, and the heat generated in the substrate 9 and the tray 10 by the plasma processing is transmitted through the tray 10 to the dielectric layer 4. And, it is satisfactorily emitted to the lower electrode 3 (outside).
Further, since the lower layer 11 is covered with the upper layer 12 made of a different material (high volume resistivity material), for example, a conductive additive or the like for controlling the resistance is applied to the lower layer 11. Even if it is added, it is not released by etching and contaminating the substrate 9.
In particular, here, the upper layer 12 is made of a high volume resistivity material whose volume resistivity exceeds 1 × 10 13 Ω · cm. In other words, the lower layer 11 had to be made of a material having a relatively low volume resistivity so that the lower layer 11 was attracted to the electrostatic chuck portion 5, but the upper layer 12 was not limited to such a material. A material having a relatively high volume resistivity (specifically, a high volume resistivity material having a volume resistivity exceeding 1 × 10 13 Ω · cm) is acceptable. In this high volume resistivity material, it is needless to say that it is not necessary to add a conductive additive for resistance control, and the material can be formed from a high-purity substance. Therefore, even if the upper layer 12 is etched, the conductive additive that causes contamination of the substrate 9 is not released.
Further, since there is no such limitation in the upper layer 12, it is also possible to adopt a material having relatively high etching resistance by plasma, such as the above-mentioned yttria, as a constituent material of the upper layer 12. . By using such a material, the tray 10 having excellent durability can be obtained.

<2−3.下部層11と上部層12の構成>
上述したとおり、トレイ10は、低体積抵抗率材料から成る下部層11と、高体積抵抗率材料から成る上部層12の2層構造となっている。
<2-3. Configuration of Lower Layer 11 and Upper Layer 12>
As described above, the tray 10 has a two-layer structure of the lower layer 11 made of a low volume resistivity material and the upper layer 12 made of a high volume resistivity material.

下部層11は、平面視において静電チャック部5の上面と略同一サイズおよび略同一形状の、薄型平板形状の部分である。一方、上部層12は、下部層11の上面であって、上述した基板載置領域101を除く領域を覆うように、設けられる。すなわち、トレイ10の上部層12には、基板載置領域101に対応した孔が形成される。
このように、トレイ10では、上方から見て、基板9が載置される部分(基板載置領域)101の全体(あるいは一部)が、低体積抵抗率材料で構成され、それ以外のプラズマに曝される部分が、高体積抵抗率材料で構成される。これにより、トレイ10と基板9の間の密着性が向上し、プラズマ処理により基板9に生じる熱がより良くトレイ10を通して外部に放出されるようになる。
The lower layer 11 is a thin flat plate-shaped portion having substantially the same size and substantially the same shape as the upper surface of the electrostatic chuck portion 5 in plan view. On the other hand, the upper layer 12 is provided so as to cover an area on the upper surface of the lower layer 11 except for the substrate mounting area 101 described above. That is, holes corresponding to the substrate mounting area 101 are formed in the upper layer 12 of the tray 10.
As described above, in the tray 10, when viewed from above, the entire (or a part) of the portion (substrate mounting region) 101 on which the substrate 9 is mounted is made of the low volume resistivity material, and the other plasma is used. The portion exposed to is composed of a high volume resistivity material. Thereby, the adhesion between the tray 10 and the substrate 9 is improved, and the heat generated in the substrate 9 by the plasma processing is better released to the outside through the tray 10.

また、基板載置領域101を除く領域に上部層12が設けられることによって、トレイ10の上面には、基板載置領域101を底面とする凹部が形成され、これが上述した座ぐり部102を構成する。
座ぐり部102が形成されることにより、基板載置領域101が相対的に低い位置に配置される。したがって、ここに載置される基板9の上面とトレイ10の上面の離間距離が小さくなり、特に、座ぐり部102の深さを基板9の厚みと同程度としておけば、これらの各上面が面一となる。これによって、基板載置領域101に載置される基板9がプラズマによってより均一に処理されるようになる。また、低体積抵抗率材料により構成される基板載置領域101が相対的に低い位置に配置されるので、基板載置領域101(すなわち、基板9の下側の部分)からの不純物の放出(すなわち、当該部分がプラズマでエッチングされることによって生じる不純物の放出)が、より少なく抑えられる。
Further, by providing the upper layer 12 in an area other than the substrate mounting area 101, a concave portion having the substrate mounting area 101 as a bottom surface is formed on the upper surface of the tray 10, and this constitutes the counterbore portion 102 described above. I do.
By forming the counterbore portion 102, the substrate mounting area 101 is arranged at a relatively low position. Therefore, the distance between the upper surface of the substrate 9 placed on the tray 10 and the upper surface of the tray 10 is reduced. In particular, if the depth of the counterbore portion 102 is set to be approximately the same as the thickness of the substrate 9, each of these upper surfaces will Become flush. Thereby, the substrate 9 mounted on the substrate mounting area 101 is more uniformly processed by the plasma. Further, since the substrate mounting region 101 made of a low volume resistivity material is disposed at a relatively low position, the release of impurities from the substrate mounting region 101 (that is, the lower part of the substrate 9) ( That is, release of impurities caused by etching of the portion by the plasma) can be further reduced.

上部層12は、図3(a)に示されるように、下部層11の上面側のみを覆うように構成してもよいし、図3(b)に示されるように、当該上面側に加えて、下部層11の側面を覆うように構成してもよい。下部層11の側面が上部層12に覆われる構成によると、下部層11の側面部分がプラズマでエッチングされて不純物が放出されるといった事態が生じない。もっとも、トレイ10の側面が曝されるプラズマの強度はトレイ10の上面が曝されるプラズマの強度に比べて小さく、当該側面は上面に比べてエッチングされにくい。したがって、下部層11の側面が上部層12に覆われることは必須ではない。   The upper layer 12 may be configured to cover only the upper surface side of the lower layer 11 as shown in FIG. 3A, or may be configured to cover the upper surface side as shown in FIG. Thus, the side surface of the lower layer 11 may be configured to be covered. According to the configuration in which the side surface of the lower layer 11 is covered with the upper layer 12, a situation in which the side surface portion of the lower layer 11 is etched by plasma and impurities are released does not occur. However, the intensity of the plasma to which the side surface of the tray 10 is exposed is smaller than the intensity of the plasma to which the upper surface of the tray 10 is exposed, and the side surface is less likely to be etched than the upper surface. Therefore, it is not essential that the side surface of the lower layer 11 is covered with the upper layer 12.

<2−4.トレイ10の形成態様>
上述したとおり、トレイ10は、薄型平板形状の下部層11とその表面の一部分のみを覆う上部層12とを含んで構成されるところ、トレイ10は、下部層11とこれと別体に形成された上部層12とが組み合されることにより形成されたものであってもよいし(第1の形成態様)、下部層11と上部層12とが一体に形成されたものであってもよい(第2の形成態様)。
<2-4. Form of Tray 10>
As described above, the tray 10 is configured to include the thin flat plate-shaped lower layer 11 and the upper layer 12 covering only a part of the surface, and the tray 10 is formed separately from the lower layer 11. May be formed by combining the upper layer 12 with the upper layer 12 (first forming mode), or the lower layer 11 and the upper layer 12 may be integrally formed (first mode). 2).

<i.第1の形成態様>
第1の形成態様について具体的に説明する。
まず、低体積抵抗率材料を例えば焼成して所定の薄型の平板形状に成形して、下部層11を得る。一方で、高体積抵抗率材料を例えば焼成して、下部層11の上面の全体を覆う薄型の平板形状(あるいは、下部層11の上面の全体および側面の全体を覆う断面門型形状)に成型する。そして、得られた部材における、上述した基板載置領域101に相当する各位置に孔(貫通窓)を形成する。これによって、上部層12が得られる。この上部層12を下部層11の上に被せることにより、トレイ10を得ることができる。
<I. First Form>
The first formation mode will be specifically described.
First, the lower layer 11 is obtained by, for example, baking a low volume resistivity material to form a predetermined thin flat plate shape. On the other hand, the high volume resistivity material is fired, for example, to form a thin flat plate covering the entire upper surface of the lower layer 11 (or a sectional gate shape covering the entire upper surface and the entire side surface of the lower layer 11). I do. Then, holes (through-holes) are formed in the obtained member at each position corresponding to the above-mentioned substrate mounting area 101. Thereby, the upper layer 12 is obtained. By overlaying the upper layer 12 on the lower layer 11, the tray 10 can be obtained.

第1の形成態様によると、低体積抵抗率材料からなる下部層11と高体積抵抗率材料からなる上部層12とが分離可能に形成されるので、下部層11だけ(あるいは上部層12だけ)を交換することができる。例えば、異なる材料で形成された上部層12を複数個作製しておき、プロセス条件に応じて最適な上部層12を選択して用いることができる。また例えば、上部層12が不要なプロセス条件の場合は、上部層12を取り外して下部層11だけをトレイとして用いることで、上部層12の無駄な消耗を抑制できる。
また、第1の形成態様によると、例えば、孔のサイズや形成位置が異なる上部層12を複数個作製しておき、トレイ10に載置するべき基板9のサイズや個数に応じて最適な上部層12を選択するようにできる。つまり、トレイ10に載置するべき基板9のサイズや個数が異なる場合でも、共通の下部層11を使用することができる。
According to the first formation mode, the lower layer 11 made of the low volume resistivity material and the upper layer 12 made of the high volume resistivity material are formed so as to be separable, so that only the lower layer 11 (or only the upper layer 12) is formed. Can be replaced. For example, a plurality of upper layers 12 made of different materials are prepared, and an optimum upper layer 12 can be selected and used according to the process conditions. Further, for example, in the case of a process condition in which the upper layer 12 is not required, useless consumption of the upper layer 12 can be suppressed by removing the upper layer 12 and using only the lower layer 11 as a tray.
According to the first formation mode, for example, a plurality of upper layers 12 having different hole sizes and formation positions are prepared, and an optimum upper layer 12 is formed according to the size and the number of the substrates 9 to be placed on the tray 10. Layer 12 can be selected. That is, even when the size and the number of the substrates 9 to be placed on the tray 10 are different, the common lower layer 11 can be used.

<ii.第2の形成態様>
第2の形成態様について具体的に説明する。
まず、低体積抵抗率材料を例えば焼成して所定の薄型の平板形状に成形して、下部層11を得る。そして、下部層11における基板載置領域101を除く領域に、高体積抵抗率材料を例えば溶射して、高体積抵抗材料からなる被覆(すなわち、上部層12)を形成する。これによって、トレイ10を得ることができる。
<Ii. Second Form>
The second formation mode will be specifically described.
First, the lower layer 11 is obtained by, for example, baking a low volume resistivity material to form a predetermined thin flat plate shape. Then, in a region other than the substrate mounting region 101 in the lower layer 11, a high volume resistivity material is sprayed, for example, to form a coating (that is, the upper layer 12) made of the high volume resistance material. Thereby, the tray 10 can be obtained.

第2の形成態様によると、上部層12が消耗されてその厚みが小さくなってきた場合に、再び高体積抵抗率材料等を溶射することで、上部層12の厚みを所期の状態に戻すことができる。
また、第2の形成態様によると、トレイ10において、下部層11と上部層12の間に隙間が形成されない(あるいは、当該隙間が形成されたとしてもごく小さなものとなる)。したがって、トレイ10の熱伝導性が高まる。その結果、プラズマ処理により基板9及びトレイ10に生じる熱が、トレイ10を通して外部に良好に放出される。
また、第2の形成態様によると、上部層12の厚みの調整が容易である。したがって例えば、当該厚みをごく薄いものとすることで、トレイ10全体を薄型化してスペース効率を高めることができる。
また、第2の形成態様によると、定められた位置に精確に上部層12を形成することができる。
According to the second formation mode, when the thickness of the upper layer 12 is reduced due to wear, the thickness of the upper layer 12 is returned to an expected state by spraying a high volume resistivity material or the like again. be able to.
Further, according to the second formation mode, no gap is formed between the lower layer 11 and the upper layer 12 in the tray 10 (or, even if such a gap is formed, the gap becomes very small). Therefore, the thermal conductivity of the tray 10 increases. As a result, heat generated in the substrate 9 and the tray 10 by the plasma processing is satisfactorily released to the outside through the tray 10.
Further, according to the second formation mode, the adjustment of the thickness of the upper layer 12 is easy. Therefore, for example, by making the thickness extremely thin, the entire tray 10 can be made thinner and space efficiency can be improved.
Further, according to the second formation mode, the upper layer 12 can be formed accurately at a predetermined position.

<3.他の実施形態>
上記の実施形態においては、下部層11は、その上面が平坦な形状とされていたが(図3)、下部層11において、その上面における基板載置領域101の全体を除く領域、あるいは、基板載置領域101の一部分を除く領域が、それ以外の領域の上面位置よりも沈下(沈床)されていてもよい。
図4には、基板載置領域101の全体を除く領域が沈下される場合が例示されている。また、図5には、基板載置領域101の一部分(ここでは中央部分)を除く領域が沈下される場合が例示されている。
これらの各構成によると、当該沈下された幅分だけ上部層12の厚みが大きくなるので、トレイ10のプラズマに対する耐久性が高まる。
特に、図5に例示される構成によると、基板載置領域101の一部分(ここでは、リング状の周縁部分)が、高体積抵抗率材料で形成される上部層12により構成されることになる。当該リング状の周縁部分は、基板載置領域101に基板9が載置されたときに、基板9によって覆われない(すなわち、プラズマに曝される)可能性が高いところ、当該周縁部分が高体積抵抗率材料で形成されることで、当該周縁部分がエッチングされて不純物が放出されることが回避される。
なお、図4、図5に示される各例において、上部層12は、図4(a)、図5(a)に示されるように、下部層11の上面側のみを覆うように構成してもよいし、図4(b)、図5(b)に示されるように、当該上面側に加えて、下部層11の側面を覆うように構成してもよい。
<3. Other Embodiments>
In the above embodiment, the lower layer 11 has a flat upper surface (FIG. 3). However, in the lower layer 11, a region excluding the entire substrate mounting region 101 on the upper surface, or An area excluding a part of the mounting area 101 may be sunk (sunk) from the upper surface position of the other area.
FIG. 4 illustrates a case where a region excluding the entire substrate mounting region 101 is lowered. FIG. 5 illustrates a case where an area excluding a part (here, a central part) of the substrate mounting area 101 is sunk.
According to each of these configurations, the thickness of the upper layer 12 is increased by the depressed width, so that the durability of the tray 10 against plasma is increased.
In particular, according to the configuration illustrated in FIG. 5, a portion (here, a ring-shaped peripheral portion) of the substrate mounting region 101 is configured by the upper layer 12 formed of a high volume resistivity material. . When the substrate 9 is mounted on the substrate mounting area 101, the ring-shaped peripheral portion is not likely to be covered by the substrate 9 (ie, is exposed to plasma). By being formed of the volume resistivity material, it is possible to avoid that the peripheral portion is etched and impurities are released.
In each of the examples shown in FIGS. 4 and 5, the upper layer 12 is configured to cover only the upper surface side of the lower layer 11 as shown in FIGS. 4A and 5A. Alternatively, as shown in FIGS. 4B and 5B, a configuration may be made to cover the side surface of the lower layer 11 in addition to the upper surface side.

上記の実施形態において、例えば図6に示されるように、基板載置領域101に、冷却媒体が流通するための溝からなる冷却通路103が設けられることも好ましい。冷却通路103は、例えば、図7(a)に示されるように、基板載置領域101の中心から放射状に延在してもよいし、図7(b)に示されるように、基板載置領域101の中心と同心に配置された複数の円に沿って形成されてもよい。
トレイ10に冷却通路103を設けることによって、トレイ10に載置された基板9を、冷却通路103を流れる冷却媒体に、直接的に接触させることができるので、基板9を効果的に冷却できる。
In the above embodiment, for example, as shown in FIG. 6, it is also preferable that the substrate mounting area 101 is provided with a cooling passage 103 formed of a groove through which a cooling medium flows. The cooling passage 103 may extend radially from the center of the substrate mounting area 101 as shown in FIG. 7A, for example, or may be mounted on the substrate mounting area as shown in FIG. It may be formed along a plurality of circles arranged concentrically with the center of the region 101.
By providing the cooling passage 103 in the tray 10, the substrate 9 placed on the tray 10 can be brought into direct contact with the cooling medium flowing through the cooling passage 103, so that the substrate 9 can be cooled effectively.

トレイ10に冷却通路103を設ける場合、冷却通路103を、例えば連通路104を介して、誘電層4の上面に設けられた溝6と連通させることも好ましい。
こうすることによって、溝6に流通される冷却媒体を、冷却通路103にまで流通させることができる。つまり、1つの流通通路で、誘電層4とトレイ10の間、及び、トレイ10と基板9の間に、冷却媒体を流すことができる。したがって、プラズマ処理の間、効率よく基板9を冷却することができるようになる。
When the cooling passage 103 is provided in the tray 10, it is also preferable that the cooling passage 103 communicates with the groove 6 provided on the upper surface of the dielectric layer 4 via, for example, the communication passage 104.
By doing so, the cooling medium flowing through the groove 6 can be flown to the cooling passage 103. That is, the cooling medium can flow between the dielectric layer 4 and the tray 10 and between the tray 10 and the substrate 9 through one circulation passage. Therefore, the substrate 9 can be efficiently cooled during the plasma processing.

上記の実施形態において、第1の形成態様によりトレイ10を形成する場合(特に、上部層12に下部層11の側面を覆う部分が設けられない場合(図3(a))、下部層11と上部層12とを位置合わせするとともに位置ずれを防止ための要素を設けることも好ましい。
具体的には例えば、下部層11および上部層12のうちの一方(例えば、下部層11)に、その外周縁の3箇所以上の位置に立設する位置決めピンを設ければよい。この構成によると、下部層11に上部層12が被せられた状態において、位置決めピンが上部層12の側面に当接することにより、各部分11,12が位置決めされる。
なお、この場合、位置決めピンが立設されない方の部分の外周縁における、位置決めピンと対応する位置に、けがき等のマークを設けることも好ましい。この構成によると、位置決めピンをマーク位置に合わせることで、両部分11,12の回転位置を位置合わせできる。
In the above-described embodiment, when the tray 10 is formed by the first formation mode (particularly, when the upper layer 12 is not provided with a portion that covers the side surface of the lower layer 11 (FIG. 3A)), It is also preferable to provide an element for aligning with the upper layer 12 and preventing misalignment.
Specifically, for example, one of the lower layer 11 and the upper layer 12 (for example, the lower layer 11) may be provided with a positioning pin that stands up to three or more positions on the outer peripheral edge thereof. According to this configuration, in a state where the upper layer 12 is put on the lower layer 11, the positioning pins abut on the side surfaces of the upper layer 12, thereby positioning the portions 11 and 12.
In this case, it is also preferable to provide a mark such as a scribe mark at a position corresponding to the positioning pin on the outer peripheral edge of the portion where the positioning pin is not erected. According to this configuration, the rotational positions of both portions 11, 12 can be aligned by aligning the positioning pins with the mark positions.

上記の実施形態においては、トレイ10は、下部層11と上部層12のみからなる2層構造であるとしたが、トレイ10はそれ以外の層を含んでいてもよい。   In the above embodiment, the tray 10 has a two-layer structure including only the lower layer 11 and the upper layer 12, but the tray 10 may include other layers.

100…プラズマ処理装置
1…真空容器
2…上部電極
3…下部電極
4…誘電層
5…静電チャック部
6…溝
7…冷却機構
9…基板
10…プラズマ処理用トレイ(トレイ)
11…下部層
12…上部層
101…基板載置領域
102…座ぐり部
103…冷却通路
104…連通路
Reference Signs List 100 plasma processing apparatus 1 vacuum vessel 2 upper electrode 3 lower electrode 4 dielectric layer 5 electrostatic chuck section 6 groove 7 cooling mechanism 9 substrate 10 plasma processing tray (tray)
11 Lower layer 12 Upper layer 101 Substrate mounting area 102 Counterbore 103 Cooling passage 104 Communication path

Claims (5)

J-R力型静電吸着装置を用いたプラズマ処理装置用のトレイであって、
該静電吸着装置に接する下面側を体積抵抗率が1×1013Ω・cm以下の材料で構成し、
プラズマに曝される上部側を体積抵抗率が1×1013Ω・cmを超える材料で構成した、
トレイ。
A tray for a plasma processing device using a JR force type electrostatic adsorption device,
The lower surface side in contact with the electrostatic adsorption device is made of a material having a volume resistivity of 1 × 10 13 Ωcm or less,
The upper side exposed to the plasma was made of a material whose volume resistivity exceeded 1 × 10 13 Ωcm.
tray.
請求項1に記載のトレイであって、
上部の、1又は複数の被処理基板を載置する部分を体積抵抗率が1×1013Ω・cm以下の材料で構成し、それ以外のプラズマに曝される部分を体積抵抗率が1×1013Ω・cmを超える材料で構成した、
トレイ。
The tray according to claim 1,
The upper portion, on which one or more substrates to be processed are placed, is made of a material having a volume resistivity of 1 × 10 13 Ωcm or less, and the other portions exposed to plasma have a volume resistivity of 1 ×. Composed of a material exceeding 10 13 Ωcm
tray.
請求項2に記載のトレイであって、
前記被処理基板を載置する部分が、前記トレイの上面から沈下している、
トレイ。
3. The tray according to claim 2 , wherein
The portion on which the substrate to be processed is placed is sinking from the upper surface of the tray,
tray.
請求項3に記載のトレイであって、
体積抵抗率が1×1013Ω・cm以下の材料で構成される平板状の下部層と、
体積抵抗率が1×1013Ω・cmを超える材料で構成され、平板に被処理基板に対応した孔を有する上部層と、
を備える、トレイ。
4. The tray according to claim 3, wherein
A flat lower layer composed of a material having a volume resistivity of 1 × 10 13 Ωcm or less,
An upper layer made of a material having a volume resistivity exceeding 1 × 10 13 Ωcm, and having a flat plate having holes corresponding to the substrate to be processed,
Comprising a tray.
請求項から4のいずれかに記載のトレイであって、
前記被処理基板を載置する部分に、冷却媒体流通用通路が設けられている、
トレイ。
The tray according to claim 2 , wherein:
In a portion where the substrate to be processed is mounted, a passage for cooling medium circulation is provided.
tray.
JP2016139121A 2016-07-14 2016-07-14 Tray for plasma processing equipment Active JP6664790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016139121A JP6664790B2 (en) 2016-07-14 2016-07-14 Tray for plasma processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016139121A JP6664790B2 (en) 2016-07-14 2016-07-14 Tray for plasma processing equipment

Publications (2)

Publication Number Publication Date
JP2018010975A JP2018010975A (en) 2018-01-18
JP6664790B2 true JP6664790B2 (en) 2020-03-13

Family

ID=60995804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016139121A Active JP6664790B2 (en) 2016-07-14 2016-07-14 Tray for plasma processing equipment

Country Status (1)

Country Link
JP (1) JP6664790B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110092344A (en) * 2019-05-16 2019-08-06 烟台睿创微纳技术股份有限公司 A kind of method of MEMS release frame, release board and MEMS component release

Also Published As

Publication number Publication date
JP2018010975A (en) 2018-01-18

Similar Documents

Publication Publication Date Title
TWI438861B (en) Annulus clamping and backside gas cooled electrostatic chuck
TWI358785B (en)
JP6666900B2 (en) Wafer carrier with independent and separate heater sections
JP5881419B2 (en) Electrostatic clamp and method for clamping a workpiece
JP4974873B2 (en) Electrostatic chuck and substrate temperature control fixing device
US20190371577A1 (en) Extreme uniformity heated substrate support assembly
US8848335B2 (en) Electrostatic chuck
JP4935143B2 (en) Mounting table and vacuum processing apparatus
JP2011119654A (en) Substrate for electrostatic chuck, and electrostatic chuck
TWI794211B (en) Substrate fixture and substrate fixing device
KR20180047400A (en) electrostatic chuck assembly, semiconductor manufacturing apparatus having the same
JP2016009715A (en) Tray for electrostatic attraction and substrate fixing device
JP2010153490A (en) Substrate temperature control fixing apparatus
WO2019239939A1 (en) Placement platform and plasma treatment device
JP5479180B2 (en) Mounting table
JP6664790B2 (en) Tray for plasma processing equipment
TW202131427A (en) Electrostatic chuck and substrate fixing device
JP7319153B2 (en) holding device
JP7291046B2 (en) Substrate fixing device
JP6981652B2 (en) Substrate tray for plasma processing
JP2000183143A (en) Electrostatic chuck
JP2005072034A (en) Plasma treatment apparatus
JP2020025072A (en) Electrostatic chuck
JP2012074650A (en) Plasma treatment tray and plasma treatment device
TW202240757A (en) Electrostatic chuck and substrate fixing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6664790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250