JP6661841B2 - 撮像用途のための拡張高ダイナミックレンジ直接注入回路 - Google Patents

撮像用途のための拡張高ダイナミックレンジ直接注入回路 Download PDF

Info

Publication number
JP6661841B2
JP6661841B2 JP2019533546A JP2019533546A JP6661841B2 JP 6661841 B2 JP6661841 B2 JP 6661841B2 JP 2019533546 A JP2019533546 A JP 2019533546A JP 2019533546 A JP2019533546 A JP 2019533546A JP 6661841 B2 JP6661841 B2 JP 6661841B2
Authority
JP
Japan
Prior art keywords
capacitor
voltage
switch
charge
integrating capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019533546A
Other languages
English (en)
Other versions
JP2020502943A (ja
Inventor
エル. ヴァムポラ,ジョン
エル. ヴァムポラ,ジョン
アール. ハリス,ミッキー
アール. ハリス,ミッキー
ダブリュ. キーン,ブライアン
ダブリュ. キーン,ブライアン
ボッツ,スティーヴン
ジェイ. ペラルタ,リチャード
ジェイ. ペラルタ,リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2020502943A publication Critical patent/JP2020502943A/ja
Application granted granted Critical
Publication of JP6661841B2 publication Critical patent/JP6661841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time
    • H04N25/533Control of the integration time by using differing integration times for different sensor regions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/571Control of the dynamic range involving a non-linear response
    • H04N25/575Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767Horizontal readout lines, multiplexers or registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

画像捕捉装置で使用される画像センサは、画像センサが見ているシーンから画像センサが受け取る光強度に比例して、電荷を生成する。周囲光が弱いシーンの撮像は、高い感度を提供するために低いノイズ及び低いキャパシタンスを有するコンポーネントを備えることを画像センサに求める。対照的に、周囲光が明るいシーンを撮像することは、生成された電荷を蓄えるために、より高いキャパシタンスを有するコンポーネントを備えることを画像センサに求める。それらの矛盾するキャパシタンス要件は、明るい周囲光シーン又は暗い周囲光シーンのいずれか一方のために通常最適化される画像捕捉装置の進展をもたらしてきた。
本明細書で記載される態様及び実施形態は、光条件が変化するシーンを撮像するために使用され得る高ダイナミックレンジ直接注入回路を対象とする。ある例では、回路は、入力トランジスタの出力側で2つの積分キャパシタを含む。第1積分キャパシタは、比較的低いキャパシタンスを有し、高い利得を低レベル画像信号に与える。第2積分キャパシタは、比較的高いキャパシタンスを有し、閾スイッチと直列に接続される。第2積分キャパシタ及び閾スイッチはともに、第1積分キャパシタと並列に接続される。第1積分キャパシタにおける電荷が、例えば、明るい照明条件の下で、あるレベルを上回る場合には、第1積分キャパシタにかかる電圧は閾スイッチのそれを超えることになり、回路飽和によって通常失われることになる過度の電荷は、代わりに、より大きい第2積分キャパシタで蓄えられる。より小さい積分キャパシタが飽和すると過度の電荷を失うのではなく、過度の電荷をより大きい積分キャパシタへ迂回させることによって、本明細書で記載されるユニットセルは、単一の又は変化する積分周期で2つの異なる用途(すなわち、暗い及び明るい周囲光用途)のために最適化され、ユニットセルのダイナミックレンジは増大される。
本明細書で記載される少なくとも1つの態様は、受光に応答して光電流を生成するよう構成される光検出器と、前記光検出器へ結合され、前記光電流に対応する電荷を蓄えるよう構成される第1積分キャパシタと、前記光電流に対応する電荷を蓄えるよう構成される第2積分キャパシタと、前記光検出器へ結合され、前記第1積分キャパシタを前記第2積分キャパシタへ選択的に結合し、前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して前記光電流を前記第2積分キャパシタへ迂回させるよう構成される電荷迂回スイッチと、前記第1積分キャパシタ及び前記電荷迂回スイッチへ結合され、前記第1積分キャパシタに蓄えられている電荷に対応する前記第1積分キャパシタからの第1電圧サンプルを読み出し、前記第2積分キャパシタに蓄えられている電荷に対応する前記第2積分キャパシタからの第2電圧サンプルを読み出すよう構成されるリードアウト回路とを有するユニットセル回路を対象とする。
一実施形態に従って、前記電荷迂回スイッチはMOSFETであり、前記閾電圧レベルは、前記電荷迂回スイッチのゲートが受けるバイアス電圧によって定義される。一実施形態において、前記第2積分キャパシタのキャパシタンス値は、前記第1積分キャパシタのキャパシタンス値よりも少なくとも20倍大きい。一実施形態において、当該ユニットセル回路は、前記光検出器と前記第1積分キャパシタとの間に結合され、前記リードアウト回路が前記第1電圧サンプル及び前記第2電圧サンプルを読み出しているときに開くよう構成されるシャッタースイッチを更に有する。
他の実施形態に従って、当該ユニットセル回路は、記電荷迂回スイッチ及び前記リードアウト回路へ結合される画像プロセッサを更に有し、第1動作モードで、前記画像プロセッサは、前記第1電圧サンプルを前記画像プロセッサへ供給するように前記リードアウト回路を動作させるよう構成され、第2動作モードで、前記画像プロセッサは、前記電荷迂回スイッチを閉じるよう動作させて前記第1積分キャパシタを前記第2積分キャパシタへ結合するよう、且つ、前記第2電圧サンプルを前記画像プロセッサへ供給するように前記リードアウト回路を動作させるよう構成される。
一実施形態に従って、前記画像プロセッサは、前記第1電圧サンプル及び前記第2電圧サンプルを解析して、前記第1電圧サンプル及び前記第2電圧サンプルのうちのいずれか一方が無効であるかどうかを判定するよう更に構成される。一実施形態において、前記画像プロセッサは、前記第1電圧サンプルが飽和した第1積分キャパシタを示すと特定することに応答して、前記第1電圧サンプルが無効であると決定するよう更に構成される。他の実施形態において、前記画像プロセッサは、前記第2電圧サンプルが実質的にリセットレベルにあると特定することに応答して、前記第2電圧サンプルが無効であると決定するよう更に構成される。一実施形態において、前記リードアウト回路は、前記第1積分キャパシタへ結合されるバッファと、前記バッファ及び前記画像プロセッサへ結合される行イネーブルスイッチとを有し、前記第1動作モード及び前記第2動作モードで、前記画像プロセッサは、前記バッファを前記画像プロセッサへ結合するように前記行イネーブルスイッチを動作させるよう更に構成される。
他の実施形態に従って、前記リードアウト回路は、前記第1積分キャパシタへ結合される第1シャッタースイッチと、前記第1シャッタースイッチへ選択的に結合される第1シャッターキャパシタと、前記第1シャッターキャパシタへ結合される第1バッファと、前記第1バッファへ結合される第1行イネーブルスイッチとを有し、前記第1動作モードで、前記画像プロセッサは、前記第1電圧サンプルが前記第1シャッターキャパシタで保持されるように前記第1シャッタースイッチを開くよう動作させるよう更に構成される。一実施形態において、前記リードアウト回路は、前記第1積分キャパシタへ結合される第2シャッタースイッチと、前記第2シャッタースイッチへ選択的に結合される第2シャッターキャパシタと、前記第2シャッターキャパシタへ結合される第2バッファと、前記第2バッファへ結合される第2行イネーブルスイッチとを有し、前記第2動作モードで、前記画像プロセッサは、前記第2電圧サンプルが前記第2シャッターキャパシタで保持されるように前記第2シャッタースイッチを開くよう動作させるよう更に構成される。他の実施形態において、前記第1動作モードで、前記画像プロセッサは、前記第1バッファを前記画像プロセッサへ結合するように前記第1行イネーブルスイッチを動作させるよう更に構成され、前記第2動作モードで、前記画像プロセッサは、前記第2バッファを前記画像プロセッサへ結合するように前記第2行イネーブルスイッチを動作させるよう更に構成される。
本明細書で記載される他の態様は、光検出器と、該光検出器へ結合される第1積分キャパシタと、前記光検出器へ結合される電荷迂回スイッチと、該電荷迂回スイッチへ結合される第2積分キャパシタと、前記第1積分キャパシタ及び前記電荷迂回スイッチへ結合されるリードアウト回路とを有するユニットセル回路の作動方法であって、前記光検出器によって、受光に応答して光電流を生成することと、前記光電流に対応する電荷を前記第1積分キャパシタで蓄えることと、前記電荷迂回スイッチにより、前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して前記光電流を前記第2積分キャパシタへ迂回させることと、第1動作モードで、前記第1積分キャパシタに蓄えられている電荷に対応する前記第1積分キャパシタからの第1電圧サンプルを読み出すことと、第2動作モードで、前記第2積分キャパシタと並列に前記第1積分キャパシタを結合することと、前記第2動作モードで、前記第2積分キャパシタに蓄えられている電荷に対応する前記第2積分キャパシタからの第2電圧サンプルを読み出すこととを有する方法を対象とする。
一実施形態に従って、当該方法は、前記電荷迂回スイッチによりバイアス電圧を受けることを更に有し、前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して電荷を前記第1積分キャパシタから前記第2積分キャパシタへ迂回させることは、前記第1積分キャパシタにかかる前記電圧が前記バイアス電圧を超えることに応答して電荷を前記第1積分キャパシタから前記第2積分キャパシタへ迂回させることを含む。一実施形態において、当該方法は、シャッタースイッチにより、前記第1動作モード及び前記第2動作モードで、前記光検出器を前記第1積分キャパシタ及び前記電荷迂回スイッチから切り離すことを更に有する。
他の実施形態に従って、当該方法は、前記第1電圧サンプル及び前記第2電圧サンプルのうちのいずれか一方が無効であるかどうかを判定するよう前記第1電圧サンプル及び前記第2電圧サンプルを解析することを更に有する。一実施形態において、解析することは、前記第1電圧サンプルが飽和した第1積分キャパシタを示すと特定することに応答して、前記第1電圧サンプルが無効であると決定することと、前記第2電圧サンプルが実質的にリセットレベルにあると特定することに応答して、前記第2電圧サンプルが無効であると決定することとを有する。
本明細書で記載される少なくとも1つの態様は、画像プロセッサと、前記画像プロセッサへ結合され、アレイにおいて構成される複数のユニットセルとを有し、夫々のユニットセルが、受光に応答して光電流を生成するよう構成される光検出器と、前記光検出器へ結合され、前記光電流に対応する電荷を蓄えるよう構成される第1積分キャパシタと、前記光電流に対応する電荷を蓄えるよう構成される第2積分キャパシタと、前記光検出器へ結合され、前記第1積分キャパシタを前記第2積分キャパシタへ選択的に結合し、前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して前記光電流を前記第2積分キャパシタへ迂回させるよう構成される電荷迂回スイッチと、第1動作モードで前記第1積分キャパシタから前記画像プロセッサへスモールウェル電圧サンプルを読み出し、第2動作モードで前記第2積分キャパシタから前記画像プロセッサへラージウェル電圧サンプルを読み出す手段とを有する、画像センサを対象とする。
一実施形態に従って、前記画像プロセッサは、夫々のユニットセルからの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルを解析して、夫々のユニットセルからの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルのうちのいずれか一方が無効であるかどうかを判定するよう更に構成される。一実施形態において、前記画像プロセッサは、夫々のユニットセルの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルの前記解析に基づき、夫々のユニットセルからの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルのうちの少なくとも一方に基づくデジタル画像を生成するよう更に構成される。
少なくとも1つの実施形態の様々な態様は、実寸通りであるよう意図されていない添付の図を参照して、以下で説明される。図は、実例並びに様々な態様及び実施形態の更なる理解を提供するために含まれており、本明細書に組み込まれてその部分を構成するが、本発明の限定の定義として意図されない。図中、様々な図に示されている同じか又はほぼ同じ各要素は、同じ符号によって表される。明りょうさのために、あらゆる要素が全ての図で符号を付されているわけではない。
本発明の態様に従って画像を捕捉するために使用され得る画像捕捉装置を表すブロック図である。 本発明の態様に従う直接注入セルの一例の概略図である。 本発明の態様に従うユニットセルの動作を表すフローチャートである。 本発明の態様に従うユニットセルの一実施形態の種々の電圧を表すグラフである。 本発明の態様に従うユニットセルの一実施形態の種々の電圧を表すグラフである。 本発明の態様に従うユニットセルの他の実施形態の概略図である。 本発明の態様に従うユニットセルの動作を表すフローチャートである。 本発明の態様に従うユニットセルの他の実施形態の概略図である。 本発明の態様に従うユニットセルの動作を表すフローチャートである。
デジタルカメラ、ビデオカメラ、又は他の写真及び/若しくは画像捕捉機のような、多種多様な画像捕捉装置がある。それらの画像捕捉装置は、所望のシーンから画像を捕捉するために、アクティブ・ピクセル・センサ(Active Pixel Sensor)(APS)又は他の適切な光感知デバイスのような画像センサを使用し得る。例えば、APSは、レンズ又は他のオプティックを介して光を受けるユニットセルアレイから構成され得る。光は、夫々のユニットセルに、そのユニットセルの位置での光の強さに比例した電荷を蓄えさせる。アレイ内の各ユニットセルは、通常、フォトダイオード、キャパシタ及び他の構成要素のような回路を含む。
アレイ内の各ユニットセルは、一般に、所望のシーンの最終的な画像におけるピクチャ要素又はピクセルに対応する。ピクセルは、デジタル画像の最も小さい部分と見なされる。デジタル画像は、一般に、ピクセルのアレイから構成される。画像捕捉装置へ結合されている回路は、夫々のユニットセルからの蓄積電荷をピクセル情報に変換するよう光捕捉後処理ステップを実行し得る。この情報は、デジタル画像記憶フォーマットが必要とする可能性がある色、彩度、輝度、又は他の情報を含み得る。デジタル画像は、.JPG、.GIF、.TIFF、又は何らかの他の適切なフォーマットのようなフォーマットで記憶され得る。
上述されたように、典型的な画像捕捉装置は、一般に、明るい周囲光シーン(すなわち、低センサ感度状況)又は暗い周囲光シーン(すなわち、高センサ感度状況)のどちらか一方のために最適化される。影、夜に撮られた写真、屋内で撮られた写真、又は周囲光が比較的低量である他の状況のような、周囲光が暗い状況では、画像捕捉装置は、一般に、そのユニットセルに蓄えられている電荷の異なるレベルを適切に区別するために、より高い感度(すなわち、より高い利得)を必要とする。しかし、周囲光が明るい状況に高感度/高利得画像捕捉装置(すなわち、低信号領域に対して高い信号対雑音比を提供するよう構成された装置)をさらすことは、画像飽和を生じさせることがある。
その上、高感度装置では、回路の電荷の単位での小さな変化が最終の画像での異なるレベルに対応し得るということで、寄生キャパシタンス(すなわち、回路の部品どうしの間に存在するキャパシタンス)が最小限にされるべきである。例えば、高感度装置では、追加の5単位の電荷が最終の画像において異なるレベルの明るさをもたらし得るのに対して、低感度装置では、追加の50単位の電荷が最終の画像において異なるレベルの明るさをもたらし得る。然るに、高い寄生キャパシタンスを有している画像捕捉装置が暗い周囲光シーンにさらされる場合に、画像捕捉装置における蓄積電荷は、シーンの光強度を比例的に(又は正確に)反映しない可能性があり、これは、最終的に、最終の画像におけるエラーにつながる可能性がある。
天気の良い日中、明るい部屋、又は周囲光が比較的多量である(例えば、周囲光の強さが弱強度光状況よりも数桁大きい)他の状況のような、周囲光が明るい状況は、別の問題を示す可能性がある。周囲光が明るい状況では、画像捕捉装置によって捕捉される光がより強いことにより、よりずっと多い量の電荷が画像捕捉装置で蓄積する。このより多量の電荷は、一般に、画像センサで生成される蓄積電荷を蓄えるためのキャパシタの追加を必要とする。通常、寄生キャパシタンスの影響は、十分な量の電荷がピクセルで保持され得ることを確かにするよう上記のキャパシタを設計するときに考慮に入れられ得る。明るい周囲光状況のために最適化されるそのような画像捕捉装置は、通常は、低感度(すなわち、低利得)装置であることができる。よって、2つの状況(暗い及び明るい周囲光状況)のための蓄積電荷、利得、及びキャパシタンス要件の違いにより、明るい周囲光状況のために最適化される画像捕捉装置は、暗い周囲光状況では最適に機能しないことになる。
直接注入(Direct Injection)(DI)回路は、フォーカルプレーン(focal plane)応用で広く用いられており、従来より、上述されたような、暗い及び明るい周囲光状況の異なる要件に対処するのが困難である。より具体的には、DI回路は、通常、固定利得(又は電荷容量)のために構成され、これは、画像の暗い領域に対しては小さすぎる利得を、又は画像の明るい領域に対して大きすぎる利得(すなわち、飽和)をもたらす可能性がある。然るに、周囲光が暗い状況及び周囲光が明るい状況の両方に適切に対処することができる、新しい高ダイナミックレンジ直接注入回路が、提供される。
本明細書で記載される高ダイナミックレンジ直接注入回路の実施形態は、入力トランジスタの出力側で2つの積分キャパシタを含む。第1積分キャパシタは、比較的低いキャパシタンスを有し、高い利得を低レベル画像信号に与える。第2積分キャパシタは、比較的高いキャパシタンスを有し、閾スイッチと直列に接続される。第2積分キャパシタ及び閾スイッチはともに、第1積分キャパシタと並列に接続される。第1積分キャパシタにおける電荷が、例えば、高照度条件の下で起こり得るように、あるレベルを上回って蓄積する場合には、第1積分キャパシタにかかる電圧は閾スイッチのそれを超えることになり、回路飽和によって通常失われることになる過度の電荷は、代わりに、より大きい第2積分キャパシタへ迂回されてそこで蓄えられる。
図1は、画像を捕捉するために使用され得る画像捕捉装置10を表すブロック図である。例えば、画像捕捉装置10はデジタルカメラ、ビデオカメラ、又は写真及び/若しくは画像捕捉機であってよい。画像捕捉装置10は、画像センサ12及び画像処理ユニット14(例えば、画像処理を実行するよう構成された画像プロセッサ又はコントローラ)を含む。画像センサ12は、画像を捕捉することができるAPS又は他の適切な光検知デバイスであってよい。画像処理ユニット14は、画像センサ12から信号情報を受け取り、信号情報をデジタル画像に変換するよう動作するハードウェア、ソフトウェア、及び/又はファームウェアの組み合わせであってよい。
表されている例で、画像センサ12は、ユニットセル16のアレイ17を含む。夫々のユニットセル16は、画像センサ12の視野内のその位置での光強度の比例した電荷を蓄える。夫々のユニットセル16は、捕捉された電子画像内のピクセルに対応してよい。夫々のユニットセル16は、画像を生成するために処理ユニット14によって使用される蓄積電荷を一時的に保持してよい。保持された電荷は、例えば、電圧に変換されてよく、電圧の値は、値を何らかのメモリ形式にデジタル化して記憶するために、処理ユニット14によってサンプリングされてよい。
画像捕捉装置10を使用した画像捕捉のための特定の方法は、ローリングシャッター(rolling shutter)捕捉であってよい。ローリングシャッター捕捉は、画像センサ12からピクセルの各行を順に捕捉する方法である。例えば、ローリングシャッター捕捉は、画像センサ12のピクセルの一番上の行を露光させ、次いで2番目の行を、続いて3番目の行を、以降、画像センサ12のピクセルの最後の行が露光されるまで続けることができる。画像処理ユニット14が画像センサ12によって捕捉されたピクセル情報を受け取ることができる方法の他の例は、リップル(ripple)/ローリングリード(rolling read)である。ローリングリードは、画像センサ12からピクセルの各行を順に処理する方法である。ローリングシャッター捕捉と同様に、リップルリードは、画像センサ12のピクセルの一番上の行を処理し、次いで2番目の行を、続いて3番目の行を、以降、画像センサ12のピクセルの最後の行が処理されるまで続けることができる。画像センサ12のピクセルの行をリセットするローリングリセット動作は、同様に実行され得る。
ローリングシャッター捕捉、ローリングリード、及びローリングリセット動作は、通常、連続した行に対して行われる。例えば、ローリング捕捉動作は、ユニットセル16の最初の行から開始してよい。ローリング捕捉動作が2番目の行へ移動すると、ローリングリード動作がユニットセル16の最初の行に対して開始し得る。ローリング捕捉動作が3番目の行へ移動すると、ローリングリード動作が2番目の行に対して開始することができ、ローリングリセット動作が最初の行に対して開始することができる。これは、最後の行が処理されるまで続き得る。最後の行が処理されると、画像は処理ユニット14によって処理及び記憶され得る。
ローリングに基づく動作が、画像捕捉装置10を使用した画像の捕捉に対して上述されているが、他の実施形態では、画像捕捉装置10は、異なる画像捕捉方法を使用してもよい。例えば、少なくとも1つの実施形態において、画像捕捉装置は、画像捕捉装置10における全てのユニットセル16が同時に光束を積分するよう構成される、グローバルシャッター(global shutter)に基づく方法を利用する。
図2は、画像センサ12に含まれ画像処理ユニット14へ結合され得る直接注入ユニットセル16の一例の概略図である。直接注入ユニットセル16は、光検出器202、入力トランジスタ204、第1積分キャパシタ(Csmall_Integration)206、電荷迂回スイッチ208、第2積分キャパシタ(Clarge_Integration)210、アンチブルームスイッチ212、及びリードアウト回路215を含む。一実施形態に従って、リードアウト回路215は、ソースフォロワバッファ214及び行イネーブルスイッチ216を含む。一実施形態に従って、光検出器202はフォトダイオードを含む。
一実施形態において、入力トランジスタ204は金属酸化膜半導体電界効果トランジスタ(Metal-Oxide Semiconductor Field Effect Transistors)(MOSFET)であるが、他の実施形態では、入力トランジスタ204は、如何なる適切なタイプのスイッチ又はトランジスタであってもよい。一実施形態に従って、ユニットセル16内のスイッチ(すなわち、電荷迂回スイッチ208、アンチブルームスイッチ212、ソースフォロワバッファ214及び行イネーブルスイッチ216)はMOSFETであるが、他の実施形態では、ユニットセル16内のスイッチ208、212、214、216は、如何なる他の適切なタイプのスイッチ又はトランジスタであってもよい。一実施形態に従って、バイアス電圧209が、電荷迂回スイッチ208のゲート211に印加される。一実施形態に従って、第1積分キャパシタ(Csmall_Integration)206のキャパシタンスは、第2積分キャパシタ(Clarge_Integration)210のキャパシタンスと比較して相対的に小さい。例えば、一実施形態において、第1積分キャパシタ(Csmall_Integration)206は、10フェムトファラッドの値に設計されるのに対して、第2積分キャパシタ(Clarge_Integration)210は、200フェムトファラッドの値に設計される。それにより、小さい積分キャパシタは、大きい積分キャパシタよりも20倍大きい感度を有することができ、大きい積分キャパシタは、小さい積分キャパシタの電荷の20倍を含むことができる。他の実施形態では、第1積分キャパシタ(Csmall_Integration)206は、200フェムトファラッドの値に設計されるのに対して、第2積分キャパシタ(Clarge_Integration)210は、2ピコファラッドの値に設計される。他の実施形態では、第1積分キャパシタ(Csmall_Integration)206及び第2積分キャパシタ(Clarge_Integration)210のキャパシタンス値は、異なった適切な値に設計され得る。
光検出器202のアノードは、入力トランジスタ204のソースへ結合されている。入力トランジスタ204のドレインは、ソースフォロワバッファ214のゲートへ結合されている。電荷迂回スイッチ208のソースは、入力トランジスタ204のドレインへ結合されている。電荷迂回スイッチ208のドレインは、アンチブルームスイッチ212のソースへ結合されている。アンチブルームスイッチ212のドレインは、リセット電圧213へ結合されている。第1積分キャパシタ(Csmall_Integration)206の第1端子は、ソースフォロワバッファ214のゲートへ結合されており、第1積分キャパシタ(Csmall_Integration)206の第2端子は、接地へ結合されている。第2積分キャパシタ(Clarge_Integration)210の第1端子は、電荷迂回スイッチ208のドレインへ結合されており、第2積分キャパシタ(Clarge_Integration)210の第2端子は、接地へ結合されている。ソースフォロワバッファ214のソースは、行イネーブルスイッチ216のドレインへ結合されている。行イネーブルスイッチ216のソースは、カラムバス218へ結合されている。ユニットセル16の動作は、図3乃至4Bを参照して以下で説明される。
図3は、ユニットセル16の動作を説明するフローチャートである。図4Aは、周囲光が暗い状況において積分期間にわたって第1積分キャパシタ206にかかる電圧を表す第1トレース402と、周囲光が暗い状況において積分期間にわたって第2積分キャパシタ210にかかる電圧を表す第2トレース404とを含むグラフ400である。図4Bは、周囲光が明るい状況において積分期間にわたって第1積分キャパシタ206にかかる電圧を表す第1トレース412と、周囲光が明るい状況において積分期間にわたって第2積分キャパシタ210にかかる電圧を表す第2トレース414とを含むグラフ410である。
図3を参照すると、ブロック301で、シーンからの光(すなわち、光学的放射)が光検出器202に入射すると、光検出器202からの結果として現れる光電流が、入力トランジスタ204を経由して第1積分キャパシタ206へ供給され、光検出器202に入射する光束に対応する電荷が第1積分キャパシタに蓄積する。電荷が第1積分キャパシタ206でその積分期間中に蓄積するにつれて、第1積分キャパシタ206の両端電圧は増大する。
図4Aに示されるように、第1積分キャパシタ206にかかる電圧402が閾電圧レベル(例えば、電荷迂回スイッチ208のゲート211に印加されるバイアス電圧209)を下回ったままであることに応答して、積分期間中に生成される全ての電荷は第1積分キャパシタ206に蓄えられる(すなわち、第2積分キャパシタ210での電圧404はリセットレベルのままである。)。図4Bに示されるように、第1積分キャパシタ206にかかる電圧412が、電荷迂回スイッチ208のゲート211に印加されているバイアス電圧209を超えることに応答して、過度の電荷は、第2積分キャパシタ210へ迂回され、第2積分キャパシタ210に蓄積し始める(すなわち、第1積分キャパシタ206での電圧412は飽和し、第2積分キャパシタ210での電圧414は増大し始める。)。
再び図3を参照すると、ブロック302で、ユニットセル16の積分期間は終了する。光検出器202に入射する光の強さに応じて、ユニットセル16の出力は、ユニットセル16に蓄積された電荷の異なる低いレベルを適切に区別する高感度(すなわち、高利得で低ノイズ)出力(第1積分キャパシタ206が飽和していないとする。)、又はユニットセル16に蓄積された電荷の比較的高いレベルを適切に表す低感度(すなわち、より低い利得でより高いノイズ)出力(第2積分キャパシタ210が飽和していないとする。)のどちらか一方になる。
より具体的に、ブロック304で示されるリードアウトプロセスの間、第1積分キャパシタ206の両端電圧(すなわち、スモールウェルサンプル)が読み出される。一実施形態において、このリードアウトを達成するよう、コントローラ(例えば、図1に示される画像処理ユニット14)は、制御信号を行イネーブルスイッチ216のゲートへ送る。制御信号は、行イネーブルスイッチ216を閉じるよう動作させて、第1積分キャパシタ206をカラムバス218へソースフォロワバッファ214を介して結合する。行イネーブルスイッチ216が閉じると、第1積分キャパシタ206の両端電圧は、画像処理ユニット14によって読み出される。光検出器202に入射する光の強さが比較的低いことに応答して、生成された全ての電荷が第1積分キャパシタ206に蓄積され、そして、第1積分キャパシタ206が飽和していないということで、第1積分キャパシタ206から読み出される電圧(例えば、図4Aに示される電圧402)は、フォトダイオードに入射する光の強さの有効な表現である。代替的に、光検出器202に入射する光の強さが比較的高いことに応答して、第1積分キャパシタ206が飽和し、そして、生成された電荷の少なくとも一部が第2積分キャパシタ210に蓄えられるということで、第1積分キャパシタ206から読み出される電圧(例えば、電圧412)は、フォトダイオードに入射する光の強さの有効な表現ではない。以下で更に詳細に説明されるように、画像処理ユニット14は、第1積分キャパシタ206から読み出された電圧を解析して、電圧がフォトダイオードに入射する光の強さの有効又は無効な表現であるかどうかを判定するよう構成される。
図3におけるブロック306で、第1積分キャパシタ206での電圧が読み出された後、画像処理ユニット14は、電荷迂回スイッチ208を閉じるよう動作させて、第1積分キャパシタ206を第2積分キャパシタ210へ並列に結合する。電荷迂回スイッチ208が閉じられると、第2積分キャパシタ210の両端電圧が、ブロック308で、コントローラ(例えば、図1に示される画像処理ユニット14)によって読み出される。一実施形態において、第2積分キャパシタ210の両端電圧を読み出すよう、画像処理ユニット14は、制御信号を行イネーブルスイッチ216のゲートへ送る。制御信号は、行イネーブルスイッチ216を閉じるよう動作させて、第2積分キャパシタ210をカラムバス218へソースフォロワバッファ214を介して結合する。行イネーブルスイッチ216が閉じると、第2積分キャパシタ210の両端電圧(すなわち、ラージウェルサンプル)は、画像処理ユニット14によって読み出される。一実施形態に従って、第1積分キャパシタ206での電圧及び第2積分キャパシタ210での電圧が両方とも読み出されるとき、制御信号は、行イネーブルスイッチ216を常に閉じられた状態に保つよう行イネーブルスイッチ216へ供給される(すなわち、行イネーブルスイッチ216は、ブロック304から306の間閉じられる)。代替的に、他の実施形態では、行イネーブルスイッチへ供給される制御信号は、第1積分キャパシタ206での電圧及び第2積分キャパシタ210での電圧が読み出される間行イネーブルスイッチ216を開くよう動作させてもよい(すなわち、行イネーブルスイッチ216は、ブロック304から306の間開いている。)。
光検出器202に入射する光の強さが比較的低いことに応答して、生成された全ての電荷が第1積分キャパシタ206に蓄積され、そして、電荷が第2積分キャパシタ210へ迂回されなかった(すなわち、第2積分キャパシタ210にかかる電圧404が比較的小さいリセット値のままである。)ということで、第2積分キャパシタ210から読み出される電圧(例えば、図4Aに示される電圧404)は、光検出器202に入射する光の強さの有効な表現ではない。代替的に、光検出器202に入射する光の強さが比較的高いことに応答して、第1積分キャパシタ206が飽和し、そして、過度の電荷が第2積分キャパシタ210へ迂回されたということで、第2積分キャパシタ210から読み出される電圧(例えば、電圧414)は、フォトダイオードに入射する光の強さの有効な表現である。以下で更に詳細に説明されるように、画像処理ユニット14は、第2積分キャパシタ210から読み出された電圧を解析して、電圧がフォトダイオードに入射する光の強さの有効又は無効な表現であるかどうかを判定するよう構成される。
ブロック310で、画像処理ユニット14は、第1積分キャパシタ206から読み出された電圧及び第2積分キャパシタ210から読み出された電圧を解析して、読み出された電圧のどちらか一方が無効であるかどうかを判定する。例えば、少なくとも1つの実施形態において、画像処理ユニット14は、第1積分キャパシタ206が飽和したこと(例えば、図4Bの電圧トレース412によって示される。)を第1積分キャパシタ206から読み出された電圧が示す場合に、その電圧が無効であると決定する。他の実施形態では、画像処理ユニット14は、第2積分キャパシタ210から読み出された電圧が比較的小さい(例えば、比較的小さいリセット電圧にある)場合に、その電圧が無効であると決定する。
一実施形態に従って、第1積分キャパシタ206から読み出された電圧が無効である(例えば、読み出された値が飽和していることによる。)と特定することに応答して、画像処理ユニット14は、例えば、周囲光が明るい状態でのように、第1積分キャパシタ206から読み出された情報を捨て、第2積分キャパシタ210から読み出された情報を更なる画像処理のために利用する。反対に、第2積分キャパシタ210から読み出された電圧が無効である(例えば、読み出された値が実質的にリセットレベルにあることによる。)と特定することに応答して、画像処理ユニット14は、例えば、周囲光が暗い状況でのように、第2積分キャパシタ210から読み出された情報を捨て、第1積分キャパシタ206から読み出された情報を更なる画像処理のために利用する。他の実施形態では、画像処理ユニット14は、第1積分キャパシタ206から読み出された情報及び第2積分キャパシタ210から読み出された情報の両方を更なる画像処理のために利用することができる。これは、どのサンプルを保持すべきかを局所回路(例えば、画像処理ユニット14)が決定することができない場合に有用であることができる。
少なくとも1つの実施形態に従って、第1積分キャパシタ206から読み出された情報及び第2積分キャパシタ210から読み出された情報の解析は、第1積分キャパシタ206の両端電圧及び第2積分キャパシタ210の両端電圧が読み出された後に、画像処理ユニット14によって実行される。しかし、少なくとも1つの実施形態において、画像処理ユニット14は、第1積分キャパシタ206の両端電圧及び/又は第2積分キャパシタ210の両端電圧を、電圧が読み出されると直ちに解析することができる。
第1積分キャパシタ206の両端電圧及び第2積分キャパシタ210の両端電圧が両方ともユニットセル16から読み出された後に、画像処理ユニット14は、アンチブルームスイッチ212へ信号を送って、スイッチ212を閉じるよう動作させる。アンチブルームスイッチ212が閉じられると、第1積分キャパシタ206(電荷迂回スイッチ208を介する。)及び第2積分キャパシタ210はリセット電圧213へ結合され、それにより、夫々のキャパシタ206、210の両端での電圧レベルはリセット電圧レベル213にリセットされる。積分キャパシタ206、210がリセットされると、画像処理ユニット14は、開くようアンチブルームスイッチ212へ信号を送るとともに、開くよう電荷迂回スイッチ208へ信号を送り、そして、光検出器202に入射する光に対応する電荷は、再び第1積分キャパシタ206に蓄積することができる。
第1(より小さい)積分キャパシタが飽和すると過度の電荷を失うのではなく、過度の電荷を第2(より大きい)積分キャパシタへ迂回させることによって、ユニットセル16は、単一の積分周期で2つの異なる用途(すなわち、暗い及び明るい周囲光用途)のために最適化され、ユニットセル16のダイナミックレンジは増大される。一実施形態において、ユニットセルのダイナミックレンジは、100倍超も増大され得る。上述されたように、ユニットセル16は2つのキャパシタ(すなわち、比較的に小さい第1積分キャパシタ206及び比較的に大きい第2積分キャパシタ210)を含む。しかし、他の実施形態では、ユニットセル16は、ユニットセル16のダイナミックレンジをより一層広げるよう2つよりも多いキャパシタを含むことができる。
上述されたように、ユニットセル16は、情報が積分キャパシタ206、210から読み出されている最中に電荷の収集が続くことができる(すなわち、情報が“リアルタイム”で読み出される)“ローリングシャッター”動作モードで動作可能である。しかし、他の実施形態では、ユニットセル16は、異なる動作モードで動作するよう構成され得る。例えば、ユニットセル16は、“積分後読み出し”(integrate-then-read)動作モードで構成及び動作され得る。例えば、図5は、“グローバルシャッター積分後読出”動作モードで動作するよう構成されたユニットセル16の概略図である。図5に示されるユニットセル16は、図5に示されるユニットセル16がシャッタースイッチ502及びアンチブルームバイアススイッチ504を含む点を除いて、図2に示されるユニットセル16と実質的に同じである。一実施形態において、シャッタースイッチ502及びアンチブルームバイアススイッチ504はMOSFETであるが、他の実施形態では、シャッタースイッチ502及びアンチブルームバイアススイッチ504は、如何なる他の適切なタイプのスイッチ又はトランジスタであってもよい。
シャッタースイッチ502のソースは、入力トランジスタ204のドレインへ結合され、シャッタースイッチ502のドレインは、ソースフォロワバッファ214のゲートへ結合される。アンチブルームバイアススイッチ504のソースは、入力トランジスタ204のドレインへ結合され、アンチブルームバイアススイッチ504のドレインは、リセット電圧213へ結合される。
図5に示されるユニットセル16は、情報がユニットセル16から読み出されているときに電荷を積分し続けるのではなく、図5のユニットセル16が最初に電荷を積分し、次いでその後に、その保持されている積分値が読み出されるときに電荷を積分することを中止するよう動作する点を除いて、図2に示されるユニットセル16と実質的に同じように動作する。例えば、図5に示されるユニットセル16の動作は、図6を参照して以下で更に詳細に説明される。図6は、図5に示されるユニットセル16の動作を説明するフローチャートである。
ブロック601で、シーンからの光が光検出器202に入射すると、光検出器202からの結果として現れる光電流が、入力トランジスタ204及び閉じられたシャッタースイッチ502を介して、第1積分キャパシタ206へ供給され、光検出器202に入射する光束に対応する電荷が、第1積分キャパシタ206に、その積分期間中に蓄積する。電荷が第1積分キャパシタ206に蓄積するにつれて、第1積分キャパシタ206の両端電圧は増大する。第1積分キャパシタ206の両端電圧が、電荷迂回スイッチ208のゲート211に印加されているバイアス電圧209を下回ったままであることに応答して、積分期間中の全ての蓄積電荷は第1積分キャパシタ206で保持される(すなわち、第2積分キャパシタ210での電圧はリセットレベルのままである。)。第1積分キャパシタ206の両端電圧が、電荷迂回スイッチ208のゲートへ印加されているバイアス電圧を超えることに応答して、過度の電圧は第2積分キャパシタ210へ迂回され、第2積分キャパシタ210に蓄積し始める(すなわち、第1積分キャパシタ206での電圧は飽和し、第2積分キャパシタ210での電圧は増大し始める。)。
ブロック602で、ユニットセルの積分期間の終わりに、コントローラ(例えば、画像処理ユニット14)は、シャッタースイッチ502を開くよう動作させて、第1積分キャパシタ206を光検出器202から切り離し、ユニットセル16のリードアウトプロセスは開始される。光検出器202に入射する光の強さに応じて、ユニットセル16の出力は、ユニットセルに蓄積された電荷の異なる低いレベルを適切に区別する高感度(すなわち、高利得で低ノイズ)出力(第1積分キャパシタ206が飽和していないとする。)、又はユニットセルに蓄積された電荷の比較的高いレベルを適切に表す低感度(すなわち、より低い利得でより高いノイズ)出力(第2積分キャパシタ210が飽和していないとする。)のどちらか一方になる。
より具体的に、ブロック604で示されるリードアウトプロセスの間、第1積分キャパシタ206の両端電圧が読み出される。一実施形態において、このリードアウトを達成するよう、コントローラ(例えば、図1に示される画像処理ユニット14)は、制御信号を行イネーブルスイッチ216のゲートへ送る。制御信号は、行イネーブルスイッチ216を閉じるよう動作させて、第1積分キャパシタ206をカラムバス218へソースフォロワバッファ214を介して結合する。行イネーブルスイッチ216が閉じると、第1積分キャパシタ206の両端電圧(すなわち、スモールウェルサンプル)は、画像処理ユニット14によって読み出される。光検出器202に入射する光の強さが比較的低いことに応答して、生成された全ての電荷が第1積分キャパシタ206に蓄積され、そして、第1積分キャパシタ206が飽和していないということで、第1積分キャパシタ206から読み出される電圧は、フォトダイオードに入射する光の強さの有効な表現である。代替的に、光検出器202に入射する光の強さが比較的高いことに応答して、第1積分キャパシタ206が飽和し、そして、生成された電荷の少なくとも一部が第2積分キャパシタ210に蓄えられるということで、第1積分キャパシタ206から読み出される電圧は、フォトダイオードに入射する光の強さの有効な表現ではない。以下で更に詳細に説明されるように、画像処理ユニット14は、第1積分キャパシタ206から読み出された電圧を解析して、電圧がフォトダイオードに入射する光の強さの有効又は無効な表現であるかどうかを判定するよう構成される。
図6におけるブロック606で、第1積分キャパシタ206での電圧が読み出された後、画像処理ユニット14は、電荷迂回スイッチ208を閉じるよう動作させて、第1積分キャパシタ206を第2積分キャパシタ210へ並列に結合する。電荷迂回スイッチ208が閉じられると、第2積分キャパシタ210の両端電圧(すなわち、ラージウェルサンプル)が、ブロック608で、コントローラ(例えば、図1に示される画像処理ユニット14)によって読み出される。一実施形態において、第2積分キャパシタ210の両端電圧を読み出すよう、画像処理ユニット14は、制御信号を行イネーブルスイッチ216のゲートへ送る。制御信号は、行イネーブルスイッチ216を閉じるよう動作させて、第2積分キャパシタ210をカラムバス218へソースフォロワバッファ214を介して結合する。行イネーブルスイッチ216が閉じると、第2積分キャパシタ210の両端電圧は画像処理ユニット14によって読み出される。光検出器202に入射する光の強さが比較的低いことに応答して、生成された全ての電荷が第1積分キャパシタ206に蓄積され、そして、電荷が第2積分キャパシタ210へ迂回されなかった(すなわち、第2積分キャパシタ210にかかる電圧が比較的小さいリセット値のままである。)ということで、第2積分キャパシタ210から読み出される電圧は、光検出器202に入射する光の強さの有効な表現ではない。代替的に、光検出器202に入射する光の強さが比較的高いことに応答して、第1積分キャパシタ206が飽和し、そして、過度の電荷が第2積分キャパシタ210へ迂回されたということで、第2積分キャパシタ210から読み出される電圧は、フォトダイオードに入射する光の強さの有効な表現である。以下で更に詳細に説明されるように、画像処理ユニット14は、第2積分キャパシタ210から読み出された電圧を解析して、電圧がフォトダイオードに入射する光の強さの有効又は無効な表現であるかどうかを判定するよう構成される。
ブロック610で、画像処理ユニット14は、上述されたのと同様に、第1積分キャパシタ206から読み出された電圧及び第2積分キャパシタ210から読み出された電圧を解析して、読み出された電圧のどちらか一方が無効であるかどうかを判定する。第1積分キャパシタ206の両端電圧及び第2積分キャパシタ210の両端電圧が両方ともユニットセル16から読み出された後に、画像処理ユニット14は、アンチブルームスイッチ212へ及びアンチブルームバイアススイッチ504へ信号を送って、スイッチ212、504を閉じるよう動作させる。アンチブルームスイッチ212及びアンチブルームバイアススイッチ504が閉じられると、第1積分キャパシタ206(電荷迂回スイッチ208を介する。)、第2積分キャパシタ210、及びシャッタースイッチ502のソースは、リセット電圧213へ結合され、それにより、夫々のキャパシタ206、210の両端での電圧レベル及びシャッタースイッチ502のソースでの電圧は、リセット電圧レベル213にリセットされる。電圧がリセットされると、画像処理ユニット14は、開くようアンチブルームスイッチ212へ信号を送り、閉じるようシャッタースイッチ502へ信号を送り、開くよう電荷迂回スイッチ208へ信号を送り、そして、光検出器202に入射する光に対応する電荷は、再び第1積分キャパシタ206に蓄積することができる。
他の実施形態に従って、ユニットセル16は、“積分中読み出し”(integrate-while-read)動作モードで構成及び動作され得る。例えば、図7は、“積分中読み出し”動作モードで動作するよう構成されたユニットセル16の概略図である。図7に示されるユニットセル16は、図7に示されるユニットセル16が更なるリードアウト回路715を含む点を除いて、図2に示されるユニットセル16と実質的に同じである。図7に示されるユニットセル16のリードアウト回路715は、スモールシャッタースイッチ702、スモールシャッターキャパシタ704、スモールサンプルリセットスイッチ706、スモールウェルソースフォロワバッファ708、スモールウェル行イネーブルスイッチ710、ラージシャッタースイッチ712、ラージシャッターキャパシタ713、ラージサンプルリセットスイッチ714、ラージウェルソースフォロワバッファ716、及びラージウェル行イネーブルスイッチ718を含む。一実施形態において、スモールシャッタースイッチ702、スモールサンプルリセットスイッチ706、スモールウェルソースフォロワバッファ708、スモールウェル行イネーブルスイッチ710、ラージシャッタースイッチ712、ラージサンプルリセットスイッチ714、ラージウェルソースフォロワバッファ716、及びラージウェル行イネーブルスイッチ718は、MOSFETである。しかし、他の実施形態では、スモールシャッタースイッチ702、スモールサンプルリセットスイッチ706、スモールウェルソースフォロワバッファ708、スモールウェル行イネーブルスイッチ710、ラージシャッタースイッチ712、ラージサンプルリセットスイッチ714、ラージウェルソースフォロワバッファ716、又はラージウェル行イネーブルスイッチ718は、如何なる他の適切なタイプのスイッチ又はトランジスタであってもよい。
スモールシャッタースイッチ702のソースは、第1積分キャパシタ206へ結合されている。スモールシャッタースイッチ702のドレインは、スモールウェルソースフォロワバッファ708のゲートへ結合されている。スモールシャッターキャパシタ704の第1端子は、スモールシャッタースイッチ702のドレインへ結合されている。スモールシャッターキャパシタ704の第2端子は、接地へ結合されている。スモールサンプルリセットスイッチ706のドレインは、スモールウェルソースフォロワバッファ708のゲートへ結合されている。スモールサンプルリセットスイッチ706のソースは、リセット電圧213へ結合されている。スモールウェルソースフォロワバッファ708のソースは、スモールウェル行イネーブルスイッチ710のドレインへ結合されており、スモールウェル行イネーブルスイッチ710のソースは、カラムバス218へ結合されている。
ラージシャッタースイッチ712のソースは、第1積分キャパシタ206へ結合されている。ラージシャッタースイッチ712のドレインは、ラージウェルソースフォロワバッファ716のゲートへ結合されている。ラージシャッターキャパシタ713の第1端子は、ラージシャッタースイッチ712のドレインへ結合されている。ラージシャッターキャパシタ713の第2端子は、接地へ結合されている。ラージサンプルリセットスイッチ714のドレインは、ラージウェルソースフォロワバッファ716のゲートへ結合されている。ラージサンプルリセットスイッチ714のソースは、リセット電圧213へ結合されている。ラージウェルソースフォロワバッファ716のソースは、ラージウェル行イネーブルスイッチ718のドレインへ結合されており、ラージウェル行イネーブルスイッチ718のソースは、カラムバス218へ結合されている。一実施形態に従って、スモールシャッターキャパシタ704のキャパシタンス値は、ラージシャッターキャパシタ713のキャパシタンス値と同じである。例えば、一実施形態において、第1積分キャパシタ(Csmall_Integration)206のキャパシタンス値が200フェムトファラッドであり、第2積分キャパシタ(Clarge_Integration)210のキャパシタンス値が2ピコファラッドである場合に、スモールシャッターキャパシタ704及びラージシャッターキャパシタ713の両方のキャパシタンス値は100フェムトファラッドである。他の実施形態では、スモールシャッターキャパシタ704及びラージシャッターキャパシタ713のキャパシタンス値は、異なった適切な値に設計され得る。例えば、他の実施形態に従って、スモールシャッターキャパシタ704のキャパシタンス値は、ラージシャッターキャパシタ713のキャパシタンス値とは異なるよう設計される。
図7に示されるユニットセル16は、図7に示されるユニットセル16が更なるリードアウト回路715を含む点を除いて、図2に示されるユニットセル16と実質的に同じように動作する。例えば、図7に示されるユニットセル16の動作は、図8に関して以下で更に詳細に説明される。図8は、図7に示されるユニットセル16の動作を説明するフローチャートである。
ブロック801で、シーンからの光が光検出器202に入射すると、光検出器202からの結果として現れる光電流が、入力トランジスタ204を経由して第1積分キャパシタ206へ供給され、光検出器202に入射する光束に対応する電荷が、第1積分キャパシタに、その積分期間中に蓄積する。電荷が第1積分キャパシタ206に蓄積するにつれて、第1積分キャパシタ206の両端電圧は増大する。第1積分キャパシタ206にかかる電圧402が、電荷迂回スイッチ208のゲート211に印加されているバイアス電圧209を下回ったままであることに応答して、積分期間中の全ての蓄積電荷は第1積分キャパシタ206で保持される(すなわち、第2積分キャパシタ210での電圧はリセットレベルのままである。)。第1積分キャパシタ206にかかる電圧が、電荷迂回スイッチ208のゲート211に印加されているバイアス電圧209を超えることに応答して、過度の電荷は、第2積分キャパシタ210へ迂回され、第2積分キャパシタ210に蓄積し始める(すなわち、第1積分キャパシタ206での電圧は飽和し、第2積分キャパシタ210での電圧は増大し始める。)。
ブロック802で、第1積分期間の終わりに、コントローラ(例えば、画像処理ユニット14)は、スモールシャッタースイッチ702を開くよう動作させて、スモールシャッターキャパシタ704を第1積分キャパシタ206から切り離し、第1積分キャパシタ206で保持されている電荷に対応する電荷サンプルをスモールシャッターキャパシタ704で保持する。
ブロック804で、画像処理ユニット14は、電荷迂回スイッチ208を閉じるよう動作させて、第1積分キャパシタ206を第2積分キャパシタ210へ並列に結合する。ブロック806で、第2積分期間の終わりに、画像処理ユニット14は、ラージシャッタースイッチ712を開くよう動作させて、ラージシャッターキャパシタ713を第1積分キャパシタ206及び第2積分キャパシタ210から切り離し、第1積分キャパシタ206及び第2積分キャパシタ210の組み合わせで保持されている電荷に対応する電荷サンプルをラージシャッターキャパシタ713で保持する。
ブロック808で、スモールシャッターキャパシタ704のリードアウトプロセスが開始される。より具体的に、ブロック808で示されるリードアウトプロセスの間、スモールシャッターキャパシタ704の両端電圧(すなわち、スモールウェルサンプル)が読み出される。一実施形態において、この読み出しを達成するよう、コントローラ(例えば、図1に示される画像処理ユニット14)は、スモールウェル行イネーブルスイッチ710のゲートへ制御信号を送る。制御信号は、スモールウェル行イネーブルスイッチ710を閉じるよう動作させて、スモールシャッターキャパシタ704をカラムバス218へスモールウェルソースフォロワバッファ708を介して結合する。スモールウェル行イネーブルスイッチ710が閉じると、スモールシャッターキャパシタ704の両端電圧は画像処理ユニット14によって読み出される。光検出器202に入射する光の強さが比較的低いことに応答して、生成された全ての電荷が第1積分キャパシタ206に(、そして、その後に、スモールシャッターキャパシタ704に)蓄積され、そして、第1積分キャパシタ206が飽和していないということで、スモールシャッターキャパシタ704から読み出される電圧は、フォトダイオードに入射する光の強さの有効な表現である。代替的に、光検出器202に入射する光の強さが比較的高いことに応答して、第1積分キャパシタ206(そして、その後に、スモールシャッターキャパシタ704)が飽和し、そして、生成された電荷の少なくとも一部が第2積分キャパシタ210に蓄えられるということで、スモールシャッターキャパシタ704から読み出される電圧は、フォトダイオードに入射する光の強さの有効な表現ではない。以下で更に詳細に説明されるように、画像処理ユニット14は、スモールシャッターキャパシタ704から読み出された電圧を解析して、電圧がフォトダイオードに入射する光の強さの有効又は無効な表現であるかどうかを判定するよう構成される。
図8におけるブロック810で、ラージシャッターキャパシタ713のリードアウトプロセスが開始される。より具体的に、ブロック810で示されるリードアウトプロセスの間、ラージシャッターキャパシタ713の両端電圧(すなわち、ラージウェルサンプル)が読み出される。一実施形態において、ラージシャッターキャパシタ713の両端電圧を読み出すよう、コントローラ(例えば、図1に示される画像処理ユニット14)は、ラージウェル行イネーブルスイッチ718のゲートへ制御信号を送る。制御信号は、ラージウェル行イネーブルスイッチ718を閉じるよう動作させて、ラージシャッターキャパシタ713をカラムバス218へラージウェルソースフォロワバッファ716を介して結合する。ラージウェル行イネーブルスイッチ718が閉じると、ラージシャッターキャパシタ713の両端電圧は画像処理ユニット14によって読み出される。光検出器202に入射する光の強さが比較的低いことに応答して、生成された全ての電荷が第1積分キャパシタ206に蓄積され、そして、電荷が第2積分キャパシタ210へ迂回されなかった(すなわち、第2積分キャパシタ210、ひいてはラージシャッターキャパシタ713にかかる電圧が比較的低いままである)ということで、ラージシャッターキャパシタ713から読み出される電圧は、フォトダイオードに入射する光の強さの有効な表現ではない。代替的に、光検出器202に入射する光の強さが比較的高いことに応答して、第1積分キャパシタ206が飽和し、そして、過度の電荷が第2積分キャパシタ210へ迂回されたということで、ラージシャッターキャパシタ713から読み出される電圧は、フォトダイオードに入射する光の強さの有効な表現である。以下で更に詳細に説明されるように、画像処理ユニット14は、ラージシャッターキャパシタ713から読み出された電圧を解析して、電圧がフォトダイオードに入射する光の強さの有効又は無効な表現であるかどうかを判定するよう構成される。
ブロック812で、画像処理ユニット14は、第1積分キャパシタ206から読み出された電圧及び第2積分キャパシタ210から読み出された電圧に関して上述されたのと同様に、スモールシャッターキャパシタ704から読み出された電圧及びラージシャッターキャパシタ713から読み出された電圧を解析して、読み出された電圧のどちらか一方が無効であるかどうかを判定する。
スモールシャッターキャパシタ704及びラージシャッターキャパシタ713が開かれると(且つ、スモールシャッターキャパシタ704及びラージシャッターキャパシタ713にかかる電圧が読み出されているときに)、図7に示されるユニットセル16は、再び電荷を積分することができる。より具体的に、スモールシャッターキャパシタ704及びラージシャッターキャパシタ713が開かれると、画像処理ユニット14は、アンチブルームスイッチ212へ閉じるよう信号を送る。アンチブルームスイッチ212が閉じられると、第1積分キャパシタ206(電荷迂回スイッチ208を介する。)及び第2積分キャパシタ210はリセット電圧213へ結合され、それにより、夫々のキャパシタ206、210にかかる電圧レベルは、リセット電圧レベル213にリセットされる。電圧がリセットされると、画像処理ユニット14は、アンチブルームスイッチ212へ開くよう信号を送り、光検出器202に入射する光に対応する電荷は、再び第1積分キャパシタ206に蓄積することができる。然るに、前の積分期間からのサンプルがスモールシャッターキャパシタ704及びラージシャッターキャパシタ713から読み出されている間に、電荷は再び第1積分キャパシタ206に蓄積することができる。
電圧サンプルがスモールシャッターキャパシタ704及びラージシャッターキャパシタ713から読み出された後、画像処理ユニット14は、スモールサンプルリセットスイッチ706及びラージサンプルリセットスイッチ714へ閉じるよう信号を送る。スモールサンプルリセットスイッチ706及びラージサンプルリセットスイッチ714が閉じられると、スモールシャッターキャパシタ704及びラージシャッターキャパシタ713はリセット電圧213へ結合され、それにより、夫々のキャパシタ704、713にかかる電圧はリセット電圧レベル213にリセットされる。電圧がリセットされると、画像処理ユニット14は、スモールサンプルリセットスイッチ706及びラージサンプルリセットスイッチ714へ開くよう信号を送る。スモールサンプルリセットスイッチ706及びラージサンプルリセットスイッチ714が開くと、画像処理ユニット14は、再びスモールシャッタースイッチ702及びラージシャッタースイッチ712へ閉じるよう信号を送り、それにより、スモールシャッターキャパシタ704及びラージシャッターキャパシタ713は第1積分キャパシタ206へ結合される。
画像処理ユニット14は、上述されたように画像センサ12内の夫々のユニットセル16から電圧サンプルを読み出し、電圧サンプルを用いて、画像センサ12が見ているシーンのデジタル画像を生成することができる。少なくとも1つの実施形態に従って、画像処理ユニット14は、夫々のユニットセル16のスモールウェルサンプル及びラージウェルサンプルを個別的に(例えば、上述されたように)解析するよう構成される。しかし、少なくとも1つの実施形態に従って、画像処理ユニット14は、画像センサ12内のユニットセル16のアレイ全体からの完全なスモールウェルサンプルと、画像センサ12内のユニットセル16のアレイ全体からの完全なラージウェルサンプルとを解析するよう構成される。
上述されたように、ユニットセル16のスイッチは、画像処理ユニット14によって動作され得る。しかし、他の実施形態では、夫々のユニットセル16は、任意の数の異なるコントローラによって動作され得る。
本明細書で記載される高ダイナミックレンジ直接注入ユニットセル回路は、より小さい積分キャパシタが飽和すると過度の電荷を失うのではなく、過度の電荷を比較的大きい積分キャパシタへ迂回させるよう構成される。然るに、本明細書で記載されるユニットセル回路は、単一の積分周期及び高いダイナミックレンジで、2つの異なる用途(すなわち、暗い及び明るい周囲光用途)のために最適化される。
このように、本発明の少なくとも1つの実施形態のいくつかの態様について記載してきたが、当然ながら、様々な代替、変更、及び改善が当業者に容易に想到可能である。そのような代替、変更、及び改善は、本開示の部分であるよう意図され、本発明の精神及び適用範囲の中にあるよう意図される。然るに、上記の説明及び図面は、単なる一例である。

Claims (16)

  1. 受光に応答して光電流を生成するよう構成される光検出器と、
    前記光検出器へ結合され、前記光電流に対応する電荷を蓄えるよう構成される第1積分キャパシタと、
    前記光電流に対応する電荷を蓄えるよう構成される第2積分キャパシタと、
    前記光検出器へ結合され、前記第1積分キャパシタを前記第2積分キャパシタへ選択的に結合し、前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して前記光電流を前記第2積分キャパシタへ迂回させるよう構成される電荷迂回スイッチと、
    前記第1積分キャパシタ及び前記電荷迂回スイッチへ結合され、前記第1積分キャパシタに蓄えられている電荷に対応する前記第1積分キャパシタからの第1電圧サンプルを読み出し、前記第2積分キャパシタに蓄えられている電荷に対応する前記第2積分キャパシタからの第2電圧サンプルを読み出すよう構成されるリードアウト回路と
    前記電荷迂回スイッチ及び前記リードアウト回路へ結合される画像プロセッサと
    を有し、
    第1動作モードで、前記画像プロセッサは、前記第1電圧サンプルを前記画像プロセッサへ供給するように前記リードアウト回路を動作させるよう構成され、
    第2動作モードで、前記画像プロセッサは、前記電荷迂回スイッチを閉じるよう動作させて前記第1積分キャパシタを前記第2積分キャパシタへ結合するよう、且つ、前記第2電圧サンプルを前記画像プロセッサへ供給するように前記リードアウト回路を動作させるよう構成され、
    前記画像プロセッサは、前記第1電圧サンプル及び前記第2電圧サンプルを解析して、前記第1電圧サンプル及び前記第2電圧サンプルのうちのいずれか一方が無効であるかどうかを判定するよう更に構成される、ユニットセル回路。
  2. 前記電荷迂回スイッチはMOSFETであり、前記閾電圧レベルは、前記電荷迂回スイッチのゲートが受けるバイアス電圧によって定義される、
    請求項1に記載のユニットセル回路。
  3. 前記第2積分キャパシタのキャパシタンス値は、前記第1積分キャパシタのキャパシタンス値よりも少なくとも20倍大きい、
    請求項1に記載のユニットセル回路。
  4. 前記光検出器と前記第1積分キャパシタとの間に結合され、前記リードアウト回路が前記第1電圧サンプル及び前記第2電圧サンプルを読み出しているときに開くよう構成されるシャッタースイッチを更に有する
    請求項1に記載のユニットセル回路。
  5. 前記画像プロセッサは、前記第1電圧サンプルが飽和した第1積分キャパシタを示すと特定することに応答して、前記第1電圧サンプルが無効であると決定するよう更に構成される、
    請求項に記載のユニットセル回路。
  6. 前記画像プロセッサは、前記第2電圧サンプルが実質的にリセットレベルにあると特定することに応答して、前記第2電圧サンプルが無効であると決定するよう更に構成される、
    請求項に記載のユニットセル回路。
  7. 前記リードアウト回路は、
    前記第1積分キャパシタへ結合されるバッファと、
    前記バッファ及び前記画像プロセッサへ結合される行イネーブルスイッチと
    を有し、
    前記第1動作モード及び前記第2動作モードで、前記画像プロセッサは、前記バッファを前記画像プロセッサへ結合するように前記行イネーブルスイッチを動作させるよう更に構成される、
    請求項に記載のユニットセル回路。
  8. 前記リードアウト回路は、
    前記第1積分キャパシタへ結合される第1シャッタースイッチと、
    前記第1シャッタースイッチへ選択的に結合される第1シャッターキャパシタと、
    前記第1シャッターキャパシタへ結合される第1バッファと、
    前記第1バッファへ結合される第1行イネーブルスイッチと
    を有し、
    前記第1動作モードで、前記画像プロセッサは、前記第1電圧サンプルが前記第1シャッターキャパシタで保持されるように前記第1シャッタースイッチを開くよう動作させるよう更に構成される、
    請求項に記載のユニットセル回路。
  9. 前記リードアウト回路は、
    前記第1積分キャパシタへ結合される第2シャッタースイッチと、
    前記第2シャッタースイッチへ選択的に結合される第2シャッターキャパシタと、
    前記第2シャッターキャパシタへ結合される第2バッファと、
    前記第2バッファへ結合される第2行イネーブルスイッチと
    を有し、
    前記第2動作モードで、前記画像プロセッサは、前記第2電圧サンプルが前記第2シャッターキャパシタで保持されるように前記第2シャッタースイッチを開くよう動作させるよう更に構成される、
    請求項に記載のユニットセル回路。
  10. 前記第1動作モードで、前記画像プロセッサは、前記第1バッファを前記画像プロセッサへ結合するように前記第1行イネーブルスイッチを動作させるよう更に構成され、
    前記第2動作モードで、前記画像プロセッサは、前記第2バッファを前記画像プロセッサへ結合するように前記第2行イネーブルスイッチを動作させるよう更に構成される、
    請求項に記載のユニットセル回路。
  11. 光検出器と、該光検出器へ結合される第1積分キャパシタと、前記光検出器へ結合される電荷迂回スイッチと、該電荷迂回スイッチへ結合される第2積分キャパシタと、前記第1積分キャパシタ及び前記電荷迂回スイッチへ結合されるリードアウト回路とを有するユニットセル回路の作動方法であって、
    前記光検出器によって、受光に応答して光電流を生成することと、
    前記光電流に対応する電荷を前記第1積分キャパシタで蓄えることと、
    前記電荷迂回スイッチにより、前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して前記光電流を前記第2積分キャパシタへ迂回させることと、
    第1動作モードで、前記第1積分キャパシタに蓄えられている電荷に対応する前記第1積分キャパシタからの第1電圧サンプルを読み出すことと、
    第2動作モードで、前記第2積分キャパシタと並列に前記第1積分キャパシタを結合することと、
    前記第2動作モードで、前記第2積分キャパシタに蓄えられている電荷に対応する前記第2積分キャパシタからの第2電圧サンプルを読み出すことと
    前記第1電圧サンプル及び前記第2電圧サンプルのうちのいずれか一方が無効であるかどうかを判定するよう前記第1電圧サンプル及び前記第2電圧サンプルを解析することと
    を有する方法。
  12. 前記電荷迂回スイッチによりバイアス電圧を受けることを更に有し、
    前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して前記光電流を前記第1積分キャパシタから前記第2積分キャパシタへ迂回させることは、前記第1積分キャパシタにかかる前記電圧が前記バイアス電圧を超えることに応答して前記光電流を前記第1積分キャパシタから前記第2積分キャパシタへ迂回させることを含む、
    請求項11に記載の方法。
  13. シャッタースイッチにより、前記第1動作モード及び前記第2動作モードで、前記光検出器を前記第1積分キャパシタ及び前記電荷迂回スイッチから切り離すことを更に有する
    請求項11に記載の方法。
  14. 解析することは、
    前記第1電圧サンプルが飽和した第1積分キャパシタを示すと特定することに応答して、前記第1電圧サンプルが無効であると決定することと、
    前記第2電圧サンプルが実質的にリセットレベルにあると特定することに応答して、前記第2電圧サンプルが無効であると決定することと
    を有する、
    請求項11に記載の方法。
  15. 画像プロセッサと、
    前記画像プロセッサへ結合され、アレイにおいて構成される複数のユニットセルと
    を有し、
    夫々のユニットセルは、
    受光に応答して光電流を生成するよう構成される光検出器と、
    前記光検出器へ結合され、前記光電流に対応する電荷を蓄えるよう構成される第1積分キャパシタと、
    前記光電流に対応する電荷を蓄えるよう構成される第2積分キャパシタと、
    前記光検出器へ結合され、前記第1積分キャパシタを前記第2積分キャパシタへ選択的に結合し、前記第1積分キャパシタにかかる電圧が閾電圧レベルを超えることに応答して前記光電流を前記第2積分キャパシタへ迂回させるよう構成される電荷迂回スイッチと、
    第1動作モードで前記第1積分キャパシタから前記画像プロセッサへスモールウェル電圧サンプルを読み出し、第2動作モードで前記第2積分キャパシタから前記画像プロセッサへラージウェル電圧サンプルを読み出す手段と
    を有し、
    前記画像プロセッサは、夫々のユニットセルからの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルを解析して、夫々のユニットセルからの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルのうちのいずれか一方が無効であるかどうかを判定するよう更に構成される
    画像センサ。
  16. 前記画像プロセッサは、夫々のユニットセルの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルの前記解析に基づき、夫々のユニットセルからの前記スモールウェル電圧サンプル及び前記ラージウェル電圧サンプルのうちの少なくとも一方に基づくデジタル画像を生成するよう更に構成される、
    請求項15に記載の画像センサ。
JP2019533546A 2016-12-22 2017-07-24 撮像用途のための拡張高ダイナミックレンジ直接注入回路 Expired - Fee Related JP6661841B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/388,023 US10063797B2 (en) 2016-12-22 2016-12-22 Extended high dynamic range direct injection circuit for imaging applications
US15/388,023 2016-12-22
PCT/US2017/043449 WO2018118121A1 (en) 2016-12-22 2017-07-24 Extended high dynamic range direct injection circuit for imaging applications

Publications (2)

Publication Number Publication Date
JP2020502943A JP2020502943A (ja) 2020-01-23
JP6661841B2 true JP6661841B2 (ja) 2020-03-11

Family

ID=59700163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019533546A Expired - Fee Related JP6661841B2 (ja) 2016-12-22 2017-07-24 撮像用途のための拡張高ダイナミックレンジ直接注入回路

Country Status (6)

Country Link
US (1) US10063797B2 (ja)
EP (1) EP3560191A1 (ja)
JP (1) JP6661841B2 (ja)
KR (1) KR102106745B1 (ja)
IL (1) IL267269B (ja)
WO (1) WO2018118121A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020184149A1 (ja) * 2019-03-11 2020-09-17

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078037A (en) * 1998-04-16 2000-06-20 Intel Corporation Active pixel CMOS sensor with multiple storage capacitors
JP5066704B2 (ja) * 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
WO2006109683A1 (ja) 2005-04-07 2006-10-19 Tohoku University 光センサ、固体撮像装置、および固体撮像装置の動作方法
US8084730B2 (en) 2008-12-10 2011-12-27 Raytheon Company Dual mode source follower for low and high sensitivity applications
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US9167182B2 (en) 2011-09-26 2015-10-20 Semiconductor Components Industries, Llc Charge sensing in image sensors with output channel having multiple-gain output paths
US9729808B2 (en) * 2013-03-12 2017-08-08 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
JP6272046B2 (ja) * 2014-01-22 2018-01-31 キヤノン株式会社 放射線撮像装置、その制御方法、及び放射線検査装置
US9531976B2 (en) * 2014-05-29 2016-12-27 Semiconductor Components Industries, Llc Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
US9774802B2 (en) 2014-11-10 2017-09-26 Raytheon Company Method and apparatus for increasing pixel sensitivity and dynamic range
US9521351B1 (en) * 2015-09-21 2016-12-13 Rambus Inc. Fractional-readout oversampled image sensor
US9762824B2 (en) * 2015-12-30 2017-09-12 Raytheon Company Gain adaptable unit cell

Also Published As

Publication number Publication date
IL267269A (en) 2019-07-31
KR20190091357A (ko) 2019-08-05
WO2018118121A1 (en) 2018-06-28
US20180184020A1 (en) 2018-06-28
EP3560191A1 (en) 2019-10-30
US10063797B2 (en) 2018-08-28
IL267269B (en) 2020-03-31
KR102106745B1 (ko) 2020-05-04
JP2020502943A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
US7397509B2 (en) High dynamic range imager with a rolling shutter
CN103905731B (zh) 一种宽动态图像采集方法及系统
US8072520B2 (en) Dual pinned diode pixel with shutter
JP6469224B2 (ja) ピクセル感度及びダイナミックレンジを高める方法及び装置
US8258451B2 (en) Image capture system including multipurpose photodetector
US20150244950A1 (en) Image sensor systems and methods for multiple exposure imaging
TWI566521B (zh) 用於光感測器之延伸動態範圍電荷跨阻抗放大器輸入胞元
US8084730B2 (en) Dual mode source follower for low and high sensitivity applications
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
JP6661841B2 (ja) 撮像用途のための拡張高ダイナミックレンジ直接注入回路
JP4036831B2 (ja) 光電子センサ
US9826178B2 (en) Logarithmic pixels with correlated double sampling
US8174602B2 (en) Image sensing system and method utilizing a MOSFET
EP2387847B1 (en) Multipurpose photodetector amplifier and control methods
CN117425092A (zh) 图像感测装置和包括其的成像装置
JP2012068253A (ja) 光電変換装置及び撮像装置
JP2006352534A (ja) 撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190730

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190730

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R150 Certificate of patent or registration of utility model

Ref document number: 6661841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees