JP6651769B2 - Wiring pattern and manufacturing method thereof - Google Patents

Wiring pattern and manufacturing method thereof Download PDF

Info

Publication number
JP6651769B2
JP6651769B2 JP2015191506A JP2015191506A JP6651769B2 JP 6651769 B2 JP6651769 B2 JP 6651769B2 JP 2015191506 A JP2015191506 A JP 2015191506A JP 2015191506 A JP2015191506 A JP 2015191506A JP 6651769 B2 JP6651769 B2 JP 6651769B2
Authority
JP
Japan
Prior art keywords
resin
resin composition
copper
wiring pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015191506A
Other languages
Japanese (ja)
Other versions
JP2017069328A (en
Inventor
一行 満倉
一行 満倉
正也 鳥羽
正也 鳥羽
蔵渕 和彦
和彦 蔵渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2015191506A priority Critical patent/JP6651769B2/en
Publication of JP2017069328A publication Critical patent/JP2017069328A/en
Application granted granted Critical
Publication of JP6651769B2 publication Critical patent/JP6651769B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本開示は、配線パターン及びその製造方法に関し、より詳しくは、微細化かつ高密度化の要求が高い配線パターン、及び、効率よく、低コストに製造するための配線パターンの製造方法に関する。   The present disclosure relates to a wiring pattern and a method for manufacturing the same, and more particularly, to a wiring pattern that requires high miniaturization and high density, and a method for manufacturing a wiring pattern for efficient and low-cost manufacturing.

半導体パッケージの高密度化、高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されており、コスト面に優れたチップ間の高密度インターコネクト技術が重要になっている(例えば、特許文献1参照)。   For the purpose of increasing the density and performance of semiconductor packages, mounting forms in which chips with different performances are mixed in one package have been proposed, and high-density interconnect technology between chips that is excellent in cost has become important. (For example, see Patent Document 1).

パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージオンパッケージがスマートフォン及びタブレット端末に広く採用されている(例えば、非特許文献1及び非特許文献2参照)。
さらに、高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術(有機インターポーザ)、スルーモールドビア(TMV)を有するファンアウト型のパッケージ技術(FO−WLP)、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極(TSV)を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術等が提案されている。
A package-on-package that connects different packages on a package by stacking them by flip-chip mounting is widely used in smartphones and tablet terminals (for example, see Non-Patent Documents 1 and 2).
Further, as a form for mounting at high density, a package technique using an organic substrate having high-density wiring (organic interposer), a fan-out type package technique having through-mold via (TMV) (FO-WLP), silicon Alternatively, a packaging technology using a glass interposer, a packaging technology using a through silicon via (TSV), a packaging technology using a chip embedded in a substrate for inter-chip transmission, and the like have been proposed.

特に、有機インターポーザ又はFO−WLPでは、半導体チップ同士を並列して搭載する場合には、高密度で導通させるために微細な配線パターンが必要となる(例えば、特許文献2参照)。   In particular, in the case of an organic interposer or FO-WLP, when semiconductor chips are mounted in parallel, a fine wiring pattern is required for high-density conduction (for example, see Patent Document 2).

特表2012−529770号公報JP-T-2012-529770 US2011/0221071号公報US2011 / 0221071

Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008 Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB−PoP) Technology, ECTC, 2012Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB-PoP) Technology, ECTC, 2012

微細な配線パターンを形成するためには、従来、スパッタによるシード層形成、レジスト形成、電気めっき、レジスト除去、及び、シード層除去の工程が必要となり、プロセスコストが課題であった。したがって、微細な配線パターンを低コストで生産することが強く望まれている。   Conventionally, in order to form a fine wiring pattern, steps of forming a seed layer by sputtering, forming a resist, electroplating, removing the resist, and removing the seed layer have been required, and the process cost has been a problem. Therefore, it is strongly desired to produce fine wiring patterns at low cost.

また、基板サイズの大型化に伴って、スパッタ時に発生する熱が原因で、タクトが大幅に低下し、さらには、歩留まりが低下する場合があった。   Further, with the increase in the size of the substrate, the heat generated at the time of sputtering may greatly reduce the tact time, and further reduce the yield.

また、配線パターンの微細化により、銅の配線パターンと絶縁層との密着性を確保することが困難になる傾向があった。   In addition, due to the miniaturization of the wiring pattern, it has been difficult to ensure the adhesion between the copper wiring pattern and the insulating layer.

本開示は、チップ同士の伝送に優れた高密度の半導体装置を良好な歩留まりと信頼性とを両立し、かつ、低コストで製造できる配線パターンを提供することを目的とする。   An object of the present disclosure is to provide a wiring pattern that can manufacture a high-density semiconductor device excellent in transmission between chips while achieving both good yield and reliability and at low cost.

本実施形態の第1の態様は、多孔質銅の空隙部に樹脂組成物が充填された層を有する配線パターンである。なお、前記配線パターンは、多孔質銅の空隙部に樹脂組成物が充填されてなる配線パターンともいえる。   A first aspect of the present embodiment is a wiring pattern having a layer in which a resin composition is filled in voids of porous copper. In addition, the wiring pattern can be said to be a wiring pattern in which voids of porous copper are filled with a resin composition.

本実施形態の第2の態様は、上記の配線パターンを用いた半導体装置である。   A second aspect of the present embodiment is a semiconductor device using the above wiring pattern.

本実施形態の第3の態様は、(I)銅ペーストを支持体上に塗布する銅ペーストの塗布工程と、(II)塗布した銅ペーストを焼結する焼結工程と、(III)得られた多孔質銅に樹脂組成物を充填させる樹脂組成物の充填工程と、を備える配線パターンの製造方法である。   A third aspect of the present embodiment includes (I) a step of applying a copper paste to apply a copper paste on a support, (II) a sintering step of sintering the applied copper paste, and (III) a step of obtaining And a step of filling the porous copper with the resin composition.

本実施形態によれば、配線形成のためのスパッタプロセスを必要とせず、レジスト工程も省略することができるため、従来のプロセスと比較して大幅に製造コストを低減することができる。   According to the present embodiment, a sputtering process for forming the wiring is not required, and the resist process can be omitted. Therefore, the manufacturing cost can be significantly reduced as compared with the conventional process.

また、本実施形態によれば、多孔質銅を形成した後、すなわち、導電パスを形成した後、その空隙部に樹脂組成物を充填するため、多孔質銅の良好な電気伝導性を保持すると共に、多孔質銅を強靭化し、かつ、被着体面に樹脂組成物が存在することにより、多孔質銅と被着体との密着性を大幅に向上させることができる。そのため、高密度配線と高信頼性とを両立する微細な配線パターンを良好な歩留まりで提供することができる。   According to the present embodiment, after the porous copper is formed, that is, after the conductive path is formed, the void is filled with the resin composition, so that the porous copper retains good electrical conductivity. At the same time, the toughness of the porous copper and the presence of the resin composition on the adherend surface can greatly improve the adhesion between the porous copper and the adherend. Therefore, a fine wiring pattern that achieves both high-density wiring and high reliability can be provided with a good yield.

支持体上に銅ペーストを塗布した状態(銅ペーストの塗布工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which applied the copper paste on the support body (the state which applied the copper paste application process). 銅ペーストを焼結させた状態(焼結工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows the state which sintered the copper paste (the state which performed the sintering process) typically. 焼結した銅ペーストに樹脂組成物を充填させる工程(樹脂組成物の充填工程)を模式的に示す断面図である。It is sectional drawing which shows typically the process (filling process of a resin composition) of filling a resin composition into sintered copper paste. 樹脂組成物を硬化させた状態(樹脂組成物の硬化工程をした状態)を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically illustrating a state in which the resin composition has been cured (a state in which the resin composition has been cured). 支持体上に銅ペーストを塗布し、焼結した状態(銅ペーストの塗布工程及び焼結工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which applied the copper paste on the support body, and sintered (the state which applied the copper paste and the sintering process). 焼結した銅ペーストに樹脂組成物を充填させる工程(樹脂組成物の充填工程)を模式的に示す断面図である。It is sectional drawing which shows typically the process (filling process of a resin composition) of filling a resin composition into sintered copper paste. 樹脂組成物を硬化させた状態(樹脂組成物の硬化工程をした状態)を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically illustrating a state in which the resin composition has been cured (a state in which the resin composition has been cured). 第1の絶縁層を形成し、さらに凹部を形成した状態(凹部形成工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which formed the 1st insulating layer, and also formed the recessed part (state which performed the recessed part formation process). 第1の絶縁層上に銅ペーストを塗布した状態(銅ペーストの塗布工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which applied the copper paste on the 1st insulating layer (the state which applied the copper paste application process). 第1の絶縁層上の銅ペーストを焼結させた状態(焼結工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which sintered the copper paste on the 1st insulating layer (the state which performed the sintering process). 銅ペーストに樹脂組成物を充填させる工程(樹脂組成物の充填工程)を模式的に示す断面図である。It is sectional drawing which shows typically the process (filling process of a resin composition) which fills a copper paste with a resin composition. 樹脂組成物を硬化させた状態(樹脂組成物の硬化工程をした状態)を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically illustrating a state in which the resin composition has been cured (a state in which the resin composition has been cured). 得られた第1の絶縁層及び多孔質銅と樹脂組成物との混合体を平坦化した状態(平坦化工程をした状態)を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically illustrating a state where the obtained first insulating layer and a mixture of porous copper and a resin composition are flattened (a state where a flattening step is performed). 第2の絶縁層に凹部を形成し、さらに多孔質銅と樹脂組成物の混合体を形成して平坦化して得た微細配線層を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing a fine wiring layer obtained by forming a concave portion in a second insulating layer, forming a mixture of porous copper and a resin composition, and flattening the mixture. 支持体上に仮固定層を形成した状態(仮固定層形成工程をした状態)を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically illustrating a state in which a temporary fixing layer is formed on a support (a state in which a temporary fixing layer forming step is performed). 仮固定層上に銅ペーストを塗布し、焼結した状態(銅ペーストの塗布工程及び焼結工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which applied the copper paste on the temporary fixing layer, and sintered (the state which applied the copper paste and the sintering process). 焼結した銅ペーストに樹脂組成物を充填させる工程(樹脂組成物の充填工程)を模式的に示す断面図である。It is sectional drawing which shows typically the process (filling process of a resin composition) of filling a resin composition into sintered copper paste. 樹脂組成物を硬化させた状態(樹脂組成物の硬化工程をした状態)を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically illustrating a state in which the resin composition has been cured (a state in which the resin composition has been cured). 第1の絶縁層を形成し、さらに、凹部を形成した状態(凹部形成工程をした状態)を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing a state in which a first insulating layer is formed and further a concave portion is formed (a state in which a concave portion forming step is performed). 第1の絶縁層上に銅ペーストを塗布した状態(銅ペーストの塗布工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which applied the copper paste on the 1st insulating layer (the state which applied the copper paste application process). 第1の絶縁層上の銅ペーストを焼結させた状態(焼結工程をした状態)を模式的に示す断面図である。It is sectional drawing which shows typically the state which sintered the copper paste on the 1st insulating layer (the state which performed the sintering process). 銅ペーストに樹脂組成物を充填させる工程(樹脂組成物の充填工程)を模式的に示す断面図である。It is sectional drawing which shows typically the process (filling process of a resin composition) which fills a copper paste with a resin composition. 樹脂組成物を硬化させた状態(樹脂組成物の硬化工程をした状態)を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically illustrating a state in which the resin composition has been cured (a state in which the resin composition has been cured). 第1の絶縁層及び多孔質銅と樹脂組成物との混合体を平坦化した状態(平坦化工程をした状態)を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically illustrating a state where a first insulating layer and a mixture of porous copper and a resin composition are flattened (a state where a flattening process is performed). 第2の絶縁層に凹部を形成し、さらに多孔質銅と樹脂組成物の混合体を形成して平坦化して得た微細配線層を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing a fine wiring layer obtained by forming a concave portion in a second insulating layer, forming a mixture of porous copper and a resin composition, and flattening the mixture. アンダーフィル材料を介して、半導体素子を搭載した状態を模式的に示す断面図である。It is sectional drawing which shows typically the state which mounted the semiconductor element via the underfill material. 半導体素子を絶縁材料で封止した状態を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically illustrating a state in which a semiconductor element is sealed with an insulating material. キャリア及び仮固定層を剥離した状態を模式的に示す断面図である。It is sectional drawing which shows the state which peeled the carrier and the temporary fixing layer typically. 封止された配線層付き半導体素子を基板に搭載した状態を模式的に示す断面図である。It is sectional drawing which shows typically the state which mounted the semiconductor element with the wiring layer sealed on the board | substrate. 多孔質銅の空隙部に樹脂組成物が充填された層の電子顕微鏡写真である。5 is an electron micrograph of a layer in which voids of porous copper are filled with a resin composition.

以下、図面を参照しながら本実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。   Hereinafter, the present embodiment will be described in detail with reference to the drawings. In the following description, the same or corresponding parts have the same reference characters allotted, and overlapping description will be omitted. In addition, the positional relationships such as up, down, left, and right are based on the positional relationships shown in the drawings unless otherwise specified. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.

本明細書及び請求項において、「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」、「第1」、「第2」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。
また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、他の材料と重なった構造体、単独の構造体も本用語に含まれる。
また、「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても、その工程の所期の目的が達成されれば、本用語に含まれる。
また、「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値を、それぞれ最小値及び最大値として含む範囲を示す。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。
In this specification and the claims, "left", "right", "front", "back", "up", "down", "up", "down", "first", "second", etc. When the terms are used, they are intended to be illustrative and do not necessarily imply that they are permanently in this relative position.
In addition, the term “layer” includes, in a plan view, a structure partially formed in addition to a structure formed over the entire surface. In addition, a structure overlapped with another material or a single structure is also included in the term.
Further, the term “step” is included in the term even if it is not clearly distinguishable from other steps as well as an independent step as long as the intended purpose of the step is achieved.
The numerical range indicated by using “to” indicates a range including the numerical values described before and after “to” as the minimum value and the maximum value, respectively. In addition, in the numerical ranges described in stages in this specification, the upper limit or the lower limit of the numerical range of a certain stage may be replaced with the upper limit or the lower limit of the numerical range of another stage.

本開示の第1実施形態にかかる図4に示す支持体付微細配線(配線パターン)100を製造する方法について説明する。
なお、本開示の半導体装置の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適である。また、本実施形態の配線パターンは、半導体用(半導体装置用ともいえる)として、特に好適である。
A method for manufacturing the fine wiring with wiring (wiring pattern) 100 shown in FIG. 4 according to the first embodiment of the present disclosure will be described.
Note that the method of manufacturing a semiconductor device according to the present disclosure is particularly suitable for a mode that requires miniaturization and multi-pins. Further, the wiring pattern of the present embodiment is particularly suitable for a semiconductor (which can also be referred to as a semiconductor device).

図1から図4を参照しながら、半導体パッケージ(半導体装置)100の製造方法について説明する。   A method for manufacturing the semiconductor package (semiconductor device) 100 will be described with reference to FIGS.

図1に示すように、まず、支持体1上に銅ペースト2を形成する(銅ペーストの塗布工程)。これにより、基板1の上面の一部に第1の銅ペースト2が形成される。
支持体1は、特に限定されないが、シリコン板、ガラス板、SUS板、ガラスクロス入り基板、基盤、セラミック板、シリコンカーバイト板、半導体素子入り基板、半導体素子入り封止樹脂、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート、絶縁有機基板等であり、25℃での貯蔵弾性率が1GPa以上の支持体(「高剛性材料からなる支持体」ともいえる)が好適である。また、加熱工程での耐熱性の観点から、5%質量減少温度が200℃以上の支持体が好適である。
As shown in FIG. 1, first, a copper paste 2 is formed on a support 1 (a step of applying a copper paste). Thereby, the first copper paste 2 is formed on a part of the upper surface of the substrate 1.
Although the support 1 is not particularly limited, a silicon plate, a glass plate, a SUS plate, a substrate with a glass cloth, a substrate, a ceramic plate, a silicon carbide plate, a substrate with a semiconductor element, a sealing resin with a semiconductor element, polyethylene terephthalate (PET) ), Polyethylene naphthalate (PEN), polycarbonate, an insulating organic substrate, etc., and a support having a storage elastic modulus at 25 ° C. of 1 GPa or more (also referred to as a “support made of a highly rigid material”) is suitable. In addition, from the viewpoint of heat resistance in the heating step, a support having a 5% mass reduction temperature of 200 ° C. or more is preferable.

支持体1は、ウェハ状、パネル状、ロール状のものを使用することができる。支持体1は、特に限定されないが、直径200mm、直径300mm若しくは直径450mmのウェハ、又は、一辺が300〜700mmの矩形パネルが好ましく用いられる。   The support 1 may be in a wafer shape, a panel shape, or a roll shape. Although the support 1 is not particularly limited, a wafer having a diameter of 200 mm, 300 mm or 450 mm, or a rectangular panel having a side of 300 to 700 mm is preferably used.

銅ペースト2は、特に限定されないが、含有する銅粒子の平均粒径は、焼結性の観点から、10〜500nmであることが好ましく、分散性の観点から、20〜300nmであることがより好ましく、焼結性及び焼結後に樹脂を効率的に充填する充填性の観点から、50〜200nmであることが最も好ましい。
本明細書における平均粒径とは、無作為に選択される200個の銅粒子について測定した長軸の長さの算術平均値である。
The copper paste 2 is not particularly limited, but the average particle diameter of the copper particles contained is preferably from 10 to 500 nm from the viewpoint of sinterability, and more preferably from 20 to 300 nm from the viewpoint of dispersibility. It is most preferably from 50 to 200 nm from the viewpoint of sinterability and filling properties for efficiently filling the resin after sintering.
The average particle size in the present specification is an arithmetic average value of the length of the major axis measured for 200 copper particles selected at random.

銅ペースト2は、上記銅粒子を溶剤に分散した材料である。溶剤としては、特に限定はしないが、アルコール基、エステル基、アミノ基等を有する材料を使用することができる。   The copper paste 2 is a material in which the copper particles are dispersed in a solvent. The solvent is not particularly limited, but a material having an alcohol group, an ester group, an amino group, or the like can be used.

銅ペースト2の粘度は、使用方法に応じて選択できる。例えば、導体形成組成物をスクリーン印刷法に適用する場合は、粘度は、膜厚均一性の観点から、0.1〜30Pa・sであることが好ましい。
また、インクジェット印刷法又はスプレーコート法に適用する場合は、粘度は、塗出性の観点から、0.1〜30mPa・sであることが好ましい。
The viscosity of the copper paste 2 can be selected according to the method of use. For example, when the conductor forming composition is applied to a screen printing method, the viscosity is preferably 0.1 to 30 Pa · s from the viewpoint of the film thickness uniformity.
Moreover, when applying to an inkjet printing method or a spray coat method, it is preferable that viscosity is 0.1-30 mPa * s from a paintability viewpoint.

銅ペースト2の塗布方法としては、スクリーン印刷法又はインクジェット印刷法が好適に用いられる。   As a method for applying the copper paste 2, a screen printing method or an inkjet printing method is suitably used.

図2に示すように、塗布した銅ペースト2を焼結し、多孔質銅3を得る(焼結工程)。ここで、「焼結」とは、銅ペースト2を固結させて、導電性を付与することと定義する。
焼結方法としては、加熱による焼結、キセノンフラッシュ等の照射による光焼結、マイクロ波照射による焼結などが挙げられる。また、多孔質銅の抵抗値を低くするために、焼結処理時の雰囲気は、不活性ガス(例えば、窒素雰囲気)下であることが好ましく、めっき銅と同等程度の抵抗値にするために、水素又は蟻酸等の還元性ガスを用いることがより好ましい。
As shown in FIG. 2, the applied copper paste 2 is sintered to obtain porous copper 3 (sintering step). Here, “sintering” is defined as consolidating the copper paste 2 to impart conductivity.
Examples of the sintering method include sintering by heating, light sintering by irradiation with xenon flash, and sintering by microwave irradiation. Further, in order to reduce the resistance value of the porous copper, the atmosphere during the sintering process is preferably under an inert gas (for example, a nitrogen atmosphere). It is more preferable to use a reducing gas such as hydrogen, formic acid or the like.

焼結温度は、短時間で焼結でき、かつ絶縁材料層の熱変性を抑制できる点で、80〜200℃であることが好ましく、より低い体積抵抗値を得るために、120〜200℃であることがより好ましく、より緻密な銅層(銅の配線パターン)を得るために、120〜180℃であることがさらに好ましい。   The sintering temperature is preferably from 80 to 200 ° C in that the sintering can be performed in a short time and the thermal denaturation of the insulating material layer can be suppressed. In order to obtain a lower volume resistance value, the sintering temperature is preferably from 120 to 200 ° C. More preferably, the temperature is more preferably 120 to 180 ° C. in order to obtain a denser copper layer (copper wiring pattern).

銅ペースト2の焼結によって得られる多孔質銅3の体積抵抗率は、半導体装置の信頼性の観点から、30μΩ・cm以下であることが好ましく、伝送速度の観点から、20μΩ・cm以下であることがより好ましく、発熱を抑制する観点から、10μΩ・cm以下であることが最も好ましい。体積抵抗率は、4端針面抵抗測定器で測定した面抵抗値と、非接触表面及び層断面形状の計測システム(商品名「VertScan」、株式会社菱化システム製)によって測定した膜厚から計算した値である。   The volume resistivity of the porous copper 3 obtained by sintering the copper paste 2 is preferably 30 μΩ · cm or less from the viewpoint of reliability of the semiconductor device, and is 20 μΩ · cm or less from the viewpoint of transmission speed. More preferably, from the viewpoint of suppressing heat generation, it is most preferably 10 μΩ · cm or less. The volume resistivity is obtained from a sheet resistance value measured by a four-end needle surface resistance measurement device and a film thickness measured by a measurement system (trade name “VertScan”, manufactured by Ryoka Systems Inc.) of a non-contact surface and a layer cross-sectional shape. It is a calculated value.

図3に示すように、多孔質銅3に樹脂組成物4を塗布して、多孔質銅3内に樹脂組成物4を充填させて、樹脂組成物4と多孔質銅3との混合体5を得る(樹脂組成物の塗布工程)。
多孔質銅3は、ポーラス構造を有するので、樹脂組成物4を多孔質銅3上に塗布すると、塗布された樹脂組成物4は、多孔質銅3の内部に充填され、混合体5となる。樹脂組成物4の塗布方法は、印刷法、インクジェット法、スピンコート法又はスプレーコート法等が挙げられる。
As shown in FIG. 3, the resin composition 4 is applied to the porous copper 3, the resin composition 4 is filled in the porous copper 3, and a mixture 5 of the resin composition 4 and the porous copper 3 is formed. Is obtained (coating process of the resin composition).
Since the porous copper 3 has a porous structure, when the resin composition 4 is applied on the porous copper 3, the applied resin composition 4 is filled inside the porous copper 3 to form the mixture 5. . The coating method of the resin composition 4 includes a printing method, an inkjet method, a spin coating method, a spray coating method, and the like.

なお、本明細書における「充填」とは、多孔質銅の空隙部に、樹脂組成物が存在する状態にすることを意味する。つまり、樹脂組成物を充填した後に、空隙部が残存していてもよく、全ての空隙部に樹脂組成物が存在していなくてもよい。すなわち、多孔質銅の空隙部の、内壁面に沿って、樹脂組成物が濡れ広がって存在してもよい。図30に、本明細書における、多孔質銅の空隙部に樹脂組成物が充填された層の電子顕微鏡写真を例示する。   In this specification, “filling” means that the resin composition is present in the voids of the porous copper. That is, after filling the resin composition, the void may remain, or the resin composition may not be present in all the voids. That is, the resin composition may be present by spreading along the inner wall surface of the void portion of the porous copper. FIG. 30 illustrates an electron micrograph of a layer in which the resin composition is filled in the voids of porous copper in the present specification.

充填による被着体との密着性向上は、多孔質銅の空隙部に樹脂組成物が充填されることで、被着体と樹脂組成物が強固に密着すると共に、さらに多孔質銅と被着体とのアンカー効果によるものと考えられる。したがって、本実施形態の配線パターンと接触する材料(被着体)への接着性を大幅に向上することができる。本明細書における、「被着体」とは、前記支持体に加え、配線パターンと接触するパッド、バンプ等の導電材、配線の側壁に形成される絶縁材などを意味する。   The improvement of the adhesion to the adherend by filling is achieved by filling the voids of the porous copper with the resin composition so that the adherend adheres firmly to the resin composition and further adheres to the porous copper. It is thought to be due to the anchor effect with the body. Therefore, the adhesiveness to the material (substrate) that comes into contact with the wiring pattern of the present embodiment can be significantly improved. In this specification, the term "substrate" means a conductive material such as a pad or a bump that comes into contact with a wiring pattern, an insulating material formed on a side wall of a wiring, and the like, in addition to the support.

樹脂組成物の充填前の、多孔質銅の空隙の平均径は、特に限定されないが、樹脂組成物の充填性(効率的な充填のしやすさ)の観点から、100〜4000nmであることが好ましく、導電性の観点から、100〜3000nmであることがより好ましい。また、焼結後に樹脂組成物をより効率的に充填できる観点から、200〜2000nmであることが好ましく、100〜1000nmであることがさらに好ましい。本明細書における「空隙の平均径」とは、断面SEMから無作為に選択される200個の空隙について測定した長軸の長さの算術平均値である。   The average diameter of the voids of the porous copper before filling with the resin composition is not particularly limited, but may be 100 to 4000 nm from the viewpoint of filling properties (easy filling efficiency) of the resin composition. From the viewpoint of conductivity, the thickness is more preferably 100 to 3000 nm. Further, from the viewpoint of more efficiently filling the resin composition after sintering, the thickness is preferably 200 to 2000 nm, and more preferably 100 to 1000 nm. The “average diameter of voids” in the present specification is an arithmetic mean value of the lengths of major axes measured for 200 voids randomly selected from a cross-sectional SEM.

樹脂組成物4の塗布量は、多孔質銅3の断面写真から算出される空隙率から概算することができる。本概算方法によって、過剰な樹脂組成物4の塗布によって多孔質銅3上に多くの樹脂組成物4が存在することを抑制することができる。樹脂組成物4の塗布量は、概算される必要樹脂量に対して、10〜150体積%であることが好ましく、また、良好な接着性を付与するために20体積%以上であることがより好ましく、多孔質銅3をより強靭化するために50体積%以上であることがさらに好ましい。一方、不要な樹脂組成物4を除去するための工程を短縮するために、樹脂組成物4の塗布量は、概算される必要樹脂量に対して、100体積%以下であることが好ましい。以上から、樹脂組成物4の塗布量は、概算される必要樹脂量に対して50〜100体積%であることが最も好ましい。
なお、「必要樹脂量」は、空隙の平均径から算出できる、空隙率ともいえる。また、多孔質銅上の樹脂組成物とは「過剰な樹脂組成物4の塗布によって多孔質銅3上に多くの樹脂組成物4が存在する」ことを意味する。
The application amount of the resin composition 4 can be roughly calculated from the porosity calculated from a cross-sectional photograph of the porous copper 3. According to this estimation method, it is possible to suppress the presence of a large amount of the resin composition 4 on the porous copper 3 due to excessive application of the resin composition 4. The application amount of the resin composition 4 is preferably 10 to 150% by volume, and more preferably 20% by volume or more in order to provide good adhesiveness, based on the estimated required resin amount. More preferably, it is 50% by volume or more in order to make the porous copper 3 tougher. On the other hand, in order to shorten the process for removing the unnecessary resin composition 4, the coating amount of the resin composition 4 is preferably 100% by volume or less based on the estimated required resin amount. From the above, the coating amount of the resin composition 4 is most preferably 50 to 100% by volume based on the estimated required resin amount.
The “required resin amount” can be said to be a porosity, which can be calculated from the average diameter of the voids. In addition, the resin composition on the porous copper means that “a large amount of the resin composition 4 exists on the porous copper 3 due to the excessive application of the resin composition 4”.

樹脂組成物4の充填方法としては、特に限定はしないが、溶剤を含有した樹脂組成物を塗布して溶剤を乾燥する方法、溶剤を含有しない(又は、樹脂組成物に対して、溶剤の量が5質量%未満の)樹脂組成物を塗布する方法、樹脂フィルムをラミネートする方法等が挙げられる。   The method for filling the resin composition 4 is not particularly limited, but a method of applying a resin composition containing a solvent and drying the solvent, a method of not containing the solvent (or the amount of the solvent relative to the resin composition, Is less than 5% by mass), a method of laminating a resin film, and the like.

本明細書における多孔質銅の空隙部に樹脂組成物が充填された層における樹脂組成物の体積比は断面SEMの画像を2値化処理することによって算出した値であり、断面観察によって計算することができる。例えば、多孔質銅の空隙部に樹脂組成物が充填された層の一方面又は両面に、さらに樹脂層又は金属層が形成されている場合は、多孔質銅の空隙部に樹脂が充填された層のみで体積比を算出する。   In the present specification, the volume ratio of the resin composition in the layer in which the voids of the porous copper are filled with the resin composition is a value calculated by binarizing a cross-sectional SEM image, and is calculated by cross-sectional observation. be able to. For example, on one or both sides of a layer in which the resin composition is filled in the voids of the porous copper, when a resin layer or a metal layer is further formed, the resin is filled in the voids of the porous copper. The volume ratio is calculated using only the layers.

多孔質銅3上に形成された樹脂組成物4は、化学的処理、物理的処理で除去することができる。具体的には、溶解による除去、CMP処理、フライカット処理、プラズマ処理等が挙げられる。フライカット処理とは、サーフェースプレーナによる切削平坦化を意味する。   The resin composition 4 formed on the porous copper 3 can be removed by a chemical treatment or a physical treatment. Specific examples include removal by dissolution, CMP treatment, fly cut treatment, plasma treatment, and the like. The fly cut processing means cutting flattening by a surface planar.

本実施形態では、多孔質銅3を形成した後、つまり、導電パスを形成した後に、その多孔質銅3の空隙部分に樹脂組成物4を充填するため、本来の多孔質銅3の良好な電気伝導性を損なうことなく、多孔質銅3を強靭化し、さらに、被着体(支持体1、又は、多孔質銅3を覆うように、後述する第1の絶縁層6のような絶縁層を支持体1に形成した場合には、その絶縁層)との密着性も向上することができる。   In the present embodiment, after the porous copper 3 is formed, that is, after the conductive path is formed, the void portion of the porous copper 3 is filled with the resin composition 4. The porous copper 3 is toughened without impairing the electric conductivity, and furthermore, an adherend (an insulating layer such as a first insulating layer 6 described later so as to cover the support 1 or the porous copper 3). Is formed on the support 1, the adhesion to the insulating layer can be improved.

多孔質銅の空隙部に樹脂組成物4が充填された構造における樹脂組成物4の体積比が10〜50%であることが好ましい。樹脂組成物4の体積比が、10%以上であると、被着体との密着強度が良好となり、信頼性が向上する傾向となる、樹脂組成物4の体積比が50%以下であると、電気抵抗値が低くなる傾向がある。   The volume ratio of the resin composition 4 in the structure in which the voids of the porous copper are filled with the resin composition 4 is preferably 10 to 50%. When the volume ratio of the resin composition 4 is 10% or more, the adhesion strength to the adherend becomes good and the reliability tends to be improved. When the volume ratio of the resin composition 4 is 50% or less. , The electric resistance tends to decrease.

本実施形態は、多孔質銅の空隙部に樹脂組成物4が充填された層をシード層としてめっきを成長させることもできる。例えば、多孔質銅の空隙部に樹脂組成物4が充填した構造と、めっき銅等のバルク銅とが混在する場合には、バルク銅部分を除いて多孔質銅の空隙部に樹脂組成物4が充填された構造における樹脂組成物4の体積比が算出される。   In the present embodiment, plating can be grown by using a layer in which the voids of the porous copper are filled with the resin composition 4 as a seed layer. For example, when the structure in which the resin composition 4 is filled in the voids of the porous copper and the bulk copper such as plated copper are mixed, the resin composition 4 is placed in the voids of the porous copper except for the bulk copper part. The volume ratio of the resin composition 4 in the structure filled with is calculated.

樹脂組成物4が多孔質銅の空隙部に充填された構造における樹脂組成物4の体積比の制御は、多孔質銅を形成する際の空隙率を制御することで達成できる。具体的には、銅ペースト2を焼結する際の温度、雰囲気又は時間等の焼結条件によって大きく変化させることができる。   The control of the volume ratio of the resin composition 4 in the structure in which the resin composition 4 is filled in the voids of the porous copper can be achieved by controlling the porosity when forming the porous copper. Specifically, it can be largely changed depending on the sintering conditions such as the temperature, atmosphere, or time when sintering the copper paste 2.

樹脂組成物4としては、例えば、(A)熱硬化性樹脂を好ましく用いることができる。熱硬化性樹脂としては、熱により架橋反応を起こす反応性化合物からなる成分であれば特に限定されることはなく、例えば、アクリレート樹脂、エポキシ樹脂、シアネートエステル樹脂、マレイミド樹脂、アリルナジイミド樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキド樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、シリコン樹脂、レゾルシノールホルムアルデヒド樹脂、トリアリルシアヌレート樹脂、ポリイソシアネート樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含有する樹脂、トリアリルトリメリタートを含有する樹脂、シクロペンタジエンから合成された熱硬化性樹脂、芳香族ジシアナミドの三量化による熱硬化性樹脂等が挙げられる。中でも、高温での接着力を向上させることができる観点で、エポキシ樹脂が好ましい。なお、熱硬化性樹脂は、単独で又は二種類以上を組み合わせて用いることができる。   As the resin composition 4, for example, (A) a thermosetting resin can be preferably used. The thermosetting resin is not particularly limited as long as it is a component composed of a reactive compound that causes a crosslinking reaction by heat.For example, an acrylate resin, an epoxy resin, a cyanate ester resin, a maleimide resin, an allyl nadiimide resin, Contains phenolic resin, urea resin, melamine resin, alkyd resin, unsaturated polyester resin, diallyl phthalate resin, silicone resin, resorcinol formaldehyde resin, triallyl cyanurate resin, polyisocyanate resin, tris (2-hydroxyethyl) isocyanurate Resin, a resin containing triallyl trimellitate, a thermosetting resin synthesized from cyclopentadiene, a thermosetting resin obtained by trimerizing aromatic dicyanamide, and the like. Among them, an epoxy resin is preferable from the viewpoint that the adhesive strength at a high temperature can be improved. The thermosetting resin can be used alone or in combination of two or more.

樹脂組成物としては、(B)熱可塑性樹脂を含むことが好ましい。熱可塑性樹脂としては、例えば、アクリル樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアミド樹脂、ポリウレタン樹脂、ポリウレタンイミド樹脂、ポリウレア樹脂、ポリベンゾオキサゾール樹脂、ポリシロキサン樹脂、ポリエステル樹脂、ポリエーテル樹脂、フェノール樹脂、フェノールノボラック樹脂、クレゾールノボラック樹脂、ポリケトン樹脂等が挙げられる。また、これらの樹脂の側鎖にグリシジル基、フェノール性水酸基、アクリレート基、カルボキシル基等を有していてもよい。   The resin composition preferably contains (B) a thermoplastic resin. As the thermoplastic resin, for example, acrylic resin, phenoxy resin, polyimide resin, polyamide imide resin, polyamide resin, polyurethane resin, polyurethane imide resin, polyurea resin, polybenzoxazole resin, polysiloxane resin, polyester resin, polyether resin, Phenol resins, phenol novolak resins, cresol novolak resins, polyketone resins, and the like are included. Further, these resins may have a glycidyl group, a phenolic hydroxyl group, an acrylate group, a carboxyl group or the like in the side chain.

樹脂組成物としては、(C)密着助剤を含むことができる。密着助剤としては、例えば、(C−1)シランカップリング剤、(C−2)トリアゾール系化合物又はテトラゾール系化合物を用いることができる。   The resin composition may include (C) an adhesion aid. As the adhesion aid, for example, (C-1) a silane coupling agent, (C-2) a triazole-based compound or a tetrazole-based compound can be used.

(C−1)シランカップリング剤としては、銅との密着性を向上させるため窒素原子を有する化合物が好ましく用いられる。具体的には、N−2−(アミノエチル)−3−アミノプロピルメチルジメトキシシラン、N−2−(アミノエチル)−3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、3−トリエトキシシリル−N−(1,3−ジメチル−ブチリデン)プロピルアミン、N−フェニル−3−アミノプロピルトリメトキシシラン、トリス(トリメトキシシリルプロピル)イソシアヌレート、3−ウレイドプロピルトリアルコキシシラン、3−イソシアネートプロピルトリエトキシシラン等が挙げられる。上記(C−1)シランカップリング剤の含有量は、添加による効果、耐熱性及びコスト等の点から、(A)成分100質量部に対して、0.1〜20質量部が好ましい。   As the (C-1) silane coupling agent, a compound having a nitrogen atom is preferably used in order to improve the adhesion to copper. Specifically, N-2- (aminoethyl) -3-aminopropylmethyldimethoxysilane, N-2- (aminoethyl) -3-aminopropyltrimethoxysilane, 3-aminopropyltrimethoxysilane, 3-amino Propyltriethoxysilane, 3-triethoxysilyl-N- (1,3-dimethyl-butylidene) propylamine, N-phenyl-3-aminopropyltrimethoxysilane, tris (trimethoxysilylpropyl) isocyanurate, 3-ureido Propyltrialkoxysilane, 3-isocyanatopropyltriethoxysilane and the like. The content of the (C-1) silane coupling agent is preferably 0.1 to 20 parts by mass with respect to 100 parts by mass of the component (A) from the viewpoints of the effect of the addition, heat resistance, cost, and the like.

(C−2)トリアゾール系化合物としては、2−(2’−ヒドロキシ−5’−メチルフェニル)ベンゾトリアゾール、2−(2’−ヒドロキシ−3’−tert−ブチル−5’−メチルフェニル)−5−クロロベンゾトリアゾール、2−(2’−ヒドロキシ−3’,5’−ジ−tert−アミルフェニル)ベンゾトリアゾール、2−(2’−ヒドロキシ−5’−tert−オクチルフェニル)ベンゾトリアゾール、2,2’−メチレンビス[6−(2H−ベンゾトリアゾール−2−イル)−4−tert−オクチルフェノール]、6−(2−ベンゾトリアゾリル)−4−tert−オクチル−6’−tert−ブチル−4’−メチル−2,2’−メチレンビスフェノール、1,2,3−ベンゾトリアゾール、1−[N,N−ビス(2−エチルヘキシル)アミノメチル]ベンゾトリアゾール、カルボキシベンゾトリアゾール、1−[N,N−ビス(2−エチルヘキシル)アミノメチル]メチルベンゾトリアゾール、2,2’−[[(メチル−1H−ベンゾトリアゾール−1−イル)メチル]イミノ]ビスエタノール等が挙げられる。   (C-2) Triazole-based compounds include 2- (2′-hydroxy-5′-methylphenyl) benzotriazole, 2- (2′-hydroxy-3′-tert-butyl-5′-methylphenyl)- 5-chlorobenzotriazole, 2- (2′-hydroxy-3 ′, 5′-di-tert-amylphenyl) benzotriazole, 2- (2′-hydroxy-5′-tert-octylphenyl) benzotriazole, , 2'-Methylenebis [6- (2H-benzotriazol-2-yl) -4-tert-octylphenol], 6- (2-benzotriazolyl) -4-tert-octyl-6'-tert-butyl- 4'-methyl-2,2'-methylenebisphenol, 1,2,3-benzotriazole, 1- [N, N-bis (2-ethyl Xyl) aminomethyl] benzotriazole, carboxybenzotriazole, 1- [N, N-bis (2-ethylhexyl) aminomethyl] methylbenzotriazole, 2,2 ′-[[(methyl-1H-benzotriazol-1-yl ) Methyl] imino] bisethanol and the like.

(C−2)テトラゾール系化合物としては、1H−テトラゾール、5−アミノ−1H−テトラゾール、5−メチル−1H−テトラゾール、5−フェニル−1H−テトラゾール、1−メチル−5−エチル−1H−テトラゾール、1−メチル−5−メルカプト−1H−テトラゾール、1−フェニル−5−メルカプト−1H−テトラゾール、1−(2−ジメチルアミノエチル)−5−メルカプト−1H−テトラゾール、2−メトキシ−5−(5−トリフルオロメチル−1H−テトラゾール−1−イル)−ベンズアルデヒド、4,5−ジ(5−テトラゾリル)−[1,2,3]トリアゾール、1−メチル−5−ベンゾイル−1H−テトラゾール等が挙げられる。上記(C−2)トリアゾール系化合物又はテトラゾール系化合物の含有量は、添加による効果、耐熱性及びコスト等の点から、(A)成分100質量部に対して、0.1〜20質量部が好ましい。   (C-2) As the tetrazole-based compound, 1H-tetrazole, 5-amino-1H-tetrazole, 5-methyl-1H-tetrazole, 5-phenyl-1H-tetrazole, 1-methyl-5-ethyl-1H-tetrazole , 1-methyl-5-mercapto-1H-tetrazole, 1-phenyl-5-mercapto-1H-tetrazole, 1- (2-dimethylaminoethyl) -5-mercapto-1H-tetrazole, 2-methoxy-5- ( 5-trifluoromethyl-1H-tetrazol-1-yl) -benzaldehyde, 4,5-di (5-tetrazolyl)-[1,2,3] triazole, 1-methyl-5-benzoyl-1H-tetrazole and the like. No. The content of the (C-2) triazole-based compound or tetrazole-based compound is preferably 0.1 to 20 parts by mass with respect to 100 parts by mass of the component (A) from the viewpoints of effects of addition, heat resistance, cost, and the like. preferable.

これら(C−1)シランカップリング剤、(C−2)トリアゾール系化合物又はテトラゾール系化合物は、それぞれ、単独で使用してもよいし、併用して用いることもできる。   These (C-1) silane coupling agent, (C-2) triazole-based compound or tetrazole-based compound may be used alone or in combination.

さらに、イオン捕捉剤を添加することもできる。上記イオン捕捉剤によって、イオン性不純物を吸着して、吸湿時の絶縁信頼性が向上する。このようなイオン捕捉剤としては、特に制限はなく、例えば、トリアジンチオール化合物、及び、フェノール系還元剤等の、銅がイオン化して溶け出すのを防止するための銅害防止剤として知られる化合物、粉末状のビスマス系、アンチモン系、マグネシウム系、アルミニウム系、ジルコニウム系、カルシウム系、チタン系、及び、スズ系、並びに、これらの混合系等の無機化合物が挙げられる。   Further, an ion scavenger can be added. The above-mentioned ion scavenger adsorbs ionic impurities and improves insulation reliability at the time of moisture absorption. Such ion scavengers are not particularly limited, and include, for example, triazine thiol compounds, and compounds known as copper harm inhibitors for preventing copper from ionizing and dissolving, such as phenol-based reducing agents. And inorganic compounds such as powdered bismuth-based, antimony-based, magnesium-based, aluminum-based, zirconium-based, calcium-based, titanium-based, and tin-based, and mixtures thereof.

上記イオン捕捉剤の具体例としては、特に限定はしないが、無機イオン捕捉剤(商品名「IXE−300」(アンチモン系)、商品名「IXE−500」(ビスマス系)、商品名「IXE−600」(アンチモン、ビスマス混合系)、商品名「IXE−700」(マグネシウム、アルミニウム混合系)、商品名「IXE−800」(ジルコニウム系)、及び、商品名「IXE−1100」(カルシウム系)、いずれも、東亜合成株式会社製)がある。これらは1種を単独で、又は、2種以上混合して用いることができる。上記イオン捕捉剤の含有量は、添加による効果、耐熱性及びコスト等の観点から、(A)成分100質量部に対して、0.01〜10質量部が好ましい。   Specific examples of the ion scavenger include, but are not particularly limited to, inorganic ion scavengers (trade name “IXE-300” (antimony type), trade name “IXE-500” (bismuth type), trade name “IXE- 600 "(antimony / bismuth mixture), trade name" IXE-700 "(magnesium / aluminum mixture), trade name" IXE-800 "(zirconium), and trade name" IXE-1100 "(calcium) And both are manufactured by Toa Gosei Co., Ltd.). These can be used alone or in combination of two or more. The content of the ion scavenger is preferably 0.01 to 10 parts by mass with respect to 100 parts by mass of the component (A) from the viewpoints of the effect of addition, heat resistance, cost, and the like.

その他、樹脂組成物4としては、硬化剤、硬化促進剤又はフィラ等を適宜添加することができる。
また、樹脂組成物4として、銅、ニッケル、銀、パラジウム等の金属粒子又は錯体等を添加することで多孔質銅3との合金形成又はハイブリッド金属材料を形成することもできる。また、シリカ、アルミナ、窒化ホウ素、カーボン等のフィラを添加することができる。多孔質銅への充填性の観点から、フィラの大きさは長軸の平均が、500nm以下であることが好ましく、より均一に充填できる点で100nm以下であることがより好ましい。充填された樹脂におけるフィラの含有量は多孔質銅への充填性の観点から、有機成分量に対して10質量%以下であることが好ましい。
樹脂組成物4は、溶剤を含有していてもよい。使用する溶剤は、特に制限はなく、例えば、乳酸エチル、N−メチルピロリジノン、シクロヘキサノン、γ―ブチロラクトン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル等が挙げられる。
In addition, as the resin composition 4, a curing agent, a curing accelerator, a filler, or the like can be appropriately added.
Further, as the resin composition 4, an alloy formation with the porous copper 3 or a hybrid metal material can be formed by adding a metal particle or a complex of copper, nickel, silver, palladium or the like. In addition, fillers such as silica, alumina, boron nitride, and carbon can be added. From the viewpoint of the filling property into the porous copper, the average of the major axis of the filler is preferably 500 nm or less, and more preferably 100 nm or less from the viewpoint of more uniform filling. The content of the filler in the filled resin is preferably 10% by mass or less based on the amount of the organic component from the viewpoint of the filling property of the porous copper.
The resin composition 4 may contain a solvent. The solvent used is not particularly limited, and examples thereof include ethyl lactate, N-methylpyrrolidinone, cyclohexanone, γ-butyrolactone, propylene glycol monomethyl ether acetate, and propylene glycol monomethyl ether.

樹脂組成物4の充填前の粘度は、多孔質銅への樹脂の充填性の観点から5000mPa・s以下であることが好ましく、より均一に充填できる点で2000mPa・s以下であることがより好ましく、多孔質銅上に多くの樹脂組成物が形成されることを抑制する点で1000mPa・s以下であることが最も好ましい。
樹脂組成物の粘度の測定は、例えば、EHD型回転粘度計(E型粘度計、標準コーン、東京計器株式会社製)を用い、測定温度25℃、サンプル容量4ccの条件で実施可能である。粘度計の回転数は、表1に示すように、各サンプルにおいて想定される粘度に合わせて設定し、測定開始から10分経過後の値を測定値とした。
The viscosity before filling of the resin composition 4 is preferably 5,000 mPa · s or less from the viewpoint of the filling property of the resin into the porous copper, and more preferably 2,000 mPa · s or less from the viewpoint of more uniformly filling. It is most preferably 1000 mPa · s or less from the viewpoint of suppressing formation of a large amount of the resin composition on the porous copper.
The viscosity of the resin composition can be measured, for example, using an EHD-type rotational viscometer (E-type viscometer, standard cone, manufactured by Tokyo Keiki Co., Ltd.) at a measurement temperature of 25 ° C. and a sample volume of 4 cc. As shown in Table 1, the number of rotations of the viscometer was set in accordance with the viscosity assumed for each sample, and the value after a lapse of 10 minutes from the start of the measurement was taken as the measured value.

図4に示すように、混合体5の樹脂組成物4を硬化させて、配線パターン20を得ることもできる(樹脂組成物の硬化工程)。硬化させることで、耐溶剤性(薬液耐性ともいえる)が向上する。
具体的には、樹脂組成物4を塗布した後、溶剤乾燥及び樹脂硬化のために加熱処理することが好ましい。
加熱処理の温度は、特に限定しないが、通常、低応力という観点から、100〜200℃であることが好ましい。また、加熱処理の時間は、通常10分〜3時間で実施される。
多孔質銅3に樹脂組成物4を塗布し、硬化した配線パターン20の体積抵抗率は、半導体装置の信頼性の観点から、30μΩ・cm以下であることが好ましく、伝送速度の観点から、20μΩ・cm以下であることがより好ましく、発熱を抑制する観点から、10μΩ・cm以下であることが最も好ましい。
As shown in FIG. 4, the resin pattern 4 of the mixture 5 can be cured to obtain the wiring pattern 20 (resin composition curing step). By curing, solvent resistance (also referred to as chemical resistance) is improved.
Specifically, after applying the resin composition 4, it is preferable to perform a heat treatment for drying the solvent and curing the resin.
The temperature of the heat treatment is not particularly limited, but is usually preferably 100 to 200 ° C from the viewpoint of low stress. The time of the heat treatment is usually 10 minutes to 3 hours.
The volume resistivity of the wiring pattern 20 obtained by applying the resin composition 4 to the porous copper 3 and hardening is preferably 30 μΩ · cm or less from the viewpoint of reliability of the semiconductor device, and 20 μΩ / cm from the viewpoint of transmission speed. Cm or less, and most preferably 10 μΩ · cm or less from the viewpoint of suppressing heat generation.

樹脂組成物4の硬化後の、室温から120℃までの平均熱膨張係数は、反り抑制の観点から、100ppm/℃以下であることが好ましく、高信頼性の観点から、80ppm/℃以下であることがより好ましい。また、応力緩和性が得られる観点から、20ppm/℃以上であることが好ましい。平均熱膨張係数は、樹脂組成物4を離型剤付きPETフィルム(商品名「A53」、帝人デュポンフィルム株式会社製)上にアプリケータを用いて、乾燥後の膜厚が50μmになるように塗布し、オーブンを用いて80℃で20分間乾燥させた。得られたフィルムを180℃で1時間熱硬化したサンプルを、熱機械的分析装置(商品名「TMA/SS6000」、セイコーインスツルメンツ株式会社製)を用いて、フィルムサイズ4mm×35mm、荷重19.6N、昇温速度5℃/min、測定温度0〜280℃で算出することができる。   The average coefficient of thermal expansion from room temperature to 120 ° C. after curing of the resin composition 4 is preferably 100 ppm / ° C. or less from the viewpoint of suppressing warpage, and is 80 ppm / ° C. or less from the viewpoint of high reliability. Is more preferable. Further, from the viewpoint of obtaining a stress relaxation property, the content is preferably 20 ppm / ° C. or more. The average coefficient of thermal expansion is such that the resin composition 4 is coated on a PET film with a release agent (trade name “A53”, manufactured by Teijin Dupont Film Co., Ltd.) using an applicator so that the film thickness after drying is 50 μm. Coated and dried in oven at 80 ° C. for 20 minutes. Using a thermomechanical analyzer (trade name “TMA / SS6000”, manufactured by Seiko Instruments Inc.), a sample obtained by thermosetting the obtained film at 180 ° C. for 1 hour was used for a film size of 4 mm × 35 mm and a load of 19.6 N. It can be calculated at a heating rate of 5 ° C./min and a measured temperature of 0 to 280 ° C.

樹脂組成物4の硬化後の室温弾性率は、接着性の観点から、1GPa以上であることが好ましく、応力緩和性の観点から、10GPa以下であることが好ましい。室温弾性率は、上記の樹脂組成物4を熱硬化したサンプルを粘弾性アナライザー(商品名「RSA−2」、ティー・エイ・インスツルメント・ジャパン株式会社製)を用いて、フィルムサイズが5mm×30mm、昇温速度5℃/min、周波数1Hz、測定温度−50〜300℃で測定した値である。   The room temperature elastic modulus of the resin composition 4 after curing is preferably 1 GPa or more from the viewpoint of adhesiveness, and is preferably 10 GPa or less from the viewpoint of stress relaxation. The elasticity at room temperature was determined by using a viscoelasticity analyzer (trade name “RSA-2”, manufactured by TA Instruments Japan Co., Ltd.) for a sample obtained by thermosetting the above resin composition 4 to a film size of 5 mm. × 30 mm, measured at a temperature rising rate of 5 ° C./min, a frequency of 1 Hz, and a measurement temperature of −50 to 300 ° C.

被着体(支持体1、又は、配線パターン20を覆うように支持体1に後述する第1の絶縁層6のような絶縁材料を形成した場合には、その絶縁材料)と配線パターン20との間の接着強度は、工程中の剥離不具合を抑制できる観点から、0.1N/cm以上であることが好ましく、耐リフロー性付与の観点から、0.2N/cm以上であることがより好ましく、耐温度サイクル性の観点から、0.3N/cm以上であることが最も好ましい。接着強度は、小型卓上試験機(商品名「EZ−S」、株式会社島津製作所製)を用い、送り速度50mm/minにて測定したときの最大値である。   The adherend (when an insulating material such as a first insulating layer 6 described later is formed on the support 1 so as to cover the support 1 or the wiring pattern 20), the wiring pattern 20 Is preferably 0.1 N / cm or more from the viewpoint of suppressing peeling problems during the process, and more preferably 0.2 N / cm or more from the viewpoint of imparting reflow resistance. From the viewpoint of temperature cycle resistance, it is most preferable that the thickness be 0.3 N / cm or more. The adhesive strength is the maximum value when measured at a feed rate of 50 mm / min using a small bench tester (trade name “EZ-S”, manufactured by Shimadzu Corporation).

図5から図14を参照しながら、本開示の第2実施形態にかかる図14に示す支持体付微細配線(配線パターン)100aを製造する方法について説明する。
第2実施形態で使用する支持体1、銅ペースト2は、第1実施形態で使用した支持体1、銅ペースト2と同様である。
銅ペーストの塗布工程、焼結工程(図5)、樹脂組成物の充填工程(図6)、及び、樹脂組成物の硬化工程(図7)は、それぞれ、第1実施形態の図1に示す銅ペーストの塗布工程、図2に示す焼結工程、図3に示す樹脂組成物の充填工程、及び、図4に示す樹脂組成物の硬化工程と同様である。
焼結工程(図5)、樹脂組成物の充填工程(図6)、樹脂組成物の硬化工程(図7)は、通常の銅シード層スパッタ、レジスト塗布及びパターニング、銅めっき、レジスト除去、シード除去の工程によっても作製できる。
With reference to FIGS. 5 to 14, a method of manufacturing the fine wiring (wiring pattern) 100a with a support according to the second embodiment of the present disclosure shown in FIG. 14 will be described.
The support 1 and the copper paste 2 used in the second embodiment are the same as the support 1 and the copper paste 2 used in the first embodiment.
The copper paste application step, the sintering step (FIG. 5), the resin composition filling step (FIG. 6), and the resin composition curing step (FIG. 7) are shown in FIG. 1 of the first embodiment, respectively. This is the same as the copper paste application step, the sintering step shown in FIG. 2, the resin composition filling step shown in FIG. 3, and the resin composition curing step shown in FIG.
The sintering step (FIG. 5), the resin composition filling step (FIG. 6), and the resin composition curing step (FIG. 7) include ordinary copper seed layer sputtering, resist coating and patterning, copper plating, resist removal, seeding. It can also be produced by a removal step.

図8に示すように、支持体1及び配線パターン20の上に第1の絶縁材料で第1の絶縁層6を形成し、第1の絶縁層6の表面に凹部6aを形成する(凹部形成工程)。
第1の絶縁材料としては、液状又はフィルム状の材料が挙げられ、膜厚平坦性及びコストの観点から、フィルム状の材料が好ましい。また、微細なトレンチ構造(凹部6a)を形成することができる観点から、第1の絶縁材料に含有するフィラサイズは、平均粒径500nm以下、又は、第1の絶縁材料にはフィラを含有しないことが好ましい。
As shown in FIG. 8, a first insulating layer 6 is formed of a first insulating material on the support 1 and the wiring pattern 20, and a recess 6a is formed on the surface of the first insulating layer 6 (recess formation). Process).
Examples of the first insulating material include liquid or film-like materials, and film-like materials are preferable from the viewpoint of film thickness flatness and cost. Further, from the viewpoint that a fine trench structure (recess 6a) can be formed, the filler size contained in the first insulating material has an average particle size of 500 nm or less, or the first insulating material does not contain filler. Is preferred.

第1の絶縁材料として上記のフィルム状の材料を用いてラミネートで第1の絶縁層6を形成するラミネート工程は、低温工程であることが好ましい。第1の絶縁材料は、40〜120℃でラミネート可能な感光性絶縁フィルムであることが好ましい。ラミネート可能な温度が40℃以上の感光性絶縁フィルムは、常温でのタックが強くなく、取り扱い性が悪化し難い傾向にある。ラミネート可能な温度が120℃以下の感光性絶縁フィルムは、ラミネート工程後に、反りが大きくなり難い傾向がある。   The laminating step of forming the first insulating layer 6 by lamination using the above film-like material as the first insulating material is preferably a low-temperature step. The first insulating material is preferably a photosensitive insulating film that can be laminated at 40 to 120 ° C. A photosensitive insulating film having a laminable temperature of 40 ° C. or higher does not have a strong tack at room temperature and tends to be hardly deteriorated in handleability. A photosensitive insulating film having a laminable temperature of 120 ° C. or less tends to have a small warp after the laminating step.

第1の絶縁材料の膜厚(「第1の絶縁層の厚み」ともいえる)は、微細なトレンチ構造とするために、10μm以下であることが好ましく、5μm以下であることがより好ましく、3μm以下であることが最も好ましい。また、第1の絶縁材料の膜厚は、電気的信頼性の観点から、500nm以上であることが好ましい。   The thickness of the first insulating material (also referred to as “the thickness of the first insulating layer”) is preferably 10 μm or less, more preferably 5 μm or less, and preferably 3 μm in order to form a fine trench structure. It is most preferred that: The thickness of the first insulating material is preferably 500 nm or more from the viewpoint of electrical reliability.

第1の絶縁層6における硬化後の熱膨張係数は、反り抑制の観点から、80ppm/℃以下であることが好ましく、高信頼性の観点から、70ppm/℃以下であることがより好ましい。また、第1の絶縁層6の熱膨張係数は、応力緩和性及び高精細なパターンが得られる観点から、20ppm/℃以上であることが好ましい。   The thermal expansion coefficient of the first insulating layer 6 after curing is preferably 80 ppm / ° C. or less from the viewpoint of suppressing warpage, and more preferably 70 ppm / ° C. or less from the viewpoint of high reliability. Further, the thermal expansion coefficient of the first insulating layer 6 is preferably 20 ppm / ° C. or more from the viewpoint of obtaining a stress relaxation property and a high-definition pattern.

凹部6aの形成方法は、レーザアブレーション、フォトリソグラフィー、又は、インプリント等が挙げられるが、微細化及び低コストの観点から、フォトリソグラフィープロセスが好ましい。したがって、第1の絶縁材料としては、フィルム状の感光性絶縁材料が最も好ましく用いられる。
また、複数枚の第1の絶縁材料を貼り合わせて、第1の絶縁層6を形成してもよいし、複数枚の第1の絶縁材料を、順次、ラミネートをして第1の絶縁層6を形成してもよい。
The method for forming the concave portion 6a includes laser ablation, photolithography, imprint, and the like, but a photolithography process is preferable from the viewpoint of miniaturization and low cost. Therefore, a film-shaped photosensitive insulating material is most preferably used as the first insulating material.
In addition, a plurality of first insulating materials may be attached to each other to form the first insulating layer 6, or a plurality of first insulating materials may be sequentially laminated to form a first insulating layer. 6 may be formed.

フィルム状の感光性絶縁材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、又は、直描露光方式等を用いることができ、現像方法としては、炭酸ナトリウム、又は、TMAHのアルカリ水溶液を用いることが好ましい。   As a method for exposing the film-shaped photosensitive insulating material, a normal projection exposure method, a contact exposure method, a direct drawing exposure method, or the like can be used. As a developing method, sodium carbonate or an alkaline aqueous solution of TMAH can be used. It is preferable to use

凹部6aを形成した後、第1の絶縁層6を、さらに、加熱硬化させてもよい。加熱温度は、低応力の観点から、100〜200℃、加熱時間は、通常30分〜3時間で実施される。   After forming the recess 6a, the first insulating layer 6 may be further heated and cured. The heating temperature is 100 to 200 ° C. from the viewpoint of low stress, and the heating time is usually 30 minutes to 3 hours.

さらに、図9に示す、凹部6aを形成した第1の絶縁層6上に銅ペースト2を塗布する工程(銅ペーストの塗布工程)、図10に示す、塗布した銅ペースト2を焼結して多孔質銅3を得る工程(焼結工程)、図11に示す、多孔質銅3に樹脂組成物4を充填させる工程(樹脂組成物の充填工程)、及び、図12に示す、樹脂組成物4を硬化させて、硬化した樹脂組成物4と多孔質銅3との混合膜20aを得る工程(樹脂組成物の硬化工程)は、それぞれ、第1実施形態の図1に示す銅ペーストの塗布工程、図2に示す焼結工程、図3に示す樹脂組成物の塗布工程、及び、図4に示す樹脂組成物の硬化工程と同様である。   Further, a step of applying the copper paste 2 on the first insulating layer 6 having the concave portions 6a shown in FIG. 9 (a step of applying a copper paste), and sintering the applied copper paste 2 shown in FIG. Step of obtaining porous copper 3 (sintering step), step of filling resin composition 4 into porous copper 3 shown in FIG. 11 (filling step of resin composition), and resin composition shown in FIG. The step of curing the resin composition 4 and obtaining a mixed film 20a of the cured resin composition 4 and the porous copper 3 (curing step of the resin composition) is performed by applying the copper paste shown in FIG. 1 of the first embodiment, respectively. This is the same as the step, the sintering step shown in FIG. 2, the application step of the resin composition shown in FIG. 3, and the curing step of the resin composition shown in FIG.

さらに、混合膜20a上に、無電解めっき法、又は、電解めっき法によって、銅めっきを成長させてもよい。   Furthermore, copper plating may be grown on the mixed film 20a by an electroless plating method or an electrolytic plating method.

図13に示すように、次に、第1の絶縁層6、及び、混合膜20aを平坦化する(平坦化工程)。平坦化工程により、混合膜20aが配線パターン20になり、配線パターン20と第1の絶縁層6とが形成された第1の微細配線層60を形成する。
平坦化の手法としては、化学的エッチング、CMP、又は、フライカット等が挙げられ、これらを組み合わせて使用することもできる。平坦化の手法としては、異種材料の界面(第1の絶縁層6と混合膜20aの界面)を良好に平坦化する観点から、フライカットが好ましく、具体的には(商品名「Surface Planer DFS8910」、「Surface Planer DFS8920」、「Surface Planer DFS8930」、いずれも、株式会社ディスコ製)を用いることが好ましい。
Next, as shown in FIG. 13, the first insulating layer 6 and the mixed film 20a are flattened (flattening step). By the planarization process, the mixed film 20a becomes the wiring pattern 20, and the first fine wiring layer 60 on which the wiring pattern 20 and the first insulating layer 6 are formed is formed.
Examples of the flattening method include chemical etching, CMP, fly cut, and the like, and these can be used in combination. As a method of flattening, fly-cutting is preferable from the viewpoint of satisfactorily flattening the interface between different materials (the interface between the first insulating layer 6 and the mixed film 20a), and specifically, (trade name “Surface Planer DFS8910”). , "Surface Planer DFS 8920" and "Surface Planer DFS 8930" are all preferably used by Disco Corporation.

図14に示すように、さらに、第1の微細配線層60上に第2の微細配線層70を形成する。具体的には、第1の微細配線層60上において、銅ペーストの塗布工程(図5に相当)、焼結工程(図5に相当)、樹脂組成物の充填工程(図6に相当)、樹脂組成物の硬化工程(図7に相当)を行った後、第2の絶縁樹脂材料を用いて第2の絶縁樹脂層7を形成し、さらに、凹部7aを形成する凹部形成工程(図8に相当)、銅ペーストの塗布工程(図9に相当)、焼結工程(図10に相当)、樹脂組成物の充填工程(図11に相当)、樹脂組成物の硬化工程(図12に相当)、及び、平坦化工程(図13に相当)を行い、第2の微細配線層70を形成し、微細配線付支持体100aを作製する。   As shown in FIG. 14, a second fine wiring layer 70 is further formed on the first fine wiring layer 60. Specifically, on the first fine wiring layer 60, a copper paste application step (corresponding to FIG. 5), a sintering step (corresponding to FIG. 5), a resin composition filling step (corresponding to FIG. 6), After performing the curing process (corresponding to FIG. 7) of the resin composition, the second insulating resin layer 7 is formed using the second insulating resin material, and further, the concave portion forming step of forming the concave portion 7a (FIG. 8) ), A copper paste application step (corresponding to FIG. 9), a sintering step (corresponding to FIG. 10), a resin composition filling step (corresponding to FIG. 11), and a resin composition curing step (corresponding to FIG. 12). Then, a flattening step (corresponding to FIG. 13) is performed to form a second fine wiring layer 70, and a support 100a with fine wiring is manufactured.

図15から図29を参照しながら、本開示の実施形態にかかる半導体パッケージ(半導体装置)101を製造する方法について説明する。   A method of manufacturing the semiconductor package (semiconductor device) 101 according to the embodiment of the present disclosure will be described with reference to FIGS.

図15に示すように、支持体14上に仮固定層11を形成する(仮固定層形成工程)。
使用される仮固定層11の形成方法は、特に限定はしないが、スピンコート、スプレーコート、ラミネート等が挙げられる。
As shown in FIG. 15, the temporary fixing layer 11 is formed on the support 14 (temporary fixing layer forming step).
The method for forming the temporary fixing layer 11 to be used is not particularly limited, and examples thereof include spin coating, spray coating, and lamination.

仮固定層11としては、例えば、ポリイミド、ポリベンゾオキサゾール、シリコン、フッ素等の非極性成分を含有した樹脂、加熱又はUVによって体積膨張又は発泡する成分を含有した樹脂、加熱又はUVによって架橋反応が進行する成分を含有した樹脂、光照射によって発熱する樹脂などを用いることができる。
仮固定層11は、取り扱い性とキャリア剥離性が高度に両立するよう、光又は熱等の外部刺激によって剥離しやすくなる仮固定層であることが好ましい。
仮固定層11は、半導体装置上に残存せずに、容易に、剥離可能である点で、加熱処理によって体積膨張する粒子を含有する仮固定層が最も好ましく使用される。
As the temporary fixing layer 11, for example, a resin containing a nonpolar component such as polyimide, polybenzoxazole, silicon, and fluorine, a resin containing a component that expands or foams by heating or UV, and a crosslinking reaction by heating or UV. A resin containing a component that proceeds, a resin that generates heat by light irradiation, or the like can be used.
The temporary fixing layer 11 is preferably a temporary fixing layer that is easily peeled off by an external stimulus such as light or heat so that handleability and carrier releasability are highly compatible.
As the temporary fixing layer 11, a temporary fixing layer containing particles that expand in volume by heat treatment is most preferably used because it can be easily peeled off without remaining on the semiconductor device.

銅ペーストの塗布工程と焼結工程(図16)、樹脂組成物の塗布工程(図17)、樹脂組成物の硬化工程(図18)は、それぞれ、第2実施形態の図5に示す焼結工程、図6に示す樹脂組成物の充填工程、及び、図7に示す樹脂組成物の硬化工程と同様である。図16、図17及び図18に示す工程は、通常の銅シード層スパッタ、レジスト塗布及びパターニング、銅めっき、レジスト除去、シード除去等の工程によっても作製できる。また、銅箔をラミネート、レジスト塗布及びパターニング、エッチング、レジスト除去等の工程によっても作製できる。   The copper paste application step and the sintering step (FIG. 16), the resin composition application step (FIG. 17), and the resin composition curing step (FIG. 18) are each performed as shown in FIG. 5 of the second embodiment. This is the same as the step, the step of filling the resin composition shown in FIG. 6, and the step of curing the resin composition shown in FIG. The steps shown in FIGS. 16, 17 and 18 can also be formed by ordinary steps such as copper seed layer sputtering, resist coating and patterning, copper plating, resist removal, and seed removal. Further, the copper foil can also be manufactured by processes such as lamination, resist coating and patterning, etching, and resist removal.

第1の絶縁材料を用いて第1の絶縁層6を形成して凹部6aを形成する凹部形成工程(図19)、銅ペーストの塗布工程(図20)、焼結工程(図21)、樹脂組成物の充填工程(図22)、樹脂組成物の硬化工程(図23)、及び、微細配線層60が得られるように、第1の絶縁層6及び多孔質銅3と樹脂組成物4との混合体5を平坦化する平坦化工程(図24)は、それぞれ、凹部形成工程(図8)、銅ペーストの塗布工程(図9)、焼結工程(図10)、樹脂組成物の充填工程(図11)、樹脂組成物の硬化工程(図12)、及び、平坦化工程(図13)と同様であり、これらを繰り返して複数の微細配線層60を形成する工程(図25)も、前記記載の手法と同様である。   Forming a first insulating layer 6 using a first insulating material to form a concave portion 6a (FIG. 19), applying a copper paste (FIG. 20), sintering process (FIG. 21), and resin The first insulating layer 6, the porous copper 3, the resin composition 4, and the composition filling step (FIG. 22), the resin composition curing step (FIG. 23), and the fine wiring layer 60 are obtained. The flattening step (FIG. 24) for flattening the mixture 5 of FIG. 3 includes a concave part forming step (FIG. 8), a copper paste application step (FIG. 9), a sintering step (FIG. 10), and a resin composition filling. This is the same as the step (FIG. 11), the step of curing the resin composition (FIG. 12), and the step of flattening (FIG. 13), and the step of repeating these steps to form a plurality of fine wiring layers 60 (FIG. 25). This is the same as the method described above.

図26に示すように、得られた最上位置の、微細配線層60に半導体素子80を、アンダーフィル材料10を介して搭載する。
アンダーフィル材料10としては、キャピラリーアンダーフィル(CUF)、モールドアンダーフィル(MUF)、ペーストアンダーフィル(NCP)、フィルムアンダーフィル(NCF)、感光性アンダーフィルを用いることができ、加熱圧着によって、半導体素子の電極8と基板の電極9とを金属接続させる。加熱圧着による金属接続の方法としては、例えば、電極8と電極9との間にはんだ8aを形成し、はんだ接合で電極8と電極9とを金属接続させてもよい。はんだ8aは、例えば、ボール状の形状、又は、めっき処理若しくは印刷法によって形成された形状であってもよい。最上層の微細配線層60上に、電極9を形成する。電極9は、例えば、銅ペーストをインクジェット法等の印刷装置を用いて形成することができる。
As shown in FIG. 26, the semiconductor element 80 is mounted on the obtained fine wiring layer 60 via the underfill material 10.
As the underfill material 10, a capillary underfill (CUF), a mold underfill (MUF), a paste underfill (NCP), a film underfill (NCF), and a photosensitive underfill can be used. The electrode 8 of the element and the electrode 9 of the substrate are metal-connected. As a method of metal connection by thermocompression bonding, for example, a solder 8a may be formed between the electrode 8 and the electrode 9, and the electrode 8 and the electrode 9 may be metal-connected by soldering. The solder 8a may have, for example, a ball shape or a shape formed by plating or printing. The electrode 9 is formed on the uppermost fine wiring layer 60. The electrode 9 can be formed, for example, by using a printing apparatus such as an inkjet method using a copper paste.

半導体素子80としては、特に限定はしないが、例えば、グラフィック処理ユニットGPU、DRAM又はSRAM等の揮発性メモリ、フラッシュメモリ等の不揮発性メモリ、RFチップ、これらを組合せた性能を有するチップなど、シリコンフォトニクスチップ、MEMS又はセンサーチップを用いることができる。また、TSVを有している半導体素子を使用することができる。   Examples of the semiconductor element 80 include, but are not limited to, a graphic processing unit GPU, a volatile memory such as a DRAM or an SRAM, a nonvolatile memory such as a flash memory, an RF chip, and a chip having a performance obtained by combining these. A photonics chip, a MEMS, or a sensor chip can be used. Further, a semiconductor element having a TSV can be used.

半導体素子80としては、半導体素子が積層されたものも用いることができ、例えば、TSVを用いて積層したものを使用することができる。半導体素子80の厚みは、200μm以下であることが好ましく、パッケージをさらに薄型化できる点で、100μm以下であることがより好ましい。また、取り扱い性の観点から、30μm以上であることが好ましい。   As the semiconductor element 80, a stacked element can be used. For example, a stacked element using a TSV can be used. The thickness of the semiconductor element 80 is preferably 200 μm or less, and more preferably 100 μm or less from the viewpoint of further reducing the thickness of the package. Further, from the viewpoint of handleability, the thickness is preferably 30 μm or more.

図27に示すように、半導体素子80を絶縁材料12で封止する。
絶縁材料12は、液状、固形、シート状の材料等を使用することができ、図26のアンダーフィル材料10と兼用することもできる。
As shown in FIG. 27, the semiconductor element 80 is sealed with the insulating material 12.
The insulating material 12 can be a liquid, solid, sheet-like material, or the like, and can also be used as the underfill material 10 in FIG.

図26に示すように、支持体14及び仮固定層11を剥離し、配線層付き半導体素子102を作製する。これによって、チップ同士の伝送に優れた高密度の半導体装置を、より良好な歩留まりで、かつ、経済的恩恵を得やすく、作製できる。
支持体14及び仮固定層11を剥離する剥離方法としてはピール剥離、スライド剥離、加熱剥離等が挙げられる。また、剥離した後に溶剤、プラズマ等で洗浄することもできる。
仮固定層11が、加熱によって体積膨張又は発泡する成分(発泡剤)を含有している場合、絶縁材料の硬化温度及び焼結温度の観点から、発泡剤は、200℃以上で急激に発泡することが好ましい。剥離したキャリアは、リサイクルすることもできる。
As shown in FIG. 26, the support 14 and the temporary fixing layer 11 are peeled off to manufacture the semiconductor element 102 with a wiring layer. As a result, a high-density semiconductor device excellent in transmission between chips can be manufactured with better yield and with easy economic benefits.
Examples of the peeling method for peeling the support 14 and the temporary fixing layer 11 include peel peeling, slide peeling, and heat peeling. Further, after peeling, it can be washed with a solvent, plasma or the like.
When the temporary fixing layer 11 contains a component that expands or foams by heating (foaming agent), the foaming agent rapidly foams at 200 ° C. or more from the viewpoint of the curing temperature and the sintering temperature of the insulating material. Is preferred. The peeled carrier can be recycled.

キャリアを剥離した配線層面(最下位にある微細配線層60の剥離面)に、銅パッド又はハンダを形成することができる。形成方法は、特に限定しないが、銅ペースト又はハンダペースト、溶融ハンダ等をインクジェット、印刷等の手法で形成することができる。また、レジストを形成し、電解めっき又は無電解めっきによって接続用電極部を形成することもできる。
接続用電極部は、単一の金属から構成されている必要はなく、複数の金属を含んでもよい。接続用電極部は、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、ビスマス等を含んでもよい。
A copper pad or solder can be formed on the surface of the wiring layer from which the carrier has been peeled (the peeling surface of the fine wiring layer 60 at the bottom). The forming method is not particularly limited, but a copper paste, a solder paste, a molten solder, or the like can be formed by a method such as inkjet or printing. Alternatively, a resist may be formed, and the connection electrode portion may be formed by electrolytic plating or electroless plating.
The connection electrode section does not need to be formed of a single metal, and may include a plurality of metals. The connection electrode portion may include gold, silver, copper, nickel, indium, palladium, tin, bismuth, or the like.

図29に示すように、封止された配線層付き半導体素子を基板13に搭載し、半導体パッケージ103を作製する。基板13は、例えば、配線24を備える基板コア材料21と、基板コア材料21上に形成された絶縁層22と、絶縁層22の一部から露出し、配線24に接続している基板接続材料23とを有する。
搭載される基板13の線膨張係数は、パッケージの反りを抑制できる点で、30ppm/℃以下であることが好ましく、高信頼性が得られる点で、20ppm/℃以下であることがより好ましい。
As shown in FIG. 29, the sealed semiconductor element with a wiring layer is mounted on a substrate 13, and a semiconductor package 103 is manufactured. The substrate 13 includes, for example, a substrate core material 21 having the wiring 24, an insulating layer 22 formed on the substrate core material 21, and a substrate connecting material exposed from a part of the insulating layer 22 and connected to the wiring 24. 23.
The linear expansion coefficient of the substrate 13 to be mounted is preferably 30 ppm / ° C. or less from the viewpoint of suppressing the warpage of the package, and more preferably 20 ppm / ° C. or less from the viewpoint of obtaining high reliability.

以上、本開示の一実施形態に係る半導体装置の製造方法について説明したが、本開示は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。   The method of manufacturing a semiconductor device according to an embodiment of the present disclosure has been described above, but the present disclosure is not limited to the above-described embodiment, and may be appropriately changed without departing from the gist of the present disclosure.

<実施例1>
(銅ペーストの作製)
水酸化銅(関東化学株式会社、特級)91.5g(0.94mol)に1−プロパノール(関東化学株式会社、特級)150mLを加えて撹拌し、これにノナン酸(関東化学株式会社、90%以上)370.9g(2.34mol)を加えた。得られた混合物を、セパラブルフラスコ中で90℃、30分間加熱撹拌した。得られた溶液を加熱したまま、ろ過して未溶解物を除去した。その後放冷し、生成したノナン酸銅を吸引ろ過し、洗浄液が透明になるまでヘキサンで洗浄した。得られた粉体を50℃の防爆オーブンで3時間乾燥してノナン酸銅(II)を得た。収量は340g(収率96質量%)であった。
<Example 1>
(Preparation of copper paste)
To 91.5 g (0.94 mol) of copper hydroxide (Kanto Chemical Co., Ltd.) was added 150 mL of 1-propanol (Kanto Chemical Co., Ltd., special grade), and the mixture was stirred. Nonanoic acid (Kanto Chemical Co., Ltd., 90% 370.9 g (2.34 mol) were added. The obtained mixture was heated and stirred at 90 ° C. for 30 minutes in a separable flask. The resulting solution was filtered while heating, to remove undissolved substances. Thereafter, the mixture was allowed to cool, and the produced copper nonanoate was subjected to suction filtration and washed with hexane until the washing liquid became transparent. The obtained powder was dried in an explosion-proof oven at 50 ° C. for 3 hours to obtain copper (II) nonanoate. The yield was 340 g (96% by mass).

上記で得られたノナン酸銅(II)15.01g(0.040mol)と酢酸銅(II)無水物(特級、関東化学株式会社)7.21g(0.040mol)をセパラブルフラスコに入れ、1−プロパノール22mLとヘキシルアミン(純度99%、東京化成工業株式会社)32.1g(0.32mol)を添加し、オイルバス中で、80℃で加熱撹拌して溶解させた。氷浴に移し、内温が5℃になるまで冷却した後、ヒドラジン一水和物(特級、関東化学株式会社)7.72mL(0.16mol)を氷浴中で撹拌した。なお、銅:ヘキシルアミンのモル比は1:4である。次いで、オイルバス中で、90℃で加熱撹拌した。その際、発泡を伴う還元反応が進み、30分以内で反応が終了した。セパラブルフラスコの内壁が銅光沢を呈し、溶液が暗赤色に変化した。遠心分離を9000rpm(回転/分)で1分間実施して固体物を得た。固形物をさらにヘキサン15mLで洗浄する工程を3回繰り返し、酸残渣を除去して、銅光沢を有する銅含有粒子の粉体を含む銅ケークを得た。   15.01 g (0.040 mol) of copper (II) nonanoate obtained above and 7.21 g (0.040 mol) of anhydrous copper (II) acetate (special grade, Kanto Chemical Co., Ltd.) were placed in a separable flask, 22 mL of 1-propanol and 32.1 g (0.32 mol) of hexylamine (purity 99%, Tokyo Kasei Kogyo Co., Ltd.) were added and dissolved by heating and stirring at 80 ° C. in an oil bath. After transferring to an ice bath and cooling until the internal temperature became 5 ° C., 7.72 mL (0.16 mol) of hydrazine monohydrate (Kanto Chemical Co., Ltd.) was stirred in the ice bath. The molar ratio of copper: hexylamine is 1: 4. Then, the mixture was heated and stirred at 90 ° C. in an oil bath. At that time, the reduction reaction accompanied by foaming proceeded, and the reaction was completed within 30 minutes. The inner wall of the separable flask exhibited a copper luster and the solution turned dark red. Centrifugation was performed at 9000 rpm (rotation / min) for 1 minute to obtain a solid. The step of further washing the solid with 15 mL of hexane was repeated three times to remove an acid residue, thereby obtaining a copper cake containing copper-containing particles having copper luster.

得られた銅含有粒子のケーク(60質量部)、テルピネオール(20質量部)、及びイソボルニルシクロヘキサノール(商品名「テルソルブMTPH」、日本テルペン化学株式会社製)(20質量部)を混合して銅ペーストを作製した。   The cake (60 parts by mass) of the obtained copper-containing particles, terpineol (20 parts by mass), and isobornylcyclohexanol (trade name “Tersolve MTPH”, manufactured by Nippon Terpen Chemical Co., Ltd.) (20 parts by mass) were mixed. To produce a copper paste.

シリコンウェハ上に、上記銅ペーストを、アプリケータを用いて得られる多孔質銅の厚さが2μmとなるように塗布し、加熱して多孔質銅1を形成し、多孔質銅付きサンプルを得た。
加熱は、雰囲気制御型加熱装置(アユミ工業株式会社製)を用いて、窒素中の酸素濃度を100ppm以下とした雰囲気中、昇温速度40℃/分で150℃まで加熱して10分間保持し、窒素中の蟻酸濃度を1000ppmとなるように制御した後、昇温速度20℃/分で180℃まで加熱して30分間保持することによって多孔質銅1を形成した。
The above-mentioned copper paste is applied on a silicon wafer so that the thickness of porous copper obtained using an applicator is 2 μm, and heated to form porous copper 1, and a sample with porous copper is obtained. Was.
Heating is performed by using an atmosphere control type heating device (manufactured by Ayumi Industry Co., Ltd.), heating to 150 ° C. at a rate of 40 ° C./min. After controlling the concentration of formic acid in nitrogen to be 1000 ppm, the porous copper 1 was formed by heating to 180 ° C. at a rate of temperature increase of 20 ° C./min and holding for 30 minutes.

<実施例2>
シリコンウェハの代わりに、無アルカリガラス上に、銅ペーストを塗布した以外は、実施例1と同様の条件で、多孔質銅付きサンプルを得た。
<Example 2>
A sample with porous copper was obtained under the same conditions as in Example 1 except that a copper paste was applied on non-alkali glass instead of a silicon wafer.

<実施例3〜5>
(絶縁材料の作製)
クレゾールノボラック樹脂(商品名「TR−4020G」、旭有機材工業株式会社)(100質量部)に対し、1,3,4,6―テトラキス(メトキシメチル)グリコールウリル(30質量部)、トリメチロールプロパントリグリシジルエーテル(40質量部)、トリアリールスルホニウム塩CPI−310B(8質量部)、メチルエチルケトン(100質量部)を配合し、絶縁材料組成物を得た。得られた絶縁材料組成物をポリエチレンテレフタレートフィルム(PETフィルム)(商品名「A−53」、帝人デュポンフィルム株式会社)に塗布し、90℃のオーブンで10分間乾燥して膜厚5μmの絶縁材料を得た。
<Examples 3 to 5>
(Preparation of insulating material)
Cresol novolak resin (trade name "TR-4020G", Asahi Organic Materials Co., Ltd.) (100 parts by mass), 1,3,4,6-tetrakis (methoxymethyl) glycoluril (30 parts by mass), trimethylol Propane triglycidyl ether (40 parts by mass), triarylsulfonium salt CPI-310B (8 parts by mass), and methyl ethyl ketone (100 parts by mass) were blended to obtain an insulating material composition. The obtained insulating material composition is applied to a polyethylene terephthalate film (PET film) (trade name “A-53”, Teijin Dupont Film Co., Ltd.) and dried in an oven at 90 ° C. for 10 minutes to form a 5 μm thick insulating material. I got

得られた絶縁材料をシリコンウェハ上に、真空ラミネーター(ニッコー・マテリアルズ株式会社)を用いて、ステージ温度60℃、ダイアフラム温度60℃、真空圧90Pa、荷重0.5MPa、時間60秒の条件でラミネートした。形成した絶縁材料に、高精度平行露光機(商品名「EXM−1172」、365nm、照度13.0mW/cm、株式会社オーク製作所)を用いて400mJ/cm全面露光した。
次いで、PETフィルムを剥がし、露光された絶縁材料を85℃で4分間加熱した。
その後、現像装置としてパドル対応現像装置(商品名「AD−1200」、ミカサ株式会社)、現像液に2.38質量%テトラメチルアンモニウムヒドロキシド水溶液を用いて30秒間現像し、20秒間純水で水洗した。得られたサンプルを、オーブンを用いて180℃で1時間、加熱硬化させた。
The obtained insulating material was placed on a silicon wafer using a vacuum laminator (Nikko Materials Co., Ltd.) under the conditions of a stage temperature of 60 ° C., a diaphragm temperature of 60 ° C., a vacuum pressure of 90 Pa, a load of 0.5 MPa, and a time of 60 seconds. Laminated. The formed insulating material was entirely exposed to 400 mJ / cm 2 using a high-precision parallel exposure machine (trade name “EXM-1172”, 365 nm, illuminance 13.0 mW / cm 2 , Oak Manufacturing Co., Ltd.).
Next, the PET film was peeled off, and the exposed insulating material was heated at 85 ° C. for 4 minutes.
Thereafter, a paddle-compatible developing device (trade name: “AD-1200”, Mikasa Corporation) was used as a developing device, and a developing solution was developed using a 2.38% by mass aqueous solution of tetramethylammonium hydroxide for 30 seconds, and pure water for 20 seconds. Washed with water. The obtained sample was cured by heating at 180 ° C. for 1 hour using an oven.

上記手法によって得られた絶縁材料上に、上記銅ペーストを、アプリケータを用いて得られる多孔質銅が2μmとなるように塗布し、加熱して多孔質銅1を形成し、多孔質銅付きサンプルを得た。   On the insulating material obtained by the above method, the above-mentioned copper paste is applied so that the porous copper obtained using an applicator has a thickness of 2 μm, and is heated to form porous copper 1; A sample was obtained.

<実施例6〜7>
実施例3と同様に、絶縁材料上に、銅ペーストを塗布した後、加熱して、多孔質銅2を形成し、多孔質銅付きサンプルを得た。
加熱は、雰囲気制御型加熱装置(アユミ工業株式会社)を用いて、窒素中の酸素濃度を100ppm以下とした雰囲気中、窒素中の蟻酸濃度を1000ppmとなるように制御した後、昇温速度20℃/分で180℃まで加熱して30分間保持することによって多孔質銅2を得た。
<Examples 6 and 7>
In the same manner as in Example 3, a copper paste was applied onto an insulating material, and then heated to form porous copper 2 and obtain a sample with porous copper.
The heating was performed using an atmosphere control type heating apparatus (Ayumi Industry Co., Ltd.) in an atmosphere in which the oxygen concentration in nitrogen was 100 ppm or less, and the formic acid concentration in nitrogen was adjusted to 1000 ppm. The porous copper 2 was obtained by heating at 180 degreeC / minute and holding for 30 minutes.

(樹脂組成物の作製)
[熱可塑性樹脂(B)の合成]
撹拌機、温度計、窒素置換装置(窒素流入管)、及び、水分受容器付きの還流冷却器を備えた500ccのセパラブルフラスコ内に、脱イオン水200g、アクリル酸ブチル40g、アクリル酸エチル28g、グリシジルメタクリレート3g、アクリロニトリル29g、1.8%ポリビニルアルコール水溶液2.04g、ラウリルパーオキサイド0.41g、及びn−オクチルメルカプタン0.07gを配合した。続いて、60分間Nガスを吹き込んで系内の空気を除去した後、系内温度を65℃に昇温して3時間重合を行った。さらに、90℃に昇温して2時間撹拌を続け重合を完結させた。得られた透明のビーズをろ過により分離し、脱イオン水で洗浄した後、真空乾燥機で50℃6時間乾燥させ、アクリルゴムを得た。アクリルゴムをGPCで測定したところ、アクリルゴムの質量平均分子量はポリスチレン換算で40万であった。また、アクリルゴムのTgは、8℃であった。
(Preparation of resin composition)
[Synthesis of thermoplastic resin (B)]
200 g of deionized water, 40 g of butyl acrylate, 28 g of ethyl acrylate in a 500 cc separable flask equipped with a stirrer, a thermometer, a nitrogen purge device (nitrogen inflow tube), and a reflux condenser with a water receiver. Glycidyl methacrylate, 3 g, acrylonitrile 29 g, 1.8% aqueous polyvinyl alcohol solution 2.04 g, lauryl peroxide 0.41 g, and n-octyl mercaptan 0.07 g. Subsequently, after air in the system was removed by blowing N 2 gas for 60 minutes, the temperature in the system was raised to 65 ° C. and polymerization was performed for 3 hours. Further, the temperature was raised to 90 ° C., and stirring was continued for 2 hours to complete the polymerization. The obtained transparent beads were separated by filtration, washed with deionized water, and then dried in a vacuum drier at 50 ° C. for 6 hours to obtain an acrylic rubber. When the acrylic rubber was measured by GPC, the weight average molecular weight of the acrylic rubber was 400,000 in terms of polystyrene. The Tg of the acrylic rubber was 8 ° C.

なお、GPCの測定は、GPC(商品名「SD−8022/DP−8020/RI−8020」、東ソー株式会社)を用い、溶離液としてテトラヒドロフランを用い、カラム(商品名「Gelpack GL−A150−S/GL−A160−S」、日立化成株式会社)を使用して行った。   The GPC was measured using GPC (trade name “SD-8022 / DP-820 / RI-8020”, Tosoh Corporation), using tetrahydrofuran as an eluent, and using a column (trade name “Gelpack GL-A150-S”). / GL-A160-S ", Hitachi Chemical Co., Ltd.).

また、アクリルゴムのTgは、示差走査熱量測定(DSC)(商品名「DSC8230」、株式会社リガク)を用いて、昇温速度10℃/分、測定温度:−80〜80℃の条件で測定した。なお、この場合のガラス転移温度とは、熱量変化からJIS K 7121:1987に準拠した方法によって算出した中間点ガラス転移温度のことである。   The Tg of the acrylic rubber was measured using a differential scanning calorimeter (DSC) (trade name “DSC8230”, Rigaku Corporation) at a temperature rising rate of 10 ° C./min and a measuring temperature of −80 to 80 ° C. did. In this case, the glass transition temperature is a midpoint glass transition temperature calculated from a change in calorific value by a method based on JIS K 7121: 1987.

表2に記載の組成で調製し、樹脂組成物R−1、R−2及びR−3を得た。次いで、それぞれの樹脂組成物をシリコンウェハ上に塗布し、ホットプレート上で100℃で5分間加熱乾燥した後の膜厚が、400nmとなるスピンコートレシピでの塗布条件を決定した。次いで、上記多孔質銅付きサンプルの、多孔質銅上に、それぞれの樹脂組成物を、上記塗布条件で塗布し、ホットプレート上で、100℃で5分間加熱乾燥し、サンプルを得た。   It was prepared with the composition shown in Table 2 to obtain resin compositions R-1, R-2 and R-3. Next, the respective resin compositions were applied on a silicon wafer, and the application conditions in a spin coating recipe in which the film thickness after heating and drying at 100 ° C. for 5 minutes on a hot plate was 400 nm were determined. Next, each resin composition was applied on the porous copper of the sample with the porous copper under the above-mentioned application conditions, and heated and dried at 100 ° C. for 5 minutes on a hot plate to obtain a sample.

比較例2は、前記銅ペースト100gに樹脂組成物R−1を100g予め配合した樹脂添加銅ペーストを、実施例3と同様に、前記絶縁材料上に塗布した。その後、多孔質銅1と同様の条件で、加熱した。   In Comparative Example 2, a resin-added copper paste prepared by previously blending 100 g of the resin composition R-1 with 100 g of the copper paste was applied on the insulating material in the same manner as in Example 3. Then, it heated on the same conditions as the porous copper 1.

HP7200H:ジシクロペンタジエン型エポキシ樹脂(DIC株式会社)
HPC−8000−65T:活性エステル樹脂(DIC株式会社)
2P4MHZ:フェニル−4−メチル−5−ヒドロキシメチルイミダゾール(四国化成工業株式会社)
HP7200H: Dicyclopentadiene type epoxy resin (DIC Corporation)
HPC-8000-65T: Active ester resin (DIC Corporation)
2P4MHZ: phenyl-4-methyl-5-hydroxymethylimidazole (Shikoku Chemical Industry Co., Ltd.)

得られたサンプルを、オーブンを用いて180℃で1時間加熱処理して、多孔質銅と樹脂組成物との混合膜を得た。その後、プラズマ処理装置(商品名「PB−1000S」、株式会社モリエンジニアリング)を用いて酸素160mL/分、アルゴン25mL/分、出力500W、時間5分の条件でプラズマ処理して多孔質銅上の不要な樹脂を除去した。   The obtained sample was heat-treated at 180 ° C. for 1 hour using an oven to obtain a mixed film of porous copper and a resin composition. Thereafter, using a plasma processing apparatus (trade name “PB-1000S”, Mori Engineering Co., Ltd.), plasma processing was performed on the porous copper under the conditions of oxygen 160 mL / min, argon 25 mL / min, output 500 W, and time 5 minutes. Unnecessary resin was removed.

(樹脂組成物の体積比の評価)
多孔質銅の空隙部に樹脂組成物が充填された層における樹脂組成物の体積比(「樹脂組成物の体積比」ともいえる)は、断面SEMの画像を2値化処理することによって算出した。結果を表3に示す。なお、比較例2は、多孔質銅が形成されず、銅粒子が多く残存していた。
(Evaluation of volume ratio of resin composition)
The volume ratio of the resin composition in the layer in which the voids of the porous copper were filled with the resin composition (also referred to as “volume ratio of the resin composition”) was calculated by binarizing the image of the cross-sectional SEM. . Table 3 shows the results. In Comparative Example 2, no porous copper was formed, and many copper particles remained.

比較例1として、実施例3の、多孔質銅付きサンプルに、上述した樹脂組成物を塗布しなかったものを用いた。   As Comparative Example 1, a sample in which the above-described resin composition was not applied to the sample with porous copper of Example 3 was used.

(接着強度の評価)
接着強度評価は、幅10mm、長さ30mmの耐熱絶縁用ポリイミド粘着テープ(商品名「No.360UL」、日東電工株式会社製)を、多孔質銅、めっき銅及び多孔質銅と樹脂組成物の混合体上に貼り付け、小型卓上試験機(商品名「EZ−S」、株式会社島津製作所製)にて送り速度50mm/minにて測定したときの最大値を接着強度とした。
接着強度の値が0.1N/cmを超えたものをA、0.03〜0.1N/cmであったものをB、0.03N/cm未満であったものをCとした。結果を表3に示す。
(Evaluation of adhesive strength)
The adhesive strength evaluation was performed using a 10 mm wide, 30 mm long polyimide adhesive tape for heat insulation (trade name “No. 360UL”, manufactured by Nitto Denko Corporation) using porous copper, plated copper, and porous copper and a resin composition. The adhesive strength was measured by using a small desktop tester (trade name "EZ-S", manufactured by Shimadzu Corporation) at a feed rate of 50 mm / min.
Those having an adhesive strength value exceeding 0.1 N / cm were designated as A, those having an adhesive strength of 0.03 to 0.1 N / cm were designated as B, and those having a value of less than 0.03 N / cm were designated as C. Table 3 shows the results.

(体積抵抗値の評価)
体積抵抗値は、多孔質銅と樹脂組成物との混合膜をプラズマ処理したサンプル上を4端針面抵抗測定器で測定した面抵抗値と、非接触表面及び層断面形状の計測システム(商品名「VertScan」、株式会社菱化システム製)によって測定した膜厚から計算した。得られた体積抵抗値が30μΩ・cm未満であったものをA、30〜300μΩ・cmであったものをB、300μΩ・cmを上回ったものをCとした。結果を表3に示す。
(Evaluation of volume resistance value)
The volume resistance value is obtained by measuring the surface resistance value of a sample obtained by plasma-treating a mixed film of porous copper and a resin composition with a four-point needle surface resistance measurement device, and a measurement system for non-contact surface and layer cross-sectional shape (product (VertScan, manufactured by Ryoka Systems Inc.). A was obtained when the obtained volume resistivity was less than 30 μΩ · cm, B was obtained when the volume resistivity was 30 to 300 μΩ · cm, and C was obtained when the volume resistance exceeded 300 μΩ · cm. Table 3 shows the results.


*1:シリコンウェハを意味する。
*2:無アルカリガラスを意味する。
*3:比較として、銅ペーストと樹脂組成物との混合物を用いた(多孔質の構造を有していなかった)。

* 1: Means a silicon wafer.
* 2: Means non-alkali glass.
* 3: For comparison, a mixture of a copper paste and a resin composition was used (has no porous structure).

1、14…支持体
2…銅ペースト
3…多孔質銅
4…樹脂組成物
5…混合体
6…第1の絶縁層
6a…凹部
8、9…電極
10…アンダーフィル材料
11…仮固定層
12…絶縁材料
13…基板
20…配線パターン
20a…混合膜
21…基板コア材料
22…絶縁層
23…基板接続材料
24…配線
60…第1の微細配線層
70…第2の微細配線層
80…半導体素子
100a…微細配線付支持体
101…半導体パッケージ(半導体装置)
102…半導体パッケージ(配線層付き半導体素子)
103…半導体パッケージ(半導体装置)
1, 14: Support 2 ... Copper paste 3 ... Porous copper 4 ... Resin composition 5 ... Mixture 6 ... First insulating layer 6a ... Depressions 8, 9 ... Electrode 10 ... Underfill material 11 ... Temporary fixing layer 12 ... insulating material 13 ... substrate 20 ... wiring pattern 20a ... mixed film 21 ... substrate core material 22 ... insulating layer 23 ... substrate connecting material 24 ... wiring 60 ... first fine wiring layer 70 ... second fine wiring layer 80 ... semiconductor Element 100a ... Support 101 with fine wiring ... Semiconductor package (semiconductor device)
102 ... Semiconductor package (semiconductor element with wiring layer)
103 ... Semiconductor package (semiconductor device)

Claims (9)

多孔質銅の平均径100〜4000nmの空隙部に、少なくとも熱可塑性樹脂を含む樹脂組成物が充填された層を有する配線パターンであって、前記層に対する前記樹脂組成物の体積比が10〜25%であって体積抵抗率が30μΩ・cm未満の配線パターン。 A wiring pattern having a layer filled with a resin composition containing at least a thermoplastic resin in voids having an average diameter of 100 to 4000 nm of porous copper, wherein a volume ratio of the resin composition to the layer is 10 to 25. % And the volume resistivity is less than 30 μΩ · cm. 前記熱可塑性樹脂が、アクリル樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアミド樹脂、ポリウレタン樹脂、ポリウレタンイミド樹脂、ポリウレア樹脂、ポリベンゾオキサゾール樹脂、ポリシロキサン樹脂、ポリエステル樹脂、ポリエーテル樹脂、フェノール樹脂、フェノールノボラック樹脂、クレゾールノボラック樹脂又はポリケトン樹脂である、請求項1に記載の配線パターン。   The thermoplastic resin is an acrylic resin, a phenoxy resin, a polyimide resin, a polyamide imide resin, a polyamide resin, a polyurethane resin, a polyurethane imide resin, a polyurea resin, a polybenzoxazole resin, a polysiloxane resin, a polyester resin, a polyether resin, and a phenol resin. The wiring pattern according to claim 1, wherein the wiring pattern is a phenol novolak resin, a cresol novolak resin, or a polyketone resin. 前記樹脂組成物が熱硬化性樹脂を含む、請求項1又は2に記載の配線パターン。   The wiring pattern according to claim 1, wherein the resin composition includes a thermosetting resin. 前記熱硬化性樹脂が、アクリレート樹脂、エポキシ樹脂、シアネートエステル樹脂、マレイミド樹脂、アリルナジイミド樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキド樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、シリコン樹脂、レゾルシノールホルムアルデヒド樹脂、トリアリルシアヌレート樹脂、ポリイソシアネート樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含有する樹脂、トリアリルトリメリタートを含有する樹脂、シクロペンタジエンから合成された熱硬化性樹脂、又は、芳香族ジシアナミドの三量化による熱硬化性樹脂である、請求項に記載の配線パターン。 The thermosetting resin is an acrylate resin, epoxy resin, cyanate ester resin, maleimide resin, allyl nadiimide resin, phenol resin, urea resin, melamine resin, alkyd resin, unsaturated polyester resin, diallyl phthalate resin, silicon resin, resorcinol Formaldehyde resin, triallyl cyanurate resin, polyisocyanate resin, resin containing tris (2-hydroxyethyl) isocyanurate, resin containing triallyl trimellitate, thermosetting resin synthesized from cyclopentadiene, or The wiring pattern according to claim 3 , wherein the wiring pattern is a thermosetting resin obtained by trimerizing aromatic dicyanamide. 前記樹脂組成物が硬化されてなる、請求項1〜4のいずれか1項に記載の配線パターン。   The wiring pattern according to claim 1, wherein the resin composition is cured. (I)支持体上に銅ペーストを塗布する銅ペーストの塗布工程と、
(II)多孔質銅が得られるように、塗布された銅ペーストを不活性ガス雰囲気下で焼結する焼結工程と、
(III)得られた多孔質銅の平均径100〜4000nmの空隙部に、少なくとも熱可塑性樹脂を含む樹脂組成物を充填させることによって少なくとも熱可塑性樹脂を含む樹脂組成物が充填された層を形成する樹脂組成物の充填工程であって、前記層に対する前記樹脂組成物の体積比が10〜25%である、樹脂組成物の充填工程と、
を備える、体積抵抗率が30μΩ・cm未満の配線パターンの製造方法。
(I) a copper paste application step of applying a copper paste on a support;
(II) a sintering step of sintering the applied copper paste under an inert gas atmosphere so that porous copper is obtained;
(III) in the air gap of the average diameter 100~4000nm the obtained porous copper, a layer resin composition is filled containing at least a thermoplastic resin by causing the resin composition Filling containing at least a thermoplastic resin A filling step of a resin composition to be formed , wherein a volume ratio of the resin composition to the layer is 10 to 25% ;
A method for producing a wiring pattern having a volume resistivity of less than 30 μΩ · cm.
(IV)前記樹脂組成物を硬化させる硬化工程、
をさらに備える、請求項6に記載の配線パターンの製造方法。
(IV) a curing step of curing the resin composition,
The method for manufacturing a wiring pattern according to claim 6, further comprising:
請求項1〜5のいずれか1項に記載の配線パターンを用いて得られる半導体装置。   A semiconductor device obtained by using the wiring pattern according to claim 1. 請求項1〜5のいずれか1項に記載の配線パターンを用いて得られる電子部品。   An electronic component obtained by using the wiring pattern according to claim 1.
JP2015191506A 2015-09-29 2015-09-29 Wiring pattern and manufacturing method thereof Active JP6651769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015191506A JP6651769B2 (en) 2015-09-29 2015-09-29 Wiring pattern and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015191506A JP6651769B2 (en) 2015-09-29 2015-09-29 Wiring pattern and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2017069328A JP2017069328A (en) 2017-04-06
JP6651769B2 true JP6651769B2 (en) 2020-02-19

Family

ID=58492793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015191506A Active JP6651769B2 (en) 2015-09-29 2015-09-29 Wiring pattern and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6651769B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6381731B1 (en) * 2017-04-25 2018-08-29 株式会社マテリアル・コンセプト Electronic component with copper electrode
TWI736695B (en) * 2017-10-24 2021-08-21 啟耀光電股份有限公司 Electronic device and manufacturing method thereof
JP7136669B2 (en) * 2018-11-22 2022-09-13 日東電工株式会社 METHOD FOR MANUFACTURING CONDUCTIVE FILM
JP7419676B2 (en) * 2019-06-04 2024-01-23 株式会社レゾナック Electronic component manufacturing method and electronic component
JP7487471B2 (en) * 2019-12-13 2024-05-21 株式会社レゾナック Metal paste, conductor, and substrate having through-electrode and method for manufacturing same
JP2022070566A (en) * 2020-10-27 2022-05-13 アオイ電子株式会社 Method of manufacturing circuit board, circuit board, laminate substrate, and support substrate
JP2022070565A (en) * 2020-10-27 2022-05-13 アオイ電子株式会社 Method of manufacturing circuit board, circuit board, laminate substrate, and support substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4687599B2 (en) * 2006-07-26 2011-05-25 住友金属鉱山株式会社 Copper fine powder, method for producing the same, and conductive paste
JP2011096713A (en) * 2009-10-27 2011-05-12 Hitachi Chem Co Ltd Electrically conductive interconnect, circuit board, and semiconductor package
JP2016110690A (en) * 2014-12-01 2016-06-20 大日本印刷株式会社 Conductive substrate

Also Published As

Publication number Publication date
JP2017069328A (en) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6651769B2 (en) Wiring pattern and manufacturing method thereof
JP6911982B2 (en) Semiconductor devices and their manufacturing methods
TWI494337B (en) Epoxy resin composition for circuit board, prepreg, laminate, resin sheet, laminated base material for printed wiring board, printed wiring board and semiconductor device
JP6171280B2 (en) Manufacturing method of semiconductor device
KR101690626B1 (en) Semiconductor device and production method therefor
TW200950632A (en) A multilayered circuit board, insulating sheet, and semiconductor package by use of a multilayered circuit board
US8901716B2 (en) Dielectric film with low coefficient of thermal expansion (CTE) using liquid crystalline resin
TW201925334A (en) Resin composition applied to a circuit substrate and a packaging of semiconductor chip
JP7529613B2 (en) Semiconductor device manufacturing method
KR20140117606A (en) Semiconductor device and production method therefor
JP2017107731A (en) Conductive sheet, method for producing the same, and semiconductor device and electronic component obtained by using the same
JP2020178140A (en) Substrate for semiconductor package and method for manufacturing substrate for semiconductor package
JP2011135034A (en) Semiconductor package and semiconductor device
JP2011162622A (en) Resin composition for printed wiring board, prepreg, laminated board, resin sheet, printed wiring board, and semiconductor device
CN112566997B (en) Adhesive composition and method for manufacturing semiconductor device
JP2017183376A (en) Flexible substrate, flexible circuit board, and method of manufacturing support-less flexible circuit board
TWI633141B (en) Resin sheet
JP2017069257A (en) Method for manufacturing semiconductor device
TW202411382A (en) Laminated film and method for manufacturing semiconductor device
JP2022103270A (en) Method of manufacturing semiconductor device manufacturing member
JP2017157655A (en) Semiconductor device manufacturing method and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R151 Written notification of patent or utility model registration

Ref document number: 6651769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350