JP6618168B2 - Thin film piezoelectric substrate, thin film piezoelectric element, and manufacturing method thereof - Google Patents

Thin film piezoelectric substrate, thin film piezoelectric element, and manufacturing method thereof Download PDF

Info

Publication number
JP6618168B2
JP6618168B2 JP2015026197A JP2015026197A JP6618168B2 JP 6618168 B2 JP6618168 B2 JP 6618168B2 JP 2015026197 A JP2015026197 A JP 2015026197A JP 2015026197 A JP2015026197 A JP 2015026197A JP 6618168 B2 JP6618168 B2 JP 6618168B2
Authority
JP
Japan
Prior art keywords
film
piezoelectric
substrate
thin film
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015026197A
Other languages
Japanese (ja)
Other versions
JP2016149478A (en
Inventor
野口 隆男
隆男 野口
偉 熊
偉 熊
大助 飯塚
大助 飯塚
一志 西山
一志 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Magnetics HK Ltd
Original Assignee
SAE Magnetics HK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Magnetics HK Ltd filed Critical SAE Magnetics HK Ltd
Priority to JP2015026197A priority Critical patent/JP6618168B2/en
Priority to CN201510309380.1A priority patent/CN106206931B/en
Publication of JP2016149478A publication Critical patent/JP2016149478A/en
Application granted granted Critical
Publication of JP6618168B2 publication Critical patent/JP6618168B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、薄膜状の圧電体および電極が形成されている薄膜圧電体基板、薄膜圧電体素子およびその製造方法に関する。 The present invention relates to a thin film-shaped piezoelectric and thin-film piezoelectric substrate on which the electrode is formed, about the thin-film piezoelectric element and its manufacturing how.

ハードディスク装置は、大容量の記録容量を備え、ストレージ装置の中心として広く用いられている。ハードディスク装置は、薄膜磁気ヘッドによってハードディスク(記録媒体)に対するデータの記録再生を行う。その薄膜磁気ヘッドが形成されている部品がヘッドスライダと呼ばれ、ヘッドスライダが先端部に装着されている部品がヘッドジンバルアセンブリ(HGAともいう)である。   A hard disk device has a large recording capacity and is widely used as the center of a storage device. The hard disk device records and reproduces data with respect to a hard disk (recording medium) by a thin film magnetic head. A component on which the thin film magnetic head is formed is called a head slider, and a component on which the head slider is mounted at the tip is a head gimbal assembly (also referred to as HGA).

そして、ハードディスク装置では、記録媒体を回転させながらヘッドスライダをその記録媒体の表面から浮上させることによって、記録媒体に対するデータの記録や再生が行われる。   In the hard disk device, the head slider is floated from the surface of the recording medium while rotating the recording medium, thereby recording and reproducing data on the recording medium.

一方、ハードディスク装置の大容量化に伴う記録媒体の高記録密度化が進展してきたことにより、ボイスコイルモータ(以下「VCM」ともいう)のみの制御では、薄膜磁気ヘッドの正確な位置制御が困難になった。そのため、従来、VCMによる主アクチュエータに加えて、補助的なアクチュエータ(補助アクチュエータ)をHGAに搭載し、その補助アクチュエータによって、VCMでは制御できない微小な位置制御を行う技術が知られている。   On the other hand, since the recording density of recording media has increased with the increase in capacity of hard disk drives, it is difficult to control the position of the thin-film magnetic head accurately using only the voice coil motor (hereinafter also referred to as “VCM”). Became. Therefore, conventionally, a technique is known in which an auxiliary actuator (auxiliary actuator) is mounted on the HGA in addition to the main actuator by VCM, and minute position control that cannot be controlled by VCM is performed by the auxiliary actuator.

主アクチュエータおよび補助アクチュエータによって、薄膜磁気ヘッドの位置制御を行う技術は、2段アクチュエータシステム(デュアルステージシステム)とも呼ばれている。   The technique for controlling the position of the thin film magnetic head by the main actuator and the auxiliary actuator is also called a two-stage actuator system (dual stage system).

2段アクチュエータシステムでは、主アクチュエータが駆動アームを回転させて、ヘッドスライダを記録媒体の特定のトラック上に位置決めする。また、補助アクチュエータが薄膜磁気ヘッドの位置が最適となるようにヘッドスライダの位置を微調整する。   In the two-stage actuator system, the main actuator rotates the drive arm to position the head slider on a specific track of the recording medium. The auxiliary actuator finely adjusts the position of the head slider so that the position of the thin film magnetic head is optimized.

従来、補助アクチュエータとして、薄膜圧電体素子を用いたマイクロアクチュエータが知られている。薄膜圧電体素子は、圧電体とこれを挟むように形成された一対の電極膜とを有し、そのそれぞれが薄膜状に形成されている。   Conventionally, a microactuator using a thin film piezoelectric element is known as an auxiliary actuator. The thin film piezoelectric element has a piezoelectric body and a pair of electrode films formed so as to sandwich the piezoelectric body, and each of them is formed in a thin film shape.

そして、従来、薄膜圧電体素子として、チタン酸ジルコン酸鉛((Pb(Zr,Ti)O)、以下「PZT」ともいう)等の強誘電体からなる薄膜状の圧電体を用いた素子が知られている。 Conventionally, as a thin film piezoelectric element, an element using a thin film piezoelectric body made of a ferroelectric material such as lead zirconate titanate ((Pb (Zr, Ti) O 3 ), hereinafter also referred to as “PZT”). It has been known.

PZTは、ZrとTiの原子%比率が52:48の付近にモルフォトロピック境界(MPB)を有し、これよりもZrの比率が大きい組成になると菱面体晶、小さい組成では正方晶の結晶構造を有することが知られている。PZTは、通常、このMPBにあるときに最も高い圧電特性を示す。   PZT has a morphotropic boundary (MPB) in the vicinity of the atomic percent ratio of Zr and Ti of 52:48. When the composition of Zr is larger than this, the crystal structure is rhombohedral. It is known to have PZT usually exhibits the highest piezoelectric properties when in this MPB.

従来の薄膜圧電体素子では、組成がMPBの近傍にあるPZTを用いたり、菱面体晶構造を有する圧電層と、正方晶構造を有する圧電層とを積層した構造にする(例えば、特許文献1参照)等がなされていた。   In the conventional thin film piezoelectric element, PZT having a composition near MPB is used, or a piezoelectric layer having a rhombohedral structure and a piezoelectric layer having a tetragonal structure are stacked (for example, Patent Document 1). Etc.).

また、正方晶のPZTでは、分極軸であるc軸方向((001)方向)の圧電性が大きいため、(001)方向に配向させて圧電体を形成することが有効である。   In addition, since tetragonal PZT has a large piezoelectricity in the c-axis direction ((001) direction), which is the polarization axis, it is effective to form a piezoelectric body by being oriented in the (001) direction.

しかし、シリコン基板上に正方晶のPZTからなる圧電体を形成すると、(001)方向に配向された結晶と、(100)方向に配向された結晶とが混在したドメイン構造が形成されやすいという課題があった。そこで、従来、この課題がシリコン基板による引っ張り応力に起因している点に着目し、PZTに近い熱膨張率を備えた酸化物層を含む下地層によって、圧電体に加わる引っ張り応力を吸収しようとする考え方があった(例えば、特許文献2参照)。   However, when a piezoelectric body made of tetragonal PZT is formed on a silicon substrate, it is easy to form a domain structure in which crystals oriented in the (001) direction and crystals oriented in the (100) direction are mixed. was there. Therefore, in the past, focusing on the fact that this problem is caused by the tensile stress caused by the silicon substrate, an attempt is made to absorb the tensile stress applied to the piezoelectric body by the base layer including an oxide layer having a thermal expansion coefficient close to that of PZT. There was a way of thinking (see, for example, Patent Document 2).

一方、菱面体晶のPZTでは、分極軸が(111)方向であるため、(111)方向に配向させて圧電体を形成することが有効である。この点に関し、基板上に形成された(111)配向のPt膜の上に(111)配向の菱面体晶のPZT薄膜を形成することで、基板との圧縮応力を抑えながらPZT薄膜のZ結晶面である(222)面の面間隔を本来の面間隔よりも大きくすることが開示されている(例えば、特許文献3参照)。   On the other hand, in rhombohedral PZT, since the polarization axis is in the (111) direction, it is effective to form the piezoelectric body by being oriented in the (111) direction. In this regard, by forming a (111) -oriented rhombohedral PZT thin film on a (111) -oriented Pt film formed on the substrate, the Z crystal of the PZT thin film can be suppressed while suppressing compressive stress with the substrate. It is disclosed that the surface interval of the (222) surface, which is a surface, is made larger than the original surface interval (see, for example, Patent Document 3).

さらにまた、キュリー点以上の高温で結晶化させると、PZTの結晶が歪み、十分な圧電特性が得られないという課題があった。これを解決するため、周期表のIIA族元素を添加して焼成することで、菱面体晶でありながら格子定数a,cについて、c>aであり、圧電特性の優れたPZTが得られることも開示されていた(例えば、特許文献4参照)。   Furthermore, when crystallized at a high temperature above the Curie point, there is a problem that the PZT crystal is distorted and sufficient piezoelectric characteristics cannot be obtained. In order to solve this, by adding the IIA group element of the periodic table and firing, PZT having excellent piezoelectric characteristics is obtained with c> a for the lattice constants a and c while being rhombohedral. Has also been disclosed (see, for example, Patent Document 4).

特開2013−258395号公報JP 2013-258395 A 特開2002−29894号公報JP 2002-29894 A 特開2004−260994号公報JP 2004-260994 A 特開2003−133604号公報JP 2003-133604 A

ところで、PZTからなる圧電体は、できるだけ広い範囲の印加電圧に対して圧電特性が安定し、できるだけ広い範囲の印加電圧に対して直線性の優れた動作を行うことが望ましい。   By the way, it is desirable that a piezoelectric body made of PZT has stable piezoelectric characteristics with respect to an applied voltage as wide as possible and performs an operation with excellent linearity with respect to an applied voltage as wide as possible.

しかし、上記特許文献1〜4に開示されているように、従来、薄膜圧電体素子について、その圧電体の圧電特性が向上するように、様々な工夫が施されていたものの、従来技術では、安定した圧電特性が得られる印加電圧の範囲は改善されていなかった。そのため、PZTからなる圧電体について、安定した圧電特性が得られる印加電圧の範囲がより広くなるような改善が求められていた。   However, as disclosed in the above Patent Documents 1 to 4, conventionally, although various devices have been applied to the thin film piezoelectric element so as to improve the piezoelectric characteristics of the piezoelectric body, The range of applied voltage that provides stable piezoelectric characteristics has not been improved. For this reason, there has been a demand for an improvement in which the range of applied voltage in which a stable piezoelectric characteristic can be obtained is wider for a piezoelectric body made of PZT.

そこで、本発明は、上記課題を解決するためになされたもので、薄膜圧電体基板、薄膜圧電体素子およびその製造方法において、より広範囲の印加電圧に対して安定した圧電特性が得られ、できるだけ広い範囲の印加電圧に対して直線性の優れた動作が行われるようにすることを目的とする。 Accordingly, the present invention has been made to solve the above-described problems. In the thin film piezoelectric substrate, the thin film piezoelectric element, and the manufacturing method thereof, stable piezoelectric characteristics can be obtained with respect to a wider range of applied voltages, and as much as possible. An object is to perform an operation with excellent linearity with respect to a wide range of applied voltages.

上記課題を解決するため、本発明は、下部電極膜、圧電体膜および上部電極膜が順に積層された積層膜が成膜用基板の表面に形成されている薄膜圧電体基板であって、圧電体膜における上部電極膜側の上面が凸部と凹部を有する凹凸面であって、その凸部がその凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつその凹部がその中心面よりも凹状に窪んだその凸部に続く湾曲面であり、その凹凸面上に上部電極膜が形成され、圧電体膜は、一般式Pb(Zr,Ti(1−x))Oで表されるチタン酸ジルコン酸鉛からなり、xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、
圧電体膜が引っ張り応力を有し、積層膜は、上部電極膜上に積層された応力均衡化膜を更に有し、その応力均衡化膜は、下部電極膜、圧電体膜および上部電極膜が上部電極膜から下部電極膜に向かう方向に凸状に反る素子応力を打ち消し得る内部応力を備え、その素子応力とその内部応力との均衡が確保されるように、上部電極膜上に形成され、上部電極膜は、凹凸面側の下面から応力均衡化膜側の上面までの少なくとも一部が凹部に入り込む程度の膜厚を有し、上部電極膜の応力均衡化膜側の上面が圧電体膜の凹凸面に応じた凹凸面であり、上部電極膜の上面に応力均衡化膜が形成されている薄膜圧電体基板を特徴とする。
dv>0.02x+0.398
In order to solve the above problems, the present invention provides a thin film piezoelectric substrate in which a laminated film in which a lower electrode film, a piezoelectric film, and an upper electrode film are sequentially laminated is formed on a surface of a film-forming substrate, The upper surface of the body electrode on the upper electrode film side is a concavo-convex surface having a convex portion and a concave portion, and the convex portion is a curved surface protruding in a convex shape from the center surface in the height direction of the concavo-convex surface, and The concave portion is a curved surface that follows the convex portion that is recessed more concavely than the center surface, and an upper electrode film is formed on the concave and convex surface. The piezoelectric film has a general formula Pb (Zr x , Ti (1-x ) ) The following lattice of lead zirconate titanate represented by O 3 , satisfying the condition of 0.53 <x <0.70 for x, and the lattice constant dv (unit: nm) in the surface vertical direction It conforms to the constant conditions, and (100) plane orientation in the direction perpendicular to the surface. It is formed by,
The piezoelectric film has a tensile stress, the laminated film further includes a stress balancing film laminated on the upper electrode film, and the stress balancing film includes the lower electrode film, the piezoelectric film, and the upper electrode film. It is formed on the upper electrode film so as to have an internal stress that can cancel the element stress that warps in a convex shape in the direction from the upper electrode film to the lower electrode film, and to ensure a balance between the element stress and the internal stress. The upper electrode film has such a thickness that at least a part from the lower surface on the uneven surface side to the upper surface on the stress balancing film side enters the recess, and the upper surface on the stress balancing film side of the upper electrode film is a piezoelectric body. The thin film piezoelectric substrate is characterized by an uneven surface corresponding to the uneven surface of the film and having a stress balancing film formed on the upper surface of the upper electrode film .
dv> 0.02x + 0.398

また、本発明は、下部電極膜、圧電体膜および上部電極膜が順に積層された積層膜が成膜用基板の表面に形成されている薄膜圧電体基板であって、圧電体膜における上部電極膜側の上面が凸部と凹部を有する凹凸面であって、その凸部がその凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつその凹部がその中心面よりも凹状に窪んだその凸部に続く湾曲面であり、その凹凸面上に上部電極膜が形成され、圧電体膜は、一般式Pb(Zr ,Ti (1−x) )O で表されるチタン酸ジルコン酸鉛からなり、xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、
圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、圧電体膜の凹凸面に形成されている上部密着膜を更に有し、その上部密着膜は、凹凸面側の下面から上部電極膜側の上面までの少なくとも半分の部分が凹部に入り込む程度の膜厚を有する薄膜圧電体基板を提供する。
dv>0.02x+0.398
The present invention also provides a thin film piezoelectric substrate in which a laminated film in which a lower electrode film, a piezoelectric film, and an upper electrode film are laminated in order is formed on the surface of the film-forming substrate, the upper electrode in the piezoelectric film The upper surface on the film side is a concavo-convex surface having a convex portion and a concave portion, and the convex portion is a curved surface that protrudes more convexly than the central surface in the height direction of the concavo-convex surface, and the concave portion is the central surface. a curved surface following the projection portion which is recessed in a concave than, the upper electrode film is formed on its uneven surface, the piezoelectric film, the general formula Pb (Zr x, Ti (1 -x)) O 3 It is composed of lead zirconate titanate represented by x, satisfying the condition of 0.53 <x <0.70 for x, and satisfying the following lattice constant condition concerning the lattice constant dv (unit: nm) in the surface vertical direction. Furthermore, it is formed by (100) plane orientation in the surface vertical direction
The piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, has a rhombohedral crystal structure, and is formed on an uneven surface of the piezoelectric film. The upper adhesive film provides a thin film piezoelectric substrate having a film thickness that allows at least half of the portion from the lower surface on the uneven surface side to the upper surface on the upper electrode film side to enter the recess.
dv> 0.02x + 0.398

さらに、上記薄膜圧電体基板の場合、圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、圧電体膜の凹凸面に形成されている上部密着膜を更に有し、その上部密着膜は、凹凸面側の下面から上部電極膜側の上面までの少なくとも半分の部分が凹部に入り込む程度の膜厚を有することが好ましい。 Further, in the case of the thin film piezoelectric substrate, the piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, and has a rhombohedral crystal structure. It further has an upper adhesive film formed on the uneven surface, and the upper adhesive film has such a thickness that at least half part from the lower surface on the uneven surface side to the upper surface on the upper electrode film side enters the recess. Is preferred.

上記薄膜圧電体基板の場合、圧電体膜は、抗電界が20Vよりも大きいことが好ましい。 In the case of the thin film piezoelectric substrate, the piezoelectric film preferably has a coercive electric field larger than 20V .

そして、本発明は、下部電極膜、圧電体膜および上部電極膜が順に積層され、かつ複数の素子部が形成されている積層膜が成膜用基板の表面に形成されている薄膜圧電体基板から成膜用基板が除去された後の各素子部を用いて製造されている薄膜圧電体素子であって、圧電体膜における上部電極膜側の上面が凸部と凹部を有する凹凸面であって、その凸部がその凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつその凹部がその中心面よりも凹状に窪んだその凸部に続く湾曲面であり、その凹凸面上に上部電極膜が形成され、圧電体膜は、一般式Pb(Zr,Ti(1−x))Oで表されるチタン酸ジルコン酸鉛からなり、xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、素子部が上部電極膜に接続されている上部端子電極と、下部電極膜に接続されている下部端子電極とを有し
圧電体膜が引っ張り応力を有し、積層膜は、上部電極膜上に積層された応力均衡化膜を更に有し、その応力均衡化膜は、下部電極膜、圧電体膜および上部電極膜が上部電極膜から下部電極膜に向かう方向に凸状に反る素子応力を打ち消し得る内部応力を備え、その素子応力とその内部応力との均衡が確保されるように、上部電極膜上に形成され、上部電極膜は、凹凸面側の下面から応力均衡化膜側の上面までの少なくとも一部が凹部に入り込む程度の膜厚を有し、上部電極膜の応力均衡化膜側の上面が圧電体膜の凹凸面に応じた凹凸面であり、上部電極膜の上面に応力均衡化膜が形成されている薄膜圧電体素子を提供する。
dv>0.02x+0.398
The present invention provides a thin film piezoelectric substrate in which a lower electrode film, a piezoelectric film, and an upper electrode film are sequentially laminated, and a laminated film in which a plurality of element portions are formed is formed on the surface of the film formation substrate. The thin film piezoelectric element is manufactured using each element portion after the film-forming substrate is removed from the upper surface of the piezoelectric film on the upper electrode film side. The upper surface of the piezoelectric film is an uneven surface having a convex portion and a concave portion. The convex portion is a curved surface that protrudes in a convex shape from the center surface in the height direction of the concave and convex surface, and the concave portion is a curved surface that follows the convex portion that is concaved from the central surface. The upper electrode film is formed on the concavo-convex surface, and the piezoelectric film is made of lead zirconate titanate represented by the general formula Pb (Zr x , Ti (1-x) ) O 3. Satisfying the condition of .53 <x <0.70 and the lattice constant dv ( The upper terminal electrode in which the element portion is connected to the upper electrode film and the lower electrode film are formed by aligning the (100) plane in the direction perpendicular to the surface and conforming to the following lattice constant conditions for nm) and a lower terminal electrode connected,
The piezoelectric film has a tensile stress, the laminated film further includes a stress balancing film laminated on the upper electrode film, and the stress balancing film includes the lower electrode film, the piezoelectric film, and the upper electrode film. It is formed on the upper electrode film so as to have an internal stress that can cancel the element stress that warps in a convex shape in the direction from the upper electrode film to the lower electrode film, and to ensure a balance between the element stress and the internal stress. The upper electrode film has such a thickness that at least a part from the lower surface on the uneven surface side to the upper surface on the stress balancing film side enters the recess, and the upper surface on the stress balancing film side of the upper electrode film is a piezoelectric body. a concave-convex surface corresponding to the uneven surface of the film, to provide a thin-film piezoelectric element stress balancing layer on the upper surface of the upper electrode film is formed.
dv> 0.02x + 0.398

また、本発明は、下部電極膜、圧電体膜および上部電極膜が順に積層され、かつ複数の素子部が形成されている積層膜が成膜用基板の表面に形成されている薄膜圧電体基板から成膜用基板が除去された後の各素子部を用いて製造されている薄膜圧電体素子であって、圧電体膜における上部電極膜側の上面が凸部と凹部を有する凹凸面であって、その凸部がその凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつその凹部がその中心面よりも凹状に窪んだその凸部に続く湾曲面であり、その凹凸面上に上部電極膜が形成され、圧電体膜は、一般式Pb(ZrFurther, the present invention provides a thin film piezoelectric substrate in which a lower electrode film, a piezoelectric film, and an upper electrode film are sequentially stacked, and a multilayer film in which a plurality of element portions are formed is formed on the surface of the film formation substrate. The thin film piezoelectric element is manufactured using each element portion after the film-forming substrate is removed from the upper surface of the piezoelectric film on the upper electrode film side. The upper surface of the piezoelectric film is an uneven surface having a convex portion and a concave portion. The convex portion is a curved surface that protrudes in a convex shape from the center surface in the height direction of the concave and convex surface, and the concave portion is a curved surface that follows the convex portion that is concaved from the central surface. The upper electrode film is formed on the uneven surface, and the piezoelectric film has a general formula Pb (Zr x ,Ti, Ti (1−x)(1-x) )O) O 3 で表されるチタン酸ジルコン酸鉛からなり、xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、素子部が上部電極膜に接続されている上部端子電極と、下部電極膜に接続されている下部端子電極とを有し、And x satisfying the condition of 0.53 <x <0.70 for x and satisfying the following lattice constant conditions regarding the lattice constant dv (unit: nm) in the surface vertical direction And an upper terminal electrode connected to the upper electrode film and a lower terminal electrode connected to the lower electrode film.
圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、圧電体膜の凹凸面に形成されている上部密着膜を更に有し、その上部密着膜は、凹凸面側の下面から上部電極膜側の上面までの少なくとも半分の部分が凹部に入り込む程度の膜厚を有する薄膜圧電体素子を提供する。The piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, has a rhombohedral crystal structure, and is formed on an uneven surface of the piezoelectric film. The upper adhesive film provides a thin film piezoelectric element having a film thickness that allows at least half of the surface from the lower surface on the uneven surface side to the upper surface on the upper electrode film side to enter the recess.
dv>0.02x+0.398dv> 0.02x + 0.398

また、上記薄膜圧電体素子の場合、圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、圧電体膜の凹凸面に形成されている上部密着膜を更に有し、その上部密着膜は、凹凸面側の下面から上部電極膜側の上面までの少なくとも半分の部分が凹部に入り込む程度の膜厚を有することが好ましい。 In the case of the thin film piezoelectric element, the piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, and has a rhombohedral crystal structure. It further has an upper adhesive film formed on the uneven surface, and the upper adhesive film has such a thickness that at least half part from the lower surface on the uneven surface side to the upper surface on the upper electrode film side enters the recess. Is preferred.

上記薄膜圧電体素子の場合、圧電体膜は、抗電界が20Vよりも大きいことが好ましい。 In the case of the thin film piezoelectric element, the piezoelectric film preferably has a coercive electric field larger than 20V .

そして、本発明は、下部電極膜、圧電体膜および上部電極膜が順に積層された積層膜が複数の成膜用基板の表面に形成される積層膜形成工程と、積層膜に対するエッチングを行うことによって、その積層膜に複数の素子部を形成する素子部形成工程と、その各素子部における下部電極膜、上部電極膜にそれぞれ下部端子電極、上部端子電極を形成する電極形成工程とを有し、積層膜形成工程は、複数の成膜用基板を対象として、X線回折法による(002)面の回折強度ピークの回折角を測定する測定工程を有し、複数の成膜用基板のうち、測定工程によって得られた回折角に基づき求められた表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合する格子定数条件適合基板を用いて薄膜圧電体素子を製造する薄膜圧電体素子の製造方法を提供する。
dv>0.02x+0.398
And this invention performs the etching with respect to the laminated film formation process in which the laminated film in which the lower electrode film, the piezoelectric film, and the upper electrode film were laminated in order is formed on the surface of a plurality of deposition substrates, and the laminated film An element portion forming step for forming a plurality of element portions in the laminated film, and an electrode forming step for forming a lower terminal electrode and an upper terminal electrode on the lower electrode film and the upper electrode film in each element portion, respectively. The laminated film forming step includes a measuring step of measuring a diffraction angle of a diffraction intensity peak on the (002) plane by an X-ray diffraction method for a plurality of film forming substrates, and among the plurality of film forming substrates, A thin film piezoelectric element is manufactured using a lattice constant condition-compatible substrate that meets the following lattice constant condition relating to the lattice constant dv (unit: nm) in the surface vertical direction obtained based on the diffraction angle obtained by the measurement process. Thin film To provide a method of manufacturing a conductor element.
dv> 0.02x + 0.398

上記製造方法では、基板の表面に絶縁膜が形成されている絶縁基板を製造する絶縁基板製造工程と、絶縁膜と上部電極膜とが対向するように、成膜用基板と絶縁基板とを積層する基板積層工程と、その基板積層工程によって積層された積層基板のうちの絶縁基板または成膜用基板のいずれか一方を除去する基板除去工程とを更に有し、その基板除去工程の実行後に素子部形成工程を実行することが好ましい。   In the above manufacturing method, an insulating substrate manufacturing process for manufacturing an insulating substrate having an insulating film formed on the surface of the substrate, and a deposition substrate and an insulating substrate are laminated so that the insulating film and the upper electrode film face each other. And a substrate removal step of removing either the insulating substrate or the film-forming substrate from among the laminated substrates laminated by the substrate lamination step, and the element after the substrate removal step is executed. It is preferable to perform a part formation process.

以上詳述したように、本発明によれば、薄膜圧電体基板、薄膜圧電体素子およびその製造方法において、より広範囲の印加電圧に対して安定した圧電特性が得られ、できるだけ広い範囲の印加電圧に対して直線性の優れた動作を行うようにすることができる。 As described above in detail, according to the present invention, the thin film piezoelectric substrate, Te thin film piezoelectric element and its manufacturing method odor, more stable piezoelectric characteristic is obtained over a wide range of applied voltage, applied as wide a range as possible An operation having excellent linearity with respect to the voltage can be performed.

(a)は薄膜圧電体基板の全体を示す斜視図、(b)は素子部形成後の薄膜圧電体基板の表面を拡大した平面図である。(A) is a perspective view showing the whole thin film piezoelectric substrate, (b) is an enlarged plan view of the surface of the thin film piezoelectric substrate after the element portion is formed. 図1(b)の2−2線断面図である。FIG. 2 is a sectional view taken along line 2-2 of FIG. 素子部が形成された後の第1の表面の要部を拡大した平面図である。It is the top view to which the principal part of the 1st surface after an element part was formed was expanded. 図3の4−4線断面図である。FIG. 4 is a cross-sectional view taken along line 4-4 of FIG. 図18の5−5線断面図である。FIG. 5 is a sectional view taken along line 5-5 of FIG. 薄膜圧電体素子のうちの圧電体膜から応力均衡化膜までの部分を拡大した断面図である。It is sectional drawing to which the part from the piezoelectric film of a thin film piezoelectric element to a stress balance film was expanded. 同じく圧電体膜を拡大した断面図である。It is the sectional drawing which expanded the piezoelectric material film similarly. 図6の要部を拡大した断面図である。It is sectional drawing to which the principal part of FIG. 6 was expanded. 本発明の実施の形態に係る薄膜圧電体素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the thin film piezoelectric element which concerns on embodiment of this invention. 図9の後続の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing step subsequent to FIG. 9. 図10の後続の製造工程を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing step subsequent to FIG. 10. (a)は図11の後続の製造工程を示す断面図、(b)は(a)の後続の製造工程を示す断面図である。(A) is sectional drawing which shows the subsequent manufacturing process of FIG. 11, (b) is sectional drawing which shows the subsequent manufacturing process of (a). (a)は図12(b)の後続の製造工程を示す断面図、(b)は(a)の後続の製造工程を示す断面図である。(A) is sectional drawing which shows the subsequent manufacturing process of FIG.12 (b), (b) is sectional drawing which shows the subsequent manufacturing process of (a). (a)は8枚の薄膜圧電体基板に関してXRDによって求めた回折強度ピークの回折角と、抗電界(負側)との対応関係を示すグラフ、(b)は格子定数dvの抗電界が大きくなるときの閾値と、格子定数条件におけるxとの対応関係を示すグラフである。(A) is a graph showing the correspondence between the diffraction angle of the diffraction intensity peak obtained by XRD and the coercive electric field (negative side) for eight thin film piezoelectric substrates, and (b) shows a large coercive electric field with a lattice constant dv. It is a graph which shows the correspondence of the threshold value when becoming and x in lattice constant conditions. 本発明に関連するHGAの全体を表側からみた斜視図である。It is the perspective view which looked at the whole HGA relevant to this invention from the front side. 図15のHGAの要部を表側からみた斜視図である。It is the perspective view which looked at the principal part of HGA of FIG. 15 from the front side. 図15のHGAを構成するサスペンションの要部を表側からみた斜視図である。It is the perspective view which looked at the principal part of the suspension which comprises HGA of FIG. 15 from the front side. フレクシャの薄膜圧電体素子が固着されている部分を拡大して示した斜視図である。It is the perspective view which expanded and showed the part to which the thin film piezoelectric element of a flexure was fixed. 本発明に関連するHGAを備えたハードディスク装置を示す斜視図である。It is a perspective view which shows the hard disk drive provided with HGA relevant to this invention. 本発明に関連するインクジェットヘッドの概略の構成を示した断面図である。1 is a cross-sectional view illustrating a schematic configuration of an inkjet head related to the present invention. 本発明に関連する可変焦点レンズの概略の構成を示した平面図である。It is the top view which showed the structure of the outline of the variable focus lens relevant to this invention. 図21の22−22線断面図である。FIG. 22 is a cross-sectional view taken along line 22-22 of FIG. 変形例にかかる可変焦点レンズの概略の構成を示した断面図である。It is sectional drawing which showed the structure of the outline of the variable focus lens concerning a modification. 本発明に関連する脈波センサの概略の構成を示した断面図である。It is sectional drawing which showed the structure of the outline of the pulse wave sensor relevant to this invention.

以下、本発明の実施の形態について図面を参照しつつ説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。   Embodiments of the present invention will be described below with reference to the drawings. In addition, the same code | symbol is used for the same element and the overlapping description is abbreviate | omitted.

(薄膜圧電体基板の構造)
まず、図1〜図4を参照して本発明の実施の形態に係る薄膜圧電体基板1の構造について説明する。
(Structure of thin film piezoelectric substrate)
First, the structure of the thin film piezoelectric substrate 1 according to the embodiment of the present invention will be described with reference to FIGS.

ここで、図1の(a)は、薄膜圧電体基板1の全体を示す斜視図、(b)は、素子部10が形成された後の薄膜圧電体基板1の表面を拡大した平面図である。図2は図1(b)の2−2線断面図、図3は素子部10が形成された後の第1の表面1aの要部を拡大した平面図、図4は図3の4−4線断面図である。   1A is a perspective view showing the entire thin film piezoelectric substrate 1, and FIG. 1B is an enlarged plan view of the surface of the thin film piezoelectric substrate 1 after the element portion 10 is formed. is there. 2 is a cross-sectional view taken along line 2-2 of FIG. 1B, FIG. 3 is an enlarged plan view of the main part of the first surface 1a after the element portion 10 is formed, and FIG. It is a 4-line sectional view.

薄膜圧電体基板1は本発明の実施の形態に係る薄膜圧電体基板であって、成膜用基板としてのシリコンウェハ2を用いて構成されている。薄膜圧電体基板1は、図1(a)に示すように、シリコンウェハ2の第1の表面1a(第1の表面1aの裏面側が第2の表面1b)に積層膜3が形成されている。本発明の実施の形態に係る薄膜圧電体基板1には、積層膜3に後述する複数の素子部10が形成されていない場合(図1(a))と、複数の素子部10が形成されている場合(図1(b))とが含まれている。   A thin film piezoelectric substrate 1 is a thin film piezoelectric substrate according to an embodiment of the present invention, and is configured using a silicon wafer 2 as a film forming substrate. As shown in FIG. 1A, the thin film piezoelectric substrate 1 has a laminated film 3 formed on the first surface 1a of the silicon wafer 2 (the back surface side of the first surface 1a is the second surface 1b). . In the thin film piezoelectric substrate 1 according to the embodiment of the present invention, a plurality of element portions 10 are formed when a plurality of element portions 10 to be described later are not formed in the laminated film 3 (FIG. 1A). (FIG. 1B).

積層膜3は、図2に示すように、後述する下地膜15、下部電極膜17、下部密着膜16a、圧電体膜13、上部密着膜16b、上部電極膜27および応力均衡化膜14を含む複数の薄膜が積層された積層構造を有している。なお、図2に示す積層膜3は応力均衡化膜14を有しているが、積層膜3は応力均衡化膜14を有していなくてもよい。   As shown in FIG. 2, the laminated film 3 includes a base film 15, a lower electrode film 17, a lower adhesion film 16 a, a piezoelectric film 13, an upper adhesion film 16 b, an upper electrode film 27 and a stress balancing film 14 which will be described later. It has a laminated structure in which a plurality of thin films are laminated. 2 includes the stress balancing film 14, the stacked film 3 may not include the stress balancing film 14.

積層膜3には、図1(b)に示すように、複数の素子部10を形成することができる。複数の素子部10は間隙部11を介して互いに隔てられていて、縦方向および横方向に規則正しく並べられている。各素子部10によって、後述する薄膜圧電体素子12bが形成される。   A plurality of element portions 10 can be formed in the laminated film 3 as shown in FIG. The plurality of element portions 10 are separated from each other via a gap portion 11, and are regularly arranged in the vertical direction and the horizontal direction. Each element unit 10 forms a thin film piezoelectric element 12b described later.

各素子部10は、図3に示すように平面視概ね矩形状に形成されている。各素子部10の長手方向一端側に下部端子電極19a、上部端子電極19bおよびコンタクトホール21が形成されている。コンタクトホール21は、図4に示すように、上部密着膜16b、圧電体膜13および下部密着膜16aを貫通して下部電極膜17の表面にまで達する穴部であって、その内側に下部端子電極19aが形成されている。下部端子電極19aの底部が下部電極膜17の表面上に直に接続されている。上部端子電極19bは、応力均衡化膜14の貫通穴14aの内側に配置されていて、上部電極膜27の表面上に直に形成されている。なお、図示はしないが、上部端子電極19bの上にはポリイミド等からなる絶縁膜が素子部10を覆うように形成されていてもよい。その場合、その絶縁膜に貫通孔を形成することで、下部電極膜17と下部端子電極19a、上部電極膜27と上部端子電極19bをそれぞれ接触させることができる。   As shown in FIG. 3, each element portion 10 is formed in a generally rectangular shape in plan view. A lower terminal electrode 19a, an upper terminal electrode 19b, and a contact hole 21 are formed on one end side of each element portion 10 in the longitudinal direction. As shown in FIG. 4, the contact hole 21 is a hole that reaches the surface of the lower electrode film 17 through the upper adhesive film 16b, the piezoelectric film 13 and the lower adhesive film 16a, and has a lower terminal inside the hole. An electrode 19a is formed. The bottom of the lower terminal electrode 19a is directly connected on the surface of the lower electrode film 17. The upper terminal electrode 19 b is disposed inside the through hole 14 a of the stress balancing film 14 and is formed directly on the surface of the upper electrode film 27. Although not shown, an insulating film made of polyimide or the like may be formed on the upper terminal electrode 19b so as to cover the element portion 10. In that case, by forming through holes in the insulating film, the lower electrode film 17 and the lower terminal electrode 19a, and the upper electrode film 27 and the upper terminal electrode 19b can be brought into contact with each other.

(薄膜圧電体素子の構造)
続いて、薄膜圧電体素子の構造について、図5〜図8を参照して説明する。ここで、図5は、後述するフレクシャ106の薄膜圧電体素子12bが固着されている部分を拡大して示した図18の5−5線断面図である。図6は、フレクシャ106に固着されている薄膜圧電体素子12bのうちの後述する圧電体膜13から応力均衡化膜14までの部分を拡大した断面図、図7は、同じく圧電体膜13を拡大した断面図、図8は図6の要部を拡大した断面図である。なお、図6、図7、図8は、図示の都合上、各膜の凹凸が強調して記載されている。
(Structure of thin film piezoelectric element)
Next, the structure of the thin film piezoelectric element will be described with reference to FIGS. Here, FIG. 5 is a cross-sectional view taken along line 5-5 of FIG. 18 showing an enlarged portion where a thin film piezoelectric element 12b of a flexure 106 described later is fixed. FIG. 6 is an enlarged cross-sectional view of a portion from a piezoelectric film 13 (described later) to a stress balancing film 14 in the thin film piezoelectric element 12b fixed to the flexure 106, and FIG. FIG. 8 is an enlarged cross-sectional view, and FIG. 8 is an enlarged cross-sectional view of the main part of FIG. 6, 7, and 8 are illustrated with emphasis on the unevenness of each film for the convenience of illustration.

薄膜圧電体素子12b(薄膜圧電体素子12aも同様)は、後述するHGA101のフレクシャ106に固着されている。薄膜圧電体素子12bは、前述した薄膜圧電体基板1(複数の素子部10が形成されている薄膜圧電体基板1)を用いて製造されている。薄膜圧電体基板1からシリコンウェハ2が除去された後の各素子部10を用いることによって、薄膜圧電体素子12b、12aが形成されている。   The thin film piezoelectric element 12b (the same applies to the thin film piezoelectric element 12a) is fixed to a flexure 106 of the HGA 101 described later. The thin film piezoelectric element 12b is manufactured using the above-described thin film piezoelectric substrate 1 (thin film piezoelectric substrate 1 on which a plurality of element portions 10 are formed). By using each element portion 10 after the silicon wafer 2 is removed from the thin film piezoelectric substrate 1, thin film piezoelectric elements 12b and 12a are formed.

そして、図5に示すように、薄膜圧電体素子12b(薄膜圧電体素子12aも同様)は、下地膜15と、下部電極膜17と、下部密着膜16aと、圧電体膜13と、上部密着膜16bと、上部電極膜27および応力均衡化膜14とを有し、これらが順に積層されている積層構造を有している。薄膜圧電体素子12bは、後述する素子応力F12と内部応力F14との均衡が確保されるように、応力均衡化膜14が上部電極膜27上に形成されている。薄膜圧電体素子12b、12aは図示しないエポキシ樹脂を用いて後述するベース絶縁層5の表面に固着されている。なお、図5の薄膜圧電体素子12bでは、好ましい実施の形態として、応力均衡化膜14が形成されているが、薄膜圧電体素子12bは応力均衡化膜14が形成されていなくてもよい。   As shown in FIG. 5, the thin film piezoelectric element 12b (the same applies to the thin film piezoelectric element 12a) includes the base film 15, the lower electrode film 17, the lower adhesion film 16a, the piezoelectric film 13, and the upper adhesion. The film 16b, the upper electrode film 27, and the stress balancing film 14 are included and have a stacked structure in which these are stacked in order. In the thin film piezoelectric element 12b, the stress balancing film 14 is formed on the upper electrode film 27 so that a balance between an element stress F12 and an internal stress F14, which will be described later, is ensured. The thin film piezoelectric elements 12b and 12a are fixed to the surface of the base insulating layer 5 described later using an epoxy resin (not shown). In the thin film piezoelectric element 12b of FIG. 5, the stress balancing film 14 is formed as a preferred embodiment, but the thin film piezoelectric element 12b may not have the stress balancing film 14 formed thereon.

なお、本願発明における「上部」および「下部」は、必ずしも薄膜圧電体素子がベース絶縁層5上に固着されている状態の上側、下側を示すものではない。これらは、圧電体膜13を挟んで対向する2つの電極膜などを区別するために用いた便宜上の用語である。実際の製品では、上部電極膜27および上部密着膜16bが下側に配置され、下部電極膜17および下部密着膜16aが上側に配置されていることもある。   The “upper part” and “lower part” in the present invention do not necessarily indicate the upper side and the lower side of the state in which the thin film piezoelectric element is fixed on the base insulating layer 5. These are terms for convenience used to distinguish between two electrode films facing each other across the piezoelectric film 13. In an actual product, the upper electrode film 27 and the upper adhesion film 16b may be disposed on the lower side, and the lower electrode film 17 and the lower adhesion film 16a may be disposed on the upper side.

圧電体膜13は、一般式Pb(Zr,Ti(1−x))Oで表されるチタン酸ジルコン酸鉛(以下「PZT」ともいう)からなる圧電材料を用いて薄膜状に形成されている。圧電体膜13は、エピタキシャル成長によって形成され、厚さが1μm〜5μm程度に形成されている。圧電体膜13は3μmよりも大きい膜厚を有していることが好ましく、菱面体晶の結晶構造を有している。菱面体晶では、結晶格子のa軸,b軸,c軸それぞれの格子定数が等しい。本発明に係る圧電体膜13は、このような菱面体晶の結晶構造を有しながら、膜表面に垂直な方向の格子定数dvが後述する格子定数条件に適合している。また、圧電体膜13は5MPaから50MPa(好ましくは5MPaから20MPa)程度の引っ張り応力を有している。 The piezoelectric film 13 is formed in a thin film shape using a piezoelectric material made of lead zirconate titanate (hereinafter also referred to as “PZT”) represented by the general formula Pb (Zr x , Ti (1-x) ) O 3. Has been. The piezoelectric film 13 is formed by epitaxial growth and has a thickness of about 1 μm to 5 μm. The piezoelectric film 13 preferably has a film thickness larger than 3 μm and has a rhombohedral crystal structure. In rhombohedral crystals, the lattice constants of the a-axis, b-axis, and c-axis of the crystal lattice are equal. While the piezoelectric film 13 according to the present invention has such a rhombohedral crystal structure, the lattice constant dv in the direction perpendicular to the film surface meets the lattice constant condition described later. The piezoelectric film 13 has a tensile stress of about 5 MPa to 50 MPa (preferably 5 MPa to 20 MPa).

本実施の形態にかかる圧電体膜13は、上記一般式の"x"(xはPZTにおけるZrの原子%比率で、本実施の形態において「Zr組成率」ともいう)について、0.53<x<0.70の条件に適合している。また、圧電体膜13は、その表面垂直方向に(100)面方向に配向することによって形成されている。さらに、圧電体膜13は、上記Zr組成率xが0.55の場合において、後述するピーク条件に適合し、上記Zr組成率xが0.55とは異なる場合において、後述する格子定数条件に適合している。   The piezoelectric film 13 according to the present embodiment has 0.53 <in the general formula “x” (x is an atomic percentage of Zr in PZT and is also referred to as “Zr composition ratio” in the present embodiment). It meets the condition of x <0.70. The piezoelectric film 13 is formed by being oriented in the (100) plane direction perpendicular to the surface thereof. Furthermore, when the Zr composition ratio x is 0.55, the piezoelectric film 13 conforms to a peak condition described later, and when the Zr composition ratio x is different from 0.55, the piezoelectric film 13 satisfies the lattice constant condition described later. It fits.

そして、本実施の形態において、圧電体膜13は、図6、図7に示すように、上部電極膜27側の表面(上面ともいう)が凹凸面13Aである。凹凸面13Aは、ともに湾曲している複数の凸部13aおよび凹部13bを有している。凹凸面13Aは各凸部13aと凹部13bが凹凸面13Aに沿って交互に配置され、断面形状が波形になっている。各凸部13aと凹部13bとは、緩やかに傾斜した湾曲面であるが、本実施の形態において、凹凸面13Aの高さ方向の中心面13Lよりも外側の凸状に張り出す部分が凸部13a、中心面13Lよりも凹状に窪んだ凸部13aに続く内側の部分が凹部13bである。   In the present embodiment, as shown in FIGS. 6 and 7, the piezoelectric film 13 has an uneven surface 13 </ b> A on the surface (also referred to as an upper surface) on the upper electrode film 27 side. The uneven surface 13A has a plurality of convex portions 13a and concave portions 13b that are both curved. As for uneven surface 13A, each convex part 13a and recessed part 13b are alternately arrange | positioned along uneven surface 13A, and the cross-sectional shape is a waveform. Each convex portion 13a and concave portion 13b are curved surfaces that are gently inclined, but in this embodiment, a portion that protrudes outwardly from the central surface 13L in the height direction of the concave and convex surface 13A is a convex portion. The inner part following 13a and the convex part 13a which became depressed more concavely than the center surface 13L is the recessed part 13b.

なお、図示されている圧電体膜13は、好ましい実施の形態として、凹凸面13Aを有している。 Incidentally, the piezoelectric film 13 which is shown as a preferred embodiment, and have a concave-convex surface 13A.

また、図8に示すように、凹凸面13Aは、凸部13aと凹部13bとの高さの差(表面粗さともいう)がt13になっている。そして、この表面粗さt13よりも、後述する上部密着膜16bの膜厚t16b(35nm程度)が同程度か幾分大きい。上部密着膜16bの下面から上面までの少なくとも半分の部分が凹部13bの中に入り込めばよく、図6に示すように、ほぼ全体が入り込んでもよい。これにより、図6に示すように、上部密着膜16bが圧電体膜13の凹凸面13Aに応じた凹凸構造を備え、上部密着膜16bの上面が凹凸面13Aに応じた凹凸面になる。この場合、上部密着膜16bの上面は、凹凸面13Aに対応した凸部と凹部とを有している。   Further, as shown in FIG. 8, the uneven surface 13A has a difference in height (also referred to as surface roughness) between the convex portion 13a and the concave portion 13b as t13. Then, the film thickness t16b (about 35 nm) of the upper adhesion film 16b described later is approximately the same or somewhat larger than the surface roughness t13. It suffices that at least half of the upper adhesive film 16b from the lower surface to the upper surface enters the recess 13b, and almost the whole may enter as shown in FIG. Thereby, as shown in FIG. 6, the upper adhesive film 16b has an uneven structure corresponding to the uneven surface 13A of the piezoelectric film 13, and the upper surface of the upper adhesive film 16b becomes an uneven surface corresponding to the uneven surface 13A. In this case, the upper surface of the upper adhesive film 16b has a convex portion and a concave portion corresponding to the concave and convex surface 13A.

そして、後述する上部電極膜27の膜厚t27は、少なくとも、上部電極膜27の下面(凹凸面13A側の面)から上面(応力均衡化膜14側の面)までの一部が凹部13bの中に入り込む程度の大きさになっている。膜厚t27がこのような大きさであるため、上部電極膜27も、圧電体膜13の凹凸面13Aに応じた凹凸構造を有し、その上面が凹凸面13Aに応じた凹凸面になっている。さらに、膜厚t27よりも、後述する応力均衡化膜14の膜厚t14(100nm程度)が大きい(t27<t14)。   The film thickness t27 of the upper electrode film 27 to be described later is such that at least a part from the lower surface (surface on the uneven surface 13A side) to the upper surface (surface on the stress balancing film 14 side) of the upper electrode film 27 is the recess 13b. The size is enough to get inside. Since the film thickness t27 is such a size, the upper electrode film 27 also has an uneven structure corresponding to the uneven surface 13A of the piezoelectric film 13, and the upper surface thereof is an uneven surface corresponding to the uneven surface 13A. Yes. Furthermore, the film thickness t14 (about 100 nm) of the stress balancing film 14 described later is larger than the film thickness t27 (t27 <t14).

下地膜15は、酸化ジルコニウム、酸化イットリウム、酸化マグネシウム、希土類元素酸化物、窒化チタンなどの窒化物を用いて形成されている。図5に示した下地膜15は、第1の下地膜15aと、第2の下地膜15bとを有し、第1の下地膜15a上に第2の下地膜15bが積層された2層構造を有しているが、2層構造を有していなくてもよい。   The base film 15 is formed using a nitride such as zirconium oxide, yttrium oxide, magnesium oxide, rare earth element oxide, or titanium nitride. The base film 15 shown in FIG. 5 has a first base film 15a and a second base film 15b, and a two-layer structure in which the second base film 15b is stacked on the first base film 15a. However, it does not have to have a two-layer structure.

下部電極膜17は、例えば、Ptを主成分とする金属材料(Ptのほかに、Au,Ag,Pd,Ir,Ru,Cuを含んでもよい)からなる薄膜(膜厚は100nm程度)であって、下地膜15上に形成されている。下部電極膜17の結晶構造は面心立方構造である。下部密着膜16aは、例えば、SrRuO(SROともいう)等のエピタキシャル成長した導電性材料からなる薄膜(膜厚は20nm程度)であって、下部電極膜17の圧電体膜13側の上面に形成されている。この下部密着膜16a上に圧電体膜13が形成されている。 The lower electrode film 17 is, for example, a thin film (having a film thickness of about 100 nm) made of a metal material containing Pt as a main component (may contain Au, Ag, Pd, Ir, Ru, Cu in addition to Pt). And formed on the base film 15. The crystal structure of the lower electrode film 17 is a face-centered cubic structure. The lower adhesion film 16a is a thin film (having a thickness of about 20 nm) made of an epitaxially grown conductive material such as SrRuO 3 (also referred to as SRO), and is formed on the upper surface of the lower electrode film 17 on the piezoelectric film 13 side. Has been. A piezoelectric film 13 is formed on the lower adhesion film 16a.

上部密着膜16bは、例えば、SrRuO等のアモルファス導電性材料からなる薄膜(膜厚は35nm程度)であって、圧電体膜13の凹凸面13A上に形成されている。前述したように、上部密着膜16bの上面が凹凸面13Aに応じた凹凸面となっている。 The upper adhesion film 16b is a thin film (having a film thickness of about 35 nm) made of an amorphous conductive material such as SrRuO 3 , and is formed on the uneven surface 13A of the piezoelectric film 13. As described above, the upper surface of the upper adhesive film 16b is an uneven surface corresponding to the uneven surface 13A.

上部電極膜27は、例えば、Ptを主成分とする金属材料(Ptのほかに、Au,Ag,Pd,Ir,Rh,Ni,Pb,Ru,Cuを含んでもよい)を用いた多結晶の薄膜(膜厚は50nm程度)であって、上部密着膜16b上に形成されている。前述したように、上部電極膜27の上面も、凹凸面13Aに応じた凹凸面である。また、結晶構造は面心立方構造である。   The upper electrode film 27 is made of a polycrystalline material using, for example, a metal material containing Pt as a main component (may contain Au, Ag, Pd, Ir, Rh, Ni, Pb, Ru, Cu in addition to Pt). It is a thin film (film thickness is about 50 nm), and is formed on the upper adhesion film 16b. As described above, the upper surface of the upper electrode film 27 is also an uneven surface corresponding to the uneven surface 13A. The crystal structure is a face-centered cubic structure.

応力均衡化膜14は、上部電極膜27上に形成されている。応力均衡化膜14は、合金材料を用いた多結晶の薄膜(膜厚は100nm程度)であって、後述する素子応力F12を打ち消し得る(相殺し得る)内部応力F14を有している。   The stress balancing film 14 is formed on the upper electrode film 27. The stress balancing film 14 is a polycrystalline thin film (thickness is about 100 nm) using an alloy material, and has an internal stress F14 that can cancel (cancel) an element stress F12 described later.

応力均衡化膜14は、例えば、鉄(Fe)を主成分とする合金材料を用いて形成されている。応力均衡化膜14の結晶構造は体心立方構造であることが好ましい。応力均衡化膜14は、例えば、Feと、Co,Mo,Au,Pt,Al,Cu,Ag,Ta,Cr,Ti,Ni,Ir,Nb,Rb,Cs,Ba,V,W,Ruのうちのいずれか少なくとも1つを含む合金材料を用いることが好ましい。また、応力均衡化膜14は、Feと、CoおよびMoを含む合金材料を用いることがよりいっそう好ましい。   The stress balancing film 14 is formed using, for example, an alloy material mainly composed of iron (Fe). The crystal structure of the stress balancing film 14 is preferably a body-centered cubic structure. The stress balancing film 14 is made of, for example, Fe, Co, Mo, Au, Pt, Al, Cu, Ag, Ta, Cr, Ti, Ni, Ir, Nb, Rb, Cs, Ba, V, W, Ru. It is preferable to use an alloy material containing at least one of them. The stress balancing film 14 is more preferably made of an alloy material containing Fe and Co and Mo.

ここで、素子応力F12とは、薄膜圧電体素子12bにおいて、下部電極膜17、圧電体膜13および上部電極膜27を、上部電極膜27から下部電極膜17に向かう方向(図5において下向き)に凸状に反らせようとする応力のことである。内部応力F14は、応力均衡化膜14が有する応力であって、応力均衡化膜14を外側に広げ、これを上向き凸状に反らせるように作用する。   Here, the element stress F12 is the direction in which the lower electrode film 17, the piezoelectric film 13 and the upper electrode film 27 are directed from the upper electrode film 27 toward the lower electrode film 17 in the thin film piezoelectric element 12b (downward in FIG. 5). It is the stress that tries to bend in a convex shape. The internal stress F14 is a stress that the stress balancing film 14 has, and acts to spread the stress balancing film 14 outward and to warp it upward.

この圧縮応力を有する応力均衡化膜14が上部電極膜27に形成されると、内部応力F14が素子応力F12を相殺するように作用して、応力の均衡が確保される。なお、内部応力F14は、応力均衡化膜14を形成する材料に起因した応力F14aと、応力均衡化膜14の結晶粒の成長に起因した応力F14bの双方が加わった応力である。   When the stress balancing film 14 having this compressive stress is formed on the upper electrode film 27, the internal stress F14 acts so as to cancel the element stress F12, and the stress balance is ensured. The internal stress F14 is a stress in which both the stress F14a caused by the material forming the stress balancing film 14 and the stress F14b caused by crystal grain growth of the stress balancing film 14 are applied.

上部電極膜27と下部電極膜17の表面にそれぞれ前述した上部端子電極19b、下部端子電極19aが直に形成されている。上部端子電極19b、下部端子電極19aは、後述する電極パッド118a,118bを介して後述する接続配線111に接続されている。   The above-described upper terminal electrode 19b and lower terminal electrode 19a are directly formed on the surfaces of the upper electrode film 27 and the lower electrode film 17, respectively. The upper terminal electrode 19b and the lower terminal electrode 19a are connected to a connection wiring 111 described later through electrode pads 118a and 118b described later.

保護絶縁層25は、薄膜圧電体素子12a、薄膜圧電体素子12bの表面全体を覆うように形成されている。保護絶縁層25は例えばポリイミドを用いて形成され、1μm〜10μm程度の厚さを有している。薄膜圧電体素子12a、12bが予め保護絶縁層を有しているときは、保護絶縁層25によって薄膜圧電体素子12a、12bを覆わなくてもよい。   The protective insulating layer 25 is formed so as to cover the entire surface of the thin film piezoelectric element 12a and the thin film piezoelectric element 12b. The protective insulating layer 25 is formed using polyimide, for example, and has a thickness of about 1 μm to 10 μm. When the thin film piezoelectric elements 12 a and 12 b have a protective insulating layer in advance, the thin film piezoelectric elements 12 a and 12 b may not be covered with the protective insulating layer 25.

上部電極膜27と、下部電極膜17の結晶性は異なっていることが好ましい。下部電極膜17はエピタキシャル成長によって形成した導電体薄膜(このような薄膜を「エピタキシャル膜」ともいう)が好ましく、上部電極膜27はエピタキシャル成長していない導電体薄膜を用いることができる。より好ましくは、下部電極膜17はエピタキシャル成長によって形成されたPt薄膜、上部電極膜27は多結晶導電体薄膜を用いることができる。   The crystallinity of the upper electrode film 27 and the lower electrode film 17 is preferably different. The lower electrode film 17 is preferably a conductive thin film formed by epitaxial growth (such a thin film is also referred to as an “epitaxial film”), and the upper electrode film 27 can be a conductive thin film that is not epitaxially grown. More preferably, the lower electrode film 17 may be a Pt thin film formed by epitaxial growth, and the upper electrode film 27 may be a polycrystalline conductor thin film.

それぞれの結晶性はX線回折法によるロッキングカーブの測定によって容易に調べることができる。下部電極膜17のエピタキシャル膜ではロッキングカーブの半値幅が1度より狭いことが好ましい。また、エピタキシャル膜は、θ−2θ測定において、配向面のピーク強度に対し、それ以外の面のピーク強度が1/10以下、より好ましくは配向面のピークのみが観測されることが好ましい。   Each crystallinity can be easily examined by measuring a rocking curve by an X-ray diffraction method. In the epitaxial film of the lower electrode film 17, it is preferable that the half width of the rocking curve is narrower than 1 degree. Further, in the epitaxial film, it is preferable that the peak intensity of the other plane is 1/10 or less, more preferably only the peak of the alignment plane is observed with respect to the peak intensity of the alignment plane in the θ-2θ measurement.

これに対し、上部電極膜27に用いられる金属薄膜は、ロッキングカーブの半値幅は下部電極膜17のものよりも大きく、通常1度より大きい。また、θ−2θ測定でも、複数の面方位からのピークが観察される。また、上部電極膜27はアモルファス膜となっていても良い。アモルファス膜では、θ−2θ測定でもロッキングカーブ測定でも明確なピークは現れない。結晶性は透過電子顕微鏡で観察した際の回折像からも容易に判断することができる。エピタキシャル膜では、回折像は膜中の場所によらず同じスポット配列の明瞭なパターンが観測されるが、エピタキシャル膜でない多結晶膜では、場所によってスポット配列の向きや間隔が異なったり、リング状や複数のスポットパターンが重なった回折像が観察される。また、アモルファス膜では明確な回折パターンが得られない。   On the other hand, the metal thin film used for the upper electrode film 27 has a half-width of the rocking curve larger than that of the lower electrode film 17 and is usually larger than 1 degree. Moreover, peaks from a plurality of plane orientations are also observed in the θ-2θ measurement. Further, the upper electrode film 27 may be an amorphous film. In an amorphous film, a clear peak does not appear in either θ-2θ measurement or rocking curve measurement. Crystallinity can be easily determined from a diffraction image observed with a transmission electron microscope. In the epitaxial film, a clear pattern with the same spot arrangement is observed regardless of the location in the film, but in a polycrystalline film that is not an epitaxial film, the orientation and interval of the spot arrangement differs depending on the location, A diffraction image in which a plurality of spot patterns overlap is observed. In addition, a clear diffraction pattern cannot be obtained with an amorphous film.

(薄膜圧電体基板および薄膜圧電体素子の製造方法)
続いて、図9〜図13を参照して、薄膜圧電体基板1および薄膜圧電体素子12bの製造方法について説明する。薄膜圧電体基板1および薄膜圧電体素子12b(薄膜圧電体素子12aも同様)は次のようにして製造する。
(Thin Film Piezoelectric Substrate and Thin Film Piezoelectric Element Manufacturing Method)
Next, a method for manufacturing the thin film piezoelectric substrate 1 and the thin film piezoelectric element 12b will be described with reference to FIGS. The thin film piezoelectric substrate 1 and the thin film piezoelectric element 12b (the same applies to the thin film piezoelectric element 12a) are manufactured as follows.

まず、基板製造工程を実行することによって、薄膜圧電体基板1を製造する。基板製造工程では、複数のシリコンウェハ2(厚みは400〜600μm程度、直径は100〜200mm程度)を準備し、その第1の表面1aに積層膜3を形成することによって、薄膜圧電体基板1が製造される。基板製造工程には、積層膜3を形成する積層膜形成工程が含まれている。積層膜形成工程には、後述する圧電体膜形成工程が含まれている。   First, the thin film piezoelectric substrate 1 is manufactured by executing a substrate manufacturing process. In the substrate manufacturing process, a plurality of silicon wafers 2 (thickness is about 400 to 600 μm, diameter is about 100 to 200 mm) are prepared, and the laminated film 3 is formed on the first surface 1a thereof, whereby the thin film piezoelectric substrate 1 Is manufactured. The substrate manufacturing process includes a laminated film forming process for forming the laminated film 3. The laminated film forming step includes a piezoelectric film forming step described later.

そして、積層膜形成工程では、圧電体膜形成工程において、後述する第1の成膜パラメータが制御されることによって、圧電体膜13が形成される。   In the laminated film forming step, the piezoelectric film 13 is formed by controlling a first film formation parameter described later in the piezoelectric film forming step.

積層膜形成工程が開始されると、まず、ZrO等の金属酸化物薄膜をエピタキシャル成長させて下地膜15が形成される。下地膜15は、単一の層でもよいし、図9に示すように、複数の層を重ねて形成しても良い。下地膜15は、好ましくは、ZrO膜、イットリウムを含む希土類元素と酸素との希土類元素酸化物膜、またはそれらの混合物や積層膜を使用することができる。 When the laminated film forming step is started, first, a base oxide film 15 is formed by epitaxially growing a metal oxide thin film such as ZrO 2 . The base film 15 may be a single layer or may be formed by stacking a plurality of layers as shown in FIG. As the base film 15, a ZrO 2 film, a rare earth element oxide film of yttrium-containing rare earth element and oxygen, or a mixture or laminated film thereof can be preferably used.

続いて、下部電極膜形成工程が実行される。この工程では、スパッタリングによってPtを主成分とする金属材料を下地膜15上にエピタキシャル成長させる。このエピタキシャル成長によって下部電極膜17が形成される。次いで、下部密着膜形成工程が実行される。この工程では、例えばSROを用いてスパッタリングによって下部電極膜17の上面に下部密着膜16aが形成される。   Subsequently, a lower electrode film forming step is performed. In this step, a metal material containing Pt as a main component is epitaxially grown on the base film 15 by sputtering. The lower electrode film 17 is formed by this epitaxial growth. Next, a lower adhesion film forming step is performed. In this step, the lower adhesion film 16a is formed on the upper surface of the lower electrode film 17 by sputtering using, for example, SRO.

その後、圧電体膜形成工程が実行される。この工程では、図10に示すように、スパッタリングによって、PZTからなる圧電材料を下部密着膜16a上にエピタキシャル成長させる。その際、第1の成膜パラメータを制御することにより、圧電体膜13が形成される。   Thereafter, a piezoelectric film forming step is executed. In this step, as shown in FIG. 10, a piezoelectric material made of PZT is epitaxially grown on the lower adhesion film 16a by sputtering. At this time, the piezoelectric film 13 is formed by controlling the first film formation parameter.

この工程では、ZrおよびTiの比率と、圧電体膜13の表面に垂直な方向の面間隔とが異なった複数の圧電体膜13が形成される。なお、この点について後の実施例で詳述する。   In this step, a plurality of piezoelectric films 13 having different ratios of Zr and Ti and interplanar spacing in the direction perpendicular to the surface of the piezoelectric film 13 are formed. This point will be described in detail in a later embodiment.

ここで、第1の成膜パラメータとは、スパッタリングによって、圧電体膜13の成膜を行う際に調節される各種のパラメータであって、少なくとも、成膜速度、基板温度、ガス圧およびガス組成が含まれている。凹凸面13Aが形成されるときの第1の成膜パラメータの数値を第1の圧電体成膜条件とすることができる。   Here, the first film formation parameters are various parameters adjusted when the piezoelectric film 13 is formed by sputtering, and at least the film formation speed, the substrate temperature, the gas pressure, and the gas composition. It is included. The numerical value of the first film formation parameter when the uneven surface 13A is formed can be set as the first piezoelectric film formation condition.

本願発明者は、種々の実験の結果、シリコンウェハ2上で上記下地膜と下部電極膜および下部密着膜を積層したエピタキシャル膜上にPZT膜をスパッタリングによってエピタキシャル成長させる場合において、以下の第1の圧電体成膜条件から適切に選択された数値の組み合わせでPZT膜を形成することにより、各ZrおよびTiの比率において、表面に垂直な方向の面間隔が異なる複数の圧電体膜13を形成した。
第1の圧電体成膜条件
成膜速度は0.1〜3μm/h程度、基板温度は350〜750℃程度、ガス圧は0.01〜10Pa程度、ガス組成は、酸素分圧を1〜10%程度としたアルゴンと酸素の混合ガスとする。
As a result of various experiments, the inventor of the present application, in the case where a PZT film is epitaxially grown by sputtering on the epitaxial film in which the base film, the lower electrode film, and the lower adhesion film are stacked on the silicon wafer 2, is described below. By forming a PZT film with a combination of numerical values appropriately selected from the body film formation conditions, a plurality of piezoelectric films 13 having different plane spacings in the direction perpendicular to the surface were formed at the respective ratios of Zr and Ti.
First piezoelectric film forming conditions Film forming speed is about 0.1 to 3 μm / h, substrate temperature is about 350 to 750 ° C., gas pressure is about 0.01 to 10 Pa, gas composition is oxygen partial pressure 1 to The mixed gas of argon and oxygen is about 10%.

そのため、圧電体膜形成工程では、第1の圧電体成膜条件を満たすように第1の成膜パラメータを制御することによって、それぞれのZrおよびTiの比率において、表面に垂直な方向の面間隔が異なる複数の圧電体膜13を形成することができる。   Therefore, in the piezoelectric film forming step, by controlling the first film formation parameter so as to satisfy the first piezoelectric film formation condition, the surface spacing in the direction perpendicular to the surface is obtained at each ratio of Zr and Ti. A plurality of piezoelectric films 13 having different values can be formed.

また、圧電体膜形成工程は、次のようにして実行することもできる。この場合、ゾルゲル法によって、PZTからなる圧電材料を下部密着膜16a上にエピタキシャル成長させる。その際、第2の成膜パラメータを制御することにより、表面に垂直な方向の面間隔が異なる複数の圧電体膜13が形成される。   In addition, the piezoelectric film forming step can be performed as follows. In this case, a piezoelectric material made of PZT is epitaxially grown on the lower adhesion film 16a by a sol-gel method. At this time, by controlling the second film formation parameter, a plurality of piezoelectric films 13 having different surface intervals in the direction perpendicular to the surface are formed.

この場合も、複数の圧電体膜13が形成される。各圧電体膜13では、それぞれのZrおよびTiの比率において、表面に垂直な方向の面間隔が異なっている。   Also in this case, a plurality of piezoelectric films 13 are formed. In each piezoelectric film 13, the surface spacing in the direction perpendicular to the surface differs in the ratio of Zr and Ti.

第2の成膜パラメータとは、ゾルゲル法によって、圧電体膜13の成膜を行う際に調節される各種のパラメータであって、少なくとも、スピンコート回転数、乾燥温度、プリベーク温度および加圧アニールの酸素圧力と温度が含まれている。   The second film formation parameters are various parameters that are adjusted when the piezoelectric film 13 is formed by the sol-gel method. At least the spin coating rotation speed, the drying temperature, the prebake temperature, and the pressure annealing are performed. Includes oxygen pressure and temperature.

本願発明者は、種々の実験の結果、シリコンウェハ2上で上記下地膜と下部電極膜および下部密着膜を積層したエピタキシャル膜上にPZT膜をゾルゲル法によってエピタキシャル成長させる場合において、以下の第2の圧電体成膜条件から適切に選択された条件の組み合わせでPZT膜を形成することにより、表面に垂直な方向の面間隔が異なる複数の圧電体膜13が形成されることを見出した。
第2の圧電体成膜条件
スピンコート回転数は3000〜5000rpm程度、乾燥温度は200〜300℃程度(酸素中)、プリベーク温度は400〜500℃程度(酸素中)、加圧アニールの酸素圧力と温度は、3〜10気圧程度、600〜800℃程度とする。
As a result of various experiments, the inventor of the present application, in the case where the PZT film is epitaxially grown by the sol-gel method on the epitaxial film in which the base film, the lower electrode film, and the lower adhesion film are stacked on the silicon wafer 2, the following second It has been found that by forming a PZT film under a combination of conditions appropriately selected from the piezoelectric film forming conditions, a plurality of piezoelectric films 13 having different surface intervals in the direction perpendicular to the surface are formed.
Second piezoelectric film forming conditions Spin coating rotation speed is about 3000 to 5000 rpm, drying temperature is about 200 to 300 ° C. (in oxygen), pre-baking temperature is about 400 to 500 ° C. (in oxygen), oxygen pressure of pressure annealing And temperature shall be about 3-10 atmospheres and about 600-800 degreeC.

続いて、上部密着膜形成工程が実行される。この工程では、図11に示すように、例えばSROを用いてスパッタリングによって圧電体膜13の凹凸面13A上に上部密着膜16bが形成される。   Subsequently, an upper adhesion film forming step is performed. In this step, as shown in FIG. 11, the upper adhesion film 16b is formed on the uneven surface 13A of the piezoelectric film 13 by sputtering using, for example, SRO.

さらに続いて、上部電極膜形成工程が実行される。この工程では、スパッタリングによってPtを主成分とする金属材料を上部密着膜16b上に成長させ、上部電極膜27が形成される。上部電極膜は、エピタキシャル成長膜ではなく、多結晶の無配向膜、または(110)面や(111)面の優先配向膜である。   Subsequently, an upper electrode film forming step is performed. In this step, a metal material containing Pt as a main component is grown on the upper adhesion film 16b by sputtering, and the upper electrode film 27 is formed. The upper electrode film is not an epitaxially grown film, but a polycrystalline non-oriented film or a preferentially oriented film of (110) plane or (111) plane.

以上のように、下部密着膜形成工程と、上部密着膜形成工程とが実行されることにより、圧電体膜13と、上部電極膜27とがそれぞれ下部密着膜16a、上部密着膜16bを介して、下部電極膜17、圧電体膜13上に積層される。   As described above, the lower adhesive film forming step and the upper adhesive film forming step are performed, so that the piezoelectric film 13 and the upper electrode film 27 are interposed through the lower adhesive film 16a and the upper adhesive film 16b, respectively. The lower electrode film 17 and the piezoelectric film 13 are stacked.

その後、応力均衡化膜形成工程が実行されてもよい。この工程では、スパッタリングによって、鉄(Fe)を主成分とする合金材料(例えば、Fe、CoおよびMoを含む合金材料)を用いて応力均衡化膜14が形成される。   Thereafter, a stress balancing film forming step may be performed. In this step, the stress balancing film 14 is formed by sputtering using an alloy material containing iron (Fe) as a main component (for example, an alloy material containing Fe, Co, and Mo).

続いて、素子部形成工程が実行されるが、素子部形成工程に先立ち、絶縁基板製造工程、基板積層工程、基板除去工程が実行されてもよい。このようにすることで、圧電体膜13とシリコンウェハ2との間に生じる応力が製造段階で開放されるようにすることができる。   Then, although an element part formation process is performed, an insulating substrate manufacturing process, a board | substrate lamination process, and a board | substrate removal process may be performed prior to an element part formation process. By doing so, the stress generated between the piezoelectric film 13 and the silicon wafer 2 can be released in the manufacturing stage.

絶縁基板製造工程では、図12(a)に示すように、シリコンウェハ2と同様のシリコンウェハ22の表面に酸化シリコン(SiO)からなる絶縁膜23を形成して絶縁ウェハ26を製造する。 In the insulating substrate manufacturing process, an insulating wafer 26 is manufactured by forming an insulating film 23 made of silicon oxide (SiO 2 ) on the surface of a silicon wafer 22 similar to the silicon wafer 2 as shown in FIG.

続いて、基板積層工程が実行される。この工程では、図12(b)に示すように、絶縁膜23と積層膜3とを対向させながらエポキシ樹脂等の絶縁樹脂を用いて薄膜圧電体基板1と絶縁ウェハ26とが貼り合わされる。こうして、薄膜圧電体基板1と絶縁ウェハ26とが絶縁樹脂層24を挟んで積層される。   Subsequently, a substrate lamination process is performed. In this step, as shown in FIG. 12B, the thin film piezoelectric substrate 1 and the insulating wafer 26 are bonded using an insulating resin such as an epoxy resin while the insulating film 23 and the laminated film 3 face each other. Thus, the thin film piezoelectric substrate 1 and the insulating wafer 26 are laminated with the insulating resin layer 24 interposed therebetween.

その後、基板除去工程が実行される。この工程では、基板積層工程で積層された薄膜圧電体基板1および絶縁ウェハ26(これらが積層基板に相当する)のうち、シリコンウェハ2またはシリコンウェハ22のいずれか一方が除去される。本実施の形態では、図13(a)に示すように、シリコンウェハ2が残され、シリコンウェハ22がエッチング等によって除去される。   Thereafter, a substrate removal process is performed. In this step, either the silicon wafer 2 or the silicon wafer 22 is removed from the thin film piezoelectric substrate 1 and the insulating wafer 26 (which correspond to the laminated substrate) laminated in the substrate laminating step. In the present embodiment, as shown in FIG. 13A, the silicon wafer 2 is left and the silicon wafer 22 is removed by etching or the like.

その後、素子部形成工程が実行される。この工程では、図13(a)に示すように、絶縁膜23の表面にフォトレジストを塗布した上で所定のフォトマスクを用いたパターニングを行い、レジストパターン28が形成される。その後、そのレジストパターン28をマスクに用いて絶縁膜23、絶縁樹脂層24および積層膜3を対象とするエッチングが行われ、それらの不要な部分が除去される。すると、積層膜3が間隙部11を介して複数の個別領域3aに分割される。各個別領域3aによって後に前述した素子部10が形成される。   Then, an element part formation process is performed. In this step, as shown in FIG. 13A, a photoresist is applied to the surface of the insulating film 23 and then patterned using a predetermined photomask to form a resist pattern 28. Thereafter, etching is performed on the insulating film 23, the insulating resin layer 24, and the laminated film 3 using the resist pattern 28 as a mask, and unnecessary portions thereof are removed. Then, the laminated film 3 is divided into a plurality of individual regions 3 a through the gaps 11. The element portion 10 described later is formed by each individual region 3a.

さらに、残った積層膜3の表面から絶縁膜23、絶縁樹脂24が除去された後、後述する電極形成工程が実行される。その後、各個別領域3aの上にポリイミドからなる保護絶縁層25を形成して、図13(b)に示すように、シリコンウェハ2の表面に複数の素子部10が形成される。   Furthermore, after the insulating film 23 and the insulating resin 24 are removed from the surface of the remaining laminated film 3, an electrode forming process described later is performed. Thereafter, a protective insulating layer 25 made of polyimide is formed on each individual region 3a, and a plurality of element portions 10 are formed on the surface of the silicon wafer 2 as shown in FIG.

そして、電極形成工程では、エッチングによって保護絶縁層25および応力均衡化膜14が除去されて貫通穴14aが形成され、圧電体膜13などが除去されてコンタクトホール21が形成される。また、めっきなどによって、下部電極膜17と上部電極膜27に、それぞれ下部端子電極19aと、上部端子電極19bとが形成される。こうして、図1、図2に示した薄膜圧電体基板1が製造される。   In the electrode forming step, the protective insulating layer 25 and the stress balancing film 14 are removed by etching to form the through hole 14a, and the piezoelectric film 13 and the like are removed to form the contact hole 21. Further, a lower terminal electrode 19a and an upper terminal electrode 19b are formed on the lower electrode film 17 and the upper electrode film 27 by plating or the like, respectively. Thus, the thin film piezoelectric substrate 1 shown in FIGS. 1 and 2 is manufactured.

以上のようにして製造された薄膜圧電体基板1から、エッチング等によってシリコンウェハ2が除去されると、複数の薄膜圧電体素子12bが形成される。形成される薄膜圧電体素子12bは、例えば、HGA101におけるベース絶縁層5の表面に固着される。   When the silicon wafer 2 is removed from the thin film piezoelectric substrate 1 manufactured as described above by etching or the like, a plurality of thin film piezoelectric elements 12b are formed. The formed thin film piezoelectric element 12b is fixed to the surface of the base insulating layer 5 in the HGA 101, for example.

(実施例)
前述したとおり、本実施の形態では、積層膜形成工程において、複数パターンで圧電体膜13が形成されている。本願発明者は、前述の圧電体成膜条件(第1の圧電体成膜条件または第2の圧電体成膜条件)を適宜調整することによって圧電体膜13を形成し、表面に垂直な方向の面間隔が異なっている圧電体膜13を備えた薄膜圧電体基板1を合計で8枚製造した。これらの薄膜圧電体基板1では、ZrとTiの比率(原子%)がいずれも55:45となるように圧電体膜13が形成されている。なお、各薄膜圧電体基板1において、蛍光X線分光法(XRF)にしたがいZrとTiの比率比が測定されている。その結果、ZrとTiの比率が55:45であることが確認されている。
(Example)
As described above, in the present embodiment, the piezoelectric film 13 is formed in a plurality of patterns in the laminated film forming step. The inventor of the present application forms the piezoelectric film 13 by appropriately adjusting the above-described piezoelectric film forming conditions (first piezoelectric film forming conditions or second piezoelectric film forming conditions), and the direction perpendicular to the surface A total of eight thin film piezoelectric substrates 1 having piezoelectric films 13 having different surface intervals were manufactured. In these thin film piezoelectric substrates 1, the piezoelectric film 13 is formed so that the ratio (atomic%) of Zr and Ti is 55:45. In each thin film piezoelectric substrate 1, the ratio ratio of Zr and Ti is measured according to X-ray fluorescence spectroscopy (XRF). As a result, it has been confirmed that the ratio of Zr to Ti is 55:45.

製造した8枚の薄膜圧電体基板1に対し、PZT(002)面の回折強度ピークの回折角を、Cu−Kα線を用いたθ−2θ法によるX線回折法(X−ray Diffraction、"XRD"ともいう)によって測定した(この測定を行う工程を「測定工程」ともいう)。続いて、上部電極膜27、上部密着膜16b、圧電体膜13、下部密着膜16aおよび下部電極膜17をエッチングによってパターンニング加工し、さらに上部端子電極19b、下部端子電極19aを形成した後、分極−電圧曲線を測定することによって、圧電体膜13の抗電界を求めた。   The diffraction angle of the diffraction intensity peak on the PZT (002) plane of the eight manufactured thin film piezoelectric substrates 1 is determined by an X-ray diffraction method (X-ray Diffraction, “θ-2θ method using Cu-Kα rays”). XRD "(also referred to as" measurement process "). Subsequently, the upper electrode film 27, the upper adhesion film 16b, the piezoelectric film 13, the lower adhesion film 16a and the lower electrode film 17 are patterned by etching, and further, the upper terminal electrode 19b and the lower terminal electrode 19a are formed. The coercive electric field of the piezoelectric film 13 was obtained by measuring the polarization-voltage curve.

図14(a)は、その調べられた回折角と、抗電界(負側の絶対値で、単位はV)との対応関係を示している。図14(a)の横軸が(002)面の回折強度ピークの回折角を示し、縦軸が分極−電圧曲線における抗電界(負側の絶対値で、単位はV)を示している。図14(a)には、8個の測定点が示されているが、各測定点が8パターンの積層膜3それぞれに対応している。   FIG. 14A shows a correspondence relationship between the investigated diffraction angle and the coercive electric field (absolute value on the negative side, the unit is V). In FIG. 14A, the horizontal axis indicates the diffraction angle of the diffraction intensity peak on the (002) plane, and the vertical axis indicates the coercive electric field (absolute value on the negative side, the unit is V) in the polarization-voltage curve. FIG. 14A shows eight measurement points, and each measurement point corresponds to each of the laminated films 3 having eight patterns.

回折角と抗電界(負側)とは、一定の対応関係を示していない。しかしながら、図14(a)に示すように、回折角が44.25度よりも小さい場合(8パターンのうちの4パターン)は、その他の場合よりも、抗電界(Vc−)の絶対値が大きい。回折角が44.25度よりも小さい場合、抗電界(Vc−)の絶対値が"22"から"20"V程度であって、"20"Vよりも大きいのに対し、その他の場合は"18"から"17"V程度に過ぎないからである。   The diffraction angle and the coercive electric field (negative side) do not show a certain correspondence. However, as shown in FIG. 14A, when the diffraction angle is smaller than 44.25 degrees (4 patterns out of 8 patterns), the absolute value of the coercive electric field (Vc−) is larger than in other cases. large. When the diffraction angle is smaller than 44.25 degrees, the absolute value of the coercive electric field (Vc−) is about “22” to “20” V, which is larger than “20” V. This is because it is only about "18" to "17" V.

抗電界(Vc−)は、圧電体にその分極方向と反対方向の電界を加えたときに分極反転が起こる電圧である。圧電体は、印加電圧がこの電圧(抗電界)になるまでは印加電圧に応じて変形するが、抗電界を越えると変形量が急激に減少する。したがって、圧電体は、抗電界(Vc−)の絶対値が大きいほど、変形し得る印加電圧の範囲が広い。そのため、そのような圧電体は、より広範囲の印加電圧に対して安定した圧電特性を示し、広範囲の印加電圧に対して直線性の優れた動作を行う好ましい圧電体になる。   The coercive electric field (Vc−) is a voltage at which polarization inversion occurs when an electric field in a direction opposite to the polarization direction is applied to the piezoelectric body. The piezoelectric body is deformed in accordance with the applied voltage until the applied voltage reaches this voltage (coercive electric field), but when the coercive electric field is exceeded, the amount of deformation rapidly decreases. Therefore, the piezoelectric body has a wider range of applied voltages that can be deformed as the absolute value of the coercive electric field (Vc−) is larger. Therefore, such a piezoelectric body exhibits a stable piezoelectric characteristic with respect to a wider range of applied voltages and becomes a preferable piezoelectric body that performs an operation with excellent linearity with respect to a wider range of applied voltages.

(002)面の回折強度ピークの回折角が44.25度よりも小さいことをピーク条件ともいい、そのピーク条件に適合している薄膜圧電体基板1をピーク条件適合基板ともいう。   That the diffraction angle of the diffraction intensity peak on the (002) plane is smaller than 44.25 degrees is also referred to as a peak condition, and the thin film piezoelectric substrate 1 that conforms to the peak condition is also referred to as a peak condition compatible substrate.

ピーク条件適合基板を用いると、それ以外の薄膜圧電体基板1を用いた場合よりも、好ましい薄膜圧電体素子12bをより多く製造することができる。この場合の好ましいとは、より広範囲の印加電圧に対して安定した圧電特性を示し、より広範囲の印加電圧に対して直線性の優れた動作を行うことを意味している。   When the peak condition compatible substrate is used, more preferable thin film piezoelectric elements 12b can be manufactured than when the other thin film piezoelectric substrate 1 is used. “Preferable in this case” means that a stable piezoelectric characteristic is exhibited with respect to a wider range of applied voltages and an operation with excellent linearity is performed with respect to a wider range of applied voltages.

一方、本願発明者は、ZrとTiの比率が55:45の場合の他に、PZTが菱面体晶となるx>0.53の組成の積層膜3についても上記同様の測定を行い、測定した回折角に基づき、dv(圧電体膜13の表面垂直方向の格子定数で、単位はnm)の抗電界(Vc−)が大きくなるときの閾値を求めた。その結果は、図14(b)に示すとおりである。図14(b)において、横軸はx(xはZrとTiの原子数のうちZr原子の割合)、縦軸は抗電界が大きくなるときのdvの閾値である。   On the other hand, in addition to the case where the ratio of Zr and Ti is 55:45, the inventor of the present application performs the same measurement as above for the laminated film 3 having a composition of x> 0.53 in which PZT is rhombohedral. Based on the diffraction angle, the threshold value when the coercive electric field (Vc−) of dv (lattice constant in the direction perpendicular to the surface of the piezoelectric film 13 and the unit is nm) increases was obtained. The result is as shown in FIG. In FIG. 14B, the horizontal axis is x (x is the ratio of Zr atoms out of the number of Zr and Ti atoms), and the vertical axis is the threshold value of dv when the coercive electric field increases.

すると、dvが0.02x+0.398よりも大きいとき、すなわち、dv>0.02x+0.398であるとき(このときは、図14(b)の点線よりも上側に相当する)に、そうでない場合(dvが0.02x+0.398以下の場合)よりも、抗電界(Vc−)の絶対値が大きくなることが確認された。このような効果が得られたxの範囲は0.53<x<0.70であった。xが0.70を超えると、組成がMPBから遠くなっていることによる圧電性の低下が顕著になるため、dvの大きさに関わらず十分な抗電界が得られなかった。本実施の形態では、0.53<x<0.70の条件を満たす場合において、格子定数dvに関する以下の関係式を格子定数条件ともいう。
dv>0.02x+0.398
Then, when dv is larger than 0.02x + 0.398, that is, when dv> 0.02x + 0.398 (which corresponds to the upper side of the dotted line in FIG. 14B), the case is not so It was confirmed that the absolute value of the coercive electric field (Vc−) is larger than (when dv is 0.02x + 0.398 or less). The range of x where such an effect was obtained was 0.53 <x <0.70. When x exceeds 0.70, the piezoelectricity is significantly reduced due to the composition being far from the MPB, so that a sufficient coercive electric field cannot be obtained regardless of the magnitude of dv. In the present embodiment, when the condition of 0.53 <x <0.70 is satisfied, the following relational expression regarding the lattice constant dv is also referred to as a lattice constant condition.
dv> 0.02x + 0.398

したがって、0.53<x<0.70において、xが0.55と異なる値であるときは、格子定数条件に適合する薄膜圧電体基板1(格子定数条件適合基板ともいう)を用いることによって、好ましい薄膜圧電体素子12bをより多く製造することができる。   Therefore, when 0.53 <x <0.70 and x is a value different from 0.55, the thin film piezoelectric substrate 1 (also referred to as a lattice constant condition compatible substrate) that conforms to the lattice constant condition is used. More preferable thin film piezoelectric elements 12b can be manufactured.

xが0.55であるとき、上記格子定数条件の右辺の値は0.409(=0.02×0.55+0.398)であるが、これは、xが0.55であるときの格子定数(0.417)よりも小さい。そのため、xが0.55であるときも格子定数条件適合基板を用いることができる。   When x is 0.55, the value on the right side of the above lattice constant condition is 0.409 (= 0.02 × 0.55 + 0.398). This is the lattice when x is 0.55. It is smaller than a constant (0.417). Therefore, even when x is 0.55, a substrate having a lattice constant condition can be used.

なお、上記いずれの場合も、Zr/Ti比の測定には、XRFのほか、EPMA、EDS、Auger分光法などの方法を利用することができる。面間隔の測定には、前述のCu−Kα線を用いたXRD法のほか、シンクロトロン放射光を用いたXRD法、透過電子線顕微鏡(TEM)などを利用することができる。   In any of the above cases, methods such as EPMA, EDS, Auger spectroscopy and the like can be used in addition to XRF to measure the Zr / Ti ratio. In addition to the XRD method using the Cu—Kα ray described above, the XRD method using synchrotron radiation, a transmission electron microscope (TEM), or the like can be used for the measurement of the surface spacing.

(薄膜圧電体基板および薄膜圧電体素子の作用効果)
以上のように、本実施の形態に係る薄膜圧電体基板1は、0.53<x<0.70において、格子定数条件に適合しているときは、格子定数条件に適合していないときよりも抗電界(Vc−)の絶対値が大きくなる。これには、xが0.55の場合も含まれている。
(Effects of thin film piezoelectric substrate and thin film piezoelectric element)
As described above, in the thin film piezoelectric substrate 1 according to the present embodiment, when 0.53 <x <0.70 and when the lattice constant condition is satisfied, it is more than when the lattice constant condition is not satisfied. However, the absolute value of the coercive electric field (Vc−) increases. This includes the case where x is 0.55.

そのため、0.53<x<0.70において、格子定数条件適合基板を用いることによって、そうでない薄膜圧電体基板を用いる場合よりも、好ましい、すなわち、より広範囲の印加電圧に対して安定した圧電特性を示し、より広範囲の印加電圧に対して直線性の優れた動作を行う薄膜圧電体素子12bを多く製造することができる。また、格子定数条件適合基板を用いて製造される薄膜圧電体素子12bは好ましい素子となる。   Therefore, in 0.53 <x <0.70, it is preferable to use a substrate having a lattice constant condition, which is preferable to using a thin film piezoelectric substrate that is not so, that is, a stable piezoelectric with respect to a wider range of applied voltages. Many thin film piezoelectric elements 12b exhibiting characteristics and performing operations with excellent linearity with respect to a wider range of applied voltages can be manufactured. In addition, the thin film piezoelectric element 12b manufactured using the lattice constant condition compatible substrate is a preferable element.

また、薄膜圧電体基板1は、積層膜3に複数の素子部10を形成することができる。その場合、各素子部10が上部端子電極19a,下部端子電極19bを有しているから、シリコンウェハ2を除去することによって、好ましい薄膜圧電体素子12bを複数製造することができる。   Moreover, the thin film piezoelectric substrate 1 can form a plurality of element portions 10 in the laminated film 3. In that case, since each element part 10 has the upper terminal electrode 19a and the lower terminal electrode 19b, by removing the silicon wafer 2, a plurality of preferable thin film piezoelectric elements 12b can be manufactured.

さらに、圧電体膜13が引っ張り応力を有しているから、各薄膜圧電体素子12bの全体において、応力の均衡を確保することができる。圧電体膜13がエピタキシャル成長によって形成されたエピタキシャル膜であるから、a軸、b軸、c軸の3方向すべての方向に結晶軸がそろっている。圧電体膜13が3μmよりも大きい膜厚を有しているから、薄膜圧電体素子12bの変位量を大きくすることができる。   Furthermore, since the piezoelectric film 13 has a tensile stress, it is possible to ensure a stress balance in each thin film piezoelectric element 12b. Since the piezoelectric film 13 is an epitaxial film formed by epitaxial growth, the crystal axes are aligned in all three directions of the a-axis, b-axis, and c-axis. Since the piezoelectric film 13 has a film thickness larger than 3 μm, the amount of displacement of the thin film piezoelectric element 12b can be increased.

圧電体膜13は、菱面体晶の結晶構造を有しているが、菱面体晶では、a軸、b軸、c軸すべての格子定数が等しいため、冷却の過程でもドメインの形成は起こらない。また、XRDでは、2つの極大値を持つピークは観測されない。そのような菱面体晶のPZTからなる圧電体膜13が分極軸である(111)方向ではなく、(100)方向(表面垂直方向)に配向され、さらに(100)方向の面間隔が上記のようにされることで、好ましい薄膜圧電体基板1が得られる。   The piezoelectric film 13 has a rhombohedral crystal structure. However, in the rhombohedral crystal, since the lattice constants of all of the a-axis, b-axis, and c-axis are equal, domain formation does not occur even during the cooling process. . In XRD, a peak having two maximum values is not observed. The piezoelectric film 13 made of such rhombohedral PZT is oriented in the (100) direction (surface vertical direction), not in the (111) direction which is the polarization axis, and the plane spacing in the (100) direction is as described above. By doing so, a preferable thin film piezoelectric substrate 1 can be obtained.

一方、薄膜圧電体素子12bは、圧電体膜13と、応力均衡化膜14とを有するため、次のような作用効果を有する。すなわち、圧電体膜13の凹凸面13Aには、上部密着膜16bが形成されているが、その膜厚が微小であり、その上面が凹凸面13Aと同様の凹凸面になっている。そのため、上部密着膜16b上に形成されている上部電極膜27が、圧縮応力となる内部応力を有している。   On the other hand, the thin film piezoelectric element 12b includes the piezoelectric film 13 and the stress balancing film 14, and thus has the following effects. That is, the upper adhesive film 16b is formed on the uneven surface 13A of the piezoelectric film 13, but the film thickness is very small, and the upper surface is the same uneven surface as the uneven surface 13A. Therefore, the upper electrode film 27 formed on the upper adhesion film 16b has an internal stress that becomes a compressive stress.

また、上部電極膜27の上面も、凹凸面13Aと同様の凹凸面になっているから、応力均衡化膜14も、圧縮応力となる応力F14bを有している。応力均衡化膜14は、凹凸構造を有する膜上での結晶粒の成長に起因した応力F14bと、材料に起因した応力F14aとを含む内部応力を有し、材料に起因した応力F14aだけを有する薄膜よりも、強い応力を発生する。これが上部電極膜27上に形成されていることで、素子応力F12と内部応力F14との均衡が確保されているから、薄膜圧電体素子12bは、従来よりも応力均衡化作用が高い。これにより、薄膜圧電体素子12bでは、素子内部の厚み方向に沿った応力のバランスがより確実に確保されている。   Further, since the upper surface of the upper electrode film 27 is also an uneven surface similar to the uneven surface 13A, the stress balancing film 14 also has a stress F14b that becomes a compressive stress. The stress balancing film 14 has an internal stress including a stress F14b caused by the growth of crystal grains on the film having a concavo-convex structure and a stress F14a caused by the material, and has only the stress F14a caused by the material. It generates a stronger stress than a thin film. Since this is formed on the upper electrode film 27, the balance between the element stress F12 and the internal stress F14 is ensured. Therefore, the thin film piezoelectric element 12b has a higher stress balancing effect than the conventional one. Thereby, in the thin film piezoelectric element 12b, the balance of stress along the thickness direction inside the element is more reliably ensured.

素子応力F12だけが作用している状態では、薄膜圧電体素子12bが反ってしまう。ところが、薄膜圧電体素子12bでは、これに加えて内部応力F14が作用し、両応力のバランスが確実に確保されている。そのため、薄膜圧電体素子12bの反りが十分に抑制されている。このように、薄膜圧電体素子12bは、単層の圧電積層体でありながら、電圧が加えられていなくてもその反りが十分に抑制されるとともに、屈曲変位も抑制することができる。したがって、薄膜圧電体素子12bは、HGAに適したものとなっている。   In the state where only the element stress F12 is acting, the thin film piezoelectric element 12b warps. However, in the thin film piezoelectric element 12b, the internal stress F14 acts in addition to this, and the balance between both stresses is ensured reliably. Therefore, the warp of the thin film piezoelectric element 12b is sufficiently suppressed. Thus, although the thin film piezoelectric element 12b is a single-layer piezoelectric laminate, its warping can be sufficiently suppressed and bending displacement can be suppressed even when no voltage is applied. Therefore, the thin film piezoelectric element 12b is suitable for HGA.

また、薄膜圧電体素子12bは、下部密着膜16aと、上部密着膜16bとを有しているから、下部電極膜17、圧電体膜13および上部電極膜27の密着性が高められている。しかも、圧電体膜13の凹凸面13Aが凹凸構造を有し、上部密着膜16bおよび上部電極膜27もこれと同様の凹凸構造を有している。すると、各膜が平坦である場合よりも、他の膜との接触面積が拡大されているため、膜同士の密着性がより高められている。   Further, since the thin film piezoelectric element 12b includes the lower adhesion film 16a and the upper adhesion film 16b, the adhesion of the lower electrode film 17, the piezoelectric film 13 and the upper electrode film 27 is enhanced. Moreover, the uneven surface 13A of the piezoelectric film 13 has an uneven structure, and the upper adhesive film 16b and the upper electrode film 27 also have an uneven structure similar to this. Then, since the contact area with other films is expanded as compared with the case where each film is flat, the adhesion between the films is further enhanced.

(ヘッドジンバルアセンブリおよびハードディスク装置)
まず、前述した図5とともに、図15〜図18を参照して本発明に関連するHGAの構造について説明する。ここで、図15は本発明に関連するHGA101の全体を表側からみた斜視図、図16はHGA101の要部を表側からみた斜視図である。図17はHGA101を構成するサスペンション50の要部を表側からみた斜視図である。また、図18はフレクシャ106の薄膜圧電体素子12bが固着されている部分を拡大して示した斜視図である。
(Head gimbal assembly and hard disk drive)
First, the structure of the HGA related to the present invention will be described with reference to FIGS. 15 to 18 together with FIG. 5 described above. Here, FIG. 15 is a perspective view of the entire HGA 101 related to the present invention as seen from the front side, and FIG. 16 is a perspective view of the main part of the HGA 101 as seen from the front side. FIG. 17 is a perspective view of the main part of the suspension 50 constituting the HGA 101 as viewed from the front side. FIG. 18 is an enlarged perspective view showing a portion where the thin film piezoelectric element 12b of the flexure 106 is fixed.

そして、HGA101は図15に示したように、サスペンション50と、ヘッドスライダ60とを有している。サスペンション50は、ベースプレート102と、ロードビーム103と、フレクシャ106と、図示しないダンパーとを有し、これらが溶接等により接合一体化された構造を有している。   The HGA 101 has a suspension 50 and a head slider 60 as shown in FIG. The suspension 50 has a base plate 102, a load beam 103, a flexure 106, and a damper (not shown), and these are joined and integrated by welding or the like.

ベースプレート102はサスペンション50を後述するハードディスク装置201の駆動アーム209に固定するための部品であって、ステンレス等の金属を用いて形成されている。   The base plate 102 is a component for fixing the suspension 50 to a drive arm 209 of the hard disk device 201 described later, and is formed using a metal such as stainless steel.

ロードビーム(Load beam)103はベースプレート102に固定されている。ロードビーム103はベースプレート102から離れるにしたがい幅が漸次狭まる形状を有している。ロードビーム103はヘッドスライダ60をハードディスク装置201の後述するハードディスク202に押し付ける力を発生する荷重曲げ部を有している。   A load beam 103 is fixed to the base plate 102. The load beam 103 has a shape in which the width gradually decreases as the distance from the base plate 102 increases. The load beam 103 has a load bending portion that generates a force for pressing the head slider 60 against a hard disk 202 (to be described later) of the hard disk device 201.

そして、フレクシャ106は、図15〜図18に示したように、フレクシャ基板104と、ベース絶縁層5と、接続配線111と、薄膜圧電体素子12a,12bとを有し、さらに後述する保護絶縁層25を有している。フレクシャ106は、フレクシャ基板104上にベース絶縁層5が形成され、その上に接続配線111および薄膜圧電体素子12a,12bが固着された構造を有している。さらに、接続配線111および薄膜圧電体素子12a,12bを被覆するように、保護絶縁層25が形成されている。   The flexure 106 includes a flexure substrate 104, a base insulating layer 5, a connection wiring 111, and thin film piezoelectric elements 12a and 12b as shown in FIGS. It has a layer 25. The flexure 106 has a structure in which the base insulating layer 5 is formed on the flexure substrate 104, and the connection wiring 111 and the thin film piezoelectric elements 12a and 12b are fixed thereon. Further, a protective insulating layer 25 is formed so as to cover the connection wiring 111 and the thin film piezoelectric elements 12a and 12b.

フレクシャ106は、ベース絶縁層5の表面に接続配線111に加えて薄膜圧電体素子12a,12bが固着されたことによって圧電素子付きになった圧電素子付き構造を有している。   The flexure 106 has a structure with a piezoelectric element which is provided with a piezoelectric element by attaching the thin film piezoelectric elements 12 a and 12 b to the surface of the base insulating layer 5 in addition to the connection wiring 111.

また、フレクシャ106は、先端側(ロードビーム103側)にジンバル部110を有している。ジンバル部110には、ヘッドスライダ60が搭載される舌部119が確保され、その舌部119よりも先端側に複数の接続パッド120が形成されている。接続パッド120はヘッドスライダ60の図示しない電極パッドに電気的に接続されている。   The flexure 106 has a gimbal portion 110 on the tip side (load beam 103 side). The gimbal portion 110 has a tongue portion 119 on which the head slider 60 is mounted, and a plurality of connection pads 120 are formed on the tip side of the tongue portion 119. The connection pad 120 is electrically connected to an electrode pad (not shown) of the head slider 60.

このフレクシャ106は、薄膜圧電体素子12a,12bを伸縮させ、これに伴い、舌部119の外側に張り出したステンレス部分(アウトリガー部分ともいう)を伸縮させる。これにより、ヘッドスライダ60の位置が、図示しないディンプルを中心にしてごく僅かに動くことで、ヘッドスライダ60の微小な位置制御が行われる。   The flexure 106 expands and contracts the thin film piezoelectric elements 12 a and 12 b, and accordingly, expands and contracts a stainless steel portion (also referred to as an outrigger portion) that protrudes outside the tongue portion 119. As a result, the position of the head slider 60 moves very slightly around a dimple (not shown), so that minute position control of the head slider 60 is performed.

フレクシャ基板104は、フレクシャ106の全体を支える基板であって、ステンレスを用いて形成されている。その裏面がベースプレート102と、ロードビーム103に溶接によって固定されている。フレクシャ基板104は図15に示したように、ロードビーム103およびベースプレート102の表面に固定されるセンター部104aと、ベースプレート102から外側に延びる配線部104bとを有している。   The flexure substrate 104 is a substrate that supports the entire flexure 106 and is formed using stainless steel. The back surface is fixed to the base plate 102 and the load beam 103 by welding. As shown in FIG. 15, the flexure substrate 104 has a center portion 104 a that is fixed to the surfaces of the load beam 103 and the base plate 102, and a wiring portion 104 b that extends outward from the base plate 102.

ベース絶縁層5は、フレクシャ基板104の表面を被覆している。ベース絶縁層5は例えばポリイミドを用いて形成され、5μm〜10μm程度の厚さを有している。また、ベース絶縁層5は、図17に詳しく示したように、ロードビーム103上に配置される部分が二股に分かれて、その一方が第1の配線部5a、他方が第2の配線部5bとなっている。そのそれぞれの表面に薄膜圧電体素子12aと、薄膜圧電体素子12bとが固着されている。薄膜圧電体素子12a、12bにおける前述した上部端子電極19a,下部端子電極19bが電極パッド118,118bに接続されている。電極パッド118,118bは接続配線111に接続されている。 The base insulating layer 5 covers the surface of the flexure substrate 104. The base insulating layer 5 is formed using polyimide, for example, and has a thickness of about 5 μm to 10 μm. In addition, as shown in detail in FIG. 17 , the insulating base layer 5 is divided into two portions on the load beam 103, one of which is the first wiring portion 5a and the other is the second wiring portion 5b. It has become. A thin film piezoelectric element 12a and a thin film piezoelectric element 12b are fixed to the respective surfaces. The upper terminal electrode 19a and the lower terminal electrode 19b described above in the thin film piezoelectric elements 12a and 12b are connected to the electrode pads 118 and 118b. The electrode pads 118 and 118 b are connected to the connection wiring 111.

接続配線111は、第1の配線部5a,第2の配線部5bのそれぞれの表面に複数本ずつ形成されている。各接続配線111は、銅などの導体を用いて形成されている。各接続配線111は、それぞれの一端側が薄電極パッド118a,118bまたは各接続パッド120に接続されている。   A plurality of connection wirings 111 are formed on the respective surfaces of the first wiring part 5a and the second wiring part 5b. Each connection wiring 111 is formed using a conductor such as copper. Each connection wire 111 has one end connected to the thin electrode pads 118 a and 118 b or each connection pad 120.

そして、ヘッドスライダ60には、データの記録再生を行う図示しない薄膜磁気ヘッドが形成されている。また、ヘッドスライダ60には、図示しない複数の電極パッドが形成され、その各電極パッドが接続パッド120に接続されている。   The head slider 60 is formed with a thin film magnetic head (not shown) for recording and reproducing data. The head slider 60 is formed with a plurality of electrode pads (not shown), and each electrode pad is connected to the connection pad 120.

次に、図19を参照してハードディスク装置について説明する。図19は、上述のHGA101を備えたハードディスク装置201を示す斜視図である。ハードディスク装置201は、高速回転するハードディスク(磁気記録媒体)202と、HGA101とを有している。ハードディスク装置201は、HGA101を作動させて、ハードディスク202の記録面に、データの記録および再生を行う装置である。ハードディスク202は、複数枚(図では4枚)のディスクを有している。各ディスクは、それぞれの記録面がヘッドスライダ60に対向している。 Next, with reference to FIG. 19 will be explained in the hard disk drive. FIG. 19 is a perspective view showing a hard disk device 201 including the above-described HGA 101. The hard disk device 201 includes a hard disk (magnetic recording medium) 202 that rotates at high speed and an HGA 101. The hard disk device 201 is a device that operates the HGA 101 to record and reproduce data on the recording surface of the hard disk 202. The hard disk 202 has a plurality of disks (four in the figure). Each disk has a recording surface facing the head slider 60.

ハードディスク装置201は、アセンブリキャリッジ装置203によって、ヘッドスライダ60をトラック上に位置決めする。このヘッドスライダ60に図示しない薄膜磁気ヘッドが形成されている。また、ハードディスク装置201は、複数の駆動アーム209を有している。各駆動アーム209は、ボイスコイルモータ(VCM)205によってピボットベアリング軸206を中心に回動し、ピボットベアリング軸206に沿った方向にスタックされている。そして、各駆動アーム209の先端にHGA101が取りつけられている。   The hard disk device 201 positions the head slider 60 on the track by the assembly carriage device 203. A thin film magnetic head (not shown) is formed on the head slider 60. In addition, the hard disk device 201 has a plurality of drive arms 209. Each drive arm 209 is rotated about a pivot bearing shaft 206 by a voice coil motor (VCM) 205 and stacked in a direction along the pivot bearing shaft 206. An HGA 101 is attached to the tip of each drive arm 209.

さらに、ハードディスク装置201は、記録再生を制御する制御回路(control circuit)204を有している。   Further, the hard disk device 201 has a control circuit 204 that controls recording and reproduction.

ハードディスク装置201は、HGA101を回転させると、ヘッドスライダ60がハードディスク202の半径方向、すなわち、トラックラインを横切る方向に移動する。   When the HGA 101 is rotated, the hard disk drive 201 moves the head slider 60 in the radial direction of the hard disk 202, that is, in the direction crossing the track line.

このようなHGA101およびハードディスク装置201は、前述した薄膜圧電体素子12a,12bを用いて製造されているから、より広範囲の印加電圧に対して直線性の高い安定した位置制御が行える。また、薄膜圧電体素子12a,12bの反りが抑制されているため、その搭載(ベース絶縁層5への固着)が容易に行える。さらに、従来の薄膜圧電体素子を用いた場合に比べ、長手方向の変位を効率良く発生させることができ、薄膜磁気ヘッドの位置を効果的に調整できる。   Since the HGA 101 and the hard disk device 201 are manufactured using the thin film piezoelectric elements 12a and 12b described above, stable position control with high linearity can be performed with respect to a wider range of applied voltages. Further, since the warpage of the thin film piezoelectric elements 12a and 12b is suppressed, the mounting (adhering to the base insulating layer 5) can be easily performed. Further, the displacement in the longitudinal direction can be generated more efficiently than in the case of using a conventional thin film piezoelectric element, and the position of the thin film magnetic head can be adjusted effectively.

(インクジェットヘッド)
次に、インクジェットヘッドについて、図20を参照して説明する。
(Inkjet head)
Then, with the ink jet head will be described with reference to FIG. 20.

図20は、インクジェットヘッド301の概略の構成を示した断面図である。インクジェットヘッド301は、薄膜圧電体素子312a、312b、312cを用いて製造されている。インクジェットヘッド301は、ヘッド本体部302と、薄膜圧電体素子312a、312b、312cとを有している。   FIG. 20 is a cross-sectional view illustrating a schematic configuration of the inkjet head 301. The inkjet head 301 is manufactured using thin film piezoelectric elements 312a, 312b, 312c. The inkjet head 301 includes a head main body 302 and thin film piezoelectric elements 312a, 312b, and 312c.

ヘッド本体部302は、インク流路構造体303と、振動部材305とを有している。   The head main body 302 has an ink flow path structure 303 and a vibration member 305.

インク流路構造体303は、複数(図20では3個)のノズル303a,303b,303cおよびインク流路304a,304b,304cが形成された基板303Aを備え、各ノズル303a,303b,303cおよびインク流路304a,304b,304cに対応するようにして、複数のインク室306a,306b,306cが形成されている。各インク室306a,306b,306cは、側壁部307によって仕切られ、そのそれぞれがインク流路304a,304b,304cを介してノズル303a,303b,303cに連通している。各インク室306a,306b,306cには図示しないインクが納められる。インク流路構造体303は、樹脂、金属、シリコン(Si)基板、ガラス基板、セラミックスなどの様々な材料を用いて製造することができる。   The ink flow path structure 303 includes a substrate 303A on which a plurality (three in FIG. 20) of nozzles 303a, 303b, and 303c and ink flow paths 304a, 304b, and 304c are formed. A plurality of ink chambers 306a, 306b, and 306c are formed so as to correspond to the flow paths 304a, 304b, and 304c. Each of the ink chambers 306a, 306b, and 306c is partitioned by a side wall portion 307, and each of them communicates with the nozzles 303a, 303b, and 303c via the ink flow paths 304a, 304b, and 304c. Each ink chamber 306a, 306b, 306c stores ink (not shown). The ink flow path structure 303 can be manufactured using various materials such as resin, metal, silicon (Si) substrate, glass substrate, and ceramics.

振動部材305は、複数のインク室306a,306b,306cを覆うようにインク流路構造体303に固着されている。振動部材305は、例えば酸化シリコン(SiO などからなり、3.5μm程度の厚さを有している。そして、振動部材305の外側に、各インク室306a,306b,306cに対応するようにして、薄膜圧電体素子312a、312b、312cが固着されている。薄膜圧電体素子312a、312b、312cは、接着剤313を用いて振動部材305に固着されている。 The vibration member 305 is fixed to the ink flow path structure 303 so as to cover the plurality of ink chambers 306a, 306b, and 306c. The vibration member 305 is made of, for example, silicon oxide (SiO 2 ) and has a thickness of about 3.5 μm. Thin film piezoelectric elements 312a, 312b, and 312c are fixed to the outside of the vibration member 305 so as to correspond to the ink chambers 306a, 306b, and 306c. The thin film piezoelectric elements 312a, 312b, 312c are fixed to the vibration member 305 using an adhesive 313.

各薄膜圧電体素子312a、312b、312cは、前述した薄膜圧電体素子12bと同じ構成を有している。また、各薄膜圧電体素子312a、312b、312cは、図示しない電極端子を有している。各電極端子には図示しない配線が接続されている。   Each thin film piezoelectric element 312a, 312b, 312c has the same configuration as the thin film piezoelectric element 12b described above. Each thin film piezoelectric element 312a, 312b, 312c has an electrode terminal (not shown). Each electrode terminal is connected to a wiring (not shown).

ヘッド本体部302およびインクジェットヘッド301は、次のようにして製造することができる。まず、基板303Aに機械加工によってノズル303a,303b,303cおよびインク流路304a,304b,304cを形成する。次に、インク室306a,306b,306cが機械加工またはエッチングによって形成された側壁部307を基板303Aに固着する。または側壁部307がめっきによって基板303Aに形成される。すると、インク流路構造体303が製造される。その後、振動部材305をインク流路構造体303に固着すると、ヘッド本体部302が製造される。   The head main body 302 and the inkjet head 301 can be manufactured as follows. First, nozzles 303a, 303b, and 303c and ink flow paths 304a, 304b, and 304c are formed on the substrate 303A by machining. Next, the side wall portion 307 in which the ink chambers 306a, 306b, and 306c are formed by machining or etching is fixed to the substrate 303A. Alternatively, the side wall portion 307 is formed on the substrate 303A by plating. Then, the ink flow path structure 303 is manufactured. Thereafter, when the vibration member 305 is fixed to the ink flow path structure 303, the head main body 302 is manufactured.

そして、前述した下地膜15とともに基板を研磨やエッチング等によって除去して、薄膜圧電体素子312a,312b,312cを製造し、これらをエポキシ樹脂等の接着剤313を用いて振動部材305に固着する。すると、インクジェットヘッド301が製造される。 Then, the substrate is removed together with the above-described base film 15 by polishing , etching, or the like to manufacture thin film piezoelectric elements 312a, 312b, 312c, and these are fixed to the vibration member 305 using an adhesive 313 such as an epoxy resin. . Then, the inkjet head 301 is manufactured.

こうして製造されるインクジェットヘッド301について、図示しない電源から配線および電極端子を通じて薄膜圧電体素子312a、312b、312cに電力を供給すると、図20に示すように、例えば、薄膜圧電体素子312bの変形によって、振動部材305に湾曲部305dが形成される。すると、各インク室306a,306b,306cに納められているインクが押し出され、そのインクがインク流路304a,304b,304cおよびノズル303a,303b,303cを介して吐出される。   When power is supplied to the thin film piezoelectric elements 312a, 312b, and 312c from the power source (not shown) through the wiring and electrode terminals in the inkjet head 301 manufactured in this way, as shown in FIG. 20, for example, by deformation of the thin film piezoelectric element 312b. The bending portion 305d is formed in the vibration member 305. Then, the ink stored in the ink chambers 306a, 306b, and 306c is pushed out, and the ink is ejected through the ink flow paths 304a, 304b, and 304c and the nozzles 303a, 303b, and 303c.

薄膜圧電体素子312a、312b、312cは、前述した薄膜圧電体素子12bと同様に抗電界が大きくなっているため、より広範囲の印加電圧に対して直線性の高い安定した動作を行う。また、前述した薄膜圧電体素子12bと同様に反りが抑制されているため、振動部材305への固着が容易に行える。   Since the thin film piezoelectric elements 312a, 312b, and 312c have a large coercive electric field as in the thin film piezoelectric element 12b described above, the thin film piezoelectric elements 312a, 312b, and 312c operate stably with high linearity with respect to a wider range of applied voltages. Further, since the warpage is suppressed in the same manner as the thin film piezoelectric element 12b described above, the vibration member 305 can be easily fixed.

また、インクジェットヘッド301は、従来のように、シリコン基板上に下部電極膜、圧電体膜、上部電極膜を形成し、そのシリコン基板上に反応性イオンエッチング等によってインク流路およびノズルを形成する場合に比べて、ヘッド本体部302における材料の制約が少なくなり、ヘッド本体部302に種々の材料を用いることができる。そのため、ヘッド本体部302を製造する際に反応性イオンエッチング等による加工よりもコストの低い方法を使用することができ、インクジェットヘッド301を容易に製造することができる。また、図示はしないが、ノズルとインク流路を別の基板を用いて製造した上で接合し、その後、薄膜圧電体素子を固着することによって、インクジェットヘッドを製造することもできる。この場合、例えば、ノズルは機械加工で製造し、インク流路はめっきで形成することもできる。   In addition, the inkjet head 301 forms a lower electrode film, a piezoelectric film, and an upper electrode film on a silicon substrate as in the prior art, and forms ink channels and nozzles on the silicon substrate by reactive ion etching or the like. Compared to the case, the material restrictions in the head main body 302 are reduced, and various materials can be used for the head main body 302. Therefore, when manufacturing the head main body 302, a method that is less expensive than processing by reactive ion etching or the like can be used, and the inkjet head 301 can be easily manufactured. Although not shown, the inkjet head can be manufactured by manufacturing the nozzle and the ink flow path using different substrates and then bonding them, and then fixing the thin film piezoelectric element. In this case, for example, the nozzle can be manufactured by machining, and the ink flow path can be formed by plating.

(可変焦点レンズ)
次に、可変焦点レンズについて、図21、図22を参照して説明する。
(Variable focus lenses)
Next, have One varifocal lens, FIG. 21 will be described with reference to FIG. 22.

図21は、本発明に関連する可変焦点レンズ401の概略の構成を示した平面図、図22は同じく図21の22−22線断面図である。可変焦点レンズ401は、レンズ本体部410と、2つの薄膜圧電体素子412,412とを有している。 FIG. 21 is a plan view showing a schematic configuration of a variable focus lens 401 related to the present invention, and FIG. 22 is a sectional view taken along line 22-22 of FIG. The variable focus lens 401 includes a lens body 410 and two thin film piezoelectric elements 412 and 412.

レンズ本体部410は、透明基板402と、金属性筐体403と、透明弾性体404と、透明ジェル状樹脂405と、金属リング部材406とを有している。   The lens body 410 includes a transparent substrate 402, a metallic housing 403, a transparent elastic body 404, a transparent gel-like resin 405, and a metal ring member 406.

透明基板402は、ガラス等の透明な部材からなり、矩形状に形成されている。金属性筐体403は、透明基板402に沿った大きさを有する平面視矩形状の筒状体であって、内側が筒状空隙部403aになっている。金属性筐体403は、例えばステンレスを用いて形成されている。透明弾性体404は、透明ポリマー等の透明で弾性を有し、容易に変形する材料からなり、金属性筐体403の筒状空隙部403aに隙間なく嵌合している。また、透明弾性体404は、内側が円筒状空隙部404aになっている。透明ジェル状樹脂405は、シリコーン樹脂等からなり、透明弾性体404の円筒状空隙部404aに納められている。透明ジェル状樹脂405は、円筒状空隙部404aの内壁に隙間なく嵌合することで円柱状を呈している。金属リング部材406は、適度な厚さを備えた円環状の部材であって、円筒状空隙部404a内において、透明ジェル状樹脂405の表面に載置されている。   The transparent substrate 402 is made of a transparent member such as glass and is formed in a rectangular shape. The metallic casing 403 is a cylindrical body having a rectangular shape in plan view and having a size along the transparent substrate 402, and the inner side is a cylindrical gap 403a. The metallic housing 403 is formed using, for example, stainless steel. The transparent elastic body 404 is made of a material that is transparent and elastic, such as a transparent polymer, and easily deforms. The transparent elastic body 404 has a cylindrical gap 404a on the inside. The transparent gel-like resin 405 is made of a silicone resin or the like and is stored in the cylindrical gap 404a of the transparent elastic body 404. The transparent gel-like resin 405 has a columnar shape by fitting into the inner wall of the cylindrical gap 404a without a gap. The metal ring member 406 is an annular member having an appropriate thickness, and is placed on the surface of the transparent gel resin 405 in the cylindrical gap 404a.

そして、薄膜圧電体素子412,412は、透明弾性体404を跨いで金属リング部材406と金属性筐体403とに架け渡され、その両者に図示しない接着剤を用いて固着されている。各薄膜圧電体素子412,412は、透明ジェル状樹脂405の中心を通る直線上に、その中心を挟んで対向するように並べられている。   The thin film piezoelectric elements 412 and 412 are bridged between the metal ring member 406 and the metallic casing 403 across the transparent elastic body 404, and are fixed to both using an adhesive (not shown). The thin film piezoelectric elements 412 and 412 are arranged on a straight line passing through the center of the transparent gel-like resin 405 so as to face each other with the center therebetween.

薄膜圧電体素子412、412は、前述した薄膜圧電体素子12bと同じ構成を有している。また、各薄膜圧電体素子412、412は、図示しない電極端子を有している。各電極端子には図示しない配線が接続されている。   The thin film piezoelectric elements 412 and 412 have the same configuration as the thin film piezoelectric element 12b described above. Each thin film piezoelectric element 412, 412 has an electrode terminal (not shown). Each electrode terminal is connected to a wiring (not shown).

以上の構成を有する可変焦点レンズ401は、次のようにして製造される。まず、前述した下地膜15とともにシリコンウェハ2を研磨やエッチング等によって除去して、薄膜圧電体素子412,412を製造する。そして、その薄膜圧電体素子412,412を図示しない接着剤によってレンズ本体部410に固着すると、可変焦点レンズ401が製造される。   The variable focus lens 401 having the above-described configuration is manufactured as follows. First, the silicon wafer 2 is removed together with the above-described base film 15 by polishing, etching, or the like, and the thin film piezoelectric elements 412 and 412 are manufactured. When the thin film piezoelectric elements 412 and 412 are fixed to the lens body 410 with an adhesive (not shown), the variable focus lens 401 is manufactured.

このような可変焦点レンズ401について、各薄膜圧電体素子412、412に配線を通して電力を供給すると、各薄膜圧電体素子412、412が変形する。その変形に応じて金属リング部材406が押され、これによって、透明ジェル状樹脂405が変形する。こうして、可変焦点レンズ401では、焦点距離を変化させることができる。薄膜圧電体素子412は、前述した薄膜圧電体素子12bと同様に抗電界が大きくなっているため、より広範囲の印加電圧に対して直線性の高い安定した動作を行う。また、前述した薄膜圧電体素子12bと同様に反りが抑制されているため、レンズ本体部410への固着が容易に行える。   In such a variable focus lens 401, when power is supplied to the thin film piezoelectric elements 412 and 412 through wiring, the thin film piezoelectric elements 412 and 412 are deformed. In response to the deformation, the metal ring member 406 is pushed, whereby the transparent gel-like resin 405 is deformed. In this way, the variable focal length lens 401 can change the focal length. Since the thin film piezoelectric element 412 has a large coercive electric field like the thin film piezoelectric element 12b described above, the thin film piezoelectric element 412 performs a stable operation with high linearity with respect to a wider range of applied voltages. Further, since the warpage is suppressed similarly to the thin film piezoelectric element 12b described above, the lens main body 410 can be easily fixed.

(可変焦点レンズの変形例)
次に、可変焦点レンズの変形例について、図23を参照して説明する。図23は、変形例に係る可変焦点レンズ451の概略の構成を示した断面図である。可変焦点レンズ451は、レンズ本体部452と、薄膜圧電体素子412,412とを有している。
(Modified example of variable focus lens)
Next, a modification of the variable focus lens will be described with reference to FIG. FIG. 23 is a cross-sectional view showing a schematic configuration of a variable focus lens 451 according to a modification. The variable focus lens 451 has a lens body 452 and thin film piezoelectric elements 412 and 412.

レンズ本体部452は、透明ガラス基板453,453と、封止樹脂部材454と、透明ジェル状樹脂455とを有している。   The lens body 452 includes transparent glass substrates 453 and 453, a sealing resin member 454, and a transparent gel resin 455.

透明ガラス基板453,453は、厚さの薄い板状に形成され、適度に湾曲し得る程度の適度な弾性を有している。透明ガラス基板453,453は所定間隔を隔てて対向するように配置されている。透明ガラス基板453,453の間の周囲全体に封止樹脂部材454が固着されている。このような透明ガラス基板453,453、封止樹脂部材454によって密閉空間456が形成され、そこに透明ジェル状樹脂405と同様の透明ジェル状樹脂455が納められている。   The transparent glass substrates 453 and 453 are formed in a thin plate shape and have moderate elasticity that can be appropriately curved. The transparent glass substrates 453 and 453 are arranged to face each other with a predetermined interval. A sealing resin member 454 is fixed to the entire periphery between the transparent glass substrates 453 and 453. A sealed space 456 is formed by such transparent glass substrates 453 and 453 and the sealing resin member 454, and a transparent gel resin 455 similar to the transparent gel resin 405 is stored therein.

そして、薄膜圧電体素子412,412は、一方の透明ガラス基板453の外側に図示しない接着剤を用いて固着されている。これらの薄膜圧電体素子412も、前述の可変焦点レンズ401と同様に図示しない電極端子を有している。電極端子には図示しない配線が接続されている。この配線を通して薄膜圧電体素子412,412に電力を供給すると、薄膜圧電体素子412,412が変形する。その変形に応じて透明ガラス基板453が歪み(または撓み)、これによって、透明ジェル状樹脂455が変形する。こうして、可変焦点レンズ451では、焦点距離を変化させることができる。可変焦点レンズ451においても、薄膜圧電体素子412,412は、前述した薄膜圧電体素子12bと同様に抗電界が大きくなっているため、より広範囲の印加電圧に対して直線性の高い安定した動作を行う。また、前述した薄膜圧電体素子12bと同様に反りが抑制されているため、レンズ本体部452への固着が容易に行える。   The thin film piezoelectric elements 412 and 412 are fixed to the outside of one transparent glass substrate 453 using an adhesive (not shown). These thin film piezoelectric elements 412 also have electrode terminals (not shown) as in the variable focus lens 401 described above. A wiring (not shown) is connected to the electrode terminal. When power is supplied to the thin film piezoelectric elements 412 and 412 through this wiring, the thin film piezoelectric elements 412 and 412 are deformed. In response to the deformation, the transparent glass substrate 453 is distorted (or bent), whereby the transparent gel-like resin 455 is deformed. Thus, the variable focal length lens 451 can change the focal length. Also in the variable focus lens 451, since the coercive electric field of the thin film piezoelectric elements 412 and 412 is large like the thin film piezoelectric element 12b described above, stable operation with high linearity with respect to a wider range of applied voltages. I do. Further, since the warpage is suppressed similarly to the thin film piezoelectric element 12b described above, the lens main body 452 can be easily fixed.

(脈波センサ)
次に、本発明に関連する脈波センサについて、図24を参照して説明する。図24は、本発明に関連する脈波センサ501の概略の構成を示した断面図である。脈波センサ501は、センサ本体部502と、薄膜圧電体素子512とを有している。
(Pulse wave sensor)
Then, with the pulse wave sensor related to the present invention will be described with reference to FIG. 24. FIG. 24 is a cross-sectional view showing a schematic configuration of a pulse wave sensor 501 related to the present invention . The pulse wave sensor 501 includes a sensor main body 502 and a thin film piezoelectric element 512.

センサ本体部502は、金属性筐体504と、封止部材505と、可撓性部材からなる振動板503と、金属パッド507と、配線部材509と、リード線510とを有している。   The sensor body 502 includes a metallic housing 504, a sealing member 505, a diaphragm 503 made of a flexible member, a metal pad 507, a wiring member 509, and a lead wire 510.

金属性筐体504はアルミニウムやステンレス等の金属で形成されている。金属性筐体504は中央に凹部501aが形成され、その周囲を取り囲むように壁部501bが形成された有底円筒状の部材である。封止部材505は、シリコーンゴム等の弾性を有する部材からなり、金属性筐体504の壁部501bと、振動板503との間に固着されている。振動板503は、直径が約10mm程度で、厚さが0.1mm程度の円板状に形成されている。振動板503は、例えばステンレス等の金属を用いて変形可能に形成されている。   The metallic housing 504 is made of a metal such as aluminum or stainless steel. The metallic casing 504 is a bottomed cylindrical member in which a recess 501a is formed in the center and a wall 501b is formed so as to surround the periphery. The sealing member 505 is made of an elastic member such as silicone rubber, and is fixed between the wall portion 501b of the metallic casing 504 and the diaphragm 503. The diaphragm 503 is formed in a disk shape having a diameter of about 10 mm and a thickness of about 0.1 mm. The diaphragm 503 is formed to be deformable using a metal such as stainless steel.

金属パッド507は、Au,Cr,Cu等からなり、エポキシ樹脂等の接着剤506bを用いて振動板503の内側(凹部501a側)に固着されている。金属パッド507は、Au等からなる配線部材509によって、薄膜圧電体素子512に接続されている。また、金属パッド507は、はんだ508によって、リード線510にも接続されている。リード線510は図示しない電源に接続されている。   The metal pad 507 is made of Au, Cr, Cu or the like, and is fixed to the inner side (the recess 501a side) of the vibration plate 503 using an adhesive 506b such as an epoxy resin. The metal pad 507 is connected to the thin film piezoelectric element 512 by a wiring member 509 made of Au or the like. The metal pad 507 is also connected to the lead wire 510 by solder 508. The lead wire 510 is connected to a power source (not shown).

そして、薄膜圧電体素子512は、エポキシ樹脂等の接着剤506aを用いて振動板503の内側(凹部501a側)に固着されている。薄膜圧電体素子512は、前述した薄膜圧電体素子12bと同じ構成を有している。また、薄膜圧電体素子512は、配線部材509が接続されている。   The thin film piezoelectric element 512 is fixed to the inside of the vibration plate 503 (the recess 501a side) using an adhesive 506a such as an epoxy resin. The thin film piezoelectric element 512 has the same configuration as the thin film piezoelectric element 12b described above. The thin film piezoelectric element 512 is connected to a wiring member 509.

このような脈波センサ501は、次のようにして使用する。振動板503を図示しない人の腕などの人体に接触させる。すると、その人体の脈動が振動板503に伝わり、振動板503が変形する。振動板503が変形すると、それに応じて薄膜圧電体素子512が変形し、その変形に応じた微弱な電気信号(脈波信号)が薄膜圧電体素子512から出力される。その電気信号は、配線部材509、金属パッド507およびリード線510を介して外部に出力される。これを図示しないアンプで増幅すると、脈波信号の波形を観測することができる。こうして、脈波センサ501によって、脈波信号を検出することができる。薄膜圧電体素子512は、前述した薄膜圧電体素子12bと同様に抗電界が大きくなっているため、より広範囲の入力に対して直線性の高い電気出力が得られる。また、前述した薄膜圧電体素子12bと同様に反りが抑制されているため、振動部材503への固着が容易に行える。   Such a pulse wave sensor 501 is used as follows. The diaphragm 503 is brought into contact with a human body such as a human arm (not shown). Then, the pulsation of the human body is transmitted to the diaphragm 503, and the diaphragm 503 is deformed. When the diaphragm 503 is deformed, the thin film piezoelectric element 512 is deformed accordingly, and a weak electric signal (pulse wave signal) corresponding to the deformation is output from the thin film piezoelectric element 512. The electric signal is output to the outside through the wiring member 509, the metal pad 507, and the lead wire 510. When this is amplified by an amplifier (not shown), the waveform of the pulse wave signal can be observed. In this way, the pulse wave signal can be detected by the pulse wave sensor 501. Since the thin film piezoelectric element 512 has a large coercive electric field like the thin film piezoelectric element 12b described above, an electric output with high linearity can be obtained for a wider range of inputs. Further, since the warpage is suppressed similarly to the thin film piezoelectric element 12b described above, the vibration member 503 can be easily fixed.

なお、上記の説明では、センサとして、脈波センサを例にとって説明しているが、本発明は、圧力センサ、振動センサ、加速度センサ、荷重センサなど様々なセンサに適用可能である。 In the above description , the pulse wave sensor is described as an example of the sensor. However, the present invention can be applied to various sensors such as a pressure sensor, a vibration sensor, an acceleration sensor, and a load sensor.

以上の説明は、本発明の実施の形態についての説明であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができる。又、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。   The above description is the description of the embodiment of the present invention, and does not limit the apparatus and method of the present invention, and various modifications can be easily implemented. In addition, an apparatus or method configured by appropriately combining components, functions, features, or method steps in each embodiment is also included in the present invention.

本発明を適用することにより、より広範囲の印加電圧に対して安定した圧電特性が得られ、できるだけ広い範囲の印加電圧に対して直線性の優れた動作が行われるようにすることができる。本発明は、薄膜圧電体基板、薄膜圧電体素子およびその製造方法の分野で利用することができる。 By applying the present invention, it is possible to obtain a stable piezoelectric characteristic with respect to a wider range of applied voltages, and to perform an operation with excellent linearity with respect to a wider range of applied voltages. The present invention can be used in the fields of a thin film piezoelectric substrate, a thin film piezoelectric element, and a manufacturing method thereof.

1…薄膜圧電体基板、2…シリコンウェハ、3…積層膜、10…素子部、12a,12b,112b,312a、312b、312c,412,512…薄膜圧電体素子、13…圧電体膜、13A…凹凸面、14…応力均衡化膜、19a…下部端子電極、19b…上部端子電極、27,127…上部電極膜、50…サスペンション、60…ヘッドスライダ、101…HGA、201…ハードディスク装置、301…インクジェットヘッド、302…ヘッド本体部、303a,303b,303c…ノズル、304a,304b,304c…インク流路、306a,306b,306c…インク室、401…可変焦点レンズ、410,452…レンズ本体部、405,455…透明ジェル状樹脂、501…脈波センサ、502…センサ本体部、503…振動板。   DESCRIPTION OF SYMBOLS 1 ... Thin film piezoelectric substrate, 2 ... Silicon wafer, 3 ... Laminated film, 10 ... Element part, 12a, 12b, 112b, 312a, 312b, 312c, 412, 512 ... Thin film piezoelectric element, 13 ... Piezoelectric film, 13A ... Uneven surface, 14 ... Stress balancing film, 19a ... Lower terminal electrode, 19b ... Upper terminal electrode, 27, 127 ... Upper electrode film, 50 ... Suspension, 60 ... Head slider, 101 ... HGA, 201 ... Hard disk device, 301 ... Inkjet head, 302... Head body, 303 a, 303 b, 303 c... Nozzle, 304 a, 304 b, 304 c .. ink flow path, 306 a, 306 b, 306 c. 405,455 ... transparent gel resin, 501 ... pulse wave sensor, 502 ... sensor body, 03 ... vibration plate.

Claims (10)

下部電極膜、圧電体膜および上部電極膜が順に積層された積層膜が成膜用基板の表面に形成されている薄膜圧電体基板であって、
前記圧電体膜における前記上部電極膜側の上面が凸部と凹部を有する凹凸面であって、該凸部が該凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつ該凹部が該中心面よりも凹状に窪んだ該凸部に続く湾曲面であり、
該凹凸面上に前記上部電極膜が形成され、
前記圧電体膜は、一般式Pb(Zr ,Ti (1−x) )O で表されるチタン酸ジルコン酸鉛からなり、前記xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、
前記圧電体膜が引っ張り応力を有し、
前記積層膜は、前記上部電極膜上に積層された応力均衡化膜を更に有し、該応力均衡化膜は、前記下部電極膜、圧電体膜および上部電極膜が前記上部電極膜から前記下部電極膜に向かう方向に凸状に反る素子応力を打ち消し得る内部応力を備え、該素子応力と該内部応力との均衡が確保されるように、前記上部電極膜上に形成され、
前記上部電極膜は、前記凹凸面側の下面から前記応力均衡化膜側の上面までの少なくとも一部が前記凹部に入り込む程度の膜厚を有し、
前記上部電極膜の前記応力均衡化膜側の上面が前記圧電体膜の前記凹凸面に応じた凹凸面であり、前記上部電極膜の前記上面に前記応力均衡化膜が形成されている薄膜圧電体基板。
dv>0.02x+0.398
A thin film piezoelectric substrate in which a laminated film in which a lower electrode film, a piezoelectric film, and an upper electrode film are sequentially laminated is formed on the surface of a film formation substrate,
The upper surface of the piezoelectric film on the upper electrode film side is an uneven surface having a convex portion and a concave portion, and the convex portion is a curved surface protruding in a convex shape from the center surface in the height direction of the concave and convex surface. And the concave portion is a curved surface following the convex portion recessed in a concave shape from the central surface,
The upper electrode film is formed on the uneven surface,
The piezoelectric film is made of lead zirconate titanate represented by the general formula Pb (Zr x , Ti (1-x) ) O 3 , and x satisfies the condition of 0.53 <x <0.70. And satisfying the following lattice constant conditions concerning the lattice constant dv (unit: nm) in the surface normal direction, and further (100) plane orientation in the surface vertical direction,
The piezoelectric film has a tensile stress;
The laminated film further includes a stress balancing film laminated on the upper electrode film, the stress balancing film including the lower electrode film, the piezoelectric film, and the upper electrode film from the upper electrode film to the lower part. An internal stress that can cancel the element stress that warps in a convex direction toward the electrode film, and is formed on the upper electrode film so as to ensure a balance between the element stress and the internal stress;
The upper electrode film has a film thickness such that at least a part from the lower surface on the uneven surface side to the upper surface on the stress balancing film side enters the recess,
The upper top surface of the stress balancing layer side of the electrode film is an uneven surface corresponding to the uneven surface of the piezoelectric film, the upper electrode film thin film in which the stress balancing layer on the top surface is formed of Piezoelectric substrate.
dv> 0.02x + 0.398
下部電極膜、圧電体膜および上部電極膜が順に積層された積層膜が成膜用基板の表面に形成されている薄膜圧電体基板であって、
前記圧電体膜における前記上部電極膜側の上面が凸部と凹部を有する凹凸面であって、該凸部が該凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつ該凹部が該中心面よりも凹状に窪んだ該凸部に続く湾曲面であり、
該凹凸面上に前記上部電極膜が形成され、
前記圧電体膜は、一般式Pb(Zr ,Ti (1−x) )O で表されるチタン酸ジルコン酸鉛からなり、前記xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、
前記圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、
前記圧電体膜の前記凹凸面に形成されている上部密着膜を更に有し、該上部密着膜は、前記凹凸面側の下面から前記上部電極膜側の上面までの少なくとも半分の部分が前記凹部に入り込む程度の膜厚を有する薄膜圧電体基板。
dv>0.02x+0.398
A thin film piezoelectric substrate in which a laminated film in which a lower electrode film, a piezoelectric film, and an upper electrode film are sequentially laminated is formed on the surface of a film formation substrate,
The upper surface of the piezoelectric film on the upper electrode film side is an uneven surface having a convex portion and a concave portion, and the convex portion is a curved surface protruding in a convex shape from the center surface in the height direction of the concave and convex surface. And the concave portion is a curved surface following the convex portion recessed in a concave shape from the central surface,
The upper electrode film is formed on the uneven surface,
The piezoelectric film is made of lead zirconate titanate represented by the general formula Pb (Zr x , Ti (1-x) ) O 3 , and x satisfies the condition of 0.53 <x <0.70. And satisfying the following lattice constant conditions concerning the lattice constant dv (unit: nm) in the surface normal direction, and further (100) plane orientation in the surface vertical direction,
The piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, and has a rhombohedral crystal structure.
The upper adhesive film further includes an upper adhesive film formed on the uneven surface of the piezoelectric film, and the upper adhesive film has at least a half portion from the lower surface on the uneven surface side to the upper surface on the upper electrode film side. thin film piezoelectric substrate having a degree of thickness entering the.
dv> 0.02x + 0.398
前記圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、
前記圧電体膜の前記凹凸面に形成されている上部密着膜を更に有し、該上部密着膜は、前記凹凸面側の下面から前記上部電極膜側の上面までの少なくとも半分の部分が前記凹部に入り込む程度の膜厚を有する請求項1記載の薄膜圧電体基板。
The piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, and has a rhombohedral crystal structure.
The upper adhesive film further includes an upper adhesive film formed on the uneven surface of the piezoelectric film, and the upper adhesive film has at least a half portion from the lower surface on the uneven surface side to the upper surface on the upper electrode film side. thin film piezoelectric substrate of claim 1 having a thickness that enters.
前記圧電体膜は、抗電界が20Vよりも大きい請求項1〜3のいずれか一項記載の薄膜圧電体基板。 The thin film piezoelectric substrate according to claim 1 , wherein the piezoelectric film has a coercive electric field larger than 20V. 下部電極膜、圧電体膜および上部電極膜が順に積層され、かつ複数の素子部が形成されている積層膜が成膜用基板の表面に形成されている薄膜圧電体基板から前記成膜用基板が除去された後の各前記素子部を用いて製造されている薄膜圧電体素子であって
前記圧電体膜における前記上部電極膜側の上面が凸部と凹部を有する凹凸面であって、該凸部が該凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつ該凹部が該中心面よりも凹状に窪んだ該凸部に続く湾曲面であり、
該凹凸面上に前記上部電極膜が形成され、
前記圧電体膜は、一般式Pb(Zr ,Ti (1−x) )O で表されるチタン酸ジルコン酸鉛からなり、前記xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、
前記素子部が前記上部電極膜に接続されている上部端子電極と、前記下部電極膜に接続されている下部端子電極とを有し、
前記圧電体膜が引っ張り応力を有し、
前記積層膜は、前記上部電極膜上に積層された応力均衡化膜を更に有し、該応力均衡化膜は、前記下部電極膜、圧電体膜および上部電極膜が前記上部電極膜から前記下部電極膜に向かう方向に凸状に反る素子応力を打ち消し得る内部応力を備え、該素子応力と該内部応力との均衡が確保されるように、前記上部電極膜上に形成され、
前記上部電極膜は、前記凹凸面側の下面から前記応力均衡化膜側の上面までの少なくとも一部が前記凹部に入り込む程度の膜厚を有し、
前記上部電極膜の前記応力均衡化膜側の上面が前記圧電体膜の前記凹凸面に応じた凹凸面であり、前記上部電極膜の前記上面に前記応力均衡化膜が形成されている薄膜圧電体素子。
dv>0.02x+0.398
From the thin film piezoelectric substrate in which the lower electrode film, the piezoelectric film, and the upper electrode film are sequentially laminated, and the laminated film in which a plurality of element portions are formed is formed on the surface of the film formation substrate, the film formation substrate Is a thin film piezoelectric element manufactured using each of the element portions after being removed ,
The upper surface of the piezoelectric film on the upper electrode film side is an uneven surface having a convex portion and a concave portion, and the convex portion is a curved surface protruding in a convex shape from the center surface in the height direction of the concave and convex surface. And the concave portion is a curved surface following the convex portion recessed in a concave shape from the central surface,
The upper electrode film is formed on the uneven surface,
The piezoelectric film is made of lead zirconate titanate represented by the general formula Pb (Zr x , Ti (1-x) ) O 3 , and x satisfies the condition of 0.53 <x <0.70. And satisfying the following lattice constant conditions concerning the lattice constant dv (unit: nm) in the surface normal direction, and further (100) plane orientation in the surface vertical direction,
The element portion has an upper terminal electrode connected to the upper electrode film, and a lower terminal electrode connected to the lower electrode film,
The piezoelectric film has a tensile stress;
The laminated film further includes a stress balancing film laminated on the upper electrode film, the stress balancing film including the lower electrode film, the piezoelectric film, and the upper electrode film from the upper electrode film to the lower part. An internal stress that can cancel the element stress that warps in a convex direction toward the electrode film, and is formed on the upper electrode film so as to ensure a balance between the element stress and the internal stress;
The upper electrode film has a film thickness such that at least a part from the lower surface on the uneven surface side to the upper surface on the stress balancing film side enters the recess,
The upper top surface of the stress balancing layer side of the electrode film is an uneven surface corresponding to the uneven surface of the piezoelectric film, the upper electrode film thin film in which the stress balancing layer on the top surface is formed of Piezoelectric element.
dv> 0.02x + 0.398
下部電極膜、圧電体膜および上部電極膜が順に積層され、かつ複数の素子部が形成されている積層膜が成膜用基板の表面に形成されている薄膜圧電体基板から前記成膜用基板が除去された後の各前記素子部を用いて製造されている薄膜圧電体素子であって、
前記圧電体膜における前記上部電極膜側の上面が凸部と凹部を有する凹凸面であって、該凸部が該凹凸面の高さ方向の中心面よりも凸状に張り出す湾曲面であり、かつ該凹部が該中心面よりも凹状に窪んだ該凸部に続く湾曲面であり、
該凹凸面上に前記上部電極膜が形成され、
前記圧電体膜は、一般式Pb(Zr ,Ti (1−x) )O で表されるチタン酸ジルコン酸鉛からなり、前記xについて、0.53<x<0.70の条件を満たし、かつ表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合し、さらに表面垂直方向に(100)面配向することによって形成され、
前記素子部が前記上部電極膜に接続されている上部端子電極と、前記下部電極膜に接続されている下部端子電極とを有し、
前記圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、
前記圧電体膜の前記凹凸面に形成されている上部密着膜を更に有し、該上部密着膜は、前記凹凸面側の下面から前記上部電極膜側の上面までの少なくとも半分の部分が前記凹部に入り込む程度の膜厚を有する薄膜圧電体素子。
dv>0.02x+0.398
From the thin film piezoelectric substrate in which the lower electrode film, the piezoelectric film, and the upper electrode film are sequentially laminated, and the laminated film in which a plurality of element portions are formed is formed on the surface of the film formation substrate, the film formation substrate Is a thin film piezoelectric element manufactured using each of the element portions after being removed,
The upper surface of the piezoelectric film on the upper electrode film side is an uneven surface having a convex portion and a concave portion, and the convex portion is a curved surface protruding in a convex shape from the center surface in the height direction of the concave and convex surface. And the concave portion is a curved surface following the convex portion recessed in a concave shape from the central surface,
The upper electrode film is formed on the uneven surface,
The piezoelectric film is made of lead zirconate titanate represented by the general formula Pb (Zr x , Ti (1-x) ) O 3 , and x satisfies the condition of 0.53 <x <0.70. And satisfying the following lattice constant condition concerning the lattice constant dv (unit: nm) in the surface normal direction, and further (100) plane orientation in the surface vertical direction,
The element portion has an upper terminal electrode connected to the upper electrode film, and a lower terminal electrode connected to the lower electrode film,
The piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, and has a rhombohedral crystal structure.
The upper adhesive film further includes an upper adhesive film formed on the uneven surface of the piezoelectric film, and the upper adhesive film has at least a half portion from the lower surface on the uneven surface side to the upper surface on the upper electrode film side. thin film piezoelectric element having a degree of thickness entering the.
dv> 0.02x + 0.398
前記圧電体膜は、エピタキシャル成長によって形成されたエピタキシャル膜であり、かつ3μmよりも大きい膜厚を有し、さらに結晶構造が菱面体晶であり、
前記圧電体膜の前記凹凸面に形成されている上部密着膜を更に有し、該上部密着膜は、前記凹凸面側の下面から前記上部電極膜側の上面までの少なくとも半分の部分が前記凹部に入り込む程度の膜厚を有する請求項5記載の薄膜圧電体素子。
The piezoelectric film is an epitaxial film formed by epitaxial growth, has a film thickness larger than 3 μm, and has a rhombohedral crystal structure.
The upper adhesive film further includes an upper adhesive film formed on the uneven surface of the piezoelectric film, and the upper adhesive film has at least a half portion from the lower surface on the uneven surface side to the upper surface on the upper electrode film side. thin film piezoelectric element according to claim 5, further comprising a thickness that enters.
前記圧電体膜は、抗電界が20Vよりも大きい請求項5〜7のいずれか一項記載の薄膜圧電体素子。 The thin film piezoelectric element according to claim 5 , wherein the piezoelectric film has a coercive electric field larger than 20V. 下部電極膜、圧電体膜および上部電極膜が順に積層された積層膜が複数の成膜用基板の表面に形成される積層膜形成工程と、
前記積層膜に対するエッチングを行うことによって、該積層膜に複数の素子部を形成する素子部形成工程と、
該各素子部における前記下部電極膜、前記上部電極膜にそれぞれ下部端子電極、上部端子電極を形成する電極形成工程とを有し、
前記積層膜形成工程は、前記複数の成膜用基板を対象として、X線回折法による(002)面の回折強度ピークの回折角を測定する測定工程を有し、
前記複数の成膜用基板のうち、前記測定工程によって得られた前記回折角に基づき求められた表面垂直方向の格子定数dv(単位はnm)に関する下記の格子定数条件に適合する格子定数条件適合基板を用いて薄膜圧電体素子を製造する薄膜圧電体素子の製造方法。
dv>0.02x+0.398
A laminated film forming step in which a laminated film in which a lower electrode film, a piezoelectric film and an upper electrode film are laminated in order is formed on the surfaces of a plurality of deposition substrates;
An element part forming step of forming a plurality of element parts in the laminated film by etching the laminated film;
An electrode forming step of forming a lower terminal electrode and an upper terminal electrode on the lower electrode film and the upper electrode film, respectively, in each element portion;
The laminated film forming step includes a measurement step of measuring a diffraction angle of a diffraction intensity peak on a (002) plane by an X-ray diffraction method for the plurality of film formation substrates,
Lattice constant condition conformance that satisfies the following lattice constant condition regarding the lattice constant dv (unit: nm) in the surface vertical direction obtained based on the diffraction angle obtained by the measurement step among the plurality of film forming substrates. A method for manufacturing a thin film piezoelectric element using a substrate.
dv> 0.02x + 0.398
基板の表面に絶縁膜が形成されている絶縁基板を製造する絶縁基板製造工程と、
前記絶縁膜と前記上部電極膜とが対向するように、前記成膜用基板と前記絶縁基板とを積層する基板積層工程と、
該基板積層工程によって積層された積層基板のうちの前記絶縁基板または前記成膜用基板のいずれか一方を除去する基板除去工程とを更に有し、
該基板除去工程の実行後に前記素子部形成工程を実行する請求項9記載の薄膜圧電体素子の製造方法。
An insulating substrate manufacturing process for manufacturing an insulating substrate having an insulating film formed on the surface of the substrate;
A substrate laminating step of laminating the deposition substrate and the insulating substrate such that the insulating film and the upper electrode film are opposed to each other;
A substrate removing step of removing either the insulating substrate or the film-forming substrate of the laminated substrates laminated by the substrate laminating step;
The method for manufacturing a thin film piezoelectric element according to claim 9, wherein the element part forming step is executed after the substrate removing step.
JP2015026197A 2015-02-13 2015-02-13 Thin film piezoelectric substrate, thin film piezoelectric element, and manufacturing method thereof Active JP6618168B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015026197A JP6618168B2 (en) 2015-02-13 2015-02-13 Thin film piezoelectric substrate, thin film piezoelectric element, and manufacturing method thereof
CN201510309380.1A CN106206931B (en) 2015-02-13 2015-06-05 Thin-film piezoelectric substrate, thin-film piezoelectric element, and manufacturing method and application thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015026197A JP6618168B2 (en) 2015-02-13 2015-02-13 Thin film piezoelectric substrate, thin film piezoelectric element, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016149478A JP2016149478A (en) 2016-08-18
JP6618168B2 true JP6618168B2 (en) 2019-12-11

Family

ID=56691323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015026197A Active JP6618168B2 (en) 2015-02-13 2015-02-13 Thin film piezoelectric substrate, thin film piezoelectric element, and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP6618168B2 (en)
CN (1) CN106206931B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7208986B2 (en) * 2017-10-11 2023-01-19 コーニング インコーポレイテッド Display module with quasi-static and dynamic shock resistance
EP3712974A4 (en) * 2017-11-13 2021-09-22 Advanced Material Technologies, Inc. Film structure and method for producing same
JP6932268B2 (en) * 2018-08-30 2021-09-08 富士フイルム株式会社 Piezoelectric devices and methods for manufacturing piezoelectric devices
JP7200796B2 (en) * 2019-03-27 2023-01-10 Tdk株式会社 Piezoelectric element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192459A (en) * 1989-01-20 1990-07-30 Toyota Motor Corp Production of piezoelectric ceramics
JP4859333B2 (en) * 2002-03-25 2012-01-25 セイコーエプソン株式会社 Manufacturing method of substrate for electronic device
JP4453655B2 (en) * 2003-09-24 2010-04-21 セイコーエプソン株式会社 Liquid ejecting head, manufacturing method thereof, and liquid ejecting apparatus
JP4037360B2 (en) * 2003-12-26 2008-01-23 カシオ計算機株式会社 Biological information measuring device
JP2013068875A (en) * 2011-09-26 2013-04-18 Panasonic Corp Variable focus lens, manufacturing method thereof, and imaging apparatus with variable focus lens
US9842984B2 (en) * 2012-05-01 2017-12-12 Konica Minolta, Inc. Piezoelectric element
WO2014017635A1 (en) * 2012-07-26 2014-01-30 株式会社村田製作所 Ceramic electronic component and method for producing ceramic electronic component
JP6067347B2 (en) * 2012-11-26 2017-01-25 新科實業有限公司SAE Magnetics(H.K.)Ltd. Manufacturing method of head gimbal assembly, manufacturing method of flexure constituting the same, and flexure sheet used for manufacturing head gimbal assembly and flexure

Also Published As

Publication number Publication date
CN106206931B (en) 2020-10-30
CN106206931A (en) 2016-12-07
JP2016149478A (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP6387289B2 (en) THIN FILM PIEZOELECTRIC ELEMENT AND METHOD FOR MANUFACTURING THE SAME, HEAD GIMBAL ASSEMBLY WITH THE SAME, HARD DISK DEVICE, INKJET HEAD, VARIABLE FOCUS LENS, AND SENSOR
JP4897767B2 (en) Thin-film piezoelectric element, manufacturing method thereof, head gimbal assembly using the same, and hard disk drive using the head gimbal assembly
US9401469B2 (en) Thin-film piezoelectric material element, method of manufacturing the same, head gimbal assembly, hard disk drive, ink jet head, variable focus lens and sensor
JP6618168B2 (en) Thin film piezoelectric substrate, thin film piezoelectric element, and manufacturing method thereof
US11295770B2 (en) Thin-film piezoelectric material substrate, thin-film piezoelectric material element, head gimbal assembly, ink jet head and method of manufacturing the thin-film piezoelectric
US9722169B1 (en) Thin-film piezoelectric material element, head gimbal assembly and hard disk drive
JP2009230847A (en) Head slider, magnetic disk device, and method of manufacturing head slider
US11411162B2 (en) Thin-film piezoelectric-material element, method of manufacturing the same, head gimbal assembly and hard disk drive
US10614842B1 (en) Thin-film piezoelectric-material element with protective film composition and insulating film through hole exposing lower electrode film
JP7415426B2 (en) Elements for electronic devices
US10607641B1 (en) Head gimbal assembly thin-film piezoelectric-material element arranged in step part configuration with protective films
JP7363556B2 (en) Laminates and electronic devices
JP7428961B2 (en) Elements for electronic devices
US11289641B2 (en) Thin-film piezoelectric-material element, method of manufacturing the same, head gimbal assembly and hard disk drive
US20220180896A1 (en) Thin-film piezoelectric material element
JP4220162B2 (en) Thin film piezoelectric element, manufacturing method thereof, and thin film piezoelectric element for hard disk drive
JP5085623B2 (en) Thin film element manufacturing method, thin film element, head gimbal assembly using the thin film element, and hard disk drive
WO2024048768A1 (en) Laminated structure, element, electronic device, electronic apparatus, and system
JP2023134333A (en) Crystal, laminate structure, electronic device, electronic equipment, and manufacturing method of them
KR20050015936A (en) Fabrication of actuator using piezoelectric single crystal
JP2009158676A (en) Piezoelectric element, magnetic head assembly and magnetic recording device
JP2009301690A (en) Head unit, head gimbal assembly and magnetic recording device
JP2010102809A (en) Head unit, head gimbal assembly, and magnetic recording device
WO2004051630A1 (en) Polycrystalline structure film, magnetic recording medium and magnetic storage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6618168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250