JP6604241B2 - 情報処理システム、情報処理装置、情報処理方法およびプログラム - Google Patents
情報処理システム、情報処理装置、情報処理方法およびプログラム Download PDFInfo
- Publication number
- JP6604241B2 JP6604241B2 JP2016045536A JP2016045536A JP6604241B2 JP 6604241 B2 JP6604241 B2 JP 6604241B2 JP 2016045536 A JP2016045536 A JP 2016045536A JP 2016045536 A JP2016045536 A JP 2016045536A JP 6604241 B2 JP6604241 B2 JP 6604241B2
- Authority
- JP
- Japan
- Prior art keywords
- updated
- page
- storage
- stored
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1448—Management of the data involved in backup or backup restore
- G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Computer Security & Cryptography (AREA)
- Library & Information Science (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
そこで、本実施形態は、ハードウェアの性能向上に頼らないで、メモリダンプ処理を高速化することを目的とする。
に書き込む第1の処理と、仮想記憶方式の仮想メモリとして、前記物理メモリに記憶された記憶情報が保存される保存装置に前記更新済みエリアに記憶された記憶情報を保存するとともに前記更新済みの設定がされたフラグをクリアする処理と、を実行する。さらに、障害が発生したときに、プロセッサは、更新済みの設定されたフラグに対応する更新済みエリアに記憶された記憶情報を前記記憶装置に書き込む第2の処理を実行する。
モリ領域に記憶された情報をダンプ領域に書き込む処理、いわゆるメモリダンプを実行する。本実施の形態では、以下の処理を実行する情報処理システムが例示される。(1)本情報処理システムは、障害発生前の通常動作中に物理メモリにロードされたデータを予めダンプ領域に書き込んでおく。より具体的には、本情報処理システムは、物理メモリの領域が更新された否かを判定し、更新された物理メモリの領域を定期的にダンプ領域に書き込むとともに、スワップファイル15にも書き込む。この処理により、本情報処理システムは、メモリ領域とスワップファイル15を一致させ、物理メモリの領域を更新のない状態に戻す。(2)本情報処理システムは、障害発生時には、更新されている領域を選択して、ダンプ領域に書き込む。以上の手順によって、本情報処理システムは、障害発生時にダンプ領域に書き込む量を削減する。この場合に、障害発生時に選択されなかった物理メモリの領域の情報は初期状態の情報か、あるいは、スワップファイル15に保存された後更新されていない情報であって、すでにダンプ領域に書き込み済みの情報である。したがって、本情報処理システムの手順によれば、障害発生時に、更新されている領域を選択してダンプ領域に書き込むことで、事前にダンプ領域に書き込み済みの情報を含めて障害解析のための情報を早期に取得できる。
図1から図4を参照して、比較例に係る処理を説明する。図1に、比較例に係る情報処理システムの一例として、サーバ501の構成を例示する。サーバ501は、CPU511と物理メモリ512と、入出力部(I/O)514を有する。また、入出力部514には、スワップファイル515およびダンプ用ストレージ516が接続される。物理メモリ512は、ページと呼ばれるエリアに区切られている。物理メモリ512は、スワップファイル515とともに、仮想記憶方式の主記憶を形成する。物理メモリ512のページは、スワップファイル515の対応するページとの間で、スワップアウトおよびスワップインと呼ばれる保存処理および読み出し処理が実行される。仮想記憶方式で物理メモリ上のページを物理ページとも呼ぶ。ダンプ用ストレージ516は、ダンプ領域を有する。ダンプ領域は、物理メモリ512のページに対応するダンプデータのエリアに分割されている。
が長時間となり、障害発生から再起動が完了するまでの業務支援の停止時間が長くなる。そのため、障害発生後に起動されていたダンププログラムを、業務中に常時動作するプロセスとして実行することが考えられる。ダンププログラムを事前実行するプロセスによって、サーバ501がメモリの内容をダンプ用ストレージ516に予め書き込んでおく。このプロセスによって、サーバ501は障害発生時のダンププログラムの処理を軽減するのである。さらに、事前実行のためのプロセスが業務用のアプリケーションプログラムの実行に影響を与えないように、タイマーで一定時間毎に起動されるようにする。すなわち、ダンププログラムの1回の実行で書き込む量が制限されるようにする。
ところで、障害調査のためにメモリダンプの対象となる処理において、処理の実行によって実際に書き換えられているメモリは搭載メモリのすべてとは限らない。つまり、様々な処理の実行に伴って書き換えられるメモリ量の搭載メモリ容量に対する比率はある程度の範囲に収まっている。したがって、書き換えられていない物理メモリ512のページ、あるいは、書き換えられる可能性の低い物理メモリのページを選択して、ダンプ処理すれば、効率的な事前ダンプが可能となる。
書込み命令のたびにページ変換テーブル内のDirtyビット(D)の更新をしないためのフィルタとしても利用されている。
図5から図17を参照して、実施形態1に係る情報処理システムを説明する。
図5は、実施形態1に係る情報処理システムの一例であるサーバ1の構成を例示する図である。サーバ1は、CPU11と物理メモリ12と、キー記憶13と、入出力部(I/O)14と、を有する。また、入出力部14には、スワップファイル15およびダンプ用ストレージ16の記憶装置が接続される。CPU11はプロセッサの一例である。CPU11と物理メモリ12と、キー記憶13と、入出力部(I/O)14とが情報処理装置の一例である。CPU11は、物理メモリ12およびスワップファイル15によって提供される仮想メモリ上に実行可能に展開されたコンピュータプログラムにより、情報処理システムあるいは情報処理装置の処理である情報処理方法を実行する。
れた情報保護のために使用される。変更ビット(C)は、ページの書き換え、更新の有無を示す。メインフレームで用いられるアーキテクチャでは、サーバ1は、変更ビット(C)を更新するハードウェア(制御回路)を有している。すなわち、この制御回路は、物理メモリ12の書き換えが発生すると、変更ビット(C)を0から1に書き換える。なお、CPU11内のTLB111にも変更ビット(C)のコピーが存在しており、CPU11は、同一ページへの書き込みに対して無駄な変更ビット(C)の更新を行わないように制御している。キー記憶13は、複数のエリアにそれぞれ記憶された記憶情報が更新されたときにそれぞれ更新済みの設定がされる複数のフラグを記憶するフラグ記憶部の一例である。キー記憶13は、OSによってクリア可能である。また、キー記憶13の変更ビット(C)は、物理メモリ12への書込みアクセスに連動するハードウェアの制御回路によって書込み済みに設定される。
図6を参照して、サーバ1における障害のない正常時の動作シーケンスを説明する。図6では、主としてCPU11のハードウェアの処理が「CPUの処理」の列に記載され、OSによる処理がOSの列に記載され、ダンププログラムの実行による処理がダンプ処理の列に記載されている。
処理を実行させる(D2)。ページクリア処理では、CPU11は、割り当てられた物理ページに0を書き込む(以下、「0」クリアという)。また、CPU11は、割り当てた物理ページに対応するキー記憶13の変更ビット(C)を0にする。本実施形態では、この時、CPU11は、さらに、割り当てたページのダンプ領域を「0」クリアする。また、CPU11は、ページ変換結果テーブル121にも、対応ページの変換情報を書き込む。ページクリア処理の後、制御は、OSへ復帰し(S5)、さらにCPU11のアプリケーションプログラムに復帰する(A3)。
図9は、仮想アドレス(Linear Addressともいう)を物理アドレス(Physical Address)に変換するページ変換テーブル120の構成を例示する図である。図9のように、仮想アドレスは、例えば、48ビット(47ビット目〜0ビット)であり、Page−Map
Level−4(PML4)、Directory Ptr、およびOffsetの各フィールドを有している。
の同一ページの変更ビットをD-2とする。
図11は、実施形態1のOSブート処理(図6のS1)の詳細を例示するフローチャー
トである。この処理では、まず、CPU11は、オペレータ等によるリセットボタンの押下等によって、リセットの指示を受ける(S11)。すると、CPU11は、物理メモリ12をクリアする(S12)。また、CPU11は、物理メモリ12のクリアとともに、クリアされた物理メモリ12の各物理ページに対応するキー記憶13の変更ビット(C)をクリアする。
、OSは、ダーティページ書込み処理を起動する(D11)。
処理ポインタの更新回数が基準値(N1)を以上か否かを判定する(D115)。更新回数が基準値未満の場合、CPU11は、変更ビット(C)の履歴D0/D―1/D-2を判定する(D116)。ここで、D0は現在の変更ビット(C)そのものである。変更ビット
(C)の履歴D0/D―1/D-2が、1/0/0以外の場合、CPU11は、ページ変換結果テーブル121のD―1/D-2を更新し(D117)、処理をD111に戻す。
および過去2回のダーティページ書込み処理において変更ビット(C)の値(3回の変更ビットの履歴)のうち、2回以上が換え済みである場合である。現在の変更ビット(C)が書き換え済みでない場合には、キー記憶13に対応する物理ページをダンプ用ストレージ16にダンプしなくてもよい。また、現在及び過去2回の変更ビット(C)の履歴で、少なくとも2回の変更の履歴がある場合には、キー記憶13に対応する物理ページは、書き換えの頻度が高く、将来も書き換えられる可能性が高いといえる。そこで、CPU11は、ダンプ処理を実行せず、ページ変換結果テーブル121のD―1/D-2の更新を実行
して、処理をD111に戻すのである。変更ビット(C)の履歴D0/D―1/D-2が、1/0/0以外の場合が、フラグの履歴によって更新の頻度が所定限度を超えると判定されるエリアである。また、履歴D0/D―1/D-2の変更ビット(C)に対応する物理ページがフラグの履歴によって更新の頻度が所定限度を超えると判定されるエリアの一例である。D116の判定で、CPU11が処理をD111に戻すことは、フラグの履歴を読み出し、前記フラグの履歴によって更新の頻度が所定限度を超えると判定されるエリアに対して、前記第1の処理を実行しないことの一例である。
過去2回の履歴D―1/D-2のいずれか一方が変更を示している場合に、更新の頻度が所
定限度を超えると判定された。しかし、本実施形態において、更新の頻度が所定限度を超えるか否かが、上記判定に限定される訳ではない。例えば、CPU11は、現在の履歴D0に加えて、過去1回の履歴D―1を用いて、更新の頻度が所定限度を超えるか否かを判断してもよい。また、CPU11は、過去3回以上の履歴を用いて、更新の頻度が所定限度を超えるか否かを判断してもよい。
いて変更ビット(C)の値が書き換え済みでなかった場合である。変更ビット(C)の履歴D0/D―1/D-2が、1/0/0の場合には、書き換え頻度が比較的低い物理ページが現在書き換えられた状態であることを示す。そこで、CPU11は、物理ページの内容をダンプ用ストレージ16に書き込むのである。
)、ページ変換結果テーブル121に記録している更新ビットの履歴も更新する(D122)。D118の処理は、障害が発生していないときには、更新済みの設定がされたフラグに対応する更新済みエリアに記憶された記憶情報を前記記憶装置に書き込む第1の処理の一例である。D119の処理は、保存装置に前記更新済みエリアに記憶された記憶情報を保存することの一例である。D120の処理は、更新済みの設定がされたフラグをクリアする処理の一例である。また、D117およびD112の処理は、フラグの設定値の履歴を保存する処理の一例である。
―1/D-2の遷移が例示されている。なお、図16の表では、「ダーティページ書込み処
理時」、「ダーティ後」という文字列で、「業務用アプリケーションプログラム」は、「業務」という文字列で示されている。
ンプログラム実行中は、履歴D0の値が物理ページへのアクセス状況に応じて変化する。
形態では、障害発生時に、CPU11は、物理ページに対応するキー記憶13の変更ビット(C)が変更ありに設定されているときに、当該物理ページを選択してダンプ処理するのである。一方、物理ページの変更ビット(C)が0、すなわち、変更無しの場合、物理ページは変更されていないか、すでに、スワップファイル15に書込み済みであるので、CPU11は、処理をD124に進める。D124以降の処理は、図2のD524以降の処理と同様であるので、説明を省略する。
以上述べたように、サーバ1は、OSブート処理時に物理メモリ12をクリアするとと
もに、キー記憶13の変更ビット(C)をクリアする(図11のS12)。また、サーバ1は、OS起動後の初期状態で、少なくともOS領域をダンプ用ストレージ16に書き込むとともに、非常駐領域を記憶する物理ページをスワップファイル15に書き込み、物理ページに対応するキー記憶13の変更ビット(C)をクリアする(図12のS23)。さらに、サーバ1は、ページ割り当て時に、物理ページのデータとスワップファイル15内の対応ページのデータが一致すると、物理ページに対応するキー記憶13の変更ビット(C)をクリアする(図13のS51)。また、CPU11は新規なページ割当時、キー記憶13の変更ビット(C)をクリアする。したがって、物理ページとスワップファイル15とで、データが一致している場合には、変更ビット(C)は未更新(0)が維持される。また、CPU11は、ページ割当時、スワップファイル15から仮想メモリにデータを読み込んだ場合に、読み込んだデータをダンプ用ストレージ16に書き込む。このため、未更新(0)の変更ビット(C)に対応する物理ページは、OS起動時の0クリアされた初期状態であるか、物理ページの内容がダンプ用ストレージ16に書込み済みであることになる。
、事前のダンプ処理を実行する。即ち、ダーティページ書き込み処理による事前ダンプの段階で、CPU11は、無駄なダンプ処理を回避し、ダンプ処理の効率を向上し、事前のダンプ処理に伴うシステムの負荷を低減できる。
図18から図23の図面を参照して、実施形態2に係る情報処理システムであるサーバ1Aについて説明する。上記実施形態1では、サーバ1は、メインフレーム等のアーキテクチャのプロセッサで採用される物理ページに対応するキー記憶13の変更ビット(C)を用いていることでダンプ処理を高速化した。すなわち、サーバ1のCPU11は、キー記憶13の変更ビット(C)を基に、物理ページの変更の有無およびスワップファイル15への書込みが終了しているか否かを判定し、ダンプ用ストレージ16に書き込まれていない物理ページを選択して、ダンプ処理を実行した。実施形態2では、物理ページに対応するキー記憶13の変更ビット(C)を有しないアーキテクチャのプロセッサにおいて、実施形態1と同様のダンプ処理を実行する。プロセッサのアーキテクチャの違い以外は、実施形態2のサーバ1Aは、実施形態1のサーバと同様である。そこで、実施形態2の構成要素のうち、実施形態1の構成要素と同一の構成要素については、同一の符合を付してその説明を省略する。
DTE(D))の変更回数、OSへの変更依頼回数を低減できる。
5)の後、ページ変換テーブル120Aが更新され、ダーティビット(D)がクリアされる(S46A)。実施形態2のページ割当処理(図21)の他の処理は、実施形態1の図13であるので、その説明を省略する。S46A、S49、およびS50の処理は、「仮想記憶方式の仮想メモリのエリアに対応する前記物理メモリのエリアを確保し、前記保存装置に保存された前記仮想メモリのエリアに対応する記憶情報を前記確保した物理メモリのエリアに読み出す処理(S49)の実行時に、前記読み出した記憶情報を前記記憶装置に書き込むとともに前記物理メモリのエリアに対応するフラグをクリアする」ことの一例である。
コンピュータその他の機械、装置(以下、コンピュータ等)に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
等に固定された記録媒体としても利用可能である。
11 CPU
12 物理メモリ
13 キー記憶
14 入出力部
15 スワップファイル
16 ダンプ用ストレージ
120 ページ変換テーブル
121 ページ変換結果テーブル
Claims (7)
- 複数のエリアに区分された物理メモリと、
前記複数のエリアにそれぞれ記憶された記憶情報が更新されたときにそれぞれ更新済みの設定がされる複数のフラグを記憶するフラグ記憶部と、
前記複数のエリアに記憶された記憶情報が書き込まれる記憶装置と、
仮想記憶方式の仮想メモリとして、前記物理メモリに記憶された記憶情報が保存される保存装置と、
プロセッサと、を備え、
前記プロセッサは、
障害が発生していないときには、更新済みの設定がされたフラグに対応する更新済みエリアに記憶された記憶情報を前記記憶装置に書き込む第1の処理と、前記保存装置に前記更新済みエリアに記憶された記憶情報を保存するとともに前記更新済みの設定がされたフラグをクリアする処理と、を実行し、
障害が発生したときに、更新済みの設定されたフラグに対応する更新済みエリアに記憶された記憶情報を前記記憶装置に書き込む第2の処理を実行する情報処理システム。 - 前記プロセッサは、
フラグの設定値の履歴を保存する処理をさらに実行し、
前記フラグの履歴を読み出し、前記フラグの履歴によって更新の頻度が所定限度を超えると判定されるエリアに対して、前記第1の処理を実行しない請求項1に記載の情報処理システム。 - 前記プロセッサは、前記第1の処理の1回の実行による負荷が所定の限度となるように、前記第1の処理を前記物理メモリの1または複数のエリアごとに順次実行する請求項1または2に記載の情報処理システム。
- 前記プロセッサは、仮想記憶方式の仮想メモリのエリアに対応する前記物理メモリのエリアを確保し、前記保存装置に保存された前記仮想メモリのエリアに対応する記憶情報を前記確保した物理メモリのエリアに読み出す処理の実行時に、前記読み出した記憶情報を前記記憶装置に書き込むとともに前記物理メモリのエリアに対応するフラグをクリアする請求項1から3のいずれか1項に記載の情報処理システム。
- 複数のエリアに区分された物理メモリと、
前記複数のエリアにそれぞれ記憶された記憶情報が更新されたときにそれぞれ更新済みの設定がされる複数のフラグを記憶するフラグ記憶部と、
プロセッサと、を備え、
前記プロセッサは、
障害が発生していないときには、更新済みの設定がされたフラグに対応する更新済みエリアに記憶された記憶情報を記憶装置に書き込む第1の処理と、仮想記憶方式の仮想メモリとして、前記物理メモリに記憶された記憶情報が保存される保存装置に前記更新済みエリアに記憶された記憶情報を保存するとともに前記更新済みの設定がされたフラグをクリアする処理と、を実行し、
障害が発生したときに、更新済みの設定されたフラグに対応する更新済みエリアに記憶された記憶情報を前記記憶装置に書き込む第2の処理を実行する情報処理装置。 - 複数のエリアに区分された物理メモリを有するコンピュータが、
前記複数のエリアにそれぞれ記憶された記憶情報が更新されたときにそれぞれ更新済みの設定がされる複数のフラグの少なくとも1つを参照する処理を実行し、
障害が発生していないときには、更新済みの設定がされたフラグに対応する更新済みエ
リアに記憶された記憶情報を記憶装置に書き込む第1の処理と、仮想記憶方式の仮想メモリとして、前記物理メモリに記憶された記憶情報が保存される保存装置に前記更新済みエリアに記憶された記憶情報を保存するとともに前記更新済みの設定がされたフラグをクリアする処理と、を実行し、
障害が発生したときに、更新済みの設定されたフラグに対応する更新済みエリアに記憶された記憶情報を前記記憶装置に書き込む第2の処理を実行する情報処理方法。 - 複数のエリアに区分された物理メモリを有するコンピュータに、
前記複数のエリアにそれぞれ記憶された記憶情報が更新されたときにそれぞれ更新済みの設定がされる複数のフラグの少なくとも1つを参照する処理を実行させ、
障害が発生していないときには、更新済みの設定がされたフラグに対応する更新済みエリアに記憶された記憶情報を記憶装置に書き込む第1の処理と、仮想記憶方式の仮想メモリとして、前記物理メモリに記憶された記憶情報が保存される保存装置に前記更新済みエリアに記憶された記憶情報を保存するとともに前記更新済みの設定がされたフラグをクリアする処理と、を実行させ、
障害が発生したときに、更新済みの設定されたフラグに対応する更新済みエリアに記憶された記憶情報を前記記憶装置に書き込む第2の処理を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016045536A JP6604241B2 (ja) | 2016-03-09 | 2016-03-09 | 情報処理システム、情報処理装置、情報処理方法およびプログラム |
US15/439,978 US10346234B2 (en) | 2016-03-09 | 2017-02-23 | Information processing system including physical memory, flag storage unit, recording device and saving device, information processing apparatus, information processing method, and computer-readable non-transitory storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016045536A JP6604241B2 (ja) | 2016-03-09 | 2016-03-09 | 情報処理システム、情報処理装置、情報処理方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017162155A JP2017162155A (ja) | 2017-09-14 |
JP6604241B2 true JP6604241B2 (ja) | 2019-11-13 |
Family
ID=59786536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016045536A Active JP6604241B2 (ja) | 2016-03-09 | 2016-03-09 | 情報処理システム、情報処理装置、情報処理方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10346234B2 (ja) |
JP (1) | JP6604241B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10152427B2 (en) * | 2016-08-12 | 2018-12-11 | Google Llc | Hybrid memory management |
US10049218B2 (en) * | 2016-12-07 | 2018-08-14 | Google Llc | Rollback resistant security |
CN115220643A (zh) * | 2021-04-20 | 2022-10-21 | 伊姆西Ip控股有限责任公司 | 复制数据的方法、电子设备和计算机程序产品 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04195565A (ja) | 1990-11-28 | 1992-07-15 | Nec Corp | ダンプ出力方式 |
JP2002073378A (ja) | 2000-09-04 | 2002-03-12 | Hitachi Ltd | 計算機システムのダンプ取得方法および装置 |
JP5211751B2 (ja) | 2008-02-26 | 2013-06-12 | 富士通株式会社 | 計算機、ダンププログラムおよびダンプ方法 |
US8943296B2 (en) * | 2011-04-28 | 2015-01-27 | Vmware, Inc. | Virtual address mapping using rule based aliasing to achieve fine grained page translation |
JP6083136B2 (ja) * | 2012-06-22 | 2017-02-22 | 富士通株式会社 | メモリダンプ機能を有する情報処理装置、メモリダンプ方法、およびメモリダンププログラム |
US10102052B2 (en) * | 2014-01-29 | 2018-10-16 | Hewlett Packard Enterprise Development Lp | Dumping resources |
WO2016056074A1 (ja) * | 2014-10-08 | 2016-04-14 | 株式会社日立製作所 | 計算機システム及びメモリダンプ方法 |
WO2016139774A1 (ja) * | 2015-03-04 | 2016-09-09 | 富士通株式会社 | 情報処理装置、情報処理システム |
-
2016
- 2016-03-09 JP JP2016045536A patent/JP6604241B2/ja active Active
-
2017
- 2017-02-23 US US15/439,978 patent/US10346234B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170262328A1 (en) | 2017-09-14 |
US10346234B2 (en) | 2019-07-09 |
JP2017162155A (ja) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5021190B2 (ja) | 高速再起動を伴うメモリダンプ生成 | |
JP3906825B2 (ja) | 計算機システム、計算機システム起動方法およびプログラム | |
JP5161696B2 (ja) | 仮想計算機システムおよび仮想計算機システムにおけるエラー回復方法ならびに仮想計算機制御プログラム | |
US9658957B2 (en) | Systems and methods for managing data input/output operations | |
US20120011393A1 (en) | Bios recovery | |
US8825946B2 (en) | Memory system and data writing method | |
US8370587B2 (en) | Memory system storing updated status information and updated address translation information and managing method therefor | |
JP2011154547A (ja) | メモリ管理装置及びメモリ管理方法 | |
JP2004362426A (ja) | 情報処理システム及びその制御方法、並びにコンピュータ・プログラム | |
JP6337902B2 (ja) | ストレージシステムとノード装置とキャッシュ制御方法並びにプログラム | |
JP2013137771A (ja) | データ利用についてのマウント時間の調停 | |
JP6604241B2 (ja) | 情報処理システム、情報処理装置、情報処理方法およびプログラム | |
JP2008276555A (ja) | 情報処理装置、およびファームウェア更新方法 | |
JPWO2013080288A1 (ja) | メモリ縮退方法及び情報処理装置 | |
KR101392062B1 (ko) | 고속 컴퓨터 시스템 파워 온 및 파워 오프 방법 | |
JP5531476B2 (ja) | 情報処理装置及び情報処理プログラム | |
JP5166211B2 (ja) | 不揮発性メモリを主記憶に用いた装置 | |
JP2015114750A (ja) | 調査用プログラム,情報処理装置及び情報処理方法 | |
JP5660557B2 (ja) | ネットワークブートシステム | |
JP5025670B2 (ja) | 情報処理装置およびデータ記憶装置 | |
JP2019200473A (ja) | メモリ制御装置、メモリ制御プログラムおよびメモリ制御方法 | |
JP7184424B2 (ja) | 更新処理装置、更新処理方法、及びプログラム | |
JP2010026969A (ja) | データ処理装置 | |
JP6287055B2 (ja) | 情報処理装置、情報収集方法および情報収集プログラム | |
JP4711191B2 (ja) | オンライン増設メモリの使用方法、プログラム及び情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6604241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |