JP6601346B2 - Electronics - Google Patents
Electronics Download PDFInfo
- Publication number
- JP6601346B2 JP6601346B2 JP2016166742A JP2016166742A JP6601346B2 JP 6601346 B2 JP6601346 B2 JP 6601346B2 JP 2016166742 A JP2016166742 A JP 2016166742A JP 2016166742 A JP2016166742 A JP 2016166742A JP 6601346 B2 JP6601346 B2 JP 6601346B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- power supply
- unit
- terminal
- terminal connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、予め定められた制御終了処理が実行されるデバイス制御部を備える電子機器に関する。 The present invention relates to an electronic apparatus including a device control unit that executes a predetermined control end process.
プリンターのような電子機器には、表示パネルなどのデバイスと、前記表示パネルの動作を制御する表示制御部などのデバイス制御部とが設けられることがある。この種の電子機器では、外部電源に接続された電源から供給される電力によってデバイス制御部が動作する。また、電子機器では、デバイス制御部への給電が停止される前に、デバイス制御部において予め定められた制御終了処理が実行されることがある。例えば、表示制御部で実行される前記制御終了処理では、表示パネルへの給電が停止された後に、表示制御部内に設けられた表示パネルを駆動する制御回路への給電が停止される。 An electronic device such as a printer may be provided with a device such as a display panel and a device control unit such as a display control unit that controls the operation of the display panel. In this type of electronic device, the device control unit operates with power supplied from a power source connected to an external power source. Further, in the electronic device, a control end process that is predetermined in the device control unit may be executed before the power supply to the device control unit is stopped. For example, in the control end process executed by the display control unit, power supply to the display panel provided in the display control unit is stopped after power supply to the display panel is stopped.
ところで、電子機器では、ユーザーによる主電源スイッチの操作又は停電などにより外部電源と電源との間の電力供給経路が遮断されることがある。この場合、前記制御終了処理が終了する前にデバイス制御部への給電が停止されて、デバイスの動作に異常が生じるなどの不具合が発生することがある。これに対し、電源の出力電圧の低下が検出された場合に、前記制御終了処理を実行可能な電子機器が知られている(例えば、特許文献1参照)。 By the way, in an electronic device, a power supply path between an external power source and a power source may be interrupted due to an operation of a main power switch by a user or a power failure. In this case, power supply to the device control unit may be stopped before the end of the control end process, resulting in a malfunction such as an abnormality in device operation. On the other hand, there is known an electronic device that can execute the control termination process when a decrease in the output voltage of the power supply is detected (see, for example, Patent Document 1).
ところで、電源に他の負荷が接続される場合、電源の出力電圧が急激に低下して、前記制御終了処理の終了がデバイス制御部への給電停止に間に合わないことがある。これに対し、外部電源と電源との間の電力供給経路の遮断によって前記電源よりも先に出力電圧が低下する他の電源の出力電圧の検出結果に基づいて、デバイス制御部によって前記制御終了処理が実行されることが考えられる。しかしながら、前記他の電源が、デバイス制御部が実装される基板とは異なる他の基板に設けられる場合には、前記他の電源の出力電圧を検出する検出回路も前記他の基板に設けられる。そのため、デバイス制御部が実装される基板が電子機器から取り外された場合に、デバイス制御部への給電停止前に前記制御終了処理を終了することができなくなる。 By the way, when another load is connected to the power supply, the output voltage of the power supply may drop rapidly, and the end of the control end process may not be in time for stopping the power supply to the device control unit. On the other hand, based on the detection result of the output voltage of the other power supply whose output voltage is lowered before the power supply due to the interruption of the power supply path between the external power supply and the power supply, the device control unit performs the control end processing. Can be executed. However, when the other power source is provided on another substrate different from the substrate on which the device control unit is mounted, a detection circuit for detecting the output voltage of the other power source is also provided on the other substrate. Therefore, when the board on which the device control unit is mounted is removed from the electronic device, the control end process cannot be completed before the power supply to the device control unit is stopped.
本発明の目的は、デバイス制御部が実装される基板が取り外された場合であっても、デバイス制御部への給電停止前に前記制御終了処理を終了させることが可能な電子機器を提供することにある。 An object of the present invention is to provide an electronic device capable of ending the control end process before stopping the power supply to the device control unit even when the board on which the device control unit is mounted is removed. It is in.
本発明に係る電子機器は、デバイス制御部と、第1電源と、第2電源と、ダイオードと、コンデンサと、検出部と、信号出力部とを備える。前記デバイス制御部は、デバイスの動作を制御し、予め定められた制御終了信号が入力された場合に予め定められた制御終了処理を実行する。前記第1電源は、前記デバイス制御部が実装される第1基板に設けられ、前記デバイス制御部に電力を供給する。前記第2電源は、前記第1基板とは異なる第2基板に設けられ、前記第1電源に電力を供給する。前記ダイオードは、前記第1電源に接続されるアノード端子、及び前記デバイス制御部に接続されるカソード端子を有する。前記コンデンサは、前記カソード端子とグランドとの間に接続される。前記検出部は、前記ダイオードにおける逆バイアスを検出する。前記信号出力部は、前記検出部によって前記逆バイアスが検出された場合に、前記制御終了信号を前記デバイス制御部に出力する。 The electronic apparatus according to the present invention includes a device control unit, a first power supply, a second power supply, a diode, a capacitor, a detection unit, and a signal output unit. The device control unit controls the operation of the device, and executes a predetermined control end process when a predetermined control end signal is input. The first power source is provided on a first substrate on which the device control unit is mounted, and supplies power to the device control unit. The second power source is provided on a second substrate different from the first substrate, and supplies power to the first power source. The diode has an anode terminal connected to the first power source and a cathode terminal connected to the device controller. The capacitor is connected between the cathode terminal and the ground. The detection unit detects a reverse bias in the diode. The signal output unit outputs the control end signal to the device control unit when the reverse bias is detected by the detection unit.
本発明によれば、デバイス制御部が実装される基板が取り外された場合であっても、デバイス制御部への給電停止前に前記制御終了処理を終了させることが可能な電子機器が実現される。 According to the present invention, it is possible to realize an electronic apparatus capable of ending the control end process before stopping the power supply to the device control unit even when the board on which the device control unit is mounted is removed. .
以下、添付図面を参照しながら、本発明の実施形態について説明し、本発明の理解に供する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings for understanding of the present invention. The following embodiment is an example embodying the present invention, and does not limit the technical scope of the present invention.
[画像処理装置10の概略構成]
まず、図1〜図3を参照しつつ、本発明の実施形態に係る画像処理装置10の概略構成について説明する。ここで、図1は画像処理装置10の構成を示す断面模式図である。
[Schematic Configuration of Image Processing Apparatus 10]
First, a schematic configuration of the
画像処理装置10は、原稿から画像データを読み取るスキャン機能、及び画像データに基づいて画像を形成するプリント機能と共に、ファクシミリ機能、又はコピー機能などの複数の機能を有する複合機である。ここに、画像処理装置10が、本発明における電子機器の一例である。また、本発明は、スキャナー装置、プリンター装置、ファクシミリ装置、コピー機、パーソナルコンピューター、テレビ、空気調和器、及び冷蔵庫などの電子機器に適用可能である。
The
図1及び図2に示されるように、画像処理装置10は、ADF1、画像読取部2、画像形成部3、給紙部4、メイン制御部5、操作部6、表示部7、及び電源部8を備える。
As shown in FIGS. 1 and 2, the
ADF1は、原稿セット部、複数の搬送ローラー、原稿押さえ、及び排紙部を備え、画像読取部2によって読み取られる原稿を搬送する自動原稿搬送装置である。画像読取部2は、原稿台、光源、複数のミラー、光学レンズ、及びCCD(Charge Coupled Device)を備え、原稿から画像データを読み取ることが可能である。 The ADF 1 is an automatic document conveyance device that includes a document setting unit, a plurality of conveyance rollers, a document pressing unit, and a paper discharge unit, and conveys a document read by the image reading unit 2. The image reading unit 2 includes a document table, a light source, a plurality of mirrors, an optical lens, and a CCD (Charge Coupled Device), and can read image data from the document.
画像形成部3は、画像読取部2で読み取られた画像データ又は外部のパーソナルコンピューター等の情報処理装置から入力された画像データに基づいて、電子写真方式で画像を形成可能である。具体的に、画像形成部3は、感光体ドラム、帯電装置、光走査装置(LSU)、現像装置、転写ローラー、クリーニング装置、定着ローラー、加圧ローラー、及び排紙トレイを備える。そして、画像形成部3では、給紙部4から供給されるシートに画像が形成されて、画像形成後の前記シートが前記排紙トレイに排出される。
The
メイン制御部5は、不図示のCPU、ROM、RAM、及びEEPROM(登録商標)などの制御機器を備える。前記CPUは、各種の演算処理を実行するプロセッサーである。前記ROMは、前記CPUに各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶部である。前記RAMは、前記CPUが実行する各種の処理の一時記憶メモリー(作業領域)として使用される揮発性の記憶部である。前記EEPROMは、不揮発性の記憶部である。メイン制御部5では、前記CPUにより前記ROMに予め記憶された各種の制御プログラムが実行される。これにより、画像処理装置10がメイン制御部5により統括的に制御される。なお、メイン制御部5は、集積回路(ASIC)などの電子回路で構成されたものであってもよく、画像処理装置10を統括的に制御する制御部とは別に設けられた制御部であってもよい。
The main control unit 5 includes control devices such as a CPU, ROM, RAM, and EEPROM (registered trademark) (not shown). The CPU is a processor that executes various arithmetic processes. The ROM is a non-volatile storage unit in which information such as a control program for causing the CPU to execute various processes is stored in advance. The RAM is a volatile storage unit used as a temporary storage memory (working area) for various processes executed by the CPU. The EEPROM is a nonvolatile storage unit. In the main controller 5, various control programs stored in advance in the ROM are executed by the CPU. As a result, the
操作部6は、ユーザーの操作に応じてメイン制御部5に各種の情報を入力する操作キー又はタッチパネルである。
The
表示部7は、メイン制御部5からの制御指示に応じて画像処理装置10の動作状態などの各種の情報を表示する。図2に示されるように、表示部7は、表示パネル71及び表示制御部72を備える。例えば、表示パネル71は液晶パネルである。
The display unit 7 displays various information such as the operation state of the
表示制御部72は、表示パネル71の表示を制御可能である。例えば、表示制御部72は、後述する電源部8の第1電源82から給電される3.3Vの電圧により動作する制御回路、及び第1電源82から給電される3.3Vの電圧を24Vの駆動電圧に昇圧して表示パネル71に供給する昇圧回路を備える。前記制御回路は、メイン制御部5から入力される画面データに基づいて、表示パネル71の駆動を制御する。
The
また、表示制御部72は、表示パネル71の表示制御の終了前には、予め定められた制御終了処理を実行する。前記制御終了処理では、前記昇圧回路及び前記制御回路への給電が、前記昇圧回路及び前記制御回路の順に停止される。ここに、表示パネル71が、本発明におけるデバイスの一例である。また、表示制御部72が、本発明におけるデバイス制御部の一例である。なお、本発明におけるデバイスは、前記制御終了処理を実行可能な他の機器であってもよい。例えば、本発明におけるデバイスは、ハードディスクドライブ、又はモーターなどであってもよい。
In addition, the
表示制御部72は、予め定められた制御終了信号が入力された場合に、前記制御終了処理を実行する。例えば、表示制御部72は、入力端子72A(図4参照)に入力される電気信号の入力レベルがハイレベルからローレベルに切り替わった場合に、前記制御終了処理を実行する。即ち、入力端子72Aに入力されるローレベルの電気信号が、本発明における予め定められた制御終了信号の一例である。なお、表示制御部72は、入力端子72Aに入力される電気信号の入力レベルがローレベルからハイレベルに切り替わった場合に、前記制御終了処理を実行してもよい。
The
電源部8は、画像処理装置10の各部に電力を供給する。図2及び図3に示されるように、電源部8は、第2電源81、第1電源82、及び信号出力回路83を備える。
The
第2電源81は、図3に示されるように、外部電源20から供給される電力を第1電源82に供給する。また、第2電源81は、図3に示されるように、外部電源20から供給される電力を他の負荷10Cに供給する。例えば、他の負荷10Cは、ADF1、画像読取部2、及び画像形成部3である。
As shown in FIG. 3, the
例えば、第2電源81は、外部電源20から供給される100ボルトの交流電圧を24ボルトの直流電圧に変換するAC−DCコンバーターである。第2電源81は、図3に示されるように、第2基板10Aに設けられる。
For example, the
第1電源82は、図3に示されるように、第2電源81から供給される電力を表示制御部72に供給する。また、第1電源82は、図3に示されるように、第2電源81から供給される電力を他の負荷10Dに供給する。例えば、他の負荷10Dは、メイン制御部5、及び外部の情報処理装置と通信する通信インターフェイスなどである。
As shown in FIG. 3, the
例えば、第1電源82は、第2電源81から供給される24ボルトの直流電圧を3.3ボルトの直流電圧に変換するDC−DCコンバーターである。第1電源82は、図3に示されるように、第2基板10Aとは異なる第1基板10Bに設けられる。また、信号出力回路83、表示制御部72、及び他の負荷10Dも、第1基板10Bに設けられる。
For example, the
ところで、画像処理装置10では、ユーザーによる主電源スイッチの操作又は停電などにより外部電源20と第2電源81との間の電力供給経路が遮断されることがある。この場合に、表示制御部72への給電が、表示制御部72において実行される前記制御終了処理の終了前に停止されると、表示パネル71の動作に異常が生じるなどの不具合が発生することがある。これに対し、第1電源82の出力電圧の低下が検出された場合に、前記制御終了処理を実行可能な電子機器が知られている。
Incidentally, in the
ここで、画像処理装置10のように、第1電源82に他の負荷10Dが接続される場合、第1電源82の出力電圧が急激に低下して、表示制御部72への給電停止前に前記制御終了処理が終了しないことがある。これに対し、第1電源82よりも外部電源20による給電経路上における上流側の第2電源81の出力電圧の検出結果に基づいて、表示制御部72に前記制御終了処理を実行させることが考えられる。しかしながら、第2電源81が第2基板10Aに設けられているため、第2電源81の出力電圧を検出する検出回路も第2基板10Aに設けられる。そのため、表示制御部72が実装される第1基板10Bが画像処理装置10から取り外された場合に、表示制御部72への給電停止前に前記制御終了処理を終了することができなくなる。
Here, when another
これに対し、本発明の実施形態に係る画像処理装置10では、以下に説明するように、表示制御部72が実装される第1基板10Bが取り外された場合であっても、表示制御部72への給電停止前に前記制御終了処理を終了させることが可能である。
On the other hand, in the
以下、図4を参照しつつ、信号出力回路83について説明する。
Hereinafter, the
信号出力回路83は、第1電源82の出力電圧が低下した場合に、前記制御終了信号を生成して表示制御部72に出力する。図4に示されるように、信号出力回路83は、ダイオード831、平滑コンデンサ832、検出部833、及び信号出力部834を備える。
The
ダイオード831は、第1電源82と表示制御部72との間に接続される。具体的に、図4に示されるように、ダイオード831は、アノード端子が第1電源82に接続され、カソード端子が表示制御部72に接続される。
The diode 831 is connected between the
平滑コンデンサ832は、図4に示されるように、ダイオード831のカソード端子とグランドとの間に接続される。平滑コンデンサ832は、第1電源82から出力される直流電圧の変動を吸収して平滑化する。また、平滑コンデンサ832は、外部電源20及び第2電源81の間の接続が遮断された場合に、充電された電力を表示制御部72に供給する。平滑コンデンサ832の静電容量は、表示制御部72において前記制御終了処理が実行されている間の電力消費量及び前記制御終了処理の実行時間に基づいて適宜の値に設定される。ここに、平滑コンデンサ832が、本発明におけるコンデンサの一例である。
The smoothing capacitor 832 is connected between the cathode terminal of the diode 831 and the ground, as shown in FIG. Smoothing capacitor 832 absorbs and smoothes fluctuations in the DC voltage output from
検出部833は、ダイオード831における逆バイアスを検出する。具体的に、検出部833は、図4に示されるように、第1抵抗器833A、及びPNP型トランジスター833Bを含む。第1抵抗器833Aは、図4に示されるように、ダイオード831のアノード端子と、PNP型トランジスター833Bのベース端子との間に接続される。PNP型トランジスター833Bは、図4に示されるように、ベース端子が第1抵抗器833Aを介してダイオード831のアノード端子に接続され、エミッタ端子がダイオード831のカソード端子に接続され、コレクタ端子が信号出力部834に接続される。 The detection unit 833 detects a reverse bias in the diode 831. Specifically, the detection unit 833 includes a first resistor 833A and a PNP transistor 833B as shown in FIG. As shown in FIG. 4, the first resistor 833A is connected between the anode terminal of the diode 831 and the base terminal of the PNP transistor 833B. As shown in FIG. 4, the PNP transistor 833B has a base terminal connected to the anode terminal of the diode 831 via the first resistor 833A, an emitter terminal connected to the cathode terminal of the diode 831, and a collector terminal connected to the signal. Connected to the output unit 834.
信号出力部834は、検出部833によってダイオード831における逆バイアスが検出された場合に、前記制御終了信号を表示制御部72に出力する。具体的に、信号出力部834は、図4に示されるように、第2抵抗器834A、第3抵抗器834B、及びNPN型トランジスター834Cを含む。第2抵抗器834Aは、図4に示されるように、ダイオード831のカソード端子と表示制御部72の入力端子72Aとの間に接続される。第3抵抗器834Bは、図4に示されるように、検出部833のPNP型トランジスター833Bのコレクタ端子とNPN型トランジスター834Cのベース端子との間に接続される。NPN型トランジスター834Cは、図4に示されるように、ベース端子が第3抵抗器834Bを介して検出部833のPNP型トランジスター833Bのコレクタ端子に接続され、コレクタ端子が表示制御部72の入力端子72Aに接続され、エミッタ端子がグランドに接続される。
The signal output unit 834 outputs the control end signal to the
次に、信号出力回路83の動作について説明する。
Next, the operation of the
まず、外部電源20から第2電源81へ電力が供給されている間は、第1電源82から3.3ボルトの電圧が出力される。この場合、ダイオード831は順バイアスとなり、第1電源82から表示制御部72へ電力が供給される。また、第1電源82から供給される電力により、平滑コンデンサ832が充電される。また、検出部833のPNP型トランジスター833B及び信号出力部834のNPN型トランジスター834Cが共にオフ状態となる。そのため、表示制御部72の入力端子72Aにはハイレベルの電気信号が入力される。
First, while power is being supplied from the
次に、外部電源20と第2電源81との間の接続が遮断されると、第2電源81における出力電圧が低下し、第1電源82の出力電圧も低下する。第1電源82の出力電圧の低下によって、ダイオード831のアノード端子における電位がカソード端子における電位より低くなると、ダイオード831が逆バイアスとなる。これにより、第1電源82と表示制御部72とを接続する通電経路が遮断される。また、平滑コンデンサ832から放電が開始される。表示制御部72は、ダイオード831が逆バイアスとなった後は、平滑コンデンサ832に充電された電力によって稼働する。また、ダイオード831のアノード端子における電位がカソード端子における電位より低くなると、検出部833のPNP型トランジスター833Bのエミッタ端子とベース端子との間に電流が流れて、PNP型トランジスター833Bがオン状態となる。これにより、信号出力部834のNPN型トランジスター834Cのベース端子とエミッタ端子との間に電流が流れて、NPN型トランジスター834Cがオン状態となる。そのため、表示制御部72の入力端子72Aに入力される電気信号の出力レベルがハイレベルからローレベルに切り替わる。即ち、信号出力部834から表示制御部72に前記制御終了信号が出力される。これにより、表示制御部72において前記表示終了処理が実行される。
Next, when the connection between the
ここで、表示制御部72において前記表示終了処理が実行されている間、第1電源82と表示制御部72とを接続する通電経路はダイオード831によって遮断される。これにより、平滑コンデンサ832に充電された電力が第1電源82に接続される他の負荷10Dに供給されることが回避される。従って、第1電源82に接続される他の負荷10Dにおける負荷状況によって、表示制御部72における平滑コンデンサ832からの給電による稼働時間が左右されることがない。
Here, while the display end process is executed in the
以上に説明したように、画像処理装置10では、第1電源82の出力電圧が低下した場合に、第1電源82と表示制御部72とを接続する通電経路が遮断されて平滑コンデンサ832による表示制御部72への給電が開始されると共に、前記制御終了信号が生成されて表示制御部72に出力される。また、画像処理装置10では、第1電源82及び信号出力回路83が、表示制御部72が実装された第1基板10Bに設けられる。これにより、表示制御部72が実装される第1基板10Bが取り外された場合であっても、表示制御部72への給電停止前に前記制御終了処理を終了させることが可能である。
As described above, in the
1 ADF
2 画像読取部
3 画像形成部
4 給紙部
5 メイン制御部
6 操作部
7 表示部
8 電源部
10 画像処理装置
10A 第2基板
10B 第1基板
71 表示パネル
72 表示制御部
81 第2電源
82 第1電源
83 信号出力回路
831 ダイオード
832 平滑コンデンサ
833 検出部
834 信号出力部
1 ADF
2
Claims (3)
前記デバイス制御部が実装される第1基板に設けられ、前記デバイス制御部に電力を供給する第1電源と、
前記第1基板とは異なる第2基板に設けられ、前記第1電源に電力を供給する第2電源と、
前記第1電源に接続されるアノード端子、及び前記デバイス制御部に接続されるカソード端子を有するダイオードと、
前記カソード端子とグランドとの間に接続されるコンデンサと、
前記ダイオードにおける逆バイアスを検出する検出部と、
前記検出部によって前記逆バイアスが検出された場合に、前記制御終了信号を前記デバイス制御部に出力する信号出力部と、
を備え、
前記検出部は、第1抵抗器を介して前記アノード端子に接続されるベース端子、前記カソード端子に接続されるエミッタ端子、及び前記信号出力部に接続されるコレクタ端子を有するPNP型トランジスターを含み、
前記信号出力部は、前記カソード端子と前記デバイス制御部における前記制御終了信号が入力される入力端子との間に接続される第2抵抗器と、第3抵抗器を介して前記PNP型トランジスターの前記コレクタ端子に接続されるベース端子、前記入力端子に接続されるコレクタ端子、及びグランドに接続されるエミッタ端子を有するNPN型トランジスターと、を含む電子機器。 A device control unit that controls the operation of the device and executes a predetermined control end process when a predetermined control end signal is input;
A first power source provided on a first substrate on which the device control unit is mounted, and supplying power to the device control unit;
A second power source provided on a second substrate different from the first substrate and supplying power to the first power source;
A diode having an anode terminal connected to the first power source and a cathode terminal connected to the device controller;
A capacitor connected between the cathode terminal and the ground;
A detector for detecting a reverse bias in the diode;
A signal output unit that outputs the control end signal to the device control unit when the reverse bias is detected by the detection unit;
Equipped with a,
The detection unit includes a PNP transistor having a base terminal connected to the anode terminal via a first resistor, an emitter terminal connected to the cathode terminal, and a collector terminal connected to the signal output unit. ,
The signal output unit includes a second resistor connected between the cathode terminal and an input terminal to which the control end signal is input in the device control unit, and a PNP transistor via a third resistor. An electronic device comprising: a base terminal connected to the collector terminal; a collector terminal connected to the input terminal; and an NPN transistor having an emitter terminal connected to ground .
請求項1に記載の電子機器。 The device is a display panel;
The electronic device according to claim 1 .
請求項1又は2に記載の電子機器。 An image reading unit capable of reading image data from a document, and an image forming unit capable of forming an image based on the image data, or both.
The electronic device according to claim 1 or 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166742A JP6601346B2 (en) | 2016-08-29 | 2016-08-29 | Electronics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166742A JP6601346B2 (en) | 2016-08-29 | 2016-08-29 | Electronics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018036697A JP2018036697A (en) | 2018-03-08 |
JP6601346B2 true JP6601346B2 (en) | 2019-11-06 |
Family
ID=61567408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016166742A Expired - Fee Related JP6601346B2 (en) | 2016-08-29 | 2016-08-29 | Electronics |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6601346B2 (en) |
-
2016
- 2016-08-29 JP JP2016166742A patent/JP6601346B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018036697A (en) | 2018-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4793920B2 (en) | Power supply device and image forming apparatus | |
US9584687B2 (en) | Image processing apparatus, control method and recording medium, to control display of state or setting information | |
JP4577781B2 (en) | Power supply device and image forming apparatus | |
US8982380B2 (en) | Power supply apparatus and image forming apparatus including the same | |
US9188936B2 (en) | Image forming apparatus with first and second power supply | |
JP6202043B2 (en) | Power supply control apparatus and image forming apparatus | |
JP6601346B2 (en) | Electronics | |
EP2728416A2 (en) | Status detection device, image forming apparatus including the same, and method for controlling status detection device | |
JP2011193667A (en) | Power supply and image forming apparatus | |
US10069991B2 (en) | Display device for controlling display panel, image processing apparatus including display device, and power feeding method | |
US10892685B2 (en) | Power supply device and image forming apparatus having the same | |
JP6169055B2 (en) | Power supply device, image processing device | |
US10084931B2 (en) | Image reading device for reading image data from document sheet, image forming apparatus, image reading method | |
JP6536483B2 (en) | POWER SUPPLY DEVICE, ELECTRONIC DEVICE, POWER SUPPLY CONTROL METHOD | |
US9661169B2 (en) | Electric power supplying device and image processing apparatus | |
US9069493B2 (en) | Image forming apparatus | |
JP2019101193A (en) | Electric power unit, electric power supply control method, electric power supply control program, and image formation apparatus | |
JP2018043472A (en) | Image formation apparatus | |
JP5645793B2 (en) | Electric apparatus and image forming apparatus provided with the same | |
US10084927B2 (en) | Image forming apparatus for determining an abnormal voltage adjustment of the processor | |
JP2016093080A (en) | Image forming apparatus, uninterruptible power supply control method, and program | |
JP2022128775A (en) | Display input device, image processing apparatus, and timing setting method | |
JP5965351B2 (en) | Power shut-off device and image processing device | |
JP2016163951A (en) | Image formation system | |
JP5927127B2 (en) | Electronics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6601346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |