JP5965351B2 - Power shut-off device and image processing device - Google Patents
Power shut-off device and image processing device Download PDFInfo
- Publication number
- JP5965351B2 JP5965351B2 JP2013093717A JP2013093717A JP5965351B2 JP 5965351 B2 JP5965351 B2 JP 5965351B2 JP 2013093717 A JP2013093717 A JP 2013093717A JP 2013093717 A JP2013093717 A JP 2013093717A JP 5965351 B2 JP5965351 B2 JP 5965351B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power
- state
- output terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
- Human Computer Interaction (AREA)
Description
本発明は、電磁リセット機能を有する電源スイッチを備える電源遮断装置および画像処理装置に関する。 The present invention relates to a power cut-off device and an image processing device including a power switch having an electromagnetic reset function.
近年、オフィス等において、複数の機能を備える複合機(MFP:Multi Function Peripheral)が使用されている。複合機は、LAN(Local Area Network)等のネットワークを通じてパーソナルコンピュータ等の情報処理端末と接続された状況で使用されることが多い。そして、情報処理端末から入力された画像データを用紙上に印刷するプリンタ装置として機能したり、情報処理端末から入力された画像データをファクシミリ送信するファクシミリ装置として機能したり、情報処理端末において使用される画像データを取得する画像読取装置として機能したり、文書画像データを検索可能に蓄積する文書管理装置として機能したりする。 In recent years, MFPs (Multi Function Peripherals) having a plurality of functions are used in offices and the like. A multifunction machine is often used in a situation where it is connected to an information processing terminal such as a personal computer through a network such as a LAN (Local Area Network). It functions as a printer device that prints image data input from the information processing terminal on paper, functions as a facsimile device that transmits image data input from the information processing terminal by facsimile, and is used in the information processing terminal. Function as an image reading device that acquires image data to be acquired, or function as a document management device that stores document image data in a searchable manner.
このようなネットワークにより接続される複合機は、情報処理端末と離れた場所に設置されていることが多く、例えば、何らかの異常が発生した場合に、情報処理端末の操作者が複合機の電源スイッチを直ちにオフ状態にすることが困難な場合も多い。そのため、この種の複合機には、電磁リセット機能を有する電源スイッチを備えるものがある(例えば、特許文献1、2等参照)。電磁リセット機能とは、電磁力により、スイッチをオン状態からオフ状態へ切り替える機能であり、このような電源スイッチは、例えば、接点スイッチと、当該接点スイッチを駆動する電磁石とによって構成することができる。この複合機では、例えば、異常を検知した場合や、ネットワークを通じて操作者から指示が入力された場合に、電磁石に通電することで、操作者が複合機の設置場所にいない状況下であっても、複合機の電源スイッチをオフ状態に切り替えることができる。 Multifunction devices connected by such a network are often installed at a location away from the information processing terminal. For example, when an abnormality occurs, the operator of the information processing terminal can switch the power switch of the multifunction device. In many cases, it is difficult to immediately turn off the switch. For this reason, some multifunction peripherals include a power switch having an electromagnetic reset function (see, for example, Patent Documents 1 and 2). The electromagnetic reset function is a function of switching a switch from an on state to an off state by electromagnetic force. Such a power switch can be configured by, for example, a contact switch and an electromagnet that drives the contact switch. . In this multifunction device, for example, when an abnormality is detected, or when an instruction is input from the operator via the network, the electromagnet is energized, so that the operator is not at the location of the multifunction device. The power switch of the multifunction device can be switched to the off state.
例えば、特許文献1は、電磁リセット機能付き電源スイッチを備える印刷装置に関する技術として、印刷装置のCPU(Central Processing Unit)が出力する電源オフ信号に応じて、電磁リセット機能付き電源スイッチがオン状態からオフ状態に切り替わらない場合、高電圧で作動する定着ユニット等の駆動を停止する構成を開示している。また、ホストコンピュータからの電源オフ指令がない場合でも、特定の時間帯に印刷装置の待機状態が予め指定された時間継続したときに印刷装置のCPUが電源オフ信号を出力し、電磁リセット機能付き電源スイッチをオン状態からオフ状態に切り替える構成を開示している。 For example, in Patent Document 1, as a technology related to a printing apparatus including a power switch with an electromagnetic reset function, a power switch with an electromagnetic reset function is turned on in response to a power-off signal output by a CPU (Central Processing Unit) of the printing apparatus. A configuration is disclosed in which the driving of a fixing unit or the like that operates at a high voltage is stopped when it is not switched to the off state. In addition, even when there is no power off command from the host computer, the CPU of the printing device outputs a power off signal when the standby state of the printing device continues for a predetermined time in a specific time zone, and an electromagnetic reset function is provided. A configuration for switching a power switch from an on state to an off state is disclosed.
また、特許文献2は、電磁リセット機能付き電源スイッチを備えるカラー画像形成装置において、電磁リセット機能付き電源スイッチをオン状態からオフ状態に切り替える際にモノクロ印刷モードとカラー印刷モードの内、使用頻度の高い印刷モードに変更する構成を開示している。これにより、電源スイッチをオン状態にしたときに、使用頻度の高い印刷モードで直ちに駆動でき、時間効率のよい印刷処理の実施を可能にしている。また、特許文献2は、電磁リセット機能付き電源スイッチをオン状態からオフ状態に切り替える際に大電流負荷に対する電源の供給を禁止することにより、電源スイッチの劣化を抑制する構成も開示している。 Patent Document 2 discloses a color image forming apparatus including a power switch with an electromagnetic reset function, which has a frequency of use of a monochrome print mode and a color print mode when the power switch with an electromagnetic reset function is switched from an on state to an off state. A configuration for changing to a high print mode is disclosed. As a result, when the power switch is turned on, it can be immediately driven in the frequently used print mode, and the time-efficient print processing can be performed. Patent Document 2 also discloses a configuration that suppresses the deterioration of the power switch by prohibiting the supply of power to the large current load when the power switch with an electromagnetic reset function is switched from the on state to the off state.
一方、電磁リセット機能を有する電源スイッチは、上述のように、CPUが出力する電源オフ信号(例えば、ハイレベル信号やローレベル信号)に応じて電磁回路が駆動され、オン状態からオフ状態に切り替わる。このようなCPUの信号出力に関し、駆動対象の異常動作等を防止する技術も種々提案されている(特許文献3、4等参照)。 On the other hand, as described above, the power switch having the electromagnetic reset function is switched from the on state to the off state by driving the electromagnetic circuit in accordance with a power off signal (for example, a high level signal or a low level signal) output from the CPU. . Various techniques for preventing an abnormal operation or the like of a driving target have been proposed for such a CPU signal output (see Patent Documents 3 and 4).
例えば、特許文献3は、CPUの制御出力線と、電源電圧降下時にCPUのリセット端子にリセット信号を入力するシステムリセットICの出力線とを、ショットキバリアダイオードにより接続する構成を開示している。この構成では、電源電圧降下時に、LED(Laser Emitted Diode)等の負荷が駆動される信号レベルにCPUの制御出力線の電位が固定された場合でも、負荷の破壊を防止することができる。 For example, Patent Document 3 discloses a configuration in which a control output line of a CPU and an output line of a system reset IC that inputs a reset signal to a reset terminal of the CPU when a power supply voltage drops are connected by a Schottky barrier diode. With this configuration, even when the potential of the control output line of the CPU is fixed to a signal level at which a load such as an LED (Laser Emitted Diode) is driven when the power supply voltage drops, the destruction of the load can be prevented.
また、特許文献4は、CPUがスタンバイモードに移行した際に、CPUと接続された外部記憶素子がアクティブ状態になる状態でCPUのチップセレクト端子の信号レベルが固定された場合でも、反転させた信号レベルを外部記憶素子のチップイネーブル端子に入力する構成を開示している。この構成により、CPUがスタンバイモードにある場合の外部記憶素子の消費電力を低減している。 Further, Patent Document 4 is reversed even when the signal level of the chip select terminal of the CPU is fixed while the external storage element connected to the CPU is in an active state when the CPU shifts to the standby mode. A configuration is disclosed in which a signal level is input to a chip enable terminal of an external storage element. With this configuration, the power consumption of the external storage element when the CPU is in the standby mode is reduced.
上述のように、電磁リセット機能を有する電源スイッチは、CPUが出力する信号レベルに応じてオン状態からオフ状態に切り替わる。例えば、電源スイッチのリセット機能を駆動する信号を出力するCPUの出力端子にハイレベル信号(高電位状態)またはローレベル信号(低電位状態)が出力される構成において、電源オフ信号としてハイレベル信号が割り当てられている場合は、CPUの出力端子にハイレベル信号が出力されたときに電源スイッチのリセット機能が動作してオン状態からオフ状態に切り替わる。 As described above, the power switch having the electromagnetic reset function is switched from the on state to the off state in accordance with the signal level output from the CPU. For example, in a configuration in which a high level signal (high potential state) or a low level signal (low potential state) is output to an output terminal of a CPU that outputs a signal for driving a reset function of a power switch, a high level signal is used as a power off signal. When a high level signal is output to the output terminal of the CPU, the reset function of the power switch operates to switch from the on state to the off state.
しかしながら、電源スイッチのリセット機能を駆動する信号を出力するCPUの出力端子に複合機の動作状態に応じた所望の信号レベルの信号が出力されるのは、CPUが正常に動作している場合に限られる。CPUはデジタル回路であるため、例えば、電源投入時等、CPUに印加される電源電圧がCPUの動作下限電圧に到達していない状況下では正常に動作せず、出力端子に出力される信号レベルが制御できない状態(不定状態)になり得る。当該状態では、CPUの出力端子にローレベル信号が出力される可能性もあれば、ハイレベル信号が出力される可能性もある。このような不定状態は、電源投入時に、例えば、CPUのコア電源よりも先に、I/O電源が動作下限電圧に到達した場合に発生する。ここで、コア電源とは、CPUにおいて入力された命令のデコードや実行を行うコア部分(レジスタや内蔵メモリ)に供給される電源である。また、I/O電源とは、CPUのコア部分以外のインターフェイス回路部分に供給される電源である。 However, a signal of a desired signal level corresponding to the operation state of the multifunction device is output to the output terminal of the CPU that outputs a signal for driving the reset function of the power switch when the CPU is operating normally. Limited. Since the CPU is a digital circuit, the signal level output to the output terminal does not operate normally when the power supply voltage applied to the CPU does not reach the operating lower limit voltage of the CPU, for example, when the power is turned on. May be in an uncontrollable state (indeterminate state). In this state, a low level signal may be output to the output terminal of the CPU, or a high level signal may be output. Such an undefined state occurs when the I / O power supply reaches the operation lower limit voltage at the time of power-on, for example, before the CPU core power supply. Here, the core power source is a power source supplied to a core portion (register or built-in memory) that decodes or executes an instruction input in the CPU. The I / O power source is a power source supplied to an interface circuit portion other than the core portion of the CPU.
上述の構成では、当該状況下において、ハイレベル信号が出力された場合、電源スイッチがオフ状態に切り替わる。すなわち、当該電源スイッチをオン状態にして複合機を起動したにも関わらず、当該電源スイッチのリセット機能が動作してオフ状態に切り替わるという誤動作が生じてしまう。 In the above-described configuration, when a high level signal is output in this situation, the power switch is switched to an off state. That is, although the multifunction device is started with the power switch turned on, a malfunction occurs in which the reset function of the power switch operates to switch to the off state.
このようなリセット機能の誤動作は、例えば、電源供給をシーケンス制御することで避けることができる。すなわち、まず、コア電源を供給し、コア部の動作下限電圧に到達した後、I/O電源を供給する。この構成では、CPUのコア部が正常に動作を開始するまでI/O電源が供給されないため、コア部が正常に動作しない状況下(不定状態)で、出力端子に信号が出力されることがない。 Such a malfunction of the reset function can be avoided, for example, by sequence control of power supply. That is, first, the core power is supplied, and after reaching the operating lower limit voltage of the core, the I / O power is supplied. In this configuration, since the I / O power is not supplied until the core part of the CPU starts operating normally, a signal may be output to the output terminal in a situation where the core part does not operate normally (undefined state). Absent.
しかしながら、このようなシーケンス制御を実現するためには、シーケンス制御用のレギュレータやDC−DCコンバータを設置する必要があり、これらの部品を設置するスペースが必要になる上、コスト高になってしまう。 However, in order to realize such sequence control, it is necessary to install a regulator for sequence control and a DC-DC converter, so that a space for installing these components is required and the cost is increased. .
一方、特許文献3、4が開示するように、CPUのリセット端子にリセット信号を入力する対応も考えられる。この場合、リセット信号が入力された際に、CPUが、電源スイッチのリセット機能を駆動する信号の出力端子にローレベル信号を出力する構成を採用することになる。しかしながら、上述の不定状態は、コア部が正常に動作していない状況下において発生するのであり、コア部が正常に動作していない状況下においてリセット端子にリセット信号を入力しても、上記出力端子にローレベル信号が出力される保証はない。 On the other hand, as disclosed in Patent Documents 3 and 4, it is conceivable to input a reset signal to the reset terminal of the CPU. In this case, when the reset signal is input, the CPU outputs a low level signal to the output terminal of the signal that drives the reset function of the power switch. However, the above-mentioned indefinite state occurs in a situation where the core unit is not operating normally, and even if a reset signal is input to the reset terminal in a situation where the core unit is not operating normally, the above output There is no guarantee that a low level signal will be output to the pin.
本発明は、このような従来技術の課題を鑑みてなされたものであって、複雑な構造を採用することなく、安価に、リセット機能の誤動作を防止することができる、電磁リセット機能を有する電源スイッチを備える電源遮断装置および画像処理装置を提供することを目的とする。 The present invention has been made in view of the above-described problems of the prior art, and is a power supply having an electromagnetic reset function that can prevent malfunction of the reset function at low cost without employing a complicated structure. It is an object of the present invention to provide a power shut-off device and an image processing device including a switch.
上述の目的を達成するために、本発明は以下の技術的手段を採用している。すなわち、本発明に係る電源遮断装置は、接点スイッチ、電源遮断手段および電位維持回路を備える。接点スイッチは、電源に接続される電源線に介在され、オン状態とオフ状態とを切り替える。電源遮断手段は、特定の回路の監視対象の信号出力端子の電位に応じて、接点スイッチを電磁力によりオン状態からオフ状態へ切り替える。特定の回路には、例えば、接点スイッチをオン状態からオフ状態に切り替える指示である電源オフ信号を出力する制御回路が含まれる。電位維持回路は、信号出力端子に接続され、オン状態にある接点スイッチを通じて上記電源から供給される電力に基づいて上記特定の回路に電力供給が開始された後、少なくとも上記特定の回路が信号出力端子に出力する電位が安定するまでの期間、上記信号出力端子の電位を電源遮断手段が切り替え動作を行うことのない電位に維持する。例えば、電源遮断手段は、上記信号出力端子が基準電位よりも高電位であるときに切り替え動作を行う構成では、電位維持回路は、信号出力端子の電位を当該基準電位以下に維持する。 In order to achieve the above object, the present invention employs the following technical means. That is, the power shutoff device according to the present invention includes a contact switch, a power shutoff means, and a potential maintaining circuit. The contact switch is interposed in a power line connected to the power source, and switches between an on state and an off state. The power shut-off means switches the contact switch from the on state to the off state by electromagnetic force according to the potential of the signal output terminal to be monitored of the specific circuit. The specific circuit includes, for example, a control circuit that outputs a power-off signal that is an instruction to switch the contact switch from an on state to an off state. The potential maintaining circuit is connected to the signal output terminal, and after the power supply to the specific circuit is started based on the power supplied from the power source through the contact switch in the ON state, at least the specific circuit outputs a signal. During the period until the potential output to the terminal is stabilized, the potential of the signal output terminal is maintained at a potential at which the power shut-off means does not perform the switching operation. For example, in a configuration in which the power shut-off means performs the switching operation when the signal output terminal is higher than the reference potential, the potential maintaining circuit maintains the potential of the signal output terminal below the reference potential.
この構成では、監視対象の信号出力端子の電位が、電位維持回路により、オン状態にある接点スイッチを通じて電源から供給される電力に基づいて電力供給が開始された後、少なくとも信号出力端子に出力される電位が安定するまでの期間、特定の電位に維持される。そのため、例えば、電源投入後、接点スイッチをオン状態からオフ状態に切り替える指示である電源オフ信号を出力する制御回路の出力が不定となる期間内に、信号出力端子に電源オフ信号が現れることがない。したがって、電源投入時の電源遮断装置の誤動作の発生を確実に防止することができる。 In this configuration, the potential of the signal output terminal to be monitored is output to at least the signal output terminal after the potential maintenance circuit starts supplying power based on the power supplied from the power source through the contact switch in the on state. The voltage is maintained at a specific potential until the potential is stabilized. Therefore, for example, after the power is turned on, a power off signal may appear at the signal output terminal within a period in which the output of the control circuit that outputs the power off signal, which is an instruction to switch the contact switch from the on state to the off state, is indefinite. Absent. Therefore, it is possible to reliably prevent the malfunction of the power shut-off device when the power is turned on.
以上の電源遮断装置において、オン状態にある接点スイッチを通じて上記電源から供給される電力に基づいて、上記特定の回路の電源線および電位維持回路の電源線に同時に直流電位の印加が開始される場合、電位維持回路は、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定時間の間、上記信号出力端子に電源遮断手段が切り替え動作を行うことのない電位を出力し、その後に開放状態になるリセットIC(Integrated Circuit)を含む構成を採用することができる。あるいは、電位維持回路は、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから上記特定の回路が動作可能な電位以上の所定電位に到達するまでの間、上記信号出力端子に電源遮断手段が切り替え動作を行うことのない電位を出力し、その後に開放状態になるリセットICを含む構成を採用することができる。 In the above power shut-off device, when application of a DC potential is started simultaneously to the power line of the specific circuit and the power line of the potential maintaining circuit based on the power supplied from the power source through the contact switch in the ON state. In the potential maintaining circuit, the power shut-off means does not perform the switching operation for the signal output terminal for a predetermined time from when the DC potential applied to its own power supply line reaches the potential at which it can operate. A configuration including a reset IC (Integrated Circuit) that outputs a potential and then enters an open state can be employed. Alternatively, in the potential maintaining circuit, the direct current potential applied to its own power supply line reaches a predetermined potential that is equal to or higher than the potential at which the specific circuit can operate until it reaches the potential at which the specific circuit can operate. It is possible to employ a configuration including a reset IC that outputs a potential at which the power shut-off means does not perform a switching operation to the signal output terminal and then enters an open state.
これにより、極めて簡単な構成、かつ省スペースで上述の効果を得ることができる。 Thereby, the above-described effects can be obtained with a very simple configuration and space saving.
一方、他の観点では、本発明は上述の電源遮断装置を備える画像処理装置を提供することもできる。 On the other hand, in another aspect, the present invention can also provide an image processing apparatus including the above-described power shut-off device.
本発明によれば、複雑な構成を採用することなく、電源投入時のリセット機能の誤動作を防止することができる。 According to the present invention, it is possible to prevent malfunction of the reset function at power-on without adopting a complicated configuration.
以下、本発明の一実施形態について、図面を参照しながらより詳細に説明する。以下では、デジタル複合機の電源遮断装置として本発明を具体化する。 Hereinafter, an embodiment of the present invention will be described in more detail with reference to the drawings. In the following, the present invention is embodied as a power cutoff device for a digital multifunction machine.
図1は本実施形態におけるデジタル複合機の全体構成の一例を示す概略構成図である。図1に示すように、複合機100は、画像読取部120および画像形成部140を含む本体101と、本体101の上方に取り付けられたプラテンカバー102とを備える。本体101の上面には原稿台103が設けられており、原稿台103はプラテンカバー102によって開閉されるようになっている。また、プラテンカバー102は、原稿搬送装置110を備えている。なお、複合機100の前面には、ユーザが複合機100に複写開始やその他の指示を与えたり、複合機100の状態や設定を確認したりすることができる操作パネル171が設けられている。
FIG. 1 is a schematic configuration diagram illustrating an example of the overall configuration of a digital multifunction peripheral according to the present embodiment. As shown in FIG. 1, the multifunction peripheral 100 includes a
原稿台103の下方には、画像読取部120が設けられている。画像読取部120は、走査光学系121により原稿の画像を読み取りその画像のデジタルデータ(画像データ)を生成する。原稿は、原稿台103や原稿搬送装置110に載置することができる。走査光学系121は、第1キャリッジ122や第2キャリッジ123、集光レンズ124を備える。第1キャリッジ122には線状の光源131およびミラー132が設けられ、第2キャリッジ123にはミラー133および134が設けられている。光源131は原稿を照明する。ミラー132、133、134は、原稿からの反射光を集光レンズ124に導き、集光レンズ124はその光像をラインイメージセンサ125の受光面に結像する。この走査光学系121において、第1キャリッジ122および第2キャリッジ123は、副走査方向135に往復動可能に設けられている。第1キャリッジ122および第2キャリッジ123を副走査方向135に移動することによって、原稿台103に載置された原稿の画像をイメージセンサ125で読み取ることができる。原稿搬送装置110にセットされた原稿の画像を読み取る場合、画像読取部120は、第1キャリッジ122および第2キャリッジ123を画像読取位置に合わせて一時的に固定し、画像読取位置を通過する原稿の画像をイメージセンサ125で読み取る。イメージセンサ125は、受光面に入射した光像から、例えば、R(レッド)、G(グリーン)、B(ブルー)の各色に対応する原稿の画像データを生成する。生成された画像データは、画像形成部140において用紙に印刷することができる。また、ネットワークアダプタ161によりネットワーク162を通じて他の機器(図示せず)へ送信することもできる。
An
画像形成部140は、画像読取部120で得た画像データや、ネットワーク162に接続された他の機器から受信した画像データを用紙に印刷する。画像形成部140は、感光体ドラム141を備える。感光体ドラム141は一定速度で一方向に回転する。感光体ドラム141の周囲には、回転方向の上流側から順に、帯電器142、露光器143、現像器144、中間転写ベルト145が配置されている。帯電器142は、感光体ドラム141表面を一様に帯電させる。露光器143は、一様に帯電した感光体ドラム141の表面に、画像データに応じて光を照射し、感光体ドラム141上に静電潜像を形成する。現像器144は、その静電潜像にトナーを付着させ、感光体ドラム141上にトナー像を形成する。中間転写ベルト145は、感光体ドラム141上のトナー像を用紙に転写する。画像データがカラー画像である場合、中間転写ベルト145は、各色のトナー像を同一の用紙に転写する。なお、RGB形式のカラー画像は、C(シアン)、M(マゼンタ)、Y(イエロー)、K(ブラック)形式の画像データに変換され、各色の画像データが露光器143に入力される。
The
画像形成部140は、手差しトレイ151、給紙カセット152、153、154等から、中間転写ベルト145と転写ローラ146との間の転写部に用紙を給送する。手差しトレイ151や各給紙カセット152、153、154には、様々なサイズの用紙を載置または収容することができる。画像形成部140は、ユーザの指定した用紙や、自動検知した原稿のサイズに応じた用紙を選択し、選択した用紙を給送ローラ155により手差しトレイ151やカセット152、153、154から給紙する。給紙された用紙は搬送ローラ156やレジストローラ157で転写部に搬送される。トナー像が転写された用紙は、搬送ベルト147により定着器148に搬送される。定着器148は、ヒータを内蔵した定着ローラ158および加圧ローラ159を有しており、熱と押圧力によってトナー像を用紙に定着する。画像形成部140は、定着器148を通過した用紙を排紙トレイ149へ排紙する。
The
複合機100の各部を駆動するための電力は、商用交流電源191から供給される。商用交流電源191から供給される交流電力は電源回路182において整流され、整流後の直流電力が複合機100の各部に供給される。複合機100は、電源回路182と商用交流電源191との間に介在された電源遮断装置181を備える。以下で詳述するように、電源遮断装置181は電磁リセット機能を有する電源スイッチを備え、当該電源スイッチを必要に応じてオン状態からオフ状態へ切り替えることにより、商用交流電源191から電源回路182への交流電力の供給を遮断する。
Electric power for driving each unit of the multifunction peripheral 100 is supplied from a commercial
図2は、複合機における制御系のハードウェア構成図である。本実施形態の複合機100は、CPU(Central Processing Unit)201、RAM(Random Access Memory)202、ROM(Read Only Memory)203、HDD(Hard Disk Drive)204および原稿搬送装置110、画像読取部120、画像形成部140における各駆動部に対応するドライバ205が内部バス206を介して接続されている。ROM203やHDD204等はプログラムを格納しており、CPU201はその制御プログラムの指令にしたがって複合機100を制御する。例えば、CPU201はRAM202を作業領域として利用し、ドライバ205とデータや命令を授受することにより上記各駆動部の動作を制御する。また、HDD204は、画像読取部120により得られた画像データや、他の機器からネットワークアダプタ161を通じて受信した画像データの蓄積にも用いられる。
FIG. 2 is a hardware configuration diagram of a control system in the multifunction machine. The multifunction peripheral 100 according to the present embodiment includes a CPU (Central Processing Unit) 201, a RAM (Random Access Memory) 202, a ROM (Read Only Memory) 203, an HDD (Hard Disk Drive) 204, an
内部バス206には、操作パネル171や各種のセンサ207も接続されている。操作パネル171は、ユーザの操作を受け付け、その操作に基づく信号をCPU201に供給する。また、操作パネル171は、CPU201からの制御信号にしたがって自身が備えるディスプレイに操作画面を表示する。センサ207は、プラテンカバー102の開閉検知センサや原稿台103上の原稿検知センサ、定着器148の温度センサ、搬送される用紙または原稿の検知センサなど各種のセンサを含む。
An
図3は、本実施形態の複合機が備える電源遮断装置の機能ブロック図である。図3に示すように、本実施形態の複合機100の電源遮断装置181は、接点スイッチ301、電源遮断手段302および電位維持回路303を備える。
FIG. 3 is a functional block diagram of the power shut-off device provided in the multifunction machine according to the present embodiment. As shown in FIG. 3, the
接点スイッチ301は、商用交流電源191と電源回路182とを接続する電源線311、312に介在され、オン状態とオフ状態とを切り替える。なお、電源回路182は、商用交流電源191から供給される交流電力の電源ノイズを除去して整流し、複合機100の各部へ供給する直流電力に変換する。本実施形態では、電源回路182は、少なくとも3.3Vおよび5Vの直流源を発生する回路を備えている。なお、図3では、電源回路182が電源遮断手段302、電位維持回路303および遮断制御回路331のそれぞれに電源線313、314、315を通じて直流電力を供給している状態を示している。
The
特に限定されないが、接点スイッチ301は、商用交流電源191と電源回路182とを接続する一対の電源線311、312の一方に挿入され、当該一方の電源線のオン状態(導通状態)とオフ状態(遮断状態)とを切り替える1回路1接点スイッチや、電源線311、312の双方に挿入され、それぞれの電源線のオン状態(導通状態)とオフ状態(遮断状態)とを切り替える2回路1接点スイッチにより構成することができる。図4に示すように、本実施形態では、接点スイッチ301は2回路1接点スイッチで構成されている。
Although not particularly limited, the
電源遮断手段302は、特定の回路の監視対象の信号出力端子の電位(信号レベル)に応じて、接点スイッチ301を電磁力によりオン状態からオフ状態へ切り替える。図3の例では、電源遮断手段302は、電源オフ信号を生成する遮断制御回路331の、電源オフ信号を出力する信号出力端子332の信号レベルを監視する。ここでは、電源遮断手段302は、信号出力端子332の信号レベルが基準電位より高いハイレベル(高電位状態)であれば接点スイッチ301をオン状態からオフ状態へ切り替える。
The power shut-off means 302 switches the
接点スイッチ301をオン状態からオフ状態に切り替える機構は特に限定されないが、本実施形態では、電源遮断手段302はソレノイドを備える。当該ソレノイドを、監視対象の信号出力端子の信号レベルに応じて駆動することにより、接点スイッチ301の接点間を電気的に接続する導電体を移動させ、接点スイッチ301をオン状態からオフ状態に切り替える。
The mechanism for switching the
なお、遮断制御回路331は、複合機100の状態に応じて、電源オフ信号を生成する回路であり、例えば、電源遮断を実行するか否かを判定するCPUを含む。なお、当該CPUは、上述のCPU201であってもよく、電源遮断装置181に別途設けられたCPUであってもよい。
Note that the
電位維持回路303は、信号出力端子332に接続される。そして、オン状態にある接点スイッチ301を通じて商用交流電源191から供給される電力に基づいて遮断制御回路331に電力供給が開始された後(すなわち、電源回路182から電力供給が開始された後)、少なくとも遮断制御回路331が信号出力端子332に出力する信号レベルが安定するまでの期間、信号出力端子332の信号レベルを電源遮断手段302が切り替え動作を行うことのない信号レベルに維持する。上述のように、本実施形態では、電源遮断手段302は、信号出力端子332の信号レベルがハイレベルであれば接点スイッチ301の切り替え動作を実施する。したがって、電位維持回路303は、上記期間中、信号出力端子332の信号レベルを基準電位以下のローレベル(低電位状態)に維持する。
The potential maintaining
図4は、上述の電源遮断手段302および電位維持回路303の具体例を示す図である。図4に示すように、電源遮断手段302は、トランジスタにより構成されたスイッチQ1、スイッチQ2およびダイオードD1を備える。
FIG. 4 is a diagram showing a specific example of the power shut-off means 302 and the potential maintaining
スイッチQ1は、コレクタを接地したNPNトランジスタのベース・コレクタ間が抵抗R3を介して接続された構成を有している。また、信号入力端子であるベースには、抵抗R2が接続されている。同様に、スイッチQ2は、PNPトランジスタのベース・エミッタ間が抵抗R5を介して接続された構成を有している。信号入力端子であるベースには、抵抗R4が接続されている。また、エミッタには、電源線313を介して上述の電源回路182における5Vの直流電源が接続されている。コレクタには、アノードが接地されたダイオードD1のカソードが接続されている。当該ダイオードD1の両端(アノード・カソード間)に印加される電圧が5Vになると、上述のソレノイドからなる電磁駆動手段401が駆動され、接点スイッチ301がオン状態からオフ状態へ切り替わる。
The switch Q1 has a configuration in which a base and a collector of an NPN transistor with a collector grounded are connected via a resistor R3. A resistor R2 is connected to the base that is a signal input terminal. Similarly, the switch Q2 has a configuration in which the base and emitter of the PNP transistor are connected via a resistor R5. A resistor R4 is connected to the base which is a signal input terminal. The emitter is connected to a DC power supply of 5 V in the
スイッチQ2の抵抗R4の他端は、スイッチQ1を構成するNPNトランジスタのエミッタに接続されている。また、スイッチQ1の抵抗R2の他端は抵抗R1を介して、遮断制御回路331の信号出力端子332に接続されている。
The other end of the resistor R4 of the switch Q2 is connected to the emitter of the NPN transistor that constitutes the switch Q1. The other end of the resistor R2 of the switch Q1 is connected to the
上述のように、遮断制御回路331はCPUを含み、その構成要素として、コア部333およびI/O部334を備える。コア部333は、CPUにおいて入力された命令のデコードや実行を行うコア部分(レジスタや内蔵メモリ等)であり、I/O部334は、CPUのコア部分以外のインターフェイス回路部分である。コア部333およびI/O部334には、電源線315を介して上述の電源回路182における3.3Vの直流電源が接続されている。
As described above, the
以上の構成を有する電源遮断手段302では、信号出力端子332の電位(信号レベル)が抵抗R1を介してスイッチQ1に入力される。例えば、信号出力端子332の信号レベルが、基準電位(例えば、0.9V)より高電位のハイレベルである場合、スイッチQ1はオン状態になり、PNPトランジスタのエミッタ・コレクタ間が導通状態になる。また、このとき、スイッチQ2もオン状態となり、NPNトランジスタのエミッタ・コレクタ間が導通状態になる。その結果、ダイオードD1のカソードに電源線313を通じて供給された5Vの直流電位が印加される。この場合、ダイオードD1には、逆方向に電圧が印加されるため、ダイオードD1のカソード・アノード間に5Vの電位差が発生する。当該電位差によりソレノイド401が駆動される。
In the power shut-off means 302 having the above configuration, the potential (signal level) of the
一方、信号出力端子332の信号レベルが、基準電位以下の低電位のローレベルである場合、スイッチQ1はオフ状態になり、PNPトランジスタのエミッタ・コレクタ間が遮断状態になる。また、このとき、スイッチQ2もオフ状態となり、NPNトランジスタのエミッタ・コレクタ間も遮断状態になる。その結果、ダイオードD1のカソード・アノード間に5Vの電位差が発生することはなく、ソレノイドが駆動401されることもない。したがって、接点スイッチ301がオン状態からオフ状態に切り替わることもない。
On the other hand, when the signal level of the
さて、本実施形態では、上述の抵抗R1と抵抗R2との間に、電位維持回路303が接続されている。図4に示すように、本実施形態では、電位維持回路303は、CPUのリセット端子に入力するリセット信号を生成する素子として広く使用されている、リセットICを使用している。一般に、リセットICは、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定電位に到達するまでの間にあるときは、出力端子に固定電位(例えば、接地電位)を出力し、所定電位(動作上限電位)以上では、出力端子が開放状態になる。また、外付けのコンデンサにより動作開始タイミングおよび動作終了タイミングの遅延時間を調整可能なリセットICでは、上述の動作と当該遅延時間を組み合わせることにより、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定時間の間、出力端子の電位を所定の電位以下に維持することができる。特に限定されないが、本実施形態では、外付けのコンデンサにより遅延時間を調整可能なリセットICを使用している。
In the present embodiment, the potential maintaining
図4に示すように、リセットIC3031は、電源端子3032、出力端子3033、遅延時間調整用のコンデンサ接続端子3034を備える。電源端子3032には、電源線314を通じて電源回路182の5Vの直流電源が接続されている。出力端子3033は、上述のように抵抗R1と抵抗R2との間に接続されている。コンデンサ接続端子3034はコンデンサC1を介して接地されている。このリセットIC3031は、動作時に出力端子3033に接地電位を出力し、上記動作上限電位以上では出力端子3033が開放状態になる。
As shown in FIG. 4, the
例えば、接点スイッチ301がオフ状態からオン状態に切り替えられ、電源回路182に商用交流電源191が投入された場合、電源回路182は、電源投入の瞬間に3.3Vや5Vといった既定の電位を出力することはできない。すなわち、電源回路182が出力する直流電位は、例えば、0Vから数十msecの時間をかけて徐々に上昇して既定の電位に到達する。
For example, when the
このような直流電位が電源端子3032に印加されたリセットIC3031は、電源端子3032の電位が、動作下限電圧(例えば、0.7V)に到達したときに動作を開始する。リセットIC3031の回路構成にも依存するが、本実施形態では、リセットIC3031は、動作下限電圧以下では、出力端子3033に電源端子3032と同等の電位を出力し、動作下限電圧を超えると、出力端子3033に接地電位を出力する。そして、電源端子3032の電位がさらに上昇し、動作上限電圧として規定される所定電圧を超えると、リセットIC3031は、出力端子3033を開放状態にする。
The
次いで、以上の構成を有する電源遮断装置181の動作について説明する。図5は、電源遮断装置181の電源遮断動作の一例を示す図である。図5において、横軸は時間に対応し、縦軸は信号レベル(電位)に対応する。図5では、電源回路182が出力する5Vの直流電源の電位(電源線313、314の電位)、3.3Vの直流電源の電位(電源線315の電位)、電位維持回路303が存在していない場合の遮断制御回路331の信号出力端子332の電位、リセットIC3031の出力端子3033の電位、および電位維持回路303を接続している場合の遮断制御回路331の信号出力端子332の電位を併記している。なお、ここでは、リセットIC3031の動作下限電圧は0.7Vであり、遮断制御回路331のコア部333の動作下限電圧は2.85Vであるとする。
Next, the operation of the power shut-off
図5に示すように、接点スイッチ301をオフ状態からオン状態に切り替え、電源回路182に商用交流電源191が接続されると、電源回路182が出力する5V直流電源電位および3.3V直流電源電位は、0Vから徐々に上昇し、最終的には、5V直流電源電位は5Vに到達して定常状態となり、3.3V直流電源電位は3.3Vに到達して定常状態となる。
As shown in FIG. 5, when the
図4に示すように、本実施形態では、遮断制御回路331のコア部333およびI/O部334には、接点スイッチ301をオフ状態からオン状態に切り替えた際に、3.3V直流電源の電位が同時に印加される。この構成では、3.3V直流電源による電力供給が開始されてから3.3V直流電源電位が動作下限電圧の2.85Vに到達するまでは、コア部333は正常に動作しない。そのため、電位維持回路無し時の信号出力端子332の電位として図5に示すように、接点スイッチ301をオフ状態からオン状態に切り替えてから3.3V直流電源電位が2.85Vに到達するまでは、遮断制御回路331の信号出力端子332の出力は不定状態にある(信号出力端子電位不定期間P1)。なお、3.3V直流電源電位が動作下限電圧の2.85Vを超えると、コア部333は正常に動作する。そのため、接点スイッチ301をオン状態からオフ状態へ切り替える電源オフ信号を出力する事情(例えば、故障等)がなければ、信号出力端子332の電位は、電源遮断手段302がオフ状態への切り替えを実施することのないローレベル(ここでは、0V)になる。
As shown in FIG. 4, in this embodiment, the
一方、電源端子3032に5V直流電源が接続されているリセットIC3031では、接点スイッチ301をオフ状態からオン状態に切り替えた際に、5V直流電源の電位が印加される。なお、当該5V直流電源電位の印加は、遮断制御回路331への3.3V直流電源電位印加と同時に発生する。この構成では、図5に示すように、5V直流電源による電力供給が開始されてから5V直流電源電位が動作下限電圧の0.7Vに到達するまでは、リセットIC3031は、出力端子3033に電源端子3032と同等の電位を出力する。そして、5V直流電源電位が動作下限電圧を超えると、リセットIC3031が動作し、リセットIC3031の出力端子3033の電位は、電源遮断手段302がオフ状態への切り替えを実施することのない0Vになる。その後、5V直流電源電位がリセットIC3031の動作上限電圧を超えると、リセットIC3031の出力端子3033は開放状態になる。なお、本実施形態では、動作上限電圧が2.85Vを超えるリセットIC3031を使用する、あるいは動作上限電圧が2.85V以下であっても、コンデンサC1による遅延時間調整により、信号出力端子電位不定期間P1の終点から期間P2だけ長い時間まで、リセットIC3031の出力端子3033の電位が0Vに維持されるように設定されている(信号出力端子電位維持期間P0)。
On the other hand, in the
以上の結果、図4に示す本実施形態の構成では、信号出力端子332の電位は、電位維持回路接続時の信号出力端子電位として図5に示すように、接点スイッチ301をオフ状態からオン状態に切り替えてから5V直流電源電位が0.7Vに到達するまでは、リセットIC3031の電源端子3032と同等の電位(すなわち、0.7V以下)となる。また、5V直流電源電位が0.7Vを超えると、信号出力端子電位維持期間P0が終了するまで信号出力端子332の電位は0Vに維持される。この信号出力端子電位維持期間P0が終了すると、リセットIC3031の出力端子3033が開放状態になるが、この時点では、上述のように、3.3V直流電源電位が2.85Vを超えており、信号出力端子332の電位は遮断制御回路331自体の出力により0Vに維持される。
As a result, in the configuration of the present embodiment shown in FIG. 4, the potential of the
したがって、本実施形態の構成によれば、電源オフ信号を出力する遮断制御回路331のコア部333およびI/O部334に同時に電源供給がなされる構成において、接点スイッチ301をオフ状態からオン状態に切り替える電源投入時に、動作下限電圧を下回る電源電位が供給され、信号出力端子332の信号レベルが不定状態になる状況下であっても電源遮断装置181が誤作動により接点スイッチ301をオフ状態に切り替えることを防止することができる。
Therefore, according to the configuration of the present embodiment, in the configuration in which power is simultaneously supplied to the
図6は、電源回路182の3.3V直流電源の電位および遮断制御回路331の信号出力端子332の電位の実測値を示す図である。図6において、横軸は時間に対応し、縦軸は電位に対応する。なお、この例では、説明のため、信号出力端子電位維持期間P0が終了した後に遮断制御回路331に電源オフ信号を出力させている。図6から、図5において説明したように、接点スイッチ301をオフ状態からオン状態に切り替えてから、遮断制御回路331の動作下限電圧を超えるまでの期間(信号出力端子電位維持期間P0)、信号出力端子332の電位が、電源遮断手段302がソレノイド401を駆動することのない電位(0.9V以下)に維持されていることが理解できる。
FIG. 6 is a diagram showing measured values of the potential of the 3.3V DC power supply of the
以上のように、複合機100では、電源オフ信号を出力する信号出力端子332の電位が、接点スイッチ301をオフ状態からオン状態に切り替えることにより電源回路182から電力供給が開始された後、少なくとも遮断制御回路331が信号出力端子332に出力する電位が安定するまでの期間、電位維持回路303により特定の電位に維持される。そのため、電源投入後、遮断制御回路331の出力が不定となる期間内に、信号出力端子332に電源オフ信号が現れることがない。したがって、電源投入時の電源遮断装置181の誤動作の発生を確実に防止することができる。また、複合機100では、電源遮断装置181は、リセットIC3031により構成されているため、極めて簡単な構成、かつ省スペースで誤動作防止効果を得ることができる。
As described above, in the
なお、上記実施形態では、電源遮断手段302が、信号出力端子332が基準電位よりも高電位であるときに切り替え動作を行う構成としたが、電源遮断手段302は、信号出力端子332が基準電位よりも低電位であるときに切り替え動作を行う構成としてもよい。この場合、電位維持回路303には、動作時に基準電位以上の電位を出力するリセットICを使用することができる。
In the above embodiment, the
以上説明したように、本発明によれば、複雑な構成を採用することなく、電源投入時のリセット機能の誤動作を防止することができる。 As described above, according to the present invention, it is possible to prevent malfunction of the reset function at power-on without adopting a complicated configuration.
なお、上述した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、上記複合機100では特に好ましい形態として電位維持回路303がリセットIC3101を含む構成を説明したが、リセットICと同等の機能を有する回路を使用することで、少なくとも、電源投入時のリセット機能の誤動作を防止する効果を得ることは可能である。
The above-described embodiments do not limit the technical scope of the present invention, and various modifications and applications other than those already described are possible within the scope of the present invention. For example, in the
また、上述の実施形態では、デジタル複合機の電源遮断装置として本発明を具体化したが、デジタル複合機に限らず、プリンタ、複写機等、任意の画像処理装置、さらには、電磁リセット機能を有する電源スイッチを備える任意の電源遮断装置に本発明を適用することも可能である。 In the above-described embodiment, the present invention is embodied as a power shut-off device for a digital multi-function peripheral. However, the present invention is not limited to a digital multi-function peripheral, and an arbitrary image processing apparatus such as a printer, a copier, and an electromagnetic reset function. It is also possible to apply the present invention to any power shut-off device having a power switch.
本発明によれば、複雑な構成を採用することなく、電源投入時のリセット機能の誤動作を防止することができ、電源遮断装置および画像処理装置として有用である。 According to the present invention, it is possible to prevent malfunction of the reset function at the time of power-on without adopting a complicated configuration, which is useful as a power shut-off device and an image processing device.
100 複合機(画像処理装置)
181 電源遮断装置
182 電源回路
191 商用交流電源(電源)
301 接点スイッチ
302 電源遮断手段
303 電位維持回路
3031 リセットIC
311〜315 電源線
331 遮断制御回路
332 信号出力端子
401 電磁駆動手段(ソレノイド)
100 MFP (image processing device)
181 Power
301
311 to 315
Claims (3)
特定の回路の監視対象の信号出力端子の電位に応じて、前記接点スイッチを電磁力によりオン状態からオフ状態へ切り替える電源遮断手段と、
前記信号出力端子に接続され、前記オン状態にある接点スイッチを通じて前記電源から供給される電力に基づいて前記回路に電力供給が開始された後、少なくとも前記回路が前記信号出力端子に出力する電位が安定するまでの期間、前記信号出力端子の電位を前記電源遮断手段が切り替え動作を行うことのない電位に維持する電位維持回路と、
を備える電源遮断装置において、
前記オン状態にある接点スイッチを通じて前記電源から供給される電力に基づいて、前記特定の回路の電源線および前記電位維持回路の電源線に同時に直流電位の印加が開始され、
前記電位維持回路は、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定時間の間、あるいは、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから前記特定の回路が動作可能な電位以上の所定電位に到達するまでの間、前記信号出力端子に前記電源遮断手段が切り替え動作を行うことのない電位を出力し、その後に開放状態になるリセットICを含むことを特徴とする電源遮断装置。 A contact switch interposed between the power line connected to the power source and switching between the on state and the off state;
In accordance with the potential of the signal output terminal to be monitored of a specific circuit, a power cutoff means for switching the contact switch from an on state to an off state by electromagnetic force;
After power supply to the circuit is started based on the power supplied from the power source through the contact switch that is connected to the signal output terminal and in the ON state, at least the potential that the circuit outputs to the signal output terminal is A potential maintaining circuit for maintaining the potential of the signal output terminal at a potential at which the power shut-off means does not perform a switching operation during a period until stabilization;
In a power shut-off device comprising :
Based on the power supplied from the power source through the contact switch in the ON state, application of a DC potential is simultaneously started to the power line of the specific circuit and the power line of the potential maintaining circuit,
The potential maintaining circuit has a DC potential applied to its own power supply line for a predetermined time from when the DC potential applied to its own power supply line reaches a potential at which it can operate, or The potential that the power shut-off means does not perform the switching operation is output to the signal output terminal from when the operable potential is reached until the predetermined potential that is equal to or higher than the potential at which the specific circuit can operate is output. A power shut-off device comprising a reset IC that is subsequently opened .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013093717A JP5965351B2 (en) | 2013-04-26 | 2013-04-26 | Power shut-off device and image processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013093717A JP5965351B2 (en) | 2013-04-26 | 2013-04-26 | Power shut-off device and image processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014215867A JP2014215867A (en) | 2014-11-17 |
JP5965351B2 true JP5965351B2 (en) | 2016-08-03 |
Family
ID=51941558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013093717A Expired - Fee Related JP5965351B2 (en) | 2013-04-26 | 2013-04-26 | Power shut-off device and image processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5965351B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2559639Y2 (en) * | 1991-06-13 | 1998-01-19 | 三洋電機株式会社 | Power supply control device |
JP2000335047A (en) * | 1999-05-31 | 2000-12-05 | Canon Inc | Imaging apparatus |
JP2010066843A (en) * | 2008-09-09 | 2010-03-25 | Fujitsu Ten Ltd | Controller |
-
2013
- 2013-04-26 JP JP2013093717A patent/JP5965351B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014215867A (en) | 2014-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4346033B2 (en) | Power supply device and image forming apparatus | |
US8755070B2 (en) | Printing apparatus, control method for printing apparatus, and program, that supplies power based on a predetermined temperature | |
US12120280B2 (en) | Image forming apparatus and controlling method for the same | |
US20150098104A1 (en) | Setting power savings modes based on ambient light and user set time periods | |
US9188936B2 (en) | Image forming apparatus with first and second power supply | |
JP2014011755A (en) | Image processing device, power saving control method, and power saving control program | |
JP2008158210A (en) | Power source supply control apparatus, power source supply control method and image forming apparatus | |
US20050110898A1 (en) | Power supply for image-forming apparatuses having a power management function | |
US9417593B2 (en) | Image forming apparatus configured to switch between supplying and shutting-off of power to a portion of the image forming apparatus | |
JP4568249B2 (en) | Power supply | |
US7944092B2 (en) | Device having malfunction preventing circuit | |
US9268290B2 (en) | Image forming apparatus, image forming apparatus control method, and storage medium | |
JP4532914B2 (en) | System and method for controlling the active line current of a printer / copier | |
JP5965351B2 (en) | Power shut-off device and image processing device | |
JP5648864B2 (en) | Image processing device | |
US8368251B2 (en) | Image forming apparatus, image forming method in image forming apparatus, and computer program product | |
US9247091B2 (en) | Image forming apparatus, control method for image forming apparatus, and program that stop supply of power to a printer unit and supply of power to a scanner unit based on elapsed times | |
JP7318528B2 (en) | Power supply circuit and electronic equipment with power supply circuit | |
JP6352800B2 (en) | Image forming apparatus | |
JP6281533B2 (en) | Image forming apparatus | |
US20200363762A1 (en) | Power supply and image forming apparatus incorporating same | |
US9661169B2 (en) | Electric power supplying device and image processing apparatus | |
US9069493B2 (en) | Image forming apparatus | |
JP2006074968A (en) | Power supply system and control method of the same | |
JP2006319521A (en) | Lighting apparatus, image reader and device for forming image |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5965351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |