JP6581376B2 - Semiconductor device and imaging device - Google Patents
Semiconductor device and imaging device Download PDFInfo
- Publication number
- JP6581376B2 JP6581376B2 JP2015064996A JP2015064996A JP6581376B2 JP 6581376 B2 JP6581376 B2 JP 6581376B2 JP 2015064996 A JP2015064996 A JP 2015064996A JP 2015064996 A JP2015064996 A JP 2015064996A JP 6581376 B2 JP6581376 B2 JP 6581376B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- voltage
- semiconductor device
- unit
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000003384 imaging method Methods 0.000 title claims description 54
- 238000006243 chemical reaction Methods 0.000 claims description 40
- 230000005855 radiation Effects 0.000 claims description 29
- 238000005259 measurement Methods 0.000 claims description 27
- 230000015556 catabolic process Effects 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 58
- 239000000758 substrate Substances 0.000 description 32
- 230000000694 effects Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 239000000969 carrier Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
Description
本発明は、半導体装置及び撮像装置に関する。 The present invention relates to a semiconductor device and an imaging device.
一部の半導体装置は、線量の高い環境で用いられる。この場合、トータルドーズ効果による影響を考慮する必要がある。ここで、トータルドーズ効果とは、多量の放射線が半導体装置に照射されることによって、半導体装置の動作特性や信頼性に悪影響が生じる現象である。 Some semiconductor devices are used in high dose environments. In this case, it is necessary to consider the influence of the total dose effect. Here, the total dose effect is a phenomenon in which a large amount of radiation is irradiated on the semiconductor device, which adversely affects the operation characteristics and reliability of the semiconductor device.
具体的には、MOSFETに放射線が入射すると、その電離作用により電子正孔対が発生する。中でも酸化膜中で発生した電子正孔対のうち、電子は移動度が高いため近くの金属もしくは半導体層に吸収されるが、移動度が低い正孔は、SiO2/Si界面に多く存在する正孔トラップに捕獲され、酸化膜中での固定電荷(正電荷)として働くため、MOSFETの閾値が変動し、リーク電流の増加やスイッチング特性の劣化を引き起こす。 Specifically, when radiation is incident on the MOSFET, electron-hole pairs are generated by the ionization action. Among the electron-hole pairs generated in the oxide film, electrons are absorbed by a nearby metal or semiconductor layer because of their high mobility, but many holes with low mobility exist at the SiO 2 / Si interface. Since it is trapped by the hole trap and works as a fixed charge (positive charge) in the oxide film, the threshold value of the MOSFET fluctuates, causing an increase in leakage current and deterioration of switching characteristics.
酸化膜中での電子正孔対の発生量はその体積に比例するため、厚い酸化膜ではトータルドーズ効果の影響が大きくなる。通常のMOSFETにおけるフィールド酸化膜やSOI(Silicon On Insulator)基板を用いたMOSFETにおけるBOX(Buried OXide)層は、その厚い酸化膜の例である。 Since the generation amount of electron-hole pairs in the oxide film is proportional to the volume, the influence of the total dose effect becomes large in a thick oxide film. A field oxide film in a normal MOSFET or a BOX (Buried Oxide) layer in a MOSFET using an SOI (Silicon On Insulator) substrate is an example of the thick oxide film.
特許文献1には、SOI基板のBOX層で発生するトータルドーズ効果により、BOX層に正孔が蓄積し、蓄積した正孔によってバックチャネルが形成されるため、バックチャネル電流が流れて消費電流が増大する事が記載されている。このようなバックチャネルが形成されることを防止するために、特許文献1では、時間とともに低下する負電圧を支持基板に印加するようにしている。 In Patent Document 1, holes are accumulated in the BOX layer due to the total dose effect generated in the BOX layer of the SOI substrate, and a back channel is formed by the accumulated holes. It is described that it increases. In order to prevent the formation of such a back channel, in Patent Document 1, a negative voltage that decreases with time is applied to the support substrate.
一方で、上記したように、MOSFETに放射線が入射すると、上述した厚い酸化膜であるフィールド酸化膜やSOI基板を用いた際のBOX層以外に、ゲート酸化膜でもトータルドーズ効果が発生する。通常は、上述した厚い酸化膜でのトータルドーズ効果の影響が支配的なため問題として顕在化しないが、その厚い酸化膜でのトータルドーズ効果の影響が無視できる場合は、薄い酸化膜であるゲート酸化膜でのトータルドーズ効果が顕在化する。このゲート酸化膜で発生するトータルドーズ効果の影響については、MOSFETがゲートと基板間の電界で動作するという原理上、特許文献1のように基板電位を変化させるだけでは対策することができない。例えば、トータルドーズ効果によって形成されたチャネルを打ち消すように、基板に正電圧を印加したとしても、基板と各電極間の電位差が小さくなり、素子の駆動能力が低下するだけで、上述したトータルドーズ効果への対策とはならない。 On the other hand, as described above, when radiation is incident on the MOSFET, the gate oxide film produces a total dose effect in addition to the above-described BOX layer when using the thick oxide film field oxide film or SOI substrate. Normally, the influence of the total dose effect on the thick oxide film described above is dominant and does not manifest itself as a problem. However, if the influence of the total dose effect on the thick oxide film can be ignored, the gate is a thin oxide film. The total dose effect in the oxide film becomes obvious. The influence of the total dose effect generated in the gate oxide film cannot be dealt with only by changing the substrate potential as in Patent Document 1, based on the principle that the MOSFET operates with the electric field between the gate and the substrate. For example, even if a positive voltage is applied to the substrate so as to cancel the channel formed by the total dose effect, the potential difference between the substrate and each electrode is reduced, and the drive capability of the element is reduced. It is not a measure against the effect.
本発明が解決しようとする課題としては、半導体装置において、放射線によってMOSFETで発生するトータルドーズ効果による影響(閾値の変動、リーク電流の増大、スイッチング特性の劣化等)を、抑制することが一例として挙げられる。 As an example of the problem to be solved by the present invention, in a semiconductor device, as an example, it is possible to suppress the influence (a variation in threshold value, an increase in leakage current, a deterioration in switching characteristics, etc.) due to a total dose effect generated in a MOSFET by radiation. Can be mentioned.
請求項1に記載の発明は、
MOSFETと、
前記MOSFETのゲート絶縁膜にトンネル電流を発生させる第1電圧を前記MOSFETのゲート電極と前記MOSFETが形成されている半導体層の間に印加可能な電圧印加部と、
を備える半導体装置である。
The invention described in claim 1
MOSFET,
A voltage applying unit capable of applying a first voltage for generating a tunnel current in the gate insulating film of the MOSFET between the gate electrode of the MOSFET and the semiconductor layer in which the MOSFET is formed;
It is a semiconductor device provided with.
請求項3に記載の発明は、
MOSFETと、
前記MOSFETのドレイン電極とソース電極の間に電圧が印加されていないタイミングで、第1電圧を前記MOSFETのゲート電極と前記MOSFETが形成されている半導体層の間に印加可能な電圧印加部と、
を備える半導体装置である。
The invention according to claim 3
MOSFET,
A voltage applying unit capable of applying a first voltage between the gate electrode of the MOSFET and the semiconductor layer in which the MOSFET is formed at a timing when no voltage is applied between the drain electrode and the source electrode of the MOSFET;
It is a semiconductor device provided with.
請求項5に記載の発明は、
電磁波又は粒子線を電荷に変換する変換膜と、
前記変換膜に対向する電子放射源と、
前記電子放射源を駆動する半導体装置と、
を備え、
前記半導体装置は、
前記電子放射源に電気的に接続するMOSFETと、
前記MOSFETのゲート絶縁膜にトンネル電流を発生させる第1電圧を前記MOSFETのゲート電極と前記MOSFETが形成されている半導体層の間に印加可能な電圧印加部と、
を備える撮像装置である。
The invention described in claim 5
A conversion film that converts electromagnetic waves or particle beams into electric charges;
An electron emission source facing the conversion film;
A semiconductor device for driving the electron emission source;
With
The semiconductor device includes:
A MOSFET electrically connected to the electron radiation source;
A voltage applying unit capable of applying a first voltage for generating a tunnel current in the gate insulating film of the MOSFET between the gate electrode of the MOSFET and the semiconductor layer in which the MOSFET is formed;
It is an imaging device provided with.
請求項6に記載の発明は、
電磁波又は粒子線を電荷に変換する変換膜と、
前記変換膜に対向する電子放射源と、
前記電子放射源を駆動する半導体装置と、
を備え、
前記半導体装置は、
前記電子放射源に電気的に接続するMOSFETと、
前記MOSFETのドレイン電極とソース電極の間に電圧が印加されていないタイミングで、第1電圧を前記MOSFETのゲート電極と前記MOSFETが形成されている半導体層の間に印加可能な電圧印加部と、
を備える撮像装置である。
The invention described in
A conversion film that converts electromagnetic waves or particle beams into electric charges;
An electron emission source facing the conversion film;
A semiconductor device for driving the electron emission source;
With
The semiconductor device includes:
A MOSFET electrically connected to the electron radiation source;
A voltage applying unit capable of applying a first voltage between the gate electrode of the MOSFET and the semiconductor layer in which the MOSFET is formed at a timing when no voltage is applied between the drain electrode and the source electrode of the MOSFET;
It is an imaging device provided with.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
なお、以下に示す説明において、制御部300は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。制御部300は、任意のコンピュータのCPU、メモリ、メモリにロードされたプログラム、そのプログラムを格納するハードディスクなどの記憶メディア、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。そして、その実現方法、装置には様々な変形例がある。
In the following description, the
(実施形態1)
図1は、実施形態1に係る半導体装置の構成を示す図である。この半導体装置は、MOSFET100、電圧印加部200、及び制御部300を備える。本図に示す例において、MOSFET100は、NチャネルMOSFETである。ただし、MOSFET100は、PチャネルMOSFETであってもよい。以下、MOSFET100がNチャネルMOSFETして説明を行う。
(Embodiment 1)
FIG. 1 is a diagram illustrating a configuration of a semiconductor device according to the first embodiment. The semiconductor device includes a
MOSFET100は、第1導電型(P型)の半導体層110を用いて形成される。半導体層110は、例えば、半導体基板(例えば、シリコン基板)である。他の例として、MOSFET100は、例えば、半導体基板上に形成されたエピタキシャル層であってもよい。
The
半導体層110の表層には、素子分離膜120が形成されている。素子分離膜120は、例えば、LOCOS(LOCal Oxidation of Silicon)又はSTI(Shallow Trench Isolation)を用いて形成されている。平面視において、素子分離膜120は、MOSFET100が形成される領域(素子形成領域)を囲んでいる。
An
上記した素子形成領域において、半導体層110の表層には、第1導電型領域132が形成されている。第1導電型領域132は、不純物濃度が半導体層110よりも高い。さらに、上記した素子形成領域において、半導体層110の表層には、ドレイン領域134及びソース領域136が形成されている。ドレイン領域134及びソース領域136は、第1導電型領域132を介して互いに逆側に位置する。ドレイン領域134及びソース領域136それぞれは、第2導電型(N型)領域である。
In the element formation region described above, the first
上記した素子形成領域において、半導体層110上には、ゲート絶縁膜142が形成されている。ゲート絶縁膜142は、第1導電型領域132を覆っている。本図に示す例において、ゲート絶縁膜142は、シリコン酸化膜である。ゲート絶縁膜142上には、ゲート電極144が形成されている。ゲート電極144は、例えば、ポリシリコンを用いて形成されている。さらに、上記した素子形成領域において、半導体層110上には、ドレイン電極152及びソース電極154が形成されている。ドレイン電極152及びソース電極154は、ドレイン領域134及びソース領域136にそれぞれ接続している。ドレイン電極152及びソース電極154は、例えば、ポリシリコンを用いて形成されている。
In the element formation region described above, a
素子分離膜120、ゲート電極144、ドレイン電極152、及びソース電極154は、絶縁層160に覆われている。絶縁層160は、例えば、シリコン酸化膜を用いて形成されている。絶縁層160には、コンタクト162が埋め込まれている。本図に示す例では、ドレイン電極152に接続するコンタクト162及びソース電極154に接続するコンタクト162が絶縁層160に埋め込まれている。コンタクト162は、例えば、金属(例えば、Al)を用いて形成されている。
The
ドレイン電極152とソース電極154の間には、電圧印加部200によって電圧が印加可能である。詳細を後述するように、この電圧は、半導体層110にホットキャリアを発生させる電圧である。電圧印加部200は、制御部300によって制御されている。
A voltage can be applied between the
次に、本図を用いて、本実施形態に係る半導体装置の動作を説明する。まず、MOSFET100に放射線(例えば、γ線)が入射すると、トータルドーズ効果によって、半導体層110に電子正孔対が発生する。この場合に発生する正孔は、移動度が低い。これにより、この正孔は、半導体層110とゲート絶縁膜142の界面(例えば、SiO2/Si界面)に生じる準位に捕獲されやすい。上記した準位に捕獲された正孔は、上記した界面の近傍においてゲート絶縁膜142に位置するようになる。このような正孔は、固定電荷(正電荷)として機能する。このような固定電荷が存在する場合、MOSFET100は、閾値が下がる。
Next, the operation of the semiconductor device according to the present embodiment will be described with reference to FIG. First, when radiation (for example, γ-rays) enters the
本図に示す例において、電圧印加部200は、MOSFET100の閾値以上のゲート電圧がゲート電極144に印加されている(言い換えると、MOSFET100がオン状態にある)タイミングで、ドレイン電極152とソース電極154の間に電圧V1を印加する。なお、この場合、ソース電極154は接地されている。ドレイン領域134とソース領域136の間のブレークダウン電圧をVBとしたとき、0.75≦V1/VB≦0.95、好ましくは0.80≦V1/VB≦0.90を満たす。言い換えると、ドレイン領域134とソース領域136の間の耐圧よりも低く、かつこの耐圧に近い電圧を電圧印加部200によってドレイン電極152とソース電極154の間に印加する。これにより、ドレイン領域134とソース領域136の間には、高電界が発生する。そしてこの高電界によってホットキャリアが発生する。そして一部のホットキャリアは、ゲート絶縁膜142に注入される。この場合、ホットキャリアが上記した固定電荷(正孔)と結合すると、上記した固定電荷(正孔)を消滅させることができる。これにより、MOSFET100の閾値の変動が打ち消される。
In the example shown in this figure, the
さらに、本図に示す例では、上記したゲート電圧をVGとしたとき、上記した電圧V1は、0.95≦V1/VGを満たす。言い換えると、上記した電圧V1は、ゲート電極144のゲート電圧VGとほぼ等しく、又はゲート電圧VGよりも大きくなっている。この場合、ゲート絶縁膜142の下方のチャネルが縮退する。これにより、半導体層110の表層では、ドレイン領域134とゲート絶縁膜142の間に空乏層が形成される。そしてこの空乏層では、高電界が発生する。そしてこの高電界によって加速された電子によってインパクトイオン化が生じる。このインパクトイオン化によって高エネルギーを有する電子(ホットキャリア)が生ずる。そして一部のホットキャリアは、ゲート絶縁膜142に注入される。この場合、ホットキャリアが上記した固定電荷(正孔)と結合すると、上記した固定電荷(正孔)を消滅させることができる。
Furthermore, in the example shown in the figure, when the above gate voltage is VG, the above voltage V1 satisfies 0.95 ≦ V1 / VG. In other words, the voltage V1 described above is substantially equal to or higher than the gate voltage VG of the
図2は、図1に示したMOSFET100のIDS−VGS特性の測定結果を示すグラフである。なお、IDSはドレイン電極152とソース電極154の間の電流を示し、VGSはゲート電極144とソース電極154の間の電圧を示す。本図に示す例では、放射線をMOSFET100に照射する前、及び放射線をMOSFET100に照射した後それぞれについて、MOSFET100のIDS−VGS特性を測定した。本図に示すように、MOSFET100の閾値は、放射線が照射された後、低くなった。
FIG. 2 is a graph showing measurement results of I DS -V GS characteristics of
図3は、図1の変形例を示す図である。本図に示すように、MOSFET100は、SOI(Silicon On Insultor)基板116の半導体層110を用いて形成されていてもよい。SOI基板116は、基板112、絶縁層114、及び半導体層110を有する。基板112、絶縁層114、及び半導体層110は、この順で積層されている。基板112は、例えば、シリコン基板である。絶縁層114は、BOX(Buried OXide)層であり、例えば、シリコン酸化膜である。そして絶縁層114は、第1導電型領域132、ドレイン領域134、及びソース領域136に接している。
FIG. 3 is a diagram showing a modification of FIG. As shown in the figure, the
本図に示す例では、MOSFET100に放射線(例えば、γ線)が入射すると、上記したトータルドーズ効果によって、SOI基板116に電子正孔対が発生する。この場合に発生する正孔は、半導体層110と絶縁層114の界面(例えば、Si/SiO2界面)に生じる準位に捕獲される場合がある。上記した準位に捕獲された正孔は、上記した界面の近傍において絶縁層114に位置するようになる。この場合、バックチャネルが発生しバックチャネル電流がリーク電流として流れることで消費電流が増大する。
In the example shown in this figure, when radiation (for example, γ-rays) enters the
ここで、上述した特許文献1のように、蓄積する正孔による固定電荷が増えるに従い、基板側のマイナス電位を低下させてバックチャネルが形成しない電位分布を相対的に形成するようにした場合は、正孔が蓄積するにつれ必要なマイナス電位も増大することとなり、素子そのものの寿命のみではなくこのマイナス電位の供給能力によっても素子の寿命が決まってしまう。またマイナス電位が増加するにつれて、各電極と基板間の電位差が大きくなることから、基板と各電極間の耐圧も素子の寿命を決める要因となってしまう。 Here, as in Patent Document 1 described above, as the fixed charge due to accumulated holes increases, the negative potential on the substrate side is lowered to relatively form a potential distribution that does not form a back channel. As the holes accumulate, the necessary negative potential also increases, and the lifetime of the device is determined not only by the lifetime of the device itself but also by the ability to supply this negative potential. Further, as the negative potential increases, the potential difference between each electrode and the substrate increases, so that the withstand voltage between the substrate and each electrode also determines the lifetime of the element.
一方で、本図に示す例においては、正孔が蓄積しバックチャネルが形成された場合においても、図1に示した例と同様に電圧印加部200によってドレイン電極152とソース電極154の間に電圧V1を印加するとともに、基板112に基板電圧Vsを印加することによって、半導体層110にホットキャリアを発生させることができる。この場合、一部のホットキャリアが上記した正孔と結合する。これにより、上記した正孔を消滅させることができ、バックチャネルの形成を打ち消すことができる。このような構成とすることにより、素子の寿命に影響を与えることなく、トータルドーズ効果による影響を低減させることが可能となる。
On the other hand, in the example shown in this figure, even when holes accumulate and a back channel is formed, the
以上、本実施形態によれば、電圧印加部200は、ドレイン領域134とソース領域136の間に高電界を発生させる。そしてこの高電界によってホットキャリアを発生させることができる。MOSFET100に放射線が入射すると、この放射線によって発生した正孔によってMOSFET100の閾値が変動することがある。上記したホットキャリアは、上記した正孔と結合する。これにより、上記した正孔を消滅させることができる。このようにして、MOSFET100の閾値の変動を打ち消すことができる。
As described above, according to the present embodiment, the
(実施形態2)
図4は、実施形態2に係る半導体装置の構成を示す図である。本実施形態に係る半導体装置は、以下の点を除いて、実施形態1に係る半導体装置と同様の構成である。
(Embodiment 2)
FIG. 4 is a diagram illustrating a configuration of the semiconductor device according to the second embodiment. The semiconductor device according to the present embodiment has the same configuration as that of the semiconductor device according to the first embodiment except for the following points.
本図に示す例では、電圧印加部200は、ゲート電極144と半導体層110の間に電圧を印加可能である。詳細を後述するように、この電圧は、ゲート絶縁膜142にトンネル電流を発生させる電圧である。電圧印加部200は、制御部300によって制御されている。
In the example shown in this figure, the
次に、本図を用いて、本実施形態に係る半導体装置の動作を説明する。まず、MOSFET100に放射線(例えば、γ線)が入射すると、実施形態1と同様にして、半導体層110とゲート絶縁膜142の界面の近傍においてゲート絶縁膜142に正孔が位置するようになる場合がある。この場合、MOSFET100の閾値が下がる。
Next, the operation of the semiconductor device according to the present embodiment will be described with reference to FIG. First, when radiation (for example, γ-rays) enters the
本図に示す例において、電圧印加部200は、ドレイン電極152とソース電極154の間に電圧が印加されていない(言い換えると、MOSFET100に電流を流していない)タイミングで、ゲート電極144と半導体層110の間に電圧V1を印加する。なお、この場合、半導体層110、ドレイン電極152、及びソース電極154は接地されている。ゲート電極144と半導体層110の間(つまり、ゲート絶縁膜142)のブレークダウン電圧をVBとしたとき、0.65≦V1/VB≦0.85、好ましくは0.68≦V1/VB≦0.76を満たす。言い換えると、ゲート電極144と半導体層110の間の耐圧よりも低く、かつこの耐圧に近い電圧を半導体層110とゲート絶縁膜142の間に電圧印加部200によって印加する。これにより、ゲート絶縁膜142にトンネル電流が発生する。そしてトンネル電流の中の一部の電子は、上記した正孔と結合する。これにより、上記した正孔は消滅する。これにより、MOSFET100の閾値の変動を打ち消すことができる。
In the example shown in this figure, the
(実施例1)
図5は、実施例1に係る撮像装置の構成を示す図である。図6は、図5に示した電子放射層32の構成を示す平面図である。この撮像装置は、容器10、透明基板20、電子源30、及び加速電極40を備える。さらに、この撮像装置は、電圧印加部200、制御部300、及び走査部400、及び電流測定部510を備える。本図に示す例において、電圧印加部200、制御部300、走査部400、及び電流測定部510は、容器10の外側に位置している。ただし、電圧印加部200、制御部300、走査部400、及び電流測定部510は、容器10の内側に設けられていてもよい。本実施例において、電圧印加部200は、実施形態1又は2に係る電圧印加部200と同様の構成である。
Example 1
FIG. 5 is a diagram illustrating the configuration of the imaging apparatus according to the first embodiment. FIG. 6 is a plan view showing the configuration of the
容器10は、内側に空間を有し、かつこの空間に繋がる開口を有している。容器10は、例えば、ガラスを用いて形成されている。容器10のこの開口は、透明基板20によって塞がれている。透明基板20は、例えば、ガラスを用いて形成されている。
The
透明基板20のうち容器10の上記した空間側を向いている面には、透明電極22及び変換膜24がこの順で積層されている。透明電極22は、例えば、ITO(酸化インジウムスズ)を用いて形成されている。変換膜24は、電磁波(例えば、赤外線、可視光線、紫外線、γ線、又はX線)を電荷に変換する。ただし、変換膜24は、粒子線(例えば、中性子線)を電荷に変換してもよい。変換膜24は、例えば、アモルファスセレンを用いて形成されている。
A
変換膜24と対向する領域には、電子源30が配置されている。電子源30は、変換膜24と対向する面に電子放射層32を有している。電子放射層32は、2次元的に配列された複数の電子放射源34を有している。本図に示す例において、複数の電子放射源34のそれぞれは、m行n列(m及びnそれぞれは2以上の整数)の複数の格子点のいずれかに配置されている。これらの電子放射源34それぞれは、撮像装置の画素となっており、電子放射源34それぞれの画素は、画素(Xi,Yj)(1≦i≦n,1≦j≦m)と示すことができる。さらに、本図に示す例では、各電子放射源34は、3行3列に配置された複数のエミッションサイト36を有している。電子は、各エミッションサイト36から放射される。なお、電子放射層32は、例えば、HEED(High−efficiency Electron Emission Device)を用いて形成されている。
An
複数の電子放射源34それぞれは、互いに異なるMOSFET100に電気的に接続している。なお、本実施例において、MOSFET100は、実施形態1又は2に係るMOSFET100と同様の構成である。MOSFET100がオン状態になった場合、電子放射源34から電子が放射される。MOSFET100は、走査部400によって駆動される。具体的には、走査部400は、X走査部410及びY走査部420を有している。X走査部410は、m行のうちのいずれかの行を選択する。Y走査部420は、n列のうちのいずれかの列を選択する。そしてX走査部410及びY走査部420がそれぞれ選択した行及び列に位置するMOSFET100が駆動される。
Each of the plurality of
本図に示す例では、走査部400は、複数の行を順に選択し、選択した行に含まれる電子放射源34を順に選択し、選択した電子放射源34に電気的に接続するMOSFET100を順に動作させる。この場合、走査部400が一の行に含まれるすべてのMOSFET100の動作を終了してから次の行においてMOSFET100の動作を開始するまでの間(ブランキング期間)は、撮像がなされない。電圧印加部200は、このブランキング期間に、実施形態1又は2と同様にして、MOSFET100に電圧を印加することができる。これにより、走査部400がMOSFET100を動作させている間(言い換えると、撮像期間)にMOSFET100に印加される電圧を変えることなく、MOSFET100の閾値の変動を打ち消すことができる。
In the example shown in the figure, the
なお、本図に示す例では、例えば、走査部400が画素(Xn,Y2)におけるMOSFET100の動作を終了してから画素(X1,Y3)におけるMOSFET100の動作を開始するまでの間に、電圧印加部200は、MOSFET100に上記した電圧を印加することができる。さらに、例えば、走査部400が画素(Xn,Ym)におけるMOSFET100の動作を終了してから画素(X1,Y1)におけるMOSFET100の動作を開始するまでの間に、電圧印加部200は、MOSFET100に上記した電圧を印加することができる。
In the example shown in this figure, for example, the voltage application is performed after the
透明基板20と電子源30の間には、加速電極40が配置されている。加速電極40は、縁が容器10の内側面に保持されている。加速電極40は、複数の開口を有する導電性部材である。加速電極40は、電子放射層32から放射された電子を加速するための電圧を印加する。これにより、電子放射層32から放射された電子は、加速され、その後、加速電極40の開口を通過する。
An
次に、本実施例に係る撮像装置を用いた撮像方法について説明する。まず、容器10の外部から電磁波(又は粒子線)を照射する。この場合、電磁波は、透明基板20及び透明電極22を透過し、その後、変換膜24に入り込む。そしてこの場合、この電磁波は、変換膜24において電子正孔対を形成する。変換膜24には、電圧が印加されている。これにより、上記した電子正孔対に含まれる正孔は、変換膜24の内部の電界によって電子源30側に移動する。このようにして、変換膜24では、電子源30と対向する表面に正孔が蓄積する。そしてこの場合に生成される正孔パターンは、撮像装置に入射した電磁波の像に対応したものとなる。
Next, an imaging method using the imaging apparatus according to the present embodiment will be described. First, electromagnetic waves (or particle beams) are irradiated from the outside of the
変換膜24の表面に蓄積した正孔は、電子源30から放射される電子によって2次元的に走査される。この場合、電子源30からの電子が正孔と結合すると、変換膜24から透明電極22に電流が流れる。変換膜24からの電流を読み出すことで、変換膜24の表面に生成された正孔パターンを読み出すことができる。
The holes accumulated on the surface of the
本実施例に係る撮像装置を線量の高い環境で用いる場合、又は本実施例に係る撮像装置で放射線(例えば、γ線)を撮像する場合、MOSFET100に放射線が入射することがある。この場合、上記したトータルドーズ効果によって、MOSFET100の閾値が変化することがある。本実施例においては、実施形態1又は2と同様にして、電圧印加部200によりMOSFET100に電圧を印加することにより、MOSFET100の閾値を校正することができる。
When the imaging apparatus according to the present embodiment is used in an environment with a high dose, or when radiation (for example, γ rays) is captured with the imaging apparatus according to the present embodiment, radiation may enter the
さらに、本図に示す例では、制御部300は、MOSFET100に入射された放射線の積算線量が基準値以上であるか否かを判断する。そして制御部300は、その判断結果に基づいて、電圧印加部200を制御する。
Furthermore, in the example shown in this drawing, the
詳細には、本図に示す例では、電流測定部510がMOSFET100のドレインとソースの間の電流を測定している。上記したように、MOSFET100に放射線が入射すると、MOSFET100の閾値が下がる。この場合、MOSFET100に同じゲート電圧を印加したとしても、MOSFET100に放射線が入射された後は、MOSFET100に放射線が入射する前よりも、ドレインとソースの間で高い電流が流れるようになる。このため、制御部300は、電流測定部510が測定した電流が予め定められた基準値(電流基準値)以上であるか否かを判断することにより、上記した積算線量が基準値以上であるか否かを判断することができる。
Specifically, in the example shown in this figure, the
さらに、制御部300は、電流測定部510の測定結果に応じて、電圧印加部200による電圧の印加時間の長さを変更してもよい。具体的には、制御部300は、電流測定部510の測定値と上記した電流基準値の差分を算出し、その差分に基づいて電圧印加部200を制御する。MOSFET100の閾値の変動が大きいほど(言い換えると、MOSFET100の積算線量が高いほど)、ドレインとソースの間に流れる電流は大きくなるといえる。このため、例えば、制御部300は、上記した差分が大きいほど、上記した印加時間の長さを長いものとすることができる。
Furthermore, the
図7は、図5に示した撮像装置が行う動作の一例を示すフローチャートである。まず、電流測定部510は、第1時刻T1においてMOSFET100のドレインとソースの間の電流IRを測定する(ステップS102)。この電流IRは、例えば、撮像装置が1フレームの画像を撮像する間(言い換えると、走査部400が画素(X1,Y1)におけるMOSFET100の動作を開始してから画素(Xn,Ym)におけるMOSFET100の動作を終了するまでの間)に変換膜24の1つの画素を走査するためにMOSFET100に流れる電流である。
FIG. 7 is a flowchart illustrating an example of an operation performed by the imaging apparatus illustrated in FIG. First, the
次いで、電流測定部510は、第2時刻T2(T2>T1)においてMOSFET100のドレインとソースの間に流れる電流Iを測定する(ステップS104)。この電流Iは、例えば、撮像装置が上記した1フレームの次の1フレームの画像を撮像する間に変換膜24の1つの画素を走査するためにMOSFET100に流れる電流である。
Next, the
次いで、制御部300は、上記した電流IRと上記した電流Iの差分(I−IR)を算出する(ステップS200)。この差分が基準値以上である場合(ステップS200:Yes)、電圧印加部200は電圧を印加する(ステップS300)。
Next, the
以上、本実施例によれば、撮像装置を線量の高い環境で用いる場合、又は本実施例に係る撮像装置で放射線(例えば、γ線)を撮像する場合、放射線によってMOSFET100の閾値が変動したとしても、電圧印加部200によってその変動を打ち消すことができる。
As described above, according to the present embodiment, when the imaging apparatus is used in an environment with a high dose, or when radiation (for example, γ-rays) is captured by the imaging apparatus according to the present embodiment, the threshold value of the
(実施例2)
図8は、実施例2に係る撮像装置の構成を示す図である。本実施例に係る撮像装置は、以下の点を除いて、実施例1に係る撮像装置と同様の構成である。
(Example 2)
FIG. 8 is a diagram illustrating the configuration of the imaging apparatus according to the second embodiment. The imaging apparatus according to the present embodiment has the same configuration as the imaging apparatus according to the first embodiment except for the following points.
本図に示す例において、撮像装置は、画像生成部520を備える。画像生成部520は、透明電極22(言い換えると、変換膜24)に電気的に接続している。上記したように、撮像装置は、変換膜24の電流を読み出すことで、画像を撮像することができる。本図に示す例では、画像生成部520は、変換膜24に流れる電流を読み出すことで、画像を生成している。
In the example shown in this figure, the imaging device includes an
画像生成部520において生成された画像が乱れている場合、MOSFET100の閾値が変動している可能性が高い。このため、制御部300は、画像生成部520が生成した画像の乱れに基づいて、MOSFET100の積算線量が基準値以上であるか否かを判断することができる。そして制御部300は、その判断結果に基づいて、電圧印加部200を制御する。
When the image generated in the
(実施例3)
図9は、実施例3に係る撮像装置の構成を示す図である。本実施例に係る撮像装置は、以下の点を除いて、実施例1に係る撮像装置と同様の構成である。
(Example 3)
FIG. 9 is a diagram illustrating the configuration of the imaging apparatus according to the third embodiment. The imaging apparatus according to the present embodiment has the same configuration as the imaging apparatus according to the first embodiment except for the following points.
本図に示す例では、容器10の外側に線量測定部530が配置されている。線量測定部530は、線量を測定している。なお、線量測定部530は、容器10の内側に配置されていてもよい。制御部300は、線量測定部530の測定結果に基づいて、MOSFET100の積算線量が基準値以上であるか否かを判断することができる。そして制御部300は、その判断結果に基づいて、電圧印加部200を制御する。
In the example shown in this figure, a
(実施例4)
図10は、実施例4に係る撮像装置の構成を示す図である。本実施例に係る撮像装置は、以下の点を除いて、実施例1に係る撮像装置と同様の構成である。
Example 4
FIG. 10 is a diagram illustrating the configuration of the imaging apparatus according to the fourth embodiment. The imaging apparatus according to the present embodiment has the same configuration as the imaging apparatus according to the first embodiment except for the following points.
本図に示す例では、変換膜24にノイズ測定部540が電気的に接続している。ノイズ測定部540は、電子源30からの電子が変換膜24に照射されていない場合に変換膜24に流れる電流を測定する。変換膜24に放射線が照射されていない場合、変換膜24に電子を照射しない限り、通常、変換膜24には電流が流れない。一方、変換膜24に放射線が照射されている場合、変換膜24に電子が照射されていなくても、変換膜24には電流が流れる。制御部300は、例えば、ノイズ測定部540が測定した電流の積算値を計算する。これにより、制御部300は、MOSFET100の積算線量が基準値以上であるか否かを判断することができる。そして制御部300は、その判断結果に基づいて、電圧印加部200を制御する。
In the example shown in this drawing, the
以上、図面を参照して実施形態及び実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment and the Example were described with reference to drawings, these are illustrations of this invention and can also employ | adopt various structures other than the above.
10 容器
20 透明基板
22 透明電極
24 変換膜
30 電子源
32 電子放射層
34 電子放射源
36 エミッションサイト
40 加速電極
100 MOSFET
110 半導体層
112 基板
114 絶縁層
116 SOI基板
120 素子分離膜
132 第1導電型領域
134 ドレイン領域
136 ソース領域
142 ゲート絶縁膜
144 ゲート電極
152 ドレイン電極
154 ソース電極
160 絶縁層
162 コンタクト
200 電圧印加部
300 制御部
400 走査部
410 X走査部
420 Y走査部
510 電流測定部
520 画像生成部
530 線量測定部
540 ノイズ測定部
DESCRIPTION OF
110
Claims (15)
前記電子放射源に電気的に接続するMOSFETと、
前記MOSFETのゲート絶縁膜にトンネル電流を発生させる第1電圧を前記MOSFETのゲート電極と前記MOSFETが形成されている半導体層の間に印加可能な電圧印加部と、
を備える半導体装置。 A semiconductor device for driving an electron radiation source,
A MOSFET electrically connected to the electron radiation source ;
A voltage applying unit capable of applying a first voltage for generating a tunnel current in the gate insulating film of the MOSFET between the gate electrode of the MOSFET and the semiconductor layer in which the MOSFET is formed;
A semiconductor device comprising:
前記電圧印加部は、前記MOSFETのドレイン電極とソース電極の間に電圧が印加されていないタイミングで、前記第1電圧を印加する半導体装置。 The semiconductor device according to claim 1,
The voltage application unit applies the first voltage at a timing when no voltage is applied between the drain electrode and the source electrode of the MOSFET.
前記第1電圧をV1とし、前記ゲート電極と前記半導体層の間のブレークダウン電圧をVBとしたとき、
0.65≦V1/VB≦0.85を満たす半導体装置。 The semiconductor device according to claim 2 ,
When the first voltage is V1, and the breakdown voltage between the gate electrode and the semiconductor layer is VB,
A semiconductor device satisfying 0.65 ≦ V1 / VB ≦ 0.85.
前記電子放射源は、撮像装置の画素である半導体装置。 The electron emission source is a semiconductor device that is a pixel of an imaging device.
前記変換膜に対向する電子放射源と、
前記電子放射源を駆動する半導体装置と、
を備え、
前記半導体装置は、
前記電子放射源に電気的に接続するMOSFETと、
前記MOSFETのゲート絶縁膜にトンネル電流を発生させる第1電圧を前記MOSFETのゲート電極と前記MOSFETが形成されている半導体層の間に印加可能な電圧印加部と、
を備える撮像装置。 A conversion film that converts electromagnetic waves or particle beams into electric charges;
An electron emission source facing the conversion film;
A semiconductor device for driving the electron emission source;
With
The semiconductor device includes:
A MOSFET electrically connected to the electron radiation source;
A voltage applying unit capable of applying a first voltage for generating a tunnel current in the gate insulating film of the MOSFET between the gate electrode of the MOSFET and the semiconductor layer in which the MOSFET is formed;
An imaging apparatus comprising:
前記電圧印加部は、前記MOSFETのドレイン電極とソース電極の間に電圧が印加されていないタイミングで、前記第1電圧を印加する撮像装置。 The imaging apparatus according to claim 5,
The imaging apparatus, wherein the voltage application unit applies the first voltage at a timing when no voltage is applied between the drain electrode and the source electrode of the MOSFET.
複数の前記電子放射源を備え、
前記複数の電子放射源それぞれは、互いに異なる前記MOSFETに電気的に接続し、かつm行n列(m及びnそれぞれは2以上の整数)の複数の格子点のいずれかに配置され、
前記半導体装置は、前記電子放射源に電気的に接続する前記MOSFETを動作させる走査部を備え、
前記走査部は、複数の前記行を順に選択し、選択した前記行に含まれる前記電子放射源を順に選択し、選択した前記電子放射源に電気的に接続する前記MOSFETを順に動作させ、
前記電圧印加部は、前記走査部が一の前記行に含まれるすべての前記MOSFETの動作を終了してから次の前記行に含まれる前記MOSFETの動作を開始するまでの間に、前記第1電圧を印加する撮像装置。 In the imaging device according to claim 5 or 6,
Comprising a plurality of said electron emission sources;
Each of the plurality of electron emission sources is electrically connected to the different MOSFETs, and is arranged at any of a plurality of lattice points in m rows and n columns (m and n are each an integer of 2 or more),
The semiconductor device includes a scanning unit that operates the MOSFET electrically connected to the electron emission source,
The scanning unit sequentially selects the plurality of rows, sequentially selects the electron emission sources included in the selected row, operates the MOSFETs electrically connected to the selected electron emission sources in order,
The voltage application unit may be configured such that the scanning unit finishes the operation of all the MOSFETs included in one row and starts the operation of the MOSFET included in the next row. An imaging device that applies a voltage.
前記MOSFETに入射された放射線の積算線量が基準値以上であるか否かを判断し、その判断結果に基づいて前記電圧印加部を制御する制御部を備える撮像装置。 In the imaging device according to any one of claims 5 to 7,
An imaging apparatus comprising: a control unit that determines whether or not an integrated dose of radiation incident on the MOSFET is greater than or equal to a reference value, and that controls the voltage application unit based on the determination result.
前記MOSFETのドレイン領域とソース領域の間に流れる電流を測定する電流測定部を備え、
前記制御部は、前記電流測定部の測定結果に基づいて、前記積算線量が前記基準値以上であるか否かを判断する撮像装置。 The imaging device according to claim 8,
A current measuring unit for measuring a current flowing between the drain region and the source region of the MOSFET;
The said control part is an imaging device which judges whether the said integrated dose is more than the said reference value based on the measurement result of the said electric current measurement part.
前記制御部は、前記電流測定部の測定結果に応じて、前記電圧印加部による前記第1電圧の印加時間の長さを変更する撮像装置。 The imaging device according to claim 9,
The control unit is an imaging apparatus that changes a length of application time of the first voltage by the voltage application unit according to a measurement result of the current measurement unit.
前記変換膜に流れる電流を読み出し、前記電流に基づいて画像を生成する画像生成部を備え、
前記制御部は、前記画像生成部が生成した前記画像の乱れに基づいて、前記積算線量が前記基準値以上であるか否かを判断する撮像装置。 The imaging device according to claim 8,
Read an electric current flowing through the conversion film, comprising an image generation unit that generates an image based on the current,
The said control part is an imaging device which judges whether the said integrated dose is more than the said reference value based on the disturbance of the said image which the said image generation part produced | generated.
前記MOSFETの周辺における線量を測定する線量測定部を備え、
前記制御部は、前記線量測定部の測定結果に基づいて、前記積算線量が前記基準値以上であるか否かを判断する撮像装置。 The imaging device according to claim 8,
A dose measuring unit for measuring a dose around the MOSFET;
The said control part is an imaging device which judges whether the said integrated dose is more than the said reference value based on the measurement result of the said dose measurement part.
前記変換膜に前記電子放射源からの電子が照射されていない場合に前記変換膜に流れる電流を測定するノイズ測定部を備え、
前記制御部は、前記ノイズ測定部の測定結果に基づいて、前記積算線量が前記基準値以上であるか否かを判断する撮像装置。 The imaging device according to claim 8,
A noise measuring unit for measuring a current flowing through the conversion film when the conversion film is not irradiated with electrons from the electron emission source;
The said control part is an imaging device which judges whether the said integrated dose is more than the said reference value based on the measurement result of the said noise measurement part.
前記半導体装置は、 The semiconductor device includes:
前記放射源に電気的に接続するMOSFETのゲート絶縁膜にトンネル電流を発生させるトンネル電流発生手段を備えることを特徴とする半導体装置。 A semiconductor device comprising a tunnel current generating means for generating a tunnel current in a gate insulating film of a MOSFET electrically connected to the radiation source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015064996A JP6581376B2 (en) | 2015-03-26 | 2015-03-26 | Semiconductor device and imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015064996A JP6581376B2 (en) | 2015-03-26 | 2015-03-26 | Semiconductor device and imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016184536A JP2016184536A (en) | 2016-10-20 |
JP6581376B2 true JP6581376B2 (en) | 2019-09-25 |
Family
ID=57243115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015064996A Active JP6581376B2 (en) | 2015-03-26 | 2015-03-26 | Semiconductor device and imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6581376B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114664919B (en) * | 2022-03-14 | 2023-06-16 | 电子科技大学 | Channel heavily doped total dose resistant NMOS device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2725575B2 (en) * | 1993-10-28 | 1998-03-11 | 日本電気株式会社 | Nonvolatile semiconductor memory device and write characteristic recovery method thereof |
US8098536B2 (en) * | 2008-01-24 | 2012-01-17 | International Business Machines Corporation | Self-repair integrated circuit and repair method |
-
2015
- 2015-03-26 JP JP2015064996A patent/JP6581376B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016184536A (en) | 2016-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4702720B2 (en) | Phototransistor | |
CN102792444B (en) | The manufacture method of semiconductor device and semiconductor device | |
CN102820337A (en) | Radioactive-ray imaging apparatus, radioactive-ray imaging display system and transistor | |
JP5757096B2 (en) | Radiation imaging apparatus and radiation imaging display system | |
US8680453B2 (en) | Imaging device with charge collection zone and charge storage zone | |
CN109061713B (en) | Pixel circuit, array substrate, and X-ray intensity detection device and method | |
US11012645B2 (en) | Solid-state image sensor | |
JP6737007B2 (en) | Infrared detecting element, infrared detecting element array, and method of detecting infrared ray using infrared detecting element | |
JP6581376B2 (en) | Semiconductor device and imaging device | |
JP2006210620A (en) | Ultrahigh sensitive image detector and manufacturing method thereof | |
JP2008124395A (en) | Solid state imaging apparatus | |
US6833549B2 (en) | Radiation detector, radiation imaging system, radiation detecting method and radiation imaging method | |
Holland et al. | High-voltage-compatable fully depleted CCDs | |
CN101335842B (en) | Image detection device and method for driving image detector | |
WO2016151857A1 (en) | Semiconductor device and image pickup device | |
Zhang et al. | Study of X-ray radiation damage in the AGIPD sensor for the European XFEL | |
JP2007324304A (en) | Solid-state imaging element and imaging device | |
Dannheim et al. | Design and tests of the silicon sensors for the ZEUS micro vertex detector | |
CN109196383A (en) | There are the radiation imaging detectors of ratio charge gain in the stage of reading | |
JP2018142560A (en) | Radioactive ray exposure resistant soi transistor | |
WO2019221093A1 (en) | Semiconductor element | |
WO2019097971A1 (en) | Solid-state imaging element and method for forming same | |
US8258559B2 (en) | Image sensor photodiode arrangement | |
Stefanov et al. | Electron multiplying low-voltage CCD with increased gain | |
Hao et al. | An advanced SOI pixel sensor with anti-punch-through implantation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6581376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |