JP6569149B2 - Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof - Google Patents

Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof Download PDF

Info

Publication number
JP6569149B2
JP6569149B2 JP2015123032A JP2015123032A JP6569149B2 JP 6569149 B2 JP6569149 B2 JP 6569149B2 JP 2015123032 A JP2015123032 A JP 2015123032A JP 2015123032 A JP2015123032 A JP 2015123032A JP 6569149 B2 JP6569149 B2 JP 6569149B2
Authority
JP
Japan
Prior art keywords
film
ferroelectric
zro
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015123032A
Other languages
Japanese (ja)
Other versions
JP2017011029A (en
Inventor
健 木島
健 木島
朋之 後山
朋之 後山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ADVANCED MATERIAL TECHNOLOGIES INC.
Original Assignee
ADVANCED MATERIAL TECHNOLOGIES INC.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ADVANCED MATERIAL TECHNOLOGIES INC. filed Critical ADVANCED MATERIAL TECHNOLOGIES INC.
Priority to JP2015123032A priority Critical patent/JP6569149B2/en
Publication of JP2017011029A publication Critical patent/JP2017011029A/en
Application granted granted Critical
Publication of JP6569149B2 publication Critical patent/JP6569149B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、強誘電体セラミックス、強誘電体メモリ及びその製造方法に関する。   The present invention relates to a ferroelectric ceramic, a ferroelectric memory, and a manufacturing method thereof.

従来の強誘電体セラミックスは、Si基板上に形成されたPt膜と、このPt膜上に形成されたPZT膜を有している。   Conventional ferroelectric ceramics have a Pt film formed on a Si substrate and a PZT film formed on the Pt film.

また、従来の強誘電体メモリは、Si基板上に形成されたPt膜と、このPt膜上に形成されたPZT膜と、このPZT膜上に形成された電極と、Si基板に形成されたソース領域及びドレイン領域を有している。   A conventional ferroelectric memory is formed on a Si substrate, a Pt film formed on the Si substrate, a PZT film formed on the Pt film, an electrode formed on the PZT film, and the Si substrate. It has a source region and a drain region.

上記従来の強誘電体セラミックス及び従来の強誘電体メモリでは、Pt膜を用いており、その膜厚が100nm以上必要であるため、コストが高くなるという課題がある。そこで、Pt膜よりコストが低い膜を用いた強誘電体セラミックス及び強誘電体メモリが求められている。   The conventional ferroelectric ceramics and the conventional ferroelectric memory use a Pt film, and the film thickness is required to be 100 nm or more. Therefore, a ferroelectric ceramic and a ferroelectric memory using a film having a lower cost than a Pt film are required.

WO2006/087777WO2006 / 088777

本発明の一態様は、コストを低減した強誘電体セラミックス、強誘電体メモリまたはその製造方法を提供することを課題とする。   An object of one embodiment of the present invention is to provide a ferroelectric ceramic, a ferroelectric memory, or a manufacturing method thereof with reduced cost.

以下に、本発明の種々の態様について説明する。
[1]AgPd1−x膜と、
前記AgPd1−x膜上に形成された強誘電体膜と、
を具備し、
前記xは下記式1を満たすことを特徴とする強誘電体セラミックス。
0.3<x<0.95 ・・・式1
Hereinafter, various aspects of the present invention will be described.
[1] Ag x Pd 1-x film;
A ferroelectric film formed on the Ag x Pd 1-x film;
Comprising
The x satisfies the following formula 1 and is a ferroelectric ceramic.
0.3 <x <0.95 Expression 1

[2]上記[1]において、
前記AgPd1−x膜は(200)に配向されることを特徴とする強誘電体セラミックス。
[2] In the above [1],
Ferroelectric ceramics characterized in that the Ag x Pd 1-x film is oriented to (200).

[3]上記[1]または[2]において、
前記AgPd1−x膜はZrO膜上に形成されることを特徴とする強誘電体セラミックス。
[3] In the above [1] or [2],
The ferroelectric ceramic, wherein the Ag x Pd 1-x film is formed on a ZrO 2 film.

[4]上記[3]において、
前記ZrO膜はSi基板上に形成されていることを特徴とする強誘電体セラミックス。
[4−1]上記[1]乃至[4]のいずれか一項において、
前記強誘電体膜はPZT膜であることを特徴とする強誘電体セラミックス。
[4] In the above [3],
Ferroelectric ceramics characterized in that the ZrO 2 film is formed on a Si substrate.
[4-1] In any one of the above [1] to [4],
Ferroelectric ceramics characterized in that the ferroelectric film is a PZT film.

[5]半導体層と、
前記半導体層上に形成されたZrO膜と、
前記ZrO膜上に形成されたAgPd1−x膜と、
前記AgPd1−x膜上に形成された強誘電体膜と、
前記強誘電体膜上に形成された電極と、
前記半導体層に形成されたソース領域及びドレイン領域と、
を具備し、
前記xは下記式1を満たすことを特徴とする強誘電体メモリ。
0.3<x<0.95 ・・・式1
なお、上記の半導体層は、単結晶基板(例えばSi基板、Siウエハ)、単結晶層、エピタキシャル層、多結晶層(例えば多結晶シリコン層)等であるとよい。
[5] a semiconductor layer;
A ZrO 2 film formed on the semiconductor layer;
An Ag x Pd 1-x film formed on the ZrO 2 film;
A ferroelectric film formed on the Ag x Pd 1-x film;
An electrode formed on the ferroelectric film;
A source region and a drain region formed in the semiconductor layer;
Comprising
The x satisfies the following formula 1;
0.3 <x <0.95 Expression 1
Note that the semiconductor layer is preferably a single crystal substrate (for example, a Si substrate or a Si wafer), a single crystal layer, an epitaxial layer, a polycrystalline layer (for example, a polycrystalline silicon layer), or the like.

[6]上記[5]において、
前記強誘電体膜はPZT膜であることを特徴とする強誘電体メモリ。
[6] In the above [5],
The ferroelectric memory according to claim 1, wherein the ferroelectric film is a PZT film.

[7]半導体層上にZrO膜を形成する工程と、
前記ZrO膜上にAgPd1−x膜を形成する工程と、
前記AgPd1−x膜上に強誘電体膜を形成する工程と、
前記強誘電体膜上に電極膜を形成する工程と、
前記電極膜、前記強誘電体膜、前記AgPd1−x膜及び前記ZrO膜を加工することで、前記強誘電体膜上に電極を形成する工程と、
前記電極をマスクとして前記半導体層に不純物イオンを注入することで、前記半導体層にソース領域及びドレイン領域を形成する工程と、
を具備し、
前記xは下記式1を満たすことを特徴とする強誘電体メモリの製造方法。
0.3<x<0.95 ・・・式1
[7] forming a ZrO 2 film on the semiconductor layer;
Forming an Ag x Pd 1-x film on the ZrO 2 film;
Forming a ferroelectric film on the Ag x Pd 1-x film;
Forming an electrode film on the ferroelectric film;
Forming an electrode on the ferroelectric film by processing the electrode film, the ferroelectric film, the Ag x Pd 1-x film, and the ZrO 2 film;
Forming a source region and a drain region in the semiconductor layer by implanting impurity ions into the semiconductor layer using the electrode as a mask;
Comprising
The method of manufacturing a ferroelectric memory, wherein x satisfies the following formula 1.
0.3 <x <0.95 Expression 1

[8]上記[7]において、
前記強誘電体膜はPZT膜であることを特徴とする強誘電体メモリの製造方法。
[8] In the above [7],
A method of manufacturing a ferroelectric memory, wherein the ferroelectric film is a PZT film.

本発明の一態様を適用することで、コストを低減した強誘電体セラミックス、強誘電体メモリまたはその製造方法を提供することができる。   By applying one embodiment of the present invention, a ferroelectric ceramic, a ferroelectric memory, or a manufacturing method thereof can be provided with reduced cost.

本発明の一態様に係る強誘電体セラミックスを示す断面図である。It is sectional drawing which shows the ferroelectric ceramic which concerns on 1 aspect of this invention. 本発明の一態様に係る強誘電体メモリを示す断面図である。1 is a cross-sectional view illustrating a ferroelectric memory according to an aspect of the present invention. 実施例1のサンプルのXRD回折結果を示す図である。FIG. 3 is a diagram showing an XRD diffraction result of a sample of Example 1. 実施例2のサンプルのXRD回折結果を示す図である。FIG. 6 is a diagram showing an XRD diffraction result of a sample of Example 2. 実施例2のPbZr0.55Ti0.45膜の圧電性評価を行った結果である圧電ヒステリシス曲線と圧電バタフライ特性を示す図である。It is a diagram showing the piezoelectric hysteresis curve and piezoelectric Butterfly characteristic that is the result of piezoelectric evaluation of PbZr 0.55 Ti 0.45 film of Example 2. 実施例3のサンプルの電歪バタフライ曲線及び圧電ヒステリシス特性を示す図である。It is a figure which shows the electrostriction butterfly curve and piezoelectric hysteresis characteristic of the sample of Example 3. FIG. (A)は実施例3のサンプルの圧電ヒステリシス特性を評価した結果示す図、(B)は比較例のサンプルの圧電ヒステリシス特性を評価した結果示す図である。(A) is a figure which shows the result of having evaluated the piezoelectric hysteresis characteristic of the sample of Example 3, (B) is a figure which shows the result of having evaluated the piezoelectric hysteresis characteristic of the sample of a comparative example.

以下では、本発明の実施形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施形態の記載内容及び実施例に限定して解釈されるものではない。   Hereinafter, embodiments and examples of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments and examples below.

[実施の形態1]
図1は、本発明の一態様に係る強誘電体セラミックスを示す断面図である。この強誘電体セラミックスは半導体層11を有し、半導体層11は、単結晶基板(例えばSi基板、Siウエハ等)、単結晶層、エピタキシャル層、多結晶層(例えば多結晶シリコン層)等であるとよい。半導体層11上にはZrO膜12が形成され、ZrO膜12上にはAgPd1−x膜13が形成されている。xは下記式1を満たす。AgPd1−x膜13上にはPZT膜14が形成されている。
0.3<x<0.95 ・・・式1
[Embodiment 1]
FIG. 1 is a cross-sectional view showing a ferroelectric ceramic according to one embodiment of the present invention. This ferroelectric ceramic has a semiconductor layer 11, which is a single crystal substrate (eg, Si substrate, Si wafer, etc.), single crystal layer, epitaxial layer, polycrystalline layer (eg, polycrystalline silicon layer), or the like. There should be. A ZrO 2 film 12 is formed on the semiconductor layer 11, and an Ag x Pd 1-x film 13 is formed on the ZrO 2 film 12. x satisfies the following formula 1. A PZT film 14 is formed on the Ag x Pd 1-x film 13.
0.3 <x <0.95 Expression 1

本実施の形態によれば、従来技術のPt膜に代えてAgPd1−x膜13を用いるため、強誘電体セラミックスのコストを低減することができる。 According to the present embodiment, since the Ag x Pd 1-x film 13 is used instead of the conventional Pt film, the cost of the ferroelectric ceramics can be reduced.

次に、図1の強誘電体セラミックスの製造方法について説明する。
半導体層11としての基板を準備する。この基板としては、種々の基板を用いることができ、例えばSi単結晶やサファイア単結晶などの単結晶基板、表面に金属酸化物膜が形成された単結晶基板、表面にポリシリコン膜またはシリサイド膜が形成された基板等を用いることができる。なお、本実施形態では、(100)に配向したSi基板を用いる。
Next, a method for manufacturing the ferroelectric ceramic of FIG. 1 will be described.
A substrate as the semiconductor layer 11 is prepared. As this substrate, various substrates can be used. For example, a single crystal substrate such as a Si single crystal or a sapphire single crystal, a single crystal substrate with a metal oxide film formed on the surface, a polysilicon film or a silicide film on the surface A substrate on which is formed can be used. In the present embodiment, a Si substrate oriented in (100) is used.

次に、半導体層11としてのSi基板上にZrO膜12を550℃以下の温度(好ましくは500℃の温度)で蒸着法により形成する。ZrO膜12は(200)に配向する。Si基板は(100)に配向している。 Next, the ZrO 2 film 12 is formed on the Si substrate as the semiconductor layer 11 by vapor deposition at a temperature of 550 ° C. or lower (preferably a temperature of 500 ° C.). The ZrO 2 film 12 is oriented to (200). The Si substrate is oriented (100).

この後、ZrO膜12上に蒸着法によりAgPd1−x膜13を形成する。AgPd1−x膜は(200)に配向される。次いで、AgPd1−x膜13上にスパッタリング法またはゾルゲル法によりPZT膜14を形成する。PZT膜14は、Pb(Zr1−xTi)O膜であり、xは下記式2を満たし、Pb:(Zr1−x+Ti)の元素比率は(1.4〜1.1):1である。
0<x<1(好ましくは0.1<x<1) ・・・式2
Thereafter, an Ag x Pd 1-x film 13 is formed on the ZrO 2 film 12 by vapor deposition. The Ag x Pd 1-x film is oriented (200). Next, a PZT film 14 is formed on the Ag x Pd 1-x film 13 by a sputtering method or a sol-gel method. The PZT film 14 is a Pb (Zr 1-x Ti x ) O 3 film, x satisfies the following formula 2, and the element ratio of Pb: (Zr 1-x + Ti x ) is (1.4 to 1.1). ): 1.
0 <x <1 (preferably 0.1 <x <1) Formula 2

なお、本明細書において「PZT膜」は、Pb(Zr1−xTi)Oに不純物を含有するものも含み、その不純物を含有させてもPZT膜の強誘電体の機能を消滅させないものであれば種々のものを含有させてもよいものとする。 In this specification, the “PZT film” includes those containing impurities in Pb (Zr 1-x Ti x ) O 3 , and even if the impurities are contained, the ferroelectric function of the PZT film does not disappear. As long as it is a thing, various things may be contained.

PZT膜14をスパッタリング法により形成する方法は次のとおりである。
Pb:(Zr1−x+Ti)の元素比率が(1.4〜1.1):1であるPb(Zr1−xTi)Oのスパッタリングターゲットをスパッタリングする。これにより、AgPd1−x膜13上にPZT膜14が形成される。
The method for forming the PZT film 14 by sputtering is as follows.
A sputtering target of Pb (Zr 1-x Ti x ) O 3 having an element ratio of Pb: (Zr 1-x + Ti x ) of (1.4 to 1.1): 1 is sputtered. As a result, a PZT film 14 is formed on the Ag x Pd 1-x film 13.

PZT膜14をゾルゲル法により形成する方法は次のとおりである。
Pbが10原子%以上40原子%以下過剰に添加されたPZT膜形成用の前駆体溶液をAgPd1−x膜13上に塗布し、例えば10atmの加圧酸素雰囲気で熱処理して結晶化を行う。これにより、AgPd1−x膜13上にPZT膜14が形成される。
The method of forming the PZT film 14 by the sol-gel method is as follows.
A precursor solution for forming a PZT film in which Pb is excessively added by 10 to 40 atomic% is applied on the Ag x Pd 1-x film 13 and crystallized by heat treatment in a pressurized oxygen atmosphere of 10 atm, for example. I do. As a result, a PZT film 14 is formed on the Ag x Pd 1-x film 13.

なお、本実施の形態では、AgPd1−x膜13上にPZT膜14を形成しているが、これに限定されるものではなく、AgPd1−x膜13上に他の強誘電体膜を形成することも可能である。
強誘電体膜は、ABOあるいは(Bi2+(Am−13m+12−(式中、AはLi、Na、K、Rb、Pb、Ca、Sr、Ba、Bi、La及びHfからなる群から選択される少なくとも1種、BはRu、Fe、Ti、Zr、Nb、Ta、V、W及びMoからなる群から選択される少なくとも1種、mは5以下の自然数である。)で表されるペロブスカイトまたはビスマス層状構造酸化物を有する膜である。
In this embodiment, the PZT film 14 is formed on the Ag x Pd 1-x film 13, but the present invention is not limited to this, and other strong films are formed on the Ag x Pd 1-x film 13. It is also possible to form a dielectric film.
The ferroelectric film is made of ABO 3 or (Bi 2 O 2 ) 2+ (A m-1 B m O 3m + 1 ) 2− (where A is Li, Na, K, Rb, Pb, Ca, Sr, Ba, At least one selected from the group consisting of Bi, La and Hf, B is at least one selected from the group consisting of Ru, Fe, Ti, Zr, Nb, Ta, V, W and Mo, and m is 5 or less It is a film having a perovskite or a bismuth layered structure oxide represented by:

[実施の形態2]
図2は、本発明の一態様に係る強誘電体メモリを示す断面図である。この強誘電体メモリは1トランジスター型のFRAM(登録商標)(Ferroelectric Random Access Memory)である。
[Embodiment 2]
FIG. 2 is a cross-sectional view illustrating a ferroelectric memory according to an aspect of the present invention. This ferroelectric memory is a one-transistor type FRAM (registered trademark) (Ferroelectric Random Access Memory).

強誘電体メモリ10は半導体層11を有し、半導体層11は、単結晶基板(例えばSi基板、Siウエハ等)、単結晶層、エピタキシャル層、多結晶層(例えば多結晶シリコン層)等であるとよい。半導体層11上にはZrO膜12が形成され、ZrO膜12上にはAgPd1−x膜13が形成されている。xは下記式1を満たす。AgPd1−x膜13上にはPZT膜14が形成されている。
0.3<x<0.95 ・・・式1
ZrO膜12上にはAgPd1−x膜13が形成されている。xは下記式1を満たす。AgPd1−x膜13上にはPZT膜14が形成されている。
0.3<x<0.95 ・・・式1
The ferroelectric memory 10 includes a semiconductor layer 11, which is a single crystal substrate (eg, Si substrate, Si wafer), a single crystal layer, an epitaxial layer, a polycrystalline layer (eg, polycrystalline silicon layer), or the like. There should be. A ZrO 2 film 12 is formed on the semiconductor layer 11, and an Ag x Pd 1-x film 13 is formed on the ZrO 2 film 12. x satisfies the following formula 1. A PZT film 14 is formed on the Ag x Pd 1-x film 13.
0.3 <x <0.95 Expression 1
An Ag x Pd 1-x film 13 is formed on the ZrO 2 film 12. x satisfies the following formula 1. A PZT film 14 is formed on the Ag x Pd 1-x film 13.
0.3 <x <0.95 Expression 1

PZT膜14上には電極15が形成されている。電極15の材質は例えばPt,Au/Ti,Al,Ni等である。半導体層11にはソース領域16及びドレイン領域17が形成されている。   An electrode 15 is formed on the PZT film 14. The material of the electrode 15 is, for example, Pt, Au / Ti, Al, Ni or the like. A source region 16 and a drain region 17 are formed in the semiconductor layer 11.

本実施の形態によれば、従来技術のPt膜に代えてAgPd1−x膜13を用いるため、強誘電体メモリのコストを低減することができる。 According to the present embodiment, since the Ag x Pd 1-x film 13 is used instead of the conventional Pt film, the cost of the ferroelectric memory can be reduced.

次に、図2の強誘電体メモリの製造方法について説明する。   Next, a method for manufacturing the ferroelectric memory of FIG. 2 will be described.

半導体層11としての基板を準備する。この基板としては、種々の基板を用いることができ、例えばSi単結晶やサファイア単結晶などの単結晶基板、表面に金属酸化物膜が形成された単結晶基板、表面にポリシリコン膜またはシリサイド膜が形成された基板等を用いることができる。なお、本実施形態では、(100)に配向したSi基板を用いる。   A substrate as the semiconductor layer 11 is prepared. As this substrate, various substrates can be used. For example, a single crystal substrate such as a Si single crystal or a sapphire single crystal, a single crystal substrate with a metal oxide film formed on the surface, a polysilicon film or a silicide film on the surface A substrate on which is formed can be used. In the present embodiment, a Si substrate oriented in (100) is used.

次に、半導体層11としてのSi基板上にZrO膜を550℃以下の温度(好ましくは500℃の温度)で蒸着法により形成する。このZrO膜は(200)に配向する。Si基板は(100)に配向している。なお、ZrO膜は、後工程で加工されて図1に示すZrO膜12となる。 Next, a ZrO 2 film is formed on the Si substrate as the semiconductor layer 11 by a vapor deposition method at a temperature of 550 ° C. or lower (preferably a temperature of 500 ° C.). This ZrO 2 film is oriented to (200). The Si substrate is oriented (100). Note that the ZrO 2 film is processed in a later step to become the ZrO 2 film 12 shown in FIG.

この後、ZrO膜上に蒸着法によりAgPd1−x膜を形成する。AgPd1−x膜は(200)に配向される。なお、AgPd1−x膜は、後工程で加工されて図1に示すAgPd1−x膜13となる。xは下記式1を満たす。
0.3<x<0.95 ・・・式1
Thereafter, an Ag x Pd 1-x film is formed on the ZrO 2 film by vapor deposition. The Ag x Pd 1-x film is oriented (200). Note that the Ag x Pd 1-x film is processed in a later step to become the Ag x Pd 1-x film 13 shown in FIG. x satisfies the following formula 1.
0.3 <x <0.95 Expression 1

次に、AgPd1−x膜上に、実施の形態1と同様の方法でスパッタリング法またはゾルゲル法によりPZT膜を形成する。このPZT膜は、Pb(Zr1−xTi)O膜であり、xは下記式2を満たし、Pb:(Zr1−x+Ti)の元素比率は(1.4〜1.1):1である。
0<x<1(好ましくは0.1<x<1) ・・・式2
なお、PZT膜は、後工程で加工されて図2に示すPZT膜14となる。
Next, a PZT film is formed on the Ag x Pd 1-x film by a sputtering method or a sol-gel method in the same manner as in the first embodiment. This PZT film is a Pb (Zr 1-x Ti x ) O 3 film, x satisfies the following formula 2, and the element ratio of Pb: (Zr 1-x + Ti x ) is (1.4 to 1.1). ): 1.
0 <x <1 (preferably 0.1 <x <1) Formula 2
Note that the PZT film is processed in a later process to become the PZT film 14 shown in FIG.

次に、PZT膜上に電極膜を形成し、この電極膜上にフォトレジスト膜を塗布し、露光及び現像することで、電極膜上にはレジストパターン(図示せず)が形成される。次いで、このレジストパターンをマスクとして電極膜、PZT膜、AgPd1−x膜及びZrO膜をエッチング加工する。これにより、Si基板11上にZrO膜12が形成され、ZrO膜12上にAgPd1−x膜13が形成され、AgPd1−x膜13上にPZT膜14が形成され、PZT膜14上に電極15が形成される。 Next, an electrode film is formed on the PZT film, a photoresist film is applied on the electrode film, and exposure and development are performed, whereby a resist pattern (not shown) is formed on the electrode film. Next, the electrode film, the PZT film, the Ag x Pd 1-x film, and the ZrO 2 film are etched using this resist pattern as a mask. As a result, the ZrO 2 film 12 is formed on the Si substrate 11, the Ag x Pd 1-x film 13 is formed on the ZrO 2 film 12, and the PZT film 14 is formed on the Ag x Pd 1-x film 13. The electrode 15 is formed on the PZT film 14.

この後、レジストパターン及び電極15をマスクとしてSi基板11に不純物イオンを注入し、熱処理を施すことで、Si基板11にソース領域16及びドレイン領域17を形成する。   Thereafter, impurity ions are implanted into the Si substrate 11 using the resist pattern and the electrode 15 as a mask, and heat treatment is performed to form the source region 16 and the drain region 17 in the Si substrate 11.

なお、本実施の形態では、AgPd1−x膜13上にPZT膜14を形成しているが、これに限定されるものではなく、AgPd1−x膜13上に他の強誘電体膜を形成することも可能である。
強誘電体膜は、ABOあるいは(Bi2+(Am−13m+12−(式中、AはLi、Na、K、Rb、Pb、Ca、Sr、Ba、Bi、La及びHfからなる群から選択される少なくとも1種、BはRu、Fe、Ti、Zr、Nb、Ta、V、W及びMoからなる群から選択される少なくとも1種、mは5以下の自然数である。)で表されるペロブスカイトまたはビスマス層状構造酸化物を有する膜である。
In this embodiment, the PZT film 14 is formed on the Ag x Pd 1-x film 13, but the present invention is not limited to this, and other strong films are formed on the Ag x Pd 1-x film 13. It is also possible to form a dielectric film.
The ferroelectric film is made of ABO 3 or (Bi 2 O 2 ) 2+ (A m-1 B m O 3m + 1 ) 2− (where A is Li, Na, K, Rb, Pb, Ca, Sr, Ba, At least one selected from the group consisting of Bi, La and Hf, B is at least one selected from the group consisting of Ru, Fe, Ti, Zr, Nb, Ta, V, W and Mo, and m is 5 or less It is a film having a perovskite or a bismuth layered structure oxide represented by:

バッファード弗酸を用いて(100)に配向したSi基板の表面の自然酸化膜を除去する。その後、表1に示す条件で蒸着を行った。以下に詳細に説明する。
The natural oxide film on the surface of the Si substrate oriented to (100) is removed using buffered hydrofluoric acid. Thereafter, vapor deposition was performed under the conditions shown in Table 1. This will be described in detail below.

Si基板上に膜厚0.3nmの酸化珪素膜を形成する。この際の条件は、圧力が7.40×10−3atm、Oガスの流量が5sccm、電圧が7.5kV、電流が1.70mA、蒸着時間が5sec、Si基板の温度が650℃である。 A silicon oxide film having a thickness of 0.3 nm is formed on the Si substrate. The conditions at this time are as follows: the pressure is 7.40 × 10 −3 atm, the O 2 gas flow rate is 5 sccm, the voltage is 7.5 kV, the current is 1.70 mA, the deposition time is 5 sec, and the temperature of the Si substrate is 650 ° C. is there.

次いで、酸化珪素膜上に膜厚が0.6nmのZr膜を蒸着する。この際の条件は、蒸着源がZr、圧力が4.90×10−5atm、電圧が7.5kV、電流が1.30mA、蒸着時間が30sec、Si基板の温度が650℃である。 Next, a Zr film having a thickness of 0.6 nm is deposited on the silicon oxide film. The conditions at this time are as follows: the deposition source is Zr, the pressure is 4.90 × 10 −5 atm, the voltage is 7.5 kV, the current is 1.30 mA, the deposition time is 30 sec, and the temperature of the Si substrate is 650 ° C.

次いで、Zr膜上に膜厚が19.2nmのZrO膜を蒸着する。この際の条件は、蒸着源がZr、Oガスの流量が5sccm、圧力が7.40×10−3atm、電圧が7.5kV、電流が1.70mA、蒸着時間が1700sec、Si基板の温度が500℃である。 Next, a ZrO 2 film having a thickness of 19.2 nm is deposited on the Zr film. The conditions at this time are as follows: the deposition source is Zr, the flow rate of O 2 gas is 5 sccm, the pressure is 7.40 × 10 −3 atm, the voltage is 7.5 kV, the current is 1.70 mA, the deposition time is 1700 sec, The temperature is 500 ° C.

次いで、ZrO膜上に膜厚が25nmのAg0.4Pd0.6膜を蒸着する。この際の条件は、蒸着源がAg0.4Pd0.6、圧力が7.70×10−5atm、電圧が7.5kV、電流が0.5mA、蒸着時間が470sec、Si基板の温度が430℃である。この時のXRD(X-Ray Diffraction)パターンを図3に示す。 Next, an Ag 0.4 Pd 0.6 film having a thickness of 25 nm is deposited on the ZrO 2 film. The conditions at this time were as follows: the deposition source was Ag 0.4 Pd 0.6 , the pressure was 7.70 × 10 −5 atm, the voltage was 7.5 kV, the current was 0.5 mA, the deposition time was 470 sec, and the temperature of the Si substrate. Is 430 ° C. An XRD (X-Ray Diffraction) pattern at this time is shown in FIG.

図3は、上記のようにAg0.4Pd0.6膜まで成膜したサンプルのXRD回折結果を示している。このXRDチャートからAg0.4Pd0.6膜は良好なa軸配向であって(200)に配向することが確認された。なお、Ag0.4Pd0.6膜は電極薄膜として機能する。また、ZrO膜は(200)に配向している。また、図3において縦軸は強度であり、横軸は2Θである。 FIG. 3 shows the XRD diffraction results of the sample formed up to the Ag 0.4 Pd 0.6 film as described above. From this XRD chart, it was confirmed that the Ag 0.4 Pd 0.6 film had good a-axis orientation and was oriented to (200). Note that the Ag 0.4 Pd 0.6 film functions as an electrode thin film. The ZrO 2 film is oriented to (200). In FIG. 3, the vertical axis represents intensity, and the horizontal axis represents 2Θ.

2015年2月27日の貴金属相場価格は、Ptが4,972yen/g、Pdが3,095yen/g、Agが72.14yen/gである。PZT膜にPt電極を用いる場合とPZT膜にAg0.4Pd0.6電極を用いる場合を比較すると、Ag0.4Pd0.6は1,886yen/gとなるので、Ag0.4Pd0.6電極はPt電極に対して62%のコストダウンを実現できる。 The precious metal market price on February 27, 2015 is 4,972yen / g for Pt, 3,095yen / g for Pd, and 72.14yen / g for Ag. Comparing the case where the Pt electrode is used for the PZT film and the case where the Ag 0.4 Pd 0.6 electrode is used for the PZT film, Ag 0.4 Pd 0.6 is 1,886 yen / g, so Ag 0.4 Pd The 0.6 electrode can realize a cost reduction of 62% with respect to the Pt electrode.

本実施例では、Ag0.4Pd0.6膜が良好なa軸配向で(200)に配向することを確認したため、そのAg0.4Pd0.6膜上にPZT膜等の強誘電体膜を形成できるといえる。 In this embodiment, since it is confirmed that the Ag 0.4 Pd 0.6 film is oriented in (200) with good a-axis orientation, the ferroelectric of the PZT film or the like on the Ag 0.4 Pd 0.6 film It can be said that a body membrane can be formed.

バッファード弗酸を用いて(100)に配向したSi基板の表面の自然酸化膜を除去する。その後、Si基板上に膜厚0.3nmの酸化珪素膜を形成する。この際の条件は、実施例1と同様である。次いで、酸化珪素膜上に膜厚が0.6nmのZr膜を蒸着する。この際の条件は、実施例1と同様である。次いで、Zr膜上に膜厚が19.2nmのZrO膜を蒸着する。この際の条件は実施例1と同様である。 The natural oxide film on the surface of the Si substrate oriented to (100) is removed using buffered hydrofluoric acid. Thereafter, a silicon oxide film having a thickness of 0.3 nm is formed on the Si substrate. The conditions at this time are the same as in the first embodiment. Next, a Zr film having a thickness of 0.6 nm is deposited on the silicon oxide film. The conditions at this time are the same as in the first embodiment. Next, a ZrO 2 film having a thickness of 19.2 nm is deposited on the Zr film. The conditions at this time are the same as in the first embodiment.

次いで、ZrO膜上に膜厚が25nmのAg0.9Pd0.1膜を蒸着する。この際の条件は、蒸着源がAg0.9Pd0.1である点以外は実施例1と同様である。この時のサンプルのXRDパターンを取得すると、Ag0.9Pd0.1膜は良好なa軸配向であって(200)に配向することが確認された。 Next, an Ag 0.9 Pd 0.1 film having a thickness of 25 nm is deposited on the ZrO 2 film. The conditions at this time are the same as in Example 1 except that the vapor deposition source is Ag 0.9 Pd 0.1 . When the XRD pattern of the sample at this time was acquired, it was confirmed that the Ag 0.9 Pd 0.1 film had a good a-axis orientation and was oriented to (200).

2015年2月27日の貴金属相場価格は実施例1に記載したとおりである。PZT膜にPt電極を用いる場合とPZT膜にAg0.9Pd0.1電極を用いる場合を比較すると、Ag0.9Pd0.1は374yen/gとなるので、Ag0.9Pd0.1電極はPt電極に対して92.5%のコストダウンを実現できる。 The price of precious metals on February 27, 2015 is as described in Example 1. Comparing the case where the Pt electrode is used for the PZT film and the case where the Ag 0.9 Pd 0.1 electrode is used for the PZT film, Ag 0.9 Pd 0.1 is 374 yen / g, so Ag 0.9 Pd 0 .1 electrode can realize 92.5% cost reduction compared to Pt electrode.

次に、Ag0.9Pd0.1膜上にスピンコート法等で膜厚が2μmのPbZr0.55Ti0.45膜を形成する。この時のXRDパターンを図4に示す。 Next, a PbZr 0.55 Ti 0.45 film having a thickness of 2 μm is formed on the Ag 0.9 Pd 0.1 film by spin coating or the like. The XRD pattern at this time is shown in FIG.

図4は、上記のようにPbZr0.55Ti0.45膜まで成膜したサンプルのXRD回折結果を示している。このXRDチャートからPbZr0.55Ti0.45膜は(002)に良好に単一配向することが確認され、またAg0.9Pd0.1の(200)のピークが確認された。なお、図4において縦軸は強度であり、横軸は2Θである。 FIG. 4 shows an XRD diffraction result of the sample formed up to the PbZr 0.55 Ti 0.45 film as described above. From this XRD chart, it was confirmed that the PbZr 0.55 Ti 0.45 film was well mono-oriented at (002), and the (200) peak of Ag 0.9 Pd 0.1 was confirmed. In FIG. 4, the vertical axis represents intensity, and the horizontal axis represents 2Θ.

図5は、実施例2のPbZr0.55Ti0.45膜の圧電性評価を行った結果である圧電ヒステリシス曲線と圧電バタフライ特性を示す図である。図5に示すように、PbZr0.55Ti0.45膜は良好な圧電ヒステリシスと圧電バタフライ特性を有することが確認された。 FIG. 5 is a diagram illustrating a piezoelectric hysteresis curve and a piezoelectric butterfly characteristic, which are results of evaluating the piezoelectricity of the PbZr 0.55 Ti 0.45 film of Example 2. As shown in FIG. 5, it was confirmed that the PbZr 0.55 Ti 0.45 film has good piezoelectric hysteresis and piezoelectric butterfly characteristics.

実施例3のサンプル(150nm-Pt/2μm-PZT/150nm-Ag0.7Pd0.3/15nm-ZrO2/Si)の作製方法は次のとおりである。
バッファード弗酸を用いて(100)に配向したSi基板の表面の自然酸化膜を除去する。その後、Si基板上に酸化珪素膜を形成する。この際の条件は、実施例1と同様である。次いで、酸化珪素膜上にZr膜を蒸着する。この際の条件は、実施例1と同様である。次いで、Zr膜上に膜厚が15nmのZrO2膜を蒸着する。この際の条件は実施例1と同様である。
A method for producing the sample of Example 3 (150 nm-Pt / 2 μm-PZT / 150 nm-Ag 0.7 Pd 0.3 / 15 nm-ZrO 2 / Si) is as follows.
The natural oxide film on the surface of the Si substrate oriented to (100) is removed using buffered hydrofluoric acid. Thereafter, a silicon oxide film is formed on the Si substrate. The conditions at this time are the same as in the first embodiment. Next, a Zr film is deposited on the silicon oxide film. The conditions at this time are the same as in the first embodiment. Next, a ZrO 2 film having a thickness of 15 nm is deposited on the Zr film. The conditions at this time are the same as in the first embodiment.

次いで、ZrO2膜上に膜厚が150nmのAg0.7Pd0.3膜を蒸着する。この際の条件は、蒸着源がAg0.7Pd0.3である点以外は実施例1と同様である。 Next, an Ag 0.7 Pd 0.3 film having a thickness of 150 nm is deposited on the ZrO 2 film. The conditions at this time are the same as in Example 1 except that the vapor deposition source is Ag 0.7 Pd 0.3 .

次に、Ag0.7Pd0.3膜上にスピンコート法等で膜厚が2μmのPbZr0.55Ti0.45膜を形成する。次いで、このPbZr0.55Ti0.45膜上に膜厚が150nmのPt膜をスパッタリングにより形成する。 Next, a PbZr 0.55 Ti 0.45 film having a thickness of 2 μm is formed on the Ag 0.7 Pd 0.3 film by spin coating or the like. Next, a Pt film having a thickness of 150 nm is formed on the PbZr 0.55 Ti 0.45 film by sputtering.

更に、上記の実施例3のサンプルで2mm×15mmのカンチレバーを作製した。このカンチレバーに700Hzの周波数で±5Vの電圧を印加してバイポーラ駆動をさせ、このバイポーラ駆動による圧電バタフライ特性及び圧電ヒステリシス特性を評価した。その評価結果を図6及び図7(A)に示す。   Further, a 2 mm × 15 mm cantilever was produced from the sample of Example 3 described above. The cantilever was subjected to bipolar drive by applying a voltage of ± 5 V at a frequency of 700 Hz, and the piezoelectric butterfly characteristics and piezoelectric hysteresis characteristics by this bipolar drive were evaluated. The evaluation results are shown in FIG. 6 and FIG.

比較例のサンプル(150nm-Pt/2μm-PZT/150nm-Ag0.7Pd0.3/15nm-TiO2/Si)の作製方法は次のとおりである。
Si基板上に酸化珪素膜し、この酸化珪素膜上に膜厚15nmのTiO2膜を形成する。このTiO2膜は、Ti膜をスパッタリングにより成膜した後にTi膜を酸化して形成される。次に、このTiO2膜上に、膜厚が150nmのAg0.7Pd0.3膜、膜厚が2μmのPbZr0.55Ti0.45膜、膜厚が150nmのPt膜を順に実施例3のサンプルと同様の方法で形成する。
A method for producing a sample of a comparative example (150 nm-Pt / 2 μm-PZT / 150 nm-Ag 0.7 Pd 0.3 / 15 nm-TiO 2 / Si) is as follows.
A silicon oxide film is formed on the Si substrate, and a TiO 2 film having a thickness of 15 nm is formed on the silicon oxide film. The TiO 2 film is formed by forming a Ti film by sputtering and then oxidizing the Ti film. Next, on this TiO 2 film, an Ag 0.7 Pd 0.3 film having a film thickness of 150 nm, a PbZr 0.55 Ti 0.45 film having a film thickness of 2 μm, and a Pt film having a film thickness of 150 nm are sequentially sampled. It is formed by the same method.

更に、上記の比較例のサンプルで2mm×15mmのカンチレバーを作製した。このカンチレバーに700Hzの周波数で±5Vの電圧を印加してバイポーラ駆動をさせ、このバイポーラ駆動による圧電バタフライ特性及び圧電ヒステリシス特性を評価した。その評価結果を図7(B)に示す。   Further, a 2 mm × 15 mm cantilever was produced from the sample of the above comparative example. The cantilever was subjected to bipolar drive by applying a voltage of ± 5 V at a frequency of 700 Hz, and the piezoelectric butterfly characteristics and piezoelectric hysteresis characteristics by this bipolar drive were evaluated. The evaluation result is shown in FIG.

図6及び図7(A)に示すように、実施例3のサンプルの場合、良好な圧電特性が得られた。しかし、比較例のサンプルの場合、リーク電流が多く、図7(B)のように全く計測不能であった。   As shown in FIGS. 6 and 7A, in the case of the sample of Example 3, good piezoelectric characteristics were obtained. However, in the case of the sample of the comparative example, the leakage current was large and measurement was impossible as shown in FIG. 7B.

比較例のサンプルの場合、柱状PZTであり、粒界が多く、粒界に沿ってAgが拡散したために、圧電性が劣化したと考えられる。これに対し、実施例3のサンプルの場合は、ほぼ単結晶のPZT膜であるため、粒界が少なく、Agが殆ど拡散しないから良好な圧電特性を得ることができたと考えられる。   In the case of the sample of the comparative example, it is a columnar PZT, and there are many grain boundaries, and Ag is diffused along the grain boundaries. On the other hand, in the case of the sample of Example 3, since it is a substantially single-crystal PZT film, there are few grain boundaries, and Ag is hardly diffused.

10 強誘電体メモリ
11 半導体層(Si基板)
12 ZrO
13 AgPd1−x
14 PZT膜
15 電極
16 ソース領域
17 ドレイン領域
10 Ferroelectric memory 11 Semiconductor layer (Si substrate)
12 ZrO 2 film 13 Ag x Pd 1-x film 14 PZT film 15 Electrode 16 Source region 17 Drain region

Claims (7)

ZrO 膜と、
前記ZrO 膜上に形成されたAgPd1−x膜と、
前記AgPd1−x膜上に形成された強誘電体膜と、
を具備し、
前記xは下記式1を満たすことを特徴とする強誘電体セラミックス。
0.4≦x≦0.9 ・・・式1
A ZrO 2 film;
An Ag x Pd 1-x film formed on the ZrO 2 film;
A ferroelectric film formed on the Ag x Pd 1-x film;
Comprising
The x satisfies the following formula 1 and is a ferroelectric ceramic.
0.4 ≦ x ≦ 0.9 Formula 1
請求項1において、
前記AgPd1−x膜は(200)に配向されることを特徴とする強誘電体セラミックス。
In claim 1,
Ferroelectric ceramics characterized in that the Ag x Pd 1-x film is oriented to (200).
請求項において、
前記ZrO膜はSi基板上に形成されていることを特徴とする強誘電体セラミックス。
In claim 1 ,
Ferroelectric ceramics characterized in that the ZrO 2 film is formed on a Si substrate.
半導体層と、
前記半導体層上に形成されたZrO膜と、
前記ZrO膜上に形成されたAgPd1−x膜と、
前記AgPd1−x膜上に形成された強誘電体膜と、
前記強誘電体膜上に形成された電極と、
前記半導体層に形成されたソース領域及びドレイン領域と、
を具備し、
前記xは下記式1を満たすことを特徴とする強誘電体メモリ。
0.4≦x≦0.9 ・・・式1
A semiconductor layer;
A ZrO 2 film formed on the semiconductor layer;
An Ag x Pd 1-x film formed on the ZrO 2 film;
A ferroelectric film formed on the Ag x Pd 1-x film;
An electrode formed on the ferroelectric film;
A source region and a drain region formed in the semiconductor layer;
Comprising
The x satisfies the following formula 1;
0.4 ≦ x ≦ 0.9 Formula 1
請求項において、
前記強誘電体膜はPZT膜であることを特徴とする強誘電体メモリ。
In claim 4 ,
The ferroelectric memory according to claim 1, wherein the ferroelectric film is a PZT film.
半導体層上にZrO膜を形成する工程と、
前記ZrO膜上にAgPd1−x膜を形成する工程と、
前記AgPd1−x膜上に強誘電体膜を形成する工程と、
前記強誘電体膜上に電極膜を形成する工程と、
前記電極膜、前記強誘電体膜、前記AgPd1−x膜及び前記ZrO膜を加工することで、前記強誘電体膜上に電極を形成する工程と、
前記電極をマスクとして前記半導体層に不純物イオンを注入することで、前記半導体層にソース領域及びドレイン領域を形成する工程と、
を具備し、
前記xは下記式1を満たすことを特徴とする強誘電体メモリの製造方法。
0.4≦x≦0.9 ・・・式1
Forming a ZrO 2 film on the semiconductor layer;
Forming an Ag x Pd 1-x film on the ZrO 2 film;
Forming a ferroelectric film on the Ag x Pd 1-x film;
Forming an electrode film on the ferroelectric film;
Forming an electrode on the ferroelectric film by processing the electrode film, the ferroelectric film, the Ag x Pd 1-x film, and the ZrO 2 film;
Forming a source region and a drain region in the semiconductor layer by implanting impurity ions into the semiconductor layer using the electrode as a mask;
Comprising
The method of manufacturing a ferroelectric memory, wherein x satisfies the following formula 1.
0.4 ≦ x ≦ 0.9 Formula 1
請求項において、
前記強誘電体膜はPZT膜であることを特徴とする強誘電体メモリの製造方法。
In claim 6 ,
A method of manufacturing a ferroelectric memory, wherein the ferroelectric film is a PZT film.
JP2015123032A 2015-06-18 2015-06-18 Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof Active JP6569149B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015123032A JP6569149B2 (en) 2015-06-18 2015-06-18 Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015123032A JP6569149B2 (en) 2015-06-18 2015-06-18 Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2017011029A JP2017011029A (en) 2017-01-12
JP6569149B2 true JP6569149B2 (en) 2019-09-04

Family

ID=57764179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015123032A Active JP6569149B2 (en) 2015-06-18 2015-06-18 Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6569149B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6994372B2 (en) * 2017-12-07 2022-02-04 株式会社アルバック PZT element manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066668A (en) * 2006-09-11 2008-03-21 Toshiba Corp Semiconductor device and manufacturing method therefor
JP6108934B2 (en) * 2012-04-24 2017-04-05 キヤノン株式会社 Piezoelectric ceramics, piezoelectric element, ultrasonic motor, and dust removing device
JP6186625B2 (en) * 2013-06-27 2017-08-30 日本特殊陶業株式会社 Piezoelectric ceramic and piezoelectric element using the same
JP6586705B2 (en) * 2015-06-16 2019-10-09 コニカミノルタ株式会社 Ultrasonic transducer and ultrasonic diagnostic apparatus

Also Published As

Publication number Publication date
JP2017011029A (en) 2017-01-12

Similar Documents

Publication Publication Date Title
JP5621922B2 (en) Piezoelectric element and manufacturing method thereof
JP2004158717A (en) Thin-film laminated body, electronic device and actuator using the same, and method for manufacturing the actuator
TWI787071B (en) Membrane structure and manufacturing method thereof
JP5024858B2 (en) Piezoelectric actuator
JP2003298027A (en) Ferroelectric thin-film element and its manufacturing method, thin-film capacitor using the same and piezoelectric actuator
JPH08502628A (en) Method for producing layered superlattice material and electronic device including the same
JP2017059751A (en) Ferroelectric memory, manufacturing method of the same, ferroelectric film, and manufacturing method of the same
JP6347084B2 (en) Ferroelectric ceramics and method for producing the same
JP2021166302A (en) Film forming device and membrane structure
JP6569149B2 (en) Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof
JP6850870B2 (en) Piezoelectric membranes, piezoelectric elements, and methods for manufacturing piezoelectric elements
TWI717498B (en) Membrane structure and manufacturing method thereof
TWI755922B (en) Fabrication of piezoelectric device with pmnpt layer
WO2018216227A1 (en) Film structure and method for manufacturing same
JP2007242788A (en) Piezoelectric thin film element
JP4967343B2 (en) Piezoelectric thin film element
JP6282735B2 (en) Manufacturing method of PZT thin film laminate
JP6311179B2 (en) Ferroelectric ceramics
US20220254988A1 (en) Piezoelectric film, piezoelectric layered body, piezoelectric element, and method for manufacturing piezoelectric layered body
JP2003318369A (en) Semiconductor device and method of manufacturing the same
JP5699299B2 (en) Ferroelectric film manufacturing method, ferroelectric film and piezoelectric element
JP2001189313A (en) Method of manufacturing ferroelectric thin film
JP2018010934A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190718

R150 Certificate of patent or registration of utility model

Ref document number: 6569149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250