JP2008066668A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2008066668A JP2008066668A JP2006245911A JP2006245911A JP2008066668A JP 2008066668 A JP2008066668 A JP 2008066668A JP 2006245911 A JP2006245911 A JP 2006245911A JP 2006245911 A JP2006245911 A JP 2006245911A JP 2008066668 A JP2008066668 A JP 2008066668A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- perovskite structure
- semiconductor device
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
Description
本発明は、強誘電体膜,抵抗変化膜,或いは磁性膜としてペロブスカイト構造の単結晶を用いた半導体装置に係わり、特にペロブスカイト構造の単結晶を作製するための下地材料の改良をはかった半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device using a single crystal having a perovskite structure as a ferroelectric film, a resistance change film, or a magnetic film, and more particularly to a semiconductor device having an improved base material for producing a single crystal having a perovskite structure. And a manufacturing method thereof.
近年、ペロブスカイト構造の強誘電体膜を用いた強誘電体メモリ(FRAM)など、新しい材料を利用した半導体装置が考案されている。この種の装置では、単結晶シリコン基板上に特性の良い単結晶の強誘電体膜を形成する必要がある。このため、例えばPt,Ir,IrOx ,SrTiO3 ,TiN,TiAlN,YSZなど多種多様なバッファ膜が検討されてきた。しかし、結晶性が良く、しかも熱処理を経てもシリコン基板と反応しないようなバッファ膜として良い物質は、未だ発見されていない状況である。 In recent years, a semiconductor device using a new material such as a ferroelectric memory (FRAM) using a ferroelectric film having a perovskite structure has been devised. In this type of apparatus, it is necessary to form a single crystal ferroelectric film with good characteristics on a single crystal silicon substrate. For this reason, various buffer films such as Pt, Ir, IrO x , SrTiO 3 , TiN, TiAlN, and YSZ have been studied. However, a substance having a good crystallinity and good as a buffer film that does not react with the silicon substrate even after heat treatment has not yet been discovered.
例えば、バッファ層としてYSZ(Yttira Stabilized Zirconia)を用いることが検討されている(例えば、非特許文献1参照)。しかし、YSZ中に含まれる希土類のイットリウムは熱処理によってシリコン基板中に非常に拡散しやすい。イットリウムがシリコン基板中に拡散してしまうと、基板の電気的特性を劣化させるような問題点がある。YSZ以外のバッファ膜は、そもそも結晶性の良い膜となりづらいため、YSZよりさらに問題点が多い状況にある。
このように従来、ペロブスカイト構造の強誘電体膜を用いた強誘電体メモリにおいては、シリコン基板上に良質の単結晶を形成するのが難しく、これが素子特性を劣化させる要因となっていた。また、上記の問題は、強誘電体メモリに限らず、ペロブスカイト構造の抵抗変化膜を用いた抵抗変化メモリ、ペロブスカイト構造の磁性体膜を用いた磁気ヘッドなど、においても同様に言えることである。 Thus, conventionally, in a ferroelectric memory using a ferroelectric film having a perovskite structure, it has been difficult to form a high-quality single crystal on a silicon substrate, which has been a factor of deteriorating device characteristics. The above problem is not limited to the ferroelectric memory, but can be similarly applied to a resistance change memory using a resistance change film having a perovskite structure, a magnetic head using a magnetic film having a perovskite structure, and the like.
本発明は、上記事情を考慮してなされたもので、その目的とするところは、シリコン基板上に良質のペロブスカイト構造の単結晶を形成することができ、ペロブスカイト構造の単結晶を用いた素子の特性向上をはかり得る半導体装置及びその製造方法を提供することにある。 The present invention has been made in consideration of the above circumstances, and the object of the present invention is to form a high-quality perovskite single crystal on a silicon substrate, and to provide an element using a single crystal of a perovskite structure. It is an object of the present invention to provide a semiconductor device capable of improving characteristics and a manufacturing method thereof.
上記課題を解決するために本発明は、次のような構成を採用している。 In order to solve the above problems, the present invention adopts the following configuration.
即ち、本発明の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたZr1-x Six O2 のa軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された下部電極と、前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、前記強誘電体膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された上部電極と、を具備したことを特徴とする。 That is, a semiconductor device according to one embodiment of the present invention includes a Zr 1-x Si x O 2 a-axis oriented single crystal buffer film formed over a single crystal silicon substrate, the Pt or A lower electrode formed of a single crystal having a perovskite structure, a ferroelectric film formed on the lower electrode and formed of a single crystal having a perovskite structure, and a Pt or perovskite structure formed on the ferroelectric film And an upper electrode formed of a single crystal.
また、本発明の別の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたZr1-x Six O2 のa軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、前記強誘電体膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された電極と、をトランジスタのゲートスタック構造として持つことを特徴とする。 Further, a semiconductor device according to another aspect of the present invention is formed on a Zr 1-x Si x O 2 a-axis oriented single crystal buffer film formed on a single crystal silicon substrate, the buffer film, It has a ferroelectric film formed of a single crystal of a perovskite structure and an electrode formed on the ferroelectric film and formed of a single crystal of a Pt or perovskite structure as a gate stack structure of a transistor. And
また、本発明の別の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたZr1-x Six O2 のa軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された下部電極と、前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された抵抗変化膜と、前記抵抗変化膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された上部電極と、を具備したことを特徴とする。 Further, a semiconductor device according to another aspect of the present invention is formed on a Zr 1-x Si x O 2 a-axis oriented single crystal buffer film formed on a single crystal silicon substrate, the buffer film, A lower electrode formed of a single crystal having a Pt or perovskite structure, a resistance change film formed on the lower electrode and formed of a single crystal having a perovskite structure, and a Pt or perovskite structure formed on the resistance change film. And an upper electrode formed of a single crystal.
また、本発明の別の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたZr1-x Six O2 のa軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された第1の磁性膜と、前記第1の磁性膜上に形成され、ペロブスカイト構造の単結晶で形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され、ペロブスカイト構造の単結晶で形成された第2の磁性膜と、前記第2の磁性膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された電極と、を具備したことを特徴とする。 Further, a semiconductor device according to another aspect of the present invention is formed on a Zr 1-x Si x O 2 a-axis oriented single crystal buffer film formed on a single crystal silicon substrate, the buffer film, A first magnetic film formed of a single crystal of a perovskite structure; a tunnel insulating film formed of the single crystal of a perovskite structure; and formed on the tunnel insulating film; And a second magnetic film formed of a single crystal having a perovskite structure, and an electrode formed on the second magnetic film and formed of a single crystal having a Pt or perovskite structure.
また、本発明の別の一態様に係わる半導体装置の製造方法は、単結晶シリコン基板上に酸素欠損状態でZrx Si1-x O2-y の非単結晶の膜を形成する工程と、前記Zrx Si1-x O2-y 膜を酸素を含む雰囲気中でアニールすることにより、Zrx Si1-x O2 のa軸配向単結晶バッファ膜を形成する工程と、を含むことを特徴とする。 A method for manufacturing a semiconductor device according to another embodiment of the present invention includes a step of forming a non-single-crystal film of Zr x Si 1-x O 2-y in an oxygen deficient state on a single crystal silicon substrate, Forming an a-axis oriented single crystal buffer film of Zr x Si 1-x O 2 by annealing the Zr x Si 1-x O 2-y film in an atmosphere containing oxygen. Features.
本発明によれば、a軸配向した単結晶Zr1-x Six O2 膜をバッファ膜として用いることによって、シリコン基板上に良質のペロブスカイト構造の単結晶を形成することができ、ペロブスカイト構造の単結晶を用いた素子の特性向上をはかることができる。 According to the present invention, a single crystal having a good perovskite structure can be formed on a silicon substrate by using an a-axis oriented single crystal Zr 1-x Si x O 2 film as a buffer film. The characteristics of the device using a single crystal can be improved.
以下、本発明の詳細を図示の実施形態によって説明する。 The details of the present invention will be described below with reference to the illustrated embodiments.
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる半導体装置、特に強誘電体キャパシタの概略構成を示す断面図である。
(First embodiment)
FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor device according to the first embodiment of the present invention, particularly a ferroelectric capacitor.
面方位が(001)の単結晶シリコン基板11上にSiO2 バッファ膜(界面層)12が形成され、その上にZr0.9 Si0.1 O2 膜(a軸配向単結晶バッファ膜)13が形成されている。バッファ膜13上には、強誘電体膜15を電極14,16で挟んだ強誘電体キャパシタが形成されている。即ち、バッファ膜13上に下部電極14としてSrRuO3 膜が形成され、その上に強誘電体膜15としてBaTiO3 膜が形成され、その上に上部電極16としてSrRuO3 膜が形成されている。
A SiO 2 buffer film (interface layer) 12 is formed on a single
強誘電体膜15としてのBaTiO3 及び電極14,16としてのSrRuO3 は、何れもペロブスカイト構造の単結晶であり、BaTiO3 の結晶構造は立方ペロブスカイト構造をc軸方向にマルテンサイトに伸張させた正方晶のペロブスカイト構造であり、<004>方向が膜厚方向を向いている。
Each of BaTiO 3 as the
次に、本実施形態の半導体装置の製造方法について説明する。 Next, a method for manufacturing the semiconductor device of this embodiment will be described.
まず、シリコン単結晶の(001)面が露出している基板11に対して、希フッ酸処理によって表面の自然酸化膜を剥離した。次いで、基板11上にZr0.91Si0.09O1.95かならる酸素欠損状態の膜をジルコニウム及びシリコンターゲットを用いるような化成コスパッタ法にて約100nm成膜した。この成膜においては必ずしもスパッタ法を用いる必要は無く、CVD法,ALD法,MBE法,EB蒸着法など各種成膜手法を用いることが可能である。
First, the natural oxide film on the surface was peeled off by dilute hydrofluoric acid treatment on the
次いで、シリコン基板11上のZr0.91Si0.09O1.95膜を[O2 ]/([Ar]+[O2 ])=3%なる雰囲気で、750℃、30秒間アニールすることで、酸素欠損を補ってZr0.91Si0.09O2 膜とした。アニール条件は750℃以上1050℃以下であれば良く、雰囲気酸素は100ppm以上100%以下であれば良く、アニール時間は30秒以上8分以下であれば良い。上記のアニールによってZr0.91Si0.09O2 膜13はシリコン基板11に対してエピタキシャルな単結晶膜に変化する。
Next, the Zr 0.91 Si 0.09 O 1.95 film on the
図2は、Zr0.91Si0.09O2 膜がエピタキシャル単結晶膜であることを示す断面TEM(透過電子顕微鏡)写真である。写真の印刷状況によっては粒界と誤解されるような模様が見かけ上現れている場合もあるが、原子点列の接続状況や、極微少領域組成分析などの結果を詳細に検討したところ、そのような模様は粒界ではないと判断される。エピタキシャル単結晶Zr0.91Si0.09O2 膜は、正方晶の蛍石型構造であり、a軸方向が膜厚方向を向いている状態であった。このことを示す薄膜法によるX線回折結果を、図3に示す。 FIG. 2 is a cross-sectional TEM (transmission electron microscope) photograph showing that the Zr 0.91 Si 0.09 O 2 film is an epitaxial single crystal film. Depending on the printing situation of the photograph, a pattern that may be misunderstood as a grain boundary may appear, but when we examined the connection state of atomic point sequences and the results of micro area composition analysis in detail, Such a pattern is judged not to be a grain boundary. The epitaxial single crystal Zr 0.91 Si 0.09 O 2 film had a tetragonal fluorite structure, and the a-axis direction was in the film thickness direction. The X-ray diffraction result by the thin film method showing this is shown in FIG.
このように、酸素欠損状態でZr0.91Si0.09O2-y 膜を形成した後に、酸素を含む雰囲気中でアニールすることにより、良質の単結晶のZr0.91Si0.09O2 膜を形成することができる。ここで、スパッタで形成するZr0.91Si0.09O2-y 膜における酸素の欠損量yは、y=0.05の近傍が望ましい。本発明者らの実験によれば、酸素の欠損量yが0.043以上で0.116以下であれば、その後のアニールにより良質の単結晶が得られることが確認された。 Thus, after forming a Zr 0.91 Si 0.09 O 2-y film in an oxygen deficient state, annealing in an atmosphere containing oxygen can form a high-quality single crystal Zr 0.91 Si 0.09 O 2 film. it can. Here, the oxygen deficiency y in the Zr 0.91 Si 0.09 O 2-y film formed by sputtering is preferably in the vicinity of y = 0.05. According to the experiments by the present inventors, it was confirmed that if the oxygen deficiency y is 0.043 or more and 0.116 or less, a good quality single crystal can be obtained by subsequent annealing.
具体的には、化成コスパッタ法にてZr0.91Si0.09O2-y 中のyとして、0.047,0.057,0.059,0.061,0.062,0.116,0.043,0.000,0.053,0.056,0.046なる値の試料を作製したが、y=0.000、即ち酸素欠損が認められない試料以外の全ての酸素欠損膜を経ることで、本実施形態に記されたような正方晶の単結晶Zr(Si)O2 膜を作ることに成功した。またZr0.91Si0.09O2 膜の膜厚として、5,10,20,50,100,450nmの各種膜厚の試料を作製したが、何れの膜厚でも正方晶の単結晶Zr(Si)O2 膜を作ることに成功した。 Specifically, it is 0.047, 0.057, 0.059, 0.061, 0.062, 0.116, 0.043 as y in Zr 0.91 Si 0.09 O 2-y by chemical co - sputtering. , 0.000, 0.053, 0.056, and 0.046 were prepared, but y = 0.000, that is, after passing through all the oxygen-deficient films other than the sample in which no oxygen-deficiency was observed. A tetragonal single crystal Zr (Si) O 2 film as described in this embodiment was successfully produced. Samples with various film thicknesses of 5, 10, 20, 50, 100, and 450 nm were prepared as the film thickness of the Zr 0.91 Si 0.09 O 2 film, and tetragonal single crystal Zr (Si) O was formed at any film thickness. Succeeded in creating two films.
図4は、ジルコニウム原子の3d軌道に由来するX線光電子分光結果を示す。酸素欠損があるZrSiO試料では、Zr−O結合に由来するピーク以外に、Zr−Zr結合に由来するピークが存在する。酸素欠損が無いようなZrSiO試料では、Zr−O結合に由来するピークは存在するが、Zr−Zr結合に由来するピークは存在しない。 FIG. 4 shows X-ray photoelectron spectroscopy results derived from the 3d orbitals of zirconium atoms. In a ZrSiO sample having oxygen vacancies, there are peaks derived from Zr—Zr bonds in addition to peaks derived from Zr—O bonds. In a ZrSiO sample having no oxygen vacancies, there are peaks derived from Zr—O bonds, but there are no peaks derived from Zr—Zr bonds.
Zr−O結合に由来するピークの面積とZr−Zr結合に由来するピークの面積を比較することでZrSiO試料中の酸素欠損量を見積もることができる。何故ならば、酸素が化学量論比よりも欠損していれば、酸素の欠損量に比例した量のZr−Zr結合が生じざるを得ないためである。但し、それぞれのピークには既知の固有の換算係数を乗ずる必要があるため、酸素欠損量は図4中の単純なピーク面積強度比とは一致しない。図4では、Zr0.91Si0.09O2-y における酸素欠損量yとして0.053なる値が見積もられた。 The amount of oxygen deficiency in the ZrSiO sample can be estimated by comparing the area of the peak derived from the Zr—O bond with the area of the peak derived from the Zr—Zr bond. This is because if oxygen is deficient more than the stoichiometric ratio, an amount of Zr-Zr bonds proportional to the amount of oxygen deficiency must be generated. However, since it is necessary to multiply each peak by a known inherent conversion factor, the oxygen deficiency amount does not match the simple peak area intensity ratio in FIG. In FIG. 4, a value of 0.053 was estimated as the oxygen deficiency y in Zr 0.91 Si 0.09 O 2-y .
また、バッファ膜13を一般式でZr1-x Six O2 と記載した場合、Siの組成比xはx=0.09の近傍が望ましい。以下に示す本発明者らの実験によれば、xが0.08以上で0.10以下の範囲であれば、大きな誘電率が得られ単結晶であることが確認された。
Further, when the
図5は、アニールによって酸素欠損が存在しないようにしたZr1-x Six O2 試料における誘電率の組成変化を示す図である。x=8%,9%,10%で誘電率が上がっており、Zr1-x Six O2 が0.08≦x≦0.10の範囲で単結晶となることが分かる。なお、SiO2 の誘電率は3.9程度と低いため、xが大きいほど誘電率が減少するような基本的な傾向があるにも拘わらず、上記xの範囲で誘電率が上昇することに意義がある。 FIG. 5 is a diagram showing a change in dielectric constant composition in a Zr 1-x Si x O 2 sample in which oxygen vacancies are not present by annealing. It can be seen that the dielectric constant is increased at x = 8%, 9%, and 10%, and that Zr 1-x Si x O 2 becomes a single crystal in the range of 0.08 ≦ x ≦ 0.10. Since the dielectric constant of SiO 2 is as low as about 3.9, the dielectric constant increases within the above range of x despite the basic tendency that the dielectric constant decreases as x increases. it makes sense.
図6は、xが0.08から0.10までの範囲で、膜厚方向に200、即ちa軸方向の回折ピークしか出てこないことを示す図である。特に、xが0.08から0.09までの範囲では、200ピークが鋭く、非常に良いa軸配向状態であることが示される。 FIG. 6 is a diagram showing that only 200 diffraction peaks appear in the film thickness direction, that is, the a-axis direction, in the range of x from 0.08 to 0.10. In particular, in the range of x from 0.08 to 0.09, the 200 peak is sharp, indicating a very good a-axis orientation state.
また、図7(a)に示すように膜厚方向に誘電率が小さい結晶方向が配向した場合、膜厚方向への酸素拡散障壁が大きいためにa軸配向は起こりにくい。一方、図7(b)に示すように膜厚方向に誘電率が大きい結晶方向が配向した場合、膜厚方向への酸素拡散障壁が大きいためにa軸配向は起こりやすい。本実施形態では、xの範囲を0.08から0.10までに設定し、Zr1-x Six O2 の高い誘電率を得ているので、a軸配向が起こりやすくなっている。 Further, as shown in FIG. 7A, when the crystal direction with a small dielectric constant is oriented in the film thickness direction, the a-axis orientation hardly occurs because the oxygen diffusion barrier in the film thickness direction is large. On the other hand, when the crystal direction with a large dielectric constant is oriented in the film thickness direction as shown in FIG. 7B, the a-axis orientation is likely to occur because the oxygen diffusion barrier in the film thickness direction is large. In the present embodiment, the range of x is set from 0.08 to 0.10, and a high dielectric constant of Zr 1-x Si x O 2 is obtained. Therefore, a-axis orientation is likely to occur.
また、単結晶Zr0.91Si0.09O2 バッファ膜13とシリコン基板11との間には、図1及び図2に示すようにSiO2 を主成分とする界面層(バッファ層)12が介在しているが、このSiO2 を主成分とする界面層12は必ずしも存在しなくても良いし、存在しないようにアニール条件を調整することも可能である。SiO2 を主成分とする界面層12を良く観察すると、結晶となっていることが分かった。SiO2 を主成分とする界面層12の結晶構造は、擬クリストバライトと考えることで矛盾がない。SiO2 を主成分とする界面層12の擬クリストバライトは、正方晶蛍石型Zr0.91Si0.09O2 単結晶膜層中の原子配列、及び上記単結晶Si基板中の原子配列と連続しているような接合状態にあった。このような原子配列は界面における転移が少ないため、電気的な欠陥が少ないことによる良い電気特性が得られる。
Further, an interface layer (buffer layer) 12 mainly composed of SiO 2 is interposed between the single crystal Zr 0.91 Si 0.09 O 2 buffer film 13 and the
次いで、単結晶Zr0.91Si0.09O2 バッファ膜13の上に、下部電極14としてのSrRuO3 膜を、SrRuO3 ターゲットを用いるスパッタ法にてエピタキシャルに約300nm成膜した。このエピタキシャル成膜においては、スパッタ法以外にALD法,MBE法などを用いることが可能である。このようにして形成されたSrRuO3 膜14の結晶構造は立方ペロブスカイト構造であり、<004>方向が膜厚方向を向く。
Next, an SrRuO 3 film serving as the
次いで、SrRuO3 下部電極14上に強誘電体膜15としてのBaTiO3 膜を、BaTiO3 ターゲットを用いるスパッタ法にてエピタキシャルに約500nm成膜した。このエピタキシャル成膜においては、スパッタ法以外にALD法、MBE法などを用いることが可能である。このようにして形成されたBaTiO3 膜の結晶構造は、立方ペロブスカイト構造をc軸方向にマルテンサイトに伸張させた正方晶のペロブスカイト構造であり、<004>方向が膜厚方向を向く。
Next, a BaTiO 3 film as a
ここで、BaTiO3 膜の代わりに、例えばBa0.7 Sr0.3 TiO3 膜を用いることも可能である。Baに替えてSrの含有量を増やすことでエピタキシャル成長が容易になる利点があるが、誘電特性は劣化する問題点がある。実用上許容できるSr混入量は0.3までである。即ち、Ba1-s Srs TiO3(0≦s≦0.3)を用いることが可能である。 Here, for example, a Ba 0.7 Sr 0.3 TiO 3 film may be used instead of the BaTiO 3 film. Although there is an advantage that epitaxial growth is facilitated by increasing the content of Sr instead of Ba, there is a problem that the dielectric characteristics deteriorate. The practically acceptable Sr mixing amount is up to 0.3. That is, Ba 1-s Sr s TiO 3 (0 ≦ s ≦ 0.3) can be used.
また、Ba1-x Srx TiO3 膜において、[Ti]/([Ba]+[Sr])比は必ずしも1である必要は無く、0.7以上1.1以下まで可能である。上記[Ti]/([Ba]+[Sr])比が1よりも大きい場合、Tiサイトが一部欠損したペロブスカイト構造であるが、Ba(又はSr)サイトが一部欠損しても強誘電特性は急速には劣化しない。或いは、Ba1-x Srx TiO3 結晶の粒界にTiO2 アナターゼ結晶がエピタキシャルに貫入しているような構造となっている場合もあるが、その場合でも強誘電特性は急速には劣化しない。上記[Ti]/([Ba]+[Sr])比が1よりも小さい場合、例えばK2 NiF4 構造のような層状ペロブスカイト構造となるが、層状ペロブスカイト構造の一部分であるBa1-x Srx O層状結晶構造部分が増加しても強誘電特性は急速には劣化しない。上記K2 NiF4 構造のような層状ペロブスカイト結晶は、SrTiO3 のような単純ペロブスカイト結晶にルデルスデン・ポッパー型欠陥が貫入した構造と見なすことも可能である。何れの見方でも構造の実態は全く同じものである。 Further, in the Ba 1-x Sr x TiO 3 film, the [Ti] / ([Ba] + [Sr]) ratio is not necessarily 1 and can be 0.7 or more and 1.1 or less. When the above [Ti] / ([Ba] + [Sr]) ratio is greater than 1, it has a perovskite structure in which the Ti site is partially lost, but even if the Ba (or Sr) site is partially lost, ferroelectricity is obtained. The property does not deteriorate rapidly. Alternatively, there may be a structure in which the TiO 2 anatase crystal is epitaxially penetrated into the grain boundary of the Ba 1-x Sr x TiO 3 crystal, but even in that case, the ferroelectric characteristics do not deteriorate rapidly. . When the above [Ti] / ([Ba] + [Sr]) ratio is smaller than 1, for example, a layered perovskite structure such as a K 2 NiF 4 structure is formed, but Ba 1-x Sr which is a part of the layered perovskite structure. Even if the x O layer crystal structure portion increases, the ferroelectric characteristics do not deteriorate rapidly. The layered perovskite crystal such as the K 2 NiF 4 structure can also be regarded as a structure in which a Rudersden-Popper type defect penetrates a simple perovskite crystal such as SrTiO 3 . In either view, the actual structure is exactly the same.
従って、[Ti]/([Ba]+[Sr])比は1であることが望ましいが、1からずれていても使用可能であり、1からずれていることは本質では無い。上記組成ずれの範囲は実験的に強誘電特性の劣化の許容範囲として得られた値であり、理論的には更なる組成ずれも可能である。このような組成ずれの事情は、ペロブスカイト構造であるSrRuO3 膜についても同様である。 Therefore, it is desirable that the [Ti] / ([Ba] + [Sr]) ratio is 1, but it can be used even if it is deviated from 1, and it is not essential to deviate from 1. The range of the composition deviation is a value experimentally obtained as an allowable range of deterioration of the ferroelectric characteristics, and further composition deviation is theoretically possible. The situation of such a composition shift is the same for the SrRuO 3 film having a perovskite structure.
次いで、BaTiO3 強誘電体膜15上に上部電極16としてのSrRuO3 膜を、再度SrRuO3 ターゲットを用いるスパッタ法にてエピタキシャルに約300nm成膜した。このエピタキシャル成膜においては、スパッタ法以外にALD法、MBE法などを用いることが可能である。このようにして形成されたSrRuO3 膜の結晶構造は立方ペロブスカイト構造であり、<004>方向が膜厚方向を向く。
Next, an SrRuO 3 film as the
次に、SrRuO3 上部電極16上にスパッタ法にてPt電極を約500nm成膜した。Pt電極の成膜においては、CVD法,ALD法,EB蒸着法,ゾルゲル法など各種成膜手法を用いることが可能である。Ptの代わりにAuやTiNや高ドープSiなど、SrRuO3 との化学反応性が少ない材料であればどんな電極材料を用いても良い。
Next, a Pt electrode having a thickness of about 500 nm was formed on the SrRuO 3
SrRuO3(上部電極)16/BaTiO3(強誘電体)15/SrRuO3(下部電極)13からなる強誘電体キャパシタのPV特性を調べたものが、図8である。分極が電圧に対してヒステリシスを描いている。0Vにおいて残留分極が十分な大きさを保つため、例えば不揮発性メモリとして利用できる。 FIG. 8 shows the PV characteristics of a ferroelectric capacitor composed of SrRuO 3 (upper electrode) 16 / BaTiO 3 (ferroelectric) 15 / SrRuO 3 (lower electrode) 13. Polarization depicts hysteresis with respect to voltage. Since the remanent polarization is kept sufficiently large at 0 V, it can be used as a nonvolatile memory, for example.
本実施形態に示したような強誘電体特性を得るためには、強誘電体の結晶性が良いことが必要である。図9に、強誘電体の結晶性が劣るような上記構造のキャパシタのPV特性を示す。ヒステリシスは存在するものの、角型特性に劣り、0Vにおける残留分極量が少なく、実用にはならない状態である。 In order to obtain the ferroelectric characteristics as shown in this embodiment, the ferroelectric must have good crystallinity. FIG. 9 shows the PV characteristics of the capacitor having the above structure in which the ferroelectricity is inferior in crystallinity. Although hysteresis exists, it is inferior in the square characteristic, has a small amount of remanent polarization at 0 V, and is not practical.
本実施形態に示したような強誘電体キャパシタを不揮発性メモリとして用いる場合、クロスポイント型のメモリ配置にすることが最も容易であり、しかも集積度も高くできるが、個々の製造装置に対応したプロセス技術の詳細によっては本実施形態に記したほど特性の良いものが作製できるとは限らない。従って、実用に耐えるロバストネスを得るためには選択トランジスタを作製し、選択トランジスタのソース又はドレインに対して本実施形態のSrRuO3 下部電極14又はSrRuO3 上部電極16を接続することが好ましい。
When a ferroelectric capacitor as shown in this embodiment is used as a non-volatile memory, it is easiest to make a cross-point type memory arrangement and the degree of integration can be increased, but it is compatible with individual manufacturing apparatuses. Depending on the details of the process technology, it is not always possible to manufacture a product having good characteristics as described in this embodiment. Therefore, in order to obtain robustness that can withstand practical use, it is preferable to produce a selection transistor and connect the SrRuO 3
図10は、本実施形態の強誘電体キャパシタを用いた不揮発性メモリの概略構成を示す断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。 FIG. 10 is a cross-sectional view showing a schematic configuration of a nonvolatile memory using the ferroelectric capacitor of the present embodiment. In addition, the same code | symbol is attached | subjected to FIG. 1 and an identical part, and the detailed description is abbreviate | omitted.
Si基板101(11)上にゲート絶縁膜102を介してゲート電極103を形成し、ゲート電極103をマスクに基板表面に不純物をイオン注入することによりソース・ドレイン領域104,105が形成され、これにより選択トランジスタが構成されている。この選択トランジスタのドレイン領域105上に、前記図1に示したような強誘電体キャパシタが形成されている。
A
即ち、ドレイン領域105上に、SiO2 バッファ膜12,Zr0.91Si0.09O2 バッファ膜13、SrRuO3 下部電極14、BaTiO3 強誘電体膜15,SrRuO3 上部電極16を上記順に積層することにより強誘電体キャパシタが形成されている。そして、強誘電体キャパシタの側面に下部電極14とドレイン領域105とを電気的に接続するためのプラグ106が形成されている。
That is, by laminating the SiO 2 buffer film 12, the Zr 0.91 Si 0.09 O 2 buffer film 13, the SrRuO 3
本実施形態に記したZr0.91Si0.09O2 バッファ膜13には導電性が無いため、SrRuO3 下部電極14と選択トランジスタのソース又はドレインとの間を電気的に導通させるためのプラグ106などが必要になり、プロセスが若干複雑になるようなデメリットがある。しかし、何よりも強誘電体の結晶性が良いことが、角型特性や電荷保持特性や長期信頼性その他各種強誘電体メモリとしての特性の向上に繋がるため、上記デメリットを甘受する利点は十分に大きい。
Since the Zr 0.91 Si 0.09 O 2 buffer film 13 described in this embodiment has no conductivity, a
なお、Zr0.91Si0.09O2 膜が単結晶になった機構については結晶内部の微視的な内部エネルギー状態を考察することで理解され、そのような考察の結果として、例えばZr0.9 Nb0.1 O2+y 膜なども本実施形態に記した製造方法を用いることでSi基板上において単結晶となる可能性が高いことが著者らの研究により明らかとなった。この場合には、Zr0.9 Nb0.1 O2+y 膜が導電性であることから上記プラグ106の省略が可能になる。
The mechanism by which the Zr 0.91 Si 0.09 O 2 film becomes a single crystal can be understood by considering the microscopic internal energy state inside the crystal. As a result of such consideration, for example, Zr 0.9 Nb 0.1 O The authors' research has revealed that a 2 + y film or the like is likely to be a single crystal on the Si substrate by using the manufacturing method described in this embodiment. In this case, since the Zr 0.9 Nb 0.1 O 2 + y film is conductive, the
このように本実施形態によれば、シリコン基板11上にa軸配向した単結晶Zr0.91Si0.09O2 膜13を形成することによって、シリコン基板11と反応しやすい成分を含まず、しかも1000℃までの熱処理によって全く構造変化が生じず、しかも極めて結晶性が良くてコヒーレンス長が100nm以上あるような単結晶バッファ膜13を得ることができる。そして、このようなZr0.91Si0.09O2 バッファ膜13上には、SrRuO3 電極14,16及びBaTiO3 強誘電体膜15がエピタキシャル成長するため、強誘電体膜15や電極14,16の結晶性が非常に良く、強誘電特性に優れた積層膜を得ることが可能である。即ち、シリコン基板11上に良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた強誘電体キャパシタや強誘電体メモリの素子特性向上をはかることができる。
As described above, according to the present embodiment, by forming the a-axis-oriented single crystal Zr 0.91 Si 0.09 O 2 film 13 on the
(第2の実施形態)
図11は、本発明の第2の実施形態に係わる半導体装置、特に強誘電体メモリの概略構成を示す断面図である。この実施形態は、ゲート絶縁膜に強誘電体膜を用いたものである。
(Second Embodiment)
FIG. 11 is a sectional view showing a schematic configuration of a semiconductor device according to the second embodiment of the present invention, particularly a ferroelectric memory. In this embodiment, a ferroelectric film is used for the gate insulating film.
面方位が(001)の単結晶シリコン基板21上の一部に、極めて薄いSiO2 バッファ膜22を介して膜厚5nmのZr0.91Si0.09O2 膜(a軸配向単結晶バッファ膜)23が形成されている。このバッファ膜23上に、膜厚200nmのBa0.8Sr0.2TiO3 膜(強誘電体膜)25が形成され、その上に膜厚300nmのSrRuO3 膜(ゲート電極)26が形成されている。そして、ゲート部の両側には、ソース・ドレイン領域27,28が形成されている。
A Zr 0.91 Si 0.09 O 2 film (a-axis oriented single crystal buffer film) 23 having a thickness of 5 nm is formed on a part of the (001) single
次に、本実施形態の半導体装置の製造方法について説明する。 Next, a method for manufacturing the semiconductor device of this embodiment will be described.
第1の実施形態と同様に希フッ酸処理したシリコン基板21上に、酸素欠損状態のZr0.91Si0.09O1.97なる組成の膜を、第1の実施形態と同様の手法にて約5nm成膜した。続いて、Zr0.91Si0.09O1.97膜を[O2]/([Ar]+[O2])=0.3%なる雰囲気、700℃、1秒間以下のスパイクアニールを施すことで、酸素欠損を補って膜厚方向にa軸配向の単結晶Zr0.91Si0.09O2 バッファ膜23とした。なお、第1の実施形態と同様に、Zr0.91Si0.09O2 バッファ膜23とSi基板21との間にSiO2 を主成分とする界面層22があっても良いし、無くてもよい。
A film having a composition of Zr 0.91 Si 0.09 O 1.97 in an oxygen-deficient state is formed on the
次いで、単結晶Zr0.91Si0.09O2 バッファ膜23上に第1の実施形態と同様の方法にてエピタキシャルにBa0.8 Sr0.2 TiO3 膜(強誘電体膜)25を約200nm成膜した。 Next, a Ba 0.8 Sr 0.2 TiO 3 film (ferroelectric film) 25 was formed about 200 nm epitaxially on the single crystal Zr 0.91 Si 0.09 O 2 buffer film 23 by the same method as in the first embodiment.
次いで、Ba0.8 Sr0.2 TiO3 強誘電体膜25上に、第1の実施形態と同様の方法にてエピタキシャルにSrRuO3 膜(ゲート電極)26を約300nm成膜した。SrRuO3 ゲート電極26の電気抵抗は結晶性が劣化することによって上昇するため、エピタキシャルであることが望ましい。
Next, an SrRuO 3 film (gate electrode) 26 was formed on the Ba 0.8 Sr 0.2 TiO 3
次いで、上記積層膜上にトランジスタゲートのパターンを持つようなマスク(図示せず)を作製し、ArとCF4 を含むような雰囲気中でドライエッチングを行うことでゲート部を形成し、ソース・ドレイン領域27,28を露出させた。
Next, a mask (not shown) having a transistor gate pattern is formed on the stacked film, and dry etching is performed in an atmosphere containing Ar and CF 4 to form a gate portion. The
これ以降のプロセスは一般的な半導体プロセスを適用可能である。例えば、上記パターン上にイオンインプラント法によってソース・ドレイン領域27,28の不純物をドーピングを施し、例えば1050℃における1秒間のスパイクアニールを施すことでソース・ドレイン領域27,28を活性化すれば良く、これらのプロセスによって強誘電特性が問題になるほど劣化することはない。
A general semiconductor process can be applied to the subsequent processes. For example, the source /
このような構成であれば、ゲート絶縁膜に強誘電体膜を用いた強誘電体メモリとして動作させることができる。そしてこの場合、第1の実施形態と同様に、シリコン基板21上にa軸配向した単結晶Zr0.91Si0.09O2 膜23を形成することによって、シリコン基板21上に良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた強誘電体メモリの素子特性向上をはかることができる。
With such a configuration, it is possible to operate as a ferroelectric memory using a ferroelectric film as a gate insulating film. In this case, similarly to the first embodiment, a single crystal Zr 0.91 Si 0.09 O 2 film 23 a-axis oriented is formed on the
なお、本実施形態では第1の実施形態とは異なり、Zr0.91Si0.09O2 バッファ膜23とBa0.8 Sr0.2 TiO3 強誘電体膜25の積層膜に加わる電界によって、素子の強誘電特性が得られるため、Zr0.91Si0.09O2膜23は薄い方が望ましい。しかしながら、Zr0.91Si0.09O2 膜23があまりに薄いとBa0.8 Sr0.2 TiO3 強誘電体膜25のリークを低下させるためのバリア機能が低下する問題点がある。Zr0.91Si0.09O2 膜25のバリア機能を保てる薄膜化の限界は、界面SiO2 層22を含んだ酸化膜換算膜厚(EOT)として0.6nmである。
In this embodiment, unlike the first embodiment, the ferroelectric characteristics of the device are affected by the electric field applied to the laminated film of the Zr 0.91 Si 0.09 O 2 buffer film 23 and the Ba 0.8 Sr 0.2 TiO 3
(第3の実施形態)
第1の実施形態において、単結晶の強誘電体としてのBaTiO3 膜に替えて、(A. Beck, J. G. Bednorz, Ch. Gerber, C. Rossel, and D. Widmer, Applied Physics Letters 77, (2000), 139)に記されているようなSrZr0.998Cr0.002O3 膜(抵抗変化膜)を用いることで、抵抗変化メモリ、即ちRRAMとして利用できる。抵抗変化膜の形成方法としては第1の実施形態と同様にスパッタ法を用いればよい。
(Third embodiment)
In the first embodiment, instead of the BaTiO 3 film as a single crystal ferroelectric material (A. Beck, JG Bednorz, Ch. Gerber, C. Rossel, and D. Widmer, Applied Physics Letters 77, (2000 ), 139) can be used as a resistance change memory, that is, an RRAM, by using a SrZr 0.998 Cr 0.002 O 3 film (resistance change film). As a method for forming the resistance change film, a sputtering method may be used as in the first embodiment.
SrZr0.998Cr0.002O3 膜を抵抗変化メモリとして用いる場合、絶縁膜を挟み込む電極が異なると所望の特性が得られなくなる場合があるが、本構造においてはSrRuO3 電極を用いる点で共通しており、再現性には殆ど疑いがない。なお、抵抗変化膜を一般式でSrZr1-t Crt O3 と記載した場合、Crの組成比tが0.001以上で0.003以下の範囲であれば、印加電圧の符号により抵抗が大きく変化する抵抗変化特性を有する良好な単結晶であることが確認された。 When the SrZr 0.998 Cr 0.002 O 3 film is used as a resistance change memory, desired characteristics may not be obtained if the electrodes sandwiching the insulating film are different, but this structure is common in that the SrRuO 3 electrode is used. There is almost no doubt about reproducibility. When the resistance change film is described as SrZr 1-t Cr t O 3 by a general formula, if the Cr composition ratio t is in the range of 0.001 or more and 0.003 or less, the resistance is determined by the sign of the applied voltage. It was confirmed that this was a good single crystal having a resistance change characteristic that changed greatly.
抵抗変化メモリを形成する場合、上記SrRuO3 /SrZr0.998Cr0.002O3 /SrRuO3 膜以外にも、例えばPt/Pr0.7 Ca0.3 MnO3 /Pt膜や、Ag/Pr0.7 Ca0.3 MnO3 /YBa2 Cu3 O7 膜や、Ag/LaCoO3/LaAlO3 膜(抵抗変化は上部Ag電極間で得る)や、Ag/BiSr2 CaCu2 O8 /LaAlO3 膜や、Ag/La0.75Sr0.25MnO3/LaAlO3 膜や、Ag/La0.80Ca0.20MnO3 /LaAlO3 膜などが可能である。特に、Ptはこれらの結晶と格子定数が殆ど同じであり、実際にペロブスカイトとほぼ互換にエピタキシャル成長することを本発明者らは実験で確認している。従って、ペロブスカイトがZr0.91Si0.09O2 膜上にエピタキシャル成長する以上、PtもZr0.9 Si0.1 O2 膜上にエピタキシャル成長すると考えられるため、Zr0.91Si0.09O2 膜上にPt/Pr0.7 Ca0.3 MnO3 /Pt膜はエピタキシャルに作製することが可能である。 When forming a resistance change memory, in addition to the SrRuO 3 / SrZr 0.998 Cr 0.002 O 3 / SrRuO 3 film, for example, a Pt / Pr 0.7 Ca 0.3 MnO 3 / Pt film, an Ag / Pr 0.7 Ca 0.3 MnO 3 / YBa film, or the like. 2 Cu 3 O 7 film, Ag / LaCoO 3 / LaAlO 3 film (resistance change is obtained between upper Ag electrodes), Ag / BiSr 2 CaCu 2 O 8 / LaAlO 3 film, Ag / La 0.75 Sr 0.25 MnO A 3 / LaAlO 3 film, an Ag / La 0.80 Ca 0.20 MnO 3 / LaAlO 3 film, and the like are possible. In particular, the present inventors have confirmed by experiments that Pt has almost the same lattice constant as those of these crystals, and that it is actually epitaxially grown almost interchangeably with perovskite. Therefore, perovskite Zr 0.91 Si 0.09 O 2 film on the above epitaxial growth, since Pt is also believed to epitaxially grow Zr 0.9 Si 0.1 O 2 film, Pt / Pr 0.7 Ca 0.3 MnO in Zr 0.91 Si 0.09 O 2 film The 3 / Pt film can be produced epitaxially.
このように本実施形態によれば、SrZr0.998Cr0.002O3 膜などの電圧印加の極性によって抵抗が変化する抵抗変化膜を用いることにより、抵抗変化メモリを作製することができる。そしてこの場合、第1の実施形態と同様に、シリコン基板21上にa軸配向した単結晶Zr0.91Si0.09O2 膜23を形成することによって、シリコン基板21上に良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた抵抗変化メモリの素子特性向上をはかることができる。
Thus, according to the present embodiment, a resistance change memory can be manufactured by using a resistance change film whose resistance changes depending on the polarity of voltage application, such as a SrZr 0.998 Cr 0.002 O 3 film. In this case, similarly to the first embodiment, a single crystal Zr 0.91 Si 0.09 O 2 film 23 a-axis oriented is formed on the
なお、本実施形態に記したRRAMも、第1の実施形態に記したものと同様に選択トランジスタのソース又はドレインと電気的に接触するように形成して使用することが可能である。 Note that the RRAM described in this embodiment can also be formed and used so as to be in electrical contact with the source or drain of the selection transistor in the same manner as that described in the first embodiment.
(第4の実施形態)
図12は、本発明の第4の実施形態に係わる半導体装置の概略構成を示す断面図である。この例は、TMR(Tunnel Magneto-Resistance)効果やGMR(Giant Magneto Resistance)効果を利用した磁気メモリ(MRAM)、更には磁気ヘッドとして私用することが可能である。
(Fourth embodiment)
FIG. 12 is a sectional view showing a schematic configuration of a semiconductor device according to the fourth embodiment of the present invention. This example can be used privately as a magnetic memory (MRAM) using the TMR (Tunnel Magneto-Resistance) effect or GMR (Giant Magneto Resistance) effect, and further as a magnetic head.
単結晶シリコン基板41上に、SiO2 バッファ膜(界面層)42を介してZr0.91Si0.09O2 バッファ膜43が形成され、その上にLa0.7 Sr0.3 MnO3 膜(第1の磁性膜)44が形成され、その上に3.5nmの膜厚のZr0.9 Si0.1 O1.93膜(トンネル絶縁膜)45が形成され、その上にLa0.7 Sr0.3 MnO3 膜(第2の磁性膜)46が形成されている。
A Zr 0.91 Si 0.09 O 2 buffer film 43 is formed on the single
第2の磁性膜46,トンネル絶縁膜45,及び第1の磁性膜44の一部はメサ状にエッチングされ、メサの側部にSiO2 等の絶縁膜47が埋め込み形成されている。そして、第2の磁性膜46及び絶縁膜47上にPt電極48が形成されている。
A part of the second
この半導体装置は、第1の実施形態に示したようなZr0.91Si0.09O2 バッファ膜43上に、スパッタ法によりLa0.7 Sr0.3 MnO3 磁性膜44を形成し、例えば約3.5nmの膜厚のZr0.9 Si0.1 O1.93トンネル絶縁膜45を再度形成し、第1の実施形態と同様の熱処理を施して単結晶化し、再度La0.7 Sr0.3 MnO3 磁性膜46を形成することで、磁気抵抗変化膜として動作させることが可能である。ここで、上記熱処理は、全ての積層構造を堆積後に行うことも可能である。
In this semiconductor device, a La 0.7 Sr 0.3 MnO 3
なお、磁性膜44,46を一般式でLa1-u Sru MnO3 と記載した場合、Srの組成比uが0.2以上で0.3以下の範囲であれば、磁気特性を有する良好な単結晶であることが確認された。また、トンネル絶縁膜45としては、Zrx Si1-x O2代わりにSrTiO3 を用いることも可能である。
In the case described with La 1-u Sr u MnO 3 the
このような積層膜は、例えばMRAMにおける磁気記憶の変化を検出する部分に用いたり、ハードディスクのヘッドのようなディスク上の磁気記憶を検出するような部品として用いることが可能である。そしてこの場合、シリコン基板41上にa軸配向した単結晶Zr0.9 Si0.1 O2 膜43を形成することによって、シリコン基板41上に磁性膜44,46としての良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた素子の特性向上をはかることができる。
Such a laminated film can be used, for example, as a part for detecting a change in magnetic memory in an MRAM, or as a component for detecting magnetic memory on a disk such as a hard disk head. In this case, an a-axis oriented single crystal Zr 0.9 Si 0.1 O 2 film 43 is formed on the
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、単結晶シリコン基板上にSiO2 膜を介してZr0.91Si0.09O2 バッファ膜を形成したが、SiO2 膜は省略することも可能である。また、Zr1-x Six O2 バッファ膜におけるSi組成xは0.09に限るものではなく、0.08≦x≦0.10の範囲であればよい。
(Modification)
In addition, this invention is not limited to each embodiment mentioned above. In the embodiment, the Zr 0.91 Si 0.09 O 2 buffer film is formed on the single crystal silicon substrate via the SiO 2 film, but the SiO 2 film may be omitted. Further, the Si composition x in the Zr 1-x Si x O 2 buffer film is not limited to 0.09, and may be in the range of 0.08 ≦ x ≦ 0.10.
第1,第2の実施形態における強誘電体膜はBa1-s Srs TiO3(0≦s≦0.3)に限るものではなく、ペロブスカイト構造の強誘電体単結晶であればよい。また、第3の実施形態における抵抗変化膜はSrZr1-t Crt O3(0.001≦t≦0.003)に限るものではなく、先に説明した各種の膜を用いることができ、ペロブスカイト構造の単結晶であればよい。さらに、第4の実施形態における磁性膜はLa1-u Sru MnO3(0.2≦u≦0.3)に限るものではなく、ペロブスカイト構造の磁性体単結晶であればよい。 The ferroelectric film in the first and second embodiments is not limited to Ba 1-s Sr s TiO 3 (0 ≦ s ≦ 0.3), and may be a ferroelectric single crystal having a perovskite structure. Further, the resistance change film in the third embodiment is not limited to SrZr 1-t Cr t O 3 (0.001 ≦ t ≦ 0.003), and the various films described above can be used, and a simple perovskite structure. Any crystal may be used. Further, the magnetic film in the fourth embodiment is not limited to La 1-u Sr u MnO 3 (0.2 ≦ u ≦ 0.3), may be a magnetic single crystal of a perovskite structure.
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。 In addition, various modifications can be made without departing from the scope of the present invention.
11,21,41,101…単結晶シリコン基板
12,22,42…SiO2 バッファ膜(界面層)
13,23,43…ZrSiO2 バッファ膜
14…SrRuO3 膜(下部電極)
15,25…BaTiO3 膜(強誘電体膜)
16…SrRuO3 膜(上部電極)
26…SrRuO3 膜(ゲート電極)
27,104…ソース領域
28,105…ドレイン領域
44…LaSrMnO3 膜(第1の磁性膜)
45…ZrSiO2 膜(トンネル絶縁膜)
46…LaSrMnO3 膜(第2の磁性膜)
47…埋め込み絶縁膜
48…Pt電極
102…ゲート絶縁膜
103…ゲート電極
106…プラグ
11, 21, 41, 101 ... single
13, 23, 43 ... ZrSiO 2 buffer film 14 ... SrRuO 3 film (lower electrode)
15, 25 ... BaTiO 3 film (ferroelectric film)
16 ... SrRuO 3 film (upper electrode)
26 ... SrRuO 3 film (gate electrode)
27, 104 ...
45 ... ZrSiO 2 film (tunnel insulating film)
46 ... LaSrMnO 3 film (second magnetic film)
47 ... Embedded insulating
Claims (10)
前記バッファ膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された下部電極と、
前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、
前記強誘電体膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された上部電極と、
を具備したことを特徴とする半導体装置。 An a-axis oriented single crystal buffer film of Zr 1-x Si x O 2 formed on a single crystal silicon substrate;
A lower electrode formed on the buffer film and formed of a single crystal having a Pt or perovskite structure;
A ferroelectric film formed on the lower electrode and formed of a single crystal having a perovskite structure;
An upper electrode formed on the ferroelectric film and formed of a single crystal having a Pt or perovskite structure;
A semiconductor device comprising:
前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、
前記強誘電体膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された電極と、
をトランジスタのゲートスタック構造として持つことを特徴とする半導体装置。 An a-axis oriented single crystal buffer film of Zr 1-x Si x O 2 formed on a single crystal silicon substrate;
A ferroelectric film formed on the buffer film and formed of a single crystal having a perovskite structure;
An electrode formed on the ferroelectric film and formed of a single crystal having a Pt or perovskite structure;
As a gate stack structure of a transistor.
前記バッファ膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された下部電極と、
前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された抵抗変化膜と、
前記抵抗変化膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された上部電極と、
を具備したことを特徴とする半導体装置。 An a-axis oriented single crystal buffer film of Zr 1-x Si x O 2 formed on a single crystal silicon substrate;
A lower electrode formed on the buffer film and formed of a single crystal having a Pt or perovskite structure;
A resistance change film formed on the lower electrode and formed of a single crystal having a perovskite structure;
An upper electrode formed on the variable resistance film and formed of a single crystal having a Pt or perovskite structure;
A semiconductor device comprising:
前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された第1の磁性膜と、
前記第1の磁性膜上に形成され、ペロブスカイト構造の単結晶で形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成され、ペロブスカイト構造の単結晶で形成された第2の磁性膜と、
前記第2の磁性膜上に形成され、Pt又はペロブスカイト構造の単結晶で形成された電極と、
を具備したことを特徴とする半導体装置。 An a-axis oriented single crystal buffer film of Zr 1-x Si x O 2 formed on a single crystal silicon substrate;
A first magnetic film formed on the buffer film and formed of a single crystal having a perovskite structure;
A tunnel insulating film formed on the first magnetic film and formed of a single crystal having a perovskite structure;
A second magnetic film formed on the tunnel insulating film and formed of a single crystal having a perovskite structure;
An electrode formed on the second magnetic film and formed of a single crystal having a Pt or perovskite structure;
A semiconductor device comprising:
前記Zrx Si1-x O2-y 膜を酸素を含む雰囲気中でアニールすることにより、Zrx Si1-x O2 のa軸配向単結晶バッファ膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a non-single crystalline film of Zr x Si 1-x O 2-y in an oxygen deficient state on a single crystal silicon substrate;
Annealing the Zr x Si 1-x O 2-y film in an atmosphere containing oxygen to form an a-axis oriented single crystal buffer film of Zr x Si 1-x O 2 ;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006245911A JP2008066668A (en) | 2006-09-11 | 2006-09-11 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006245911A JP2008066668A (en) | 2006-09-11 | 2006-09-11 | Semiconductor device and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066668A true JP2008066668A (en) | 2008-03-21 |
Family
ID=39289065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006245911A Abandoned JP2008066668A (en) | 2006-09-11 | 2006-09-11 | Semiconductor device and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008066668A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197402A (en) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | Magnetic memory and method for manufacturing the same |
US8635496B2 (en) | 2008-08-04 | 2014-01-21 | Nec Corporation | Trouble analysis apparatus |
JP2014019940A (en) * | 2012-07-23 | 2014-02-03 | Nippon Telegr & Teleph Corp <Ntt> | Method for controlling composition of complex oxide thin film and thin film growth apparatus |
US8760845B2 (en) * | 2012-02-10 | 2014-06-24 | Nanya Technology Corp. | Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same |
JP2016127209A (en) * | 2015-01-07 | 2016-07-11 | 国立研究開発法人産業技術総合研究所 | Manufacture method of perovskite oxide thin film and memory element including the same |
JP2017011029A (en) * | 2015-06-18 | 2017-01-12 | 株式会社ユーテック | Ferroelectric ceramic, ferroelectric memory, and manufacturing method of the same |
JP2017103419A (en) * | 2015-12-04 | 2017-06-08 | 国立研究開発法人物質・材料研究機構 | Single crystal magnetoresistive element, method for manufacturing the same, and method for using the same |
US11683943B2 (en) | 2020-03-19 | 2023-06-20 | Kioxia Corporation | Memory device with a plurality of metal chalcogenide layers |
-
2006
- 2006-09-11 JP JP2006245911A patent/JP2008066668A/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8635496B2 (en) | 2008-08-04 | 2014-01-21 | Nec Corporation | Trouble analysis apparatus |
US8760845B2 (en) * | 2012-02-10 | 2014-06-24 | Nanya Technology Corp. | Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same |
JP2013197402A (en) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | Magnetic memory and method for manufacturing the same |
JP2014019940A (en) * | 2012-07-23 | 2014-02-03 | Nippon Telegr & Teleph Corp <Ntt> | Method for controlling composition of complex oxide thin film and thin film growth apparatus |
JP2016127209A (en) * | 2015-01-07 | 2016-07-11 | 国立研究開発法人産業技術総合研究所 | Manufacture method of perovskite oxide thin film and memory element including the same |
JP2017011029A (en) * | 2015-06-18 | 2017-01-12 | 株式会社ユーテック | Ferroelectric ceramic, ferroelectric memory, and manufacturing method of the same |
JP2017103419A (en) * | 2015-12-04 | 2017-06-08 | 国立研究開発法人物質・材料研究機構 | Single crystal magnetoresistive element, method for manufacturing the same, and method for using the same |
US10749105B2 (en) | 2015-12-04 | 2020-08-18 | National Institute For Materials Science | Monocrystalline magneto resistance element, method for producing the same and method for using same |
US11683943B2 (en) | 2020-03-19 | 2023-06-20 | Kioxia Corporation | Memory device with a plurality of metal chalcogenide layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fina et al. | Epitaxial ferroelectric HfO2 films: growth, properties, and devices | |
Lomenzo et al. | Ferroelectric phenomena in Si-doped HfO2 thin films with TiN and Ir electrodes | |
US7368172B2 (en) | Membrane multi-layer structure, and actuator element, capacitive element and filter element using the same | |
JP2008066668A (en) | Semiconductor device and manufacturing method therefor | |
US7364989B2 (en) | Strain control of epitaxial oxide films using virtual substrates | |
CN107452742B (en) | Method for manufacturing semiconductor ferroelectric memory device and semiconductor ferroelectric memory transistor | |
JP3310881B2 (en) | Laminated thin film, substrate for electronic device, electronic device, and method of manufacturing laminated thin film | |
US20060288928A1 (en) | Perovskite-based thin film structures on miscut semiconductor substrates | |
TW201724588A (en) | Ferroelectric memory, manufacturing method of the same, ferroelectric film, and manufacturing method of the same | |
JP6859805B2 (en) | Laminated body, thermoelectric conversion element | |
JP6479480B2 (en) | Nonvolatile memory device | |
JP3994468B2 (en) | Oxide multilayer structure, method for manufacturing the same, and ferroelectric nonvolatile memory | |
JP2007317765A (en) | Ferroelectric memory, and its manufacturing method | |
JP2007053179A (en) | Manufacturing method of semiconductor device | |
Joseph et al. | Ferroelectric behavior of epitaxial Bi 2 VO 5.5 thin films on Si (100) formed by pulsed-laser deposition | |
JP3353833B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3732631B2 (en) | Ferroelectric element and semiconductor device | |
JP3705695B2 (en) | Method for producing dielectric thin film with layered perovskite structure, dielectric thin film with layered perovskite structure and electronic component having dielectric thin film with layered perovskite structure | |
JP4239343B2 (en) | Oxide crystal growth method, field effect transistor manufacturing method, and ferroelectric nonvolatile memory manufacturing method | |
JPH11261028A (en) | Thin film capacitor | |
JPH10182292A (en) | Oxide laminated structure and its production | |
TW200400550A (en) | Vapor phase growth method of oxide dielectric film | |
Chen et al. | Structural and electrical properties of Pb (Zr0. 53Ti0. 47) O3 films prepared on La0. 5Sr0. 5CoO3 coated Si substrates | |
Wang et al. | Electrical properties of Pt/SrBi2Ta2O9/Bi4Ti3O12/p-Si heterostructure prepared by sol-gel processing | |
JP2006196828A (en) | Oxide thin film element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100108 |