JP6561453B2 - Method for manufacturing electronic circuit module component - Google Patents
Method for manufacturing electronic circuit module component Download PDFInfo
- Publication number
- JP6561453B2 JP6561453B2 JP2014220091A JP2014220091A JP6561453B2 JP 6561453 B2 JP6561453 B2 JP 6561453B2 JP 2014220091 A JP2014220091 A JP 2014220091A JP 2014220091 A JP2014220091 A JP 2014220091A JP 6561453 B2 JP6561453 B2 JP 6561453B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal
- circuit module
- phase
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 167
- 229910052751 metal Inorganic materials 0.000 claims description 122
- 239000002184 metal Substances 0.000 claims description 122
- 229910018100 Ni-Sn Inorganic materials 0.000 claims description 41
- 229910018532 Ni—Sn Inorganic materials 0.000 claims description 41
- 229910003271 Ni-Fe Inorganic materials 0.000 claims description 36
- 239000002245 particle Substances 0.000 claims description 24
- 229910052718 tin Inorganic materials 0.000 claims description 20
- 229910000905 alloy phase Inorganic materials 0.000 claims description 13
- 229910052797 bismuth Inorganic materials 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910001152 Bi alloy Inorganic materials 0.000 claims description 8
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 7
- 239000002923 metal particle Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910000640 Fe alloy Inorganic materials 0.000 claims 1
- 239000012071 phase Substances 0.000 description 93
- 239000000758 substrate Substances 0.000 description 56
- 230000008018 melting Effects 0.000 description 41
- 238000002844 melting Methods 0.000 description 41
- 229920005989 resin Polymers 0.000 description 27
- 239000011347 resin Substances 0.000 description 27
- 229910045601 alloy Inorganic materials 0.000 description 19
- 239000000956 alloy Substances 0.000 description 19
- 238000011156 evaluation Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 239000000843 powder Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 7
- 230000001629 suppression Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 235000019589 hardness Nutrition 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000009692 water atomization Methods 0.000 description 2
- 229910016338 Bi—Sn Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009689 gas atomisation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、電子回路モジュール部品に関する。 The present invention relates to an electronic circuit module component.
受動素子等の電子部品を基板に実装して製造される電子回路モジュール部品は、電子機器の基板に実装されて用いられる。電子回路モジュール部品における電子部品の接合及び電子回路モジュール部品の実装に用いられるはんだとして、Pb(鉛)を含まないPbフリーはんだが知られている。 Electronic circuit module components manufactured by mounting electronic components such as passive elements on a substrate are used by being mounted on a substrate of an electronic device. Pb-free solder containing no Pb (lead) is known as a solder used for joining electronic components in electronic circuit module components and mounting electronic circuit module components.
電子回路モジュール部品を電子機器の基板に実装する際には、はんだを溶融させるためのリフローが行われる。このリフローの際に、電子回路モジュール部品内の電子部品と基板とを接合するはんだが溶融して飛散したりはんだが移動したりすることを防ぐため、種々の検討が行われている(例えば、特許文献1参照)。 When the electronic circuit module component is mounted on the board of the electronic device, reflow for melting the solder is performed. In this reflow, various studies have been made in order to prevent the solder joining the electronic component in the electronic circuit module component and the substrate from being melted and scattered or the solder moving (for example, Patent Document 1).
しかしながら、特許文献1記載のはんだを用いて接合を行った場合であっても、はんだの飛散や移動を完全に抑制することはできていないという問題がある。また、耐久性の観点からも更なる改良が求められている。 However, even when bonding is performed using the solder described in Patent Document 1, there is a problem that the scattering and movement of the solder cannot be completely suppressed. Further improvements are also required from the viewpoint of durability.
本発明は上記を鑑みてなされたものであり、製造工程において再加熱した場合の接合金属の破損が防止された電子回路モジュール部品を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide an electronic circuit module component in which breakage of the bonding metal when reheated in the manufacturing process is prevented.
上記目的を達成するため、本発明に係る電子回路モジュール部品は、電子部品と、前記電子部品が搭載される回路基板と、前記電子部品の端子電極と前記回路基板の端子電極との間に介在し、Sn合金相、当該Sn合金相の間に分散して形成され少なくともFeを含むNi−Sn合金相、及び、当該Ni−Sn合金相の内部に形成された直径5μm以下の複数の穴部を含む接合金属と、を備え、隣接する前記穴部同士の中心距離が10μm以上であることを特徴とする。 To achieve the above object, an electronic circuit module component according to the present invention includes an electronic component, a circuit board on which the electronic component is mounted, and a terminal electrode of the electronic component and a terminal electrode of the circuit board. And an Sn alloy phase, a Ni—Sn alloy phase that is dispersed between the Sn alloy phases and contains at least Fe, and a plurality of holes having a diameter of 5 μm or less formed inside the Ni—Sn alloy phase And a center distance between the adjacent hole portions is 10 μm or more.
上記の電子回路モジュール部品によれば、Sn合金相よりも融点が高いNi−Sn合金相を含んで接合金属が形成されるため、再加熱した場合であっても接合金属の再溶融が防止される。また、Sn合金相の間に、Sn相よりも硬いNi−Sn合金相が分散して形成されていることで、接合金属内にクラック等が生じたとしても進行が抑制されるため、接合金属の破損が防止される。さらに、Ni−Sn合金相の内部に5μm以下の穴部が設けられることにより、Ni−Sn合金相内にクラックが生じた場合であっても、その進行を抑制することができるため、耐久性が向上する。 According to the above electronic circuit module component, since the joining metal is formed including the Ni—Sn alloy phase having a melting point higher than that of the Sn alloy phase, remelting of the joining metal is prevented even when reheated. The In addition, since the Ni—Sn alloy phase harder than the Sn phase is dispersed and formed between the Sn alloy phases, even if cracks or the like occur in the bonding metal, the progress is suppressed. Is prevented from being damaged. Furthermore, since a hole of 5 μm or less is provided inside the Ni—Sn alloy phase, even if cracks occur in the Ni—Sn alloy phase, the progress can be suppressed, so that durability Will improve.
ここで、前記接合金属は、Bi合金相をさらに含む態様とすることができる。Ni−Sn合金相よりも硬いBi合金相をさらに含むことにより、クラック等に対する耐久性がさらに向上する。 Here, the bonding metal may further include a Bi alloy phase. By further including a Bi alloy phase harder than the Ni—Sn alloy phase, durability against cracks and the like is further improved.
また、前記Bi合金相は、等価直径が3μm以下である態様とすることができる。Bi合金相の等価直径が3μm以下であることにより、Bi合金相の偏析による接合金属全体としての耐久性の低下を防ぐことができる。 The Bi alloy phase may have an equivalent diameter of 3 μm or less. When the equivalent diameter of the Bi alloy phase is 3 μm or less, it is possible to prevent a decrease in durability of the entire bonded metal due to segregation of the Bi alloy phase.
また、穴部から中心距離が10μm以上離れた領域にNi−Fe合金相を含む態様とすることができる。このように、Ni−Fe合金相を含む場合、互いに異なる硬度の領域が多数形成されるため、接合金属全体としてクラックの進行を抑制することができるため、耐久性が向上する。 Moreover, it can be set as the aspect which contains a Ni-Fe alloy phase in the area | region where the center distance was separated from the hole part by 10 micrometers or more. As described above, when the Ni—Fe alloy phase is included, a large number of regions having different hardnesses are formed, so that the progress of cracks can be suppressed as a whole of the bonded metal, thereby improving durability.
本発明によれば、製造工程において再加熱した場合に接合金属の破損が防止された電子回路モジュール部品が提供される。 ADVANTAGE OF THE INVENTION According to this invention, when the reheating is carried out in a manufacturing process, the electronic circuit module component by which damage of the joining metal was prevented is provided.
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
図1は、電子回路モジュール部品の断面図である。図2は、電子回路モジュール部品を電子機器等の基板に取り付けた状態を示す側面図である。図1に示すように、電子回路モジュール部品1は、複数の電子部品2を基板3に実装した、ひとまとまりの機能を持つモジュールとしたものである。電子部品2は、基板3の表面に実装されていてもよいし、基板3の内部に実装されていてもよい。本実施形態において、電子回路モジュール部品1を構成する電子部品2としては、例えば、コイルやコンデンサ、あるいは抵抗等の受動素子があるが、ダイオードやトランジスタ等の能動素子やIC(Integral Circuit)等も電子部品2として基板3の表面や基板3の内部に実装されてもよい。また、電子部品2は、これらに限定されるものではない。
FIG. 1 is a cross-sectional view of an electronic circuit module component. FIG. 2 is a side view showing a state in which the electronic circuit module component is attached to a substrate such as an electronic device. As shown in FIG. 1, the electronic circuit module component 1 is a module having a group of functions in which a plurality of
図1に示すように、電子回路モジュール部品1は、電子部品2が実装される回路基板である基板3と、電子部品2を覆う絶縁樹脂4と、絶縁樹脂4の表面を被覆するシールド層5と、を含んで構成される。なお、電子回路モジュール部品1は、シールド層5を有していなくてもよい。電子部品2の端子電極と基板3の端子電極とは、本実施形態に係るPbフリーはんだ(以下、第1はんだという)6Aによって接合される。これによって、電子部品2が基板3に実装される。このように、第1はんだ6Aは、電子部品2の端子電極と基板3の端子電極との間に介在する接合金属となる。
As shown in FIG. 1, an electronic circuit module component 1 includes a
図1に示すように、電子回路モジュール部品1では、基板3に実装された電子部品2が絶縁樹脂4で覆われる。電子回路モジュール部品1は、電子部品2が実装される側の基板3の表面(部品実装面という)も同時に絶縁樹脂4で覆われる。このように、電子回路モジュール部品1は、絶縁樹脂4で複数の電子部品2及び部品実装面を覆うことで、基板3及び複数の電子部品2を一体化するとともに、強度を確保する。
As shown in FIG. 1, in the electronic circuit module component 1, the
複数の電子部品2を覆った絶縁樹脂4の表面には、シールド層5が形成される。絶縁樹脂4としては、熱硬化性樹脂、例えば、エポキシ樹脂を用いることができるが、これに限定されない。なお、フィラー等の添加物が含まれていてもよい。
A
本実施形態において、シールド層5は導電材料(導電性を有する材料であり、本実施形態では金属)で構成されている。本実施形態では、シールド層5は単数の導電材料で構成されてもよいし、複数の導電材料の層で構成されてもよい。シールド層5は、絶縁樹脂4の表面を被覆することにより、絶縁樹脂4の内部に封入された電子部品2を電子回路モジュール部品1の外部からの高周波ノイズや電磁波等から遮蔽したり、電子部品2から放射される高周波ノイズ等を遮蔽したりする。このように、シールド層5は、電磁気シールドとして機能する。本実施形態において、シールド層5は、絶縁樹脂4の表面全体を被覆している。なお、シールド層5は、電磁気シールドとして必要な機能を発揮できるように絶縁樹脂4を被覆すればよく、必ずしも絶縁樹脂4の表面全体を被覆する必要はない。したがって、シールド層5は、絶縁樹脂4の表面の少なくとも一部を被覆していればよい。
In the present embodiment, the
なお、電子回路モジュール部品1は、シールド層5を設けていなくてもよい。この場合には、電子回路モジュール部品1のシールド層5に相当する領域についても絶縁樹脂4により被覆される。
In addition, the electronic circuit module component 1 does not need to provide the
電子回路モジュール部品1は、例えば、次のような手順で製造される。
(1)基板3の端子電極に第1はんだ6Aを含むはんだペーストを印刷する。
(2)実装装置(マウンタ)を用いて電子部品2を基板3に搭載する。
(3)電子部品2が搭載された基板3をリフロー炉に入れてはんだペーストを加熱することにより、はんだペーストに含まれる第1はんだ6Aが溶融し、硬化することにより電子部品2の端子電極と基板3の端子電極とを接合する(リフロー工程)。
(4)電子部品2や基板3の表面に付着したフラックスを洗浄する。
(5)絶縁樹脂4で電子部品2及び基板3を覆う(モールド工程)。
The electronic circuit module component 1 is manufactured by the following procedure, for example.
(1) A solder paste containing the first solder 6 </ b> A is printed on the terminal electrode of the
(2) The
(3) When the
(4) The flux adhering to the surface of the
(5) Covering the
上記の手順のうち、リフロー工程では、一般的に、リフロー炉の最高温度が240℃〜260℃程度となるようにして、はんだペーストに含まれる第1はんだ6Aの溶融及び硬化が行われる。また、モールド工程は、絶縁樹脂4の材料等によって適宜変更されるが、例えば、175℃で4時間加熱することにより、絶縁樹脂4の硬化が行われる。
Among the above procedures, in the reflow process, generally, the
基板3は、部品実装面の反対側に、端子電極(モジュール端子電極)7を有する。モジュール端子電極7は、電子回路モジュール部品1が備える電子部品2と電気的に接続されるとともに、図2に示すように、電子回路モジュール部品1が取り付けられる基板(例えば、電子機器の基板であり、以下、装置基板という)8の端子電極(装置基板端子電極)9とはんだ(以下、第2はんだという)6Bによって接合される。これによって、電子回路モジュール部品1は、電子部品2と装置基板8との間で電気信号や電力をやり取りする。
The
図2に示す装置基板8は、電子回路モジュール部品1が実装される基板であり、例えば、電子機器(車載電子機器、携帯電子機器等)に搭載される。装置基板8に電子回路モジュール部品1を実装する場合、例えば、装置基板端子電極9に第2はんだ6Bを含むはんだペーストを印刷し、実装装置を用いて電子回路モジュール部品1を装置基板8に搭載する。そして、電子回路モジュール部品1が搭載された装置基板8をリフロー炉に入れてはんだペーストを加熱することにより、はんだペーストに含まれる第2はんだ6Bが溶融し、硬化することによりモジュール端子電極7と装置基板端子電極9とを接合する。その後、電子回路モジュール部品1や装置基板8の表面に付着したフラックスを洗浄する。
A
一般的に、電子回路モジュール部品の製造に使用されているPbフリーはんだの溶融温度は約220℃であるのに対して、リフロー時における最高温度は240℃〜260℃程度とされる。電子回路モジュール部品1を構成する電子部品2を基板3に実装する際に用いられる第1はんだ6Aは、上述したように、電子回路モジュール部品1が装置基板8へ実装される際にリフローされることから、このリフローにおける温度で溶融しないはんだ(高温はんだ)が使用される。
Generally, the melting temperature of Pb-free solder used for manufacturing electronic circuit module components is about 220 ° C., whereas the maximum temperature during reflow is about 240 ° C. to 260 ° C. The
Pbを使用するはんだには、溶融温度が300℃程度のはんだがあるが、Pbフリーはんだでは溶融温度が260℃以上かつ適切な特性を有するものはない。このため、Pbフリーはんだを用いる場合、電子回路モジュール部品1を構成する電子部品2の接合に用いるはんだ(第1はんだ6A)、及び電子回路モジュール部品1を装置基板8へ実装する際に用いるはんだ(第2はんだ6B)に、両者の溶融温度差が少ないものを使用せざるを得ない。
Among the solders using Pb, there is a solder having a melting temperature of about 300 ° C., but there is no Pb-free solder having a melting temperature of 260 ° C. or more and appropriate characteristics. For this reason, when Pb-free solder is used, the solder (
電子回路モジュール部品1を構成する電子部品2の接合に用いるはんだがリフロー時に再溶融すると、第1はんだ6Aの移動や、はんだフラッシュ(はんだの飛散)といった不具合が発生する。その結果、短絡や電子部品2の接触不良を招くおそれがある。このため、電子回路モジュール部品1の電子部品2を接合するはんだには、電子回路モジュール部品1を実装する際のリフロー時において再溶融しないもの、あるいは再溶融が第1はんだ6Aの移動やはんだフラッシュを招かない程度であるものを使用することが望まれている。溶融温度の高いはんだの代替として導電性接着材(Agペースト等)もあるが、機械的な強度が低く、電気抵抗も高く、コストも高い等の課題があり、はんだの代替とはなっていない。本実施形態の電子回路モジュール部品1を構成する電子部品2の接合に用いる第1はんだ6Aは、このような要求を満たすPbフリーはんだである。
When the solder used for joining the
図3、図4は、本実施形態に係るPbフリーはんだの概念図である。本実施形態に係るPbフリーはんだ、すなわち第1はんだ6Aは、使用前(溶融する前)において、少なくともSn(スズ)及びBi(ビスマス)を含む第1金属61と、少なくともNi(ニッケル)−Fe(鉄)合金を含む第2金属62と、を含む。図3に示す第1はんだ6Aは、粒状の第1金属61と粒状の第2金属62とをペースト材料PEに分散させてはんだペーストとしたものである。図4に示す第1はんだ6Aは、第2金属62を芯として、その外側を第1金属61で被覆し、針金状のはんだとしたものである。このように、第1はんだ6Aは、溶融する前において、少なくともSn及びBiを含む第1金属61と、少なくともNi−Fe合金を含む第2金属62とが溶融時に混合可能な状態であればよい。
3 and 4 are conceptual diagrams of Pb-free solder according to the present embodiment. The Pb-free solder according to this embodiment, that is, the
第1金属61は、少なくともSn及びBiを含むが、第1はんだ6AはPbフリーはんだであるため、Pbは含まない。また、第1金属61は、Ag(銀)、Cu(銅)のうち少なくとも一つを含んでいてもよい。第2金属62は、Ni−Fe合金を少なくとも含んでいる。すなわち、第2金属62は、Ni−Fe合金を必須とし、この他にCo(コバルト)、Mo(モリブデン)、Cu(銅)、Cr(クロム)のうち少なくとも一つを含んでいてもよい。
The
本実施形態においては、第1金属61として、所謂SnBiはんだ(Pbフリーはんだ)を用いる。また、第1金属61において、SnとBiの和は90質量%以上であり、Biが5質量%以上15質量%以下である。このようなはんだは、リフロー後における組織はSn相が大半を占めるので、複数回リフローするとSn相が再溶融する。このため、本実施形態では、リフロー時にSnと化合物を作りやすい金属として、少なくともNi−Fe合金を含む第2金属62を第1金属61に添加する。すなわち、SnとBiとが含まれる第1金属61に対して、Ni−Fe合金が添加される。これによって、最初に第1はんだ6Aが溶融したときに第1金属61に含まれるSnと第2金属62のNi−Feとを反応させて、第1はんだ6Aが硬化したときに耐熱性の高い組織を作る。そして、例えば、再度のリフロー等によって第1はんだ6Aが加熱された場合でも、第1はんだ6Aの再溶融が抑制される。
In the present embodiment, so-called SnBi solder (Pb-free solder) is used as the
図5及び図6は、第1はんだ6Aが硬化して形成される接合金属を模式的に示したものである。図5は、硬化前の第1金属61におけるBi添加量を7.5質量%としたものであり、図6は、硬化前の第1金属61におけるBi添加量を12.5質量%としたものである。図5及び図6に示すように、第1はんだ6Aが硬化して形成される接合金属では、第1金属61由来のSn相71(Sn合金相)内にBi相72(Bi合金相)が分散して析出している。また、第2金属62由来のNi−Fe相73(Ni−Fe合金相)の周辺に第1金属61由来のSnと第2金属62由来のNiとが反応したNi−Sn相74(Ni−Sn合金相)が形成される。Ni−Sn相74には、第2金属62に含まれるNi−Feに由来するFeも含まれる。すなわち、Ni−Sn相74は、少なくともFeを含む。
5 and 6 schematically show the bonding metal formed by curing the
NiとSnとの反応が進んだ領域では、Ni−Sn相74の内側のNi−Fe相73があった部分が空隙により形成された穴部75となって硬化後の第1はんだ6A内に複数形成されている。穴部75は、NiとSnとの反応の進行に沿って、Ni−Fe相を構成していた材料が加熱によって飛散することで形成されたものと考えられる。Ni−Sn相74の内側に形成される穴部75は、略球状であり、断面視において直径が5μm以下である。仮にNi−Sn相74内にクラックが生じたとしても、Ni−Sn相74内に直径5μm以下の穴部75が設けられている場合、Ni−Sn相74はSn相71よりも硬度が十分に高い領域であることからクラックが空隙により形成された穴部75に到達することで進行が抑制することが可能となる。一方、穴部75が5μmよりも大きくなると、穴部75自体が接合金属の耐久性に影響を与える可能性がある。
In the region where the reaction between Ni and Sn has progressed, the portion where the Ni—
また、隣接する穴部75同士は、断面視において中心距離が10μm以上である。なお、中心距離とは、隣接する穴部75の中心同士の距離のことをいう。隣接する穴部75同士の中心距離が10μmよりも小さくなると、クラック等が発生した場合に隣接する穴部同士が連動して亀裂が生じる可能性がある。
Further, the
Ni−Sn相74の内部に穴部75が形成されていない場合、Ni−Sn相74の内部にNi−Fe相73が残留した状況となる。Ni−Fe相73は、略球状であり、断面視において直径が5μm以下である。また、穴部75とNi−Fe相73とは、断面視において中心距離が10μm以上である。
When the
また、Biの添加量を増加した場合には、図6に示すように、Ni−Fe相73の周囲に形成されるNi−Sn相74の大きさが小さくなると共に、Sn相71内にNi−Sn相74が分散した状態となる。また、Bi相72は、Biの添加量が少ない場合(図5)は、Ni−Sn相74の周囲に形成されるのに対して、Biの添加量が増加すると(図6)、Sn相71内に分散する。Bi相72は、Bi単体により構成されていてもよいし、例えばBi−Sn合金により構成されていてもよい。また、Bi相72は、等価直径が3μm以下であることが好ましい。なお、等価直径とは、断面視において、Bi相72の面積をAとして、周囲の長さをCとしたときに、4×A/Cである。Bi相72の等価直径が3μmよりも大きい場合、Bi相72のBi自体の硬く脆い性質によって、クラックが進行しやすくなってしまう可能性がある。
Further, when the addition amount of Bi is increased, as shown in FIG. 6, the size of the Ni—
このように、硬化後の第1はんだ6A(接合金属)では、第1金属61由来のSn相71内にNi−Sn相74が分散して存在すると共に、Ni−Sn相の内部に穴部75が形成される。NiとSnとが反応して得られるNi−Sn相74は、融点が400℃よりも高いため、第2はんだ6Bのリフロー時等に再溶融することが防がれる。Ni−Sn相74の周囲には、融点が低いSn相71等も存在するが、Ni−Sn相74が形成されることでSn相71が溶融することによるはんだの飛散や移動等が抑制される。
Thus, in the hardened
また、Sn相71よりも硬いNi−Sn相74がSn相71内に分散していることにより、第1はんだ6Aでのはんだクラックの発生を防止することができる。硬化後の第1はんだ6Aが何らかの衝撃等を受けて、その一部に亀裂が発生したとしても、Sn相71内にNi−Sn相74が分散していることによって、同一相が広がっている場合と比較して、亀裂が大きくなることを防ぐことができる。はんだクラック発生の防止に係る効果は、特に、図6に示すようにNi−Sn相74の大きさの偏りが小さくなり、Sn相71内に分散しているときに向上する。また、硬化後の第1はんだ6Aでは、Sn相71よりも硬いBi相72もSn相71内に分散することで、Sn相71内に分散している異種相が増えるため、はんだクラック発生の防止に係る効果が向上し、耐久性の高い電子回路モジュール部品が得られる。
In addition, since the Ni—
第1金属61のように、Biを含むはんだでは、Biの添加量に応じて、液相温度及び固相温度が変化する。図7は、Sn及びBiの和に対してBiの添加量を変化させた場合に、固相温度の変化を固相線として示すと共に液相温度の変化を液相線として示したものである。図7に示すように、Biを5質量%以上添加した場合固相温度が低下することから、より低温においてNiとSnとの反応を促進することができる。したがって、例えば、第1はんだ6Aを硬化させた後に絶縁樹脂4で電子部品2及び基板3を覆うモールド工程においても、NiとSnとの反応が促進させることができるため、NiとSnとの反応を促進するための加熱工程等を別途設けなくてもよい。
In the solder containing Bi like the
なお、図7に示すように、Biの添加量が15質量%を超えてしまうと、固相温度が共晶温度(約139℃)まで下がってしまうため、後段の工程において、硬化後の第1はんだが再溶融してしまう可能性が考えられる。また、Biの添加量が15質量%を超えた場合には、硬化後の第1はんだ6Aにおいて、Biの偏析量が大きくなる可能性がある。Biの硬度はSnを主体とするはんだ相よりも高いので、硬化後の第1はんだ6AにおいてBiの偏析量が大きくなると、Bi自体の硬く脆い性質によって、クラックが進行しやすくなってしまう可能性がある。
As shown in FIG. 7, if the amount of Bi added exceeds 15% by mass, the solid phase temperature falls to the eutectic temperature (about 139 ° C.). One solder may be remelted. Moreover, when the addition amount of Bi exceeds 15 mass%, in the
さらに、本実施形態では、Sn及びBiが含まれる第1金属61に、Snと反応しやすいNi−Fe合金を含む第2金属62を添加する。これによって、リフローに要する短い時間でSnとNi−Fe合金との反応を迅速に進行させることができる。
Furthermore, in this embodiment, the
溶融後、硬化した第1はんだ6Aの融点を上昇させるためには、溶融中のSnとNi−Feとの反応を進め、Ni−Sn相の形成を促進する必要がある。このため、溶融前の第1はんだ6Aを構成する第1金属61と第2金属62とは、図3に示すように粒状とすることが好ましい。このようにすれば、第1金属61と第2金属62との接触面積が増加するため、SnとNi−Feとの反応が促進される。これによって、溶融後硬化した第1はんだ6Aの再溶融を防止することができる。なお、図4に示すように、溶融前の第1はんだ6Aを針金状とする場合、少なくとも第2金属62を粒状とすることが好ましい。
In order to raise the melting point of the hardened
また、第2金属62の平均粒子径が小さいほど、第1はんだ6Aは熱エネルギーを吸収しなくなる傾向を示すことが知られている。この傾向は、第2金属62の割合が変化しても同様である。また、第2金属62の平均粒子径が小さくなるほど、溶融時には第1金属61と第2金属62との接触面積が増加するので、SnとNi−Fe合金との反応が進行しやすくなり、Ni−Sn相の形成が促進される。一方、第2金属62の平均粒子径が小さくなるにしたがって、第2金属62の粒子の製造や取り扱いが困難になる。
In addition, it is known that the smaller the average particle diameter of the
したがって、第2金属62の平均粒子径は、3μm以上50μm以下であることが好ましく、5μm以上30μm以下がより好ましい。第2金属62の平均粒子径が50μmになると、硬化後における第1はんだ6Aの組織はNi−Sn相の形成が十分に進まず、第1はんだ6Aが溶融して硬化した後における融点の上昇が小さくなる。また、第2金属62の平均粒子径が3μmを下回ると、第2金属62の粒子の製造や取り扱いが困難になることが考えられる。また、第2金属62の平均粒子径が5μmより小さいと、粒子径に対する表面積が大きい結果、酸化しやすくなる傾向があるので、リフロー時の再加熱によって溶融せず、酸化粒子として基板上に残留するものが生じるおそれがある。第2金属62の平均粒子径を5μm以上とすると、酸化粒子の残留を抑制できるため、より好ましい。なお、本実施形態では、第1金属61の平均粒子径は、10μmから36μmの範囲としている。
Therefore, the average particle diameter of the
また、本実施形態において、第2金属62の添加割合は、第1金属61と第2金属62との和に対して5質量%以上30質量%以下が好ましい。この範囲であれば、電子回路モジュール部品1の基板3に第1はんだ6Aを用いて電子部品2を実装した後、電子回路モジュール部品1を装置基板8に実装する際に再度のリフローをしたとしても、はんだフラッシュの発生や第1はんだ6Aの移動を抑制できる。また、基板3に第1はんだ6Aを用いて電子部品2を実装する場合も、適切なセルフアライメント効果が得られるので、電子部品2の位置決めができる。このように、第2金属62の添加割合が上記範囲であれば、電子回路モジュール部品1を構成する電子部品2の実装に好適である。
In the present embodiment, the addition ratio of the
第2金属62の粉末は、例えば、水アトマイズ法、ガスアトマイズ法等の金属粉末製造方法によって作製される。水アトマイズ法を用いた場合、作製された粉末の表面が酸化する。第2金属62の粉末の表面が酸化した状態で第1金属61に添加し、第1はんだ6Aとすると、酸化膜の影響により、溶融した状態において、第2金属62の粉末が硬化した第1はんだ6Aの表面に集まってしまう。その結果、第1金属61と第2金属62とがほとんど分離してしまうので、第1金属61と第2金属62との反応が促進されず、第1はんだ6Aの融点上昇は望めない。
The powder of the
したがって、金属粉末が製造される過程で第2金属62が酸化した場合、例えば、水素雰囲気中でこれを還元してから、第1金属61に添加することが好ましい。これによって、第1金属61は、最初の溶融中に第1金属61と第2金属62との反応が促進されるため、溶融後硬化した第1はんだ6Aは、溶融前と比較して高い融点を確保できる。
Therefore, when the
第2金属62の粉末に含まれる酸素量をパラメータとして、第1金属61と第2金属62との反応促進を評価した。その結果、第2金属62の粉末中に含まれる酸素の割合が1.5質量%では、第1金属61と第2金属62との反応促進が不十分であり、第1はんだ6Aの融点上昇は望めない。一方、第2金属62の粉末中に含まれる酸素の割合が0.24質量%まで低下すれば、第1金属61と第2金属62との反応が促進されて、第1はんだ6Aの融点が上昇する。
Reaction acceleration between the
第2金属62に占めるFeの割合は、特に限定されないが、8質量%以上あれば溶融後硬化した第1はんだ6Aの融点の上昇が認められる。Feの割合が5質量%以上であれば、溶融後硬化した第1はんだ6Aの融点は、再度のリフロー温度(240℃〜260℃)よりも高くなる。一方、16質量%を超えると、Ni−Sn相の形成が十分に進まず、第1はんだ6Aの溶融温度が低下する可能性がある。したがって、第2金属62に占めるFeの割合は、5質量%以上16質量%以下が好ましく、8質量%以上16質量%以下がより好ましい。
The proportion of Fe in the
以上のように、本実施形態に係る電子回路モジュール部品は、接合金属(硬化した第1はんだ6A)においてSn相71内に分散するNi−Sn相74の内側のNi−Fe相73があった部分が、空隙により形成された穴部75となって複数形成されている。Ni−Sn相74内に直径5μm以下の穴部75が設けられているころで、Ni−Sn相74はSn相71よりも硬度が十分に高い領域であることから、仮にNi−Sn相74においてクラックが発生したとしても、クラックが空隙により形成された穴部75に到達することで進行が抑制することが可能となり、電子回路モジュール部品としての耐久性が向上する。特に、従来の電子回路モジュール部品では、接合金属(第1はんだ6A)が絶縁樹脂4だけでなくシールド層5によって密閉される構造になる場合、はんだフラッシュの不具合が顕著に現れるため、本実施形態に係る電子回路モジュール部品の構成を有することで耐久性の向上効果が大きくなると考えられる。
As described above, the electronic circuit module component according to the present embodiment has the Ni—
また、第1はんだ6Aに用いられるPbフリーはんだは、少なくともSn及びBiを含む第1金属に、少なくともNi−Fe合金を含む第2金属を添加してPbフリーはんだ(上述した第1はんだ6A)を構成する。このPbフリーはんだが最初に溶融する過程においては、第1金属のSnと第2金属のNi−Fe合金との反応が速やかに進行する。反応後はNi−Sn相が形成されることにより、硬化したPbフリーはんだにおいては、最初に溶融する前と比較して融点が高くなり、耐熱性が向上する。その結果、一旦溶融した後のPbフリーはんだがその後のリフローにより再加熱されても、Pbフリーはんだは溶融しない、又は溶融が抑制される。
The Pb-free solder used for the
そして、上記のPbフリーはんだを、電子回路モジュール部品を構成する電子部品の接合に用いることにより、電子回路モジュール部品を装置基板等に実装する際のリフローにおいて、電子回路モジュール部品内ではんだフラッシュやはんだの移動が発生するおそれを低減できる。このようなPbフリーはんだを用いた本実施形態に係る電子回路モジュール部品は、電子部品の端子の接合不良等が発生するおそれを低減できるので、歩留が向上する。 Then, by using the above-mentioned Pb-free solder for joining the electronic components constituting the electronic circuit module component, in the reflow when mounting the electronic circuit module component on the device board or the like, solder flash or The risk of solder movement can be reduced. Since the electronic circuit module component according to the present embodiment using such Pb-free solder can reduce the possibility of occurrence of defective bonding of terminals of the electronic component, the yield is improved.
また、本実施形態に係る電子回路モジュール部品に用いられるPbフリーはんだは、一旦溶融して硬化した後は融点が上昇するため、耐熱性が要求される部分の接合等にも有効である。この場合、本実施形態に係るPbフリーはんだが最初に溶融するときの温度は、SnBi系(Snを基材としてBiが添加されたもの)のはんだと同等(220℃程度)なので、接合時における作業性の低下を招くことはない。さらに、Sn及びBiを含む第1金属を用いることにより、Ni−Sn相の形成を促進させる熱処理として、例えばモールド工程等の電子回路モジュール部品の製造工程における熱処理工程を利用することができるため、追加の熱処理工程等を必要としない。このため、作業性が大幅に向上する。また、本実施形態に係るPbフリーはんだは、Sn、Bi、Ni、Feという比較的安価な金属を用いるので、電子回路モジュール部品等の製造コストの上昇を抑制できる。 In addition, since the Pb-free solder used for the electronic circuit module component according to the present embodiment once melts and hardens, the melting point rises, so that it is also effective for joining parts that require heat resistance. In this case, the temperature at which the Pb-free solder according to the present embodiment is first melted is the same as that of SnBi-based (Sn as a base material to which Bi is added) solder (about 220 ° C.). There is no loss of workability. Furthermore, since the first metal containing Sn and Bi can be used as a heat treatment for promoting the formation of the Ni-Sn phase, for example, a heat treatment step in the manufacturing process of the electronic circuit module component such as a molding step can be used. No additional heat treatment step is required. For this reason, workability is greatly improved. In addition, since the Pb-free solder according to the present embodiment uses relatively inexpensive metals such as Sn, Bi, Ni, and Fe, an increase in manufacturing cost of electronic circuit module components and the like can be suppressed.
さらに、本実施形態に係る電子回路モジュール部品1では、接合金属(硬化した第1はんだ6A)におけるNi−Sn相74の内部に穴部75が設けられていることで、Ni−Sn相74内にクラックが生じたとしても、クラックが空隙により形成された穴部75に到達することでその進行が抑制することが可能となる。したがって、電子回路モジュール部品としての耐久性が向上する。穴部75の直径が5μm以下であり、隣接する穴部75同士の中心距離が10μm以上である場合に、耐久性の向上効果は顕著となる。
Furthermore, in the electronic circuit module component 1 according to the present embodiment, the
また、接合金属がBi相72をさらに含む場合、Biの硬度は他の相よりも高いため、硬度が異なる領域が接合金属内に形成されることで、クラックの進行が抑制される。Bi相72の等価直径が3μm以下である場合、特にクラックの進行抑制効果が奏される。
Further, when the bonding metal further includes a
また、接合金属の穴部75から中心距離が10μm以上離れた領域にNi−Fe相73が形成されている場合も、硬度が異なる領域が接合金属内に形成されることで、クラックの進行が抑制される。
Further, even when the Ni—
以上、本発明の実施形態に係るPbフリーはんだ及び電子回路モジュール部品について説明したが、本発明に係るPbフリーはんだ及び電子回路モジュール部品は、上記の構成に限定されるものではない。 The Pb-free solder and electronic circuit module component according to the embodiment of the present invention have been described above. However, the Pb-free solder and electronic circuit module component according to the present invention are not limited to the above configuration.
上記の実施形態では、PbフリーはんだとしてSnBi系のはんだを用いる場合について説明したが、上記の接合金属を含む電子回路モジュール部品の第1はんだとしては他の材料を用いることもできる。上記のように、リフローにおいて、電子回路モジュール部品内ではんだフラッシュ又ははんだの移動が発生するおそれを低減するためには、接合金属に用いられるPbフリーはんだにBiが添加されていればよく、Biの添加形態は、上記実施形態に限定されない。例えば、はんだ組成にBiを含める方法としては、Sn−Biはんだ(上記実施形態で説明した構成)又はSn−Ag−Biはんだを用いる方法が考えられる。一方、第2金属のように添加物としてBiを添加する方法としては、Ni−Bi組成やNi−3Bi組成の粒子として添加する方法が考えられる。いずれの場合でも、電子回路モジュール部品内の接合金属の融点が上昇し、耐久性が向上する。 In the above embodiment, the case where SnBi-based solder is used as the Pb-free solder has been described. However, other materials may be used as the first solder of the electronic circuit module component including the above-described joining metal. As described above, in reflow, in order to reduce the possibility that solder flash or solder movement occurs in the electronic circuit module component, it is sufficient that Bi is added to the Pb-free solder used for the joining metal. The addition form is not limited to the above embodiment. For example, as a method of including Bi in the solder composition, a method using Sn—Bi solder (configuration described in the above embodiment) or Sn—Ag—Bi solder can be considered. On the other hand, as a method of adding Bi as an additive as in the case of the second metal, a method of adding it as particles having a Ni-Bi composition or a Ni-3Bi composition is conceivable. In either case, the melting point of the bonding metal in the electronic circuit module component is increased, and the durability is improved.
以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example and a comparative example, this invention is not limited to a following example at all.
<実施例1>
実施例1に係るサンプル(電子回路モジュール部品)を、次のような手順で20個作成した。
(1)基板の端子電極に、SnBi系はんだ(Sn92.5質量%、Bi7.5質量%)に対して、Ni−Fe合金粒子(Feが10質量%、平均粒子径20μm)を総和に対して15質量%となるように添加したPbフリーはんだを含むはんだペーストを印刷した。
(2)実装装置を用いて電子部品としてチップ型抵抗素子を基板に載置した。
(3)電子部品が搭載された基板をリフロー炉に入れてはんだペーストを通常のリフロー工程(ピーク温度240℃、溶融1分)で加熱することにより、はんだペーストに含まれるPbフリーはんだを溶融して硬化させた。そして、硬化後のPbフリーはんだによって、電子部品の端子電極と基板の端子電極とを接合させた。
(4)電子部品及び基板の表面に付着したフラックスを洗浄した。
(5)絶縁樹脂で電子部品及び基板を覆った。電子部品及び基板を被覆する絶縁樹脂は、エポキシ樹脂にフィラー(例えば、本評価ではシリカフィラー)を添加したものを用いた。そして、絶縁樹脂で電子部品及び基板を覆うように塗布し、真空槽内で熱プレス硬化した。モールドポストキュア処理は175℃で4時間実施した。その結果、電子部品は、絶縁樹脂によって封止された。このような実施例1に係る電子回路モジュール部品を20個作成した。
<Example 1>
Twenty samples (electronic circuit module parts) according to Example 1 were prepared in the following procedure.
(1) Ni—Fe alloy particles (
(2) A chip-type resistance element was placed on the substrate as an electronic component using the mounting apparatus.
(3) Pb-free solder contained in the solder paste is melted by placing the board on which the electronic component is mounted in a reflow furnace and heating the solder paste in a normal reflow process (
(4) The flux adhering to the surface of the electronic component and the substrate was washed.
(5) The electronic component and the substrate were covered with an insulating resin. As the insulating resin covering the electronic component and the substrate, an epoxy resin added with a filler (for example, silica filler in this evaluation) was used. And it apply | coated so that an electronic component and a board | substrate might be covered with insulating resin, and it heat-press-cured in the vacuum chamber. The mold post cure treatment was performed at 175 ° C. for 4 hours. As a result, the electronic component was sealed with an insulating resin. Twenty electronic circuit module components according to Example 1 were prepared.
<実施例2>
実施例1に記載の製造方法において、Ni−Fe合金粒子の添加量を5質量%とした以外は実施例1と同条件にて、実施例2に係る電子回路モジュール部品を20個作成した。
<Example 2>
In the manufacturing method described in Example 1, 20 electronic circuit module components according to Example 2 were prepared under the same conditions as Example 1 except that the amount of Ni—Fe alloy particles added was 5 mass%.
<実施例3>
実施例1に記載の製造方法において、リフロー条件をピーク温度240℃、溶融2分とした以外は実施例1と同条件にて、実施例3に係る電子回路モジュール部品を20個作成した。
<Example 3>
In the manufacturing method described in Example 1, 20 electronic circuit module components according to Example 3 were created under the same conditions as Example 1 except that the reflow conditions were a peak temperature of 240 ° C. and a melting time of 2 minutes.
<実施例4>
実施例3に記載の製造方法において、Ni−Fe合金粒子の添加量を5質量%とした以外は実施例3と同条件にて、実施例4に係る電子回路モジュール部品を20個作成した。
<Example 4>
In the manufacturing method described in Example 3, 20 electronic circuit module components according to Example 4 were prepared under the same conditions as Example 3 except that the addition amount of Ni—Fe alloy particles was changed to 5% by mass.
<実施例5>
実施例1に記載の製造方法において、のNi−Fe合金粒子の粒子径を10μmとした以外は実施例1と同条件にて、実施例4に係る電子回路モジュール部品を20個作成した。
<Example 5>
In the manufacturing method described in Example 1, 20 electronic circuit module components according to Example 4 were produced under the same conditions as Example 1 except that the particle diameter of the Ni—Fe alloy particles was changed to 10 μm.
<実施例6>
実施例5に記載の製造方法において、Ni−Fe合金粒子の添加量を5質量%とした以外は実施例5と同条件にて、実施例6に係る電子回路モジュール部品を20個作成した。
<Example 6>
In the manufacturing method described in Example 5, 20 electronic circuit module components according to Example 6 were produced under the same conditions as Example 5 except that the addition amount of Ni—Fe alloy particles was changed to 5% by mass.
<実施例7>
実施例5に記載の製造方法において、リフロー条件をピーク温度240℃、溶融2分とした以外は実施例5と同条件にて、実施例7に係る電子回路モジュール部品を20個作成した。
<Example 7>
In the manufacturing method described in Example 5, 20 electronic circuit module components according to Example 7 were created under the same conditions as Example 5 except that the reflow conditions were a peak temperature of 240 ° C. and a melting time of 2 minutes.
<実施例8>
実施例7に記載の製造方法において、Ni−Fe合金粒子の添加量を5質量%とした以外は実施例7と同条件にて、実施例8に係る電子回路モジュール部品を20個作成した。
<Example 8>
In the manufacturing method described in Example 7, 20 electronic circuit module components according to Example 8 were created under the same conditions as Example 7 except that the amount of Ni—Fe alloy particles added was 5 mass%.
<実施例9>
SnBi系はんだに代えて、Sn系はんだにBi金属粒子を添加したものを用いたこと以外は実施例1と同条件にて、実施例9に係る電子回路モジュール部品を20個作成した。
<Example 9>
Twenty electronic circuit module components according to Example 9 were prepared under the same conditions as Example 1 except that Sn metal solder added with Bi metal particles was used instead of SnBi solder.
<実施例10>
SnBi系はんだに代えて、Sn系はんだにBi金属粒子を添加したものを用いたこと以外は実施例3と同条件にて、実施例10に係る電子回路モジュール部品を20個作成した。
<Example 10>
Twenty electronic circuit module components according to Example 10 were prepared under the same conditions as Example 3 except that Sn metal solder added with Bi metal particles was used instead of SnBi solder.
<比較例1>
実施例1に記載の製造方法において、さらに高温熱処理(200℃1時間)が加えられた以外は実施例1と同条件にて、比較例1に係る電子回路モジュール部品を20個作成した。
<Comparative Example 1>
In the manufacturing method described in Example 1, 20 electronic circuit module components according to Comparative Example 1 were produced under the same conditions as Example 1 except that high-temperature heat treatment (200 ° C. for 1 hour) was further added.
<比較例2>
実施例1に記載の製造方法において、Ni−Fe合金粒子の添加量を35質量%とした以外は実施例1と同条件にて、比較例2に係る電子回路モジュール部品を20個作成した。
<Comparative example 2>
In the manufacturing method described in Example 1, 20 electronic circuit module components according to Comparative Example 2 were produced under the same conditions as Example 1 except that the amount of Ni—Fe alloy particles added was 35 mass%.
上記の方法によって得られた電子回路モジュール部品について、接合金属の組織観察、耐熱性(はんだフラッシュ抑制)、及び、耐衝撃性(クラック抑制)について評価した。 The electronic circuit module component obtained by the above method was evaluated for the structure observation of the bonded metal, heat resistance (solder flash suppression), and impact resistance (crack suppression).
<評価方法:1.接合金属の組織観察>
電子回路モジュール部品の断面を走査型電子顕微鏡で観察して、穴部の大きさ(最大穴径)、穴部間の最小距離、Ni−Fe相がある場合Ni−Fe相の大きさ、Ni−Sn相の厚さ(Sn相と穴部間との距離)を測定した。
<Evaluation method: 1. Observation of bonding metal structure>
When the cross section of the electronic circuit module component is observed with a scanning electron microscope, the size of the hole (maximum hole diameter), the minimum distance between the holes, the size of the Ni-Fe phase when there is a Ni-Fe phase, Ni -The thickness of the Sn phase (the distance between the Sn phase and the hole) was measured.
<評価方法:2.耐熱性(はんだフラッシュ抑制)>
耐熱性(はんだフラッシュ)は次のようにして評価した。まず、評価に供するサンプル(電子回路モジュール部品)を260℃のリフロー炉に投入し、電子回路モジュール部品内の電子部品と基板との接合部におけるはんだの移動を観察した。接合部の接合金属(はんだ材料)が接合部以外に離散するような状況が観察された場合には×、離散していないが接合部の基板側との接合面が変化してしまったものは△、接合部の電子部品端子側の形状の変化が認められるものは○、接合部の接合面や形状が変化していないものは◎とした。
<Evaluation method: 2. Heat resistance (solder flash suppression)>
The heat resistance (solder flash) was evaluated as follows. First, a sample (electronic circuit module component) used for evaluation was placed in a reflow furnace at 260 ° C., and the movement of solder at the joint between the electronic component and the substrate in the electronic circuit module component was observed. When the situation where the joining metal (solder material) of the joint part is scattered apart from the joint part is observed, ×, but the part of the joint surface with the substrate side of the joint part has changed, although not discrete △, the case where the change in the shape of the electronic component terminal side of the joint portion is recognized is ◯, and the case where the joint surface or shape of the joint portion is not changed is marked ◎.
<評価方法:3.耐熱衝撃性(クラック抑制)>
耐熱衝撃性(クラック抑制)は、次のようにして評価した。まず、評価に供するサンプル(絶縁樹脂で電子部品及び基板が覆われていないもの)を−55℃及び125℃の環境下で30分ずつ交互に保持する熱衝撃試験機に投入し、500サイクル分放置した。その後、硬化後のはんだにより形成された接合部を観察して表面のクラック及び断面観察によるはんだクラックの進行度を確認して評価した。
<Evaluation method: 3. Thermal shock resistance (crack suppression)>
Thermal shock resistance (crack suppression) was evaluated as follows. First, a sample for evaluation (in which the electronic component and the substrate are not covered with insulating resin) is placed in a thermal shock tester that holds alternately for 30 minutes in an environment of −55 ° C. and 125 ° C. for 500 cycles. I left it alone. Then, the joint part formed with the solder after hardening was observed and the progress of the solder crack by surface crack and cross-sectional observation was confirmed and evaluated.
接合部にクラックが発生していないものは◎、クラックの発生が確認されたがその長さが接合部のはんだの厚みに対して1/3以下である場合は○、クラックの長さが接合部のはんだの厚みの1/3以上1/2以下である場合は△、クラックの長さが接合部のはんだの厚みの1/2以上の場合を×とした。 If no crack is generated at the joint, ◎, if crack is confirmed but the length is 1/3 or less of the solder thickness of the joint, the crack length is bonded. When the solder thickness was 1/3 or more and 1/2 or less of the solder part, Δ, and when the crack length was 1/2 or more of the solder thickness of the joint part, x.
<評価結果>
上記の評価の結果を表1に示す。耐熱性(はんだフラッシュ抑制)及び耐熱衝撃性(クラック抑制)の少なくとも1つが〇である場合、総合評価は〇とした。また、評価が△の項目が1つ以上ある場合、総合評価は△とした。両方の評価が◎である場合、総合評価は◎とした。
<Evaluation results>
The results of the above evaluation are shown in Table 1. When at least one of heat resistance (solder flash suppression) and thermal shock resistance (crack suppression) is ◯, the overall evaluation is ◯. In addition, when there are one or more items with an evaluation Δ, the overall evaluation is Δ. When both evaluations were ◎, the overall evaluation was ◎.
1…電子回路モジュール部品、2…電子部品、3…基板、4…絶縁樹脂、5…シールド層、6A…第1はんだ、6B…第2はんだ、61…第1金属、62…第2金属。 DESCRIPTION OF SYMBOLS 1 ... Electronic circuit module component, 2 ... Electronic component, 3 ... Board | substrate, 4 ... Insulating resin, 5 ... Shield layer, 6A ... 1st solder, 6B ... 2nd solder, 61 ... 1st metal, 62 ... 2nd metal.
Claims (4)
前記はんだペースト上に電子部品を載置する工程と、
前記はんだペーストをリフロー炉に入れて加熱して、前記回路基板の端子電極と前記電子部品の端子電極とを前記Pbフリーはんだが凝固した接合金属によって接合する工程と、
を有し、
前記接合金属は、Sn合金相の間に、少なくともFeを含むNi−Sn合金相が分散し、当該Ni−Sn合金相の内部に直径5μm以下の複数の穴部が形成されると共に隣接する前記穴部同士の中心距離が10μm以上である、電子回路モジュール部品の製造方法。 On the terminal electrodes of the circuit board, Sn and Bi 100 wt% the sum of, or the remainder I der least 90 wt% consists of at least one of Ag or Cu, Bi is 5 mass% or more 15 a first metal particles or less by mass%, the proportion of Fe is from 5 mass% to 16 mass% der Ru N i-Fe alloy, 5 with respect to the sum of the first metal particles and second metal particles wt% is added such that 15 mass% or more, and the second metal particles having an average particle diameter of 3μm or more 50μm or less, comprising the steps of printing a solder paste including Pb-free solder consisting of,
Placing an electronic component on the solder paste;
Heating the solder paste in a reflow furnace and bonding the terminal electrode of the circuit board and the terminal electrode of the electronic component with a bonding metal solidified by the Pb-free solder;
Have
In the bonding metal, a Ni—Sn alloy phase containing at least Fe is dispersed between Sn alloy phases, and a plurality of holes having a diameter of 5 μm or less are formed inside the Ni—Sn alloy phase and adjacent to each other. A method for manufacturing an electronic circuit module component, wherein a center distance between holes is 10 μm or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220091A JP6561453B2 (en) | 2014-10-29 | 2014-10-29 | Method for manufacturing electronic circuit module component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220091A JP6561453B2 (en) | 2014-10-29 | 2014-10-29 | Method for manufacturing electronic circuit module component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016083695A JP2016083695A (en) | 2016-05-19 |
JP6561453B2 true JP6561453B2 (en) | 2019-08-21 |
Family
ID=55972235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014220091A Active JP6561453B2 (en) | 2014-10-29 | 2014-10-29 | Method for manufacturing electronic circuit module component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6561453B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018134673A1 (en) * | 2017-01-20 | 2018-07-26 | レノボ・シンガポール・プライベート・リミテッド | Solder bonding method and solder joint |
JP7014991B1 (en) | 2021-03-31 | 2022-02-02 | 千住金属工業株式会社 | Preform solder and its manufacturing method, and solder joint manufacturing method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5521584B2 (en) * | 2010-01-28 | 2014-06-18 | Tdk株式会社 | Pb-free solder and electronic component built-in module |
JP5742157B2 (en) * | 2010-09-30 | 2015-07-01 | Tdk株式会社 | Electronic circuit module component and method for manufacturing electronic circuit module component |
JP5978630B2 (en) * | 2012-01-26 | 2016-08-24 | Tdk株式会社 | Electronic circuit module component and method for manufacturing electronic circuit module component |
JP5915204B2 (en) * | 2012-01-26 | 2016-05-11 | Tdk株式会社 | Electronic circuit module parts |
-
2014
- 2014-10-29 JP JP2014220091A patent/JP6561453B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016083695A (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7936569B2 (en) | Circuit device and method of manufacturing the same | |
KR100629826B1 (en) | Compound and circuit device using the same | |
JP2018019061A (en) | Coil component and manufacturing method thereof | |
JPWO2003021664A1 (en) | Semiconductor device, structure and electronic device | |
US7785500B2 (en) | Electrically conductive adhesive | |
US10362686B2 (en) | Lead-free solder and electronic component built-in module | |
JP4975342B2 (en) | Conductive adhesive | |
JP6648468B2 (en) | Pb-free solder and electronic component built-in module | |
TW201915186A (en) | Lead-free solder alloy, electronic circuit substrate and electronic control device capable of not only suppressing cracks generated at solder joints but also suppressing cracks generated at electrodes of chip resistors | |
JP5742157B2 (en) | Electronic circuit module component and method for manufacturing electronic circuit module component | |
JP6561453B2 (en) | Method for manufacturing electronic circuit module component | |
JP4939072B2 (en) | Conductive adhesive | |
US10253395B2 (en) | Electronic circuit module component | |
JP5630060B2 (en) | Solder bonding method, semiconductor device and manufacturing method thereof | |
JP5849422B2 (en) | Pb-free solder | |
JP5915204B2 (en) | Electronic circuit module parts | |
JP2013247339A (en) | Method for manufacturing electronic component module | |
JP5741137B2 (en) | Electronic circuit module parts | |
JP5742156B2 (en) | Electronic circuit module component and method for manufacturing electronic circuit module component | |
JP5402107B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007329224A (en) | Coil component | |
JP2008218483A (en) | Semiconductor device and its manufacturing method | |
JP6032308B2 (en) | Method for manufacturing electronic circuit module component | |
CN112775580A (en) | Solder, substrate assembly and assembling method thereof | |
JP2012222220A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6561453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |