JP6560969B2 - Wafer division method - Google Patents

Wafer division method Download PDF

Info

Publication number
JP6560969B2
JP6560969B2 JP2015234823A JP2015234823A JP6560969B2 JP 6560969 B2 JP6560969 B2 JP 6560969B2 JP 2015234823 A JP2015234823 A JP 2015234823A JP 2015234823 A JP2015234823 A JP 2015234823A JP 6560969 B2 JP6560969 B2 JP 6560969B2
Authority
JP
Japan
Prior art keywords
wafer
protective film
dividing
etching
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015234823A
Other languages
Japanese (ja)
Other versions
JP2017103330A (en
Inventor
幸伸 大浦
幸伸 大浦
哲 熊澤
哲 熊澤
仙一 梁
仙一 梁
シリー ミラン
シリー ミラン
義雄 渡邊
義雄 渡邊
健太郎 小田中
健太郎 小田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2015234823A priority Critical patent/JP6560969B2/en
Publication of JP2017103330A publication Critical patent/JP2017103330A/en
Application granted granted Critical
Publication of JP6560969B2 publication Critical patent/JP6560969B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、ウエーハを個々のデバイスに分割する分割方法に関する。   The present invention relates to a dividing method for dividing a wafer into individual devices.

デバイスの製造においては、ウエーハの表面に格子状に配列された複数の分割予定ライン(ストリート)によって複数のチップ領域を区画し、これらのチップ領域にIC、LSI等のデバイスを形成する。ウエーハの表面には、デバイスを形成する機能性膜である低誘電率(Low−k)膜やTest Element Group(TEG)等の金属が形成されている。このようなウエーハを、例えば切削ブレードでストリートに沿って分割する際に低誘電率膜を除去しようとすると膜剥がれを生じる虞があり、ストリートに沿ってエッチングしようとするとTEG等の金属のためにエッチングを行うことができない。そこで、これらの場合には、ストリートの機能性膜や金属部材を除去した後に分割処理を行っている。   In the manufacture of devices, a plurality of chip areas are defined by a plurality of division lines (streets) arranged in a lattice pattern on the surface of the wafer, and devices such as ICs and LSIs are formed in these chip areas. A metal such as a low dielectric constant (Low-k) film or a Test Element Group (TEG), which is a functional film forming a device, is formed on the surface of the wafer. When such a wafer is divided along the street with a cutting blade, for example, if the low dielectric constant film is removed, the film may be peeled off. Etching cannot be performed. Therefore, in these cases, the division process is performed after the functional film and the metal member on the street are removed.

また、ストリート上の機能層や金属部材を除去する方法としてレーザー加工が行われており、樹脂などを含む保護膜をウエーハの表面に形成した状態でレーザー照射を行う。これにより、レーザー加工によって生じたデブリなどからデバイスを保護することができる。   Laser processing is performed as a method for removing functional layers and metal members on the street, and laser irradiation is performed in a state where a protective film containing a resin or the like is formed on the surface of the wafer. Thereby, the device can be protected from debris and the like generated by laser processing.

特開2006−140311号公報JP 2006-140311 A

しかし、バンプ等の金属の突起電極がシリコン基板の表面に形成されたウエーハを分割する場合に、ウエーハの表面に保護膜を覆っても、特に突起電極の表面に十分な厚みの保護膜を形成できない場合がある。そのため、レーザー加工によって生じたシリコンからなるデブリが、空気中の酸素と反応して水洗では除去できない酸化ケイ素(SiOx)などの残渣となって突起電極の表面に付着し、その除去が困難となる。残渣は、デバイスの電気特性を悪化させる(電気抵抗値を大きくする)ため、デバイスとしての特性を悪化させるという問題がある。   However, when dividing the wafer with metal bump electrodes such as bumps formed on the surface of the silicon substrate, even if the wafer is covered with a protective film, a protective film with a sufficient thickness is formed on the surface of the bump electrode. There are cases where it is not possible. Therefore, debris made of silicon produced by laser processing reacts with oxygen in the air and becomes a residue such as silicon oxide (SiOx) that cannot be removed by washing with water, and adheres to the surface of the protruding electrode, making it difficult to remove it. . Since the residue deteriorates the electrical characteristics of the device (increases the electrical resistance value), there is a problem of deteriorating the characteristics of the device.

本発明は、上記の事情に鑑みてなされたもので、レーザー加工によって電極に付着した残渣をプラズマエッチングにより除去して、デバイスの特性(特に電気特性)を損なわないようにすることを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to remove a residue attached to an electrode by laser processing by plasma etching so as not to impair device characteristics (particularly electrical characteristics). .

本発明は、基板の表面に積層された機能層に格子状の複数のストリートによって区画されたそれぞれの領域に複数の電極を有するデバイスが形成されたウエーハをストリートに沿って分割するウエーハの分割方法であって、ウエーハの裏面側を保持する保持工程と、ウエーハの表面に水溶性樹脂を供給して保護膜を形成する保護膜形成工程と、ストリートに沿ってレーザー光を照射することにより機能層を除去し、基板を露出させるレーザー光照射工程と、レーザー光照射工程後にウエーハの表面をプラズマエッチングすることにより電極に付着した残渣を除去するエッチング工程と、ストリートに沿ってウエーハを分割する分割工程と、を含む。   The present invention relates to a wafer dividing method for dividing, along a street, a wafer in which a device having a plurality of electrodes is formed in each region partitioned by a plurality of grid-like streets on a functional layer laminated on the surface of a substrate. A holding step for holding the back side of the wafer, a protective film forming step for forming a protective film by supplying a water-soluble resin to the surface of the wafer, and a functional layer by irradiating laser light along the street A laser beam irradiation process for removing the substrate and exposing the substrate, an etching process for removing the residue adhering to the electrode by plasma etching the wafer surface after the laser beam irradiation process, and a dividing process for dividing the wafer along the street And including.

上記分割工程としては、切削ブレード、プラズマエッチングなどを用いた方法が挙げられる。すなわち、切削ブレードにより切削して上記基板を分割するようにしてもよいし、プラズマエッチングにより上記基板を分割するようにしてもよい。   Examples of the dividing step include a method using a cutting blade, plasma etching, or the like. That is, the substrate may be divided by cutting with a cutting blade, or the substrate may be divided by plasma etching.

上記エッチング工程及び上記分割工程は、ウエーハの表面に上記保護膜が形成された状態で行われることが好ましい。   The etching step and the dividing step are preferably performed in a state where the protective film is formed on the surface of the wafer.

本発明のウエーハの分割方法は、ウエーハの裏面側を保持する保持工程と、ウエーハの表面に保護膜を形成する保護膜形成工程と、ストリートに沿ってレーザー光を照射することにより機能層を除去し基板を露出させるレーザー光照射工程と、レーザー光照射工程後にウエーハの表面をプラズマエッチングするエッチング工程と、ストリートに沿ってウエーハを分割する分割工程とを含むため、レーザー光照射工程の際に電極の表面に残渣が付着した場合であっても、ウエーハの表面に対してプラズマエッチングを施すことにより残渣を除去することができ、デバイスの電気特性を損なうことなく、ウエーハを高品質のデバイスに分割することができる。   The wafer dividing method of the present invention includes a holding step for holding the back side of the wafer, a protective film forming step for forming a protective film on the surface of the wafer, and removing the functional layer by irradiating laser light along the street. And a laser beam irradiation process for exposing the substrate, an etching process for plasma etching the wafer surface after the laser beam irradiation process, and a dividing process for dividing the wafer along the street. Even if residue adheres to the surface of the wafer, it can be removed by plasma etching on the wafer surface, dividing the wafer into high quality devices without compromising the electrical characteristics of the device can do.

上記分割工程において切削ブレードにより切削して上記基板を分割する場合では、ウエーハを高品質のデバイスに個片化することができる。また、上記分割工程においてプラズマエッチングにより上記基板を分割する場合では、マイクロクラックなどが発生することなく、ウエーハを効率よく高品質のデバイスに個片化することができる。   When the substrate is divided by cutting with a cutting blade in the dividing step, the wafer can be separated into high-quality devices. Further, when the substrate is divided by plasma etching in the dividing step, the wafer can be efficiently divided into high-quality devices without generating microcracks or the like.

上記プラズマエッチングによる分割工程及びエッチング工程では、ウエーハの表面に上記保護膜が形成された状態で行われることにより、プラズマエッチングの際に保護膜がマスクとして機能するため、デバイスへのダメージが軽減される。   In the plasma etching division process and the etching process, the protective film is formed on the surface of the wafer so that the protective film functions as a mask during the plasma etching, thereby reducing damage to the device. The

レーザー加工装置の構成を示す斜視図である。It is a perspective view which shows the structure of a laser processing apparatus. 保護膜形成手段の構成を示す斜視図である。It is a perspective view which shows the structure of a protective film formation means. ウエーハの構成を示す斜視図である。It is a perspective view which shows the structure of a wafer. 保持工程及び保護膜形成工程を示す断面図である。It is sectional drawing which shows a holding process and a protective film formation process. 保護膜が形成された状態のウエーハの一部を示すとともに、レーザー光照射工程を示す拡大断面図である。It is an expanded sectional view showing a laser beam irradiation process while showing a part of a wafer in the state where a protective film was formed. ストリートに沿った溝が形成され、バンプに残渣が付着した状態のウエーハWの一部を示す拡大断面図である。It is an expanded sectional view showing a part of wafer W in which a groove along a street is formed and a residue adheres to a bump. プラズマエッチング装置の一例の構成を示す断面図である。It is sectional drawing which shows the structure of an example of a plasma etching apparatus. エッチング工程を示す拡大断面図である。It is an expanded sectional view which shows an etching process. バンプから残渣が除去された状態を示すとともに、保護膜が表面から除去されたウエーハの一部を示す拡大断面図である。It is an expanded sectional view which shows the state from which the residue was removed from the bump, and shows a part of wafer from which the protective film was removed from the surface. 分割工程(ブレードダイシング)を示す拡大断面図である。It is an expanded sectional view showing a division process (blade dicing). 分割工程(プラズマエッチング)を示す拡大断面図である。It is an expanded sectional view showing a division process (plasma etching). レーザー光照射工程の実施例(第一照射及び第二照射)を説明するための一部拡大断面図である。It is a partially expanded sectional view for demonstrating the Example (1st irradiation and 2nd irradiation) of a laser beam irradiation process. レーザー光照射工程の実施例(第三照射)を説明するための一部拡大断面図である。It is a partially expanded sectional view for demonstrating the Example (3rd irradiation) of a laser beam irradiation process. エッチング処理前及びエッチング処理後のバンプの上面を示す拡大写真である。It is an enlarged photograph which shows the upper surface of the bump before an etching process and after an etching process.

図1に示すレーザー加工装置10は、被加工物であるウエーハWに対して保護膜を被膜する機能を有するレーザー加工装置の一例である。レーザー加工装置10は、装置ベース11を有し、その前方側(−Y軸方向側)には、複数のウエーハWを収容可能なカセット12が配設されている。装置ベース11の上面11aには、ウエーハWが仮置きされる仮置き領域13と、カセット12からレーザー加工前のウエーハWを搬出するとともにカセット12にレーザー加工後のウエーハWを搬入する搬入出手段14と、ウエーハWを保持するチャックテーブル15とが配設されている。   A laser processing apparatus 10 shown in FIG. 1 is an example of a laser processing apparatus having a function of coating a protective film on a wafer W that is a workpiece. The laser processing apparatus 10 has an apparatus base 11, and a cassette 12 capable of accommodating a plurality of wafers W is disposed on the front side (−Y axis direction side) thereof. On the upper surface 11 a of the apparatus base 11, a temporary placement region 13 in which the wafer W is temporarily placed, and a loading / unloading means for unloading the wafer W before laser processing from the cassette 12 and loading the wafer W after laser processing into the cassette 12. 14 and a chuck table 15 for holding the wafer W are disposed.

チャックテーブル15は、ウエーハWを吸引保持する保持面15aを有しており、図示しない吸引源に接続されている。チャックテーブル15は、吸引源の吸引作用により保持面15aにおいてウエーハWを吸引保持することができる。チャックテーブル15は、±X軸方向に移動可能となっているとともに、±Y軸方向にも移動可能となっている。   The chuck table 15 has a holding surface 15a for sucking and holding the wafer W, and is connected to a suction source (not shown). The chuck table 15 can suck and hold the wafer W on the holding surface 15a by the suction action of the suction source. The chuck table 15 is movable in the ± X-axis direction and is also movable in the ± Y-axis direction.

チャックテーブル15の−X軸方向側の移動経路には、ウエーハWのレーザー加工(アブレーション加工)すべき領域を撮像する撮像手段18と、ウエーハWに対してレーザー加工を施すレーザー加工手段20とが配設されている。レーザー加工手段20は、レーザー光を発振する発振手段22と、発振手段22が発振するレーザー光を所望の集光位置に集光させる集光器21と、レーザー光の繰り返し周波数を調整する周波数設定手段23と、レーザー光の出力を調整する調整手段24とを少なくとも備える。   On the moving path on the −X axis direction side of the chuck table 15, there are an imaging means 18 for imaging an area of the wafer W to be laser processed (ablation processing) and a laser processing means 20 for performing laser processing on the wafer W. It is arranged. The laser processing means 20 includes an oscillating means 22 that oscillates laser light, a condenser 21 that condenses the laser light oscillated by the oscillating means 22 at a desired condensing position, and a frequency setting that adjusts the repetition frequency of the laser light. At least means 23 and adjusting means 24 for adjusting the output of the laser beam are provided.

装置ベース11の上面11aの中央には、レーザー加工前のウエーハWに保護膜を形成する機能及びレーザー加工後のウエーハWを洗浄・乾燥する機能を有する保護膜形成手段30が配設されている。保護膜形成手段30の近傍には、ウエーハWを仮置き領域13と保護膜形成手段30との間で搬送する第1の搬送手段16と、保護膜形成手段30により保護膜が形成されたウエーハWをチャックテーブル15に搬送するとともに、レーザー加工後のウエーハWを保護膜形成手段30に搬送する第2の搬送手段17が配設されている。   In the center of the upper surface 11a of the apparatus base 11, a protective film forming means 30 having a function of forming a protective film on the wafer W before laser processing and a function of cleaning and drying the wafer W after laser processing is disposed. . In the vicinity of the protective film forming means 30, a first transport means 16 for transporting the wafer W between the temporary placement region 13 and the protective film forming means 30, and a wafer on which a protective film is formed by the protective film forming means 30. A second transfer means 17 is provided for transferring W to the chuck table 15 and transferring the laser-processed wafer W to the protective film forming means 30.

図2に示すように、保護膜形成手段30は、ウエーハWを回転可能に保持する保持面31aを有するスピンナーテーブル31を備える。スピンナーテーブル31には吸引源が接続され、吸引源の吸引力により保持面31aでウエーハWを吸引保持することができる。
なお、保護膜形成と保護膜の洗浄・乾燥は別装置で行うようにしてもよい。
As shown in FIG. 2, the protective film forming means 30 includes a spinner table 31 having a holding surface 31a for holding the wafer W in a rotatable manner. A suction source is connected to the spinner table 31, and the wafer W can be sucked and held by the holding surface 31a by the suction force of the suction source.
The formation of the protective film and the cleaning / drying of the protective film may be performed by separate apparatuses.

スピンナーテーブル31の下方には、スピンナーテーブル31を回転させる回転手段3
5と、スピンナーテーブル31を上下方向に昇降させる昇降手段36とが配設されている。回転手段35は、鉛直方向の軸心を有する回転軸350と、回転軸350に接続されたモータ351とにより構成され、モータ351が回転軸350を回転させることにより、スピンナーテーブル31を回転させることができる。昇降手段36は、エアシリンダ360と、ピストン361とにより構成され、モータ351の外周側に少なくとも3つ配設されている。ピストン361がエアシリンダ360内を上下動することにより、スピンナーテーブル31を上下方向に昇降させることができる。
Below the spinner table 31, there is a rotating means 3 for rotating the spinner table 31.
5 and an elevating means 36 for elevating and lowering the spinner table 31 in the vertical direction. The rotating means 35 includes a rotating shaft 350 having a vertical axis and a motor 351 connected to the rotating shaft 350, and the motor 351 rotates the rotating shaft 350 to rotate the spinner table 31. Can do. The lifting / lowering means 36 includes an air cylinder 360 and a piston 361, and at least three lifting / lowering means 36 are disposed on the outer peripheral side of the motor 351. As the piston 361 moves up and down in the air cylinder 360, the spinner table 31 can be moved up and down.

スピンナーテーブル31の周囲には、液状樹脂や洗浄水などが周囲に飛散するのを防止するカバー部37が配設されており、カバー部37の内側で、かつスピンナーテーブル31の周囲に沿ってウエーハWに液状樹脂を滴下する樹脂供給ノズル32と、ウエーハWに洗浄水を供給する洗浄水供給ノズル33と、ウエーハWにエアーを噴射するエアー供給ノズル34とが配設されている。樹脂供給ノズル32、洗浄水供給ノズル33及びエアー供給ノズル34は、いずれもスピンナーテーブル31の保持面31aに対して水平に旋回可能な構成となっており、スピンナーテーブル31の上方側に移動したり、スピンナーテーブル31の上方側から退避したりすることができる。   Around the spinner table 31, a cover portion 37 for preventing liquid resin, washing water, etc. from splashing around is disposed. Inside the cover portion 37 and along the periphery of the spinner table 31, a wafer is provided. A resin supply nozzle 32 that drops liquid resin onto W, a cleaning water supply nozzle 33 that supplies cleaning water to the wafer W, and an air supply nozzle 34 that injects air onto the wafer W are disposed. The resin supply nozzle 32, the cleaning water supply nozzle 33 and the air supply nozzle 34 are all configured to be able to turn horizontally with respect to the holding surface 31 a of the spinner table 31, and can move to the upper side of the spinner table 31. It is possible to retreat from the upper side of the spinner table 31.

カバー部37には、液状樹脂や洗浄水を受け止める受け皿部370が形成されており、受け皿部370には排出口371が形成されている。排出口371には、ドレンホース38が連結されており、排出口371を通じて液状樹脂や洗浄水を装置外に排出できる。   The cover portion 37 is formed with a tray portion 370 that receives the liquid resin and the washing water, and the tray portion 370 is formed with a discharge port 371. A drain hose 38 is connected to the discharge port 371, and liquid resin and washing water can be discharged out of the apparatus through the discharge port 371.

次に、ウエーハの分割方法について説明する。図3に示すウエーハWは、被加工物の一例であって、シリコン(Si)やシリコンカーバイト(SiC)からなる基板1を有する。基板1の表面Waには、機能層(Low−k膜2)及びパシベーション3(図5において図示)が積層されており、機能層において格子状に形成されたストリートSによって区画された複数の領域にデバイスDが形成されている。各デバイスDには、部分拡大図に示すように、突起電極であるバンプ4を複数有する。表面Waと反対側にある面は、図1に示したチャックテーブル15に保持される裏面Wbとなっている。ウエーハWは、保護テープTを介して環状フレームFと一体となって形成され、カセット12に複数収容される。   Next, a method for dividing the wafer will be described. A wafer W shown in FIG. 3 is an example of a workpiece, and includes a substrate 1 made of silicon (Si) or silicon carbide (SiC). On the surface Wa of the substrate 1, a functional layer (Low-k film 2) and a passivation 3 (shown in FIG. 5) are stacked, and a plurality of regions partitioned by streets S formed in a lattice shape in the functional layer. Device D is formed in Each device D has a plurality of bumps 4 that are protruding electrodes, as shown in the partially enlarged view. The surface on the side opposite to the front surface Wa is a back surface Wb held by the chuck table 15 shown in FIG. The wafer W is formed integrally with the annular frame F via the protective tape T, and a plurality of wafers W are accommodated in the cassette 12.

(1)保持工程
図1に示した搬入出手段14によって、カセット12からレーザー加工前のウエーハWを仮置き領域13に引き出して仮置きする。続いて、第1の搬送手段16によって、仮置き領域13に仮置きされたウエーハWを保護膜形成手段30に搬送する。具体的には、図4に示すように、環状フレームFと一体となったウエーハWの裏面Wb側をスピンナーテーブル31の保持面31aに載置し、ウエーハWの表面Waを上向きに露出させる。そして、図示しない吸引源の吸引作用により保持面31aでウエーハWを吸引保持する。
(1) Holding Step The wafer W before laser processing is pulled out from the cassette 12 to the temporary placement region 13 and temporarily placed by the loading / unloading means 14 shown in FIG. Subsequently, the first transport unit 16 transports the wafer W temporarily placed in the temporary placement region 13 to the protective film forming unit 30. Specifically, as shown in FIG. 4, the back surface Wb side of the wafer W integrated with the annular frame F is placed on the holding surface 31 a of the spinner table 31, and the surface Wa of the wafer W is exposed upward. The wafer W is sucked and held by the holding surface 31a by a suction action of a suction source (not shown).

(2)保護膜形成工程
保持工程終了後、図4に示すように、樹脂供給ノズル32からスピンナーテーブル31に吸引保持されたウエーハWの表面Waに水溶性樹脂320を供給する。具体的には、図2に示した回転手段35によって、スピンナーテーブル31を例えば矢印A方向に回転させながら、樹脂供給ノズル32から所定量の水溶性樹脂320をウエーハWの表面Waに向けて滴下することにより、ウエーハWの表面Waの全面に水溶性樹脂320を塗布する。なお、水溶性樹脂320は、スピンコート法による塗布に限定されず、例えばスプレーやスリット状のノズルから供給することにより塗布してもよい。
(2) Protective Film Forming Step After the holding step, as shown in FIG. 4, the water-soluble resin 320 is supplied from the resin supply nozzle 32 to the surface Wa of the wafer W sucked and held by the spinner table 31. Specifically, a predetermined amount of water-soluble resin 320 is dropped from the resin supply nozzle 32 toward the surface Wa of the wafer W while the spinner table 31 is rotated in the direction of arrow A by the rotating means 35 shown in FIG. By doing so, the water-soluble resin 320 is applied to the entire surface Wa of the wafer W. The water-soluble resin 320 is not limited to application by spin coating, and may be applied by supplying from a spray or slit nozzle, for example.

ウエーハWの表面Waの全面において所定量の水溶性樹脂320を塗布した後、例えば、スピンナーテーブル31を回転させることにより、水溶性樹脂320を乾燥させて固化させることにより、図5に示す保護膜321をウエーハWの表面Waに形成する。保護膜321は、バンプ4の表面も覆っているが、この部分の保護膜321の膜厚は薄くなっている傾向がある。すなわち、バンプ4の表面を覆う保護膜321の厚さは、スピンコートにより乾燥まで行った場合、数百200nm〜1μm程度である。水溶性樹脂320は、ランプ(例えば、水銀、タングステン、キセノンパルス等)やLEDからの光の照射によって乾燥させてもよいし、ホットプレートによるベーキングによって乾燥させてもよい。ランプによる乾燥の場合、バンプ4の表面を覆う保護膜321の厚さは、1μ〜10μm(望ましくは、2〜5μm)程度となる。10μm以上の厚さの保護膜321を得るには、乾燥に多くの時間がかかり、10μm以上の厚さを得た場合には、ストリート上では少なくとも保護膜321の厚さは20μm以上となるため、レーザー光の照射プロファイルが崩れることがあり、適切にレーザー加工ができない場合がある。厚い保護膜を形成したい場合は、水溶性樹脂の供給・乾燥を1セットとして、複数セット繰り返してもよい。   After a predetermined amount of the water-soluble resin 320 is applied on the entire surface Wa of the wafer W, the protective film shown in FIG. 5 is obtained by, for example, rotating the spinner table 31 to dry and solidify the water-soluble resin 320. 321 is formed on the surface Wa of the wafer W. Although the protective film 321 also covers the surface of the bump 4, the thickness of the protective film 321 in this portion tends to be thin. That is, the thickness of the protective film 321 covering the surface of the bump 4 is about several hundreds of 200 nm to 1 μm when it is dried by spin coating. The water-soluble resin 320 may be dried by irradiation with light from a lamp (for example, mercury, tungsten, xenon pulse, etc.) or LED, or may be dried by baking with a hot plate. In the case of drying with a lamp, the thickness of the protective film 321 covering the surface of the bump 4 is about 1 μm to 10 μm (preferably 2 to 5 μm). In order to obtain the protective film 321 having a thickness of 10 μm or more, it takes a long time to dry, and when the thickness of 10 μm or more is obtained, at least the thickness of the protective film 321 is 20 μm or more on the street. In some cases, the irradiation profile of the laser beam may be lost, and laser processing may not be performed properly. When it is desired to form a thick protective film, the supply and drying of the water-soluble resin may be set as one set, and a plurality of sets may be repeated.

ここで、保護膜321について詳述する。図4に示したウエーハWの表面Waに滴下された水溶性樹脂320には、金属酸化物やレーザー光に対して吸収性を有する有機化合物のどちらか一方もしくは両方が混入されて形成されている。水溶性樹脂320としては、例えば、ポリビニルアルコール(PVA)やポリビニルピロリドン(PVP)等を主成分とする水溶性樹脂を用いることが好ましい。金属酸化物としては、例えば、二酸化チタン(TiO)、FeO、ZnO、TiO、CeO、CuO、CuOなどの微粒子を用いることが好ましい。二酸化チタンの形状は、針状でもよい。これにより、後記のレーザー加工を促進することができる。また、後記のエッチングの際にエッチングの耐性が向上する。二酸化チタン等の金属酸化物のほか、シリカ(SiO)を用いてもよい。シリカは、熱膨張率が低く、高い熱拡散性を持つため膜剥がれを抑制することができるため有用である。 Here, the protective film 321 will be described in detail. The water-soluble resin 320 dropped on the surface Wa of the wafer W shown in FIG. 4 is formed by mixing one or both of a metal oxide and an organic compound having absorptivity with respect to laser light. . As the water-soluble resin 320, for example, a water-soluble resin mainly composed of polyvinyl alcohol (PVA), polyvinyl pyrrolidone (PVP), or the like is preferably used. As the metal oxide, for example, fine particles such as titanium dioxide (TiO 2 ), Fe 2 O 3 , ZnO, TiO 2 , CeO 2 , CuO, and Cu 2 O are preferably used. The shape of titanium dioxide may be acicular. Thereby, the laser processing described later can be promoted. Further, the etching resistance is improved during the etching described later. In addition to a metal oxide such as titanium dioxide, silica (SiO 2 ) may be used. Silica is useful because it has a low coefficient of thermal expansion and high thermal diffusivity, and can suppress film peeling.

レーザー光に対して吸収性を有する有機化合物としては、アゾ系、フタロシアニン系、キノン系、メチレン系、ナフタリン系などの染料や、4,4‘−ジカルボキシベンゾフェノン、フェルラ酸、トリアジン系、ベンゾトリアゾール系などの紫外線吸収剤を用いることが好ましい。基板1の表面Waに保護膜321を形成後、上記有機化合物に対して吸収性を有する光を照射して、その蛍光を検知することにより保護膜321を塗布の有無を判別してもよい。また、赤外光を照射し、保護膜321のO−H、C−H、C=Oに由来するピークを検知することにより保護膜321の塗布の有無を判別してもよい。このようにして、保護膜321が表面Waに形成されたウエーハWは、図1に示す第2の搬送手段17によってチャックテーブル15に搬送され、保持面15aで吸引保持される。   Examples of organic compounds that absorb laser light include azo dyes, phthalocyanine dyes, quinone dyes, methylene dyes, naphthalene dyes, 4,4′-dicarboxybenzophenone, ferulic acid, triazine dyes, and benzotriazole dyes. It is preferable to use an ultraviolet absorber such as a system. After forming the protective film 321 on the surface Wa of the substrate 1, the presence or absence of application of the protective film 321 may be determined by irradiating the organic compound with absorptive light and detecting the fluorescence. Alternatively, whether or not the protective film 321 is applied may be determined by irradiating infrared light and detecting peaks derived from O—H, C—H, and C═O of the protective film 321. In this way, the wafer W on which the protective film 321 is formed on the surface Wa is conveyed to the chuck table 15 by the second conveying means 17 shown in FIG. 1, and is sucked and held by the holding surface 15a.

(3)レーザー光照射工程
保護膜形成工程を実施した後、図1に示したチャックテーブル15が、−X軸方向に移動し、撮像手段18によって、レーザー加工すべき領域(ストリートS)が検出され、集光器21とストリートSとのY軸方向の位置合わせがなされる。続いて、チャックテーブル15がさらに−X軸方向に移動させながら、図5に示すように、ストリートSに沿って基板1の表面Waに向けて高強度レーザー光LSを照射し、レーザー加工(アブレーション加工)を行う。レーザー加工は、基板1に溝が入る程度に高強度レーザー光LSを照射してもよいし、基板1の表面Waが露出する程度で、Low−k膜2に溝が入る程度の深さに高強度レーザー光LSを照射してもよい。
(3) Laser light irradiation process After performing the protective film forming process, the chuck table 15 shown in FIG. 1 moves in the −X-axis direction, and the imaging unit 18 detects a region (street S) to be laser processed. Then, the light collector 21 and the street S are aligned in the Y-axis direction. Subsequently, while the chuck table 15 is further moved in the −X-axis direction, as shown in FIG. 5, the high-intensity laser beam LS is irradiated along the street S toward the surface Wa of the substrate 1 to perform laser processing (ablation). Process). The laser processing may be performed by irradiating the substrate 1 with the high-intensity laser beam LS to the extent that the groove is formed, or to a depth at which the groove is formed in the Low-k film 2 so that the surface Wa of the substrate 1 is exposed. High intensity laser light LS may be irradiated.

レーザー光照射工程では、例えば、下記の高強度レーザー光照射条件に設定される。この条件下でレーザー加工を行うと、後記の分割工程後に高品質の半導体チップ(デバイス)を取得することができる。
[高強度レーザー光照射条件]
波長:550nm以下
パルス幅:1ps〜500ns
出力:2〜100W
繰り返し周波数:10kHz〜500MHz
スポット径:10〜100μm
送り速度:100〜3000mm/秒
In the laser light irradiation step, for example, the following high intensity laser light irradiation conditions are set. When laser processing is performed under these conditions, a high-quality semiconductor chip (device) can be obtained after the division step described later.
[High-intensity laser light irradiation conditions]
Wavelength: 550 nm or less Pulse width: 1 ps to 500 ns
Output: 2-100W
Repeat frequency: 10 kHz to 500 MHz
Spot diameter: 10-100 μm
Feeding speed: 100-3000mm / sec

本実施形態では、Low−k膜2に溝が入る程度の深さに高強度レーザー光LSをストリートSに沿って複数回照射して、図6に示すように、Low−k膜2及びパシベーション3を除去し、基板1の表面Waを露出させてレーザー加工溝5を形成する。このとき、図5に示した高強度レーザー光LSの照射によってデブリが発生し、空気中の酸素などと反応して酸化ケイ素(SiOx)となって保護膜321の上に付着する。保護膜321の存在により、基板1の表面Waへのデブリの付着は抑制される。しかし、バンプ4の表面における保護膜321の膜厚の薄い部分に酸化ケイ素(SiOx)などの残渣6が形成されると、後に行う水洗では容易に残渣6を除去できなくなる。   In the present embodiment, the high-intensity laser beam LS is irradiated a plurality of times along the street S to a depth that allows the grooves to enter the Low-k film 2, and the Low-k film 2 and the passivation as shown in FIG. 3 is removed, and the surface Wa of the substrate 1 is exposed to form a laser processing groove 5. At this time, debris is generated by irradiation with the high-intensity laser beam LS shown in FIG. 5 and reacts with oxygen in the air to form silicon oxide (SiOx) and adhere to the protective film 321. Due to the presence of the protective film 321, adhesion of debris to the surface Wa of the substrate 1 is suppressed. However, if a residue 6 such as silicon oxide (SiOx) is formed on a thin portion of the protective film 321 on the surface of the bump 4, the residue 6 cannot be easily removed by subsequent water washing.

(4)エッチング工程
レーザー光照射工程の後に、ウエーハWの表面Waに対して等方性のプラズマエッチングを行い、バンプ4に付着した残渣6を除去する。エッチング工程では、例えば、図7に示すマイクロ波プラズマ方式のプラズマエッチング装置40を用いる。プラズマエッチング装置40は、プラズマエッチングが行われる処理空間42を有するチャンバ41を備える。チャンバ41内には、ウエーハWを保持する静電チャック48が収容されている。チャンバ41の側部には、開閉可能なゲートバルブ47が取り付けられている。ゲートバルブ47が開くことにより、チャンバ41内にウエーハWを搬入したりチャンバ41外へウエーハWを搬出したりすることができる。
(4) Etching Step After the laser beam irradiation step, isotropic plasma etching is performed on the surface Wa of the wafer W to remove the residue 6 attached to the bumps 4. In the etching step, for example, a microwave plasma type plasma etching apparatus 40 shown in FIG. 7 is used. The plasma etching apparatus 40 includes a chamber 41 having a processing space 42 in which plasma etching is performed. An electrostatic chuck 48 that holds the wafer W is accommodated in the chamber 41. A gate valve 47 that can be opened and closed is attached to the side of the chamber 41. By opening the gate valve 47, the wafer W can be carried into the chamber 41 or carried out of the chamber 41.

チャンバ41の上部には、二重構造の配管が連接されている。すなわち、内側の配管がエッチングガスの供給通路となる誘電体管43となっており、誘電体管43を囲繞してカバー管44が配設されている。誘電体管43は、例えば、石英チューブなどにより構成されている。二重構造の配管の側部側には、導波管45が配設されており、導波管45には、マイクロ波を発振する発振器50が接続されている。発振器50は、例えばマグネトロンから構成されており、所定の周波数(例えば、2.45GHz)のマイクロ波を発振することができ、発振器50から発振されたマイクロ波は、導波管45を伝播して誘電体管43に導入される。カバー管44は、金属により構成されており、導波管45を通じて誘電体管43内に導入されるマイクロ波の漏れを防ぐことができる。   A double-structured pipe is connected to the upper portion of the chamber 41. That is, the inner pipe is a dielectric pipe 43 that serves as an etching gas supply passage, and a cover pipe 44 is disposed surrounding the dielectric pipe 43. The dielectric tube 43 is composed of, for example, a quartz tube. A waveguide 45 is disposed on the side of the dual-structure pipe, and an oscillator 50 that oscillates microwaves is connected to the waveguide 45. The oscillator 50 is composed of, for example, a magnetron, and can oscillate a microwave having a predetermined frequency (for example, 2.45 GHz). The microwave oscillated from the oscillator 50 propagates through the waveguide 45. It is introduced into the dielectric tube 43. The cover tube 44 is made of metal and can prevent leakage of microwaves introduced into the dielectric tube 43 through the waveguide 45.

誘電体管43の上端には、エッチングガスを誘電体管43内に供給するためのガス供給管54(図示の例では2つ)が接続されている。各ガス供給管54には、マスフローコントローラ53及びバルブ52を介してエッチングガス源51がそれぞれ接続されている。エッチングガス源51には、例えば、SF、CF、CF、CF、CF系などのフッ素を含むエッチングガスが充填されている。誘電体管43内に導入されたエッチングガスは、プラズマ励起部430(誘電体管43内の気密空間)でマイクロ波により励起され、プラズマが生成される。誘電体管43の直下に複数の通過孔を有する分散板46が配設されている。分散板46は、任意に配設されるものであるが、チャンバ41内に分散板46を備えることで、プラズマを均一にすることができる。 A gas supply pipe 54 (two in the illustrated example) for supplying an etching gas into the dielectric pipe 43 is connected to the upper end of the dielectric pipe 43. An etching gas source 51 is connected to each gas supply pipe 54 via a mass flow controller 53 and a valve 52. The etching gas source 51 is filled with an etching gas containing fluorine such as SF 6 , C 4 F 4 , CF 4 , C 2 F 6 , and C 2 F 4 . The etching gas introduced into the dielectric tube 43 is excited by microwaves in the plasma excitation unit 430 (airtight space in the dielectric tube 43), and plasma is generated. A dispersion plate 46 having a plurality of passage holes is disposed immediately below the dielectric tube 43. The dispersion plate 46 is arbitrarily disposed, but by providing the dispersion plate 46 in the chamber 41, the plasma can be made uniform.

静電チャック(ESC)48は、ウエーハWを保持するベースを有し、ベース内に電極480を備える。静電チャック48は、支持部49によって支持されている。静電チャック48には、バイアス高周波電圧をエッチングガスに印加するための高周波電源55が接続されている。バイアス高周波電圧としては、エッチング種を基板1に引き込むことができる周波数、パワーに調節すればよい。また、静電チャック48の電極480には直流電源56が接続されており、電極480に直流電圧を印加することにより、クーロン等の静電力により静電チャック48のベース上にウエーハWを吸着させることができる。チャンバ41を含むプラズマエッチング装置40には、制御部57が接続されており、プラズマエッチング装置40の各種機構を制御することができる。さらに、チャンバ41には、真空ポンプ58が接続されており、エッチング副生物(エッチングバイプロダクト)を真空ポンプ58によって排出することができる。なお、エッチング工程で使用されるプラズマエッチング装置は、マイクロ波プラズマ方式に限られず、誘導結合(ICP)型、容量結合(CCP)型、電子サイクロトロン共鳴(ECR)型などのプラズマエッチング装置を使用してもよい。   The electrostatic chuck (ESC) 48 has a base for holding the wafer W, and includes an electrode 480 in the base. The electrostatic chuck 48 is supported by a support portion 49. The electrostatic chuck 48 is connected to a high frequency power supply 55 for applying a bias high frequency voltage to the etching gas. The bias high-frequency voltage may be adjusted to a frequency and power that allow the etching species to be drawn into the substrate 1. Further, a DC power source 56 is connected to the electrode 480 of the electrostatic chuck 48, and by applying a DC voltage to the electrode 480, the wafer W is attracted onto the base of the electrostatic chuck 48 by electrostatic force such as coulomb. be able to. A controller 57 is connected to the plasma etching apparatus 40 including the chamber 41, and various mechanisms of the plasma etching apparatus 40 can be controlled. Further, a vacuum pump 58 is connected to the chamber 41, and etching by-products (etching by product) can be discharged by the vacuum pump 58. Note that the plasma etching apparatus used in the etching process is not limited to the microwave plasma method, and plasma etching apparatuses such as inductive coupling (ICP) type, capacitive coupling (CCP) type, and electron cyclotron resonance (ECR) type are used. May be.

プラズマエッチング装置40を用いてウエーハWに対してプラズマエッチングを行う際には、ウエーハWをチャンバ41の内部に搬入し、静電チャック43で表面を上向きにして保持させる。   When plasma etching is performed on the wafer W using the plasma etching apparatus 40, the wafer W is carried into the chamber 41 and held by the electrostatic chuck 43 with the surface facing upward.

プラズマエッチングの条件として、例えば、下記の[表1]の条件を用いる。
[表1]
As the plasma etching conditions, for example, the conditions shown in [Table 1] below are used.
[Table 1]

発振器50により、2.45GHzのマイクロ波500を発振することにより、導波管45を通じて誘電体管43にマイクロ波500を導入する。このとき、各エッチングガス源51から所定の圧力でガス供給管54を通じて誘電体管43に所定のエッチングガスを導入し、プラズマ励起部430に導入されたマイクロ波500によってエッチングガスを励起させてプラズマを発生させる。プラズマは、誘電体管43を通って下方に移動し、処理空間42においてウエーハWに接触して作用する。そして、高周波電源55からウエーハWにバイアス高周波電圧(13.56MHz)を印加することにより、プラズマ中のイオンをウエーハWに引き込んでプラズマエッチングする。エッチング中は、所定圧に保持され、真空ポンプ58によってエッチング副生物(エッチングバイプロダクト)を排気する。   The microwave 50 is introduced into the dielectric tube 43 through the waveguide 45 by oscillating the microwave 500 of 2.45 GHz by the oscillator 50. At this time, a predetermined etching gas is introduced into the dielectric tube 43 from each etching gas source 51 at a predetermined pressure through the gas supply tube 54, and the etching gas is excited by the microwave 500 introduced into the plasma excitation unit 430 to generate plasma. Is generated. The plasma moves downward through the dielectric tube 43 and acts in contact with the wafer W in the processing space 42. Then, by applying a bias high-frequency voltage (13.56 MHz) to the wafer W from the high-frequency power supply 55, ions in the plasma are drawn into the wafer W and plasma etching is performed. During etching, the pressure is maintained at a predetermined pressure, and an etching byproduct (etching by product) is exhausted by the vacuum pump 58.

このようにしてプラズマエッチングを行うことにより、図8に示す各バンプ4の表面に付着している残渣6を除去する。ここで、ウエーハWの表面Waに形成されている保護膜321に二酸化チタン(TiO)等の金属微粒子(10nm〜150nm)が混入している場合は、保護膜321のプラズマに対する耐性が向上することから、エッチング中に保護膜321が過度にエッチングされウエーハWの表面Waに積層された機能層が露出するのを防止することができる。このように形成される保護膜321は、所望のエッチング形状が得られ、後の洗浄が容易となる。 By performing plasma etching in this way, the residue 6 attached to the surface of each bump 4 shown in FIG. 8 is removed. Here, when metal particles (10 nm to 150 nm) such as titanium dioxide (TiO 2 ) are mixed in the protective film 321 formed on the surface Wa of the wafer W, the resistance of the protective film 321 to plasma is improved. Therefore, it is possible to prevent the protective layer 321 from being excessively etched during the etching and exposing the functional layer stacked on the surface Wa of the wafer W. The protective film 321 formed in this way can have a desired etching shape and can be easily cleaned later.

ウエーハWの表面Waに保護膜321が形成された状態でプラズマエッチングが行われるため、保護膜321をマスクとして用いることができる。プラズマエッチングが終了した後、ウエーハWの表面Waから保護膜321を除去する。例えば、ウエーハWの表面Waに洗浄水(例えば、純水)を供給して保護膜321を溶解させた後、ウエーハWの表面Waを乾燥させる。このようにして、図9に示すように、バンプ4の表面から残渣6及び保護膜321が除去された状態を示しており、Low−k膜2及びパシベーション3が露出した状態のウエーハWが残存する。なお、ウエーハWが炭素を含む場合は、上記レーザー光照射工程の際に発生したデブリに含まれるカーボンが残渣6の一部になりうるため、エッチング後に必要に応じてOによるアッシング処理を行ってもよい。デバイス表面にマスクを形成した状態でプラズマエッチングすれば、デバイスへのプラズマダメージが軽減される。 Since plasma etching is performed in a state where the protective film 321 is formed on the surface Wa of the wafer W, the protective film 321 can be used as a mask. After the plasma etching is completed, the protective film 321 is removed from the surface Wa of the wafer W. For example, after supplying cleaning water (for example, pure water) to the surface Wa of the wafer W to dissolve the protective film 321, the surface Wa of the wafer W is dried. In this way, as shown in FIG. 9, the residue 6 and the protective film 321 are removed from the surface of the bump 4, and the wafer W with the Low-k film 2 and the passivation 3 exposed is left. To do. When the wafer W contains carbon, carbon contained in the debris generated during the laser light irradiation process can become a part of the residue 6. Therefore, an ashing process using O 2 is performed as necessary after etching. May be. Plasma etching with a mask formed on the device surface reduces plasma damage to the device.

プラズマエッチングの処理時間は、特に限定されるものではないが、例えば、プラズマエッチングを2分〜4分間行うことにより、プラズマエッチング後に、バンプ4の表面に付着した残渣6がバンプ4の全表面積に対して30%以下となるまで除去するとよい。このようにして残渣6が除去された上で後記の分割工程を行うと高品質の半導体チップ(デバイス)を取得することができる。また、分割工程を行う前に残渣6を除去してもよい。   The processing time of plasma etching is not particularly limited. For example, by performing plasma etching for 2 minutes to 4 minutes, the residue 6 attached to the surface of the bump 4 after the plasma etching becomes the total surface area of the bump 4. It is good to remove until it becomes 30% or less. When the residue process is performed after the residue 6 is removed as described above, a high-quality semiconductor chip (device) can be obtained. Moreover, you may remove the residue 6 before performing a division | segmentation process.

(5)分割工程
レーザー光を照射することによりストリートS上の機能層を除去し、溝を形成し基板1を露出させた後、さらに高強度レーザー光を1回以上することにより、基板1を分割するようにしてもよい。かかる分割は、保護膜321をウエーハWの表面Waに形成したまま実施する。これにより、ウエーハWの表面Waへのデブリ(残渣)の付着を抑制することができる。基板1を分割後、保護膜321を洗浄した後、プラズマエッチングにより残渣を除去する。高強度レーザー光を照射する回数は特に限定されるものではない。
(5) Division process After removing the functional layer on the street S by irradiating the laser beam, forming the groove and exposing the substrate 1, the substrate 1 is further irradiated with the high-intensity laser beam one or more times. You may make it divide | segment. Such division is performed while the protective film 321 is formed on the surface Wa of the wafer W. Thereby, adhesion of debris (residue) to the surface Wa of the wafer W can be suppressed. After the substrate 1 is divided, the protective film 321 is washed, and then the residue is removed by plasma etching. The number of times of irradiation with the high-intensity laser beam is not particularly limited.

エッチング工程を実施した後、保護膜321を洗浄し、例えば、図10に示すように、切削ブレード50によるブレードダイシングによってウエーハWを個々のデバイスDに分割する。分割工程を実施するときに、ウエーハWの厚みが仕上がり厚みになっている場合は、切削ブレード50をレーザー加工溝5が形成されたストリートSに沿って切り込ませて切削することにより、基板1をフルカット(完全切断)してウエーハWを個々のデバイスDに分割する。なお、保護膜321を洗浄してからブレードダイシングしたが、これに限られない。   After performing the etching process, the protective film 321 is cleaned, and the wafer W is divided into individual devices D by blade dicing with a cutting blade 50, for example, as shown in FIG. When performing the dividing step, if the thickness of the wafer W is the finished thickness, the cutting blade 50 is cut along the streets S in which the laser processing grooves 5 are formed to cut the substrate 1. Is fully cut (completely cut) to divide the wafer W into individual devices D. Although the blade dicing is performed after the protective film 321 is washed, the present invention is not limited to this.

分割工程を実施するときに、ウエーハWの厚みが仕上がり厚みになっていない場合は、切削ブレード50で先ダイシングして仕上がり厚みに相当する深さの加工溝を形成して、ウエーハWの表面Waに保護部材を貼着した後、ウエーハWの裏面Wbを例えば研削砥石によって研削することによって加工溝を表出させ、ウエーハWを個々のデバイスDに分割してもよい。   When performing the dividing step, if the thickness of the wafer W is not the finished thickness, the cutting blade 50 is first diced to form a processed groove having a depth corresponding to the finished thickness, and the surface Wa of the wafer W After the protective member is attached to the wafer W, the back surface Wb of the wafer W may be ground with, for example, a grinding wheel so that the processing groove is exposed, and the wafer W may be divided into individual devices D.

分割工程は、切削ブレード50によって行う場合のほか、下記の条件に基づくプラズマエッチングによって行ってもよい。本工程で用いるプラズマエッチング装置は、特に限定されない。本実施形態では、誘導結合(ICP)型のプラズマ源を用いたが、これに限られず、例えば、容量結合(CCP)型やマイクロ波励起型のプラズマ源などを用いてもよい。なお、プラズマエッチングは、同じチャンバ内で行うか、または複数のチャンバを用いて行うかを加工時間や処理ガスの種類によって適宜選択する。   The dividing step may be performed by plasma etching based on the following conditions in addition to the case where the dividing step is performed by the cutting blade 50. The plasma etching apparatus used in this step is not particularly limited. In this embodiment, an inductively coupled (ICP) type plasma source is used. However, the present invention is not limited to this, and for example, a capacitively coupled (CCP) type or microwave excitation type plasma source may be used. Note that whether the plasma etching is performed in the same chamber or a plurality of chambers is appropriately selected depending on the processing time and the type of processing gas.

[表2]
[Table 2]

図11に示すように、ウエーハWの表面Waには例えばマスク(レジスト膜70やレーザー加工で用いた保護膜)が被覆されている。また、マスクを表面Waに被膜することなく、パシベーション3をマスクとして用いてプラズマエッチングしてもよい。条件Aに基づき、SF6を含むエッチングガスを所定の圧力で所定の時間供給するとともに、図示しないプラズマ発生部に3kWの高周波電力を印加し、エッチングガスをプラズマ化させる。基板1側に300Wの高周波電力を印加して、励起したエッチング種(イオン)を基板へ引き込む。続いて条件Aから条件Bに変えてレーザー加工溝5が形成されたストリートSに向けてC4F8からなる堆積性ガスを所定の圧力で所定の時間供給するとともに、図示しないプラズマ発生部に3kWの高周波電力を印加し、当該ガスをプラズマ化してエッチングにより形成された側壁にカーボン系の保護膜を堆積させる。このように条件Aに基づくエッチングと条件Bに基づく堆積(側壁保護)とを交互に繰り返し行い、ウエーハWのストリートSに沿って異方性のプラズマエッチングをすることにより、ウエーハWを個々のデバイスDに分割(個片化)する。この例の場合、プラズマエッチングする前にウエーハWはデバイスの仕上がり厚さであるとよい。仕上がり厚さでない場合には、ウエーハWの裏面Wbを研削砥石等で研削することにより、仕上がり厚さに加工してもよい。マスクがレジストである場合には、プラズマエッチングした後、酸素プラズマによるアッシングを行って、レジストを除去すればよい。 As shown in FIG. 11, the surface Wa of the wafer W is covered with, for example, a mask (a resist film 70 or a protective film used in laser processing). Further, plasma etching may be performed using the passivation 3 as a mask without coating the mask on the surface Wa. Based on condition A, an etching gas containing SF 6 is supplied at a predetermined pressure for a predetermined time, and a high-frequency power of 3 kW is applied to a plasma generator (not shown) to turn the etching gas into plasma. High frequency power of 300 W is applied to the substrate 1 side, and excited etching species (ions) are drawn into the substrate. Subsequently, the deposition gas composed of C 4 F 8 is supplied at a predetermined pressure for a predetermined time toward the street S where the laser processing groove 5 is formed under the condition A to the condition B, and to a plasma generation unit (not shown). A high-frequency power of 3 kW is applied, the gas is turned into plasma, and a carbon-based protective film is deposited on the side wall formed by etching. As described above, the etching based on the condition A and the deposition (side wall protection) based on the condition B are alternately repeated, and anisotropic plasma etching is performed along the street S of the wafer W, whereby the wafer W can be separated into individual devices. Divide into D (divide into pieces). In this example, the wafer W may be the finished thickness of the device before plasma etching. When the thickness is not the finished thickness, the back surface Wb of the wafer W may be processed to a finished thickness by grinding with a grinding wheel or the like. In the case where the mask is a resist, the resist may be removed by performing ashing with oxygen plasma after plasma etching.

また、ウエーハWをプラズマエッチングすることにより、少なくとも仕上がり厚みに相当する深さの加工溝を形成して、ウエーハWの表面Waに保護部材を貼着した後、ウエーハWの裏面Wbを例えば研削砥石によって研削することによって、加工溝を表出させて、ウエーハWを個々のデバイスDに分割(個片化)してもよい。   In addition, by processing the wafer W by plasma etching, at least a processed groove having a depth corresponding to the finished thickness is formed, and a protective member is attached to the front surface Wa of the wafer W. The wafer W may be divided (separated) into individual devices D by exposing the processed grooves by grinding.

プラズマエッチングによる分割工程についても、エッチング工程と同様、ウエーハWの表面Waに上記した保護膜321が形成された状態で行ってもよい。すなわち、エッチング工程を実施した後、保護膜321をウエーハWの表面Waから保護膜321を除去せずに、プラズマエッチングを行うことにより、保護膜321をマスクとして用いることができ、デバイスへのプラズマダメージを低減することができる。   The dividing step by plasma etching may also be performed in a state where the protective film 321 described above is formed on the surface Wa of the wafer W, as in the etching step. That is, after carrying out the etching process, the protective film 321 can be used as a mask by performing plasma etching without removing the protective film 321 from the surface Wa of the wafer W, so that the plasma to the device can be used. Damage can be reduced.

このように、本発明にかかるウエーハの分割方法では、保護膜形成工程及びレーザー光照射工程を実施した後に、ウエーハWの表面Waに対して等方性のプラズマエッチングを施すエッチング工程を実施するため、レーザー光照射工程の際にバンプ4の表面に付着した残渣6を異方性のプラズマエッチングによって除去した上で、分割工程を実施することができ、ウエーハWを高品質のデバイスDに分割することができる。   As described above, in the wafer dividing method according to the present invention, the etching process for performing isotropic plasma etching on the surface Wa of the wafer W is performed after the protective film forming process and the laser beam irradiation process. The residue 6 attached to the surface of the bump 4 during the laser beam irradiation process is removed by anisotropic plasma etching, and the dividing process can be performed, and the wafer W is divided into high-quality devices D. be able to.

上記エッチング工程の処理時間と上記プラズマエッチングによる分割工程の処理時間とを考慮して、残渣除去する際に用いる1つのチャンバに対して、分割に用いるチャンバを複数使用してもよい。これらのチャンバをクラスタ型に構成して処理装置を構成してもよく、クラスタ型に構成する場合は、ウエーハを搬送する搬送アームを備える搬送チャンバを配置し、その搬送チャンバに各チャンバを接続する。また、スタンドアローン型のチャンバを用いてもよい。   In consideration of the processing time of the etching process and the processing time of the dividing process by plasma etching, a plurality of chambers used for dividing may be used for one chamber used for removing residues. A processing apparatus may be configured by configuring these chambers in a cluster type. In the case of configuring in a cluster type, a transfer chamber having a transfer arm for transferring a wafer is arranged, and each chamber is connected to the transfer chamber. . A stand-alone chamber may be used.

加工対象となるウエーハWは、ウエーハサイズよりも大きなサイズの環状フレームに保護テープを介して支持された状態で、本実施形態に示した各工程を行ってもよいし、ウエーハWの裏面Wbに、例えば剛性のある支持プレート(シリコン板やガラスなど)を貼り付けた状態で本実施形態に示した各工程を行ってもよい。   The wafer W to be processed may be subjected to the respective steps shown in the present embodiment while being supported on an annular frame larger than the wafer size via a protective tape, or may be applied to the back surface Wb of the wafer W. For example, you may perform each process shown to this embodiment in the state which affixed the rigid support plate (a silicon plate, glass, etc.).

なお、本発明にかかるウエーハの分割方法は、半導体チップ(デバイス)の製造方法に広く適用することができる。   The wafer dividing method according to the present invention can be widely applied to semiconductor chip (device) manufacturing methods.

上記したレーザー光照射工程において、下記の条件を用いて実験を行い、バンプ4に対する残渣6の付着の有無を確認した。本実施例におけるレーザー照射条件は下記の[表3]の通りである。
[表3]
In the laser beam irradiation step described above, an experiment was performed using the following conditions, and whether or not the residue 6 adhered to the bump 4 was confirmed. The laser irradiation conditions in this example are as shown in [Table 3] below.
[Table 3]

図12に示すように、第一照射及び、第二照射でデラミネーション(膜剥がれ)防止のための比較的低強度のレーザー光を照射してレーザー加工を行って、ストリートS内にストリートSの延在する方向に沿って2条のレーザー加工溝8a,8bを形成した。すなわち、ストリートSの中心位置(図示の例では、0)を基準にウエーハWを例えば+Y軸方向に+0.02mmインデックス送りをして、レーザー光の照射位置を合わせて弱い強度(出力は1.5W)のレーザー光を照射する第一照射を行うことによりレーザー加工溝8aを形成した後、ストリートSの中心位置を基準にウエーハWを例えば−Y軸方向に−0.02mmインデックス送りをしてレーザー光の照射位置を合わせて、弱い強度(出力は1.5W)のレーザー光を照射する第二照射を行うことによりレーザー加工溝8bを形成した。第一照射及び第二照射では、基板1aの表面に積層されたLow−K膜などの積層体7が除去される程度でバンプ4に残渣6などが付着する現象は確認できなかった。   As shown in FIG. 12, laser processing is performed by irradiating a relatively low-intensity laser beam for preventing delamination (film peeling) in the first irradiation and the second irradiation. Two laser processing grooves 8a and 8b were formed along the extending direction. That is, the wafer W is indexed by, for example, +0.02 mm in the + Y-axis direction with respect to the center position of the street S (0 in the illustrated example), and the laser beam irradiation position is adjusted to provide a weak intensity (output is 1.). 5W) After forming the laser processing groove 8a by performing the first irradiation with the laser beam, the wafer W is indexed by, for example, -0.02 mm in the -Y-axis direction with respect to the center position of the street S. The laser processing groove 8b was formed by performing the second irradiation of irradiating the laser beam with a weak intensity (output: 1.5 W) in accordance with the irradiation position of the laser beam. In the first irradiation and the second irradiation, it was not possible to confirm a phenomenon in which the residue 6 or the like adhered to the bumps 4 to the extent that the stacked body 7 such as a Low-K film stacked on the surface of the substrate 1a was removed.

続いて、図13に示すように、第三照射を行うことにより、ストリートSに沿ったレーザー加工溝9を形成した。具体的には、レーザー光の照射位置をストリートSの中心位置に合わせ、レーザー光の集光点の位置をわずかに上方側に調整してレーザー光の照射範囲を広げ、上記第一照射、第二照射よりも高い強度(5.9W)のレーザー光を照射することにより、上記レーザー加工溝8a,8bの少なくとも一部に重ねて(少なくとも一部をオーバーラップさせて)レーザー加工溝9を形成した。高強度レーザー照射条件である第三照射では、基板1aの一部まで除去されており、バンプ4に残渣6などが付着する現象が確認された。   Subsequently, as shown in FIG. 13, laser processing grooves 9 along the streets S were formed by performing third irradiation. Specifically, the laser light irradiation position is aligned with the center position of the street S, and the laser light condensing point position is adjusted slightly upward to widen the laser light irradiation range. By irradiating a laser beam having a higher intensity (5.9 W) than the two irradiations, the laser processing groove 9 is formed so as to overlap (at least partially overlap) at least a part of the laser processing grooves 8a and 8b. did. In the third irradiation, which is a high-intensity laser irradiation condition, a part of the substrate 1a was removed, and a phenomenon in which residues 6 and the like adhered to the bumps 4 was confirmed.

所望の加工溝が得られるように、また、ストリート上にTEG等の金属部材を有する場合にはそれらが十分に除去できるように第三照射に係るレーザー光の照射は、ストリートSに沿って複数回照射してもよい。複数回の照射方法は、第一照射の領域と、それ以降の照射領域のうち少なくとも一つの照射領域が重複するように照射する。複数回の照射において、1つのレーザー光源からの光を分岐した分岐ビームは、第一照射と第二照射とを同時に行うために使用してもよいし、3つ以上に分岐し、これらを加工進行方法に対して平行、垂直及び斜めにそれぞれ並べて加工してもよい。分岐ビームによる熱的な影響を緩和させるために、それぞれのビーム間隔を離して加工する方がよい。また、強度の空間分布は、ガウシアン型でもよいし、トップハット型でもよい。さらに、レーザー加工時に、酸素、窒素、アルゴン、ヘリウムなどのアシストガスをレーザー加工溝周辺に噴射して溶融・蒸発した物質を除去してもよいし、吸引ノズル等によって溶融・蒸発した物質を吸引することにより除去してもよい。   In order to obtain a desired processed groove, and when a metal member such as TEG is provided on the street, a plurality of laser light irradiations along the street S are performed so that they can be sufficiently removed. You may irradiate twice. In the multiple irradiation method, irradiation is performed so that at least one irradiation region overlaps the first irradiation region and the subsequent irradiation regions. In multiple times of irradiation, a branched beam obtained by branching light from one laser light source may be used to simultaneously perform the first irradiation and the second irradiation, or may be branched into three or more and processed. Processing may be performed in parallel, perpendicularly, and obliquely to the traveling method. In order to mitigate the thermal effects of the branched beams, it is better to process them with a gap between the beams. The intensity spatial distribution may be a Gaussian type or a top hat type. Furthermore, during laser processing, an assist gas such as oxygen, nitrogen, argon, or helium may be sprayed around the laser processing groove to remove the melted / evaporated material, or the melted / evaporated material may be sucked by a suction nozzle or the like. It may be removed by doing.

バンプ4は、ウエーハWの表面上に多く存在している。バンプ4上の残渣6の付着率は、ストリートSから離れ、かつレーザー加工条件が弱くなるにつれて低下する。例えば、上記のレーザー加工条件では、ストリートSから50μm以下の位置に存在するバンプ4の場合、残渣6の付着率が50%以上(バンプ100に対して50個以上に残渣が付着した状態)となり、ストリートSから50μm以上離れた位置に存在するバンプ4の場合、残渣6の付着率は5%以下になった。よって、プラズマエッチングによる残渣除去は、ストリートSから50μm以下に存在するバンプ4に対して特に有効である。   Many bumps 4 exist on the surface of the wafer W. The adhesion rate of the residue 6 on the bump 4 decreases as the distance from the street S increases and the laser processing conditions become weaker. For example, under the above laser processing conditions, in the case of the bump 4 existing at a position of 50 μm or less from the street S, the adhesion rate of the residue 6 is 50% or more (a state where 50 or more residues are adhered to the bump 100). In the case of the bump 4 existing at a position separated from the street S by 50 μm or more, the adhesion rate of the residue 6 was 5% or less. Therefore, residue removal by plasma etching is particularly effective for the bumps 4 that are 50 μm or less from the street S.

図14に示す写真100〜102は、プラズマエッチング前とプラズマエッチング後とでバンプ4の表面に付着する残渣6の量を比較したものである。写真100は、プラズマエッチング前のバンプ4を上面側からみた状態を示している。写真101は、プラズマエッチングを2分間実施した場合のバンプ4を上面側からみた状態を示している。写真102は、プラズマエッチングを4分間実施した場合のバンプ4を上面側からみた状態を示している。プラズマエッチングの処理時間以外の条件は、上記の[表1]と同様である。なお、バンプ4に付着した残渣6の部分を見やすくするため、残渣6の部分には網掛けを施している。   Photographs 100 to 102 shown in FIG. 14 compare the amount of the residue 6 attached to the surface of the bump 4 before and after plasma etching. The photograph 100 shows a state in which the bump 4 before plasma etching is viewed from the upper surface side. A photograph 101 shows a state where the bump 4 is viewed from the upper surface side when the plasma etching is performed for 2 minutes. The photograph 102 shows a state in which the bump 4 is viewed from the upper surface side when the plasma etching is performed for 4 minutes. Conditions other than the plasma etching processing time are the same as in [Table 1] above. In addition, in order to make it easy to see the portion of the residue 6 attached to the bump 4, the portion of the residue 6 is shaded.

写真100に示すように、プラズマエッチング前では、多量の残渣6がバンプ4の上面に付着していることが確認された。また、写真101に示すように、プラズマエッチングを2分間実施すると、わずかに残渣6がバンプ4の上面に付着しているものの、写真100と比較して、多くの残渣6がバンプ4から除去されていることが確認された。さらに、写真102に示すように、プラズマエッチングを4分間実施すると、写真100と比較して、ほとんどの残渣6がバンプ4から除去されることが確認された。   As shown in Photo 100, it was confirmed that a large amount of residue 6 adhered to the upper surface of bump 4 before plasma etching. Further, as shown in Photo 101, when plasma etching is performed for 2 minutes, although a small amount of residue 6 is attached to the upper surface of bump 4, a larger amount of residue 6 is removed from bump 4 compared to Photo 100. It was confirmed that Furthermore, as shown in Photo 102, it was confirmed that when plasma etching was performed for 4 minutes, most of the residue 6 was removed from the bumps 4 as compared to Photo 100.

次に、写真100〜102のウエーハを用いて、電気特性試験を行った。残渣6がバンプ4の全表面積に対して残渣6が30%以上付着したプラズマエッチング前の写真100のウエーハは、電気特性試験においてエラーが発生した。これは、バンプ4の表面の残渣6が絶縁膜として作用したためであると考えられる。一方、プラズマエッチングを2分間及び4分間実施した写真101及び写真102のウエーハは、バンプ4の全表面積に対して残渣6が30%以下になり、電気特性試験をパスすることができた。このように、プラズマエッチングにより、バンプ4の表面上の残渣6を除去することで、電気特性を損なわない高品質なチップを得ることができた。   Next, an electrical property test was performed using the wafers of photographs 100 to 102. In the wafer of the photograph 100 before plasma etching in which the residue 6 adhered to the entire surface area of the bump 4 by 30% or more, an error occurred in the electrical property test. This is presumably because the residue 6 on the surface of the bump 4 acts as an insulating film. On the other hand, in the wafers of Photo 101 and Photo 102 in which plasma etching was performed for 2 minutes and 4 minutes, the residue 6 was 30% or less with respect to the total surface area of the bumps 4, and the electrical property test was passed. Thus, by removing the residue 6 on the surface of the bump 4 by plasma etching, it was possible to obtain a high-quality chip that does not impair electrical characteristics.

1,1a:基板 2:Low−k膜 3:パシベーション 4:バンプ
5:レーザー加工溝 6:残渣 7:積層体 8a,8b:レーザー加工溝
9:レーザー加工溝
10:レーザー加工装置 11:装置ベース 11a:上面 12:カセット
13:仮置き領域 14:搬入出手段 15:チャックテーブル 15a:保持面
16:第1の搬送手段 17:第2の搬送手段 18:撮像手段
20:レーザー加工手段 21:集光器 22:発振手段 23:周波数設定手段
24:調整手段
30:保護膜形成手段 31:スピンナーテーブル 31a:保持面
32:樹脂供給ノズル 320:水溶性樹脂 321:保護膜
33:洗浄水供給ノズル 34:エアー供給ノズル 35:回転手段 350:回転軸
351:モータ 36:昇降手段 360:エアシリンダ 361:ピストン
37:カバー部 370:受け皿部 371:排出口 38:ドレンホース
40:プラズマエッチング装置 41:チャンバ 42:処理空間
43:誘電体管 430:プラズマ励起部
44:金属管 45:導波管 46:分散板 47:ゲートバルブ
48:静電チャック(ESC) 480:電極 49:支持部
50:発振器 500:マイクロ波 51:エッチングガス源
52:バルブ 53:マスフローコントローラ 54:ガス供給管
55:高周波電源 56:直流電源 57:制御部 58:真空ポンプ
60:切削ブレード
70:レジスト膜
DESCRIPTION OF SYMBOLS 1,1a: Board | substrate 2: Low-k film | membrane 3: Passivation 4: Bump 5: Laser processing groove | channel 6: Residue 7: Laminated body 8a, 8b: Laser processing groove | channel 9: Laser processing groove | channel 10: Laser processing apparatus 11: Apparatus base 11a: Upper surface 12: Cassette 13: Temporary placement area 14: Loading / unloading means 15: Chuck table 15a: Holding surface 16: First conveying means 17: Second conveying means 18: Imaging means 20: Laser processing means 21: Collection Optical device 22: Oscillating means 23: Frequency setting means 24: Adjustment means 30: Protective film forming means 31: Spinner table 31a: Holding surface 32: Resin supply nozzle 320: Water-soluble resin 321: Protective film 33: Washing water supply nozzle 34 : Air supply nozzle 35: Rotating means 350: Rotating shaft 351: Motor 36: Lifting means 360: Air cylinder 361: Pis 37: Cover part 370: Dish part 371: Discharge port 38: Drain hose 40: Plasma etching apparatus 41: Chamber 42: Processing space 43: Dielectric tube 430: Plasma excitation unit 44: Metal tube 45: Waveguide 46: Dispersion plate 47: Gate valve 48: Electrostatic chuck (ESC) 480: Electrode 49: Support unit 50: Oscillator 500: Microwave 51: Etching gas source 52: Valve 53: Mass flow controller 54: Gas supply pipe 55: High frequency power supply 56 : DC power source 57: Control unit 58: Vacuum pump 60: Cutting blade 70: Resist film

Claims (4)

基板の表面に積層された機能層に格子状の複数のストリートによって区画されたそれぞれの領域に複数の電極を有するデバイスが形成されたウエーハを前記ストリートに沿って分割するウエーハの分割方法であって、
前記ウエーハの裏面側を保持する保持工程と、
前記ウエーハの表面に水溶性樹脂を供給して保護膜を形成する保護膜形成工程と、
前記ストリートに沿ってレーザー光を照射することにより前記機能層を除去し、前記基板を露出させるレーザー光照射工程と、
前記レーザー光照射工程後に前記ウエーハの表面をプラズマエッチングすることにより前記電極に付着した残渣を除去するエッチング工程と、
前記ストリートに沿って前記ウエーハを分割する分割工程と、
を含むウエーハの分割方法。
A wafer dividing method for dividing a wafer in which a device having a plurality of electrodes is formed in each region partitioned by a plurality of grid-like streets on a functional layer laminated on a surface of a substrate, along the streets. ,
Holding step of holding the back side of the wafer;
A protective film forming step of forming a protective film by supplying a water-soluble resin to the surface of the wafer;
Laser light irradiation step of removing the functional layer by irradiating laser light along the streets to expose the substrate;
An etching step of removing residues adhering to the electrode by plasma etching the surface of the wafer after the laser light irradiation step;
A dividing step of dividing the wafer along the street;
Method of dividing a wafer including
前記分割工程では、切削ブレードにより切削して前記基板を分割する請求項1に記載のウエーハの分割方法。   The wafer dividing method according to claim 1, wherein in the dividing step, the substrate is divided by cutting with a cutting blade. 前記分割工程では、プラズマエッチングにより前記基板を分割する請求項1に記載のウエーハの分割方法。   The wafer dividing method according to claim 1, wherein in the dividing step, the substrate is divided by plasma etching. 前記エッチング工程及び前記分割工程は、前記ウエーハの表面に前記保護膜が形成された状態で行われる請求項1または3に記載のウエーハの分割方法。   The wafer dividing method according to claim 1, wherein the etching step and the dividing step are performed in a state where the protective film is formed on a surface of the wafer.
JP2015234823A 2015-12-01 2015-12-01 Wafer division method Active JP6560969B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015234823A JP6560969B2 (en) 2015-12-01 2015-12-01 Wafer division method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015234823A JP6560969B2 (en) 2015-12-01 2015-12-01 Wafer division method

Publications (2)

Publication Number Publication Date
JP2017103330A JP2017103330A (en) 2017-06-08
JP6560969B2 true JP6560969B2 (en) 2019-08-14

Family

ID=59016862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015234823A Active JP6560969B2 (en) 2015-12-01 2015-12-01 Wafer division method

Country Status (1)

Country Link
JP (1) JP6560969B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524594B2 (en) * 2016-07-07 2019-06-05 パナソニックIpマネジメント株式会社 Method of manufacturing element chip
JP7065311B2 (en) * 2017-11-22 2022-05-12 パナソニックIpマネジメント株式会社 Method of manufacturing element chips
TWI825080B (en) * 2018-03-30 2023-12-11 日商琳得科股份有限公司 Method for manufacturing semiconductor chip
JP7104558B2 (en) * 2018-05-23 2022-07-21 株式会社ディスコ Processing method of work piece
JP7142323B2 (en) * 2018-06-05 2022-09-27 パナソニックIpマネジメント株式会社 Element chip manufacturing method
JP7109862B2 (en) * 2018-07-10 2022-08-01 株式会社ディスコ Semiconductor wafer processing method
JP7207970B2 (en) * 2018-11-26 2023-01-18 株式会社ディスコ Wafer processing method
JP7387227B2 (en) 2019-10-07 2023-11-28 株式会社ディスコ Wafer processing method
JP7399565B2 (en) 2019-12-23 2023-12-18 株式会社ディスコ Processing method of workpiece

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471632B2 (en) * 2003-11-18 2010-06-02 株式会社ディスコ Wafer processing method
JP4840200B2 (en) * 2007-03-09 2011-12-21 パナソニック株式会社 Manufacturing method of semiconductor chip
JP2013149900A (en) * 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd Workpiece division method
JP6166034B2 (en) * 2012-11-22 2017-07-19 株式会社ディスコ Wafer processing method
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality

Also Published As

Publication number Publication date
JP2017103330A (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP6560969B2 (en) Wafer division method
JP6770858B2 (en) Dividing method
JP6509744B2 (en) Laser plasma etching wafer dicing with etching chamber shield ring for film frame wafer application
CN108231676B (en) Method for processing wafer
JP7184458B2 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH METAL FILM
JP2019096738A (en) Manufacturing method of element chip
JP7233019B2 (en) Element chip manufacturing method
JPWO2003071591A1 (en) Method for dividing semiconductor wafer
JP6519759B2 (en) Method of manufacturing element chip
JP7142323B2 (en) Element chip manufacturing method
CN107871659B (en) Method for manufacturing element chip
JP7154697B2 (en) Workpiece processing method
JP7316638B2 (en) Method for manufacturing resin composition, resin-coated substrate and element chip
JP7353712B2 (en) Wafer processing method
CN111312658A (en) Method for processing wafer
CN110943039A (en) Method for processing wafer
JP2020061494A (en) Wafer processing method
JP7390614B2 (en) Resin coating equipment, resin film forming method, and device chip manufacturing method
JP7128064B2 (en) Workpiece processing method
JP2019096812A (en) Processing method of workpiece
JP7390615B2 (en) Resin coating equipment, resin film forming method, and device chip manufacturing method
JP7061022B2 (en) Wafer processing method
JP2019212839A (en) Wafer processing method
JP7446146B2 (en) Wafer processing method
JP7207969B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6560969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250