JP6559380B1 - 電力用半導体モジュール及びそれを用いた電力変換装置 - Google Patents
電力用半導体モジュール及びそれを用いた電力変換装置 Download PDFInfo
- Publication number
- JP6559380B1 JP6559380B1 JP2019512318A JP2019512318A JP6559380B1 JP 6559380 B1 JP6559380 B1 JP 6559380B1 JP 2019512318 A JP2019512318 A JP 2019512318A JP 2019512318 A JP2019512318 A JP 2019512318A JP 6559380 B1 JP6559380 B1 JP 6559380B1
- Authority
- JP
- Japan
- Prior art keywords
- relay electrode
- electrode pattern
- pattern
- power semiconductor
- snubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
Description
実施の形態1.
図1は、実施の形態1の電力変換装置1000の回路構成を示す図である。
電力用半導体モジュール100は、第1レグ111aと、第2レグ111bと、第3レグ111cと、CRスナバ回路5と、温度検出器6と、第1の制御端子7とを備える。
図2は、実施の形態1の変形例1の電力変換装置2000の回路構成を表わす図である。
本変形例では、温度検出器6がスナバ抵抗4の温度を検出する代わりに、スナバ抵抗4の両端電圧が検出される。スナバ抵抗4の値は既知であることから、スナバ抵抗4の電圧を検出することによって、スナバ抵抗4で発生する損失を算出することができる。スナバ抵抗4で発生する損失とスナバ抵抗4の温度とは比例関係にあるので、スナバ抵抗4の両端電圧を検出することによって、スナバ抵抗の温度を推定することができる。
図3は、実施の形態1の変形例2の電力変換装置3000の回路構成を表わす図である。
本変形例では、温度検出器6がスナバ抵抗4の温度を検出する代わりに、スナバ回路5に流れる電流が検出される。
シャント抵抗8の一端のノードNXが第1の制御端子27Xと接続され、シャント抵抗8の他端のノードNYが第2の制御端子27Yと接続される。第1の制御端子27Xおよび第2の制御端子27Yを通じて、シャント抵抗8の両端の電圧が電力用半導体モジュール300の外部に出力される。外部では、シャント抵抗8の両端の電圧とシャント抵抗8の値とから、シャント抵抗8およびスナバ抵抗4に流れる電流が算出される。スナバ抵抗4に流れる電流に基づいて、スナバ抵抗の温度を推定することができる。そして、スナバ抵抗4の温度に基づいて、スイッチング動作時に発生するリンギングが小さくなるように電力用半導体素子1を制御することができる。
図4は、実施の形態2の電力変換装置1010の回路構成を表わす図である。
検出器9は、比較器53を備える。比較器53は、第1の制御端子7から出力される温度を表わす電圧51と基準電圧52とを比較し、比較結果を表わす信号CMを出力する。信号CMは、駆動力切替器10に送られる。比較器53は、温度を表わす電圧51の大きさが基準電圧52の大きさ以上の場合には、ハイレベルの信号CMを出力する。比較器53は、温度を表わす電圧51の大きさが基準電圧52の大きさ未満の場合には、ロウレベルの信号CMを出力する。信号CMは、駆動力切替器10に送られる。
駆動力切替器10は、ターンオン速度制御器58pと、ターンオフ速度制御器58nと、第1のオンゲート抵抗55pと、第2のオンゲート抵抗57pと、第1のオフゲート抵抗55nと、第2のオフゲート抵抗57nと、PチャネルMOSFET56pと、npnトランジスタ54pと、NチャネルMOSFET56nと、pnpトランジスタ54nとを備える。
信号CMがロウレベルとなると、ターンオン速度制御器58pからはロウレベルのオン信号ONが出力されるため、PチャネルMOSFET56pは導通状態となる。このときには、電源端子VDDとノードN1との間に第1のオンゲート抵抗55pと第2のオンゲート抵抗57pとが並列接続される。第1のオンゲート抵抗55pと第2のオンゲート抵抗57pとの合成抵抗がオンゲート抵抗として作用して電力用半導体素子1が、パルス信号PLSに従って、ターンオン動作する。
信号CMがハイレベルとなると、ターンオン速度制御器58pからハイレベルのオン信号ONが出力されるため、PチャネルMOSFET56pが遮断状態となる。このとき、第1のオンゲート抵抗55pがオンゲート抵抗として作用して電力用半導体素子1が、パルス信号PLSに従って、ターンオン動作する。すなわち、スナバ抵抗4の温度が上昇して、信号CMがハイレベルとなると、オンゲート抵抗が大きくなるため、電力用半導体素子1のターンオン動作を遅くすることができる。その結果、リンギングが抑制されて、スナバ抵抗4で発生する損失を小さくすることができる。
図7は、実施の形態2の変形例1の電力変換装置2010の回路構成を表わす図である。
検出器19は、差動増幅回路62と、比較器53とを備える。
図9は、実施の形態2の変形例2の電力変換装置3010の回路構成を表わす図である。
図10は、実施の形態3の電力変換装置1020の回路構成を表わす図である。
スイッチング回数切替器70は、検出器9からの信号CMがハイレベルのときには、検出器9からの信号がロウベルのときよりも、電力用半導体素子1の単位時間当たりのスイッチング動作の回数が小さくなるように制御方式を切り替える。電力用半導体素子1の単位時間当たりのスイッッチング動作の回数が小さくなる制御方式としては、例えば、3相変調から2相変調に切り替える方法がある。あるいは、キャリア周波数を小さくしてもよい。比較器53がロウレベルの信号CMを出力しているときには、電力用半導体素子1のスイッチング周波数をf0とし、比較器53がハイレベルの信号CMを出力しているときには、電力用半導体素子1のスイッチング周波数をf1(f0>f1)となるように制御すればよい。
図11は、実施の形態3の変形例1の電力変換装置2020の回路構成を表わす図である。
スイッチング回数切替器70は、実施の形態3と同様である。電力用半導体素子1の単位時間当たりのスイッチング動作の回数を小さくすることによって、リンギングを抑制することができるので、スナバ抵抗4で発生する損失を小さくすることができる。
図12は、実施の形態3の変形例2の電力変換装置3020の回路構成を表わす図である。
スイッチング回数切替器70は、実施の形態3と同様である。電力用半導体素子1の単位時間当たりのスイッチング動作の回数を小さくすることによって、リンギングを抑制することができるので、スナバ抵抗4で発生する損失を小さくすることができる。
本実施の形態は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の例に関する。
本変形例は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の別の例に関する。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101N,101C、および中継電極パターン16cを通じて負極導体パターン14と接続される。
本実施の形態は、実施の形態1の変形例1で説明した電力用半導体モジュール200の内部構成の配置の例に関する。
本変形例は、実施の形態1の変形例1の電力用半導体モジュール200の内部構成の配置の別の例に関する。
本実施の形態は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の別の例に関する。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101Nを通じて負極導体パターン14と接続される。
中継電極パターン16上に、中継電極パターン17a、中継電極パターン17b、および中継電極パターン17cが実装される。
本変形例は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の別の例に関する。
図17の配置例では、中継電極パターン16上に中継電極パターン17a、17b、17cが実装されているのに対して、本変形例の配置例では、正極導体パターン13、負極導体パターン14、出力導体パターン15のいずれにも中継電極パターン17a、17b、17cが実装されない。
本実施の形態は、実施の形態1の変形例1で説明した電力用半導体モジュール200の内部構成の配置の別の例に関する。
本変形例は、実施の形態1の変形例1の電力用半導体モジュール200の内部構成の配置の別の例に関する。
本実施の形態は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の例に関する。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101Nを通じて負極導体パターン14と接続される。
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101N,101D、中継電極パターン16c,16d、およびシャント抵抗8を通じて負極導体パターン14と接続される。
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図23の配置例が、図22の配置例と相違する点は、中継電極パターン16dを含まない点である。
本実施の形態は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101Nを通じて負極導体パターン14と接続される。
中継電極パターン16上に、中継電極パターン17a、中継電極パターン17b、中継電極パターン17c、および中継電極パターン17dが実装される。
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図25の配置例が、図24の配置例と相違する点は、中継電極パターン17dを含まない点である。
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101N,101D、中継電極パターン17c,17d、およびシャント抵抗8を通じて負極導体パターン14と接続される。
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図27の配置例が、図26の配置例と相違する点は、中継電極パターン17dを含まない点である。
本実施の形態は、実施の形態2で説明した電力用半導体モジュールの制御端子7の位置の別の例に関する。
Claims (11)
- 電力用半導体モジュールであって、
正極ラインとノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの上アームと、
負極ラインと前記ノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの下アームと、
前記正極ラインと前記負極ラインとの間に設けられたスナバ回路とを備え、
前記スナバ回路は、直列接続されたスナバコンデンサおよびスナバ抵抗を含み、
前記電力用半導体モジュールの内部に配置され、前記スナバ抵抗の温度を検出する温度検出器をさらに備え、
前記スナバ抵抗の温度を表わす電圧または前記スナバ抵抗の温度に関連する電圧を前記電力用半導体素子を駆動する駆動器に出力するための少なくとも1つの制御端子を備え、
前記少なくとも1つの制御端子は、第1の制御端子を含み、
前記第1の制御端子が、前記温度検出器で検出された温度を表わす電圧を出力する、電力用半導体モジュール。 - 電力用半導体モジュールであって、
正極ラインとノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの上アームと、
負極ラインと前記ノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの下アームと、
前記正極ラインと前記負極ラインとの間に設けられたスナバ回路とを備え、
前記スナバ回路は、直列接続されたスナバコンデンサおよびスナバ抵抗を含み、
前記少なくとも1つの制御端子は、第1の制御端子および第2の制御端子を含み、
前記第1の制御端子および前記第2の制御端子は、前記スナバ抵抗の両端電圧を出力する、電力用半導体モジュール。 - 電力用半導体モジュールであって、
正極ラインとノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの上アームと、
負極ラインと前記ノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの下アームと、
前記正極ラインと前記負極ラインとの間に設けられたスナバ回路とを備え、
前記スナバ回路は、直列接続されたスナバコンデンサおよびスナバ抵抗を含み、
前記正極ラインと前記負極ラインとの間に、前記スナバ回路と直列接続されたシャント抵抗を備え、
前記少なくとも1つの制御端子は、第1の制御端子および第2の制御端子を含み、
前記第1の制御端子および前記第2の制御端子は、前記シャント抵抗の両端電圧を出力する、電力用半導体モジュール。 - 請求項1に記載の電力用半導体モジュールと、
前記温度を表わす電圧を基準電圧と比較する比較器と、
前記比較器の出力信号に応じて、前記電力用半導体素子のターンオン時のオンゲート抵抗の大きさと、前記電力用半導体素子のターンオフ時のオフゲート抵抗の大きさとのうち少なくとも一方を切り替える駆動力切替器とを備える、電力変換装置。 - 請求項2または3に記載の電力用半導体モジュールと、
前記スナバ抵抗の両端電圧を差動増幅する差動増幅回路と、
前記差動増幅された電圧を基準電圧と比較する比較器と、
前記比較器の出力信号に応じて、前記電力用半導体素子のターンオン時のオンゲート抵抗の大きさと、前記電力用半導体素子のターンオフ時のオフゲート抵抗の大きさとのうち少なくとも一方を切り替える駆動力切替器とを備える、電力変換装置。 - 請求項1に記載の電力用半導体モジュールと、
前記温度を表わす電圧を基準電圧と比較する比較器と、
前記比較器の出力信号に応じて、前記電力用半導体素子の単位時間当たりのスイッチング動作の回数を切り替えるスイッチング回数切替器とを備える、電力変換装置。 - 請求項2または3に記載の電力用半導体モジュールと、
前記スナバ抵抗の両端電圧を差動増幅する差動増幅回路と、
前記差動増幅された電圧を基準電圧と比較する比較器と、
前記比較器の出力信号に応じて、前記電力用半導体素子の単位時間当たりのスイッチング動作の回数を切り替えるスイッチング回数切替器とを備える、電力変換装置。 - 前記少なくとも1つの上アームが実装される正極導体パターンと、
前記少なくとも1つの下アームが実装される出力導体パターンと、
負極導体パターンと、
中継電極パターンとを備え、
前記少なくとも1つの上アームが前記出力導体パターンと接続され、
前記少なくとも1つの下アームが前記負極導体パターンと接続され、
前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記正極導体パターンと前記中継電極パターンとの間に実装され、
前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記中継電極パターンと前記負極導体パターンとの間に実装され、
前記温度検出器が、前記中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項1記載の電力用半導体モジュール。 - 前記少なくとも1つの上アームが実装される正極導体パターンと、
前記少なくとも1つの下アームが実装される出力導体パターンと、
負極導体パターンと、
第1の中継電極パターンと、
第2の中継電極パターンと、
第3の中継電極パターンとを備え、
前記少なくとも1つの上アームが前記出力導体パターンと接続され、
前記少なくとも1つの下アームが前記負極導体パターンと接続され、
前記正極導体パターンと前記第1の中継電極パターンとが接続され、
前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記第1の中継電極パターンと前記第2の中継電極パターンとの間に実装され、
前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記第2の中継電極パターンと前記第3の中継電極パターンとの間に実装され、
前記第3の中継電極パターンと前記負極導体パターンとが接続され、
前記温度検出器が、前記第1の中継電極パターン、前記第2の中継電極パターンまたは前記第3の中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項1記載の電力用半導体モジュール。 - 前記少なくとも1つの上アームが実装される正極導体パターンと、
前記少なくとも1つの下アームが実装される出力導体パターンと、
負極導体パターンと、
第1の中継電極パターンと、
第2の中継電極パターンと、
第3の中継電極パターンと、
前記第1の中継電極パターン、前記第2の中継電極パターン、前記第3の中継電極パターンが実装された第4の中継電極パターンとを備え、
前記少なくとも1つの上アームが前記出力導体パターンと接続され、
前記少なくとも1つの下アームが前記負極導体パターンと接続され、
前記正極導体パターンと前記第1の中継電極パターンとが接続され、
前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記第1の中継電極パターンと前記第2の中継電極パターンとの間に実装され、
前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記第2の中継電極パターンと前記第3の中継電極パターンとの間に実装され、
前記第3の中継電極パターンと前記負極導体パターンとが接続され、
前記第4の中継電極パターンが、前記正極導体パターン上、前記負極導体パターン上、および前記出力導体パターン上のうちのいずれかに実装され、
前記温度検出器が、前記第1の中継電極パターン、前記第2の中継電極パターンまたは前記第3の中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項1記載の電力用半導体モジュール。 - 前記少なくとも1つの上アームが実装される正極導体パターンと、
前記少なくとも1つの下アームが実装される出力導体パターンと、
負極導体パターンと、
第1の中継電極パターンと、
第2の中継電極パターンと、
第3の中継電極パターンと、
前記第1の中継電極パターン、前記第2の中継電極パターン、および前記第3の中継電極パターンが実装された絶縁基板とを備え、
前記少なくとも1つの上アームが前記出力導体パターンと接続され、
前記少なくとも1つの下アームが前記負極導体パターンと接続され、
前記正極導体パターンと前記第1の中継電極パターンとが接続され、
前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記第1の中継電極パターンと前記第2の中継電極パターンとの間に実装され、
前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記第2の中継電極パターンと前記第3の中継電極パターンとの間に実装され、
前記第3の中継電極パターンと前記負極導体パターンとが接続され、
前記温度検出器が、前記第1の中継電極パターン、前記第2の中継電極パターンまたは前記第3の中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項1記載の電力用半導体モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018028035 | 2018-02-20 | ||
JP2018028035 | 2018-02-20 | ||
PCT/JP2018/040702 WO2019163205A1 (ja) | 2018-02-20 | 2018-11-01 | 電力用半導体モジュール及びそれを用いた電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6559380B1 true JP6559380B1 (ja) | 2019-08-14 |
JPWO2019163205A1 JPWO2019163205A1 (ja) | 2020-02-27 |
Family
ID=67614920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019512318A Active JP6559380B1 (ja) | 2018-02-20 | 2018-11-01 | 電力用半導体モジュール及びそれを用いた電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6559380B1 (ja) |
-
2018
- 2018-11-01 JP JP2019512318A patent/JP6559380B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2019163205A1 (ja) | 2020-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059709B2 (en) | Gate drive circuit for transistor | |
KR101571952B1 (ko) | 스위칭 회로 및 반도체 모듈 | |
JP6617571B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
WO2019163205A1 (ja) | 電力用半導体モジュール及びそれを用いた電力変換装置 | |
JPWO2019038957A1 (ja) | 制御回路および電力変換装置 | |
KR20180073474A (ko) | 반도체 장치 및 인버터 시스템 | |
JP2016149715A (ja) | 駆動装置 | |
WO2015001603A1 (ja) | 半導体スイッチング素子の駆動回路およびそれを用いた電力変換装置 | |
US11050358B2 (en) | Power module with built-in drive circuit | |
JP6559380B1 (ja) | 電力用半導体モジュール及びそれを用いた電力変換装置 | |
JP6750333B2 (ja) | 半導体スイッチング素子の保護回路 | |
JPH1118410A (ja) | 自己消弧形素子駆動回路 | |
JP4713347B2 (ja) | 半導体素子の駆動回路 | |
JP4946103B2 (ja) | 電力変換装置 | |
JP2007089335A (ja) | 電力用スイッチング素子の電圧検出方法及びこれを用いた電力変換装置 | |
JP2017005974A (ja) | 同期整流回路 | |
JP5741199B2 (ja) | 整流器のスナバ回路 | |
JP5563050B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
JP5171580B2 (ja) | インバータ装置 | |
JP4779593B2 (ja) | 双方向スイッチの保護回路 | |
JP2016197956A (ja) | ゲート駆動装置及びそれを備えた電力変換装置 | |
JP2004056977A (ja) | パワーデバイス駆動回路 | |
JP2020022269A (ja) | 半導体素子の保護回路、半導体素子の保護回路を備えた電力変換装置及び半導体素子の保護方法 | |
JP7399827B2 (ja) | 電子回路及び電力変換器 | |
JP2019088078A (ja) | ドライバ回路および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190301 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190301 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190301 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6559380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |