JP6559380B1 - 電力用半導体モジュール及びそれを用いた電力変換装置 - Google Patents

電力用半導体モジュール及びそれを用いた電力変換装置 Download PDF

Info

Publication number
JP6559380B1
JP6559380B1 JP2019512318A JP2019512318A JP6559380B1 JP 6559380 B1 JP6559380 B1 JP 6559380B1 JP 2019512318 A JP2019512318 A JP 2019512318A JP 2019512318 A JP2019512318 A JP 2019512318A JP 6559380 B1 JP6559380 B1 JP 6559380B1
Authority
JP
Japan
Prior art keywords
relay electrode
electrode pattern
pattern
power semiconductor
snubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019512318A
Other languages
English (en)
Other versions
JPWO2019163205A1 (ja
Inventor
堀口 剛司
剛司 堀口
隆義 三木
隆義 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority claimed from PCT/JP2018/040702 external-priority patent/WO2019163205A1/ja
Application granted granted Critical
Publication of JP6559380B1 publication Critical patent/JP6559380B1/ja
Publication of JPWO2019163205A1 publication Critical patent/JPWO2019163205A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

電力用半導体モジュール(1000)は、正極ライン(PL)とノード(NDa)との間に設けられ、並列接続された電力用半導体素子(1Pa)および還流ダイオード(2Pa)からなる少なくとも1つの上アームと、負極ライン(NL)とノード(NDa)との間に設けられ、並列接続された電力用半導体素子(1Na)および還流ダイオード(2Na)からなる少なくとも1つの下アームと、正極ライン(PL)と負極ライン(NL)との間に設けられたスナバ回路(5)とを備える。スナバ回路(5)は、直列接続されたスナバコンデンサ(3)およびスナバ抵抗(4)を含む。少なくとも1つの制御端子(7)は、スナバ抵抗(3)の温度を表わす電圧またはスナバ抵抗(3)の温度に関連する電圧を電力用半導体素子(1Pa,1Na)を駆動する駆動器(11)に出力する。

Description

本発明は、電力用半導体モジュール及びそれを用いた電力変換装置に関し、特に、高周波スイッチング動作を実現するために、正極と負極間にスナバ回路を実装した電力用半導体モジュールおよびそれを用いた電力変換装置に関する。
電力用半導体モジュールにおいて、スイッチングデバイスのターンオン、およびターンオフ時にリンギングが発生することが知られている。リンギングによって、電力用半導体モジュールの破損を引き起こしかねないだけでなく、ノイズの原因ともなる。
特に、高速なスイッチング動作が可能であるSiC−MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるワイドバンドギャップ半導体は、その能力を最大限に引き出すためには、リンギングの抑制は重要な課題となっている。
リンギングを抑制するために、電力用半導体モジュールが、スナバコンデンサとスナバ抵抗とが直列接続されたスナバ回路を内蔵することによって、振動エネルギーを吸収する方法が知られている。しかしながら、リンギングに伴う振動エネルギーが大きい場合にはスナバ抵抗で発生する発熱が大きくなるため、スナバ抵抗が焼損してスナバ回路の機能が消失することが懸念される。
これに対して、特許文献1に記載の電力用半導体モジュールは、スナバコンデンサの両端電圧をモニタして、モニタ電圧を電力用半導体モジュールの外部の制御部に出力する。制御部が、モニタ電圧のレベルに応じて、DC−DCコンバータを制御して、電力用半導体モジュールのP側端子およびN側端子の間に与える印加電圧を制御する。これによって、電力用半導体モジュールへの入力電圧を制御している。
特許第5704121号公報
しかしながら、特許文献1において、スナバコンデンサの両端電圧が数百ボルトの高電圧となるため、外部に出力するモニタ電圧が高電圧となる。そのため、スナバコンデンサの両端電圧を分圧して、分圧した電圧をモニタ電圧として出力する回路を設ける必要がある。その結果、電力用半導体モジュールの構成が複雑となるという課題がある。
それゆえに、本発明の目的は、簡易な構成でリンギングを抑制することができる電力用半導体モジュールおよびそれを用いた電力変換装置を提供することである。
本発明の電力用半導体モジュールは、正極ラインとノードとの間に設けられ、並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの上アームと、負極ラインとノードとの間に設けられ、並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの下アームと、正極ラインと負極ラインとの間に設けられたスナバ回路とを備える。スナバ回路は、直列接続されたスナバコンデンサおよびスナバ抵抗を含む。電力用半導体モジュールは、スナバ抵抗の温度を表わす電圧またはスナバ抵抗の温度に関連する電圧を電力用半導体素子を駆動する駆動器に出力するための少なくとも1つの制御端子を備える。
本発明によれば、スナバ抵抗の温度を表わす電圧またはスナバ抵抗の温度に関連する電圧を電力用半導体素子を駆動する駆動器に出力するための少なくとも1つの制御端子を備えるので、簡易な構成でリンギングを抑制しつつ、スナバ抵抗の温度に応じて、電力用半導体素子の駆動を制御することができる。
実施の形態1の電力変換装置1000の回路構成を示す図である。 実施の形態1の変形例1の電力変換装置2000の回路構成を表わす図である。 実施の形態1の変形例2の電力変換装置3000の回路構成を表わす図である。 実施の形態2の電力変換装置1010の回路構成を表わす図である。 検出器9の構成例を示す図である。 駆動力切替器10の構成例を示す図である。 実施の形態2の変形例1の電力変換装置2010の回路構成を表わす図である。 検出器19の構成例を示す図である。 実施の形態2の変形例2の電力変換装置3010の回路構成を表わす図である。 実施の形態3の電力変換装置1020の回路構成を表わす図である。 実施の形態3の変形例1の電力変換装置2020の回路構成を表わす図である。 実施の形態3の変形例2の電力変換装置3020の回路構成を表わす図である。 電力用半導体モジュール100の内部構成の配置の例を示す図である。 電力用半導体モジュール100の内部構成の配置の別の例を示す図である。 電力用半導体モジュール200の内部構成の配置の例を示す図である。 電力用半導体モジュール200の内部構成の配置の別の例を示す図である。 電力用半導体モジュール100の内部構成の配置の別の例を示す図である。 電力用半導体モジュール100の内部構成の配置の別の例を示す図である。 電力用半導体モジュール200の内部構成の配置の例を示す図である。 電力用半導体モジュール200の内部構成の配置の別の例を示す図である。 電力用半導体モジュール300の内部構成の配置の例を示す図である。 電力用半導体モジュール300の内部構成の配置の別の例を示す図である。 電力用半導体モジュール300の内部構成の配置の別の例を示す図である。 電力用半導体モジュール300の内部構成の配置の別の例を示す図である。 電力用半導体モジュール300の内部構成の配置の別の例を示す図である。 電力用半導体モジュール300の内部構成の配置の別の例を示す図である。 電力用半導体モジュール300の内部構成の配置の別の例を示す図である。 電力用半導体モジュール400の回路構成を表わす図である。
以下、実施の形態について、図面を参照して説明する。
実施の形態1.
図1は、実施の形態1の電力変換装置1000の回路構成を示す図である。
電力変換装置1000は、電力用半導体モジュール100を備える。
電力用半導体モジュール100は、第1レグ111aと、第2レグ111bと、第3レグ111cと、CRスナバ回路5と、温度検出器6と、第1の制御端子7とを備える。
第1レグ111aは、正極側の電力用半導体素子1Paと、正極側の還流ダイオード2Paと、負極側の電力用半導体素子1Naと、負極側の還流ダイオード2Naとを備える。正極線PLとノードNDaとの間に、電力用半導体素子1Paと還流ダイオード2Paとが逆並列接続されることによって、第1の上アームUaが構成される。ノードNDaと負極線NLとの間に、電力用半導体素子1Naと還流ダイオード2Naとが逆並列接続されることによって、第1の下アームLaが構成される。
第2レグ111bは、正極側の電力用半導体素子1Pbと、正極側の還流ダイオード2Pbと、負極側の電力用半導体素子1Nbと、負極側の還流ダイオード2Nbとを備える。正極線PLとノードNDbとの間に、電力用半導体素子1Pbと還流ダイオード2Pbとが逆並列接続されることによって、第2の上アームUbが構成される。ノードNDbと負極線NLとの間に、電力用半導体素子1Nbと還流ダイオード2Nbとが逆並列接続されることによって、第2の下アームLbが構成される。
第3レグ111cは、正極側の電力用半導体素子1Pcと、正極側の還流ダイオード2Pcと、負極側の電力用半導体素子1Ncと、負極側の還流ダイオード2Ncとを備える。正極線PLとノードNDcの間に、電力用半導体素子1Pcと還流ダイオード2Pcとが逆並列接続されることによって、第3の上アームUcが構成される。ノードNDcと負極線NLとの間に、電力用半導体素子1Ncと還流ダイオード2Ncとが逆並列接続されることによって、第3の下アームLcが構成される。
ノードNDa、ノードNDb、ノードNDcの電圧が電力用半導体モジュール100の外部の負荷に接続される。
以下の説明では、電力用半導体素子1Pa、1Na、1Pb、1Nb、1Pc、1Ncを総称して、電力用半導体素子1と称し、還流ダイオード2Pa、2Na、2Pb、2Nb、2Pc、2Ncを総称して、還流ダイオード2と称する。
電力用半導体素子1としてMOSFETを、還流ダイオード2としてショットキーバリアダイオード(Schottky Barrier diode:SBD)を用いることができる。以下では、電力用半導体素子1として、MOSFETを例にして説明するが、電力用半導体素子1はMOSFETに限定されるものではなく、IGBT(Insulated Gate Bipolar Transistor)であってもよい。また、電力用半導体素子1として、SiC−MOSFETを、還流ダイオード2としSiC−SBDを用いてもよい。
還流ダイオード2として、SiC−SBDを用いた場合、電力用半導体モジュール100の寄生インダクタンスとSiC−SBDの容量とによる共振に起因するリンギングが発生することが知られている。このようなリンギングのピーク値が電力用半導体モジュールの定格電圧を超えると、モジュールの破損が引き起こされる。また、リンギングはノイズの原因となりうる。よって、リンギングを極力抑制する必要がある。リンギングの抑制は、還流ダイオード2としてSiC−SBDを用いた場合に限定されるものではない。
CRスナバ回路5は、リンギングを抑制するために、正極線PLと負極線NLとの間に配置される。CRスナバ回路5は、正極線PLと負極線NLとの間に直列接続されたスナバコンデンサ3とスナバ抵抗4とを含む。
CRスナバ回路5を用いると、スナバ抵抗4でリンギングに伴う振動エネルギーを吸収することによって振幅は減衰する一方、スナバ抵抗4でエネルギーを消費することとなる。すなわち、リンギングの振動エネルギーがスナバ抵抗4で発熱することになる。リンギングが大きい場合、スナバ抵抗4で発生する熱量も大きくなり、スナバ抵抗4が焼損してスナバ回路5の機能が消失することがある。
スナバ抵抗4が焼損しないようにするために、スナバ抵抗4の直近に位置する温度検出器6が、スナバ抵抗4の温度を検出し、検出した温度を表わす電圧を第1の制御端子7から電力用半導体モジュール100の外部に出力する。温度検出器6としては、例えばサーミスタを用いることができるが、必ずしもサーミスタに限定されるものではない。
本実施の形態によれば、スナバ抵抗の温度を電力用半導体モジュールの外部に出力する。外部では、スナバ抵抗の温度に応じて、スイッチング動作時に発生するリンギングが小さくなるように電力用半導体素子1を制御することができる。
なお、実施の形態1の電力用半導体モジュールは、3つのレグと、1つのスナバ回路を備えるものとしたが、これに限定されるものではない。レグごとにスナバ回路を設けることしてもよい。あるいは、電力用半導体モジュールは、1つのレグと1つのスナバ回路を備えるものとしてもよい。
実施の形態1の変形例1.
図2は、実施の形態1の変形例1の電力変換装置2000の回路構成を表わす図である。
電力変換装置2000は、電力用半導体モジュール200を備える。
本変形例では、温度検出器6がスナバ抵抗4の温度を検出する代わりに、スナバ抵抗4の両端電圧が検出される。スナバ抵抗4の値は既知であることから、スナバ抵抗4の電圧を検出することによって、スナバ抵抗4で発生する損失を算出することができる。スナバ抵抗4で発生する損失とスナバ抵抗4の温度とは比例関係にあるので、スナバ抵抗4の両端電圧を検出することによって、スナバ抵抗の温度を推定することができる。
スナバ抵抗4の一端のノードNDXが第1の制御端子17Xと接続され、スナバ抵抗4の他端のノードNDYが第2の制御端子17Yと接続される。第1の制御端子17Xおよび第2の制御端子17Yを通じて、スナバ抵抗4の両端の電圧が電力用半導体モジュール200の外部に出力される。外部では、スナバ抵抗4の両端の電圧に基づいて、スナバ抵抗4の温度を推定することができる。そして、スナバ抵抗4の温度に基づいて、スイッチング動作時に発生するリンギングが小さくなるように電力用半導体素子1を制御することができる。
実施の形態1の変形例2.
図3は、実施の形態1の変形例2の電力変換装置3000の回路構成を表わす図である。
電力変換装置3000は、電力用半導体モジュール300を備える。
本変形例では、温度検出器6がスナバ抵抗4の温度を検出する代わりに、スナバ回路5に流れる電流が検出される。
スナバ抵抗4の値は既知であることから、スナバ抵抗4を流れる電流を検出することによって、スナバ抵抗4で発生する損失を算出することができる。スナバ抵抗4で発生する損失とスナバ抵抗4の温度とは比例関係にあることから、スナバ抵抗4に流れる電流を検出することによって、スナバ抵抗4の温度を推定することができる。
本変形例では、スナバ抵抗4に直列に接続されたシャント抵抗8が設けられる。
シャント抵抗8の一端のノードNXが第1の制御端子27Xと接続され、シャント抵抗8の他端のノードNYが第2の制御端子27Yと接続される。第1の制御端子27Xおよび第2の制御端子27Yを通じて、シャント抵抗8の両端の電圧が電力用半導体モジュール300の外部に出力される。外部では、シャント抵抗8の両端の電圧とシャント抵抗8の値とから、シャント抵抗8およびスナバ抵抗4に流れる電流が算出される。スナバ抵抗4に流れる電流に基づいて、スナバ抵抗の温度を推定することができる。そして、スナバ抵抗4の温度に基づいて、スイッチング動作時に発生するリンギングが小さくなるように電力用半導体素子1を制御することができる。
実施の形態2.
図4は、実施の形態2の電力変換装置1010の回路構成を表わす図である。
電力変換装置1010は、実施の形態1の電力用半導体モジュール100に加えて、駆動器11を備える。駆動器11は、検出器9と、駆動力切替器10とを備える。
図5は、検出器9の構成例を示す図である。
検出器9は、比較器53を備える。比較器53は、第1の制御端子7から出力される温度を表わす電圧51と基準電圧52とを比較し、比較結果を表わす信号CMを出力する。信号CMは、駆動力切替器10に送られる。比較器53は、温度を表わす電圧51の大きさが基準電圧52の大きさ以上の場合には、ハイレベルの信号CMを出力する。比較器53は、温度を表わす電圧51の大きさが基準電圧52の大きさ未満の場合には、ロウレベルの信号CMを出力する。信号CMは、駆動力切替器10に送られる。
図6は、駆動力切替器10の構成例を示す図である。
駆動力切替器10は、ターンオン速度制御器58pと、ターンオフ速度制御器58nと、第1のオンゲート抵抗55pと、第2のオンゲート抵抗57pと、第1のオフゲート抵抗55nと、第2のオフゲート抵抗57nと、PチャネルMOSFET56pと、npnトランジスタ54pと、NチャネルMOSFET56nと、pnpトランジスタ54nとを備える。
電源端子VDDとノードN1との間に、第1のオンゲート抵抗55pが配置される。電源端子VDDとノードN1との間に、第2のオンゲート抵抗57pとPチャネルMOSFET56pとが直列に接続される。PチャネルMOSFET56pのゲートは、ターンオン速度制御器58pからのオン信号ONを受ける。
グランドGNDとノードN2との間に、第1のオフゲート抵抗55nが配置される。グランドGNDとノードN2との間に、第2のオフゲート抵抗57nとNチャネルMOSFET56nとが直列に接続される。NチャネルMOSFET56nのゲートは、ターンオフ速度制御器58nからのオフ信号OFFを受ける。
ノードN1とノードN2の間に、npnトランジスタ54pとpnpトランジスタ54nとが直列に接続される。npnトランジスタ54pのゲートとpnpトランジスタ54nのゲートには、パルス信号PLSが入力される。npnトランジスタ54pとpnpトランジスタ54nの出力は、電力用半導体素子1のゲートと接続する。
ターンオン速度制御器58pは、比較器53からの信号CMに応じて、レベルが変化するオン信号ONを出力する。ターンオン速度制御器58pは、比較器53からの信号CMがハイレベルのときに、ハイレベルのオン信号ONをPチャネルMOSFET56pのゲートへ出力し、比較器53からの信号CMがロウレベルのときに、ロウレベルのオン信号ONをPチャネルMOSFET56pのゲートへ出力する。
ターンオフ速度制御器58nは、比較器53からの信号CMに応じて、レベルが変化するオフ信号OFFを出力する。ターンオフ速度制御器58nは、比較器53からの信号CMがハイレベルのときに、ロウレベルのオフ信号OFFをNチャネルMOSFET56nのゲートへ出力し、比較器53からの信号CMがロウレベルのときに、ハイレベルのオフ信号OFFをNチャネルMOSFET56nのゲートへ出力する。
比較器53は、通常の動作(温度)ではロウレベルの信号CMを出力し、スナバ抵抗4の温度が上昇して温度検出器6の信号が基準温度に相当する基準電圧52より高くなったとき、ハイレベルの信号CMを出力する。
通常動作では、比較器53からロウレベルの信号CMが出力される。
信号CMがロウレベルとなると、ターンオン速度制御器58pからはロウレベルのオン信号ONが出力されるため、PチャネルMOSFET56pは導通状態となる。このときには、電源端子VDDとノードN1との間に第1のオンゲート抵抗55pと第2のオンゲート抵抗57pとが並列接続される。第1のオンゲート抵抗55pと第2のオンゲート抵抗57pとの合成抵抗がオンゲート抵抗として作用して電力用半導体素子1が、パルス信号PLSに従って、ターンオン動作する。
また、信号CMがロウレベルとなると、ターンオフ速度制御器58nからはハイレベルのオフ信号OFFが出力されるため、NチャネルMOSFET56nは導通状態となる。このときには、ノードN2とグランドGNDとの間に第1のオフゲート抵抗55nと第2のオフゲート抵抗57nとが並列接続される。第1のオフゲート抵抗55nと第2のオフゲート抵抗57nとの合成抵抗がオフゲート抵抗として作用して電力用半導体素子1が、パルス信号PLSに従って、ターンオフ動作する。
一方、スナバ抵抗4の温度上昇に伴い比較器53からの信号CMがハイレベルとなる。
信号CMがハイレベルとなると、ターンオン速度制御器58pからハイレベルのオン信号ONが出力されるため、PチャネルMOSFET56pが遮断状態となる。このとき、第1のオンゲート抵抗55pがオンゲート抵抗として作用して電力用半導体素子1が、パルス信号PLSに従って、ターンオン動作する。すなわち、スナバ抵抗4の温度が上昇して、信号CMがハイレベルとなると、オンゲート抵抗が大きくなるため、電力用半導体素子1のターンオン動作を遅くすることができる。その結果、リンギングが抑制されて、スナバ抵抗4で発生する損失を小さくすることができる。
また、信号CMがハイレベルとなると、ターンオフ速度制御器58nからロウレベルのオフ信号OFFが出力されるため、NチャネルMOSFET56nが遮断状態となる。このとき、第1のオフゲート抵抗55nがオフゲート抵抗として作用して電力用半導体素子1が、パルス信号PLSに従って、ターンオフ動作する。すなわち、スナバ抵抗4の温度が上昇して、信号CMがハイレベルとなると、オフゲート抵抗が大きくなるため、電力用半導体素子1のターンオフ動作を遅くすることができる。その結果、リンギングが抑制されて、スナバ抵抗4で発生する損失を小さくすることができる。
なお、実施の形態2による電力用半導体モジュールは、スナバ抵抗の温度に応じて、ターンオン動作、およびターンオフ動作のそれぞれについてスイッチング速度を遅くする例を示しているが、ターンオン動作のみ、あるいは、ターンオフ動作のみのスイッチング速度を遅くしても良い。
電力用半導体素子1のターンオン動作のスイッチング速度のみを遅くする場合には、図6の駆動力切替器10のNチャネルMOSFET56nと、第2のオフゲート抵抗57nと、ターンオフ速度制御器58nとが省略される。同様に、ターンオフ動作のスイッチング速度のみを遅くする場合には、図6の駆動力切替器10のPチャネルMOSFET56pと、第第2のオンゲート抵抗57pと、ターンオン速度制御器58pとが省略される。
実施の形態2の変形例1.
図7は、実施の形態2の変形例1の電力変換装置2010の回路構成を表わす図である。
電力変換装置2010は、実施の形態1の変形例1の電力用半導体モジュール200に加えて、駆動器91を備える。駆動器91は、検出器19と、駆動力切替器10とを備える。駆動力切替器10は、実施の形態2と同様である。
図8は、検出器19の構成例を示す図である。
検出器19は、差動増幅回路62と、比較器53とを備える。
差動増幅回路62は、第1の制御端子17Xから出力されるノードNDXの電圧と、第2の制御端子17Yから出力されるノードNDYの電圧との差を増幅する。
比較器53は、差動増幅回路62から出力される電圧と基準電圧52とを比較し、比較結果を表わす信号CMを出力する。信号CMは、駆動力切替器10に送られる。
本変形例でも、スナバ抵抗4の両端電圧の増加は、スナバ抵抗4の温度上昇に対応するので、比較器53からの信号CMがハイレベルとなる。スナバ抵抗4の温度が上昇して、信号CMがハイレベルとなると、オンゲート抵抗が大きくなるため、電力用半導体素子1のターンオン動作を遅くすることができる。その結果、リンギングが抑制されて、スナバ抵抗4で発生する損失を小さくすることができる。また、スナバ抵抗4の温度が上昇して、信号CMがハイレベルとなると、オフゲート抵抗が大きくなるため、電力用半導体素子1のターンオフ動作を遅くすることができる。その結果、リンギングが抑制されて、スナバ抵抗4で発生する損失を小さくすることができる。
実施の形態2の変形例2.
図9は、実施の形態2の変形例2の電力変換装置3010の回路構成を表わす図である。
電力変換装置3010は、実施の形態1の変形例2の電力用半導体モジュール300に加えて、駆動器91を備える。駆動器91は、検出器19と、駆動力切替器10とを備える。検出器19は、実施の形態2の変形例1と同様である。駆動力切替器10は、実施の形態2と同様である。
本変形例でも、シャント抵抗8の両端の電圧の増加は、スナバ抵抗4の温度上昇に対応するので、比較器53からの信号CMがハイレベルとなる。スナバ抵抗4の温度が上昇して、信号CMがハイレベルとなると、オンゲート抵抗が大きくなるため、電力用半導体素子1のターンオン動作を遅くすることができる。その結果、リンギングが抑制されて、スナバ抵抗4で発生する損失を小さくすることができる。また、スナバ抵抗4の温度が上昇して、信号CMがハイレベルとなると、オフゲート抵抗が大きくなるため、電力用半導体素子1のターンオフ動作を遅くすることができる。その結果、リンギングが抑制されて、スナバ抵抗4で発生する損失を小さくすることができる。
実施の形態3.
図10は、実施の形態3の電力変換装置1020の回路構成を表わす図である。
電力変換装置1020は、実施の形態1の電力用半導体モジュール100に加えて、駆動器81および制御器82を備える。駆動器81は、検出器9を備える。制御器82は、スイッチング回数切替器70を備える。
検出器9は、実施の形態2と同様である。
スイッチング回数切替器70は、検出器9からの信号CMがハイレベルのときには、検出器9からの信号がロウベルのときよりも、電力用半導体素子1の単位時間当たりのスイッチング動作の回数が小さくなるように制御方式を切り替える。電力用半導体素子1の単位時間当たりのスイッッチング動作の回数が小さくなる制御方式としては、例えば、3相変調から2相変調に切り替える方法がある。あるいは、キャリア周波数を小さくしてもよい。比較器53がロウレベルの信号CMを出力しているときには、電力用半導体素子1のスイッチング周波数をf0とし、比較器53がハイレベルの信号CMを出力しているときには、電力用半導体素子1のスイッチング周波数をf1(f0>f1)となるように制御すればよい。
このように電力用半導体素子1の単位時間当たりのスイッチング動作の回数を小さくすることによって、リンギングを抑制することができるので、スナバ抵抗4で発生する損失を小さくすることができる。
実施の形態3の変形例1.
図11は、実施の形態3の変形例1の電力変換装置2020の回路構成を表わす図である。
電力変換装置2020は、実施の形態1の変形例1の電力用半導体モジュール200に加えて、駆動器83および制御器82を備える。駆動器83は、検出器19を備える。制御器82は、スイッチング回数切替器70を備える。
検出器19は、実施の形態2の変形例1と同様である。
スイッチング回数切替器70は、実施の形態3と同様である。電力用半導体素子1の単位時間当たりのスイッチング動作の回数を小さくすることによって、リンギングを抑制することができるので、スナバ抵抗4で発生する損失を小さくすることができる。
実施の形態3の変形例2.
図12は、実施の形態3の変形例2の電力変換装置3020の回路構成を表わす図である。
電力変換装置3020は、実施の形態1の変形例2の電力用半導体モジュール300に加えて、駆動器83および制御器82を備える。駆動器83は、検出器19を備える。制御器82は、スイッチング回数切替器70を備える。
検出器19は、実施の形態2の変形例1と同様である。
スイッチング回数切替器70は、実施の形態3と同様である。電力用半導体素子1の単位時間当たりのスイッチング動作の回数を小さくすることによって、リンギングを抑制することができるので、スナバ抵抗4で発生する損失を小さくすることができる。
実施の形態4.
本実施の形態は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の例に関する。
図13は、電力用半導体モジュール100の内部構成の配置の例を示す図である。図13では、第1レグ111aについてのみ示すが、第2レグ111bおよび第3レグ111cについても、第1レグ111aと同様に配置することができる。第1レグ111aに含まれる電力用半導体素子1Pa,1Na、還流ダイオード2Pa,2Naをそれぞれ、1P,1N,2P,2Nとして説明する。以下の実施形態でも同様である。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101Nを通じて負極導体パターン14と接続される。なお、電力用半導体素子1Pおよび還流ダイオード2Pが、複数のボンディングワイヤおよび図示しない中継基板を通じて出力導体パターン15と接続されるものとしてもよい。電力用半導体素子1Nおよび還流ダイオード2Nが、複数のボンディングワイヤおよび図示しない中継基板を通じて負極導体パターン14と接続されるものとしてもよい。
スナバコンデンサ3は、正極導体パターン13と中継電極パターン16との間に実装される。スナバ抵抗4は、中継電極パターン16と負極導体パターン14との間に実装される。このように配置することによって、正極導体パターン13と、負極導体パターン14との間に、中継電極パターン16とを介して、スナバコンデンサ3とスナバ抵抗4が直列接続される。
温度検出器6は、中継電極パターン16上のスナバ抵抗4の近傍に実装される。このような構成とすることによって、スナバ抵抗4の温度を温度検出器6を用いて検出することができる。温度検出器6は、図示しない第1の制御端子7に接続される。
なお、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、正極導体パターン13と中継電極パターン16との間に実装され、スナバコンデンサ3が、中継電極パターン16と負極導体パターン14との間に実装され、温度検出器6が、中継電極パターン16上のスナバ抵抗4の近傍に実装されるものとしてもよい。
実施の形態4の変形例.
本変形例は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の別の例に関する。
図14は、電力用半導体モジュール100の内部構成の配置の別の例を示す図である。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101N,101C、および中継電極パターン16cを通じて負極導体パターン14と接続される。
正極導体パターン13と中継電極パターン16aとが、ボンディングワイヤ101Aを通じて接続される。スナバコンデンサ3は、中継電極パターン16aと中継電極パターン16bとの間に実装される。スナバ抵抗4は、中継電極パターン16bと中継電極パターン16cとの間に実装される。中継電極パターン16cと負極導体パターン14とが、ボンディングワイヤ101Cを通じて接続される。このように配置することによって、正極導体パターン13と負極導体パターン14との間に、中継電極パターン16aと、中継電極パターン16bと、中継電極パターン16cとを介して、スナバコンデンサ3とスナバ抵抗4とが直列接続される。
温度検出器6は、中継電極パターン16b上のスナバ抵抗4の近傍に実装される。このような構成とすることで、スナバ抵抗4の温度を温度検出器6を用いて検出することができる。温度検出器6は、図示しない第1の制御端子7に接続される。
なお、温度検出器6を、中継電極パターン16c上のスナバ抵抗4の近傍に実装されるものとしてもよい。
また、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、中継電極パターン16aと中継電極パターン16bとの間に実装され、スナバコンデンサ3が、中継電極パターン16bと中継電極パターン16cとの間に実装され、温度検出器6が、中継電極パターン16aまたは中継電極パターン16b上のスナバ抵抗4の近傍に実装されるものとしてもよい。
実施の形態5.
本実施の形態は、実施の形態1の変形例1で説明した電力用半導体モジュール200の内部構成の配置の例に関する。
図15は、電力用半導体モジュール200の内部構成の配置の例を示す図である。図15の本実施の形態の配置例が、図13の実施の形態4の配置例と相違する点は、以下である。
図15に示す本実施の形態の配置例では、温度検出器6が配置されない。その代わりに、2本の検出導体18X,18Yが、スナバ抵抗4の両端に接続される。第1の検出導体18Xが、中継電極パターン16上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続する。第2の検出導体18Yが、負極導体パターン14上のスナバ抵抗4の他端の近傍と図示しない第2の制御端子17Yとを接続する。このような構成とすることで、スナバ抵抗4の両端電圧を検出することができる。
なお、本変形例においても、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、正極導体パターン13と中継電極パターン16との間に実装され、スナバコンデンサ3が、中継電極パターン16と負極導体パターン14との間に実装され、第1の検出導体18Xが、正極導体パターン13上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続し、第2の検出導体18Yが、中継電極パターン16上のスナバ抵抗4の他端の近傍と図示しない第2の制御端子17Yとを接続するものとしてもよい。
実施の形態5の変形例.
本変形例は、実施の形態1の変形例1の電力用半導体モジュール200の内部構成の配置の別の例に関する。
図16は、電力用半導体モジュール200の内部構成の配置の別の例を示す図である。図16の本変形例が、図14の実施の形態4の変形例の配置例と相違する点は、以下である。
図16に示す本変形例の配置例では、温度検出器6が配置されない。その代わりに、2本の検出導体18X,18Yが、スナバ抵抗4の両端に接続される。第1の検出導体18Xが、中継電極パターン16b上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続する。第2の検出導体18Yが、中継電極パターン16c上のスナバ抵抗4の他端の近傍と図示しない第2の制御端子17Yとを接続する。このような構成とすることで、スナバ抵抗4の両端電圧を検出することができる。
なお、本変形例においても、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、中継電極パターン16aと中継電極パターン16bとの間に実装され、スナバコンデンサ3が、中継電極パターン16bと中継電極パターン16cとの間に実装され、第1の検出導体18Xが、中継電極パターン16a上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続し、第2の検出導体18Yが、中継電極パターン16b上のスナバ抵抗4の他端の近傍と図示しない第2の制御端子17Yとを接続するものとしてもよい。
実施の形態6.
本実施の形態は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の別の例に関する。
図17は、電力用半導体モジュール100の内部構成の配置の別の例を示す図である。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101Nを通じて負極導体パターン14と接続される。
負極導体パターン14上に、中継電極パターン16が実装される。
中継電極パターン16上に、中継電極パターン17a、中継電極パターン17b、および中継電極パターン17cが実装される。
正極導体パターン13と中継電極パターン17aとは、ボンディングワイヤ101Aを通じて接続される。スナバコンデンサ3は、中継電極パターン17aと中継電極パターン17bとの間に実装される。スナバ抵抗4は、中継電極パターン17bと中継電極パターン17cとの間に実装される。中継電極パターン17cと負極導体パターン14とは、ボンディングワイヤ101Cを通じて接続される。このように配置することによって、正極導体パターン13と負極導体パターン14との間に、中継電極パターン17a、中継電極パターン17b、および中継電極パターン17cを介して、スナバコンデンサ3とスナバ抵抗4とは直列接続される。
温度検出器6は、中継電極パターン17c上のスナバ抵抗4の近傍に実装される。このような構成とすることで、スナバ抵抗4の温度を温度検出器6を用いて検出することができる。温度検出器6は、図示しない第1の制御端子7に接続される。
なお、温度検出器6を、中継電極パターン17b上のスナバ抵抗4の近傍に実装されるものとしてもよい。
なお、上記の実施形態では、中継電極パターン16が、負極導体パターン14上に実装される例を示しているが、これに限定するものではない。中継電極パターン16が、正極導体パターン13上に実装されていても良いし、あるいは出力導体パターン15上に実装されていても良い。
また、本変形例においても、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、中継電極パターン17aと中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、温度検出器6が、中継電極パターン17aまたは中継電極パターン17b上のスナバ抵抗4の近傍に実装されるものとしてもよい。
実施の形態6の変形例.
本変形例は、実施の形態1で説明した電力用半導体モジュール100の内部構成の配置の別の例に関する。
図18は、電力用半導体モジュール100の内部構成の配置の別の例を示す図である。
図17の配置例では、中継電極パターン16上に中継電極パターン17a、17b、17cが実装されているのに対して、本変形例の配置例では、正極導体パターン13、負極導体パターン14、出力導体パターン15のいずれにも中継電極パターン17a、17b、17cが実装されない。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101N,101C、および中継電極パターン17cを通じて負極導体パターン14と接続される。
絶縁基板39上に、中継電極パターン17a、中継電極パターン17b、および中継電極パターン17cが実装される。
正極導体パターン13と中継電極パターン17aとは、ボンディングワイヤ101Aを通じて接続される。スナバコンデンサ3は、中継電極パターン17aと、中継電極パターン17bとの間に実装される。スナバ抵抗4は、中継電極パターン17bと中継電極パターン17cとの間に実装される。中継電極パターン17cと負極導体パターン14とは、ボンディングワイヤ101Cを通じて接続される。このように配置することによって、正極導体パターン13と負極導体パターン14との間に、中継電極パターン17a、中継電極パターン17b、および中継電極パターン17cを介して、スナバコンデンサ3とスナバ抵抗4とが直列接続される。
温度検出器6は、中継電極パターン17c上のスナバ抵抗4の近傍に実装される。このような構成とすることで、スナバ抵抗4の温度を温度検出器6を用いて検出することができる。温度検出器6は、図示しない第1の制御端子7に接続される。
なお、温度検出器6を、中継電極パターン17b上のスナバ抵抗4の近傍に実装されるものとしてもよい。
また、本変形例においても、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、中継電極パターン17aと、中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、温度検出器6が、中継電極パターン17aまたは中継電極パターン17b上のスナバ抵抗4の近傍に実装されるものとしてもよい。
実施の形態7.
本実施の形態は、実施の形態1の変形例1で説明した電力用半導体モジュール200の内部構成の配置の別の例に関する。
図19は、電力用半導体モジュール200の内部構成の配置の例を示す図である。図19の本実施の形態の配置例が、図17の実施の形態6の配置例と相違する点は、以下である。
図19に示す本実施の形態の配置例では、温度検出器6が配置されない。その代わりに、2本の検出導体18X,18Yが、スナバ抵抗4の両端に接続される。第1の検出導体18Xが、中継電極パターン17b上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続する。第2の検出導体18Yが、中継電極パターン17c上のスナバ抵抗4の他端の近傍と図示しない第2の制御端子17Yとを接続する。このような構成とすることで、スナバ抵抗4の両端電圧を検出することができる。
なお、上記の実施形態では、中継電極パターン16が、負極導体パターン14上に実装される例を示しているが、これに限定するものではない。中継電極パターン16が、正極導体パターン13上に実装されていても良いし、あるいは出力導体パターン15上に実装されていても良い。
また、本変形例においても、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、中継電極パターン17aと、中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、第1の検出導体18Xが、中継電極パターン17a上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続し、第2の検出導体18Yが、中継電極パターン17b上のスナバ抵抗4の他端の近傍と図示しない第2の制御端子17Yとを接続するものとしてもよい。
実施の形態7の変形例.
本変形例は、実施の形態1の変形例1の電力用半導体モジュール200の内部構成の配置の別の例に関する。
図20は、電力用半導体モジュール200の内部構成の配置の別の例を示す図である。図20の本変形例の配置例が、図18の実施の形態6の変形例の配置例と相違する点は、以下である。
図20に示す本変形例の配置例では、温度検出器6が配置されない。その代わりに、2本の検出導体18X,18Yが、スナバ抵抗4の両端に接続される。第1の検出導体18Xが、中継電極パターン17b上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続する。第2の検出導体18Yが、中継電極パターン17d上のスナバ抵抗4の他端の近傍と第2の制御端子17Yとを接続する。このような構成とすることで、スナバ抵抗4の両端電圧を検出することができる。
また、本変形例においても、スナバコンデンサ3とスナバ抵抗4の位置とを入れ替えてもよい。すなわち、スナバ抵抗4が、中継電極パターン17aと、中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、第1の検出導体18Xが、中継電極パターン17a上のスナバ抵抗4の一端の近傍と図示しない第1の制御端子17Xとを接続し、第2の検出導体18Yが、中継電極パターン17b上のスナバ抵抗4の他端の近傍と図示しない第2の制御端子17Yとを接続するものとしてもよい。
実施の形態8.
本実施の形態は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の例に関する。
図21は、電力用半導体モジュール300の内部構成の配置の例を示す図である。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101Nを通じて負極導体パターン14と接続される。
スナバコンデンサ3は、正極導体パターン13と中継電極パターン16aとの間に実装される。スナバ抵抗4は、中継電極パターン16aと中継電極パターン16bとの間に実装される。シャント抵抗8は、中継電極パターン16bと負極導体パターン14との間に実装される。このように配置することによって、正極導体パターン13と、負極導体パターン14との間に、中継電極パターン16aと中継電極パターン16bとを介して、スナバコンデンサ3とスナバ抵抗4とシャント抵抗8とが直列接続される。
2本の検出導体18X,18Yが、シャント抵抗8の両端に接続される。第1の検出導体18Xが、中継電極パターン16b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続する。第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続する。このような構成とすることで、シャント抵抗8の両端電圧を検出することができる。
なお、シャント抵抗8がスナバコンデンサ3よりも負極側に位置すれば、他の配置でもよい。
たとえば、スナバコンデンサ3が、正極導体パターン13と中継電極パターン16aとの間に実装され、シャント抵抗8が、中継電極パターン16aと中継電極パターン16bとの間に実装され、スナバ抵抗4が、中継電極パターン16bと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン16a上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン16b上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
あるいは、スナバ抵抗4が、正極導体パターン13と中継電極パターン16aとの間に実装され、スナバコンデンサ3が、中継電極パターン16aと中継電極パターン16bとの間に実装され、シャント抵抗8が、中継電極パターン16bと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン16b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
実施の形態8の変形例1.
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図22は、電力用半導体モジュール300の内部構成の配置の別の例を示す図である。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101N,101D、中継電極パターン16c,16d、およびシャント抵抗8を通じて負極導体パターン14と接続される。
正極導体パターン13と、中継電極パターン16aとが、ボンディングワイヤ101Aを通じて接続される。スナバコンデンサ3は、中継電極パターン16aと中継電極パターン16bとの間に実装される。スナバ抵抗4は、中継電極パターン16bと中継電極パターン16cの間に実装される。シャント抵抗8は、中継電極パターン16cと中継電極パターン16dとの間に実装される。中継電極パターン16dと負極導体パターン14とが、ボンディングワイヤ101Dを通じて接続される。このように配置することによって、正極導体パターン13と負極導体パターン14との間に、中継電極パターン16aと、中継電極パターン16bと、中継電極パターン16cと、中継電極パターン16dとを介して、スナバコンデンサ3とスナバ抵抗4とシャント抵抗8とが直列接続される。
2本の検出導体18X,18Yが、シャント抵抗8の両端に接続される。第1の検出導体18Xが、中継電極パターン16c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続する。第2の検出導体18Yが、中継電極パターン16d上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続する。このような構成とすることで、シャント抵抗8の両端電圧を検出することができる。
なお、シャント抵抗8がスナバコンデンサ3よりも負極側に位置すれば、他の配置でもよい。
たとえば、スナバコンデンサ3が、中継電極パターン16aと中継電極パターン16bとの間に実装され、シャント抵抗8が、中継電極パターン16bと中継電極パターン16cの間に実装され、スナバ抵抗4が、中継電極パターン16cと中継電極パターン16dとの間に実装され、第1の検出導体18Xが、中継電極パターン16b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン16c上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
あるいは、スナバ抵抗4が、中継電極パターン16aと中継電極パターン16bとの間に実装され、スナバコンデンサ3が、中継電極パターン16bと中継電極パターン16cの間に実装され、シャント抵抗8が、中継電極パターン16cと中継電極パターン16dとの間に実装され、第1の検出導体18Xが、中継電極パターン16c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン16d上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
実施の形態8の変形例2.
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図23は、電力用半導体モジュール300の内部構成の配置の別の例を示す図である。
図23の配置例が、図22の配置例と相違する点は、中継電極パターン16dを含まない点である。
図23の配置例では、スナバコンデンサ3は、中継電極パターン16aと中継電極パターン16bとの間に実装される。スナバ抵抗4は、中継電極パターン16bと中継電極パターン16cの間に実装される。シャント抵抗8は、中継電極パターン16cと負極導体パターン14との間に実装される。
第1の検出導体18Xが、中継電極パターン16c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続する。第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続する。このような構成とすることで、シャント抵抗8の両端電圧を検出することができる。
なお、シャント抵抗8がスナバコンデンサ3よりも負極側に位置すれば、他の配置でもよい。
たとえば、スナバコンデンサ3が、中継電極パターン16aと中継電極パターン16bとの間に実装され、シャント抵抗8が、中継電極パターン16bと中継電極パターン16cの間に実装され、スナバ抵抗4が、中継電極パターン16cと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン16b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン16c上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
あるいは、スナバ抵抗4が、中継電極パターン16aと中継電極パターン16bとの間に実装され、スナバコンデンサ3が、中継電極パターン16bと中継電極パターン16cの間に実装され、シャント抵抗8が、中継電極パターン16cと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン16c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
実施の形態9.
本実施の形態は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図24は、電力用半導体モジュール300の内部構成の配置の別の例を示す図である。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101Nを通じて負極導体パターン14と接続される。
負極導体パターン14上に、中継電極パターン16が実装される。
中継電極パターン16上に、中継電極パターン17a、中継電極パターン17b、中継電極パターン17c、および中継電極パターン17dが実装される。
正極導体パターン13と中継電極パターン17aとが、ボンディングワイヤ101Aを通じて接続される。スナバコンデンサ3は、中継電極パターン17aと中継電極パターン17bとの間に実装される。スナバ抵抗4は、中継電極パターン17bと中継電極パターン17cとの間に実装される。シャント抵抗8は、中継電極パターン17cと中継電極パターン17dとの間に実装される。中継電極パターン17dと負極導体パターン14とが、ボンディングワイヤ101Dを通じて接続される。このように配置することによって、正極導体パターン13と負極導体パターン14との間に、中継電極パターン17aと中継電極パターン17bと、中継電極パターン17cと、中継電極パターン17dとを介して、スナバコンデンサ3と、スナバ抵抗4と、シャント抵抗8とが直列接続される。
2本の検出導体18X,18Yが、シャント抵抗8の両端に接続される。第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続する。第2の検出導体18Yが、中継電極パターン17d上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続する。このような構成とすることで、シャント抵抗8の両端電圧を検出することができる。
なお、中継電極パターン16が、負極導体パターン14に実装される例を示しているが、中継電極パターン16は、正極導体パターン13に実装されていても良いし、出力導体パターン15に実装されていても良い。
なお、シャント抵抗8がスナバコンデンサ3よりも負極側に位置すれば、他の配置でもよい。
たとえば、スナバコンデンサ3が、中継電極パターン17aと中継電極パターン17bとの間に実装され、シャント抵抗8が、中継電極パターン17bと中継電極パターン17cとの間に実装され、スナバ抵抗4が、中継電極パターン17cと中継電極パターン17dとの間に実装され、第1の検出導体18Xが、中継電極パターン17b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン17c上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
あるいは、スナバ抵抗4が、中継電極パターン17aと中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、シャント抵抗8が、中継電極パターン17cと中継電極パターン17dとの間に実装され、第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン17d上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
実施の形態9の変形例.
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図25は、電力用半導体モジュール300の内部構成の配置の別の例を示す図である。
図25の配置例が、図24の配置例と相違する点は、中継電極パターン17dを含まない点である。
図25の配置例では、スナバコンデンサ3は、中継電極パターン17aと中継電極パターン17bとの間に実装される。スナバ抵抗4は、中継電極パターン17bと中継電極パターン17cとの間に実装される。シャント抵抗8は、中継電極パターン17cと負極導体パターン14との間に実装される。
第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続する。第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続する。このような構成とすることで、シャント抵抗8の両端電圧を検出することができる。
なお、シャント抵抗8がスナバコンデンサ3よりも負極側に位置すれば、他の配置でもよい。
たとえば、スナバコンデンサ3が、中継電極パターン17aと中継電極パターン17bとの間に実装され、シャント抵抗8が、中継電極パターン17bと中継電極パターン17cとの間に実装され、スナバ抵抗4が、中継電極パターン17cと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン17b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン17c上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
あるいは、スナバ抵抗4が、中継電極パターン17aと中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、シャント抵抗8が、中継電極パターン17cと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
実施の形態10.
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図26は、電力用半導体モジュール300の内部構成の配置の別の例を示す図である。
電力用半導体素子1Pおよび還流ダイオード2Pが、正極導体パターン13上に実装される。電力用半導体素子1Pおよび還流ダイオード2Pが、ボンディングワイヤ101Pを通じて出力導体パターン15と接続される。電力用半導体素子1Nおよび還流ダイオード2Nが、出力導体パターン15上に実装される。電力用半導体素子1Nおよび還流ダイオード2Nが、ボンディングワイヤ101N,101D、中継電極パターン17c,17d、およびシャント抵抗8を通じて負極導体パターン14と接続される。
絶縁基板39上に、中継電極パターン17a、中継電極パターン17b、中継電極パターン17c、および中継電極パターン17dが実装される。
正極導体パターン13と中継電極パターン17aとは、ボンディングワイヤ101Aを通じて接続される。スナバコンデンサ3は、中継電極パターン17aと中継電極パターン17bとの間に実装される。スナバ抵抗4は、中継電極パターン17bと中継電極パターン17cとの間に実装される。シャント抵抗8は、中継電極パターン17cと中継電極パターン17dとの間に実装される。中継電極パターン17dと負極導体パターン14とは、ボンディングワイヤ101Dを通じて接続される。このように配置することによって、正極導体パターン13と負極導体パターン14との間に、中継電極パターン17a、中継電極パターン17b、中継電極パターン17c、および中継電極パターン17dを介して、スナバコンデンサ3とスナバ抵抗4とシャント抵抗8とが直列接続される。
2本の検出導体18X,18Yが、シャント抵抗8の両端に接続される。第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続する。
第2の検出導体18Yが、中継電極パターン17d上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続する。このような構成とすることで、シャント抵抗8の両端電圧を検出することができる。
なお、シャント抵抗8がスナバコンデンサ3よりも負極側に位置すれば、他の配置でもよい。
たとえば、スナバコンデンサ3が、中継電極パターン17aと中継電極パターン17bとの間に実装され、シャント抵抗8が、中継電極パターン17bと中継電極パターン17cとの間に実装され、スナバ抵抗4が、中継電極パターン17cと中継電極パターン17dとの間に実装され、第1の検出導体18Xが、中継電極パターン17b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン17c上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
あるいは、スナバ抵抗4が、中継電極パターン17aと中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、シャント抵抗8が、中継電極パターン17cと中継電極パターン17dとの間に実装され、第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン17d上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
実施の形態10の変形例.
本変形例は、実施の形態1の変形例2で説明した電力用半導体モジュール300の内部構成の配置の別の例に関する。
図27は、電力用半導体モジュール300の内部構成の配置の別の例を示す図である。
図27の配置例が、図26の配置例と相違する点は、中継電極パターン17dを含まない点である。
図27の配置例では、スナバコンデンサ3は、中継電極パターン17aと中継電極パターン17bとの間に実装される。スナバ抵抗4は、中継電極パターン17bと中継電極パターン17cとの間に実装される。シャント抵抗8は、中継電極パターン17cと負極導体パターン14との間に実装される。
第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続する。第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続する。このような構成とすることで、シャント抵抗8の両端電圧を検出することができる。
なお、シャント抵抗8がスナバコンデンサ3よりも負極側に位置すれば、他の配置でもよい。
たとえば、スナバコンデンサ3が、中継電極パターン17aと中継電極パターン17bとの間に実装され、シャント抵抗8が、中継電極パターン17bと中継電極パターン17cとの間に実装され、スナバ抵抗4が、中継電極パターン17cと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン17b上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、中継電極パターン17c上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
あるいは、スナバ抵抗4が、中継電極パターン17aと中継電極パターン17bとの間に実装され、スナバコンデンサ3が、中継電極パターン17bと中継電極パターン17cとの間に実装され、シャント抵抗8が、中継電極パターン17cと負極導体パターン14との間に実装され、第1の検出導体18Xが、中継電極パターン17c上のシャント抵抗8の一端の近傍と図示しない第1の制御端子27Xとを接続し、第2の検出導体18Yが、負極導体パターン14上のシャント抵抗8の他端の近傍と図示しない第2の制御端子27Yとを接続するものとしてもよい。
実施の形態11
本実施の形態は、実施の形態2で説明した電力用半導体モジュールの制御端子7の位置の別の例に関する。
図28は、電力用半導体モジュール400の回路構成を表わす図である。実施の形態2では、図4に示すように、駆動器11は、電力用半導体モジュール100の外部に位置した。実施の形態11の電力変換装置4000では、駆動器11が電力用半導体モジュール400の内部に位置する。温度検出器6が、スナバ抵抗4の温度を検出し、検出した温度を表わす電圧を第1の制御端子7を介して電力用半導体モジュール400の内部に位置する駆動器11に出力される。
本実施の形態によれば、スナバ抵抗4の温度を第1の制御端子7を介して、電力用半導体モジュール400の内部の駆動器11に出力し、スナバ抵抗の温度に応じて、スイッチング動作時に発生するリンギングが小さくなるように電力用半導体素子1を制御することができる。
なお、実施の形態3〜10で説明した制御端子17X、17Y、27X、27Yについても、同様に、電力用半導体モジュール400の内部にある駆動器11へと接続されるための制御端子であってもよいことはいうまでもない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,1Pa,1Na,1Pb,1Nb,1Pc,1Nc 電力用半導体素子、2,2Pa,2Na,2Pb,2Nb,2Pc,2Nc 還流ダイオード、3 スナバコンデンサ、4 スナバ抵抗、5 スナバ回路、6 温度検出器、7,17X,17Y,27X,27Y 制御端子、8 シャント抵抗、9,19 検出器、10 駆動力切替器、11,81,83,91 駆動器、13 正極導体パターン、14 負極導体パターン、15 出力導体パターン、16,16a,16b,16c,16d,17a,17b,17c,17d 中継電極パターン、18X,18Y 検出導体、39 絶縁基板、51 温度検出器6からの出力、52 基準電圧、53 比較器、54p npnトランジスタ、54n pnpトランジスタ、55p 第1のオンゲート抵抗、 55n 第1のオフゲート抵抗、56p PチャネルMOSFET、56n NチャネルMOSFET、57p 第2のオンゲート抵抗、57n 第2のオフゲート抵抗、58p ターンオン速度制御器、58n ターンオフ速度制御器、62 差動増幅回路、70 スイッチング回数切替器、82 制御器、100,200,300,400 電力用半導体モジュール、101P,101A,101C,101D,101N ボンディングワイヤ、111a,111b,111c レグ、1000,1010,1020,2000,2010,2020,3000,3010,3020,4000 電力変換装置、Ua,Ub,Uc 上アーム、La,Lb,Lc 下アーム。

Claims (11)

  1. 電力用半導体モジュールであって、
    正極ラインとノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの上アームと、
    負極ラインと前記ノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの下アームと、
    前記正極ラインと前記負極ラインとの間に設けられたスナバ回路とを備え、
    前記スナバ回路は、直列接続されたスナバコンデンサおよびスナバ抵抗を含み、
    前記電力用半導体モジュールの内部に配置され、前記スナバ抵抗の温度を検出する温度検出器をさらに備え、
    前記スナバ抵抗の温度を表わす電圧または前記スナバ抵抗の温度に関連する電圧を前記電力用半導体素子を駆動する駆動器に出力するための少なくとも1つの制御端子を備え
    前記少なくとも1つの制御端子は、第1の制御端子を含み、
    前記第1の制御端子が、前記温度検出器で検出された温度を表わす電圧を出力する、電力用半導体モジュール。
  2. 電力用半導体モジュールであって、
    正極ラインとノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの上アームと、
    負極ラインと前記ノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの下アームと、
    前記正極ラインと前記負極ラインとの間に設けられたスナバ回路とを備え、
    前記スナバ回路は、直列接続されたスナバコンデンサおよびスナバ抵抗を含み、
    前記少なくとも1つの制御端子は、第1の制御端子および第2の制御端子を含み、
    前記第1の制御端子および前記第2の制御端子は、前記スナバ抵抗の両端電圧を出力する、電力用半導体モジュール。
  3. 電力用半導体モジュールであって、
    正極ラインとノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの上アームと、
    負極ラインと前記ノードとの間に設けられ、逆並列接続された電力用半導体素子および還流ダイオードからなる少なくとも1つの下アームと、
    前記正極ラインと前記負極ラインとの間に設けられたスナバ回路とを備え、
    前記スナバ回路は、直列接続されたスナバコンデンサおよびスナバ抵抗を含み、
    前記正極ラインと前記負極ラインとの間に、前記スナバ回路と直列接続されたシャント抵抗を備え、
    前記少なくとも1つの制御端子は、第1の制御端子および第2の制御端子を含み、
    前記第1の制御端子および前記第2の制御端子は、前記シャント抵抗の両端電圧を出力する、電力用半導体モジュール。
  4. 請求項に記載の電力用半導体モジュールと、
    前記温度を表わす電圧を基準電圧と比較する比較器と、
    前記比較器の出力信号に応じて、前記電力用半導体素子のターンオン時のオンゲート抵抗の大きさと、前記電力用半導体素子のターンオフ時のオフゲート抵抗の大きさとのうち少なくとも一方を切り替える駆動力切替器とを備える、電力変換装置。
  5. 請求項またはに記載の電力用半導体モジュールと、
    前記スナバ抵抗の両端電圧を差動増幅する差動増幅回路と、
    前記差動増幅された電圧を基準電圧と比較する比較器と、
    前記比較器の出力信号に応じて、前記電力用半導体素子のターンオン時のオンゲート抵抗の大きさと、前記電力用半導体素子のターンオフ時のオフゲート抵抗の大きさとのうち少なくとも一方を切り替える駆動力切替器とを備える、電力変換装置。
  6. 請求項に記載の電力用半導体モジュールと、
    前記温度を表わす電圧を基準電圧と比較する比較器と、
    前記比較器の出力信号に応じて、前記電力用半導体素子の単位時間当たりのスイッチング動作の回数を切り替えるスイッチング回数切替器とを備える、電力変換装置。
  7. 請求項またはに記載の電力用半導体モジュールと、
    前記スナバ抵抗の両端電圧を差動増幅する差動増幅回路と、
    前記差動増幅された電圧を基準電圧と比較する比較器と、
    前記比較器の出力信号に応じて、前記電力用半導体素子の単位時間当たりのスイッチング動作の回数を切り替えるスイッチング回数切替器とを備える、電力変換装置。
  8. 前記少なくとも1つの上アームが実装される正極導体パターンと、
    前記少なくとも1つの下アームが実装される出力導体パターンと、
    負極導体パターンと、
    中継電極パターンとを備え、
    前記少なくとも1つの上アームが前記出力導体パターンと接続され、
    前記少なくとも1つの下アームが前記負極導体パターンと接続され、
    前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記正極導体パターンと前記中継電極パターンとの間に実装され、
    前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記中継電極パターンと前記負極導体パターンとの間に実装され、
    前記温度検出器が、前記中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項記載の電力用半導体モジュール。
  9. 前記少なくとも1つの上アームが実装される正極導体パターンと、
    前記少なくとも1つの下アームが実装される出力導体パターンと、
    負極導体パターンと、
    第1の中継電極パターンと、
    第2の中継電極パターンと、
    第3の中継電極パターンとを備え、
    前記少なくとも1つの上アームが前記出力導体パターンと接続され、
    前記少なくとも1つの下アームが前記負極導体パターンと接続され、
    前記正極導体パターンと前記第1の中継電極パターンとが接続され、
    前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記第1の中継電極パターンと前記第2の中継電極パターンとの間に実装され、
    前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記第2の中継電極パターンと前記第3の中継電極パターンとの間に実装され、
    前記第3の中継電極パターンと前記負極導体パターンとが接続され、
    前記温度検出器が、前記第1の中継電極パターン、前記第2の中継電極パターンまたは前記第3の中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項記載の電力用半導体モジュール。
  10. 前記少なくとも1つの上アームが実装される正極導体パターンと、
    前記少なくとも1つの下アームが実装される出力導体パターンと、
    負極導体パターンと、
    第1の中継電極パターンと、
    第2の中継電極パターンと、
    第3の中継電極パターンと、
    前記第1の中継電極パターン、前記第2の中継電極パターン、前記第3の中継電極パターンが実装された第4の中継電極パターンとを備え、
    前記少なくとも1つの上アームが前記出力導体パターンと接続され、
    前記少なくとも1つの下アームが前記負極導体パターンと接続され、
    前記正極導体パターンと前記第1の中継電極パターンとが接続され、
    前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記第1の中継電極パターンと前記第2の中継電極パターンとの間に実装され、
    前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記第2の中継電極パターンと前記第3の中継電極パターンとの間に実装され、
    前記第3の中継電極パターンと前記負極導体パターンとが接続され、
    前記第4の中継電極パターンが、前記正極導体パターン上、前記負極導体パターン上、および前記出力導体パターン上のうちのいずれかに実装され、
    前記温度検出器が、前記第1の中継電極パターン、前記第2の中継電極パターンまたは前記第3の中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項記載の電力用半導体モジュール。
  11. 前記少なくとも1つの上アームが実装される正極導体パターンと、
    前記少なくとも1つの下アームが実装される出力導体パターンと、
    負極導体パターンと、
    第1の中継電極パターンと、
    第2の中継電極パターンと、
    第3の中継電極パターンと、
    前記第1の中継電極パターン、前記第2の中継電極パターン、および前記第3の中継電極パターンが実装された絶縁基板とを備え、
    前記少なくとも1つの上アームが前記出力導体パターンと接続され、
    前記少なくとも1つの下アームが前記負極導体パターンと接続され、
    前記正極導体パターンと前記第1の中継電極パターンとが接続され、
    前記スナバコンデンサと前記スナバ抵抗のうちの一方が、前記第1の中継電極パターンと前記第2の中継電極パターンとの間に実装され、
    前記スナバコンデンサと前記スナバ抵抗のうちの他方が、前記第2の中継電極パターンと前記第3の中継電極パターンとの間に実装され、
    前記第3の中継電極パターンと前記負極導体パターンとが接続され、
    前記温度検出器が、前記第1の中継電極パターン、前記第2の中継電極パターンまたは前記第3の中継電極パターン上の前記スナバ抵抗の近傍に実装される、請求項記載の電力用半導体モジュール。
JP2019512318A 2018-02-20 2018-11-01 電力用半導体モジュール及びそれを用いた電力変換装置 Active JP6559380B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018028035 2018-02-20
JP2018028035 2018-02-20
PCT/JP2018/040702 WO2019163205A1 (ja) 2018-02-20 2018-11-01 電力用半導体モジュール及びそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
JP6559380B1 true JP6559380B1 (ja) 2019-08-14
JPWO2019163205A1 JPWO2019163205A1 (ja) 2020-02-27

Family

ID=67614920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019512318A Active JP6559380B1 (ja) 2018-02-20 2018-11-01 電力用半導体モジュール及びそれを用いた電力変換装置

Country Status (1)

Country Link
JP (1) JP6559380B1 (ja)

Also Published As

Publication number Publication date
JPWO2019163205A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
US9059709B2 (en) Gate drive circuit for transistor
KR101571952B1 (ko) 스위칭 회로 및 반도체 모듈
JP6617571B2 (ja) 半導体スイッチング素子のゲート駆動回路
WO2019163205A1 (ja) 電力用半導体モジュール及びそれを用いた電力変換装置
JPWO2019038957A1 (ja) 制御回路および電力変換装置
KR20180073474A (ko) 반도체 장치 및 인버터 시스템
JP2016149715A (ja) 駆動装置
WO2015001603A1 (ja) 半導体スイッチング素子の駆動回路およびそれを用いた電力変換装置
US11050358B2 (en) Power module with built-in drive circuit
JP6559380B1 (ja) 電力用半導体モジュール及びそれを用いた電力変換装置
JP6750333B2 (ja) 半導体スイッチング素子の保護回路
JPH1118410A (ja) 自己消弧形素子駆動回路
JP4713347B2 (ja) 半導体素子の駆動回路
JP4946103B2 (ja) 電力変換装置
JP2007089335A (ja) 電力用スイッチング素子の電圧検出方法及びこれを用いた電力変換装置
JP2017005974A (ja) 同期整流回路
JP5741199B2 (ja) 整流器のスナバ回路
JP5563050B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
JP5171580B2 (ja) インバータ装置
JP4779593B2 (ja) 双方向スイッチの保護回路
JP2016197956A (ja) ゲート駆動装置及びそれを備えた電力変換装置
JP2004056977A (ja) パワーデバイス駆動回路
JP2020022269A (ja) 半導体素子の保護回路、半導体素子の保護回路を備えた電力変換装置及び半導体素子の保護方法
JP7399827B2 (ja) 電子回路及び電力変換器
JP2019088078A (ja) ドライバ回路および電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190301

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190301

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190716

R150 Certificate of patent or registration of utility model

Ref document number: 6559380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250