JP6555224B2 - Image processing device - Google Patents

Image processing device Download PDF

Info

Publication number
JP6555224B2
JP6555224B2 JP2016210366A JP2016210366A JP6555224B2 JP 6555224 B2 JP6555224 B2 JP 6555224B2 JP 2016210366 A JP2016210366 A JP 2016210366A JP 2016210366 A JP2016210366 A JP 2016210366A JP 6555224 B2 JP6555224 B2 JP 6555224B2
Authority
JP
Japan
Prior art keywords
temperature
voltage
effect transistor
field effect
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016210366A
Other languages
Japanese (ja)
Other versions
JP2018072498A (en
Inventor
浩太郎 小川
浩太郎 小川
史晃 瀧口
史晃 瀧口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2016210366A priority Critical patent/JP6555224B2/en
Publication of JP2018072498A publication Critical patent/JP2018072498A/en
Application granted granted Critical
Publication of JP6555224B2 publication Critical patent/JP6555224B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)
  • Protection Of Static Devices (AREA)

Description

本発明は、突入電流防止回路を備える画像処理装置に関する。   The present invention relates to an image processing apparatus including an inrush current prevention circuit.

プリンターなどの画像処理装置の電源装置には、突入電流防止回路が設けられることがある。例えばスイッチング素子や突入電流防止素子としての電界効果トランジスタを用いた突入電流防止回路が知られている(例えば、特許文献1及び2参照)。   An inrush current prevention circuit may be provided in a power supply device of an image processing apparatus such as a printer. For example, an inrush current prevention circuit using a field effect transistor as a switching element or an inrush current prevention element is known (see, for example, Patent Documents 1 and 2).

特開2000−224845号公報JP 2000-224845 A 特開2004−129419号公報JP 2004-129419 A

ところで、電界効果トランジスタは、ゲート電圧がゲート閾値電圧よりも大きい場合にソースとドレインとの間に電流が流れる。電界効果トランジスタでは、ゲート電圧とゲート閾値電圧との差が小さいほどソースとドレインとの間のチャネル抵抗が大きい。   By the way, in the field effect transistor, current flows between the source and the drain when the gate voltage is larger than the gate threshold voltage. In a field effect transistor, the smaller the difference between the gate voltage and the gate threshold voltage, the greater the channel resistance between the source and drain.

一方、電界効果トランジスタを用いた突入電流防止回路では、実装部品の入出力異常などが発生した場合、電界効果トランジスタのゲート電圧が小さくなることがある。そのため、前記突入電流防止回路では、ゲート電圧が小さくなることで電界効果トランジスタが発熱し、電界効果トランジスタ及びその周辺の実装部品にオープン不良、焼損などの不具合が生じ得る。   On the other hand, in an inrush current prevention circuit using a field effect transistor, the gate voltage of the field effect transistor may be reduced when an input / output abnormality of a mounted component occurs. For this reason, in the inrush current prevention circuit, the field effect transistor generates heat due to the reduced gate voltage, and problems such as open defects and burnout may occur in the field effect transistor and its peripheral mounting components.

本発明の目的は、電界効果トランジスタの発熱に起因する突入電流防止回路での不具合の発生を抑制可能な画像処理装置を提供することにある。   An object of the present invention is to provide an image processing apparatus capable of suppressing the occurrence of problems in an inrush current prevention circuit due to heat generation of a field effect transistor.

本発明の一の局面に係る画像処理装置は、電源部及び制御部を備える。前記電源部は、突入電流防止回路、定電圧電源部及び可変電圧電源部を有する。前記突入電流防止回路は、電界効果トランジスタ及び温度センサーを有する。前記温度センサーは、前記電界効果トランジスタの温度に応じた出力を行う。前記定電圧電源部は、前記電界効果トランジスタのゲート及びソースのうちの一方に電圧を印加する。前記可変電圧電源部は、前記電界効果トランジスタのゲート及びソースのうちの他方に電圧を印加する。前記制御部は、出力調整部を有する。前記出力調整部は、前記温度センサーの出力が予め定められる特定範囲にある場合に、前記温度センサーの出力に応じて前記可変電圧電源部から出力される電圧を調整する。   An image processing apparatus according to one aspect of the present invention includes a power supply unit and a control unit. The power supply unit includes an inrush current prevention circuit, a constant voltage power supply unit, and a variable voltage power supply unit. The inrush current prevention circuit includes a field effect transistor and a temperature sensor. The temperature sensor outputs in accordance with the temperature of the field effect transistor. The constant voltage power supply unit applies a voltage to one of a gate and a source of the field effect transistor. The variable voltage power supply unit applies a voltage to the other of the gate and the source of the field effect transistor. The control unit includes an output adjustment unit. The output adjustment unit adjusts the voltage output from the variable voltage power supply unit according to the output of the temperature sensor when the output of the temperature sensor is in a predetermined range.

本発明によれば、電界効果トランジスタの発熱に起因する突入電流防止回路での不具合の発生を抑制可能な画像処理装置が提供される。   According to the present invention, there is provided an image processing apparatus capable of suppressing the occurrence of problems in an inrush current prevention circuit due to heat generation of a field effect transistor.

図1は、本発明の一実施形態に係る画像形成装置を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing an image forming apparatus according to an embodiment of the present invention. 図2は、図1に示される画像形成装置のシステム構成を示すブロック図である。2 is a block diagram showing a system configuration of the image forming apparatus shown in FIG. 図3は、画像形成装置の電源部を制御部と共に示す回路図である。FIG. 3 is a circuit diagram illustrating the power supply unit of the image forming apparatus together with the control unit. 図4は、画像形成装置の制御部により実行されるFET監視処理の一例を示すフローチャートである。FIG. 4 is a flowchart illustrating an example of the FET monitoring process executed by the control unit of the image forming apparatus. 図5は、図4に示されるFET監視処理における温度監視処理の一例を示すフローチャートである。FIG. 5 is a flowchart showing an example of the temperature monitoring process in the FET monitoring process shown in FIG. 図6は、図5に示される温度監視処理における温度正常時処理の一例を示すフローチャートである。FIG. 6 is a flowchart showing an example of normal temperature processing in the temperature monitoring processing shown in FIG. 図7は、図5に示される温度監視処理における警告処理の一例を示すフローチャートである。FIG. 7 is a flowchart showing an example of warning processing in the temperature monitoring processing shown in FIG. 図8は、図5に示される温度監視処理における画像処理の停止処理の一例を示すフローチャートである。FIG. 8 is a flowchart illustrating an example of image processing stop processing in the temperature monitoring processing illustrated in FIG. 5. 図9は、図4に示されるFET監視処理における電圧監視処理の一例を示すフローチャートである。FIG. 9 is a flowchart showing an example of a voltage monitoring process in the FET monitoring process shown in FIG. 図10は、図9に示される電圧監視処理におけるゲート電圧正常時処理の一例を示すフローチャートである。FIG. 10 is a flowchart showing an example of normal gate voltage processing in the voltage monitoring processing shown in FIG. 図11は、図9に示される電圧監視処理における警告処理の一例を示すフローチャートである。FIG. 11 is a flowchart showing an example of warning processing in the voltage monitoring processing shown in FIG.

以下、添付図面を参照しながら、本発明の実施形態について説明し、本発明の理解に供する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings for understanding of the present invention. The following embodiment is an example embodying the present invention, and does not limit the technical scope of the present invention.

まず、図1〜図3を参照しつつ、本発明の一実施形態に係る画像形成装置10の構成について説明する。   First, the configuration of the image forming apparatus 10 according to an embodiment of the present disclosure will be described with reference to FIGS.

図1及び図2に示されるように、画像形成装置10は、ADF1、画像読取部2、画像形成部3、給紙部4、制御部5、操作表示部6、及び電源部7を備える。画像形成装置10は、原稿から画像データを読み取るスキャン機能、及び画像データに基づいて画像を形成するプリント機能と共に、ファクシミリ機能、及びコピー機能などの複数の機能を有する複合機である。ここに、画像形成装置10は、本発明における画像処理装置の一例である。また、本発明は、スキャナー装置、プリンター装置、ファクシミリ装置、コピー機などの画像処理装置にも適用可能である。   As shown in FIGS. 1 and 2, the image forming apparatus 10 includes an ADF 1, an image reading unit 2, an image forming unit 3, a paper feeding unit 4, a control unit 5, an operation display unit 6, and a power supply unit 7. The image forming apparatus 10 is a multifunction machine having a plurality of functions such as a facsimile function and a copy function, as well as a scan function for reading image data from a document and a print function for forming an image based on the image data. Here, the image forming apparatus 10 is an example of an image processing apparatus according to the present invention. The present invention can also be applied to image processing apparatuses such as a scanner apparatus, a printer apparatus, a facsimile apparatus, and a copier.

ADF1は、原稿セット部、複数の搬送ローラー、原稿押さえ、及び排紙部を備え、画像読取部2によって読み取られる原稿を搬送する自動原稿搬送装置である。画像読取部2は、原稿台、光源、複数のミラー、光学レンズ、及びCCD(Charge Coupled Device)を備え、原稿から画像データを読み取ることが可能である。   The ADF 1 is an automatic document conveyance device that includes a document setting unit, a plurality of conveyance rollers, a document pressing unit, and a paper discharge unit, and conveys a document read by the image reading unit 2. The image reading unit 2 includes a document table, a light source, a plurality of mirrors, an optical lens, and a CCD (Charge Coupled Device), and can read image data from the document.

画像形成部3は、画像読取部2で読み取られた画像データ又は外部のパーソナルコンピューターなどの情報処理装置から入力された画像データに基づいて、電子写真方式で画像を形成する画像形成処理を実行可能である。具体的に、画像形成部3は、図1に示されるように、感光体ドラム31、帯電器32、光走査部33、現像器34、転写ローラー35、クリーニング装置36、定着部37、及び排紙トレイ38を備える。   The image forming unit 3 can execute an image forming process for forming an image by an electrophotographic method based on image data read by the image reading unit 2 or image data input from an information processing apparatus such as an external personal computer. It is. Specifically, as shown in FIG. 1, the image forming unit 3 includes a photosensitive drum 31, a charger 32, an optical scanning unit 33, a developing unit 34, a transfer roller 35, a cleaning device 36, a fixing unit 37, and a discharge unit. A paper tray 38 is provided.

給紙部4は、給紙カセット、及び複数の搬送ローラーを備え、前記給紙カセットに収容されるシートを画像形成部3に供給する。なお、前記シートは、紙、コート紙、ハガキ、封筒、及びOHPシートなどである。   The paper feed unit 4 includes a paper feed cassette and a plurality of transport rollers, and supplies sheets stored in the paper feed cassette to the image forming unit 3. The sheets are paper, coated paper, postcards, envelopes, OHP sheets, and the like.

画像形成部3では、給紙部4から供給される前記シートに以下の手順で画像が形成され、画像形成後の前記シートが排紙トレイ38に排出される。   In the image forming unit 3, an image is formed on the sheet supplied from the paper feeding unit 4 according to the following procedure, and the sheet after the image formation is discharged to a paper discharge tray 38.

まず、帯電器32によって感光体ドラム31の表面が所定の電位に一様に帯電される。次に、光走査部33により感光体ドラム31の表面に画像データに基づく光が照射される。これにより、感光体ドラム31の表面に画像データに対応する静電潜像が形成される。そして、感光体ドラム31上の静電潜像は現像器34によってトナー像として現像される。なお、現像器34には、画像形成部3に着脱可能なトナーコンテナ34Aからトナーが補給される。   First, the surface of the photosensitive drum 31 is uniformly charged to a predetermined potential by the charger 32. Next, the light scanning unit 33 irradiates the surface of the photosensitive drum 31 with light based on the image data. Thereby, an electrostatic latent image corresponding to the image data is formed on the surface of the photosensitive drum 31. The electrostatic latent image on the photosensitive drum 31 is developed as a toner image by the developing device 34. The developing device 34 is supplied with toner from a toner container 34 </ b> A that can be attached to and detached from the image forming unit 3.

続いて、感光体ドラム31に形成されたトナー像は、転写ローラー35によってシートに転写される。その後、シートに転写されたトナー像は、そのシートが定着部37の定着ローラー及び加圧ローラーの間を通過する際に前記定着ローラーで加熱されて溶融定着される。なお、感光体ドラム31の表面に残存したトナーはクリーニング装置36で除去される。   Subsequently, the toner image formed on the photosensitive drum 31 is transferred onto the sheet by the transfer roller 35. Thereafter, the toner image transferred to the sheet is heated and fused by the fixing roller when the sheet passes between the fixing roller and the pressure roller of the fixing unit 37. The toner remaining on the surface of the photosensitive drum 31 is removed by the cleaning device 36.

制御部5は、不図示のCPU、ROM、RAM、EEPROM(登録商標)などの制御機器を備える。前記CPUは、各種の演算処理を実行するプロセッサーである。前記ROMは、前記CPUに各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶部である。前記RAMは揮発性の記憶部であり、前記EEPROMは不揮発性の記憶部である。前記RAM及び前記EEPROMは、前記CPUが実行する各種の処理の一時記憶メモリーとして使用される。制御部5では、前記CPUにより前記ROMに予め記憶された各種の制御プログラムが実行される。これにより、画像形成装置10が制御部5により統括的に制御される。なお、制御部5は、集積回路などの電子回路で構成されたものであってもよく、画像形成装置10を統括的に制御するメイン制御部とは別に設けられたエンジン制御部であってもよい。なお、制御部5の詳細は後述する。   The control unit 5 includes control devices such as a CPU, ROM, RAM, and EEPROM (registered trademark) (not shown). The CPU is a processor that executes various arithmetic processes. The ROM is a non-volatile storage unit in which information such as a control program for causing the CPU to execute various processes is stored in advance. The RAM is a volatile storage unit, and the EEPROM is a non-volatile storage unit. The RAM and the EEPROM are used as temporary storage memories for various processes executed by the CPU. In the control unit 5, various control programs stored in advance in the ROM are executed by the CPU. As a result, the image forming apparatus 10 is comprehensively controlled by the control unit 5. The control unit 5 may be configured by an electronic circuit such as an integrated circuit, or may be an engine control unit provided separately from the main control unit that controls the image forming apparatus 10 in an integrated manner. Good. Details of the control unit 5 will be described later.

操作表示部6は、制御部5からの制御指示に応じて各種の情報を表示する液晶ディスプレーなどの表示部、及びユーザーの操作に応じて制御部5に各種の情報を入力する操作キー又はタッチパネルなどの操作部を有する。   The operation display unit 6 is a display unit such as a liquid crystal display that displays various types of information in response to control instructions from the control unit 5, and an operation key or touch panel that inputs various types of information to the control unit 5 in response to user operations. And so on.

操作表示部6の表示部は、後述の電界効果トランジスタ81(図3参照)が警戒状態であること、異常状態であること、画像処理が行えないことなどを報知する。なお、操作表示部6の表示部は、本発明の報知部の一例である。本発明の報知部の他の例としてはスピーカー(不図示)が挙げられる。報知部がスピーカーの場合には、例えば報知内容に対応させて予め定められる警告音やメッセージを出力することで電界効果トランジスタ81が警戒温度状態であること、異常状態であること、画像処理が行えないことなどが報知される。   The display unit of the operation display unit 6 notifies that a field effect transistor 81 (see FIG. 3) described later is in a warning state, is in an abnormal state, cannot perform image processing, and the like. In addition, the display part of the operation display part 6 is an example of the alerting | reporting part of this invention. Another example of the notification unit of the present invention is a speaker (not shown). When the notification unit is a speaker, the field effect transistor 81 is in a warning temperature state, an abnormal state, or image processing can be performed by outputting a warning sound or a message determined in advance corresponding to the notification content. Notifying is notified.

図3に示されるように、電源部7は、第1電源71、第2電源72、第3電源73、インターロックスイッチ74、及び突入電流防止回路8を備える。電源部7は、例えば画像形成装置10に対し独立して取り外し可能である。   As shown in FIG. 3, the power supply unit 7 includes a first power supply 71, a second power supply 72, a third power supply 73, an interlock switch 74, and an inrush current prevention circuit 8. The power supply unit 7 can be detached independently from the image forming apparatus 10, for example.

第1電源71は、外部電源91から供給される交流電圧(例え100V)を予め定められた第1電圧V1(例えば24V)の直流電圧に変換して出力するAC−DCコンバーターである。第1電源71は、負荷92、第3電源73、及び後述の突入電流防止回路8に第1電圧V1を供給する。負荷92は、例えばADF1、画像読取部2、画像形成部3、給紙部4、制御部5、操作表示部6である。なお、第1電源71は、本発明の定電圧電源部の一例である。   The first power supply 71 is an AC-DC converter that converts an AC voltage (for example, 100V) supplied from the external power supply 91 into a DC voltage of a predetermined first voltage V1 (for example, 24V) and outputs the same. The first power supply 71 supplies a first voltage V1 to the load 92, the third power supply 73, and an inrush current prevention circuit 8 described later. The load 92 is, for example, the ADF 1, the image reading unit 2, the image forming unit 3, the paper feeding unit 4, the control unit 5, and the operation display unit 6. The first power supply 71 is an example of a constant voltage power supply unit of the present invention.

第2電源72は、後述の突入電流防止回路8に第2電圧V2を供給する直流電源である。第2電源72は、突入電流防止回路8及び負荷93に接続されている。   The second power supply 72 is a DC power supply that supplies a second voltage V2 to an inrush current prevention circuit 8 described later. The second power source 72 is connected to the inrush current prevention circuit 8 and the load 93.

第3電源73は、第1電源71から供給される直流電圧を予め定められた第3電圧V3に変換して出力するDC−DCコンバーターである。第3電源73は、後述の突入電流防止回路8の電界効果トランジスタ81のゲートに第3電圧V3を供給する。また、第3電源73は、後述の制御部5の第3電源制御部52からの電圧指定信号により第3電圧V3を特定範囲(例えば0V〜5V)内で変更して出力可能である。なお、第3電源73は、本発明の可変電圧電源部の一例である。   The third power source 73 is a DC-DC converter that converts the DC voltage supplied from the first power source 71 into a predetermined third voltage V3 and outputs the third voltage V3. The third power supply 73 supplies the third voltage V3 to the gate of the field effect transistor 81 of the inrush current prevention circuit 8 described later. The third power source 73 can change and output the third voltage V3 within a specific range (for example, 0 V to 5 V) by a voltage designation signal from a third power supply control unit 52 of the control unit 5 described later. The third power supply 73 is an example of the variable voltage power supply unit of the present invention.

インターロックスイッチ74は、後述の制御部5の選択処理部51によりオン状態とオフ状態とが選択され、オン状態とオフ状態とに応じて電源部7を駆動状態又は停止状態にする。一方、突入電流防止回路8は、電源部7の駆動状態又は停止状態に応じて駆動状態又は停止状態が選択される。インターロックスイッチ74は、後述の電界効果トランジスタ81が正常状態又は警戒状態である場合にオン状態にされ、電源部7及び突入電流防止回路8を駆動状態にする。なお、インターロックスイッチ74は、本発明の回路駆動選択部の一例である。また、本発明の回路駆動選択部は、インターロックスイッチ74とは別に設けられたスイッチング部であってもよい。   The interlock switch 74 is selected between an on state and an off state by a selection processing unit 51 of the control unit 5 described later, and puts the power supply unit 7 into a driving state or a stopped state according to the on state and the off state. On the other hand, the driving state or the stopping state of the inrush current prevention circuit 8 is selected according to the driving state or the stopping state of the power supply unit 7. The interlock switch 74 is turned on when a later-described field effect transistor 81 is in a normal state or a warning state, and puts the power supply unit 7 and the inrush current prevention circuit 8 into a driving state. The interlock switch 74 is an example of the circuit drive selection unit of the present invention. Further, the circuit drive selection unit of the present invention may be a switching unit provided separately from the interlock switch 74.

突入電流防止回路8は、電界効果トランジスタ81、サーミスター82及びスイッチング素子83を備える。突入電流防止回路8は、第1電源71及びインターロックスイッチ74に定格電流を超える電流が供給されることを防止する。   The inrush current prevention circuit 8 includes a field effect transistor 81, a thermistor 82, and a switching element 83. The inrush current prevention circuit 8 prevents the current exceeding the rated current from being supplied to the first power source 71 and the interlock switch 74.

電界効果トランジスタ81は、PチャネルMOSFET(metal oxide semiconductor field effect transistor)である。なお、電界効果トランジスタ81は、NチャネルMOSFETであってもよい。   The field effect transistor 81 is a P-channel MOSFET (metal oxide semiconductor field effect transistor). The field effect transistor 81 may be an N-channel MOSFET.

電界効果トランジスタ81は、ゲートが第3電源73の出力ライン731に接続され、ソースが第1電源71の出力ライン711に接続され、ドレインが第2電源72の出力ライン721に接続されている。電界効果トランジスタ81は、ゲート電圧VGSがゲート閾値電圧以上であることでソースとドレインとの間が導通され、駆動状態になる。一方、電界効果トランジスタ81は、ゲート電圧VGSがゲート閾値電圧未満であることでソースとドレインとの間が遮断され、停止状態になる。 The field effect transistor 81 has a gate connected to the output line 731 of the third power supply 73, a source connected to the output line 711 of the first power supply 71, and a drain connected to the output line 721 of the second power supply 72. In the field effect transistor 81, when the gate voltage V GS is equal to or higher than the gate threshold voltage, the source and the drain are brought into conduction to be in a driving state. On the other hand, when the gate voltage V GS is less than the gate threshold voltage, the field effect transistor 81 is cut off between the source and the drain and is in a stopped state.

そして、突入電流防止回路8では、電界効果トランジスタ81が駆動状態になった場合に、第1電源71の出力電流を負荷93側に分流できる。これにより、電界効果トランジスタ81は、突入電流が第1電源71、インターロックスイッチ74に流入することを防止し、第1電源71及びインターロックスイッチ74に定格電流を超える電流が供給されることを防止する。   The inrush current prevention circuit 8 can shunt the output current of the first power supply 71 to the load 93 side when the field effect transistor 81 is in a driving state. Thereby, the field effect transistor 81 prevents the inrush current from flowing into the first power supply 71 and the interlock switch 74, and the current exceeding the rated current is supplied to the first power supply 71 and the interlock switch 74. To prevent.

サーミスター82は、電界効果トランジスタ81の近傍に配置され、電界効果トランジスタ81の温度Tを測定する。サーミスター82は、第1電源71の出力ライン711及びグランド(GND)に接続されている。そのため、サーミスター82には第1電圧V1が印加される。また、サーミスター82は、制御部5の温度検出部53に接続されており、電界効果トランジスタ81の温度Tに応じた電圧を温度検出部53に出力する。なお、サーミスター82は、本発明の温度センサーの一例である。また、本発明の温度センサーの他の例としては、熱電対などが挙げられる。   The thermistor 82 is disposed in the vicinity of the field effect transistor 81 and measures the temperature T of the field effect transistor 81. The thermistor 82 is connected to the output line 711 of the first power supply 71 and the ground (GND). Therefore, the first voltage V1 is applied to the thermistor 82. The thermistor 82 is connected to the temperature detection unit 53 of the control unit 5, and outputs a voltage corresponding to the temperature T of the field effect transistor 81 to the temperature detection unit 53. The thermistor 82 is an example of the temperature sensor of the present invention. Another example of the temperature sensor of the present invention is a thermocouple.

スイッチング素子83は、オン状態とオフ状態との切り替えにより電界効果トランジスタ81のゲートに第3電圧V3が印加される状態と印加されない状態とを選択する。即ち、スイッチング素子83は、オン状態とオフ状態との切り替えにより電界効果トランジスタ81の駆動状態と駆動停止状態とを選択する。スイッチング素子83は、電界効果トランジスタ81が正常状態又は警戒状態である場合にオン状態にされ、電界効果トランジスタ81を駆動状態にされる。一方、スイッチング素子83は、電界効果トランジスタ81が異常状態である場合にオフ状態にされ、電界効果トランジスタ81を駆動停止状態にされる。   The switching element 83 selects a state where the third voltage V3 is applied to the gate of the field effect transistor 81 and a state where it is not applied by switching between the on state and the off state. That is, the switching element 83 selects the driving state and the driving stop state of the field effect transistor 81 by switching between the on state and the off state. The switching element 83 is turned on when the field effect transistor 81 is in a normal state or a warning state, and the field effect transistor 81 is driven. On the other hand, the switching element 83 is turned off when the field effect transistor 81 is in an abnormal state, and the field effect transistor 81 is brought into a drive stop state.

本実施形態では、スイッチング素子83は、NチャネルMOSFETである。この場合のスイッチング素子83は、ゲートが切替制御部54に接続され、ソースが第3電源73の出力ライン731に接続され、ドレインが電界効果トランジスタ81のゲートに接続される。スイッチング素子83は、ゲート電圧VGSがゲート閾値電圧以上である場合にソースとドレインとが導通したオン状態になる。これにより、電界効果トランジスタ81のゲートに第3電圧V3が印加される。一方、ゲート電圧VGSがゲート閾値電圧未満である場合にソースとドレインとが遮断されたオフ状態になる。これにより、電界効果トランジスタ81のゲートに第3電圧V3が印加されない。 In the present embodiment, the switching element 83 is an N-channel MOSFET. In this case, the switching element 83 has a gate connected to the switching control unit 54, a source connected to the output line 731 of the third power supply 73, and a drain connected to the gate of the field effect transistor 81. When the gate voltage V GS is equal to or higher than the gate threshold voltage, the switching element 83 is in an on state in which the source and the drain are conducted. As a result, the third voltage V <b> 3 is applied to the gate of the field effect transistor 81. On the other hand, when the gate voltage V GS is less than the gate threshold voltage, the source and drain are cut off. As a result, the third voltage V3 is not applied to the gate of the field effect transistor 81.

なお、スイッチング素子83としては、PチャネルMOSFET、PNP型トランジスタ、NPN型トランジスタなどの一般にスイッチング素子として使用されている他の種類のトランジスタが挙げられる。   Examples of the switching element 83 include other types of transistors generally used as switching elements, such as P-channel MOSFETs, PNP transistors, and NPN transistors.

また、制御部5は、電源部7を制御する。具体的には、制御部5は、電界効果トランジスタ81の温度T及びゲート電圧VGSを監視し、第3電源73、インターロックスイッチ74及びスイッチング素子83を制御する。制御部5は、選択処理部51、第3電源制御部52、温度検出部53、切替制御部54、ゲート電圧検出部55、異常判定部56、及び報知制御部57を備える。 The control unit 5 controls the power supply unit 7. Specifically, the control unit 5 monitors the temperature T and the gate voltage V GS of the field effect transistor 81, and controls the third power source 73, the interlock switch 74, and the switching element 83. The control unit 5 includes a selection processing unit 51, a third power supply control unit 52, a temperature detection unit 53, a switching control unit 54, a gate voltage detection unit 55, an abnormality determination unit 56, and a notification control unit 57.

選択処理部51は、インターロックスイッチ74のオン状態とオフ状態との切替を制御し、突入電流防止回路8に第1電圧V1が入力される状態と入力されない状態とを選択する。具体的には、選択処理部51は、インターロックスイッチ74をオン状態にすることで、突入電流防止回路8に第1電圧V1を入力させ、突入電流防止回路8を駆動状態にする。一方、選択処理部51は、インターロックスイッチ74をオフ状態にすることで、突入電流防止回路8に第1電圧V1が入力されないようにし、突入電流防止回路8を停止状態にする。   The selection processing unit 51 controls switching of the interlock switch 74 between an on state and an off state, and selects a state where the first voltage V1 is input to the inrush current prevention circuit 8 and a state where it is not input. Specifically, the selection processing unit 51 turns on the interlock switch 74 to input the first voltage V1 to the inrush current prevention circuit 8 and put the inrush current prevention circuit 8 in a driving state. On the other hand, the selection processing unit 51 turns off the interlock switch 74 so that the first voltage V1 is not input to the inrush current prevention circuit 8, and the inrush current prevention circuit 8 is stopped.

第3電源制御部52は、スイッチング素子83の温度T及び/又はゲート電圧VGSに応じて、第3電源73から出力される第3電圧V3を調整する。また、第3電源制御部52は、第3電源73から出力される第3電圧V3を調整することで、スイッチング素子83のゲート電圧VGSを調整する。例えば、第3電源制御部52は、異常判定部56により電界効果トランジスタ81の温度T又はゲート電圧VGSが警戒温度又は警戒電圧であると判定された場合、電界効果トランジスタ81の温度Tを正常温度で維持できるように第3電圧V3を調整する。即ち、電界効果トランジスタ81は、第3電圧V3が小さくされることでゲート電圧VGSが大きくされるため、チャネル抵抗が小さくされる。これにより、電界効果トランジスタ81における温度上昇が抑制される。 Third power supply control unit 52, in response to the temperature T and / or the gate voltage V GS of the switching element 83, to adjust the third voltage V3 output from the third power source 73. In addition, the third power supply control unit 52 adjusts the gate voltage V GS of the switching element 83 by adjusting the third voltage V3 output from the third power supply 73. For example, when the abnormality determining unit 56 determines that the temperature T of the field effect transistor 81 or the gate voltage V GS is the warning temperature or the warning voltage, the third power supply control unit 52 sets the temperature T of the field effect transistor 81 to normal. The third voltage V3 is adjusted so that the temperature can be maintained. That is, in the field effect transistor 81, since the gate voltage VGS is increased by decreasing the third voltage V3, the channel resistance is decreased. Thereby, the temperature rise in the field effect transistor 81 is suppressed.

第3電源制御部52による第3電圧V3の調整は、例えば温度検出部53により検出される温度T又はゲート電圧検出部55により検出されるゲート電圧VGSと、基準温度又は基準電圧との差分値に基づいて行われる。基準温度又は基準電圧は、例えば第1閾値温度Tth1又は第1閾値電圧Vth1である。そして、第3電源制御部52は、例えば前記差分値に応じて決定される制御量に対応する電圧指定信号を生成し、第3電源73に送信する。 The adjustment of the third voltage V3 by the third power supply control unit 52 is, for example, the difference between the temperature T detected by the temperature detection unit 53 or the gate voltage V GS detected by the gate voltage detection unit 55 and the reference temperature or the reference voltage. This is done based on the value. The reference temperature or the reference voltage is, for example, the first threshold temperature Tth1 or the first threshold voltage Vth1. Then, the third power supply control unit 52 generates a voltage designation signal corresponding to a control amount determined according to the difference value, for example, and transmits it to the third power supply 73.

前記電圧指定信号は、電源部7の起動時にも生成される。電源部7の起動時における電圧指定信号は起動時ごとに同一になる。そのため、電源部7の起動時の第3電圧V3は起動時ごとに同一になる。以下において、起動時の第3電圧V3を初期設定値V30と称する。 The voltage designation signal is also generated when the power supply unit 7 is activated. The voltage designation signal at the time of starting up the power supply unit 7 becomes the same every time of starting up. Therefore, the third voltage V3 at the time of starting up the power supply unit 7 becomes the same every time of starting up. In the following, it referred to a third voltage V3 during startup and initial set value V3 0.

なお、第3電源制御部52は、本発明の出力調整部の一例である。また、第3電源制御部52は、異常判定部56により電界効果トランジスタ81の温度T又はゲート電圧VGSが正常温度又は正常電圧であると判定される場合においても、第3電源73から出力される第3電圧V3を調整してもよい。これにより、電界効果トランジスタ81の温度T又はゲート電圧VGSは、最適範囲に制御される。 The third power supply control unit 52 is an example of the output adjustment unit of the present invention. The third power supply control unit 52 is also output from the third power supply 73 even when the abnormality determination unit 56 determines that the temperature T or the gate voltage V GS of the field effect transistor 81 is a normal temperature or a normal voltage. The third voltage V3 may be adjusted. Thereby, the temperature T or the gate voltage V GS of the field effect transistor 81 is controlled within the optimum range.

温度検出部53は、サーミスター82から出力される電圧に基づき、電界効果トランジスタ81の温度Tを検出する。   The temperature detection unit 53 detects the temperature T of the field effect transistor 81 based on the voltage output from the thermistor 82.

切替制御部54は、スイッチング素子83のオン状態とオフ状態との切り替えを制御する。切替制御部54は、スイッチング素子83のゲートに印加する電圧を調整し、ゲート電圧VGSをゲート閾値電圧以上にすることでスイッチング素子83をオン状態にする。これにより、電界効果トランジスタ81のゲートに第3電圧V3が印加され、電界効果トランジスタ81はソースとドレインとが導通したオン状態になる。一方、切替制御部54は、スイッチング素子83のゲートに電圧を印加しないことでゲート電圧VGSをゲート閾値電圧未満にし、スイッチング素子83をオン状態にする。これにより、電界効果トランジスタ81のゲートに第3電圧V3が印加されず、電界効果トランジスタ81はソースとドレインとが遮断されたオフ状態になる。 The switching control unit 54 controls switching of the switching element 83 between the on state and the off state. The switching control unit 54 adjusts the voltage applied to the gate of the switching element 83 and sets the switching element 83 to the on state by setting the gate voltage V GS to be equal to or higher than the gate threshold voltage. As a result, the third voltage V3 is applied to the gate of the field effect transistor 81, and the field effect transistor 81 is turned on in which the source and the drain are conducted. On the other hand, the switching control unit 54 does not apply a voltage to the gate of the switching element 83 so that the gate voltage V GS is less than the gate threshold voltage, and the switching element 83 is turned on. As a result, the third voltage V3 is not applied to the gate of the field effect transistor 81, and the field effect transistor 81 enters an off state in which the source and drain are blocked.

ゲート電圧検出部55は、電界効果トランジスタ81のゲート電圧VGSを検出する。ここで、ゲート電圧VGSは、ゲート閾値電圧を超える値であるとソースとドレインとの間を導通させる。一方、電界効果トランジスタ81のソースとドレインとの間のチャネル抵抗は、ゲート電圧VGSとゲート閾値電圧との差分が小さいほどが大きく、前記差分が0に近づくに従い急激に大きくなる傾向がある。そのため、前記差分が小さいと電界効果トランジスタ81の温度Tが上昇してしまい、突入電流防止回路8に復旧不可能な異常が発生しかねない。そこで、ゲート電圧検出部55は、電界効果トランジスタ81のゲート電圧VGSを検出することで、電界効果トランジスタ81の温度上昇及びその可能性を把握する。 The gate voltage detector 55 detects the gate voltage V GS of the field effect transistor 81. Here, when the gate voltage V GS exceeds the gate threshold voltage, the source and the drain are electrically connected. On the other hand, the channel resistance between the source and drain of the field effect transistor 81 increases as the difference between the gate voltage V GS and the gate threshold voltage decreases, and tends to increase rapidly as the difference approaches zero. For this reason, if the difference is small, the temperature T of the field effect transistor 81 rises, which may cause an irrecoverable abnormality in the inrush current prevention circuit 8. Therefore, the gate voltage detection unit 55 detects the gate voltage V GS of the field effect transistor 81 to grasp the temperature rise of the field effect transistor 81 and its possibility.

ここで、PチャネルMOSFETでは、ゲートにソースよりも所定値以上小さい電圧を加えることでチャネル抵抗値が小さくなり、ソースからドレインに向かって電流が流れる。そのため、電界効果トランジスタ81としてPチャネルMOSFETを用いる場合、ゲート電圧VGSは、ソースに印加される第1電圧V1からゲートに印加される第3電圧V3を差分した値となる。従って、ゲート電圧検出部55は、第1電圧V1と第3電圧V3との差分(V1−V3)としてゲート電圧VGSを検出する。 Here, in a P-channel MOSFET, a channel resistance value is reduced by applying a voltage smaller than the source by a predetermined value to the gate, and a current flows from the source to the drain. Therefore, when a P-channel MOSFET is used as the field effect transistor 81, the gate voltage V GS is a value obtained by subtracting the third voltage V3 applied to the gate from the first voltage V1 applied to the source. Therefore, the gate voltage detector 55 detects the gate voltage V GS as the difference (V1−V3) between the first voltage V1 and the third voltage V3.

異常判定部56は、電界効果トランジスタ81の温度Tが正常温度、警戒温度、及び異常過熱温度のいずれであるかを判定する。具体的には、異常判定部56は、温度検出部53により検出される電界効果トランジスタ81の温度Tを、第1閾値温度Tth1及び第2閾値温度Tth2と比較することで、正常温度であるか否か、警戒温度であるか否か、及び異常過熱温度であるか否かを判定する。   The abnormality determination unit 56 determines whether the temperature T of the field effect transistor 81 is a normal temperature, a warning temperature, or an abnormal overheat temperature. Specifically, the abnormality determination unit 56 compares the temperature T of the field effect transistor 81 detected by the temperature detection unit 53 with the first threshold temperature Tth1 and the second threshold temperature Tth2 to determine whether the temperature is normal. No, whether it is a warning temperature, and whether it is an abnormal overheating temperature.

ここで、異常過熱温度は、突入電流防止回路8に重度の異常をもたらし得る温度として予め定められる。重度の異常とは、例えば電界効果トランジスタ81及びその周辺の実装部品にオープン不良、焼損などの不具合が生じることをいう。正常温度は、電界効果トランジスタ81及びその周辺の実装部品を問題なく駆動できる温度として予め定められる。正常温度は、例えば電界効果トランジスタ81の仕様により決定される。警戒温度は、正常温度と異常過熱温度との間の温度として定められる。   Here, the abnormal overheating temperature is determined in advance as a temperature that can cause a serious abnormality in the inrush current prevention circuit 8. Severe abnormality means that, for example, problems such as open defects and burnout occur in the field-effect transistor 81 and its surrounding mounting components. The normal temperature is determined in advance as a temperature at which the field effect transistor 81 and its surrounding mounting components can be driven without any problem. The normal temperature is determined by the specification of the field effect transistor 81, for example. The alert temperature is defined as a temperature between a normal temperature and an abnormal superheat temperature.

そして、第1閾値温度Tth1は正常温度と警戒温度との境界温度として設定され、第2閾値温度Tth2は警戒温度と異常過熱温度との境界温度として設定される。そのため、異常判定部56は、温度検出部53により検出される温度が第1閾値温度Tth1未満である場合、電界効果トランジスタ81の温度Tが正常温度であると判定する。異常判定部56は、温度検出部53により検出される温度が第1閾値温度Tth1以上で第2閾値温度Tth2未満である場合、電界効果トランジスタ81の温度Tが警戒温度であると判定する。異常判定部56は、温度検出部53により検出される温度が第2閾値温度Tth2以上の場合、電界効果トランジスタ81の温度Tが異常過熱温度であると判定する。   The first threshold temperature Tth1 is set as the boundary temperature between the normal temperature and the warning temperature, and the second threshold temperature Tth2 is set as the boundary temperature between the warning temperature and the abnormal overheating temperature. Therefore, the abnormality determination unit 56 determines that the temperature T of the field effect transistor 81 is a normal temperature when the temperature detected by the temperature detection unit 53 is lower than the first threshold temperature Tth1. The abnormality determination unit 56 determines that the temperature T of the field effect transistor 81 is a warning temperature when the temperature detected by the temperature detection unit 53 is equal to or higher than the first threshold temperature Tth1 and lower than the second threshold temperature Tth2. The abnormality determination unit 56 determines that the temperature T of the field effect transistor 81 is an abnormal overheat temperature when the temperature detected by the temperature detection unit 53 is equal to or higher than the second threshold temperature Tth2.

また、異常判定部56は、電界効果トランジスタ81のゲート電圧VGSが正常電圧、警戒電圧、及び異常低電圧のいずれであるかを判定する。具体的には、異常判定部56は、ゲート電圧検出部55により検出される電界効果トランジスタ81のゲート電圧VGSを、第1閾値電圧Vth1及び第2閾値電圧Vth2と比較することで、正常電圧であるか否か、警戒電圧であるか否か、及び異常低電圧であるか否かを判定する。 The abnormality determination unit 56 determines whether the gate voltage V GS of the field effect transistor 81 is a normal voltage, a warning voltage, or an abnormal low voltage. Specifically, the abnormality determination unit 56 compares the gate voltage V GS of the field effect transistor 81 detected by the gate voltage detection unit 55 with the first threshold voltage Vth1 and the second threshold voltage Vth2, so that the normal voltage It is determined whether it is a warning voltage, an abnormally low voltage, or not.

ここで、異常低電圧は、ソースとドレインとの間のチャネル抵抗が大きく、電界効果トランジスタ81の温度Tが異常過熱温度になり得る電圧として予め定められる。正常電圧は、ソースとドレインとの間のチャネル抵抗が小さく、電界効果トランジスタ81を問題なく駆動できる電圧として予め定められる。警戒電圧は、正常電圧と異常低電圧との間の温度として定められる。   Here, the abnormally low voltage is determined in advance as a voltage at which the channel resistance between the source and the drain is large and the temperature T of the field effect transistor 81 can become an abnormal overheating temperature. The normal voltage is determined in advance as a voltage with which the channel resistance between the source and the drain is small and the field effect transistor 81 can be driven without any problem. The warning voltage is defined as the temperature between the normal voltage and the abnormal low voltage.

そして、第1閾値電圧Vth1は正常電圧と警戒電圧との境界電圧として設定され、第2閾値電圧Vth2は警戒電圧と異常低電圧との境界電圧として設定される。そのため、異常判定部56は、電界効果トランジスタ81のゲート電圧VGSが第1閾値電圧Vth1を超える場合、電界効果トランジスタ81のゲート電圧VGSが正常電圧であると判定する。異常判定部56は、電界効果トランジスタ81のゲート電圧VGSが第2閾値電圧Vth2を超え第1閾値電圧Vth1以下である場合、電界効果トランジスタ81のゲート電圧VGSが警戒電圧であると判定する。異常判定部56は、電界効果トランジスタ81のゲート電圧VGSが第2閾値電圧Vth2以下の場合、電界効果トランジスタ81のゲート電圧VGSが異常低電圧であると判定する。 The first threshold voltage Vth1 is set as a boundary voltage between the normal voltage and the warning voltage, and the second threshold voltage Vth2 is set as a boundary voltage between the warning voltage and the abnormal low voltage. Therefore, the abnormality determination unit 56 determines that the gate voltage V GS of the field effect transistor 81 is a normal voltage when the gate voltage V GS of the field effect transistor 81 exceeds the first threshold voltage Vth1. The abnormality determining unit 56 determines that the gate voltage V GS of the field effect transistor 81 is a warning voltage when the gate voltage V GS of the field effect transistor 81 exceeds the second threshold voltage Vth2 and is equal to or lower than the first threshold voltage Vth1. . The abnormality determination unit 56 determines that the gate voltage V GS of the field effect transistor 81 is an abnormally low voltage when the gate voltage V GS of the field effect transistor 81 is equal to or lower than the second threshold voltage Vth2.

異常判定部56は、電界効果トランジスタ81の温度T及びゲート電圧VGSの異常の判定を所定時間ごとに繰り返し行う。前記所定時間については特に制限はなく、電界効果トランジスタ81の温度T又はゲート電圧VGSに異常が発生する頻度、電界効果トランジスタ81の温度上昇特性などを考慮して決定すればよい。 The abnormality determination unit 56 repeatedly determines abnormality of the temperature T of the field effect transistor 81 and the gate voltage V GS every predetermined time. The predetermined time is not particularly limited, and may be determined in consideration of the frequency at which the temperature T of the field effect transistor 81 or the gate voltage V GS is abnormal, the temperature rise characteristic of the field effect transistor 81, or the like.

報知制御部57は、操作表示部6の表示部などの報知部に警告を行わせる。例えば、報知制御部57は、電界効果トランジスタ81の温度Tが警戒温度であること、電界効果トランジスタ81のゲート電圧VGSが警戒電圧であること、画像処理が行えないことのメッセージを操作表示部6の表示部に表示させる。また、報知制御部57は、スピーカー(不図示)などの報知部に前記警戒温度又は前記警戒電圧であることを報知する警告音やメッセージを出力させてもよい。 The notification control unit 57 causes a notification unit such as a display unit of the operation display unit 6 to give a warning. For example, the notification control unit 57 displays a message that the temperature T of the field effect transistor 81 is a warning temperature, the gate voltage V GS of the field effect transistor 81 is a warning voltage, and that image processing cannot be performed. 6 is displayed on the display unit. Further, the notification control unit 57 may cause a notification unit such as a speaker (not shown) or the like to output a warning sound or a message for notifying that the warning temperature or the warning voltage is reached.

また、報知制御部57は、異常判定部56により電界効果トランジスタ81の温度Tが警戒温度であると判定された回数、及び/又は電界効果トランジスタ81のゲート電圧VGSが警戒電圧であると判定された回数をカウントする。以下において、前記警戒温度であると判定した回数を第1カウント値N1と称し、警戒電圧であると判定した回数を第2カウント値N2と称する。第1カウント値N1は、所定の起算点から所定時間経過後に異常判定部56により電界効果トランジスタ81の温度Tが正常温度であると判定された場合にリセットされる。第2カウント値N2は、所定の起算点から所定時間経過後に異常判定部56によりゲート電圧VGSが正常電圧であると判定された場合にリセットされる。例えば、報知制御部57は、第1カウント値N1又は第2カウント値N2がリセットされた後の最初に警戒温度又は警戒電圧であると判定されたときを起算点として所定時間が経過するまでの特定期間内に、警戒温度又は警戒電圧であると判定した回数をカウントする。 In addition, the notification control unit 57 determines that the abnormality determination unit 56 determines that the temperature T of the field effect transistor 81 is the warning temperature, and / or determines that the gate voltage V GS of the field effect transistor 81 is the warning voltage. Count the number of times Hereinafter, the number of times determined to be the warning temperature is referred to as a first count value N1, and the number of times determined to be a warning voltage is referred to as a second count value N2. The first count value N1 is reset when the abnormality determination unit 56 determines that the temperature T of the field effect transistor 81 is a normal temperature after a predetermined time has elapsed from a predetermined starting point. The second count value N2 is reset when the abnormality determination unit 56 determines that the gate voltage V GS is a normal voltage after a predetermined time has elapsed from a predetermined starting point. For example, the notification control unit 57 starts from when the first count value N1 or the second count value N2 is initially determined to be the alert temperature or alert voltage until a predetermined time elapses. The number of times that the warning temperature or the warning voltage is determined within the specific period is counted.

報知制御部57は、異常判定部56により警戒温度又は警戒電圧であると判定された場合、前記特定期間内での第1カウント値N1又は第2カウント値N2が予め定められる規定回数を超えることを条件に、警戒状態である旨の報知を操作表示部6の表示部などの報知部に行わせる。   When the abnormality determination unit 56 determines that the alarm control unit 57 is at the alarm temperature or the alarm voltage, the notification control unit 57 exceeds the predetermined number of times in the first count value N1 or the second count value N2 within the specific period. As a condition, a notification unit such as a display unit of the operation display unit 6 is made to notify that it is in a warning state.

[FET監視処理]
以下、図4〜図11を参照しつつ、画像形成装置10において制御部5により実行される電界効果トランジスタ81の監視処理(FET監視処理)の手順の一例について説明する。ここで、FET監視処理は、電界効果トランジスタ81の温度T及びゲート電圧VGSを監視し、突入電流防止回路8を制御する処理である。また、ステップS11、ステップS12などの表記は、制御部5により実行される処理手順(ステップ)の番号を表している。
[FET monitoring process]
Hereinafter, an example of the procedure of the monitoring process (FET monitoring process) of the field effect transistor 81 executed by the control unit 5 in the image forming apparatus 10 will be described with reference to FIGS. Here, the FET monitoring process is a process of monitoring the temperature T and the gate voltage V GS of the field effect transistor 81 and controlling the inrush current prevention circuit 8. The notations such as step S11 and step S12 represent the numbers of processing procedures (steps) executed by the control unit 5.

<ステップS11>
まず、図4に示されるステップS11において、制御部5は、突入電流防止回路8に第1電圧V1の入力が開始されたか否かを判断する。即ち、制御部5は、突入電流防止回路8の駆動が開始されたか否かを判断する。具体的には、制御部5は、選択処理部51がインターロックスイッチ74をオフ状態からオン状態に切り替えたか否かに基づいて、ステップS11の判断を実行する。
<Step S11>
First, in step S <b> 11 shown in FIG. 4, the control unit 5 determines whether or not the input of the first voltage V <b> 1 to the inrush current prevention circuit 8 is started. That is, the control unit 5 determines whether or not the driving of the inrush current prevention circuit 8 has been started. Specifically, the control unit 5 performs the determination in step S11 based on whether the selection processing unit 51 has switched the interlock switch 74 from the off state to the on state.

なお、突入電流防止回路8の駆動開始は、画像形成装置10の主電源(不図示)がオン状態にされたとき、又は電源部7が再起動されたときに行われる。   The inrush current prevention circuit 8 starts to be driven when a main power supply (not shown) of the image forming apparatus 10 is turned on or when the power supply unit 7 is restarted.

ここで、制御部5は、突入電流防止回路8に第1電圧V1の入力が開始されたと判断すると(ステップS11:Yes)、ステップS12に処理を移行させる。一方、制御部5は、突入電流防止回路8に第1電圧V1の入力が開始されていないと判断すると(ステップS11:No)、FET監視処理を終了する。   Here, if the control part 5 judges that the input of the 1st voltage V1 was started to the inrush current prevention circuit 8 (step S11: Yes), it will transfer a process to step S12. On the other hand, when the control unit 5 determines that the input of the first voltage V1 to the inrush current prevention circuit 8 is not started (step S11: No), the FET monitoring process ends.

<ステップS12>
ステップS12において、制御部5は、電界効果トランジスタ81のゲートに第3電圧V3を印加する。ここで、ステップS12の処理は、制御部5の切替制御部54によりスイッチング素子83をオン状態にすることで実行される。具体的には、切替制御部54は、スイッチング素子83にゲート閾値電圧以上のゲート電圧VGSを印加する。
<Step S12>
In step S <b> 12, the control unit 5 applies the third voltage V <b> 3 to the gate of the field effect transistor 81. Here, the process of step S <b> 12 is executed by turning on the switching element 83 by the switching control unit 54 of the control unit 5. Specifically, the switching control unit 54 applies a gate voltage V GS equal to or higher than the gate threshold voltage to the switching element 83.

<ステップS13>
ステップS13において、制御部5は、第3電源73から出力される第3電圧V3を初期設定値V30に調整する。ここで、制御部5の温度検出部53により検出される温度が警戒温度であるときには、後述のステップS1551(図7参照)において第3電源制御部52から出力される第3電圧V3が初期設定値V30よりも低く調整される。そのため、電界効果トランジスタ81の異常から復旧したときには、第3電源制御部52から出力される第3電圧V3が初期設定値V30よりも低くなっていることがある。そこで、ステップS13の処理を実行することで、突入電流防止回路8の駆動開始時の第3電圧V3を常に初期設定値V30とすることができる。これにより、電界効果トランジスタ81の異常からの復旧による突入電流防止回路8の駆動開始時に、第3電圧V3が低すぎるという事態が発生することを防止できる。
<Step S13>
In step S13, the control unit 5 adjusts the third voltage V3 output from the third power source 73 to the initial set value V3 0. Here, when the temperature detected by the temperature detection unit 53 of the control unit 5 is a warning temperature, the third voltage V3 output from the third power supply control unit 52 is initialized in step S1551 (see FIG. 7) described later. It is adjusted to be lower than the value V3 0. Therefore, when the recovery from the abnormality of the field effect transistor 81, the third voltage V3 output from the third power supply control unit 52 may be lower than the initial set value V3 0. Therefore, by executing the processing in step S13, it is possible to a third voltage V3 at the start of driving of the rush current prevention circuit 8 always default value V3 0. As a result, it is possible to prevent a situation in which the third voltage V3 is too low at the start of driving of the inrush current prevention circuit 8 due to recovery from the abnormality of the field effect transistor 81.

<ステップS14>
ステップS14において、制御部5は、ステップS14の処理を開始してから所定時間が経過したか否かを判断する。なお、ステップS14における所定時間が経過したか否かの起算点は、後述のステップS15の温度監視処理の開始時点若しくは終了時点、又はステップS16の電圧監視処理の開始時点若しくは終了時点であってもよい。
<Step S14>
In step S14, the control unit 5 determines whether or not a predetermined time has elapsed since the process of step S14 was started. Note that the starting point of whether or not the predetermined time in step S14 has elapsed may be the start time or end time of the temperature monitoring process in step S15 described later, or the start time or end time of the voltage monitoring process in step S16. Good.

ここで、制御部5は、ステップS14の処理を開始してから所定時間が経過したと判断すると(ステップS14:Yes)、ステップS15に処理を移行させる。一方、制御部5は、ステップS14の処理を開始してから所定時間が経過していないと判断すると(ステップS14:No)、ステップS14の処理を開始してから所定時間が経過したと判断するまで(ステップS14:Yes)、ステップS14の判断を繰り返し行う。   Here, if the control part 5 judges that predetermined time has passed since the process of step S14 was started (step S14: Yes), it will transfer a process to step S15. On the other hand, when determining that the predetermined time has not elapsed since the start of the process of step S14 (step S14: No), the control unit 5 determines that the predetermined time has elapsed since the start of the process of step S14. Until (step S14: Yes), the determination in step S14 is repeated.

<ステップS15>
ステップS15において、制御部5は、温度監視処理を実行する。ここで、ステップS15の処理は、制御部5の温度検出部53及び異常判定部56により実行される。なお、温度監視処理の詳細は後述する。
<Step S15>
In step S15, the control unit 5 executes a temperature monitoring process. Here, the process of step S <b> 15 is executed by the temperature detection unit 53 and the abnormality determination unit 56 of the control unit 5. Details of the temperature monitoring process will be described later.

<ステップS16>
ステップS16において、制御部5は、電圧監視処理を実行する。ここで、ステップS16の処理は、制御部5のゲート電圧検出部55及び異常判定部56により実行される。なお、電圧監視処理の詳細は後述する。また、電圧監視処理は、ステップS15の温度監視処理よりも先に実行してもよい。
<Step S16>
In step S16, the control unit 5 performs a voltage monitoring process. Here, the process of step S <b> 16 is executed by the gate voltage detection unit 55 and the abnormality determination unit 56 of the control unit 5. The details of the voltage monitoring process will be described later. Further, the voltage monitoring process may be executed prior to the temperature monitoring process in step S15.

<ステップS17>
ステップS17において、制御部5は、突入電流防止回路8への第1電圧V1の入力が停止されたか否かを判断する。即ち、制御部5は、突入電流防止回路8の駆動が停止されたか否かを判断する。
<Step S17>
In step S17, the control unit 5 determines whether or not the input of the first voltage V1 to the inrush current prevention circuit 8 is stopped. That is, the control unit 5 determines whether or not the driving of the inrush current prevention circuit 8 is stopped.

なお、突入電流防止回路8の駆動停止は、画像形成装置10の主電源(不図示)がオフ状態にされたとき、又は突入電流防止回路8に異常が発生したとき(図8のステップ1562)に行われる。   The inrush current prevention circuit 8 is stopped when the main power source (not shown) of the image forming apparatus 10 is turned off or when an abnormality occurs in the inrush current prevention circuit 8 (step 1562 in FIG. 8). To be done.

ここで、制御部5は、突入電流防止回路8への第1電圧V1の入力が停止されていると判断すると(ステップS17:Yes)、FET監視処理を終了する。一方、制御部5は、突入電流防止回路8への第1電圧V1の入力が停止されていないと判断すると(ステップS17:No)、ステップS14に処理を移行させ、所定時間が経過することを条件に(ステップS14:Yes)、ステップS15の温度監視処理及びステップS16の電圧監視処理を引き続き実行する。   Here, if the control part 5 judges that the input of the 1st voltage V1 to the inrush current prevention circuit 8 is stopped (step S17: Yes), it will complete | finish FET monitoring processing. On the other hand, if the control part 5 judges that the input of the 1st voltage V1 to the inrush current prevention circuit 8 is not stopped (step S17: No), it will transfer a process to step S14, and predetermined time will pass. Under the condition (step S14: Yes), the temperature monitoring process of step S15 and the voltage monitoring process of step S16 are continuously executed.

〔温度監視処理〕
次に、図5〜図8を参照しつつ、図4に示されるFET監視処理のステップS15で実行される温度監視処理の詳細を説明する。
[Temperature monitoring]
Next, details of the temperature monitoring process executed in step S15 of the FET monitoring process shown in FIG. 4 will be described with reference to FIGS.

<ステップS151>
まず、図5に示されるステップS151において、制御部5の温度検出部53は、サーミスター82から出力される電圧に基づき、電界効果トランジスタ81の温度Tを検出する。電界効果トランジスタ81の温度Tの検出は、FET監視処理の実行中において所定時間ごとに繰り返し行われる。
<Step S151>
First, in step S <b> 151 shown in FIG. 5, the temperature detection unit 53 of the control unit 5 detects the temperature T of the field effect transistor 81 based on the voltage output from the thermistor 82. The detection of the temperature T of the field effect transistor 81 is repeatedly performed at predetermined intervals during the execution of the FET monitoring process.

<ステップS152>
ステップS152において、制御部5の異常判定部56は、温度検出部53により検出される温度が第1閾値温度Tth1以上であるか否かを判断する。即ち、異常判定部56は、電界効果トランジスタ81の温度Tが正常温度であるか、警戒温度以上であるかを判断する。
<Step S152>
In step S152, the abnormality determination unit 56 of the control unit 5 determines whether or not the temperature detected by the temperature detection unit 53 is equal to or higher than the first threshold temperature Tth1. That is, the abnormality determination unit 56 determines whether the temperature T of the field effect transistor 81 is a normal temperature or higher than a warning temperature.

ここで、制御部5は、温度検出部53により検出される温度が第1閾値温度Tth1以上であると判断すると(ステップS152:Yes)、ステップS154に処理を移行させる。一方、制御部5は、温度検出部53により検出される温度が第1閾値温度Tth1未満であると判断すると(ステップS152:No)、ステップS153に処理を移行させる。   Here, if the control part 5 judges that the temperature detected by the temperature detection part 53 is more than 1st threshold temperature Tth1 (step S152: Yes), it will transfer a process to step S154. On the other hand, if the control part 5 judges that the temperature detected by the temperature detection part 53 is less than 1st threshold temperature Tth1 (step S152: No), it will transfer a process to step S153.

<ステップS153>
制御部5は、異常判定部56が温度検出部53により検出される温度が第1閾値温度Tth1以上でない場合(ステップS152:No)、電界効果トランジスタ81の温度Tが正常であると判断できる。そのため、ステップS153において、制御部5は、温度正常時処理を実行する。なお、温度正常時処理の詳細は後述する。
<Step S153>
If the temperature detected by the temperature detection unit 53 is not equal to or higher than the first threshold temperature Tth1 (No at Step S152), the control unit 5 can determine that the temperature T of the field effect transistor 81 is normal. Therefore, in step S153, the control unit 5 executes a normal temperature process. Details of the normal temperature process will be described later.

<ステップS154>
ステップS154において、制御部5の異常判定部56は、温度検出部53により検出される温度が第2閾値温度Tth2以上であるか否かを判断する。即ち、異常判定部56は、電界効果トランジスタ81の温度Tが異常過熱温度であるか、警戒温度であるかを判断する。
<Step S154>
In step S154, the abnormality determination unit 56 of the control unit 5 determines whether or not the temperature detected by the temperature detection unit 53 is equal to or higher than the second threshold temperature Tth2. That is, the abnormality determination unit 56 determines whether the temperature T of the field effect transistor 81 is an abnormal overheat temperature or a warning temperature.

ここで、制御部5は、温度検出部53により検出される温度が第2閾値温度Tth2以上であると判断されると(ステップS154:Yes)、ステップS156に処理を移行させる。一方、制御部5は、温度検出部53において検出される温度が第2閾値温度Tth2未満であると判断すると(ステップS154:No)、ステップS155に処理を移行させる。   Here, when it is determined that the temperature detected by the temperature detection unit 53 is equal to or higher than the second threshold temperature Tth2 (step S154: Yes), the control unit 5 shifts the process to step S156. On the other hand, if the control part 5 judges that the temperature detected in the temperature detection part 53 is less than 2nd threshold temperature Tth2 (step S154: No), it will transfer a process to step S155.

<ステップS155>
温度検出部53により検出される温度が第1閾値温度Tth1以上であり(ステップS152:Yes)、第2閾値温度Tth2以上でない場合(ステップS154:No)、制御部5は電界効果トランジスタ81の温度Tが警戒温度であると判断できる。そのため、ステップS155において、制御部5は警告処理を実行する。なお、警告処理の詳細は後述する。
<Step S155>
When the temperature detected by the temperature detection unit 53 is equal to or higher than the first threshold temperature Tth1 (step S152: Yes) and not higher than the second threshold temperature Tth2 (step S154: No), the control unit 5 determines the temperature of the field effect transistor 81. It can be determined that T is the alert temperature. Therefore, in step S155, the control unit 5 executes a warning process. Details of the warning process will be described later.

<ステップS156>
異常判定部56が温度検出部53により検出される温度が第2閾値温度Tth2以上である場合(ステップS154:Yes)、制御部5は電界効果トランジスタ81の温度Tが異常過熱温度であると判断できる。そのため、ステップS156において、制御部5は画像処理の停止処理を実行する。なお、画像処理の停止処理の詳細は後述する。
<Step S156>
When the temperature detected by the temperature detector 53 is equal to or higher than the second threshold temperature Tth2 (step S154: Yes), the controller 5 determines that the temperature T of the field effect transistor 81 is an abnormal overheat temperature. it can. Therefore, in step S156, the control unit 5 executes an image processing stop process. The details of the image processing stop process will be described later.

(温度正常時処理)
次に、図6を参照しつつ、図5のステップ153で実行される温度正常時処理の詳細を説明する。
(Processing at normal temperature)
Next, the details of the normal temperature processing executed in step 153 of FIG. 5 will be described with reference to FIG.

<ステップS1530>
まず、図6に示されるステップS1530において、制御部5の異常判定部56は、前回第1カウント値をリセットしてから所定時間が経過したか否かを判定する。即ち、異常判定部56は、警戒温度であると判定された回数をカウントすべき前記特定期間が経過したか否かを判定する。
<Step S1530>
First, in step S1530 shown in FIG. 6, the abnormality determination unit 56 of the control unit 5 determines whether or not a predetermined time has elapsed since the first count value was reset last time. That is, the abnormality determination unit 56 determines whether or not the specific period for counting the number of times determined to be the alert temperature has elapsed.

ここで、制御部5は、前回第1カウント値をリセットしてから所定時間が経過したと判断すると(ステップS1530:Yes)、ステップS1531に処理を移行させる。一方、制御部5は、前回第1カウント値をリセットしてから所定時間が経過していないと判断すると(ステップS1530:No)、ステップS1532に処理を移行させる。   Here, if the control unit 5 determines that a predetermined time has elapsed since the first count value was reset last time (step S1530: Yes), the process proceeds to step S1531. On the other hand, when determining that the predetermined time has not elapsed since the first count value was reset last time (step S1530: No), the control unit 5 shifts the process to step S1532.

<ステップS1531>
ステップS1531において、制御部5の異常判定部56は、第1カウント値N1をリセットする。第1カウント値N1は、電界効果トランジスタ81の温度Tが前回正常温度であると判定されてから今回警戒温度であると判定されるまでの特定期間に、異常判定部56により電界効果トランジスタ81の温度Tが警戒温度であると判定された回数に相当する。第1カウント値N1は、後述の警告処理のステップ1553において加算される(図7参照)。
<Step S1531>
In step S1531, the abnormality determination unit 56 of the control unit 5 resets the first count value N1. The first count value N1 is determined by the abnormality determination unit 56 during a specific period from when the temperature T of the field effect transistor 81 is determined to be the normal temperature last time until it is determined to be the alert temperature this time. This corresponds to the number of times that the temperature T is determined to be the alert temperature. The first count value N1 is added in step 1553 of the warning process described later (see FIG. 7).

<ステップS1532>
ステップS1532において、制御部5は、第3電圧V3が初期設定値V30であるか否かを判断する。この判断は、制御部5によって第1電圧V1からゲート電圧検出部55において検出されるゲート電圧VGSを差分して算出される第3電圧V3を初期設定値V30と比較することで実行される。
<Step S1532>
In step S1532, the control unit 5, the third voltage V3 to determine whether the initial set value V3 0. This determination is performed the third voltage V3 which is calculated by subtracting the gate voltage V GS detected in the gate voltage detection unit 55 from the first voltage V1 by the control unit 5 by comparing the initial set value V3 0 The

ここで、制御部5は、第3電圧V3が初期設定値V30であると判断すると(ステップS1532:Yes)、ステップS1534に処理を移行させる。一方、制御部5は、第3電圧V3が初期設定値V30でないと判断すると(ステップS1532:No)、ステップS1533に処理を移行させる。 Here, the control unit 5, when the third voltage V3 is determined to be the initial set value V3 0 (Step S1532: Yes), then the process proceeds to step S1534. On the other hand, the control unit 5, when the third voltage V3 is determined not initial set value V3 0 (Step S1532: No), then the process proceeds to step S1533.

<ステップS1533>
ステップS1533において、制御部5は、第3電圧V3を初期設定値V30に調整する。ステップS1533における第3電圧V3の調整は、上述のステップS13(図4参照)と同様の手順で実行される。
<Step S1533>
In step S1533, the control unit 5 adjusts the third voltage V3 to the initial set value V3 0. The adjustment of the third voltage V3 in step S1533 is executed in the same procedure as in step S13 (see FIG. 4) described above.

<ステップS1534>
ステップS1534において、制御部5の異常判定部56は、警告中であるか否かを判断する。具体的には、異常判定部56は、後述のステップS1556(図7参照)又はステップS1666(図11参照)において、警告フラグがセットされているか否かにより警告中であるか否かを判断する。
<Step S1534>
In step S1534, the abnormality determination unit 56 of the control unit 5 determines whether or not a warning is being issued. Specifically, the abnormality determination unit 56 determines whether or not the warning is being performed based on whether or not a warning flag is set in step S1556 (see FIG. 7) or step S1666 (see FIG. 11) described later. .

ここで、制御部5は、警告中であると判断すると(ステップS1534:Yes)、ステップS1535に処理を移行させる。一方、制御部5は、警告中でないと判断すると(ステップS1534:No)、温度正常時処理を終了し、ステップS16(図4参照)に処理を移行させる。   Here, if the control part 5 judges that it is during warning (step S1534: Yes), it will transfer a process to step S1535. On the other hand, if the control part 5 judges that it is not during warning (step S1534: No), it will complete | finish a normal temperature process and will transfer a process to step S16 (refer FIG. 4).

<ステップS1535及びS1536>
ステップS1535及びS1536において、制御部5の異常判定部56は、警告の解除を指示し、警告フラグをクリアする。ステップS1536の処理を終了すると、制御部5は、温度正常時処理を終了し、ステップS16(図4参照)に処理を移行させる。
<Steps S1535 and S1536>
In steps S1535 and S1536, the abnormality determination unit 56 of the control unit 5 instructs the cancellation of the warning and clears the warning flag. When the process of step S1536 is completed, the control unit 5 ends the normal temperature process and shifts the process to step S16 (see FIG. 4).

(警告処理)
次に、図7を参照しつつ、図5のステップ155で実行される警告処理の詳細を説明する。
(Warning process)
Next, details of the warning process executed in step 155 of FIG. 5 will be described with reference to FIG.

<ステップS1551>
まず、図7に示されるステップS1551において、制御部5の第3電源制御部52は、第3電圧V3を調整する。具体的には、まず第3電源制御部52は、温度検出部53により検出される温度と、第1閾値温度Tth1などの基準値との差分値に応じて制御量を決定する。次いで、第3電源制御部52は、前記差分値に基づき前記制御量に対応する電圧指定信号を生成する。そして、第3電源制御部52は、前記電圧指定信号を第3電源73に送信することで、第3電源73から出力される第3電圧V3を調整する。第3電圧V3は、0Vと初期設定値V30との間の範囲で調整され、前記差分値が大きいほど小さくされる。即ち、第3電圧V3は、電界効果トランジスタ81の温度Tが警戒温度である場合に、その温度Tが高いほど電界効果トランジスタ81のチャネル抵抗が小さくなる電圧値に調整される。
<Step S1551>
First, in step S1551 shown in FIG. 7, the third power supply control unit 52 of the control unit 5 adjusts the third voltage V3. Specifically, first, the third power supply control unit 52 determines a control amount according to a difference value between the temperature detected by the temperature detection unit 53 and a reference value such as the first threshold temperature Tth1. Next, the third power supply control unit 52 generates a voltage designation signal corresponding to the control amount based on the difference value. Then, the third power supply controller 52 adjusts the third voltage V <b> 3 output from the third power supply 73 by transmitting the voltage designation signal to the third power supply 73. The third voltage V3 is adjusted within a range between 0V and the initial set value V3 0, is smaller as the difference value is larger. That is, when the temperature T of the field effect transistor 81 is a warning temperature, the third voltage V3 is adjusted to a voltage value that decreases the channel resistance of the field effect transistor 81 as the temperature T increases.

<ステップS1552>
ステップS1552において、制御部5の異常判定部56は、警告中であるか否かを判断する。この判断は、温度正常時処理のステップS1534(図6参照)と同様の手順に従い実行される。
<Step S1552>
In step S1552, the abnormality determination unit 56 of the control unit 5 determines whether a warning is being issued. This determination is performed according to the same procedure as in step S1534 (see FIG. 6) of the normal temperature process.

ここで、制御部5は、警告中であると判断すると(ステップS1552:Yes)、警告処理を終了し、ステップS16(図4参照)に処理を移行させる。一方、制御部5は、警告中でないと判断すると(ステップS1552:No)、ステップS1553に処理を移行させる。   If the control unit 5 determines that the warning is being performed (step S1552: Yes), the warning process is terminated, and the process proceeds to step S16 (see FIG. 4). On the other hand, if the control part 5 judges that it is not during warning (step S1552: No), it will transfer a process to step S1553.

<ステップS1553>
ステップS1553において、制御部5の異常判定部56は、第1カウント値N1に1を加算する。即ち、ステップS1553では、異常判定部56により電界効果トランジスタ81の温度Tが前回正常温度であると判定されてから今回警戒温度であると判定されるまでの特定期間に警戒温度であると判定された回数をカウントする。
<Step S1553>
In step S1553, the abnormality determination unit 56 of the control unit 5 adds 1 to the first count value N1. That is, in step S1553, the abnormality determination unit 56 determines that the temperature is a warning temperature during a specific period from the time when the temperature T of the field effect transistor 81 is determined to be the previous normal temperature to the time when the current temperature is determined to be the warning temperature. Count the number of times.

<ステップS1554>
ステップS1554において、異常判定部56は前記第1カウント値N1が予め定められた基準回数N1αであるか否かを判断する。即ち、異常判定部56は、電界効果トランジスタ81の温度Tが警戒温度であることが一時的なものか継続的なものかを判断する。
<Step S1554>
In step S1554, the abnormality determination unit 56 determines whether or not the first count value N1 is a predetermined reference number N1α. That is, the abnormality determination unit 56 determines whether the temperature T of the field effect transistor 81 is a warning temperature is temporary or continuous.

ここで、制御部5は、第1カウント値N1が基準回数N1αであると判断すると(ステップS1554:Yes)、ステップS1555に処理を移行させる。一方、制御部5は、第1カウント値N1が基準回数N1αでないと判断すると(ステップS1554:No)、警告処理を終了し、ステップS16(図4参照)に処理を移行させる。   Here, when the control unit 5 determines that the first count value N1 is the reference number N1α (step S1554: Yes), the process proceeds to step S1555. On the other hand, when determining that the first count value N1 is not the reference number N1α (step S1554: No), the control unit 5 ends the warning process and shifts the process to step S16 (see FIG. 4).

<ステップS1555>
ステップS1555において、制御部5の報知制御部57は、電界効果トランジスタ81の温度Tが警戒温度である旨の警告を操作表示部6、スピーカー(不図示)などの報知部に行わせる。これにより、警戒状態であることをユーザーに認識させ、ユーザーに対して電界効果トランジスタ81の温度Tが警戒温度よりも高くならないような措置を講じさせることができる。
<Step S1555>
In step S1555, the notification control unit 57 of the control unit 5 causes the notification unit such as the operation display unit 6 and a speaker (not shown) to give a warning that the temperature T of the field effect transistor 81 is the warning temperature. Thereby, it is possible to make the user recognize that it is in a warning state, and to take measures to prevent the temperature T of the field effect transistor 81 from becoming higher than the warning temperature.

<ステップS1556>
ステップS1556において、異常判定部56は警告中であることを示す警告フラグをセットする。この警告フラグにより、異常判定部56は警告中であることを把握することが可能となる。なお、警告フラグは制御部5のレジスタ(不図示)などにセットされる。
<Step S1556>
In step S1556, the abnormality determination unit 56 sets a warning flag indicating that a warning is in progress. With this warning flag, the abnormality determination unit 56 can recognize that the warning is being performed. The warning flag is set in a register (not shown) of the control unit 5.

(画像処理の停止処理)
次に、図8を参照しつつ、図5のステップ156で実行される画像処理の停止処理の詳細を説明する。
(Image processing stop processing)
Next, details of the image processing stop processing executed in step 156 of FIG. 5 will be described with reference to FIG.

<ステップS1561>
まず、図8に示されるステップS1561において、制御部5の切替制御部54は、電界効果トランジスタ81のゲートへの第3電圧V3の印加を停止する。即ち、切替制御部54は、スイッチング素子83のゲートへの電圧の印加を停止することで、電界効果トランジスタ81のゲートへの第3電圧V3の印加を停止する。これにより、電界効果トランジスタ81のゲート電圧VGSがゲート閾値電圧よりも小さくなり、電界効果トランジスタ81は駆動が停止される。その結果、電界効果トランジスタ81の温度上昇が抑制される。
<Step S1561>
First, in step S <b> 1561 shown in FIG. 8, the switching control unit 54 of the control unit 5 stops applying the third voltage V <b> 3 to the gate of the field effect transistor 81. That is, the switching control unit 54 stops the application of the third voltage V <b> 3 to the gate of the field effect transistor 81 by stopping the application of the voltage to the gate of the switching element 83. Thereby, the gate voltage V GS of the field effect transistor 81 becomes smaller than the gate threshold voltage, and the driving of the field effect transistor 81 is stopped. As a result, the temperature rise of the field effect transistor 81 is suppressed.

<ステップS1562>
ステップS1562において、制御部5の選択処理部51は、突入電流防止回路8への第1電圧V1の入力を停止する。即ち、切替制御部54は、インターロックスイッチ74をオフ状態にすることで電源部7の駆動が停止され、突入電流防止回路8への第1電圧V1の入力が停止される。このことによっても、突入電流防止回路8の駆動が停止される。その結果、電界効果トランジスタ81の駆動をより確実に停止することができ、電界効果トランジスタ81の温度上昇がより確実に抑制される。
<Step S1562>
In step S 1562, the selection processing unit 51 of the control unit 5 stops the input of the first voltage V 1 to the inrush current prevention circuit 8. That is, the switching control unit 54 stops the driving of the power supply unit 7 by turning off the interlock switch 74, and the input of the first voltage V1 to the inrush current prevention circuit 8 is stopped. This also stops the driving of the inrush current prevention circuit 8. As a result, the driving of the field effect transistor 81 can be stopped more reliably, and the temperature rise of the field effect transistor 81 is more reliably suppressed.

<ステップS1563>
ステップS1563において、制御部5の報知制御部57は、操作表示部6の表示部などの報知部に画像処理が行えないことを報知するメッセージの表示を指示する。一方、前記指示を受けた操作表示部6の表示部などの報知部は、前記メッセージを表示する。これにより、画像形成装置10は、ユーザーに対して画像処理が行えない状態であることを報知する。また、前記メッセージを確認したユーザーは、画像処理が行えないことを理解でき、画像形成装置10のメンテナンスを行うなどの対策を講じることができる。なお、制御部5は、操作表示部6の表示部に前記メッセージを表示させることに加えて、画像形成装置10の再起動及び/又は画像形成装置10のメンテナンスを行うべき旨のメッセージを表示させてもよい。
<Step S1563>
In step S 1563, the notification control unit 57 of the control unit 5 instructs the notification unit such as the display unit of the operation display unit 6 to display a message for notifying that image processing cannot be performed. On the other hand, the notification unit such as the display unit of the operation display unit 6 that has received the instruction displays the message. Thereby, the image forming apparatus 10 notifies the user that the image processing cannot be performed. Further, the user who has confirmed the message can understand that image processing cannot be performed, and can take measures such as performing maintenance of the image forming apparatus 10. In addition to displaying the message on the display unit of the operation display unit 6, the control unit 5 displays a message indicating that the image forming apparatus 10 should be restarted and / or the image forming apparatus 10 should be maintained. May be.

〔電圧監視処理〕
次に、図9〜図11を参照しつつ、図4のステップ16で実行される電圧監視処理の詳細を説明する。
(Voltage monitoring process)
Next, details of the voltage monitoring process executed in step 16 of FIG. 4 will be described with reference to FIGS. 9 to 11.

<ステップS161>
まず、図9に示されるステップS161において、制御部5は、突入電流防止回路8に第1電圧V1が入力されているか否かを判断する。具体的には、制御部5は、切替制御部54によりインターロックスイッチ74がオン状態であるか否かを判断する。
<Step S161>
First, in step S <b> 161 shown in FIG. 9, the control unit 5 determines whether or not the first voltage V <b> 1 is input to the inrush current prevention circuit 8. Specifically, the control unit 5 determines whether or not the interlock switch 74 is in an on state by the switching control unit 54.

ここで、制御部5は、突入電流防止回路8に第1電圧V1が入力されていると判断すると(ステップS161:Yes)、ステップS162に処理を移行させる。一方、制御部5は、突入電流防止回路8に第1電圧V1が入力されていないと判断すると(ステップS161:No)、電圧監視処理を終了し、ステップS17(図4参照)に処理を移行させる。即ち、制御部5は、突入電流防止回路8の駆動が停止されていると判断できるため、電圧監視処理を終了する。   Here, if the control part 5 judges that the 1st voltage V1 is input into the inrush current prevention circuit 8 (step S161: Yes), it will transfer a process to step S162. On the other hand, when the control unit 5 determines that the first voltage V1 is not input to the inrush current prevention circuit 8 (step S161: No), the voltage monitoring process is terminated, and the process proceeds to step S17 (see FIG. 4). Let That is, since the control unit 5 can determine that the driving of the inrush current prevention circuit 8 is stopped, the voltage monitoring process ends.

<ステップS162>
ステップS162において、制御部5のゲート電圧検出部55は、ゲート電圧VGSを検出する。具体的には、ゲート電圧検出部55は、上述のように第1電圧V1と第3電圧V3との差分としてゲート電圧VGSを検出する。電界効果トランジスタ81のゲート電圧VGSの検出は、FET監視処理の実行中において所定時間ごとに繰り返し行われる。
<Step S162>
In step S162, the gate voltage detection unit 55 of the control unit 5 detects the gate voltage V GS. Specifically, the gate voltage detector 55 detects the gate voltage V GS as the difference between the first voltage V1 and the third voltage V3 as described above. The detection of the gate voltage V GS of the field effect transistor 81 is repeatedly performed every predetermined time during the execution of the FET monitoring process.

<ステップS163>
ステップS163において、制御部5の異常判定部56は、ゲート電圧検出部55により検出されるゲート電圧VGSが第1閾値電圧Vth1以下であるか否かを判断する。即ち、異常判定部56は、ゲート電圧VGSが正常電圧であるか、警戒電圧以上であるかを判断する。
<Step S163>
In step S163, the abnormality determination unit 56 of the control unit 5 determines whether or not the gate voltage V GS detected by the gate voltage detection unit 55 is equal to or lower than the first threshold voltage Vth1. That is, the abnormality determination unit 56 determines whether the gate voltage V GS is a normal voltage or higher than a warning voltage.

ここで、制御部5は、ゲート電圧VGSが第1閾値電圧Vth1以下であると判断すると(ステップS163:Yes)、ステップS165に処理を移行させる。一方、制御部5は、ゲート電圧VGSが第1閾値電圧Vth1以下でないと判断すると(ステップS163:No)、ステップS164に処理を移行させる。 Here, when the control unit 5 determines that the gate voltage V GS is equal to or lower than the first threshold voltage Vth1 (step S163: Yes), the process proceeds to step S165. On the other hand, when determining that the gate voltage V GS is not equal to or lower than the first threshold voltage Vth1 (step S163: No), the control unit 5 shifts the process to step S164.

<ステップS164>
制御部5は、ゲート電圧VGSが第1閾値電圧Vth1以下でない場合(ステップS163:Yes)、ゲート電圧VGSが正常であると判断できる。そのため、ステップS164において、制御部5は、電圧正常時処理を実行する。なお、電圧正常時処理の詳細は後述する。
<Step S164>
When the gate voltage V GS is not equal to or lower than the first threshold voltage Vth1 (step S163: Yes), the controller 5 can determine that the gate voltage V GS is normal. Therefore, in step S164, the control unit 5 executes a normal voltage process. Details of the normal voltage processing will be described later.

<ステップS165>
ステップS165において、異常判定部56は、ゲート電圧VGSが第2閾値電圧Vth2以下であるか否かを判断する。即ち、ゲート電圧検出部55は、ゲート電圧VGSが異常低電圧であるか、警戒電圧であるかを判断する。
<Step S165>
In step S165, the abnormality determination unit 56 determines whether or not the gate voltage V GS is equal to or lower than the second threshold voltage Vth2. That is, the gate voltage detection unit 55 determines whether the gate voltage V GS is an abnormally low voltage or a warning voltage.

ここで、制御部5は、ゲート電圧VGSが第2閾値電圧Vth2以下であると判断すると(ステップS165:Yes)、ステップS167に処理を移行させる。一方、制御部5は、ゲート電圧VGSが第2閾値電圧Vth2以下でないと判断すると(ステップS165:No)、ステップS166に処理を移行させる。 Here, when the control unit 5 determines that the gate voltage V GS is equal to or lower than the second threshold voltage Vth2 (step S165: Yes), the process proceeds to step S167. On the other hand, when determining that the gate voltage V GS is not equal to or lower than the second threshold voltage Vth2 (step S165: No), the control unit 5 shifts the process to step S166.

<ステップS166>
ゲート電圧VGSが第1閾値電圧Vth1以下であり(ステップS163:Yes)、第2閾値電圧Vth2以下でない場合(ステップS165:No)、制御部5は電界効果トランジスタ81のゲート電圧VGSが警戒電圧であると判断できる。そのため、ステップS166において、制御部5は警告処理を実行する。なお、警告処理の詳細は後述する。
<Step S166>
Gate voltage V GS is equal to or less than the first threshold voltage Vth1 (step S163: Yes), if not below the second threshold voltage Vth2 (step S165: No), the control unit 5 is the gate voltage V GS of the FET 81 vigilance It can be determined that the voltage. Therefore, in step S166, the control unit 5 executes a warning process. Details of the warning process will be described later.

<ステップS167>
ゲート電圧VGSが第2閾値電圧Vth2以下である場合(ステップS165:Yes)、制御部5は電界効果トランジスタ81のゲート電圧VGSが異常低電圧であると判断できる。そのため、ステップS167において、制御部5は画像処理の停止処理を実行する。なお、ステップS167の画像処理の停止処理は、先に説明した温度監視処理の画像処理の停止処理(図8参照)と同様であるため説明を省略する。
<Step S167>
When the gate voltage V GS is equal to or lower than the second threshold voltage Vth2 (step S165: Yes), the control unit 5 can determine that the gate voltage V GS of the field effect transistor 81 is an abnormally low voltage. Therefore, in step S167, the control unit 5 executes an image processing stop process. Note that the image processing stop processing in step S167 is the same as the image processing stop processing (see FIG. 8) of the temperature monitoring processing described above, and thus description thereof is omitted.

(ゲート電圧正常時処理)
次に、図10を参照しつつ、図9のステップ164で実行されるゲート電圧正常時処理の詳細を説明する。
(Processing when the gate voltage is normal)
Next, details of the normal gate voltage process executed in step 164 of FIG. 9 will be described with reference to FIG.

<ステップS1640>
まず、図10に示されるステップS1640において、制御部5の第3電源制御部52は、第3電圧V3を初期設定値V30に調整する。ステップS1641は、FET監視処理のステップS13(図4参照)と同様の手順に従い実行される。
<Step S1640>
First, in step S1640 shown in FIG. 10, the third power supply control unit 52 of the control unit 5 adjusts the third voltage V3 to the initial set value V3 0. Step S1641 is executed according to the same procedure as step S13 (see FIG. 4) of the FET monitoring process.

<ステップS1641>
まず、図6に示されるステップS1641において、制御部5の異常判定部56は、前回第2カウント値をリセットしてから所定時間が経過したか否かを判定する。即ち、異常判定部56は、警戒電圧であると判定された回数をカウントすべき前記特定期間が経過したか否かを判定する。
<Step S1641>
First, in step S1641 shown in FIG. 6, the abnormality determination unit 56 of the control unit 5 determines whether or not a predetermined time has elapsed since the last reset of the second count value. That is, the abnormality determination unit 56 determines whether or not the specific period for counting the number of times determined to be the warning voltage has elapsed.

ここで、制御部5は、前回第2カウント値をリセットしてから所定時間が経過したと判断すると(ステップS1641:Yes)、ステップS1642に処理を移行させる。一方、制御部5は、前回第1カウント値をリセットしてから所定時間が経過していないと判断すると(ステップS1641:No)、ステップS1643に処理を移行させる。   Here, when the control unit 5 determines that a predetermined time has elapsed since the last reset of the second count value (step S1641: Yes), the control unit 5 shifts the processing to step S1642. On the other hand, when the control unit 5 determines that the predetermined time has not elapsed since the first count value was reset last time (step S1641: No), the process proceeds to step S1643.

<ステップS1642>
ステップS1642において、制御部5の異常判定部56は、第2カウント値N2をリセットする。第2カウント値N2は、ゲート電圧VGSが前回正常電圧であると判定されてから今回警戒電圧であると判定されるまでの特定期間に、異常判定部56によりゲート電圧VGSが警戒電圧であると判定された回数に相当する。
<Step S1642>
In step S1642, the abnormality determination unit 56 of the control unit 5 resets the second count value N2. Second count value N2 is a certain period until the gate voltage V GS is determined to be a time alert voltage from a decision of the previous normal voltage, the gate voltage V GS is in alarm voltage by the abnormality determination unit 56 This corresponds to the number of times determined to be.

<ステップS1643>
ステップS1643において、制御部5の異常判定部56は、警告中であるか否かを判断する。この判断は、上述の温度正常時処理のステップS1534(図6参照)と同様の手順に従い実行される。
<Step S1643>
In step S1643, the abnormality determination unit 56 of the control unit 5 determines whether a warning is being issued. This determination is performed according to the same procedure as step S1534 (see FIG. 6) of the above-described normal temperature process.

ここで、制御部5は、警告中であると判断すると(ステップS1643:Yes)、ステップS1644に処理を移行させる。一方、制御部5は、警告中でないと判断すると(ステップS1643:No)、ゲート電圧正常時処理を終了し、ステップS17(図4参照)に処理を移行させる。   Here, if the control part 5 judges that it is during warning (step S1643: Yes), it will transfer a process to step S1644. On the other hand, when determining that the warning is not in progress (step S1643: No), the control unit 5 ends the normal gate voltage process and shifts the process to step S17 (see FIG. 4).

<ステップS1644及びS1645>
ステップS1644及びS1645において、制御部5の異常判定部56は、警告の解除を指示し、警告フラグをクリアする。ステップS1645の処理が終了すると、制御部5はゲート電圧正常時処理を終了し、ステップS17(図4参照)に処理を移行させる。
<Steps S1644 and S1645>
In steps S1644 and S1645, the abnormality determination unit 56 of the control unit 5 instructs the cancellation of the warning and clears the warning flag. When the process of step S1645 ends, the control unit 5 ends the normal gate voltage process and shifts the process to step S17 (see FIG. 4).

(警告処理)
次に、図11を参照しつつ、図9ステップ166で実行される警告処理の詳細を説明する。
(Warning process)
Next, details of the warning process executed in step 166 of FIG. 9 will be described with reference to FIG.

<ステップS1661>
まず、図11に示されるステップS1661において、制御部5の第3電源制御部52は、第3電圧V3を調整する。具体的には、まず第3電源制御部52は、ゲート電圧検出部55により検出されるゲート電圧VGSと、第1閾値電圧Vth1などの基準値との差分値に応じて制御量を決定する。次いで、第3電源制御部52は、前記差分値に基づき前記制御量に対応する電圧指定信号を生成する。そして、第3電源制御部52は、前記電圧指定信号を第3電源73に送信することで、第3電源73から出力される第3電圧V3を調整する。第3電圧V3は、0Vと初期設定値V30との間の範囲で調整され、前記差分値の絶対値が大きいほど小さくされる。即ち、第3電圧V3は、電界効果トランジスタ81のゲート電圧VGSが警戒電圧である場合に、そのゲート電圧VGSが小さいほど電界効果トランジスタ81のチャネル抵抗が小さくなるように電圧値が調整される。
<Step S1661>
First, in step S1661 shown in FIG. 11, the third power control unit 52 of the control unit 5 adjusts the third voltage V3. Specifically, first, the third power supply control unit 52 determines the control amount according to the difference value between the gate voltage V GS detected by the gate voltage detection unit 55 and a reference value such as the first threshold voltage Vth1. . Next, the third power supply control unit 52 generates a voltage designation signal corresponding to the control amount based on the difference value. Then, the third power supply controller 52 adjusts the third voltage V <b> 3 output from the third power supply 73 by transmitting the voltage designation signal to the third power supply 73. The third voltage V3 is adjusted within a range between 0V and the initial set value V3 0, is smaller as the absolute value of the difference value is large. That is, when the gate voltage V GS of the field effect transistor 81 is a warning voltage, the voltage value of the third voltage V3 is adjusted so that the channel resistance of the field effect transistor 81 decreases as the gate voltage V GS decreases. The

<ステップS1662>
ステップS1662において、制御部5の異常判定部56は、警告中であるか否かを判断する。この判断は、ステップS1534(図6参照)と同様の手順に従い実行される。
<Step S1662>
In step S1662, the abnormality determination unit 56 of the control unit 5 determines whether a warning is being issued. This determination is performed according to the same procedure as in step S1534 (see FIG. 6).

ここで、制御部5は、警告中であると判断すると(ステップS1662:Yes)、警告処理を終了し、ステップS17(図4参照)に処理を移行させる。一方、制御部5は、警告中でないと判断すると(ステップS1662:No)、ステップS1663に処理を移行させる。   If the control unit 5 determines that the warning is being performed (step S1662: YES), the control unit 5 ends the warning process and shifts the process to step S17 (see FIG. 4). On the other hand, if the control part 5 judges that it is not during warning (step S1662: No), it will transfer a process to step S1663.

<ステップS1663>
ステップS1663において、制御部5の異常判定部56は、第2カウント値N2に1を加算する。即ち、ステップS1663では、ゲート電圧VGSが前回正常電圧であると判定されてから今回警戒電圧であると判定されるまでの特定期間に警戒電圧であると判定された回数をカウントする。
<Step S1663>
In step S1663, the abnormality determination unit 56 of the control unit 5 adds 1 to the second count value N2. That is, in step S1663, the number of times that the gate voltage V GS is determined to be the warning voltage during a specific period from the time when the gate voltage V GS is determined to be the normal voltage to the time when it is determined to be the current warning voltage is counted.

<ステップS1664>
ステップS1664において、異常判定部56は、第2カウント値N2が予め定められた基準回数N2αであるか否かを判断する。即ち、ステップS1664では、ゲート電圧VGSが警戒電圧であることが一時的なものか継続的なものかを判断する。
<Step S1664>
In step S1664, abnormality determination unit 56 determines whether or not second count value N2 is a predetermined reference number N2α. That is, in step S1664, it is determined whether the gate voltage V GS is a warning voltage is temporary or continuous.

ここで、制御部5は、第2カウント値N2が基準回数N2αであると判断すると(ステップS1664:Yes)、ステップS1665に処理を移行させる。一方、制御部5は、第2カウント値N2が基準回数N2αでないと判断すると(ステップS1664:No)、警告処理を終了し、ステップS17(図4参照)に処理を移行させる。   Here, when the control unit 5 determines that the second count value N2 is the reference number N2α (step S1664: Yes), the control unit 5 shifts the processing to step S1665. On the other hand, when determining that the second count value N2 is not the reference number N2α (step S1664: No), the control unit 5 ends the warning process and shifts the process to step S17 (see FIG. 4).

<ステップS1665>
ステップS1665において、制御部5の報知制御部57は、電界効果トランジスタ81のゲート電圧VGSが警戒電圧である旨の警告を操作表示部6の表示部、スピーカー(不図示)などの報知部に行わせる。これにより、警戒状態であることをユーザーに認識させ、ユーザーに対してゲート電圧VGSが警戒電圧よりも低くならないような措置を講じさせることができる。
<Step S1665>
In step S1665, the notification control unit 57 of the control unit 5 gives a warning that the gate voltage V GS of the field effect transistor 81 is a warning voltage to the display unit of the operation display unit 6, a notification unit such as a speaker (not shown). Let it be done. Thereby, it is possible to make the user recognize that it is in a warning state, and to make the user take measures so that the gate voltage V GS does not become lower than the warning voltage.

<ステップS1666>
ステップS1666において、異常判定部56は警告中であることを示す警告フラグをセットする。この警告フラグにより、異常判定部56は警告中であることを把握することが可能となる。なお、警告フラグは制御部5のレジスタ(不図示)などにセットされる。
<Step S1666>
In step S1666, the abnormality determination unit 56 sets a warning flag indicating that a warning is in progress. With this warning flag, the abnormality determination unit 56 can recognize that the warning is being performed. The warning flag is set in a register (not shown) of the control unit 5.

このように画像形成装置10では、FET監視処理の実行中に制御部5のゲート電圧検出部55及び温度検出部53により、突入電流防止回路8の電界効果トランジスタ81の温度T及びゲート電圧VGSが所定時間ごとに繰り返し検出される。これにより、電界効果トランジスタ81の状態は、リアルタイムで監視可能である。また、電界効果トランジスタ81に対しては、リアルタイムでの監視下で制御部5の異常判定部56により電界効果トランジスタ81の温度T及びゲート電圧VGSの異常が判定される。これにより、突入電流防止回路8における電界効果トランジスタ81の温度T又はゲート電圧VGSの異常が、異常発生時から即座に発見可能になる。 As described above, in the image forming apparatus 10, the temperature T and the gate voltage V GS of the field effect transistor 81 of the inrush current prevention circuit 8 are detected by the gate voltage detection unit 55 and the temperature detection unit 53 of the control unit 5 during execution of the FET monitoring process. Are repeatedly detected every predetermined time. Thereby, the state of the field effect transistor 81 can be monitored in real time. For the field effect transistor 81, the abnormality determination unit 56 of the control unit 5 determines whether the temperature T and the gate voltage V GS of the field effect transistor 81 are abnormal under real-time monitoring. As a result, the abnormality in the temperature T or the gate voltage V GS of the field effect transistor 81 in the inrush current prevention circuit 8 can be immediately detected from the time of occurrence of the abnormality.

そして、突入電流防止回路8では、電界効果トランジスタ81が異常過熱温度又は異常低電圧となった場合に、制御部5の切替制御部54によりスイッチング素子83がオフ状態にされる。一方、電界効果トランジスタ81は、スイッチング素子83がオフ状態にされることで、ゲート電圧VGSがゲート閾値電圧未満となり停止状態になる。これにより、電界効果トランジスタ81の温度上昇が抑制され、電界効果トランジスタ81及びその周辺の実装部品などにオープン不良、焼損などの不具合が生じることが抑制される。 In the inrush current prevention circuit 8, the switching element 83 is turned off by the switching control unit 54 of the control unit 5 when the field effect transistor 81 becomes an abnormal overheat temperature or an abnormal low voltage. On the other hand, when the switching element 83 is turned off, the field effect transistor 81 becomes in a stopped state because the gate voltage V GS becomes less than the gate threshold voltage. As a result, the temperature rise of the field effect transistor 81 is suppressed, and problems such as open defects and burnout are suppressed in the field effect transistor 81 and its surrounding mounting components.

加えて、突入電流防止回路8では、電界効果トランジスタ81が異常過熱温度又は異常低電圧となった場合に、制御部5の選択処理部51によりインターロックスイッチ74がオフ状態にされる。これにより、突入電流防止回路8への第1電圧V1の入力が停止され、突入電流防止回路8の駆動が停止される。そのため、突入電流防止回路8では、電界効果トランジスタ81のソースとドレインとの間の通電が確実に遮断され、電界効果トランジスタ81及びその周辺の実装部品などに不具合が生じることがより確実に抑制される。   In addition, in the inrush current prevention circuit 8, the interlock switch 74 is turned off by the selection processing unit 51 of the control unit 5 when the field effect transistor 81 becomes an abnormal overheat temperature or an abnormal low voltage. As a result, the input of the first voltage V1 to the inrush current prevention circuit 8 is stopped, and the driving of the inrush current prevention circuit 8 is stopped. Therefore, in the inrush current prevention circuit 8, the energization between the source and drain of the field effect transistor 81 is surely cut off, and the occurrence of problems in the field effect transistor 81 and its surrounding mounting parts is more reliably suppressed. The

また、画像形成装置10では、突入電流防止回路8における電界効果トランジスタ81の状態をリアルタイムで監視しつつ、制御部5の異常判定部56により電界効果トランジスタ81の温度T又はゲート電圧VGSが警戒電圧又は警戒温度であるか否かが判定される。これにより、電界効果トランジスタ81が異常過熱温度及び異常低電圧になることを未然に防ぐことが可能になる。 In the image forming apparatus 10, the state T of the field effect transistor 81 in the inrush current prevention circuit 8 is monitored in real time, and the temperature T or the gate voltage V GS of the field effect transistor 81 is warned by the abnormality determination unit 56 of the control unit 5. It is determined whether it is a voltage or a warning temperature. As a result, the field effect transistor 81 can be prevented from becoming an abnormal overheat temperature and an abnormal low voltage.

一方、電源部7では、突入電流防止回路8における電界効果トランジスタ81のゲートに対し、可変電圧電源である第3電源73により電圧が印加される。そのため、電界効果トランジスタ81のゲート電圧VGSは、第3電源73の出力により調整可能である。そして、電源部7では、電界効果トランジスタ81が警戒電圧又は警戒温度である場合に電界効果トランジスタ81のゲートに印加する電圧が小さくされる。これにより、電界効果トランジスタ81のチャネル抵抗を小さくできるため、電界効果トランジスタ81が異常低電圧及び異常過熱温度になることが未然に防止される。 On the other hand, in the power supply unit 7, a voltage is applied to the gate of the field effect transistor 81 in the inrush current prevention circuit 8 by a third power supply 73 that is a variable voltage power supply. Therefore, the gate voltage V GS of the field effect transistor 81 can be adjusted by the output of the third power source 73. In the power supply unit 7, the voltage applied to the gate of the field effect transistor 81 is reduced when the field effect transistor 81 is at the warning voltage or the warning temperature. Thereby, since the channel resistance of the field effect transistor 81 can be reduced, the field effect transistor 81 is prevented from becoming an abnormally low voltage and an abnormal overheating temperature.

本実施形態では、電界効果トランジスタ81が突入電流防止素子として使用される場合を説明したが、本発明は電界効果トランジスタ81がスイッチング素子として使用される場合にも適用できる。   Although the case where the field effect transistor 81 is used as an inrush current preventing element has been described in the present embodiment, the present invention can also be applied to the case where the field effect transistor 81 is used as a switching element.

10 画像形成装置
5 制御部
51 選択処理部
52 第3電源制御部
53 温度検出部
54 切替制御部
55 ゲート電圧検出部
56 異常判定部
57 報知制御部
6 操作表示部
7 電源部
71 第1電源
72 第2電源
73 第3電源
74 インターロックスイッチ
8 突入電流防止回路
81 電界効果トランジスタ
82 サーミスター
83 スイッチング素子
DESCRIPTION OF SYMBOLS 10 Image forming apparatus 5 Control part 51 Selection process part 52 3rd power supply control part 53 Temperature detection part 54 Switching control part 55 Gate voltage detection part 56 Abnormality determination part 57 Notification control part 6 Operation display part 7 Power supply part 71 1st power supply 72 Second power source 73 Third power source 74 Interlock switch 8 Inrush current prevention circuit 81 Field effect transistor 82 Thermistor 83 Switching element

Claims (8)

突入電流防止回路を有する電源部と、前記電源部を制御する制御部と、を備える画像処理装置であって、
前記突入電流防止回路は、電界効果トランジスタと、前記電界効果トランジスタの温度に応じた出力を行う温度センサーと、を有し、
前記電源部は、前記電界効果トランジスタのゲート及びソースのうちの一方に電圧を印加する定電圧電源部と、前記電界効果トランジスタのゲート及びソースのうちの他方に電圧を印加する可変電圧電源部と、を有し、
前記制御部は、前記温度センサーの出力が予め定められる特定範囲にある場合に、前記温度センサーの出力に応じて前記可変電圧電源部から出力される電圧を調整する出力調整部を有する画像処理装置。
An image processing apparatus comprising: a power supply unit having an inrush current prevention circuit; and a control unit that controls the power supply unit,
The inrush current prevention circuit includes a field effect transistor, and a temperature sensor that performs output according to the temperature of the field effect transistor,
The power supply section includes a constant voltage power supply section that applies a voltage to one of the gate and source of the field effect transistor, and a variable voltage power supply section that applies a voltage to the other of the gate and source of the field effect transistor; Have
The control unit includes an output adjustment unit that adjusts a voltage output from the variable voltage power supply unit according to the output of the temperature sensor when the output of the temperature sensor is in a predetermined range. .
前記制御部は、前記温度センサーからの出力に基づいて、前記電界効果トランジスタの温度が、予め定められた正常温度、警戒温度及び異常過熱温度のいずれであるかの判定を行う異常判定部を有し、
前記出力調整部は、前記異常判定部により前記警戒温度であると判定された場合に、前記温度センサーの出力に応じて前記可変電圧電源部から出力される電圧を調整する請求項1に記載の画像処理装置。
The control unit includes an abnormality determination unit that determines whether the temperature of the field effect transistor is a predetermined normal temperature, a warning temperature, or an abnormal overheat temperature based on an output from the temperature sensor. And
The said output adjustment part adjusts the voltage output from the said variable voltage power supply part according to the output of the said temperature sensor, when it determines with the said alarm temperature by the said abnormality determination part. Image processing device.
前記突入電流防止回路は、オン状態とオフ状態との切り替えにより前記電界効果トランジスタの駆動状態と駆動停止状態とを選択するスイッチング素子を有し、
前記制御部は、前記異常判定部より前記電界効果トランジスタの温度が前記異常過熱温度であると判定された場合に、前記スイッチング素子のオン状態とオフ状態とを切り替えて前記電界効果トランジスタを駆動停止状態にする切替制御部を有する請求項2に記載の画像処理装置。
The inrush current prevention circuit has a switching element that selects a driving state and a driving stop state of the field effect transistor by switching between an on state and an off state,
When the abnormality determining unit determines that the temperature of the field effect transistor is the abnormal overheating temperature, the control unit switches the ON state and the OFF state of the switching element and stops driving the field effect transistor. The image processing apparatus according to claim 2, further comprising a switching control unit that sets the state.
前記電源部は、前記突入電流防止回路の駆動状態と駆動停止状態とを選択する回路駆動選択部を有し、
前記制御部は、前記異常判定部により前記電界効果トランジスタの温度が前記異常過熱温度であると判定された場合に、前記突入電流防止回路の駆動停止状態を前記回路駆動選択部に選択させる選択処理部を有する請求項2又は請求項3に記載の画像処理装置。
The power supply unit includes a circuit drive selection unit that selects a drive state and a drive stop state of the inrush current prevention circuit,
The control unit causes the circuit drive selection unit to select a drive stop state of the inrush current prevention circuit when the abnormality determination unit determines that the temperature of the field effect transistor is the abnormal overheat temperature. The image processing apparatus according to claim 2, further comprising a section.
前記電界効果トランジスタの温度が前記警戒温度であることを報知する報知部を備え、
前記制御部は、前記異常判定部により前記電界効果トランジスタの温度が前記警戒温度であると判定された場合に、前記電界効果トランジスタの温度が前記警戒温度であることの報知を前記報知部に行わせる報知制御部を有する請求項2から請求項4のいずれかに記載の画像処理装置。
A notification unit for notifying that the temperature of the field effect transistor is the warning temperature;
When the abnormality determining unit determines that the temperature of the field effect transistor is the warning temperature, the control unit notifies the notification unit that the temperature of the field effect transistor is the warning temperature. The image processing apparatus according to any one of claims 2 to 4, further comprising a notification control unit to be activated.
前記報知制御部は、前記電界効果トランジスタの温度が前記警戒温度であると判定した回数をカウントし、予め定められる特定期間内に前記電界効果トランジスタの温度が前記警戒温度であると判定した回数が予め定められる規定回数を超える場合に、前記電界効果トランジスタの温度が前記警戒温度であることの報知を前記報知部に行わせる請求項5に記載の画像処理装置。   The notification control unit counts the number of times that the temperature of the field effect transistor is determined to be the alert temperature, and the number of times that the temperature of the field effect transistor is determined to be the alert temperature within a predetermined period. The image processing apparatus according to claim 5, wherein when the number exceeds a predetermined number of times, the notification unit performs notification that the temperature of the field effect transistor is the warning temperature. 前記制御部は、前記電界効果トランジスタのゲート電圧を検出するゲート電圧検出部を有し、
前記出力調整部は、前記ゲート電圧検出部により検出されるゲート電圧が予め定められる特定範囲にあるときに、前記ゲート電圧に応じて前記可変電圧電源部から出力される電圧を調整する請求項2から請求項6のいずれかに記載の画像処理装置。
The control unit includes a gate voltage detection unit that detects a gate voltage of the field effect transistor,
The output adjustment unit adjusts a voltage output from the variable voltage power supply unit according to the gate voltage when a gate voltage detected by the gate voltage detection unit is within a predetermined range. The image processing apparatus according to claim 6.
前記異常判定部は、前記ゲート電圧検出部により検出されるゲート電圧に基づいて、前記電界効果トランジスタのゲート電圧が、予め定められる正常電圧、警戒電圧及び異常低電圧のいずれであるかの判定を行い、
前記出力調整部は、前記異常判定部により前記警戒電圧であると判定された場合に、前記ゲート電圧に応じて前記可変電圧電源部から出力される電圧を調整する請求項7に記載の画像処理装置。
The abnormality determination unit determines whether the gate voltage of the field effect transistor is a predetermined normal voltage, a warning voltage, or an abnormal low voltage based on the gate voltage detected by the gate voltage detection unit. Done
The image processing according to claim 7, wherein the output adjustment unit adjusts a voltage output from the variable voltage power supply unit according to the gate voltage when the abnormality determination unit determines that the warning voltage is set. apparatus.
JP2016210366A 2016-10-27 2016-10-27 Image processing device Expired - Fee Related JP6555224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016210366A JP6555224B2 (en) 2016-10-27 2016-10-27 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016210366A JP6555224B2 (en) 2016-10-27 2016-10-27 Image processing device

Publications (2)

Publication Number Publication Date
JP2018072498A JP2018072498A (en) 2018-05-10
JP6555224B2 true JP6555224B2 (en) 2019-08-07

Family

ID=62115296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016210366A Expired - Fee Related JP6555224B2 (en) 2016-10-27 2016-10-27 Image processing device

Country Status (1)

Country Link
JP (1) JP6555224B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210012995A (en) 2018-05-18 2021-02-03 도레이 카부시키가이샤 White polyester film
JP2022153721A (en) 2021-03-30 2022-10-13 セイコーエプソン株式会社 Circuit arrangement

Also Published As

Publication number Publication date
JP2018072498A (en) 2018-05-10

Similar Documents

Publication Publication Date Title
EP2477077B1 (en) Apparatus and method of protecting fuser unit and image forming apparatus including the same
US7122767B2 (en) Method for controlling power supply to fixing roller in image forming apparatus
JP6555224B2 (en) Image processing device
US10007221B2 (en) Image forming apparatus to control supply of even abnormal levels of a transfer voltage, based upon temperature detected
JP6589821B2 (en) Image processing apparatus and power supply apparatus
JP6641785B2 (en) Motor overload abnormality detection device, motor drive control device, image forming apparatus, and motor overload abnormality detection method
JP5205078B2 (en) Heater device and image forming apparatus
JP6515901B2 (en) Image processing device
JP6555059B2 (en) Image forming apparatus, image forming apparatus control method, and computer program
JP5966989B2 (en) Temperature detection apparatus, image forming apparatus, and program
JP2009300518A (en) Electronic device
JP6536483B2 (en) POWER SUPPLY DEVICE, ELECTRONIC DEVICE, POWER SUPPLY CONTROL METHOD
JP4451150B2 (en) Image forming apparatus
JP6737248B2 (en) Image forming device
JP2017017979A (en) Motor control device, sheet conveyance device, image forming apparatus, and motor control method
JP2016122060A (en) Image forming apparatus
US9921530B2 (en) Fixing device and image forming apparatus
JP2007206547A (en) Fixing device and image forming apparatus
JP2005221773A (en) Fixing device and image forming apparatus
US11693357B2 (en) Image forming apparatus with controlable fan
JP2008182644A (en) Image forming apparatus and automatic manuscript feeder
JP2010217764A (en) Power controller and image forming device
JP5470289B2 (en) Image forming apparatus
JP2010066543A (en) Fixing device and image forming device
JP2013097056A (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R150 Certificate of patent or registration of utility model

Ref document number: 6555224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees