JP6552864B2 - 複数の待ち行列のうちの1つを選択する方法 - Google Patents

複数の待ち行列のうちの1つを選択する方法 Download PDF

Info

Publication number
JP6552864B2
JP6552864B2 JP2015084417A JP2015084417A JP6552864B2 JP 6552864 B2 JP6552864 B2 JP 6552864B2 JP 2015084417 A JP2015084417 A JP 2015084417A JP 2015084417 A JP2015084417 A JP 2015084417A JP 6552864 B2 JP6552864 B2 JP 6552864B2
Authority
JP
Japan
Prior art keywords
queue
scheduler
output interface
queues
data segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015084417A
Other languages
English (en)
Other versions
JP2015208004A (ja
Inventor
ヴォレンハウプト、トーマス
ロイヴァー、ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2015208004A publication Critical patent/JP2015208004A/ja
Application granted granted Critical
Publication of JP6552864B2 publication Critical patent/JP6552864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/54Indexing scheme relating to G06F9/54
    • G06F2209/548Queue

Description

本発明は、請求項1の上位概念に係る複数の待ち行列のうちの1つを選択する方法に関する。
選択された待ち行列から1つ以上のデータセグメントを取り出すために、複数の待ち行列のうちの1つを選択する方法が公知である。
上記背景に鑑みれば、より簡単に、複数の待ち行列のうちの1つを選択する方法が求められる。
本発明の根底にある問題は、請求項1に記載の方法によって解決される。有利な発展形態が従属請求項に示される。本発明にとって重要な特徴が、以下の明細書の記載及び図面において示され、その際に、上記特徴は、単独でも又は様々な組み合わせにおいても本発明にとって重要となりうるが、そのことについては再度明示的には指摘しない。
第1のスケジューラ、第2のスケジューラ、及び第3のスケジューラによって1つの待ち行列が選択され、従って、選択された待ち行列からの1つ以上のデータセグメントが、出力インタフェースへと転送されうる。この有利な3段階のスケジューリングによって、一方では、特定の出力インタフェースのために決められた優先度の高いデータが、最優先で処理され送信されるということが可能となる。他方では、この3段階のスケジューリング操作によって、簡単なやり方でハードウェアにより形成される方法を創出することが可能である。
本発明の更なる別の特徴、適用の可能性、及び利点は、図面に示される本発明の実施例に関する以下の明細書の記載から明らかとなろう。記載され又は示される全ての特徴は、それ自体が、又、任意の組み合わせにおいて、特許請求の範囲又は特許請求項の連関における当該特徴についての要約とは独立して、及び、明細書又は図面での当該特徴についての記述又は記載とは独立して、本発明の主題となる。機能的に等価の値及び特徴のために、全ての図面において、実施形態が異なる場合にも同じ符号が利用される。以下では、図面を参照しながら本発明の実施形態の例を解説する。
通信機構を示す。 3段階のスケジューリング方法を概略的に示す。 概略的なプロセス図を示す。
図1は、複数の待ち行列4a〜4cにデータが充填された通信機構2を示している。以下の説明では、複数の待ち行列を区別する必要が無い場合は、単に待ち行列4と総称することもある。待ち行列4のために、1個のプロセッサユニット6が存在する。この1個のプロセッサユニット6に基づいて、選択ユニット8を利用して、プロセッサユニット6がどのような順序で、様々な待ち行列4からのデータを獲得するのか、及び、プロセッサユニット6がどのような長さで、様々な待ち行列4からのデータを獲得するのかについて決定する必要がある。プロセッサユニット6は、様々な出力インタフェース10a〜10cと接続されており、この様々な出力インタフェース10a〜10cへと待ち行列からのデータが転送される。以下の説明では、出力インタフェースを区別する必要が無い場合は、単に出力インタフェース10と総称することもある。
図2は、3段階のスケジューリング方法を概略図12で示している。アクティブなサークル状に配置されるデータ(カレンダサークル)とも呼ばれる第1のアクティブな環状リスト14は、タイムスロットごとにそれぞれが設けられた処理ステップの連なりを含み、その際に、1つの処理ステップが1つの出力インタフェース10に割り当てられる。環状リスト14は、矢印16に従って、1つのタイムスロットへのエントリごとに処理される。環状リスト14の(ここではインタフェース10cのための)一番下の要素又は最後の要素が処理された後に、環状リスト14の(ここではインタフェース10aのための)第1の要素のところから再び処理が開始される。従って、1つのタイムスロットに、環状リスト14内の出力インタフェース10が1つずつ割り当てられる。従って、環状リスト14の第1の要素のところで、出力インタフェース10aのための待ち行列4が処理される。第2のエントリ及び第3のエントリについてはそれぞれ、出力インタフェース10bのための待ち行列4が処理される。最後のエントリのために、出力インタフェース10cのための待ち行列4が処理される。
現在のタイムスロットにおいて、出力インタフェース10が受信体勢にある場合には、選択された待ち行列4から、1つ以上のデータセグメントが切り離される。他の実施形態において、現在のタイムスロットで、アクティブな環状リスト14に従って選択された各出力インタフェース10が準備態勢にある場合には、1つの待ち行列が選択される。
さらに、アクティブな環状リスト14の隣に、パッシブな環状リスト18がバックグラウンドに示されており、このパッシブな環状リスト18は、アクティブな環状リスト14の処理中に構成可能である。パッシブな環状リスト18は、その構成の後でアクティブな環状リスト14の代替となりうる。パッシブな環状リスト18は、プロセッサユニット6の駆動中に加わる出力インタフェース10又は停止された出力インタフェース10を考慮するために役立つ。さらに、パッシブなカレンダサークル18において、インタフェース10が用いられる際の重み付けが考慮されうる。
環状リスト14及び18の管理及び実行は、出力インタフェース10を選択する第1のスケジュール20を利用して行われる。例えば、環状リスト14内の第2のエントリによって、出力インタフェース10bに対して、複数の優先度22a、22bが割り当てられるが、その際、ここで示される2個という優先度22の数は単に例示的なものに過ぎない。優先度の数と、優先度22に関する優先度スケジューリングの数と、を介して、選択された待ち行列4において高い優先度22が割り当てられた優先度の高いデータを優先的に処理し、送信することが保証される。
第2のスケジューラ24を利用して、固定の優先度22を用いて優先度スケジューリングが実行され、これにより複数の待ち行列4が選択される。優先度22には、複数の待ち行列4が割り当てられている。従って、優先度22aには、第1の数の待ち行列4d〜4iが割り当てられている。第2の優先度22bには、第2の数の待ち行列4k、4mが割り当てられている。
第1の数の待ち行列4d〜4iを例に挙げて、第3のスケジューラ26の機能について解説する。第3のスケジューラ26は、実行可能(Ready)FIFO(先入れ先出し)30と、待機(Wait)FIFO32と、を含む。第3のスケジューラ26を利用して加重ラウンドロビン方式を実行するために、各待ち行列4d〜4iに重み付けが割り当てられ、待ち行列の処理に従って、本来は待ち行列4がFIFO30に入った際に重み付けの値に設定されるカウンタが、待ち行列4の処理ステップごとに減少される。矢印34に従って、第1の実現に係る新しい待ち行列4がFIFO30に入れられ、その際、待ち行列4のカウンタは、待ち行列4の重みと、優先度22内での待ち行列4の数と、の積をXで除算した値に設定される。代替的な実現において、矢印36に従って、新しい待ち行列4がFIFO32に入れられる。
待ち行列4の選択の際には、実行可能FIFO30からの第1の待ち行列4gが、処理のために選択される。待ち行列4gが空の場合、即ちデータセグメントがもはや存在しない場合には、待ち行列4gは、矢印38に従ってスケジューリングから抜かれ、その際に対応して待ち行列4gが切り離される。
待ち行列4gの処理ステップの後に、即ち、データセグメントが取り出され又は複数のセグメントを含むデータブロックが取り出された後に、待ち行列4gのカウンタが減少される。待ち行列4gのカウンタの値が0に達した場合には、矢印40に従って、待ち行列4gが待機FIFO32の最後尾に置かれ、待ち行列4gのカウンタが、待ち行列4gの重み付けの値に設定される。待ち行列4gのカウンタの減分後に当該カウンタの値が0よりも大きい場合には、矢印42に従って、待ち行列4gは、FIFO30の最後尾に置かれる。待ち行列4gの処理ステップの終了後に、待ち行列4hがFIFO30の先頭に置かれる。
データセグメントに基づくスケジューリングと、データブロックに基づくスケジューリングと、が区別される。データセグメントに基づくスケジューリングの場合には、出力インタフェース10に従って、他の待ち行列4に替えられる前に、選択された待ち行列4からデータセグメントが取り出される。データセグメントに基づくスケジューリングは、例えば、複数の入力バッファを有し、受信されたデータセグメントを再ソート出来る出力インタフェースにとっては可能である。というのは、データセグメントに基づくスケジューリングの場合は、データブロックのデータセグメントが追い越される可能性があるからであり、従って、例えばデータブロック内での、データセグメントの元々の順序はもはや維持されない。
データブロックに基づくスケジューリングの場合には、複数のデータセグメントを含むデータブロックが基本となる。出力インタフェース10に従って、他の待ち行列4に替えられる前に、選択された待ち行列4からデータブロック全体が取り出される。データブロックに基づくスケジューリングは、例えば、上記データブロックのために入力バッファを1つしか持たず、受信されたデータを簡単には再ソート出来ない出力インタフェースにとっては必要である。というのは、データセグメントに基づくスケジューリングの場合は、データブロックのデータセグメントが追い越される可能性があるからであり、従って、データブロック内のデータブロックの元々の順序はもはや維持されない。
アクティブなFIFO30内に待ち行列がもはや含まれていない場合には、FIFO32が作動されてFIFO30が停止され、その際に、FIFO32は、先にFIFO30について記載したのと同様に処理される。
スケジューラ20によるスケジューリングのタイムスロットにおいて、出力インタフェース10がデータを受信する態勢になっていない場合には、第1のスケジューラ20は、第2のスケジューラ24及び第3のスケジューラ26のスケジューリングを開始する。このケースにおいて、本方法又はシステムがハードウェアでパイプライン(Pipeline)として構成されており、かつ、第2のスケジューラ24と、第3のスケジューラ26と、出力インタフェースへと配置された他の処理ユニットとが、もはや受信態勢にない各出力インタフェース10のために既にデータを処理しており又は処理する場合には、データが失われる可能性がある。これについて有利に、入力インタフェース内に一時記憶装置が設けられ、この一時記憶装置が、出力インタフェースが受信態勢にないことによるデータセグメントの損失を防止する。データ損失が発生した際には、データが新たに待ち行列4に入れられるように、各入力インタフェースに対してシグナリングされる。
図3は、タイムスロット60の間に実行される、平行して進行する3つのプロセスを概略的に示している。第1のプロセス62は、新しいデータが待ち行列4に入った場合には記録し、対応する待ち行列が、既に第3のスケジューラ26に割り当てられているかを検査する。新しいデータを含む待ち行列4が、未だに第3のスケジューラ26に割り当てられていない場合には、この待ち行列4は、図2の矢印34に従って、対応するFIFO30の列に入れられ、又は、図2の矢印36に従って、対応するFIFO32の列に入れられる。
第2のプロセス64は、現在のタイムスロット内で扱うべき対応する出力インタフェース10が、既に第3のスケジューラ26に割り当てられているかを検査する。各出力インタフェース10が未だにスケジューラ26に割り当てられていない場合には、プロセス64は、パッシブなリスト18において、各出力インタフェース10のために少なくとも1つのエントリを案内する。これに対して、第3のスケジューラ26が既に各出力インタフェースのためにアクティブである場合には、第3のスケジューラ26は次の待ち行列4を選択する。第2のプロセス64は、FIFO30が待ち行列4をもはや持たなくなり次第、FIFO32を作動させる。
第3のプロセス66は、図2の矢印38、40、及び42に係る上記ステップを実行する。
データブロックに基づくスケジューリングの場合には、第3のプロセス66は、待ち行列からのデータブロックの最後のデータセグメントが取り出された後に、ようやく他の待ち行列を選択する。第1のプロセス62は、データブロックの最後のデータセグメントが待ち行列の列に入れられた場合にようやく、空ではないとして待ち行列にマーク付けをし、これに応じて、待ち行列がスケジューラ26に割り当てられる。

Claims (6)

  1. 出力インタフェース(10)による送信のために、複数の待ち行列(4)のうちの1つを選択し、選択された待ち行列(4)から1つ以上のデータセグメントを取り出す方法において、第1のスケジューラ(20)を利用して、前記出力インタフェース(10)が選択され、第2のスケジューラ(24)を利用して、複数の待ち行列(4)が選択され、第3のスケジューラ(26)を利用して、前記複数の待ち行列(4)から1つの待ち行列(4)が選択され、前記選択された待ち行列(4)からの1つ以上のデータセグメントが、前記出力インタフェース(10)へと転送され
    前記第1のスケジューラは、アクティブな環状リスト(14)を有し、前記アクティブな環状リスト(14)は、出力インタフェース(10)ごとに1つ以上のエントリを有し、現在のタイムスロット(60)において、前記出力インタフェース(10)の受信態勢にある場合には、1つ以上のデータセグメントが、前記選択された待ち行列(4)から切り離されることを特徴とする、方法。
  2. 出力インタフェース(10)による送信のために、複数の待ち行列(4)のうちの1つを選択し、選択された待ち行列(4)から1つ以上のデータセグメントを取り出す方法において、第1のスケジューラ(20)を利用して、前記出力インタフェース(10)が選択され、第2のスケジューラ(24)を利用して、複数の待ち行列(4)が選択され、第3のスケジューラ(26)を利用して、前記複数の待ち行列(4)から1つの待ち行列(4)が選択され、前記選択された待ち行列(4)からの1つ以上のデータセグメントが、前記出力インタフェース(10)へと転送され、
    前記第1のスケジューラは、アクティブな環状リスト(14)を有し、前記アクティブな環状リスト(14)は、出力インタフェース(10)ごとに1つ以上のエントリを有し、現在のタイムスロット(60)において、前記出力インタフェース(10)の受信態勢にある場合には、1つ以上のデータセグメントが、前記選択された待ち行列(4)から切り離され、
    前記第1のスケジューラ(20)は、パッシブな環状リスト(18)を有し、前記アクティブな環状リスト(14)の処理中に前記パッシブな環状リスト(18)が構成され、前記パッシブな環状リスト(18)の前記構成が終了している場合には、前記パッシブな環状リスト(18)は、前記アクティブな環状リスト(14)の代替となる、方法。
  3. 出力インタフェース(10)による送信のために、複数の待ち行列(4)のうちの1つを選択し、選択された待ち行列(4)から1つ以上のデータセグメントを取り出す方法において、第1のスケジューラ(20)を利用して、前記出力インタフェース(10)が選択され、第2のスケジューラ(24)を利用して、複数の待ち行列(4)が選択され、第3のスケジューラ(26)を利用して、前記複数の待ち行列(4)から1つの待ち行列(4)が選択され、前記選択された待ち行列(4)からの1つ以上のデータセグメントが、前記出力インタフェース(10)へと転送され、
    前記第2のスケジューラ(24)のために、前記複数の待ち行列(4)のそれぞれに固定の優先度(22)が割り当てられ、前記第2のスケジューラ(24)は、優先度スケジューリングを実行し、
    前記複数の待ち行列(4)のうちの少なくとも1つの待ち行列(4)が、処理すべきデータセグメントを含む場合には、前記第2のスケジューラ(24)は、前記複数の待ち行列(4)のうちの1つを選択する、方法。
  4. 出力インタフェース(10)による送信のために、複数の待ち行列(4)のうちの1つを選択し、選択された待ち行列(4)から1つ以上のデータセグメントを取り出す方法において、第1のスケジューラ(20)を利用して、前記出力インタフェース(10)が選択され、第2のスケジューラ(24)を利用して、複数の待ち行列(4)が選択され、第3のスケジューラ(26)を利用して、前記複数の待ち行列(4)から1つの待ち行列(4)が選択され、前記選択された待ち行列(4)からの1つ以上のデータセグメントが、前記出力インタフェース(10)へと転送され、
    前記出力インタフェース(10)に従って、前記待ち行列(4)の交換の前に、データセグメントが前記待ち行列(4)から取り出される、方法。
  5. 出力インタフェース(10)による送信のために、複数の待ち行列(4)のうちの1つを選択し、選択された待ち行列(4)から1つ以上のデータセグメントを取り出す方法において、第1のスケジューラ(20)を利用して、前記出力インタフェース(10)が選択され、第2のスケジューラ(24)を利用して、複数の待ち行列(4)が選択され、第3のスケジューラ(26)を利用して、前記複数の待ち行列(4)から1つの待ち行列(4)が選択され、前記選択された待ち行列(4)からの1つ以上のデータセグメントが、前記出力インタフェース(10)へと転送され、
    前記出力インタフェース(10)に従って、前記待ち行列(4)の交換の前に、複数のデータセグメントを含むデータブロックが、前記選択された待ち行列(4)から取り出される、方法。
  6. 請求項1〜のいずれか1項に記載の方法を実施するよう構成された集積回路。
JP2015084417A 2014-04-17 2015-04-16 複数の待ち行列のうちの1つを選択する方法 Active JP6552864B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014207476.2A DE102014207476A1 (de) 2014-04-17 2014-04-17 Verfahren zur Auswahl einer von mehreren Warteschlangen
DE102014207476.2 2014-04-17

Publications (2)

Publication Number Publication Date
JP2015208004A JP2015208004A (ja) 2015-11-19
JP6552864B2 true JP6552864B2 (ja) 2019-07-31

Family

ID=53758353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015084417A Active JP6552864B2 (ja) 2014-04-17 2015-04-16 複数の待ち行列のうちの1つを選択する方法

Country Status (5)

Country Link
US (1) US9619280B2 (ja)
JP (1) JP6552864B2 (ja)
CN (1) CN105024943B (ja)
DE (1) DE102014207476A1 (ja)
FR (1) FR3020230A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10073714B2 (en) * 2015-03-11 2018-09-11 Western Digital Technologies, Inc. Task queues

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6490654B2 (en) * 1998-07-31 2002-12-03 Hewlett-Packard Company Method and apparatus for replacing cache lines in a cache memory
US6952825B1 (en) * 1999-01-14 2005-10-04 Interuniversitaire Micro-Elektronica Centrum (Imec) Concurrent timed digital system design method and environment
JP3386117B2 (ja) * 2000-01-11 2003-03-17 日本電気株式会社 マルチレイヤクラス識別通信装置と通信装置
CN1146192C (zh) * 2002-04-17 2004-04-14 华为技术有限公司 以太网交换芯片输出队列管理调度方法和装置
US20040024904A1 (en) * 2002-07-31 2004-02-05 Dimambro Francesco R. Load balancing packet transmission among multiple transmit rings
US7580355B2 (en) 2003-08-25 2009-08-25 Integrated Device Technology, Inc. Method of performing weighted round-robin queue scheduling using a dynamic link list and structure for implementing same
CN100420241C (zh) * 2006-05-08 2008-09-17 国家数字交换系统工程技术研究中心 实现信息交换的系统及方法和调度算法
US8031721B2 (en) * 2008-02-12 2011-10-04 Alcatel Lucent Method and apparatus for marking and scheduling packets for transmission
CN101771603A (zh) * 2008-12-29 2010-07-07 华为技术有限公司 数据交换方法及设备
CN101621478A (zh) 2009-08-07 2010-01-06 中兴通讯股份有限公司 队列调度的方法及装置
CN102594663A (zh) * 2012-02-01 2012-07-18 中兴通讯股份有限公司 队列调度方法及装置
US9063974B2 (en) * 2012-10-02 2015-06-23 Oracle International Corporation Hardware for table scan acceleration

Also Published As

Publication number Publication date
US9619280B2 (en) 2017-04-11
FR3020230A1 (fr) 2015-10-23
DE102014207476A1 (de) 2015-10-22
CN105024943A (zh) 2015-11-04
CN105024943B (zh) 2020-04-14
US20150301859A1 (en) 2015-10-22
JP2015208004A (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
KR102338827B1 (ko) 실시간 운영 체제에서 선점형 태스크 스케줄링 방식을 제공하는 방법 및 장치
EP3255553B1 (en) Transmission control method and device for direct memory access
WO2016011894A1 (zh) 报文处理方法和装置
US20170295112A1 (en) Apparatus and method for buffering data in a switch
US9898334B1 (en) Method and apparatus for scheduling processing tasks in a pipelined engine
EP3238386B1 (en) Apparatus and method for routing data in a switch
EP2437166A1 (en) Method and device for scheduling queues based on chained list
KR102238034B1 (ko) 태스크 할당 시스템에서의 행동 페어링을 위한 기술들
WO2014173166A1 (zh) 一种共享资源的调度方法和系统
EP3295629B1 (en) Query plan and operation-aware communication buffer management
CN105677744A (zh) 一种文件系统中提高服务质量的方法和装置
CN108304272B (zh) 一种数据io请求的处理方法及装置
US20140325114A1 (en) Multi-channel direct memory access controller and control method thereof
JP6552864B2 (ja) 複数の待ち行列のうちの1つを選択する方法
KR102032895B1 (ko) 기능 유닛들 간의 기능 로직 공유 장치, 방법 및 재구성 가능 프로세서
EP2939113B1 (en) Communication system
Dumazet Busy polling: Past, present, future
CN105763481A (zh) 一种信息缓存方法及装置
US9628398B1 (en) Queuing methods and apparatus in a network device
EP3376719B1 (en) Arbitrating data packets
JP5183460B2 (ja) パケットスケジューリング方法および装置
US9977751B1 (en) Method and apparatus for arbitrating access to shared resources
US10419367B2 (en) Queue buffer de-queuing
JP6127872B2 (ja) 演算処理装置及び演算処理装置の制御方法
WO2015111148A1 (ja) ストレージ装置およびストレージ装置制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190703

R150 Certificate of patent or registration of utility model

Ref document number: 6552864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250