JP6546955B2 - Switching power supply circuit - Google Patents

Switching power supply circuit Download PDF

Info

Publication number
JP6546955B2
JP6546955B2 JP2017087141A JP2017087141A JP6546955B2 JP 6546955 B2 JP6546955 B2 JP 6546955B2 JP 2017087141 A JP2017087141 A JP 2017087141A JP 2017087141 A JP2017087141 A JP 2017087141A JP 6546955 B2 JP6546955 B2 JP 6546955B2
Authority
JP
Japan
Prior art keywords
switching element
winding
high side
gate
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017087141A
Other languages
Japanese (ja)
Other versions
JP2018186649A (en
Inventor
洋介 佐々木
洋介 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2017087141A priority Critical patent/JP6546955B2/en
Publication of JP2018186649A publication Critical patent/JP2018186649A/en
Application granted granted Critical
Publication of JP6546955B2 publication Critical patent/JP6546955B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、スイッチング素子のドライブ用パルストランスを有するスイッチング電源回路に関する。   The present invention relates to a switching power supply circuit having a pulse transformer for driving a switching element.

LEDの電源などに使用される回路として、直列に接続された2つのスイッチング素子を交互にオン・オフするものが知られている。この種の回路は、例えば、特許文献1〜3に記載されている。   As a circuit used for a power supply of an LED or the like, one that alternately turns on / off two switching elements connected in series is known. Circuits of this type are described, for example, in Patent Documents 1 to 3.

直列に接続された2つのスイッチング素子としては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)が用いられる。この種の電源回路では、2つのスイッチング素子をハイサイドとローサイドに設置して上下アームを構成し、ハイサイドスイッチング素子(以下、ハイサイドという)がオン状態のとき、ローサイドスイッチング素子(以下、ローサイドという)はオフ状態、また、ハイサイドがオフ状態のとき、ローサイドはオン状態となるように、どちらか一方がオンのときはもう片方はオフ状態になるように制御される。   As two switching elements connected in series, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor) is used. In this type of power supply circuit, two switching elements are disposed on the high side and the low side to configure the upper and lower arms, and when the high side switching element (hereinafter referred to as high side) is on, the low side switching element (hereinafter referred to as the low side) Is controlled to be in the off state and the high side in the off state, so that the low side is in the on state, and when either one is on, the other is in the off state.

この種のスイッチング電源回路は、スイッチングのデューティーを固定の上、周波数を可変して出力を制御する。通常、このスイッチング回路としては、ワンチップの電源制御用IC(以下、ICという)が用いられ、このICに設けられた第1と第2の出力端子から矩形波パルスを交互に出力することにより、2つのスイッチング素子がオン・オフされる。   This type of switching power supply circuit controls the output by changing the frequency while fixing the switching duty. Usually, a power control IC (hereinafter referred to as an IC) of one chip is used as the switching circuit, and rectangular wave pulses are alternately output from first and second output terminals provided in the IC. , The two switching elements are turned on and off.

高電圧の電源回路においては、ハイサイドを直接ICによって制御することが難しい。例えば、700ボルト以上というような従来に比較して電圧が高い電源回路ではICに印加される電圧が高くなるため、ハイサイドをICの出力電圧で直接オフにできない。このような理由から、高圧の電源回路では、特許文献2に示すように、ICの出力端子とハイサイドの間に、パルストランスを接続することが知られている。   In high voltage power supply circuits, it is difficult to control the high side directly by the IC. For example, in a power supply circuit having a voltage higher than that of the prior art such as 700 volts or more, the voltage applied to the IC is high, so the high side can not be turned off directly by the output voltage of the IC. For this reason, as shown in Patent Document 2, it is known to connect a pulse transformer between the output terminal of the IC and the high side in a high voltage power supply circuit.

図2は、パルストランスを使用したスイッチング電源回路の一例を示すものである。図2において、ハイサイドQ1とローサイドQ2は直列に接続されている。ハイサイドQ1のゲートはトランスT2の第2の巻線N2の一端に接続され、ハイサイドQ1のソースはローサイドQ2のドレインに接続され、ハイサイドQ1のドレインは高電圧が印可される。ローサイドQ2のゲートはIC1に設けられた第1の出力端子OUT1に接続され、ローサイドQ2のソースは接地され、ローサイドQ2のドレインはハイサイドQ1のソースに接続されている。IC1に設けられた第2の出力端子OUT2は、トランス駆動回路TD1を介してトランスT2の第1の巻線N1に接続されている。ハイサイドQ1とローサイドQ2の出力側には、トランスT1を介して、図示しない負荷が接続される。なお、ローサイドQ2とトランスT1の1次巻線の間に、共振用のコンデンサCrが接続されている。   FIG. 2 shows an example of a switching power supply circuit using a pulse transformer. In FIG. 2, the high side Q1 and the low side Q2 are connected in series. The gate of the high side Q1 is connected to one end of the second winding N2 of the transformer T2, the source of the high side Q1 is connected to the drain of the low side Q2, and a high voltage is applied to the drain of the high side Q1. The gate of the low side Q2 is connected to a first output terminal OUT1 provided in the IC1, the source of the low side Q2 is grounded, and the drain of the low side Q2 is connected to the source of the high side Q1. The second output terminal OUT2 provided in the IC1 is connected to the first winding N1 of the transformer T2 via the transformer drive circuit TD1. A load (not shown) is connected to the output side of the high side Q1 and the low side Q2 via a transformer T1. A capacitor Cr for resonance is connected between the low side Q2 and the primary winding of the transformer T1.

図3(a)に示すように、この回路では、IC1の第2の出力端子OUT2からのパルスに基づいて、トランス駆動回路TD1がトランスT2の第1の巻線N1に対してオン・オフの電圧を供給することにより、トランスT2の第2の巻線N2にパルス状の電圧が誘起される。この電圧はハイサイドQ1のゲートに印加されることから、結果として、ハイサイドQ1はIC1の第2の出力端子OUT2からのパルスの出力に従ってオンとなる。一方、IC1の第1の出力端子OUT1からのパルスがローサイドQ2のゲートに印加されると、ローサイドQ2はオンとなる。第1の出力端子OUT1と第2の出力端子OUT2は交互のタイミングのパルスが出力されることから、ハイサイドQ1とローサイドQ2は交互にオン・オフを繰り返す。   As shown in FIG. 3A, in this circuit, based on a pulse from the second output terminal OUT2 of IC1, the transformer drive circuit TD1 is turned on / off with respect to the first winding N1 of the transformer T2. By supplying the voltage, a pulsed voltage is induced in the second winding N2 of the transformer T2. Since this voltage is applied to the gate of the high side Q1, as a result, the high side Q1 turns on according to the output of the pulse from the second output terminal OUT2 of IC1. On the other hand, when the pulse from the first output terminal OUT1 of the IC1 is applied to the gate of the low side Q2, the low side Q2 is turned on. Since the first output terminal OUT1 and the second output terminal OUT2 output pulses at alternate timings, the high side Q1 and the low side Q2 alternately turn on and off.

特許第5254386号公報Patent No. 5254386 特開2010−35388号公報Unexamined-Japanese-Patent No. 2010-35388 特願2015−888888号明細書Japanese Patent Application No. 2015-888888

ところで、この種の高圧のスイッチング電源回路においては、スイッチング時のdv/dtが高くなることから、ハイサイドQ1はセルフターンオン現象が生じやすい。すなわち、トランスT2の第2の巻線N2の反転によりゲート電圧が下降してQ1がオンからオフに切り替わる際に、急激にdv/dtが高くなることからハイサイドQ1のCrssを通してCissが充電され、もう一度ゲート電圧が上昇し、ハイサイドQ1がオンに切り替わってしまうことがある。このような現象から、本来オフとなるハイサイドQ1がオンとなると、ハイサイドQ1とローサイドQ2が共にオンになり、高圧回路が短絡することで、電源回路に大電流が流れるといった誤動作が発生する。   By the way, in this type of high voltage switching power supply circuit, the dv / dt at the time of switching becomes high, so the high side Q1 tends to have a self turn-on phenomenon. That is, when the gate voltage is lowered due to the inversion of the second winding N2 of the transformer T2 and the Q1 is switched from on to off, the dv / dt rises rapidly and the Ciss is charged through the Crss of the high side Q1. The gate voltage may rise again, and the high side Q1 may be switched on. From such a phenomenon, when the high side Q1 which is originally turned off is turned on, both the high side Q1 and the low side Q2 are turned on, and a short circuit in the high voltage circuit causes a malfunction such as a large current flowing in the power supply circuit. .

図3(a)のハイサイドQ1の波形図は、前記のようなセルフターンオン現象を説明するもので、第2の出力端子OUT2からのパルスがオフになった後も、ハイサイドQ1のゲートに電圧が印加されている。その結果、ハイサイドQ1とローサイドQ2が同時にオンになる現象が生じる。   The waveform diagram of the high side Q1 of FIG. 3 (a) illustrates the self turn-on phenomenon as described above. Even after the pulse from the second output terminal OUT2 is turned off, the gate of the high side Q1 is A voltage is applied. As a result, a phenomenon occurs in which the high side Q1 and the low side Q2 are simultaneously turned on.

本発明の目的は、スイッチング時に、ハイサイドQ1にセルフターンオン現象が発生することがなく、誤動作を防止することのできるスイッチング電源回路を提供することにある。   An object of the present invention is to provide a switching power supply circuit capable of preventing a malfunction by preventing a self turn-on phenomenon from occurring in the high side Q1 at the time of switching.

本発明の高圧スイッチング電源回路は、次のような構成を有することを特徴とする。
(1)直列に接続されたハイサイドスイッチング素子Q1とローサイドスイッチング素子Q2。
(2)交互にパルスを出力する第1と第2の出力端子を備え、前記第1の出力端子が前記ローサイドスイッチング素子Q2のオン・オフを制御し、前記第2の出力端子が前記ハイサイドスイッチング素子Q1のオン・オフを制御するものである電源制御用IC
(3)前記電源制御用ICの第2の出力端子に接続されたトランス駆動回路TD1。
(4)前記トランス駆動回路TD1の出力側に第1の巻線N1が接続され、前記ハイサイドスイッチング素子Q1に第2の巻線N2が接続されたパルストランスT2
(5)前記パルストランスT2の第2の巻線N2側に設けられた第2の巻線N2と逆極性の第3の巻線N3。
(6)前記逆極性の第3の巻線N3とハイサイドスイッチング素子Q1との間に設けられ、前記ハイサイドスイッチング素子Q1のオフ時に前記ハイサイドスイッチング素子Q1のゲート−ソース間を短絡するスイッチング素子Q3。
(7)前記ハイサイドスイッチング素子Q1のソースと前記ローサイドスイッチング素子Q2のソースとの間に入力側の巻線が接続されたトランスT1。
The high voltage switching power supply circuit of the present invention is characterized by having the following configuration.
(1) High side switching element Q1 and low side switching element Q2 connected in series.
(2) The first and second output terminals output pulses alternately, the first output terminal controls the on / off of the low side switching element Q2, and the second output terminal is the high side. A power control IC 1 that controls on / off of the switching element Q1.
(3) A transformer drive circuit TD1 connected to the second output terminal of the power control IC 1 .
(4) A pulse transformer T2 in which the first winding N1 is connected to the output side of the transformer drive circuit TD1 and the second winding N2 is connected to the high side switching element Q1.
(5) A third winding N3 having a reverse polarity to the second winding N2 provided on the second winding N2 side of the pulse transformer T2 .
(6) provided between the third winding N3 and the high-side switching element Q1 of the opposite polarity, the gate of the high side switching element Q1 when off the high-side switching element Q1 - switching to short-circuiting between the source Element Q3.
(7) A transformer T1 in which a winding on the input side is connected between the source of the high side switching element Q1 and the source of the low side switching element Q2.

下記のような構成を有するスイッチング電源回路も、本発明の一態様である。
(1)前記スイッチング素子Q3は、前記スイッチング素子Q1がオンの場合にオフとなるものであって、前記スイッチング素子Q3のゲートに前記逆極性の第3の巻線N3が接続され、前記ハイサイドスイッチング素子Q1のゲートに前記スイッチング素子Q3のドレインが接続されている。
A switching power supply circuit having the following configuration is also an aspect of the present invention.
(1) The switching element Q3 is turned off when the switching element Q1 is turned on, and the third winding N3 of the reverse polarity is connected to the gate of the switching element Q3, and the high side The drain of the switching element Q3 is connected to the gate of the switching element Q1.

本発明によれば、スイッチング素子Q1のターンオフ時にスイッチング素子Q3がオンする。スイッチング素子Q3については、ドレインーソース電圧が低い、すなわち、dv/dtが低くなるため、セルフターンオン現象のような誤動作が生じる可能性は少ない。これにより、ハイサイドQ1のセルフターンオン現象が解消され、誤動作のないスイッチング電源回路を提供することができる。   According to the present invention, the switching element Q3 is turned on when the switching element Q1 is turned off. In the switching element Q3, since the drain-source voltage is low, that is, dv / dt is low, there is little possibility that a malfunction such as a self turn-on phenomenon will occur. Thereby, the self turn-on phenomenon of the high side Q1 is eliminated, and a switching power supply circuit without malfunction can be provided.

本発明のスイッチング電源回路の実施形態を示す回路図。The circuit diagram showing the embodiment of the switching power supply circuit of the present invention. 従来のスイッチング電源回路の一例を示す回路図。The circuit diagram which shows an example of the conventional switching power supply circuit. 図1の実施形態と図2の従来技術のパルス波形を比較した波形図。FIG. 3 is a waveform diagram comparing the embodiment of FIG. 1 and the prior art pulse waveform of FIG. 2;

以下、本発明の実施形態を、図1に従って具体的に説明する。図2に示す従来技術と同一の部分については同一の符号を付し、説明を省略する。
[1.第1実施形態]
[1−1.構成]
本実施形態においては、パルストランスT2に、第3の巻線N3が設けられている。この第3の巻線N3は、第2の巻線N2に対して逆極性となるように形成される。
Hereinafter, an embodiment of the present invention will be specifically described according to FIG. The same parts as those of the prior art shown in FIG.
[1. First embodiment]
[1-1. Constitution]
In the present embodiment, the third winding N3 is provided in the pulse transformer T2. The third winding N3 is formed to be opposite in polarity to the second winding N2.

ハイサイドQ1のゲートには、ゲート駆動用のスイッチング素子(以下、素子という)Q3が接続されている。この素子Q3のゲートに逆極性の巻線の引出端子4が接続されている。素子Q3のソースは第3の巻線N3の第2の引出端子5に接続され、ドレインはハイサイドQ1のゲートに接続されている。素子Q3は、素子Q1がオフになっている間、そのゲートに電圧が印加されてオン状態を継続する。一方、パルストランスT2の電圧反転により、素子Q3のゲートに印加されていた電圧が失われると、素子Q3はオフ状態となる。   The gate driving switching element (hereinafter referred to as an element) Q3 is connected to the gate of the high side Q1. The lead terminal 4 of the reverse polarity winding is connected to the gate of the element Q3. The source of the element Q3 is connected to the second lead terminal 5 of the third winding N3, and the drain is connected to the gate of the high side Q1. While the element Q1 is turned off, a voltage is applied to the gate of the element Q3 to continue the on state. On the other hand, when the voltage applied to the gate of the element Q3 is lost due to the voltage inversion of the pulse transformer T2, the element Q3 is turned off.

[1−2.作用]
このような構成を有する本実施形態においては、IC1の第1の出力端子OUT1と第2の出力端子OUT2からは、図3(b)に示すように交互となるタイミングでパルスが出力される。第1の出力端子OUT1に接続されたローサイドQ2は、そのゲートにパルスが入力されることにより、オンとなる。
[1-2. Action]
In this embodiment having such a configuration, pulses are output from the first output terminal OUT1 and the second output terminal OUT2 of the IC 1 at alternate timing as shown in FIG. 3 (b). The low side Q2 connected to the first output terminal OUT1 is turned on by inputting a pulse to its gate.

第2の出力端子OUT2からのパルスは、トランス駆動回路TD1を経由し、極性が変わることなく、パルストランスT2に入力される。その結果、パルストランスT2に接続されたハイサイドQ1は、ローサイドQ2がオフになったタイミングと合わせてオンになり、これによって、ハイサイドQ1とローサイドQ2が交互にスイッチング動作する。   The pulse from the second output terminal OUT2 is input to the pulse transformer T2 without change in polarity via the transformer drive circuit TD1. As a result, the high side Q1 connected to the pulse transformer T2 is turned on together with the timing at which the low side Q2 is turned off, whereby the high side Q1 and the low side Q2 perform switching operation alternately.

ハイサイドQ1のスイッチング動作で、ハイサイドQ1のドレイン−ソース間電圧はdv/dtが高くなる方向に大きく変化する。そして、スイッチング動作がターンオンからターンオフする際に、ドレイン−ゲート間容量Crssからゲート−ソース間容量Cissが充電される。従来技術では、これによりハイサイドQ1のゲート電圧が上昇し、ハイサイドQ1が誤動作してターンオンしようとする。   In the switching operation of the high side Q1, the drain-source voltage of the high side Q1 largely changes in the direction of increasing dv / dt. Then, when the switching operation is turned off from the turn-on, the gate-source capacitance Ciss is charged from the drain-gate capacitance Crss. In the prior art, this causes the gate voltage of the high side Q1 to rise, causing the high side Q1 to malfunction and turn on.

本実施形態においては、図3(b)に示すように、パルストランスT2の第2の巻線N2と逆極性の第3の巻線N3とにより、ハイサイドQ1のターンオン時に素子Q3がターンオフし、ハイサイドQ1のターンオフ時に素子Q3がターンオンとなる。   In this embodiment, as shown in FIG. 3B, the element Q3 is turned off when the high side Q1 is turned on by the second winding N2 of the pulse transformer T2 and the third winding N3 of the reverse polarity. When the high side Q1 is turned off, the element Q3 is turned on.

その結果、素子Q1がターンオフになると、直ちに素子Q3のゲートに電圧が印加され、素子Q3がターンオンしてハイサイドQ1のゲート−ソース間が短絡するので、ハイサイドQ1のドレイン−ゲート間容量Crssからゲート−ソース間容量Cissが充電されることがない。これにより、ハイサイドQ1がターンオフ時に誤動作してターンオンとなることを防ぐことができる。一方、素子Q3のドレイン−ソース間については、電圧が低いため、前記のような誤動作のリスクは低い。   As a result, when the element Q1 is turned off, a voltage is immediately applied to the gate of the element Q3, and the element Q3 is turned on to short-circuit the gate-source of the high side Q1, so the drain-gate capacitance Crss of the high side Q1. The gate-source capacitance Ciss is not charged. This can prevent the high side Q1 from malfunctioning and turning on at the time of turning off. On the other hand, since the voltage is low between the drain and the source of the element Q3, the risk of the above malfunction is low.

[1−3.効果]
本実施形態によれば、パルストランスT2の逆極性の第3の巻線N3と、ハイサイドQ1との間に、パルストランスT2のオフ時にハイサイドQ1のゲート−ソース間を短絡する素子Q3を設けるという簡単な構成により、ハイサイドQ1のセルフターンオン現象を効果的に抑制できる。その結果、スイッチング動作時にハイサイドQ1とローサイドQ2の短絡がなく、信頼性に優れたスイッチング電源回路を提供することができる。
[1-3. effect]
According to the present embodiment, between the third winding N3 of the reverse polarity of the pulse transformer T2 and the high side Q1, the element Q3 which shorts the gate-source of the high side Q1 when the pulse transformer T2 is off The simple configuration of providing can effectively suppress the self turn-on phenomenon of the high side Q1. As a result, there is no short circuit between the high side Q1 and the low side Q2 at the time of switching operation, and it is possible to provide a switching power supply circuit excellent in reliability.

[2.他の実施形態]
本発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
[2. Other embodiments]
The present invention is not limited to the above embodiment, and at the implementation stage, the components can be modified and embodied without departing from the scope of the invention. In addition, various inventions can be formed by appropriate combinations of a plurality of constituent elements disclosed in the above embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, components in different embodiments may be combined as appropriate.

Q1…ハイサイドスイッチング素子
Q2…ローサイドスイッチング素子
Q3…Q1のゲート−ソース間を短絡させるスイッチング素子
T1…トランス
T2…パルストランス
Cr…コンデンサ
IC1…IC
TD1…トランス駆動回路
T2−3…第2の巻線N2の第1の引出端子
T2−4…逆極性の第3の巻線N3の第1の引出端子
T2−5…第2の巻線N2と第3の巻線N3の第2の引出端子

Q1 ... high side switching element Q2 ... low side switching element Q3 ... switching element T1 for shorting between the gate and source of the transistor Q1 ... transformer T2 ... pulse transformer Cr ... capacitor IC1 ... IC
TD1 ... Transformer drive circuit T2-3 ... 1st lead-out terminal T2-4 of second winding N2 ... 1st lead-out terminal T2-5 of reverse polarity third winding N3 ... second winding N2 And the second lead terminal of the third winding N3

Claims (2)

直列に接続されたハイサイドスイッチング素子Q1とローサイドスイッチング素子Q2と、
交互にパルスを出力する第1と第2の出力端子を備え、前記第1の出力端子が前記ローサイドスイッチング素子Q2のオン・オフを制御し、前記第2の出力端子が前記ハイサイドスイッチング素子Q1のオン・オフを制御するものである電源制御用IC1と、
前記電源制御用ICの第2の出力端子に接続されたトランス駆動回路TD1と、
前記トランス駆動回路TD1の出力側に第1の巻線N1が接続され、前記ハイサイドスイッチング素子Q1に第2の巻線N2が接続されたパルストランスT2と、
前記パルストランスT2の第2の巻線N2と逆極性の第3の巻線N3と、
前記逆極性の第3の巻線N3とハイサイドスイッチング素子Q1との間に設けられ、前記ハイサイドスイッチング素子Q1のオフ時に前記ハイサイドスイッチング素子Q1のゲート−ソース間を短絡するスイッチング素子Q3と、
前記ハイサイドスイッチング素子Q1のソースと前記ローサイドスイッチング素子Q2のソースとの間に入力側の巻線が接続されたトランスT1と、
を備えることを特徴とするスイッチング電源回路。
A high side switching element Q1 and a low side switching element Q2 connected in series;
The first output terminal controls ON / OFF of the low side switching element Q2, and the second output terminal outputs the high side switching element Q1. A power control IC 1 for controlling on / off of the
A transformer drive circuit TD1 connected to the second output terminal of the power control IC 1 ;
A pulse transformer T2 having a first winding N1 connected to the output side of the transformer drive circuit TD1 and a second winding N2 connected to the high side switching element Q1;
A third winding N3 having a reverse polarity to the second winding N2 of the pulse transformer T2 ;
Is provided between the third winding N3 and the high-side switching element Q1 of the opposite polarity, the gate of the high side switching element Q1 when off the high-side switching element Q1 - a switching element Q3 for short-circuiting between the source ,
A transformer T1 having an input-side winding connected between the source of the high side switching element Q1 and the source of the low side switching element Q2,
A switching power supply circuit comprising:
前記スイッチング素子Q3は、前記スイッチング素子Q1がオンの場合にオフとなるものであって、
前記スイッチング素子Q3のゲートに前記逆極性の第3の巻線N3が接続され、
前記ハイサイドスイッチング素子Q1のゲートに前記スイッチング素子Q3のドレインが接続されている請求項1に記載のスイッチング電源回路。
The switching element Q3 is turned off when the switching element Q1 is turned on, and
The third winding N3 of the reverse polarity is connected to the gate of the switching element Q3,
The switching power supply circuit according to claim 1, wherein the drain of the switching element Q3 is connected to the gate of the high side switching element Q1.
JP2017087141A 2017-04-26 2017-04-26 Switching power supply circuit Active JP6546955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017087141A JP6546955B2 (en) 2017-04-26 2017-04-26 Switching power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017087141A JP6546955B2 (en) 2017-04-26 2017-04-26 Switching power supply circuit

Publications (2)

Publication Number Publication Date
JP2018186649A JP2018186649A (en) 2018-11-22
JP6546955B2 true JP6546955B2 (en) 2019-07-17

Family

ID=64355247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017087141A Active JP6546955B2 (en) 2017-04-26 2017-04-26 Switching power supply circuit

Country Status (1)

Country Link
JP (1) JP6546955B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58136137A (en) * 1982-02-08 1983-08-13 Hitachi Ltd Control circuit for field effect transistor
JP2016149867A (en) * 2015-02-12 2016-08-18 富士通株式会社 Resonance type switching power supply, control method therefor, and program therefor

Also Published As

Publication number Publication date
JP2018186649A (en) 2018-11-22

Similar Documents

Publication Publication Date Title
JP5267616B2 (en) Drive control device
US9729150B2 (en) Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device
US8766711B2 (en) Switching circuit with controlled driver circuit
US9935551B2 (en) Switching circuit including serially connected transistors for reducing transient current at time of turning off, and power supply circuit provided therewith
JP2013013044A (en) Gate drive circuit
US9729060B2 (en) Power conversion apparatus having DC-DC converters with different gate resistances
US20110074485A1 (en) Semiconductor circuit
US9294093B2 (en) Level shift circuit utilizing resistance in semiconductor substrate
JP4991446B2 (en) Power converter
JP5761656B2 (en) Gate drive circuit
JP5254386B2 (en) Gate drive circuit and power semiconductor module
JP5534076B2 (en) Drive control device
CN111869068B (en) Switching device and control method for switching device
JP6546955B2 (en) Switching power supply circuit
JP5563050B2 (en) Gate drive circuit and power semiconductor module
JP4110052B2 (en) Inverter circuit
JP2020096444A (en) Switching circuit
JP2005217774A (en) Switching circuit
US11336087B2 (en) Electronic circuit and electronic apparatus
Bayerer et al. Low impedance gate drive for full control of voltage controlled power devices
JP2022135911A (en) Bipolar pulse voltage gate driver
JP5780489B2 (en) Gate drive circuit
KR20060005515A (en) Level shift circuit and suppressing method for false operation thereof
JP2009159696A (en) Switching power supply device
US20180316341A1 (en) Control device for transistors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R150 Certificate of patent or registration of utility model

Ref document number: 6546955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150