JP6540473B2 - Debug support system - Google Patents
Debug support system Download PDFInfo
- Publication number
- JP6540473B2 JP6540473B2 JP2015227255A JP2015227255A JP6540473B2 JP 6540473 B2 JP6540473 B2 JP 6540473B2 JP 2015227255 A JP2015227255 A JP 2015227255A JP 2015227255 A JP2015227255 A JP 2015227255A JP 6540473 B2 JP6540473 B2 JP 6540473B2
- Authority
- JP
- Japan
- Prior art keywords
- control program
- controller
- plant
- calculation result
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Programmable Controllers (AREA)
Description
この発明は、操業中のプラントを制御する制御コントローラの制御プログラムを改造する場合に、その動作確認の手間を低減するデバッグサポートシステムに関するものである。 The present invention relates to a debugging support system that reduces the time and effort of operation confirmation when modifying a control program of a controller that controls an operating plant.
従来、プラントを制御する制御コントローラの制御プログラムは、エンジニアリングツールで作成され、制御コントローラに転送(ダウンロード)される。転送された制御プログラムは、制御コントローラ内で実行される。制御プログラムの実行状態をエンジニアリングツールでモニタリングすることで、プログラマの意図通りに実行されていることが確認される。 Conventionally, a control program of a controller that controls a plant is created by an engineering tool and transferred (downloaded) to the controller. The transferred control program is executed in the controller. By monitoring the execution state of the control program with an engineering tool, it is confirmed that the execution is as intended by the programmer.
制御プログラムを試験する場合、試験用に制御コントローラを準備し試験する方法(試験1)と、プラントに据え付けられた操業用の制御コントローラで試験をする方法(試験2)がある。 When testing the control program, there are a method of preparing and testing a controller for the test (Test 1) and a method of testing with a control controller for operation installed in a plant (Test 2).
通常手順では、試験1を実施後、試験2を経て、操業プログラムとして稼働させる。同様の手順は、操業中のプラントを制御している制御プログラムを一部変更する場合にも行われている。試験2を実施するには、プラントの操業を停止させる必要があるため、短時間であることが望まれており、そのために、試験1を精度よく行う必要がある。
In the normal procedure, after
試験1を手軽に効率よく、精度よく実施する方法として、特許文献1に示すような制御対象(プラント動作)を模擬する装置や、特許文献2に示すようなプラントデータを収集・記録・再生するような装置が考案されている。
An apparatus for simulating a control target (plant operation) as shown in
従来の方法では、試験1において、試験用の制御コントローラを準備する必要があり、また、試験用にプラント動作を模擬する装置(もしくは模擬するプログラム)が必要であった。これらの試験用の特別な装置を準備することは、容易ではなく、多くの時間的・設備的コストが費やされることになる。
In the conventional method, in
これは、稼働中の制御コントローラの制御プログラムに対し変更を加え動作試験をする場合も同様であり、特に、変更内容が少量であった場合においては、設計や試験の時間コストに対して試験環境を構築するための時間コストの比率が大きくなる。 The same applies to the case where a change is made to the control program of the running controller and the operation test is performed, and in particular, when the contents of the change are small, the test environment against the time cost of design and test The ratio of time cost to build will be greater.
この発明は、上述のような課題を解決するためになされたもので、試験用の特別な装置(プラントシミュレータやプラント情報記録・再生装置)を準備することなく、稼働中の制御プログラムを変更した試験対象の制御プログラムの動作確認を、時間的・設備的コストを抑えつつ、精度高く行うことのできるデバッグサポートシステムを提供することを目的とする。 The present invention was made to solve the problems as described above, and changed the control program in operation without preparing a special device for testing (plant simulator and plant information recording / reproducing device). An object of the present invention is to provide a debugging support system capable of performing operation check of a control program to be tested with high accuracy while suppressing time and equipment costs.
本発明は、上記の目的を達成するため、操業中のプラントを制御する制御コントローラと、前記制御コントローラに接続されるエンジニアリングツールとを備えるデバッグサポートシステムであって、
前記制御コントローラは、
実行周期毎に、操業中の前記プラントを制御する実制御プログラムを前記実行周期よりも短い時間で実行し、
前記実制御プログラムを変更した試験対象の試験対象制御プログラムを、前記実制御プログラムを実行した後の同一実行周期内の空き時間に実行し、
前記実制御プログラムと前記試験対象制御プログラムは、前記プラントからの同じ状態信号を入力とし、前記実制御プログラムの演算結果は、前記プラントおよび前記エンジニアリングツールへ出力され、前記試験対象制御プログラムの演算結果は、前記エンジニアリングツールへのみ出力され、
前記エンジニアリングツールは、
前記試験対象制御プログラムを前記制御コントローラに転送し、
前記実制御プログラムの演算結果と前記試験対象制御プログラムの演算結果を同時にモニタリングすること、を特徴とする。
The present invention is a debug support system comprising a controller for controlling a plant in operation and an engineering tool connected to the controller to achieve the above object,
The controller is
The real control program for controlling the plant in operation is executed in a time shorter than the execution cycle for each execution cycle,
Executing a test target control program to be tested in which the actual control program has been changed, in an idle time within the same execution cycle after the execution of the actual control program;
The real control program and the test target control program receive the same state signal from the plant, and the calculation result of the real control program is output to the plant and the engineering tool, and the calculation result of the test target control program Is output only to the engineering tool,
The engineering tool is
Transferring the test target control program to the controller;
The present invention is characterized by simultaneously monitoring the calculation result of the actual control program and the calculation result of the test target control program.
本発明によれば、操業中のプラントを制御する稼働中の制御コントローラの空きリソースを利用して試験対象制御プログラムを実行する。そのため、実制御プログラムによる操業中のプラントの制御に影響を与えることなく、操業中のプラントの状態信号を利用して試験対象制御プログラムの演算結果を得ることができる。すなわち、本発明によれば、稼働中の制御コントローラの空きリソースおよび操業中のプラントの状態信号を利用することで、試験環境を整える時間的・設備的コストを省くと共に、精度の高い試験を実施することができる。また、本発明によれば、実制御プログラムの演算結果と試験対象制御プログラムの演算結果を同時にモニタリングするため、両者を比較でき、試験効率を高めることもできる。 According to the present invention, the test target control program is executed using the free resources of the operating controller that controls the operating plant. Therefore, it is possible to obtain the calculation result of the test target control program using the status signal of the operating plant without affecting the control of the operating plant by the actual control program. That is, according to the present invention, by utilizing the vacant resources of the controller during operation and the status signal of the plant during operation, it is possible to save time and equipment costs for adjusting the test environment and to carry out highly accurate tests. can do. Further, according to the present invention, since the calculation result of the actual control program and the calculation result of the test target control program are simultaneously monitored, both can be compared, and the test efficiency can be enhanced.
以下、図面を参照して本発明の実施の形態について詳細に説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same reference numerals are given to the elements common to the respective drawings, and the redundant description will be omitted.
実施の形態1.
[デバッグサポートシステムの構成]
図1は、本発明の実施の形態1に係るシステム構成を説明するための図である。図1に示すデバッグサポートシステムは、エンジニアリングツール1と、制御コントローラ2を備えている。エンジニアリングツール1は制御コントローラ2に接続しており、制御コントローラ2は制御対象である操業中のプラント3に接続している。
[Configure debug support system]
FIG. 1 is a diagram for explaining a system configuration according to the first embodiment of the present invention. The debug support system shown in FIG. 1 includes an
(制御コントローラ)
まず、制御コントローラ2の機能について説明する。
操業中のプラントを制御する制御コントローラ2は、実行周期毎にスケジュールに従って、プラント3の操業現場で実際の制御に用いられている制御プログラム(稼働中)11を実行する機能を有している。プラントからの状態信号21を入力とする制御プログラム(稼働中)11の演算結果は、制御信号22としてプラント3のアクチュエータ等の機器に出力される。
(Controller)
First, the function of the
The
図2は、稼働中の制御コントローラ2が実行する制御プログラムの実行スケジュールについて説明するための図である。スケジュールには、制御コントローラ2が、制御プログラム(稼働中)11を一定時間(実行周期)内に1回実行するよう定義されている。制御プログラム(稼働中)11の実行時間は、実行周期よりも短く設定されている。このため、制御コントローラ2には、制御プログラム(稼働中)11が実行されていない空き時間が存在する。
FIG. 2 is a diagram for describing an execution schedule of a control program executed by the
この空き時間を利用して、制御プログラム(稼働中)11の一部を変更した試験対象のプログラムである制御プログラム(試験対象)12を実行すれば、制御プログラム(試験対象)12の動作確認のために特別な試験環境を用意することなく、手軽かつ精度高くプログラムの動作を確認することができる。 If the control program (test object) 12 which is a program to be tested that is a part of the control program (in operation) 11 is changed using this free time, operation check of the control program (test object) 12 is performed. Therefore, without preparing a special test environment, it is possible to check the operation of the program easily and accurately.
そこで、本実施形態のシステムでは、稼働中の制御コントローラ2の空きリソースを利用して、制御プログラム(試験対象)12を実行することとした。これにより、操業中のプラント3の動作に影響を与えることなく、操業中のプラント3の状態信号21を利用した制御プログラム(試験対象)12の動作確認を実現することとした。
Therefore, in the system of the present embodiment, the control program (test object) 12 is executed using the free resources of the
制御コントローラ2は、実行周期毎にスケジュールに従って、プラント3の状態信号21を入力として制御プログラム(稼働中)11を実行し、演算結果である制御信号22をプラント3に出力することで稼働中のプラント3を制御している。図2に示すように、スケジュールには、制御プログラム(稼働中)11を実行した後、実行周期の空き時間において制御プログラム(試験対象)12を実行するよう定義されている。
The
制御プログラム(稼働中)11と制御プログラム(試験対象)12は、プラント3からの同じ状態信号21を入力とする。制御コントローラ2は、図2に示すスケジュールに従って、状態信号21を入力として制御プログラム(稼働中)11を実行した後、実行周期の空き時間において、状態信号21を入力として制御プログラム(試験対象)12を実行する。
The control program (in operation) 11 and the control program (test object) 12 receive the
制御プログラム(稼働中)11の演算結果23は、制御信号22としてプラント3へ出力されると共に、エンジニアリングツール1へも出力される。また、制御プログラム(試験対象)12の演算結果24は、エンジニアリングツール1へのみ出力される。また、制御プログラム(稼働中)11および制御プログラム(試験対象)12に入力される状態信号21もエンジニアリングツール1へ出力される。
The calculation result 23 of the control program (in operation) 11 is output to the plant 3 as the
(エンジニアリングツール)
次に、エンジニアリングツール1の機能について説明する。
エンジニアリングツール1は、上述したスケジュールと制御プログラム(試験対象)12を作成し、制御コントローラ2に転送する機能を有する。また、エンジニアリングツール1は、制御コントローラ2から入力した状態信号21、制御プログラム(稼働中)11の演算結果23、制御プログラム(試験対象)12の演算結果24を同時にモニタリングする表示機能を有する。
(Engineering tool)
Next, the function of the
The
この表示機能は、同じ入力情報(状態信号21)に対する制御プログラム(稼働中)11の演算結果23と制御プログラム(試験対象)12の演算結果24を収集し、同じ演算結果となる信号と異なる演算結果となる信号を自動的に抽出し、トレンドグラフ等の比較表示を行う機能である。表示機能によれば、制御プログラム(稼働中)11の演算結果23と制御プログラム(試験対象)12の演算結果24を容易に比較でき、制御プログラムの変更が仕様通りにされていることを効率よく確認できる。
This display function collects the
好ましくは、実施の形態1のシステムは、図1に示すスイッチ31をさらに備えてもよい。スイッチ31は、制御プログラム(稼働中)11の演算結果23と、制御プログラム(試験対象)12の演算結果24のいずれを制御信号22として外部(プラント3)へ出力するかを切り替える機能である。エンジニアリングツール1は、制御コントローラ2に対してスイッチ31を切り替える信号を出力する機能を備える。制御プログラム(試験対象)12のデバッグが完了した後に、スイッチ31を切り換えて、制御プログラム(試験対象)12の演算結果24を制御信号22として出力することで、プラント3を制御することが可能となる。
Preferably, the system of
(処理フロー)
次に、上述したエンジニアリングツール1と制御コントローラ2を用いたデバッグサポートシステムの処理の流れについて説明する。まず、スケジュールと制御プログラム(試験対象)12がエンジニアリングツール1から転送(ダウンロード)される。
(Processing flow)
Next, the flow of processing of a debug support system using the above-described
次に、制御コントローラ2は、実行周期毎にスケジュールに従って各制御プログラムを順次実行する。具体的には、制御コントローラ2は、プラント3からの状態信号21を入力し、状態信号21を入力として制御プログラム(稼働中)11が実行した後、実行周期の空き時間において、状態信号21を入力として制御プログラム(試験対象)12を実行する。
Next, the
制御プログラム(稼働中)11の演算結果23は、制御信号22としてプラント3へ出力されると共に、エンジニアリングツール1へも出力される。また、制御プログラム(試験対象)12の演算結果24は、エンジニアリングツール1へのみ出力される。また、制御プログラム(稼働中)11および制御プログラム(試験対象)12に入力される状態信号21もエンジニアリングツール1へ出力される。
The calculation result 23 of the control program (in operation) 11 is output to the plant 3 as the
各種信号がエンジニアリングツール1に出力された後、エンジニアリングツール1の表示機能は、蓄積された信号(プラント3からの状態信号21、制御プログラム(稼働中)11の演算結果23、制御プログラム(試験対象)12の演算結果24)を比較可能な状態で表示する。試験担当者は、表示内容に基づいて、制御プログラム(試験対象)12が仕様通りに動作しているか確認する。
After various signals are output to the
(効果)
本発明によれば、操業中のプラント3を制御する稼働中の制御コントローラ2の空きリソースを利用して制御プログラム(試験対象)12を実行する。そのため、制御プログラム(稼働中)11による操業中のプラント3の制御に影響を与えることなく、操業中のプラント3の状態信号21を利用して制御プログラム(試験対象)12の演算結果24を得ることができる。すなわち、本システムによれば、稼働中の制御コントローラ2の空きリソースおよび操業中のプラント3の状態信号21を利用することで、試験環境を整える時間的・設備的コストを省くと共に、精度の高い試験を実施することができる。また、本システムによれば、制御プログラム(稼働中)11の演算結果23と制御プログラム(試験対象)12の演算結果24を同時にモニタリングするため、両者を比較でき、試験効率を高めることもできる。
(effect)
According to the present invention, the control program (test object) 12 is executed using the free resources of the operating
(変形例)
図3は、本発明の実施の形態1に係るシステムの変形例について説明するための図である。上述した実施の形態1のシステムにおいては、稼働中の制御コントローラ2の空き時間に、制御プログラム(稼働中)11と同等の実行時間を要する制御プログラム(試験対象)12を実行することとしている。しかしながら、空き時間が制御プログラム(試験対象)12の全体を実行するには不足する場合もありうる。制御プログラムを機能単位で実行/停止ができるエンジニアリングツール1と制御コントローラ2においては、図3に示すように、制御プログラム(試験対象)11が有する機能のうち、試験対象の機能のみを空き時間に実行させることとしてもよい。試験対象の機能は、制御プログラム(稼働中)11)に対して変更が加えられた機能である。これにより、空き時間が制御プログラム全体を実行するに十分でない場合においても、制御プログラム(試験対象)12の動作確認に最低限必要な試験を実施することができる。
(Modification)
FIG. 3 is a diagram for describing a modification of the system according to the first embodiment of the present invention. In the system of the first embodiment described above, the control program (test target) 12 which requires an execution time equal to that of the control program (in operation) 11 is executed in the idle time of the
尚、上述した実施の形態1においては、制御プログラム(稼働中)11が本発明における「実制御プログラム」に、制御プログラム(試験対象)12が本発明における「試験対象プログラム」に、それぞれ相当している。 In the first embodiment described above, the control program (in operation) 11 corresponds to the "actual control program" in the present invention, and the control program (test object) 12 corresponds to the "test target program" in the present invention. ing.
(ハードウェアの構成例)
エンジニアリングツール1と制御コントローラ2のハードウェア構成例について説明する。図4は、デバッグサポートシステムが有する処理回路のハードウェア構成を示す図である。
(Example of hardware configuration)
An example of the hardware configuration of the
エンジニアリングツール1は、プロセッサ100、メモリ101を含む処理回路と、画面を備える表示部102を備えている。メモリ101には、エンジニアリングツール1の各機能を実現するためのプログラムが記憶されている。プロセッサ100は、メモリ101に記憶されたプログラムを読み出して実行することにより、上述した各機能を実現する。表示機能による比較結果は表示部102に表示される。
The
制御コントローラ2は、プロセッサ200、メモリ201を含む処理回路を備えている。メモリ201には、制御プログラム(稼働中)11や制御プログラム(試験対象)12の他、制御コントローラ2の各機能を実現するためのプログラムが記憶されている。プロセッサ200は、メモリ201に記憶されたプログラムを読み出して実行することにより、上述した各機能を実現する。
The
1 エンジニアリングツール
2 制御コントローラ
3 プラント
11 制御プログラム(稼働中)
12 制御プログラム(試験対象)
21 状態信号
22 制御信号
23 制御プログラム(稼働中)の演算結果
24 制御プログラム(試験対象)の演算結果
31 スイッチ
100、200 プロセッサ
101、201 メモリ
102 表示部
1
12 Control program (subject to test)
21
Claims (1)
前記制御コントローラは、
実行周期毎に、操業中の前記プラントを制御する実制御プログラムを前記実行周期よりも短い時間で実行し、
前記実制御プログラムを変更した試験対象の試験対象制御プログラムを、前記実制御プログラムを実行した後の同一実行周期内の空き時間に実行し、
前記実制御プログラムと前記試験対象制御プログラムは、前記プラントからの同じ状態信号を入力とし、前記実制御プログラムの演算結果は、前記プラントおよび前記エンジニアリングツールへ出力され、前記試験対象制御プログラムの演算結果は、前記エンジニアリングツールへのみ出力され、
前記エンジニアリングツールは、
前記試験対象制御プログラムを前記制御コントローラに転送し、
前記実制御プログラムの演算結果と前記試験対象制御プログラムの演算結果を同時にモニタリングすること、
を特徴とするデバッグサポートシステム。 A debug support system comprising: a controller for controlling a plant in operation; and an engineering tool connected to the controller,
The controller is
The real control program for controlling the plant in operation is executed in a time shorter than the execution cycle for each execution cycle,
Executing a test target control program to be tested in which the actual control program has been changed, in an idle time within the same execution cycle after the execution of the actual control program;
The real control program and the test target control program receive the same state signal from the plant, and the calculation result of the real control program is output to the plant and the engineering tool, and the calculation result of the test target control program Is output only to the engineering tool,
The engineering tool is
Transferring the test target control program to the controller;
Simultaneously monitoring the calculation result of the actual control program and the calculation result of the test target control program;
A debugging support system characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015227255A JP6540473B2 (en) | 2015-11-20 | 2015-11-20 | Debug support system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015227255A JP6540473B2 (en) | 2015-11-20 | 2015-11-20 | Debug support system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017097516A JP2017097516A (en) | 2017-06-01 |
JP6540473B2 true JP6540473B2 (en) | 2019-07-10 |
Family
ID=58803951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015227255A Expired - Fee Related JP6540473B2 (en) | 2015-11-20 | 2015-11-20 | Debug support system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6540473B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2765610C1 (en) * | 2021-08-02 | 2022-02-01 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Ставропольский государственный аграрный университет» | Microcontroller stand for studying, researching, and debugging algorithms of integrated control systems and digital signal processing |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6930337B2 (en) * | 2017-09-27 | 2021-09-01 | カシオ計算機株式会社 | Electronics, travel route recording methods, and programs |
WO2021166167A1 (en) * | 2020-02-20 | 2021-08-26 | 三菱電機株式会社 | Verification device |
JP7508293B2 (en) * | 2020-07-03 | 2024-07-01 | 日立Astemo株式会社 | Vehicle control device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60229106A (en) * | 1984-04-27 | 1985-11-14 | Hitachi Ltd | Real time correction type programmable logic controller |
JP2006301765A (en) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | Maintenance device of control unit |
JP2008242572A (en) * | 2007-03-26 | 2008-10-09 | Hitachi Ltd | Control processing simulation device |
JP2009244952A (en) * | 2008-03-28 | 2009-10-22 | Toray Eng Co Ltd | Motion controller, simulation method, and simulation program |
JP5531829B2 (en) * | 2010-07-02 | 2014-06-25 | 東芝三菱電機産業システム株式会社 | Plant control equipment test equipment |
-
2015
- 2015-11-20 JP JP2015227255A patent/JP6540473B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2765610C1 (en) * | 2021-08-02 | 2022-02-01 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Ставропольский государственный аграрный университет» | Microcontroller stand for studying, researching, and debugging algorithms of integrated control systems and digital signal processing |
Also Published As
Publication number | Publication date |
---|---|
JP2017097516A (en) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8984349B2 (en) | Method and system for automating the process of testing a device | |
JP6540473B2 (en) | Debug support system | |
JP3803019B2 (en) | Control program development support device | |
CN112817872B (en) | Development test system and method | |
JP2015060600A (en) | Testing device for real-time testing of virtual control unit | |
JP6692278B2 (en) | Arithmetic device and virtual development environment device | |
WO2012077704A1 (en) | Debug stub server, debugging method and program | |
KR100928186B1 (en) | Data connection arbitration device and communication system having same | |
US8204608B2 (en) | Monitoring and control apparatus | |
CN108572892B (en) | PowerPC multi-core processor-based offline test method and device | |
JP2006500695A (en) | Interactive software probing | |
JP4676900B2 (en) | Simulator for distributed control system | |
JP2019008700A (en) | Semiconductor device | |
Jha | Development of test automation framework for testing avionics systems | |
US8990624B2 (en) | Emulator verification system, emulator verification method | |
JP2002333469A (en) | Device for debugging program for test of semiconductor | |
CN111552263B (en) | Method, computer-readable storage medium and system for inspecting industrial facilities | |
CN111044826B (en) | Detection method and detection system | |
JP2005250937A (en) | Program verification device for microcomputer software | |
JP2006163657A (en) | Playback simulator | |
JP2012248055A (en) | Simulation device and simulation method | |
US20220057769A1 (en) | Programmable microgrid control system | |
RU2392657C2 (en) | Automated device for testing microprocessor systems | |
JP6620653B2 (en) | Emulator for plant monitoring and control system | |
JP2009288954A (en) | Actual machine simulation data simulator device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6540473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |