JP6523575B2 - アナログカウンタ要素を具備するデジタルユニットセル - Google Patents

Description

デジタルカメラ、ビデオカメラ、又は他の写真及び／若しくは画像捕捉機器のような、多種多様なタイプの画像捕捉装置が存在する。それらの画像捕捉装置は、所望のシーンから画像を捕捉するために画像センサを使用し得る。例えば、画像センサには、レンズを介して光を受けるユニットセルのアレイ（すなわち、焦点面アレイ）がある。受光された光は、アレイ内の各ユニットセルに、その位置での光強度に比例した電荷を蓄積させる。

焦点面アレイは、典型的に、列及び行によって編成されたユニットセルの２次元アレイを含む。ユニットセル内の回路又はイメージャがフォトダイオードからの電圧を蓄積することが一般的であり、電荷は、フォトダイオードに入射する様々な波長の光の束に対応する。しばしば、電荷は、有効に電荷を積分する容量素子において蓄積され、積分インターバル又は積分期間と呼ばれる所与の時間インターバルにわたって束の強さに対応する電圧を生成する。

焦点面アレイに含まれる各ユニットセルは、一般に、所望のシーンの最終の画像に含まれるピクチャ要素又はピクセルに対応する。ピクセルは、デジタル画像の最小の部分と見なされる。デジタル画像は、一般に、ピクセルのアレイから構成される。画像捕捉装置へ結合された回路構成は、光捕捉後の処理ステップを実行して、各ユニットセルからの蓄積された電荷をピクセル情報に変換し得る。この情報は、色、彩度、輝度、又はデジタル画像記憶フォーマットが必要とし得る他の情報を含んでよい。デジタル画像は、．ＪＰＥＧ、．ＧＩＦ、．ＴＩＦＦ、又は何らかの他の適切なフォーマットのようなフォーマットで記憶されてよい。

従来のアナログユニットセルでは、ウェルキャパシタがディテクタダイオードへ結合されている。ウェルキャパシタは、積分インターバル（例えば、１０μｓ）にわたってディテクタダイオードからの光電流を積分する。フレームごとに一度、ウェルキャパシタ上の電圧はサンプルホールドキャパシタへ移動され、次いで、ラインごとに、アナログ−デジタルコンバータ（ＡＤＣ；Analog to Digital Converter）へ移される。ＡＤＣは、電圧をバイナリ値に変換する。しかし、ユニットセルのサイズが小さくなるにつれて、有効な量の電荷を蓄えるためのウェルキャパシタの能力は損なわれてきた。

従来の“デジタル”ユニットセルは、蓄積された電荷のアナログ−デジタル変換（ＡＤＣ；Analog to Digital Conversion）を提供する。ユニットセル内のアナログ−デジタル変換（ＡＤＣ）イメージングは、たとえユニットセルの所望のサイズが縮み続ける（例えば、１５ミクロン未満）としても、改善された光電荷容量を提供する。例えば、従来のデジタルユニットセルの設計は、比較的に小さいキャパシタで電荷を蓄積し、閾電荷がそのキャパシタにおいて蓄えられるたびにリセット（すなわち、放電）される量子化アナログフロントエンド回路を含む。充電及びリセットのパターンは、更なる光電流が積分される場合に繰り返される。各リセットイベントは、デジタルカウンタ回路により“積算”（すなわち、カウント）される。フレームごとに、全体的なスナップショットは、デジタルカウンタの内容をスナップショットレジスタにコピーし、次いで、スナップショットレジスタをラインごとに読み出すことによって、取得される。その効果は、比較的に小さいユニットセルサイズを保ちながら、イメージャのウェルキャパシティを指数関数的に増大させることである。

対応する積分キャパシタの電荷リセットイベント（すなわち、放電イベント）をカウントすることができる新しいアナログカウンタ要素を含むデジタルユニットセルが提供される。アナログカウンタ要素は、初期カウンタ電圧を設定され、カウンタ電圧は、デジタルユニットセルの積分キャパシタがリセットされるたびに下げられる。デジタルユニットセルに蓄積された総電荷は、アナログカウンタのカウント電圧が下げられた回数と、積分キャパシタに蓄えられているいくらかの残留電圧とに基づき、計算され得る。アナログカウンタは、従来のデジタルカウンタ要素と比較して、物理的により小さく、より少ない電力で動作し、注入するクロストークがより少ない。アナログカウンタはまた、そのより小さいサイズに関わらず、従来のデジタルカウンタと同等である最大カウンタ値を保持することができる。

態様及び実施形態は、フォトダイオードと、該フォトダイオードへ結合され、積分期間にわたって、前記フォトダイオードに入射する入力光信号に応答して前記フォトダイオードによって生成された電荷を蓄積するよう構成される積分キャパシタと、該積分キャパシタへ結合され、前記積分キャパシタにかかる電圧を閾電圧と比較し、前記積分キャパシタにかかる電圧が前記閾電圧よりも大きいと決定されるたびに、第１レベルにある制御信号を生成するよう構成されるコンパレータと、前記積分キャパシタへ及び前記コンパレータへ結合され、前記コンパレータから前記第１レベルにある前記制御信号を受信し、前記第１レベルにある前記制御信号が前記コンパレータから受信されるたびに、前記積分キャパシタにある前記蓄積された電荷を放電するよう構成される電荷減算回路と、前記コンパレータへ結合され、前記コンパレータから前記第１レベルにある前記制御信号を受信し、前記第１レベルにある前記制御信号が前記コンパレータから受信されるたびにカウント電圧を一定量だけ低下させるよう構成される少なくとも１つのアナログカウンタと、該少なくとも１つのアナログカウンタへ結合され、前記積分期間の終わりに前記カウント電圧を画像処理回路へ供給するよう構成されるカウンタ読出回路とを有するデジタルユニットセルを対象とする。

一実施形態に従って、前記少なくとも１つのアナログカウンタは、前記カウンタ読出回路へ結合され、前記カウント電圧を保持するよう構成されるカウントキャパシタを有する。他の実施形態では、前記少なくとも１つのアナログカウンタは、前記カウントキャパシタへ結合され、前記少なくとも１つのアナログカウンタが前記コンパレータから前記第１レベルにある前記制御信号を受信するたびに前記カウントキャパシタから電荷の一定部分を除くよう構成されるトランジスタ回路を更に有する。一実施形態において、前記少なくとも１つのアナログカウンタは、前記カウントキャパシタへ結合され、前記積分期間の始めに前記カウント電圧を初期値に設定するよう構成されるリセット回路を更に有する。

他の実施形態に従って、当該デジタルユニットセルは、前記積分キャパシタへ結合され、前記積分期間の前記終わりに前記積分キャパシタから残留電圧を受けるよう構成されるサンプルホールドキャパシタを更に有する。一実施形態において、当該デジタルユニットセルは、前記サンプルホールドキャパシタへ結合され、前記積分期間の前記終わりに前記サンプルホールドキャパシタから前記残留電圧を出力するよう構成される残留読出回路を更に有する。他の実施形態では、当該デジタルユニットセルは、前記カウンタ読出回路及び前記残留読出回路へ結合され、前記カウンタ読出回路から前記カウント電圧を受け、前記残留読出回路から前記残留電圧を受け、前記カウント電圧及び前記残留電圧に基づき当該デジタルユニットセルによって蓄積される総電荷を計算するよう構成される画像処理回路を更に有する。一実施形態において、前記画像処理回路は、少なくとも前記カウント電圧に基づき、前記電荷減算回路が前記積分キャパシタにある前記蓄積された電荷を放電した合計回数を計算することと、前記電荷減算回路が前記積分キャパシタにある前記蓄積された電荷を放電した前記合計回数に前記電荷の一定部分を乗じ、前記残留電圧を加えることによって、当該デジタルユニットセルによって蓄積される前記総電荷を計算することとによって、当該デジタルユニットセルによって蓄積される前記総電荷を計算するよう更に構成される。

一実施形態に従って、前記電荷減算回路は、該電荷減算回路が前記コンパレータから前記第１レベルにある前記制御信号を受信するたびに、前記積分キャパシタにある前記蓄積された電荷を除くよう構成されるトランジスタ回路を有する。一実施形態において、前記少なくとも１つのアナログカウンタは、第１カウンタ選択スイッチを介して前記カウンタ読出回路へ選択的に結合される第１アナログカウンタと、第２カウンタ選択スイッチを介して前記カウンタ読出回路へ選択的に結合される第２アナログカウンタとを含む。

少なくとも１つの態様は、フォトダイオード及び積分キャパシタを有するデジタルユニットセルの作動方法であって、積分期間にわたって前記フォトダイオードに入射する入力光信号に応答して電荷を生成することと、前記電荷を前記積分キャパシタに蓄積することと、前記積分キャパシタにかかる電圧を閾電圧と比較することと、前記積分キャパシタにかかる電圧が前記閾電圧を超えるたびに、前記積分キャパシタにある前記蓄積された電荷を除くことと、前記積分キャパシタにかかる電圧が前記閾電圧を超えるたびに、アナログカウンタのカウント電圧を一定量だけ低下させることと、前記積分期間の終わりに、前記アナログカウンタの前記カウント電圧を画像プロセッサに読み出すこととを有する方法を対象とする。

一実施形態に従って、前記積分キャパシタにある前記蓄積された電荷を除くことは、前記積分キャパシタを接地へ結合することを含む。他の実施形態では、前記アナログカウンタの前記カウント電圧を一定量だけ低下させることは、前記アナログカウンタに含まれるカウントキャパシタから電荷の一定部分を除くことを含む。一実施形態において、当該方法は、前記積分期間の始めに、前記アナログカウンタの前記カウント電圧を初期値に設定することを更に有する。他の実施形態では、当該方法は、前記積分期間の終わりに、前記積分キャパシタにかかる残留電圧を前記画像プロセッサに読み出すことを更に有する。

他の実施形態に従って、当該方法は、前記画像プロセッサにより、前記カウント電圧及び前記残留電圧に基づき、前記デジタルユニットセルによって蓄積される総電荷を計算することを更に有する。一実施形態において、前記デジタルユニットセルによって蓄積される総電荷を計算することは、少なくとも前記カウント電圧に基づき、前記積分キャパシタにある前記蓄積された電荷が放電された合計回数を計算することと、前記積分キャパシタにある前記蓄積された電荷が放電された前記合計回数に前記電荷の一定部分を乗じ、前記残留電圧を加えることによって、前記デジタルユニットセルによって蓄積される前記総電荷を計算することとを含む。

他の態様は、画像処理回路と、該画像処理回路へ結合されるユニットセルのアレイとを有し、各ユニットセルは、積分キャパシタへ結合されたフォトダイオードであり、前記積分キャパシタは、積分期間にわたって、前記フォトダイオードに入射する入力光信号によって生成された電荷を蓄積するよう構成される、前記フォトダイオードと、前記積分キャパシタへ結合され、前記積分キャパシタにかかる電圧を閾電圧と比較し、前記積分キャパシタにかかる電圧が前記閾電圧よりも大きいと決定されるたびに第１レベルにある制御信号を生成するよう構成されるコンパレータと、前記積分キャパシタ及び前記コンパレータへ結合され、前記第１レベルにある前記制御信号が前記コンパレータから受信されるたびに、前記積分キャパシタにある前記蓄積された電荷を放電するよう構成される電荷減算回路と、アナログカウンタのカウント電圧を保持する手段であり、前記カウント電圧は、前記積分キャパシタにある前記蓄積された電荷が放電された回数に対応する、前記手段と、前記アナログカウンタへ結合され、前記積分期間の終わりに前記カウント電圧を前記画像処理回路へ供給するよう構成される読出回路とを有する、画像センサを対象とする。

一実施形態に従って、各ユニットセルは、前記積分期間の前記終わりに前記積分キャパシタにかかる残留電圧を読み出す手段を更に有する。他の実施形態では、前記画像処理回路は、各ユニットセルから受け取られた前記残留電圧及び前記カウント電圧に基づき、各ユニットセルによって蓄積される総電荷を計算するよう構成される。

少なくとも１つの実施形態の様々な態様が、添付の図面を参照して以下で説明される。図面は、実寸通りに描かれるよう意図されない。図は、実例並びに様々な態様及び実施形態の更なる理解を提供するよう意図され、本明細書の部分に組み込まれてそれを構成するが、発明の境界の定義として意図されない。図中、様々な図で表されている夫々の同じ又は略同じコンポーネントは、同じ番号によって表される。明りょうさのために、全てのコンポーネントが全ての図でラベルを付されるわけではない。
発明の態様に従って画像捕捉装置を表すブロック図である。 発明の態様に従ってデジタルユニットセルを表すブロック図である。 発明の態様に従ってデジタルユニットセルの動作を表すグラフを含む。

上述されたように、画像捕捉装置の画像センサは、所望のシーンから光を受けるよう構成されるアナログ又はデジタルユニットセルのアレイを含んでよい。受光された光は、アレイ内の各ユニットに、その位置での光強度に比例した電荷を蓄積させ、各ユニットセルへ結合されている画像処理回路は、蓄積された電荷を、所望のシーンに対応する画像情報に変換する。

デジタルユニットセルは、アナログユニットセルと同様に電荷を積分する。しかし、デジタルユニットセルの積分された電荷が最大レベルを超える場合に、デジタルユニットセル内の追加の回路は、積分された電荷を除去し、一方で、別個のカウンタ値をインクリメントする。積分された電荷が除かれ（、カウンタがインクリメントされ）た後、デジタルユニットセルにおける電荷の積分は再び始まる。デジタルユニットセルは、従って、積分ノードがリセットされるたびに（すなわち、電荷がユニットセルから除かれるたびに）インクリメントされるよう構成される計数要素を必要とする。

デジタルカウンタ要素は、一般的に、デジタルユニットセルに蓄えられている電荷がリセットされた回数をカウントするために、デジタルユニットセル内で利用される。しかし、そのようなデジタルカウンタは、通常、大きく且つ複雑である。然るに、態様及び実施形態は、従来のデジタルカウンタ要素と比較して、物理的により小さく、より少ない電力で動作し、注入するクロストークがより少ないアナログカウンタ要素を含むデジタルユニットセルを対象とする。本明細書で記載されるアナログカウンタ要素は、ほんの一握りのトランジスタを用いて、約１００の最大カウンタ値を可能にする。従来のデジタルカウンタ要素は、ビットごとに少なくとも２６個のトランジスタを含む（例えば、１２８の等しい最大カウンタ値のために１８２個のトランジスタ）。

当然ながら、本明細書で説明される方法及び装置の実施形態は、以下の説明で示されるか又は添付の図面で図解されるコンポーネントの配置及び構成の詳細に適用が制限されない。方法及び装置は、他の実施形態の実装が可能であり、様々な方法で実施又は実行され得る。具体的な実施の例は、実例のためだけに本明細書で提供され、限定であるよう意図されない。また、本明細書で使用される表現及び用語は、説明のためであり、限定と見なされるべきではない。“含む（including）”、“有する（comprising）”、“具備する（having）”、“収容できる（containing）”、“伴う（involving）”及びそれらの変形の本明細書中の使用は、それらの語の前に挙げられている項目及びそれらの同等物に加えて追加の項目を包含するよう意図される。“又は（or）”への言及は、“又は”を用いて記載されている如何なる項目も単一の項目、１つよりも多い項目、及び記載されている全ての項目のうちのいずれかを示し得るように、包括的と見なされ得る。

図１は、本明細書で記載される態様に従って、画像を捕捉するために使用され得る画像捕捉装置１０を表すブロック図である。例えば、装置１０は、デジタルカメラ、ビデオカメラ、又は写真及び／若しくは画像捕捉機器であってよい。画像捕捉装置１０は、画像センサ１２０及び画像処理ユニット１０６を有する。画像センサ１２０は、画像を捕捉することができるアクティブ・ピクセル・センサ（ＡＰＳ；Active Pixel Sensor）又は他の適切な光検知デバイスであってよい。画像処理ユニット１０６は、画像センサ１２０から信号情報を受け、その信号情報をデジタル画像に変換するよう動作可能であるハードウェア、ソフトウェア、及び／又はファームウェアの組み合わせであってよい。

画像センサ１２０は、ユニットセル１６０のアレイ１７０を含む。各ユニットセル１６０は、視野内のその位置での光強度に比例した電荷を蓄積し、その位置での光の強さのインジケーションを画像処理ユニット１０６へ供給する。各ユニットセル１６０は、捕捉された電子画像内のピクセルに対応し得る。

画像捕捉装置１０による画像捕捉のための特定の方法は、リップルキャプチャ（ripple capture）であってよい。リップルキャプチャは、画像センサ１２０にあるユニットセルの各行を順に捕捉する方法である。例えば、リップルキャプチャは、画像センサ１２０のユニットセルの一番上の行を光にさらし、続いて２番目の行を、続いて３番目の行を、そして、画像センサ１２０のユニットセルの最後の行が光にさらされるまで続く。画像センサ１２０によって捕捉されたピクセル情報を受けるための画像処理ユニット１０６のための他の特定の方法は、リップルリード（ripple read）であってよい。リップルリードは、画像センサ１２０にあるユニットセルの各行を順に処理する方法である。リップルキャプチャと同様に、リップルリードは、画像センサ１２０のユニットセルの一番上の行を処理し、続いて２番目の行を、続いて３番目の行を、そして、画像センサ１２０のユニットセルの最後の行が処理されるまで続く。画像センサ１２０のユニットセルの行をリセットするためのリップルリセット動作は、同様に実行され得る。

それらの方法は、連続する行に対して実行されてよい。例えば、リップルキャプチャ動作は、画像センサ１２０の最初の行から開始してよい。リップルキャプチャ動作が２番目の行へ移ると、リップルリード動作が画像センサ１２０の最初の行から開始してよい。リップルキャプチャ動作が３番目の行へ移ると、リップルリード動作が２番目の行から開始してよく、リップルリセット動作は最初の行から開始してよい。これは、最後の行が処理されるまで続いてよい。最後の行が処理されると、画像は、画像処理ユニット１０６によって処理、記憶、及び／又は送信されてよい。

図２は、本明細書で記載される対象に従うデジタルユニットセル２００を表すブロック図である。デジタルユニットセル２００は、ユニットセル１６０の少なくとも１つに含まれ、動的コンパレータ２０２、フォトダイオード２０３、電荷減算回路２０４、積分キャパシタ２０６、ＣＤＳキャパシタ２０７、バッファ２０８、残留読出回路２１０、アナログカウンタ２１２、及びサンプルホールドキャパシタ２１１を含む。アナログカウンタ２１２は、第１スイッチ（ｐＳｕｂＡ）、第２スイッチ（ｐＳｕｂＡＮ）、カウントキャパシタ２２０、トランジスタ２２２、カウンタ読出回路２１３、及びリセット回路２１５を含む。電荷減算回路２０４は、第１スイッチ（ｐＳｕｂ）、第２スイッチ（ｐＳｕｂＮ）、及びトランジスタ２０５を含む。

動的コンパレータ２０２、フォトダイオード２０３、及び電荷減算回路２０４は、積分キャパシタ２０６へ結合されている。ＣＤＳキャパシタ２０７は、積分キャパシタ２０６とバッファ２０８との間に結合されている。残留読出回路２１０は、バッファ２０８へ結合されており、更には、画像処理ユニット１０６へ結合されるよう構成される。サンプルホールドキャパシタ２１１は、残留読出回路２１０へ結合されている。電荷減算回路２０４の第１スイッチ（ｐＳｕｂ）は、バイアス電圧（ｖＢｉａｓＮ１）とトランジスタ２０５のゲートとの間に結合される。電荷減算回路２０４の第２スイッチ（ｐＳｕｂＮ）は、トランジスタ２０５のゲートと接地との間に結合される。

アナログカウンタ２１２及び電荷減算回路２０４は、動的コンパレータ２０２と通信する。アナログカウンタ２１２の第１スイッチ（ｐＳｕｂＡ）は、バイアス電圧（ＶＢｉａｓＮ２）とトランジスタ２２２のゲートとの間に選択的に結合される。第２スイッチ（ｐＳｕｂＡＮ）は、トランジスタ２２２のゲートと接地との間に選択的に結合される。トランジスタ２２２のソースは接地へ結合されており、トランジスタ２２２のドレインはカウントキャパシタ２２０へ結合されている。カウントキャパシタ２２０は、リセット回路２１５及びカウンタ読出回路２１３へも結合される。カウンタ読出回路２１３は、画像処理ユニット１０６へ結合されるよう構成される。

デジタルユニットセル２００の動作は、図３に関して以下で記載される。図３は、少なくとも１つの実施形態に従ってデジタルユニットセルの動作中のデジタルユニットセル２００における種々の電圧を表すグラフを含む。図３は、時間にわたって積分キャパシタ２０６にかかる電圧を表す第１トレース３０２と、閾電圧（ｖＨｉｇｈ）を表す第２トレース３０４とを含む第１グラフ３００を含む。図３は、時間にわたってカウントキャパシタ２２０にかかるカウント電圧を表すトレース３１２を含む第２グラフ３１０を更に含む。

積分期間の開始時に（すなわち、時間＝０）、積分キャパシタ２０６にかかる電圧３０２はゼロボルトであり、リセット回路２１５は、カウントキャパシタ２２０にかかるカウント電圧３１２を所望の初期カウント電圧に設定する。例えば、積分期間の開始時に、リセット信号（ｐＲｓｔ）がリセット回路２１５へ（例えば、画像処理ユニット１０６又は他のコントローラによって）供給される。リセット信号（ｐＲｓｔ）を受信すると、リセット回路２１５は、カウントキャパシタ２２０を所望の初期カウント電圧へ結合する。一実施形態において、初期カウント電圧は３．４Ｖである。しかし、他の実施形態では、初期カウント電圧は別なふうに設定される。カウントキャパシタ２２０にかかる３．４Ｖの初期カウント電圧は、ゼロのカウント値を表すと（例えば、画像処理ユニット１０６によって）理解される。

シーンからの光学的放射（例えば、入力光信号）がフォトダイオード２０３に入射する場合に、フォトダイオード２０３からの結果として現れる光電流が、積分キャパシタ２０６へ供給され、フォトダイオード２０３に入射する光学的放射の束に対応する電荷が、積分キャパシタ２０６で蓄積する。電荷が積分キャパシタ２０６で蓄積するにつれて、積分キャパシタ２０６にかかる電圧３０２は、積分キャパシタ２０６のキャパシタンス（Ｃｉｎｔ）で除された光電流のレベルに等しい割合で増大する（すなわち、トレース３０２の勾配は、フォトダイオード２０３に入射する光学的放射の束の強さに依存する。）。積分キャパシタ２０６にかかる電圧３０２は、動的コンパレータ２０２によってモニタされる。より具体的には、積分キャパシタ２０６にかかる電圧３０２は、動的コンパレータ２０２によって、閾電圧（ｖＨｉｇｈ）３０４と比較される。

積分キャパシタ２０６にかかる電圧３０２が閾電圧（ｖＨｉｇｈ）３０４よりも小さいとの決定に応答して、動的コンパレータ２０２は、ローｐＳｕｂ^＊制御信号を出力する。ローｐＳｕｂ^＊制御信号は、電荷減算回路２０４の第１スイッチ（ｐＳｕｂ）及び第２スイッチ（ｐＳｕｂＮ）へ、並びにアナログカウンタ２１２の第１スイッチ（ｐＳｕｂＡ）及び第２スイッチ（ｐＳｕｂＡＮ）へ供給される。ローｐＳｕｂ^＊制御信号は、電荷減算回路２０４の第１スイッチ（ｐＳｕｂ）を、開いたままであるよう動作させ、電荷減算回路２０４の第２スイッチ（ｐＳｕｂＮ）を、閉じたままであるよう動作させる。そのようなものとして、トランジスタ２０５のゲートは接地へ結合され、電荷減算回路２０４は、積分キャパシタ２０６にかかる電圧に影響を与えない（すなわち、電圧３０２は、光学的放射がフォトダイオード２０３に入射する場合に増大し続ける。）。ローｐＳｕｂ^＊制御信号は、アナログカウンタ２１２の第１スイッチ（ｐＳｕｂＡ）を、開いたままであるよう動作させ、アナログカウンタ２１２の第２スイッチ（ｐＳｕｂＡＮ）を、閉じたままであるよう動作させる。そのようなものとして、トランジスタ２２２のゲートは接地へ結合され、カウントキャパシタ２２０にかかるカウント電圧３１２は不変である。

積分キャパシタ２０６にかかる電圧３０２が閾電圧（ｖＨｉｇｈ）３０４よりも大きいとの決定に応答して、動的コンパレータ２０２は、ハイｐＳｕｂ^＊制御信号を出力する。ハイｐＳｕｂ^＊制御信号は、電荷減算回路２０４の第１スイッチ（ｐＳｕｂ）及び第２スイッチ（ｐＳｕｂＮ）へ、並びにアナログカウンタ２１２の第１スイッチ（ｐＳｕｂＡ）及び第２スイッチ（ｐＳｕｂＡＮ）へ供給される。ハイｐＳｕｂ^＊制御信号は、電荷減算回路２０４の第１スイッチ（ｐＳｕｂ）を、閉じるよう動作させ、電荷減算回路２０４の第２スイッチ（ｐＳｕｂＮ）を、開くよう動作させ、それによって、バイアス信号ｖＢｉａｓＮ１をトランジスタ２０５のゲートへ供給する。トランジスタ２０５のゲートでのバイアス信号ｖＢｉａｓＮ１は、トランジスタ２０５を、積分キャパシタ２０６を接地へ結合するよう動作させ、積分キャパシタ２０６は、接地へ放電される（すなわち、積分キャパシタ２０６にかかる電圧３０２はゼロになる。）。一実施形態において、バイアス信号ｖＢｉａｓＮ１は、画像処理ユニット１０６によってトランジスタ２０５のゲートへ供給される。しかし、他の実施形態では、バイアス信号ｖＢｉａｓＮ１は、デジタルユニットセル２００と通信する他のコントローラによってトランジスタ２０５のゲートへ供給される。

ハイｐＳｕｂ^＊制御信号はまた、アナログカウンタ２１２の第１スイッチ（ｐＳｕｂＡ）を、閉じるよう動作させ、アナログカウンタ２１２の第２スイッチ（ｐＳｕｂＡＮ）を、開くよう動作させ、それによって、バイアス信号ｖＢｉａｓＮ２をトランジスタ２２２のゲートへ供給する。一実施形態において、バイアス信号ｖＢｉａｓＮ２は、画像処理ユニット１０６によってトランジスタ２２２のゲートへ供給される。しかし、他の実施形態では、バイアス信号ｖＢｉａｓＮ２は、デジタルユニットセル２００と通信する他のコントローラによってトランジスタ２２２のゲートへ供給される。

トランジスタ２２２のゲートへ供給されるバイアス信号ｖＢｉａｓＮ２は、トランジスタ２２２を、カウントキャパシタ２２０から一定量の電荷を除くよう動作させるように、構成される。少なくとも１つの実施形態に従って、カウントキャパシタ２２０から除かれる電荷の一定量は、バイアス信号ｖＢｉａｓＮ２のパルス幅及び電流振幅によって定義される。一定量の電荷がカウントキャパシタ２２０から除かれる場合に、カウントキャパシタ２２０にかかるカウント電圧３１２も一定量だけ下げられる。一実施形態に従って、カウントキャパシタ２２０にかかるカウント電圧３１２は約０．０７５Ｖだけ下げられる。しかし、他の実施形態では、カウントキャパシタ２２０にかかるカウント電圧３１２が下げられる量（すなわち、及び望まれる電荷の対応する一定量）は、何らかの他の適切な値に設定されてよい。

積分キャパシタ２０６にかかる電圧３０２がゼロに下がると、動的コンパレータ２０２は再びローｐＳｕｂ^＊制御信号を出力する。ローｐＳｕｂ^＊制御信号は、電荷減算回路２０４の第１スイッチ（ｐＳｕｂ）を、開くよう動作させ、電荷減算回路２０４の第２スイッチ（ｐＳｕｂＮ）を、閉じるよう動作させ、アナログカウンタ２１２の第１スイッチ（ｐＳｕｂＡ）を、開くよう動作させ、アナログカウンタ２１２の第２スイッチ（ｐＳｕｂＡＮ）を、閉じるよう動作させる。電荷減算回路２０４の第２スイッチ（ｐＳｕｂＮ）が閉じられると、積分キャパシタ２０６は再び、フォトダイオード２０３に入射する放射に応答してフォトダイオード２０３によって生成された光電流からの電荷を蓄積する（すなわち、積分キャパシタ２０６にかかる電圧３０２は増大する。）。

積分キャパシタ２０６にかかる電圧３０２が再び閾電圧（ｖＨｉｇｈ）３０４よりも大きいとの決定に応答して、動的コンパレータ２０２はハイｐＳｕｂ^＊制御信号を出力する。ハイｐＳｕｂ^＊制御信号は、電荷減算回路２０４の第１スイッチ（ｐＳｕｂ）を、閉じるよう動作させ、電荷減算回路２０４の第２スイッチ（ｐＳｕｂＮ）を、開くよう動作させ、それによって、バイアス信号ｖＢｉａｓＮ１をトランジスタ２０５のゲートへ供給する。トランジスタ２０５のゲートでのバイアス信号ｖＢｉａｓＮ１は、トランジスタ２０５を、積分キャパシタ２０６を接地へ結合するよう動作させ、積分キャパシタ２０６は接地へ放電される（すなわち、積分キャパシタ２０６にかかる電圧３０２は再びゼロになる。）。

ハイｐＳｕｂ^＊制御信号はまた、アナログカウンタ２１２の第１スイッチ（ｐＳｕｂＡ）を、閉じるよう動作させ、アナログカウンタ２１２の第２スイッチ（ｐＳｕｂＡＮ）を、開くよう動作させ、それによって、バイアス信号ｖＢｉａｓＮ２をトランジスタ２２２のゲートへ供給する。トランジスタ２２２のゲートへ供給されるバイアス信号ｖＢｉａｓＮ２は、トランジスタ２２２を、再びカウントキャパシタ２２０から一定量の電荷を除き、カウントキャパシタ２２０にかかるカウント電圧３１２を一定量だけ下げるよう動作させるように、構成される。積分キャパシタ２０６にかかる電圧３０２がゼロに下がると、動的コンパレータ２０２は、電荷が積分キャパシタ２０６で再び蓄積されるように回路２００を動作させるローｐＳｕｂ^＊制御信号を再び出力する。

積分キャパシタ２０６に電荷を蓄積し、積分キャパシタ２０６にかかる電圧３０２が閾電圧（ｖＨｉｇｈ）３０４を超える場合に積分キャパシタ２０６を放電し、積分キャパシタ２０６での電荷がリセットされるたびにカウントキャパシタ２２０にかかるカウント電圧３１２を下げる上記のプロセスは、積分期間の終わりまで連続して繰り返す。積分期間の終わりに（例えば、図３に示される時間＝５０μｓで）、積分キャパシタにかかる残留電圧は、サンプルホールドキャパシタ２１１へ供給される。画像処理ユニット１０６は、残留読出回路２１０を、サンプルホールドキャパシタ２１１に蓄えられている残留電圧を画像処理ユニット１０６へ供給するよう動作させる。画像処理ユニット１０６はまた、カウント読出回路２１３を、カウントキャパシタ２２０にかかるカウント電圧３１２を画像処理ユニット１０６へ供給するよう動作させる。

残留電圧及びアナログカウンタ電圧レベルを並行して読み出すと、画像処理ユニット１０６は、それらの電圧を解析して、積分期間全体の間に蓄積された電荷の総量を決定する。例えば、カウントキャパシタ２２０が設定される初期値（例えば、３．４Ｖ）、積分期間の終わりにカウントキャパシタ２２０にかかる電圧（例えば、図３に示される２．６Ｖ）、及び各リセットイベント時のカウントキャパシタ２２０の電圧変化（例えば、０．０７５Ｖ）を知ることによって、画像処理ユニット１０６は、電荷減算回路２０４が積分キャパシタ２０６の電荷をリセットした回数を特定することができる。画像処理ユニット１０６は、積分キャパシタ２０６がリセットされた回数に、各リセットイベント時に積分キャパシタ２０６から除かれた電荷の一定量（ｖＨｉｇｈ×Ｃｉｎｔ＝ｑ）を乗じ、積分キャパシタ２０６にかかる残留電圧を加えることによって、積分期間中に蓄積される総電荷を計算することができる。画像センサ１２０の各ユニットセル１６０によって蓄積される総電荷を計算することによって、画像処理ユニット１０６は、各ユニットセル１６０に入射する放射線に基づきデジタル画像を生成することができる。

上述されたように、デジタルユニットセル２００は、単一のアナログカウンタ２１２を含む。しかし、他の実施形態では、デジタルユニットセル２００は、第２アナログカウンタ２１４を含んでよい。第２アナログカウンタ２１４は、第１アナログカウンタ２１２と実質的に同じに構成され、実質的に同じように動作する。デジタルユニットセル２００が複数のアナログカウンタを含む実施形態では、第１アナログカウンタ２１２のカウントキャパシタ２２０は、カウンタ選択スイッチ２２４を介してカウンタ読出回路２１３へ選択的に結合され、第２アナログカウンタ２１４のカウントキャパシタ２２０は、カウンタ選択スイッチ２２６を介してカウンタ読出回路２１３へ選択的に結合される。画像処理ユニット１０６（又はデジタルユニットセル２００と通信する他のコントローラ）は、各カウンタ選択スイッチ２２４、２２６を、どのアナログカウンタ２１２、２１４がカウント電圧をカウンタ読出回路２１３へ供給しているかを変更するよう動作させる。

例えば、一実施形態において、第１積分期間中に、積分キャパシタ２０６は電荷を蓄積し、アナログカウンタ２１２は、上述されたように（すなわち、積分キャパシタ２０６がリセットされるたびに一定量だけカウント電圧を低下させることによって）リセットイベントをカウントする。第１積分期間の終わりに、画像処理ユニット１０６又はデジタルユニットセル２００と通信するコントローラは、カウンタ選択スイッチ２２４を、閉じるよう動作させ、カウンタ選択スイッチ２２６を、開くよう動作させ、それによって、アナログカウンタ２１２のカウントキャパシタ２２０にあるカウント電圧をカウンタ読出回路２１３へ供給する。

第２積分期間中、読出回路２１３がアナログカウンタ２１２のカウントキャパシタ２２０からカウント電圧を読み出しているときに、積分キャパシタ２０６は電荷を蓄積し続け、アナログカウンタ２１４は、上述されたように（すなわち、積分キャパシタ２０６がリセットされるたびに一定量だけカウント電圧を低下させることによって）リセットイベントをカウントする。第２積分期間の終わりに、画像処理ユニット１０６又はデジタルユニットセル２００と通信するコントローラは、カウンタ選択スイッチ２２６を、閉じるよう動作させ、カウンタ選択スイッチ２２４を、開くよう動作させ、それによって、アナログカウンタ２１４のカウントキャパシタ２２０にあるカウント電圧をカウンタ読出回路２１３へ供給する。複数の積分期間にわたって、どのアナログカウンタ２１２、２１４がリセットイベントをカウントしており、どれがカウンタ読出回路２１３によって読み出されているかを連続して変更することによって、フォトディテクタ２０３に入射する放射線の積分は連続的に（すなわち、デジタルユニットセルから情報を読み出すための休止期間を必要とせずに）実行され得る。他の実施形態に従って、デジタルユニットセル２００は、アナログカウンタをいくつでも含んでよい。

上述されたように、アナログカウンタのカウント電圧は、積分キャパシタがリセットされるたびに下げられる。しかし、他の実施形態では、アナログカウンタのカウント電圧は、積分キャパシタがリセットされるたびに上げられてよい。

やはり上述されたように、積分キャパシタ２０６は、ＣＤＳキャパシタ２０７を介してバッファ２０８へ結合されている。しかし、他の実施形態では、ＣＤＳキャパシタ２０７は削除されてよく、積分キャパシタ２０６はバッファ２０８へ直接に、又はサンプルホールドキャパシタ（ｐＳＨ）を介してサンプルホールドキャパシタ２１１へ結合され得る。

上述されたように、アナログカウンタ要素を含むデジタルユニットセルが提供される。アナログカウンタ要素は、初期カウンタ電圧を設定され、カウント電圧は、デジタルユニットセルの積分キャパシタがリセットされるたびに下げられる。デジタルユニットセルに蓄積される総電荷は、アナログカウンタのカウント電圧が下げられた回数と、積分キャパシタに蓄えられているいくらかの残留電圧とに基づき、計算され得る。アナログカウンタは、従来のデジタルカウンタ要素と比較して、物理的により小さく、より少ない電力で動作し、注入するクロストークがより少ない。アナログカウンタはまた、そのより小さいサイズに関わらず、従来のデジタルカウンタと同等である最大カウンタ値を保持することができる。

少なくとも１つの実施形態のいくつかの態様について上述されたが、当然ながら、様々な、変更、改良、及び改善が当業者に容易に想到可能である。そのような変更、改良、及び改善は、本開示の部分であるよう意図され、且つ、本発明の適用範囲内であるよう意図される。然るに、前述の記載及び図面は、ほんの一例であり、発明の範囲は、添付の特許請求の範囲及びそれらの均等の適切な構成から決定されるべきである。

Claims (20)

1. フォトダイオードと、
   前記フォトダイオードへ結合され、積分期間にわたって、前記フォトダイオードに入射する入力光信号に応答して前記フォトダイオードによって生成された電荷を蓄積するよう構成される積分キャパシタと、
   前記積分キャパシタへ結合され、前記積分キャパシタにかかる電圧を閾電圧と比較し、前記積分キャパシタにかかる電圧が前記閾電圧よりも大きいと決定されるたびに第１レベルにある制御信号を生成するよう構成されるコンパレータと、
   前記積分キャパシタへ及び前記コンパレータへ結合され、前記コンパレータから前記第１レベルにある前記制御信号を受信し、前記第１レベルにある前記制御信号が前記コンパレータから受信されるたびに前記積分キャパシタにある前記蓄積された電荷を放電するよう構成される電荷減算回路と、
   前記コンパレータへ結合され、前記コンパレータから前記第１レベルにある前記制御信号を受信し、前記第１レベルにある前記制御信号が前記コンパレータから受信されるたびにカウント電圧を一定量だけ低下させるよう構成される少なくとも１つのアナログカウンタと、
   前記少なくとも１つのアナログカウンタへ結合され、前記積分期間の終わりに前記カウント電圧を画像処理回路へ供給するよう構成されるカウンタ読出回路と
   を有するデジタルユニットセル。
2. 前記少なくとも１つのアナログカウンタは、前記カウンタ読出回路へ結合され、前記カウント電圧を保持するよう構成されるカウントキャパシタを有する、
   請求項１に記載のデジタルユニットセル。
3. 前記少なくとも１つのアナログカウンタは、前記カウントキャパシタへ結合され、前記少なくとも１つのアナログカウンタが前記コンパレータから前記第１レベルにある前記制御信号を受信するたびに前記カウントキャパシタから電荷の一定部分を除くよう構成されるトランジスタ回路を更に有する、
   請求項２に記載のデジタルユニットセル。
4. 前記少なくとも１つのアナログカウンタは、前記カウントキャパシタへ結合され、前記積分期間の始めに前記カウント電圧を初期値に設定するよう構成されるリセット回路を更に有する、
   請求項３に記載のデジタルユニットセル。
5. 前記積分キャパシタへ結合され、前記積分期間の前記終わりに前記積分キャパシタから残留電圧を受けるよう構成されるサンプルホールドキャパシタ
   を更に有する、請求項３に記載のデジタルユニットセル。
6. 前記サンプルホールドキャパシタへ結合され、前記積分期間の前記終わりに前記サンプルホールドキャパシタから前記残留電圧を出力するよう構成される残留読出回路
   を更に有する、請求項５に記載のデジタルユニットセル。
7. 前記カウンタ読出回路及び前記残留読出回路へ結合され、前記カウンタ読出回路から前記カウント電圧を受け、前記残留読出回路から前記残留電圧を受け、前記カウント電圧及び前記残留電圧に基づき、当該デジタルユニットセルによって蓄積される総電荷を計算するよう構成される前記画像処理回路
   を更に有する、請求項６に記載のデジタルユニットセル。
8. 前記画像処理回路は、
   少なくとも前記カウント電圧に基づき、前記電荷減算回路が前記積分キャパシタにある前記蓄積された電荷を放電した合計回数を計算することと、
   前記電荷減算回路が前記積分キャパシタにある前記蓄積された電荷を放電した前記合計回数に前記電荷の一定部分を乗じ、前記残留電圧を加えることによって、当該デジタルユニットセルによって蓄積される前記総電荷を計算することと
   によって、当該デジタルユニットセルによって蓄積される前記総電荷を計算するよう更に構成される、
   請求項７に記載のデジタルユニットセル。
9. 前記電荷減算回路は、該電荷減算回路が前記コンパレータから前記第１レベルにある前記制御信号を受信するたびに、前記積分キャパシタにある前記蓄積された電荷を除くよう構成されるトランジスタ回路を有する、
   請求項１に記載のデジタルユニットセル。
10. 前記少なくとも１つのアナログカウンタは、第１カウンタ選択スイッチを介して前記カウンタ読出回路へ選択的に結合される第１アナログカウンタと、第２カウンタ選択スイッチを介して前記カウンタ読出回路へ選択的に結合される第２アナログカウンタとを含む、
    請求項１に記載のデジタルユニットセル。
11. フォトダイオード及び積分キャパシタを有するデジタルユニットセルの作動方法であって、
    積分期間にわたって前記フォトダイオードに入射する入力光信号に応答して電荷を生成することと、
    前記電荷を前記積分キャパシタに蓄積することと、
    前記積分キャパシタにかかる電圧を閾電圧と比較することと、
    前記積分キャパシタにかかる電圧が前記閾電圧を超えるたびに、前記積分キャパシタにある前記蓄積された電荷を除くことと、
    前記積分キャパシタにかかる電圧が前記閾電圧を超えるたびに、アナログカウンタのカウント電圧を一定量だけ低下させることと、
    前記積分期間の終わりに、前記アナログカウンタの前記カウント電圧を画像プロセッサに読み出すことと
    を有する方法。
12. 前記積分キャパシタにある前記蓄積された電荷を除くことは、前記積分キャパシタを接地へ結合することを含む、
    請求項１１に記載の方法。
13. 前記アナログカウンタの前記カウント電圧を一定量だけ低下させることは、前記アナログカウンタに含まれるカウントキャパシタから電荷の一定部分を除くことを含む、
    請求項１１に記載の方法。
14. 前記積分期間の始めに、前記アナログカウンタの前記カウント電圧を初期値に設定すること
    を更に有する、請求項１３に記載の方法。
15. 前記積分期間の前記終わりに、前記積分キャパシタにかかる残留電圧を前記画像プロセッサに読み出すこと
    を更に有する、請求項１３に記載の方法。
16. 前記画像プロセッサにより、前記カウント電圧及び前記残留電圧に基づき、前記デジタルユニットセルによって蓄積される総電荷を計算すること
    を更に有する、請求項１５に記載の方法。
17. 前記デジタルユニットセルによって蓄積される総電荷を計算することは、
    少なくとも前記カウント電圧に基づき、前記積分キャパシタにある前記蓄積された電荷が放電された合計回数を計算することと、
    前記積分キャパシタにある前記蓄積された電荷が放電された前記合計回数に前記電荷の一定部分を乗じ、前記残留電圧を加えることによって、前記デジタルユニットセルによって蓄積される前記総電荷を計算することと
    を含む、
    請求項１６に記載の方法。
18. 画像処理回路と、
    前記画像処理回路へ結合されるユニットセルのアレイと
    を有し、
    各ユニットセルは、
    積分キャパシタへ結合されたフォトダイオードであり、前記積分キャパシタは、積分期間にわたって、前記フォトダイオードに入射する入力光信号によって生成された電荷を蓄積するよう構成される、前記フォトダイオードと、
    前記積分キャパシタへ結合され、前記積分キャパシタにかかる電圧を閾電圧と比較し、前記積分キャパシタにかかる電圧が前記閾電圧よりも大きいと決定されるたびに第１レベルにある制御信号を生成するよう構成されるコンパレータと、
    前記積分キャパシタ及び前記コンパレータへ結合され、前記第１レベルにある前記制御信号が前記コンパレータから受信されるたびに、前記積分キャパシタにある前記蓄積された電荷を放電するよう構成される電荷減算回路と、
    アナログカウンタのカウント電圧を保持する手段であり、前記カウント電圧は、前記積分キャパシタにある前記蓄積された電荷が放電された回数に対応する、前記手段と、
    前記アナログカウンタへ結合され、前記積分期間の終わりに前記カウント電圧を前記画像処理回路へ供給するよう構成される読出回路と
    を有する、画像センサ。
19. 各ユニットセルは、前記積分期間の前記終わりに前記積分キャパシタにかかる残留電圧を読み出す手段を更に有する、
    請求項１８に記載の画像センサ。
20. 前記画像処理回路は、各ユニットセルから受け取られた前記残留電圧及び前記カウント電圧に基づき、各ユニットセルによって蓄積される総電荷を計算するよう構成される、
    請求項１９に記載の画像センサ。

Images