JP6522172B2 - Thin film transistor - Google Patents
Thin film transistor Download PDFInfo
- Publication number
- JP6522172B2 JP6522172B2 JP2018000469A JP2018000469A JP6522172B2 JP 6522172 B2 JP6522172 B2 JP 6522172B2 JP 2018000469 A JP2018000469 A JP 2018000469A JP 2018000469 A JP2018000469 A JP 2018000469A JP 6522172 B2 JP6522172 B2 JP 6522172B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- carbon nanotube
- semiconductor structure
- schottky diode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 146
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 90
- 239000002041 carbon nanotube Substances 0.000 claims description 77
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 77
- 239000002238 carbon nanotube film Substances 0.000 claims description 61
- 239000000463 material Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 4
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 61
- 239000002184 metal Substances 0.000 description 61
- 239000000758 substrate Substances 0.000 description 53
- 238000000034 method Methods 0.000 description 9
- 239000002086 nanomaterial Substances 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical group CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000002270 dispersing agent Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 2
- 239000005977 Ethylene Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000002120 nanofilm Substances 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002109 single walled nanotube Substances 0.000 description 2
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- -1 transition metal sulfide Chemical class 0.000 description 1
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Carbon And Carbon Compounds (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタに関するものである。 The present invention relates to a thin film transistor.
ショットキーダイオードは、金属と半導体が接触して形成された金属-半導体接合を利用して製造されるダイオードである。ショットキーダイオードは、ＰＮ接合ダイオードより低消費電力、大電流及び超高速などの利点を有するので、電子部品の中で注目される。 A Schottky diode is a diode manufactured using a metal-semiconductor junction formed by contacting a metal and a semiconductor. Schottky diodes are noted among electronic components because they have advantages such as lower power consumption, higher current and higher speed than PN junction diodes.
しかし、低次元のナノスケールの電子材料にとって、伝統的なシリコン材料と異なって、ドーピング法によってダイオードを製造することが難しい。現在、ナノスケールの半導体材料のダイオードは主に化学ドーピング法又はヘテロ接合法によって製造されるので、工程が複雑であり、ダイオード及びダイオードが応用された薄膜トランジスタの応用が制限される。 However, for low dimensional nanoscale electronic materials, unlike traditional silicon materials, it is difficult to fabricate diodes by doping methods. At present, diodes of nanoscale semiconductor materials are mainly manufactured by chemical doping or heterojunction method, which complicates the process and limits the applications of the diodes and the thin film transistors to which the diodes are applied.
従って、本発明は、薄膜トランジスタを提供する。 Accordingly, the present invention provides a thin film transistor.
薄膜トランジスタは、ゲート電極、絶縁誘電層及び少なくとも一つのショットキーダイオードユニットを含み、前記ゲート電極が前記絶縁誘電層によって、前記少なくとも一つのショットキーダイオードユニットと絶縁的に設置される。前記ショットキーダイオードユニットは、第一電極、半導体構造及び第二電極を含み、前記第一電極が前記絶縁誘電層の表面に設置され、前記半導体構造が第一端部及び該第一端部と対向して設置された第二端部を含み、前記第一端部が前記第一電極に敷設され、前記第一電極を前記半導体構造の第一端部と前記絶縁誘電層との間に位置させ、前記第二端部が、前記絶縁誘電層の表面に設置され、前記第二電極が前記半導体構造の第二端部に設置され、前記半導体構造の第二端部を前記第二電極と前記絶縁誘電層との間に位置させ、前記半導体構造がナノスケールの半導体構造である。 The thin film transistor includes a gate electrode, an insulating dielectric layer and at least one Schottky diode unit, and the gate electrode is disposed in an insulating manner with the at least one Schottky diode unit by the insulating dielectric layer. The Schottky diode unit includes a first electrode, a semiconductor structure, and a second electrode, the first electrode being disposed on the surface of the insulating dielectric layer, and the semiconductor structure being a first end portion and the first end portion. Comprising a second end oppositely disposed, the first end being laid on the first electrode, the first electrode being located between the first end of the semiconductor structure and the insulating dielectric layer The second end is disposed on the surface of the insulating dielectric layer, the second electrode is disposed at the second end of the semiconductor structure, and the second end of the semiconductor structure is coupled with the second electrode. Located between the insulating dielectric layer, the semiconductor structure is a nanoscale semiconductor structure.
前記ナノスケールの半導体構造は、一次元の半導体線形材料又は二次元の半導体フィルムである。 The nanoscale semiconductor structure is a one-dimensional semiconductor linear material or a two-dimensional semiconductor film.
前記半導体構造は、二硫化モリブデンフィルムであり、厚さが１ナノメートル〜２ナノメートルである。 The semiconductor structure is a molybdenum disulfide film and has a thickness of 1 nm to 2 nm.
前記半導体構造は、カーボンナノチューブ構造体であり、前記カーボンナノチューブ構造体が少なくとも一本カーボンナノチューブを含み、前記カーボンナノチューブ構造体における半導体型のカーボンナノチューブの質量百分率が８０％以上である。 The semiconductor structure is a carbon nanotube structure, the carbon nanotube structure includes at least one carbon nanotube, and a mass percentage of semiconductor-type carbon nanotubes in the carbon nanotube structure is 80% or more.
前記カーボンナノチューブ構造体が一本の半導体型のカーボンナノチューブであり、前記半導体型のカーボンナノチューブが第一電極から第二電極まで延伸する。 The carbon nanotube structure is a single semiconductor type carbon nanotube, and the semiconductor type carbon nanotube extends from the first electrode to the second electrode.
前記カーボンナノチューブ構造体がカーボンナノチューブフィルムであり、前記カーボンナノチューブフィルムの厚さが１００ナノメートル以下である。 The carbon nanotube structure is a carbon nanotube film, and the thickness of the carbon nanotube film is 100 nm or less.
従来技術と比べると、本発明の薄膜トランジスタは、一次元のナノ材料又は二次元のナノ材料を半導体構造とするので、複雑である化学ドーピング法によって半導体材料を獲得する必要はない。従って、半導体材料が製造しやすく、且つコストが低く、薄膜トランジスタの構造が簡単である。 As compared with the prior art, the thin film transistor of the present invention has a semiconductor structure in a one-dimensional nanomaterial or a two-dimensional nanomaterial, and thus there is no need to obtain a semiconductor material by a complicated chemical doping method. Therefore, the semiconductor material is easy to manufacture, the cost is low, and the structure of the thin film transistor is simple.
以下、図面を参照して、本発明の実施例について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施例１）
図１及び図２を参照すると、本発明の第一実施例は、ショットキーダイオード１００を提供する。ショットキーダイオード１００は、絶縁基板１０２及びショットキーダイオードユニット（図示せず）を含む。ショットキーダイオードユニットが絶縁基板１０２の表面に設置され、絶縁基板１０２に支持される。ショットキーダイオードユニットが第一電極１０４、半導体構造１０８及び第二電極１０６を含む。第一電極１０４が絶縁基板１０２の表面に設置される。半導体構造１０８が第一端部１０８２及び第一端部１０８２と対向して設置された第二端部１０８４を含む。第一端部１０８２が第一電極１０４に敷設され、第一電極１０４を半導体構造１０８の第一端部１０８２と絶縁基板１０２との間に位置させる。第二端部１０８４が、絶縁基板１０２の表面に設置され、第二電極１０６が半導体構造１０８の第二端部１０８４に設置され、半導体構造１０８の第二端部１０８４を第二電極１０６と絶縁基板１０２との間に位置させる。
Example 1
Referring to FIGS. 1 and 2, a first embodiment of the present invention provides a Schottky diode 100. The Schottky diode 100 includes an insulating substrate 102 and a Schottky diode unit (not shown). A Schottky diode unit is disposed on the surface of the insulating substrate 102 and supported by the insulating substrate 102. The Schottky diode unit comprises a first electrode 104, a semiconductor structure 108 and a second electrode 106. The first electrode 104 is disposed on the surface of the insulating substrate 102. A semiconductor structure 108 includes a first end 1082 and a second end 1084 disposed opposite the first end 1082. A first end portion 1082 is laid over the first electrode 104 to position the first electrode 104 between the first end portion 1082 of the semiconductor structure 108 and the insulating substrate 102. A second end 1084 is disposed on the surface of the insulating substrate 102, a second electrode 106 is disposed at the second end 1084 of the semiconductor structure 108, and the second end 1084 of the semiconductor structure 108 is insulated with the second electrode 106. It is located between the substrate 102.
図３を参照すると、もう一つの構造を有するショットキーダイオードである。ショットキーダイオードにおいて、第一電極１０４が絶縁基板１０２にはめ込まれ、第一電極１０４の上表面と絶縁基板１０２の表面が同じ平面に位置する。半導体構造１０８が基板１０２の表面に水平に設置され、第一端部１０８２が第一電極１０４の上表面に位置する。第二電極１０６が半導体構造１０８の表面に設置され、半導体構造１０８の第二端部１０８４を被覆する。第一電極１０４が半導体構造１０８の第一端部１０８２と絶縁基板１０２との間に位置する。半導体構造１０８の第二端部１０８４が第二電極１０６と絶縁基板１０２との間に位置する。 Referring to FIG. 3, it is a Schottky diode having another structure. In a Schottky diode, the first electrode 104 is inserted into the insulating substrate 102, and the upper surface of the first electrode 104 and the surface of the insulating substrate 102 are in the same plane. The semiconductor structure 108 is horizontally disposed on the surface of the substrate 102, and the first end 1082 is located on the upper surface of the first electrode 104. A second electrode 106 is disposed on the surface of the semiconductor structure 108 and covers the second end 1084 of the semiconductor structure 108. A first electrode 104 is positioned between the first end 1082 of the semiconductor structure 108 and the insulating substrate 102. A second end 1084 of the semiconductor structure 108 is located between the second electrode 106 and the insulating substrate 102.
図４を参照すると、本発明は、更にショットキーダイオードアレイ１０を提供する。ショットキーダイオードアレイ１０は、絶縁基板１０２及び絶縁基板１０２の表面に設置された複数のショットキーダイオードユニット１１０を含み、複数のショットキーダイオードユニット１１０がアレイの形式で絶縁基板１０２の表面に配列される。各ショットキーダイオードユニット１１０が間隔をあけて設置される。ショットキーダイオードユニット１１０が第一実施例のショットキーダイオードユニットと同じである。 Referring to FIG. 4, the present invention further provides a Schottky diode array 10. The Schottky diode array 10 includes an insulating substrate 102 and a plurality of Schottky diode units 110 disposed on the surface of the insulating substrate 102, and the plurality of Schottky diode units 110 are arranged on the surface of the insulating substrate 102 in the form of an array. Ru. Each Schottky diode unit 110 is spaced apart. The Schottky diode unit 110 is the same as the Schottky diode unit of the first embodiment.
ショットキーダイオード１００は、下記の方法によって製造することができる。まず、絶縁基板１０２に第一電極１０４を形成して、第一電極１０４及び絶縁基板１０２に半導体構造１０８を形成する。即ち、半導体構造１０８の第一端部１０８２が第一電極１０４の上表面に設置され、第二端部１０８４が絶縁基板１０２の表面に設置される。次に、半導体構造１０８の第二端部１０８４の上表面に第二電極１０６を形成する。本実施例において、第一電極１０４及び第二電極１０６がフォトエッチング法によって形成される。 The Schottky diode 100 can be manufactured by the following method. First, the first electrode 104 is formed on the insulating substrate 102, and the semiconductor structure 108 is formed on the first electrode 104 and the insulating substrate 102. That is, the first end 1082 of the semiconductor structure 108 is disposed on the upper surface of the first electrode 104, and the second end 1084 is disposed on the surface of the insulating substrate 102. Next, a second electrode 106 is formed on the top surface of the second end 1084 of the semiconductor structure 108. In the present embodiment, the first electrode 104 and the second electrode 106 are formed by photoetching.
ショットキーダイオードアレイは、下記の方法によって製造することができる。まず、絶縁基板１０２に複数の第一電極１０４を形成して、第一電極１０４及び絶縁基板１０２に複数の半導体構造１０８を形成して、半導体構造１０８及び第一電極１０４が一対一で対応する。即ち、各半導体構造１０８の第一端部１０８２が第一電極１０４の上表面に設置され、第二端部１０８４が絶縁基板１０２の表面に設置される。次に、各半導体構造１０８の第二端部１０８４の上方に第二電極１０６を形成して、半導体構造１０８及び第二電極１０６が一対一で対応する。即ち、各第二電極１０６が一つの半導体構造１０８の第二端部１０８４の上方に設置される。複数の第一電極１０４及び複数の第二電極１０６がフォトエッチング法によって形成される。 The Schottky diode array can be manufactured by the following method. First, the plurality of first electrodes 104 are formed on the insulating substrate 102, the plurality of semiconductor structures 108 are formed on the first electrode 104 and the insulating substrate 102, and the semiconductor structures 108 and the first electrodes 104 correspond to each other one by one. . That is, the first end 1082 of each semiconductor structure 108 is disposed on the upper surface of the first electrode 104, and the second end 1084 is disposed on the surface of the insulating substrate 102. Next, the second electrode 106 is formed above the second end 1084 of each semiconductor structure 108, and the semiconductor structure 108 and the second electrode 106 correspond to each other in a one-to-one manner. That is, each second electrode 106 is disposed above the second end 1084 of one semiconductor structure 108. A plurality of first electrodes 104 and a plurality of second electrodes 106 are formed by photoetching.
絶縁基板１０２が支持作用を果たして、その材料がガラス、石英、セラミックス、ダイヤモンド、シリコンウェーハなどの硬性材料又はプラスッチク、樹脂などの柔軟な材料である。本実施例において、絶縁基板１０２の材料が二酸化珪素層を有するシリコンウェーハである。絶縁基板１０２は、ショットキーダイオード１００を支持することに用いられる。絶縁基板１０２が大規模集積回路における基板を使用してもよく、且つ複数のショットキーダイオード１００が予定の規律又はパターンどおりに、同一絶縁基板１０２に集積することができ、薄膜トランジスタ又は他の半導体部品を形成する。 The insulating substrate 102 performs a supporting function, and the material is a hard material such as glass, quartz, ceramics, diamond, silicon wafer or a flexible material such as plastic, resin or the like. In the present embodiment, the material of the insulating substrate 102 is a silicon wafer having a silicon dioxide layer. The insulating substrate 102 is used to support the Schottky diode 100. The insulating substrate 102 may use a substrate in a large scale integrated circuit, and a plurality of Schottky diodes 100 can be integrated on the same insulating substrate 102 according to a predetermined discipline or pattern, thin film transistors or other semiconductor components Form
第一電極１０４及び第二電極１０６の材料がアルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム、セシウム又はそれらの合金である。本実施例において、第一電極１０４及び第二電極１０６は、材料が金属のパラジウムフィルムであり、厚さが５０ナノメートルである。 The material of the first electrode 104 and the second electrode 106 is aluminum, copper, tungsten, molybdenum, gold, titanium, neodymium, palladium, cesium or an alloy thereof. In the present embodiment, the first electrode 104 and the second electrode 106 are palladium films made of metal and have a thickness of 50 nanometers.
ある実施例において、図５に示すように、半導体構造１０８がナノスケールの半導体構造であり、ナノスケールの半導体構造が一次元のナノ構造であり、即ち、線形構造であり、その直径が２００ナノメートルより小さい。もう一つの実施例において、図６に示すように、ナノスケールの半導体構造が二次元のナノの構造であってもよい。即ち、ナノスケールの半導体構造は、フィルム構造であり、その厚さが２００ナノメートルより小さい。半導体構造１０８の材料がＮ型の半導体又はＰ型半導体である。半導体構造１０８の材料が制限されず、無機化合物半導体、元素半導体又は有機半導体材料である。例えば、半導体構造１０８の材料がガリウム砒素、炭化珪素、多結晶シリコン、単結晶シリコン又はナフタリンなどである。一次元のナノ構造がナノ線、ナノチューブ及びナノ棒などの半導体材料であり、例えば、カーボンナノチューブ、シリコンナノ線などである。半導体構造１０８が一次元のナノ構造である時には、半導体構造１０８は、第一電極１０４から第二電極１０６まで延伸する。二次元のナノ構造がナノフィルムであり、例えば、カーボンナノチューブフィルム、ＭoＳ２フィルムなどである。ある本実施例において、半導体構造１０８の材料が遷移金属硫化物である。本実施例において、半導体構造１０８の材料がＭoＳ２であり、Ｎ型の半導体材料であり、その厚さが１〜２ナノメートルである。 In one embodiment, as shown in FIG. 5, the semiconductor structure 108 is a nanoscale semiconductor structure and the nanoscale semiconductor structure is a one-dimensional nanostructure, ie, a linear structure having a diameter of 200 nanometres. Less than a meter. In another embodiment, as shown in FIG. 6, the nanoscale semiconductor structure may be a two dimensional nano structure. That is, the nanoscale semiconductor structure is a film structure whose thickness is less than 200 nanometers. The material of the semiconductor structure 108 is an N-type semiconductor or a P-type semiconductor. The material of the semiconductor structure 108 is not limited and is an inorganic compound semiconductor, an elemental semiconductor or an organic semiconductor material. For example, the material of the semiconductor structure 108 is gallium arsenide, silicon carbide, polycrystalline silicon, single crystal silicon or naphthalene. One-dimensional nanostructures are semiconductor materials such as nano-wires, nanotubes and nanorods, eg carbon nanotubes, silicon nano-wires etc. When the semiconductor structure 108 is a one-dimensional nanostructure, the semiconductor structure 108 extends from the first electrode 104 to the second electrode 106. The two-dimensional nanostructure is a nanofilm, for example, a carbon nanotube film, a MoS 2 film, and the like. In one embodiment, the material of the semiconductor structure 108 is a transition metal sulfide. In the present embodiment, the material of the semiconductor structure 108 is MoS 2 , an N-type semiconductor material, and its thickness is 1 to 2 nanometers.
半導体構造１０８がカーボンナノチューブ構造体である。カーボンナノチューブ構造体が一本の半導体型のカーボンナノチューブであり、カーボンナノチューブフィルムであってもよい。カーボンナノチューブフィルムの厚さが２００ナノメートル以下である。 The semiconductor structure 108 is a carbon nanotube structure. The carbon nanotube structure may be a single semiconductor type carbon nanotube, or may be a carbon nanotube film. The thickness of the carbon nanotube film is 200 nm or less.
ある実施例において、図５に示すように、半導体構造１０８が一本の半導体型のカーボンナノチューブである。カーボンナノチューブの直径が１ナノメートル〜１０ナノメートルである。好ましくは、カーボンナノチューブが単層カーボンナノチューブであり、直径が１ナノメートル〜５ナノメートルであり、長さが１００ナノメートル〜１ミリメートルである。カーボンナノチューブが第一電極１０４から、第二電極１０６まで延伸して、カーボンナノチューブの一つの端部が第一電極１０４に設置され、もう一つの端部が第二電極１０６の下方に設置される。 In one embodiment, as shown in FIG. 5, the semiconductor structure 108 is a single carbon nanotube of semiconductor type. The diameter of the carbon nanotube is 1 nm to 10 nm. Preferably, the carbon nanotubes are single-walled carbon nanotubes, having a diameter of 1 nanometer to 5 nanometers, and a length of 100 nanometers to 1 millimeter. A carbon nanotube is extended from the first electrode 104 to the second electrode 106, one end of the carbon nanotube is placed on the first electrode 104, and the other end is placed below the second electrode 106 .
他の実施例において、半導体構造１０８がカーボンナノチューブフィルムであり、カーボンナノチューブフィルムが複数のカーボンナノチューブを含む。カーボンナノチューブフィルムにおいて、半導体型のカーボンナノチューブの質量百分率が８０％以上である。半導体構造１０８が複数のカーボンナノチューブからなる。カーボンナノチューブフィルムに、複数のカーボンナノチューブが配向し又は配向せずに配置されている。複数のカーボンナノチューブの配列方式により、カーボンナノチューブフィルムは非配向型のカーボンナノチューブフィルム及び配向型のカーボンナノチューブフィルムの二種に分類される。配向型のカーボンナノチューブフィルムは、複数のカーボンナノチューブが特定の規律によって配列される。非配向型のカーボンナノチューブフィルムは、複数のカーボンナノチューブがランダムに配列される。 In another embodiment, the semiconductor structure 108 is a carbon nanotube film, and the carbon nanotube film comprises a plurality of carbon nanotubes. In the carbon nanotube film, the mass percentage of the semiconducting carbon nanotube is 80% or more. The semiconductor structure 108 comprises a plurality of carbon nanotubes. In the carbon nanotube film, a plurality of carbon nanotubes are arranged with or without orientation. A carbon nanotube film is classified into two types of a non-oriented type carbon nanotube film and an oriented type carbon nanotube film according to an arrangement system of a plurality of carbon nanotubes. In the oriented carbon nanotube film, a plurality of carbon nanotubes are arranged according to a specific rule. In the non-oriented carbon nanotube film, a plurality of carbon nanotubes are randomly arranged.
図７及び図８を参照すると、ある実施例において、配向型のカーボンナノチューブフィルム１１２は、カーボンナノチューブアレイフィルムである。カーボンナノチューブアレイフィルムは、互いに平行し、水平に配列されたカーボンナノチューブ１１２２からなり、カーボンナノチューブ１１２２が絶縁基板１０２の表面に平行し、第一電極１０４から第二電極１０６まで延伸する。配向型のカーボンナノチューブフィルム１１２におけるカーボンナノチューブがＣＶＤ法によって成長し、或いはカーボンナノチューブアレイから目標基板に転移し、複数のカーボンナノチューブの導電チャンネルを形成する。配向型のカーボンナノチューブフィルム１１２の厚さの方向に一本のカーボンナノチューブ１１２２のみを含む。即ち、カーボンナノチューブフィルム１１２の厚さがカーボンナノチューブ１１２２の直径によって決められる。カーボンナノチューブの直径が１ナノメートル〜１０ナノメートルである。配向型のカーボンナノチューブフィルム１１２の厚さが１ナノメートル〜１０ナノメートルである。好ましくは、カーボンナノチューブ１１２２が単層カーボンナノチューブであり、直径が１ナノメートル〜５ナノメートルであり、長さが１００ナノメートル〜１ミリメートルである。 Referring to FIGS. 7 and 8, in one embodiment, the oriented carbon nanotube film 112 is a carbon nanotube array film. The carbon nanotube array film is composed of carbon nanotubes 1122 arranged parallel to each other and horizontally, the carbon nanotubes 1122 being parallel to the surface of the insulating substrate 102 and extending from the first electrode 104 to the second electrode 106. The carbon nanotubes in the oriented carbon nanotube film 112 are grown by the CVD method, or transferred from the carbon nanotube array to the target substrate to form a plurality of carbon nanotube conductive channels. Only one carbon nanotube 1122 is included in the direction of the thickness of the oriented carbon nanotube film 112. That is, the thickness of the carbon nanotube film 112 is determined by the diameter of the carbon nanotube 1122. The diameter of the carbon nanotube is 1 nm to 10 nm. The thickness of the oriented carbon nanotube film 112 is 1 nm to 10 nm. Preferably, the carbon nanotubes 1122 are single-walled carbon nanotubes, having a diameter of 1 nm to 5 nm, and a length of 100 nm to 1 mm.
図９を参照すると、ある実施例において、非配向型のカーボンナノチューブフィルムは、ランダムに配列された複数のカーボンナノチューブを含み、カーボンナノチューブが半導体型のカーボンナノチューブであり、直径が１ナノメートル〜５０ナノメートルである。非配向型のカーボンナノチューブフィルムの厚さが１ナノメートル〜１００ナノメートルである。ある実施例において、非配向型のカーボンナノチューブフィルムは、溶液でカーボンナノチューブを浸した後、沈積することによって獲得することができる。具体的には、カーボンナノチューブ粉末を分散剤に分散し、分散液を形成する。カーボンナノチューブ粉末は、半導体型のカーボンナノチューブを含み、半導体型のカーボンナノチューブの質量百分率が８０％以上であり、分散剤がＮＭＰ又はトルエンなどの有機溶剤である。次に、目標基板を分散液に浸し、カーボンナノチューブが目標基板の表面に沈積して、非配向型のカーボンナノチューブネットワークフィルムを形成する。本実施例において、目標基板は第一電極１０４が形成された絶縁基板１０２であり、カーボンナノチューブが第一電極１０４の表面及び絶縁基板１０２の表面に沈積して、カーボンナノチューブフィルムを形成する。その後、カーボンナノチューブフィルムの第一電極１０４から離れる端部に第二電極１０６を形成することによって、図１に示すような構造を獲得することができる。カーボンナノチューブフィルムが半導体構造１０８である。 Referring to FIG. 9, in one embodiment, the non-oriented carbon nanotube film includes a plurality of randomly arranged carbon nanotubes, and the carbon nanotubes are semiconducting carbon nanotubes, and the diameter is 1 nm to 50 nm. It is a nanometer. The thickness of the non-oriented carbon nanotube film is 1 nanometer to 100 nanometers. In one embodiment, non-oriented carbon nanotube films can be obtained by immersing carbon nanotubes in a solution and then depositing. Specifically, carbon nanotube powder is dispersed in a dispersant to form a dispersion. The carbon nanotube powder contains semiconducting carbon nanotubes, the mass percentage of semiconducting carbon nanotubes is 80% or more, and the dispersant is an organic solvent such as NMP or toluene. Next, the target substrate is immersed in the dispersion, and carbon nanotubes are deposited on the surface of the target substrate to form a non-oriented carbon nanotube network film. In the present embodiment, the target substrate is the insulating substrate 102 on which the first electrode 104 is formed, and carbon nanotubes are deposited on the surface of the first electrode 104 and the surface of the insulating substrate 102 to form a carbon nanotube film. Thereafter, a structure as shown in FIG. 1 can be obtained by forming a second electrode 106 at the end of the carbon nanotube film away from the first electrode 104. The carbon nanotube film is a semiconductor structure 108.
もう一つの実施例において、カーボンナノチューブフィルムがインクジェットプリンタによって形成される。インクジェットプリンタとは、分散剤に分散されたカーボンナノチューブ粉末をインクに製造し、インクを利用して、カーボンナノチューブネットワークチャンネルを直接に印刷する。これによって、カーボンナノチューブフィルムを獲得する。本実施例において、第一電極１０４が形成された絶縁基板１０２にインクを直接に印刷し、カーボンナノチューブフィルムを形成する。他の実施例において、カーボンナノチューブフィルムは、ＣＶＤ法によって成長し、獲得されたカーボンナノチューブネットワークであり、ＣＶＤ法が金属を触媒とする。触媒とする金属は、鉄、鈷、ニッケル、それらの合金及び塩類などを含む。カーボン素源は、アセチレン、エチレン、メタン、一酸化炭素、アルコール、イソプロピルアルコールなどの気体又は液体であり、エチレンを選択することが好ましい。 In another embodiment, a carbon nanotube film is formed by an inkjet printer. In the inkjet printer, carbon nanotube powder dispersed in a dispersant is manufactured into an ink, and the ink is used to directly print a carbon nanotube network channel. By this, a carbon nanotube film is obtained. In the present embodiment, the ink is directly printed on the insulating substrate 102 on which the first electrode 104 is formed to form a carbon nanotube film. In another embodiment, the carbon nanotube film is a carbon nanotube network grown and obtained by the CVD method, wherein the CVD method is metal catalyzed. Metals used as catalysts include iron, copper, nickel, their alloys and salts, and the like. The carbon source is a gas or liquid such as acetylene, ethylene, methane, carbon monoxide, alcohol, isopropyl alcohol and the like, and ethylene is preferably selected.
配向型のカーボンナノチューブフィルムは、ドローン構造カーボンナノチューブフィルムであってもよい。ドローン構造カーボンナノチューブフィルムは、複数のカーボンナノチューブからなり、半導体型のカーボンナノチューブの質量百分率が８０％以上である。ドローン構造カーボンナノチューブフィルムにおける大多数のカーボンナノチューブは、分子間力で端と端が接続されている。ドローン構造カーボンナノチューブフィルムは、超配列カーボンナノチューブアレイ（Ｓｕｐｅｒａｌｉｇｎｅｄ ａｒｒａｙ ｏｆ ｃａｒｂｏｎ ｎａｎｏｔｕｂｅｓ，非特許文献１を参照）から引き出して得られ、自立構造を有したものである。カーボンナノチューブフィルムにおいて、複数のカーボンナノチューブは、カーボンナノチューブフィルムを引き出す方向に沿って、且つ、同じ方向に沿って配列されている。微視的には、カーボンナノチューブフィルムにおいて、同じ方向に沿って配列された複数のカーボンナノチューブ以外に、同じ方向に沿っておらずランダムな方向を向いたカーボンナノチューブも存在している。ここで、ランダムな方向を向いたカーボンナノチューブは、同じ方向に沿って配列された複数のカーボンナノチューブと比べて、割合は小さい。従って、ランダムな方向を向いたカーボンナノチューブは、ドローン構造カーボンナノチューブフィルムにおける大多数のカーボンナノチューブの配列方向に顕著な影響をもたらさない。ここで、自立構造とは、支持体材を利用せず、ドローン構造カーボンナノチューブフィルムを独立して利用することができるという形態である。 The oriented carbon nanotube film may be a drone structured carbon nanotube film. The drone structured carbon nanotube film is composed of a plurality of carbon nanotubes, and the mass percentage of semiconducting carbon nanotubes is 80% or more. Most carbon nanotubes in the drone-structured carbon nanotube film are connected end to end by intermolecular force. The drone structured carbon nanotube film is obtained by drawing from a super aligned carbon nanotube array (see Non-Patent Document 1), and has a free standing structure. In the carbon nanotube film, the plurality of carbon nanotubes are arranged along the same direction as the direction in which the carbon nanotube film is pulled out. Microscopically, in the carbon nanotube film, in addition to the plurality of carbon nanotubes arranged along the same direction, carbon nanotubes not oriented along the same direction but directed randomly are also present. Here, carbon nanotubes oriented in random directions have a smaller ratio than carbon nanotubes aligned in the same direction. Thus, randomly oriented carbon nanotubes do not have a significant effect on the alignment direction of the majority of carbon nanotubes in the drawn carbon nanotube film. Here, a self-supporting structure is a form that can use a drone structure carbon nanotube film independently, without using a support material.
配向型のカーボンナノチューブフィルムは、プレシッド構造カーボンナノチューブフィルムであってもよい。プレシッド構造カーボンナノチューブフィルムは、均一的に分布された複数のカーボンナノチューブからなる。半導体型のカーボンナノチューブの質量百分率が８０％以上である。単一のプレシッド構造カーボンナノチューブフィルムにおける複数のカーボンナノチューブは、等方的に配列されているか、所定の方向に沿って配列されているか、または、異なる複数の方向に沿って配列されている。好ましくは、プレシッド構造カーボンナノチューブフィルムにおける複数のカーボンナノチューブは、プレシッド構造カーボンナノチューブフィルムの表面に平行する。プレシッド構造カーボンナノチューブフィルムにおける複数のカーボンナノチューブは、互いに重複し、分子間力で相互に引き合い、接続するので、プレシッド構造カーボンナノチューブフィルムは、シート状の自立構造である。プレシッド構造カーボンナノチューブフィルムは、優れた柔軟性を有するので、任意の形状に湾曲でき、破裂しない。 The oriented carbon nanotube film may be a presidated carbon nanotube film. The precided carbon nanotube film is composed of a plurality of uniformly distributed carbon nanotubes. The mass percentage of the semiconducting carbon nanotube is 80% or more. A plurality of carbon nanotubes in a single presidated carbon nanotube film may be arranged isotropically, arranged along a predetermined direction, or arranged along different directions. Preferably, the plurality of carbon nanotubes in the precided carbon nanotube film are parallel to the surface of the precided carbon nanotube film. The plurality of carbon nanotubes in the presidated carbon nanotube film overlap each other, draw in and connect to each other by intermolecular force, and thus the precided carbon nanotube film is a sheet-like freestanding structure. Because the pre-cided carbon nanotube film has excellent flexibility, it can be bent into any shape and does not burst.
プレシッド構造カーボンナノチューブフィルムは、押し器具を利用することにより、所定の圧力をかけてカーボンナノチューブアレイを押し、カーボンナノチューブアレイを圧力で倒すことにより形成されたものである。プレシッド構造カーボンナノチューブフィルムにおけるカーボンナノチューブの配列方向は、押し器具の形状及びカーボンナノチューブアレイを押す方向により決められている。プレシッド構造カーボンナノチューブフィルムにおけるカーボンナノチューブの傾斜の程度は、カーボンナノチューブアレイにかけた圧力に関係する。プレシッド構造カーボンナノチューブフィルムにおけるカーボンナノチューブとプレシッド構造カーボンナノチューブフィルムの表面とは、角度αを成し、該角度αは０°以上１５°以下である。好ましくは、プレシッド構造カーボンナノチューブフィルムにおけるカーボンナノチューブが該カーボンナノチューブフィルムの表面に平行する。圧力が大きくなるほど、傾斜の程度が大きくなり、角度αが小さくなる。プレシッド構造カーボンナノチューブフィルムの長さ及び幅が制限されない。プレシッド構造カーボンナノチューブフィルムは、複数の微孔を含み、微孔が均一的に規則的にプレシッド構造カーボンナノチューブフィルムに分布され、微孔の直径が１ナノメートル〜０．５ミリメートルである。 The pre-cided carbon nanotube film is formed by pressing a carbon nanotube array under a predetermined pressure by using a pressing tool and pressing down the carbon nanotube array. The arrangement direction of the carbon nanotubes in the pre-said structure carbon nanotube film is determined by the shape of the pressing device and the direction of pushing the carbon nanotube array. The degree of carbon nanotube tilt in the pre-cided carbon nanotube film is related to the pressure applied to the carbon nanotube array. The carbon nanotubes in the presided carbon nanotube film and the surface of the presided carbon nanotube film form an angle α, and the angle α is 0 ° or more and 15 ° or less. Preferably, the carbon nanotubes in the presidated carbon nanotube film are parallel to the surface of the carbon nanotube film. As the pressure increases, the degree of inclination increases and the angle α decreases. There is no limitation on the length and width of the presidated carbon nanotube film. The presidated carbon nanotube film includes a plurality of micropores, wherein the micropores are uniformly and regularly distributed in the precided carbon nanotube film, and the diameter of the micropores is 1 nanometer to 0.5 millimeter.
本発明のショットキーダイオード１００が特別非対称構造である。即ち、第一電極１０４が半導体構造１０８の上方に設置され、第二電極１０６が半導体構造１０８の下方に設置される。半導体構造１０８がＰ型の半導体それともＮ型の半導体であっても、半導体構造１０８が電極の上方にあるショットキーバリアは、半導体構造１０８が電極の下方にあるショットキーバリアより大きい。従って、本発明のショットキーダイオードは、特別非対称構造を有するので、簡単である半導体材料を採用しても、性能が優れたショットキーダイオードが形成でき、複雑である化学ドーピング法が必要はなく、多種類の材料を採用するヘテロ接合法が必要はない。本実施例において、半導体構造１０８がＰ型の半導体を採用するショットキーダイオード（即ち、Ｐ型のショットキーダイオード）に対して、半導体構造１０８の上方に設置された第一電極１０４から半導体構造１０８の下方に設置された第二電極１０６に流れる電流は、半導体構造１０８の下方に設置された第二電極１０６から半導体構造１０８の上方に設置された第一電極１０４に流れる電流より大きいので、電流が第一電極１０４から第二電極１０６に流れる時に、ショットキーダイオードがオン状態になり、電流が第二電極１０６から第一電極１０４に流れる時に、ショットキーダイオードがオフ状態になる。半導体構造１０８がＮ型の半導体を採用するショットキーダイオード（即ち、Ｎ型のショットキーダイオード）に対して、半導体構造１０８の下方に設置された第二電極１０６から半導体構造１０８の上方に設置された第一電極１０４に流れる電流は、半導体構造１０８の上方に設置された第一電極１０４から半導体構造１０８の下方に設置された第二電極１０６に流れる電流より大きいので、電流が第二電極１０６から第一電極１０４に流れる時に、ショットキーダイオードがオン状態になり、電流が第一電極１０４から第二電極１０６に流れる時に、ショットキーダイオードがオフ状態になる。上記現象は、電子と正孔が移動して形成された電流の向きが異なるので、引き起こされる。電子がＰ型の半導体での運動規律及び大きさが方向との関係は、電子がＮ型の半導体での運動規律及び大きさが方向との関係と、類似するが、定義された電流の向きが正孔の移動方向と同じであり、電子の移動方向と相反するので、Ｐ型の半導体とＮ型の半導体は、電流の大きさ及び規律が異なる。 The Schottky diode 100 of the present invention has a special asymmetric structure. That is, the first electrode 104 is disposed above the semiconductor structure 108 and the second electrode 106 is disposed below the semiconductor structure 108. Even if the semiconductor structure 108 is a P-type semiconductor or an N-type semiconductor, the Schottky barrier with the semiconductor structure 108 above the electrode is larger than the Schottky barrier with the semiconductor structure 108 below the electrode. Therefore, since the Schottky diode of the present invention has a special asymmetric structure, even if a simple semiconductor material is employed, a Schottky diode with excellent performance can be formed, and there is no need for a complicated chemical doping method. There is no need for heterojunction methods that employ multiple materials. In this embodiment, the semiconductor structure 108 is a Schottky diode (i.e., a P-type Schottky diode) employing a P-type semiconductor, from the first electrode 104 disposed above the semiconductor structure 108. The current flowing to the second electrode 106 disposed below the semiconductor device is greater than the current flowing to the first electrode 104 disposed above the semiconductor structure 108 from the second electrode 106 disposed below the semiconductor structure 108, When the current flows from the first electrode 104 to the second electrode 106, the Schottky diode is turned on, and when the current flows from the second electrode 106 to the first electrode 104, the Schottky diode is turned off. The semiconductor structure 108 is disposed above the semiconductor structure 108 from the second electrode 106 disposed below the semiconductor structure 108 for a Schottky diode employing an N-type semiconductor (ie, an N-type Schottky diode). Since the current flowing to the first electrode 104 is larger than the current flowing from the first electrode 104 disposed above the semiconductor structure 108 to the second electrode 106 disposed below the semiconductor structure 108, the current flows to the second electrode 106. When the current flows to the first electrode 104, the Schottky diode is turned on, and when the current flows from the first electrode 104 to the second electrode 106, the Schottky diode is turned off. The above phenomenon is caused because the direction of the current formed by the movement of electrons and holes is different. The relationship between the movement discipline in the P-type semiconductor and the relationship between the magnitude and the direction are similar to that of the movement discipline and the size in the N-type semiconductor but the direction of the defined current Is the same as the moving direction of the holes and is opposite to the moving direction of the electrons, so the P-type semiconductor and the N-type semiconductor have different current magnitudes and disciplines.
図１０は、本発明の実施例のショットキーダイオードのバイアス電圧と電流の曲線図である。本実施例において、二硫化モリブデンのナノフィルムを半導体構造とする。図１０から、ショットキーダイオードが優れた方向性を有して、順方向電圧と逆方向電圧との比が１０４に達することができることが分かる。 FIG. 10 is a curve diagram of bias voltage and current of the Schottky diode according to the embodiment of the present invention. In this example, a nanofilm of molybdenum disulfide is used as a semiconductor structure. From Figure 10, has excellent directional Schottky diode, the ratio of the forward voltage and the reverse voltage is found to be able to reach 10 4.
本発明のショットキーダイオードが以下の利点を有する。第一に、ショットキーダイオードは、特別非対称構造で設置されるので、簡単である半導体材料を採用しても、整流効果が優れたショットキーダイオードが形成でき、順方向電圧と逆方向電圧との比が１０４に達することができる。第二に、半導体構造の材料が簡単であり、製造方法が容易であり、ショットキーダイオードのコストを低減でき、大規模に製造できる。 The Schottky diode of the present invention has the following advantages. First, since the Schottky diode is disposed in a special asymmetric structure, a Schottky diode having an excellent rectifying effect can be formed even if a semiconductor material which is simple is adopted, and the voltage between the forward voltage and the reverse voltage can be obtained. The ratio can reach 10 4 . Second, the material of the semiconductor structure is simple, the manufacturing method is easy, the cost of the Schottky diode can be reduced, and it can be manufactured on a large scale.
図１１、図１２又は図１３を参照すると、本発明の第二実施例は、ショットキーダイオード２００を提供する。ショットキーダイオード２００は、第一電極２０４、第二電極２０６及び半導体構造２０８を含む。半導体構造２０８は、第一端部２０８２及び第一端部２０８２と対向して設置された第二端部２０８４を含み、第一端部２０８２が第一電極２０４と接触して、第二端部２０８４が第二電極２０６と接触する。第一電極２０４が第一金属層２０４ａ及び第二金属層２０４ｂを含み、第一金属層２０４ａが第二金属層２０４ｂに設置され、第二金属層２０４ｂの一つの端部が第一金属層２０４ａから露出して、第一金属層２０４ａの側面と第二金属層２０４ｂの上表面に階段構造体２１２を形成させる。第二電極２０６が第三金属層２０６ａ及び第四金属層２０６ｂを含み、第三金属層２０６ａが第四金属層２０６ｂに設置され、第三金属層２０６ａの一つの端部が第四金属層２０６ｂから伸出して、第三金属層２０６ａの下表面と第四金属層２０６ｂの側面に反方向階段構造体２１４を形成させる。半導体構造２０８の第一端部２０８２は、半導体構造２０８が第一金属層２０４ａ及び第二金属層２０４ｂに挟まれた部分である。半導体構造２０８の第二端部２０８４は、半導体構造２０８が第三金属層２０６ａ及び第四金属層２０６ｂに挟まれた部分である。第一端部２０８２と第二端部２０８４との間の半導体構造２０８が中間部（図示せず）である。階段構造体２１２及び反方向階段構造体２１４がそれぞれ半導体構造２０８の第一端部２０８２と第二端部２０８４との間に位置して、半導体構造２０８の中間部に接近する位置にある。図１１、図１２又は図１３から、半導体構造２０８の中間部は、第一電極２０４の階段構造体２１２から第二電極２０６の反方向階段構造体２１４に延伸することが分かる。 Referring to FIG. 11, FIG. 12 or FIG. 13, the second embodiment of the present invention provides a Schottky diode 200. Referring to FIG. The Schottky diode 200 comprises a first electrode 204, a second electrode 206 and a semiconductor structure 208. The semiconductor structure 208 includes a first end 2082 and a second end 2084 disposed opposite to the first end 2082, the first end 2082 contacting the first electrode 204, and the second end 2084 contacts the second electrode 206. The first electrode 204 includes the first metal layer 204a and the second metal layer 204b, the first metal layer 204a is disposed on the second metal layer 204b, and one end of the second metal layer 204b is the first metal layer 204a. To form a step structure 212 on the side surface of the first metal layer 204a and the upper surface of the second metal layer 204b. The second electrode 206 includes the third metal layer 206a and the fourth metal layer 206b, the third metal layer 206a is disposed on the fourth metal layer 206b, and one end of the third metal layer 206a is the fourth metal layer 206b. To form a counterstep structure 214 on the lower surface of the third metal layer 206a and the side surfaces of the fourth metal layer 206b. The first end portion 2082 of the semiconductor structure 208 is a portion in which the semiconductor structure 208 is sandwiched between the first metal layer 204a and the second metal layer 204b. The second end 2084 of the semiconductor structure 208 is the portion where the semiconductor structure 208 is sandwiched between the third metal layer 206a and the fourth metal layer 206b. The semiconductor structure 208 between the first end 2082 and the second end 2084 is an intermediate portion (not shown). The staircase structure 212 and the counter-directional staircase structure 214 are located between the first end 2082 and the second end 2084 of the semiconductor structure 208, respectively, and close to the middle of the semiconductor structure 208. It can be seen from FIG. 11, 12 or 13 that the middle part of the semiconductor structure 208 extends from the step structure 212 of the first electrode 204 to the opposite step structure 214 of the second electrode 206.
第一電極２０４、第二電極２０６の材料は、第一実施例の第一電極１０４、第二電極１０６の材料と同じである。 The materials of the first electrode 204 and the second electrode 206 are the same as the materials of the first electrode 104 and the second electrode 106 of the first embodiment.
半導体構造２０８の構造及び材料は、第一実施例の半導体構造１０８の構造及び材料と同じである。 The structure and material of the semiconductor structure 208 are the same as the structure and material of the semiconductor structure 108 of the first embodiment.
ショットキーダイオード２００が更に絶縁基板２０２を含む。絶縁基板２０２は、第一電極２０４、第二電極２０６及び半導体構造２０８を支持することに用いられる。絶縁基板２０２の構造が制限されず、平面を有する板状の構造である。ショットキーダイオード２００が絶縁基板２０２の表面に設置される。図１４を参照すると、絶縁基板２０２が凹溝を有する基板であり、ショットキーダイオード２００の第一電極２０４の第二金属層２０４ｂ及び第二電極２０６の第四金属層２０６ｂが絶縁基板２０２の内部に嵌め込まれ、第二金属層２０４ｂ、第四金属層２０６ｂ及び絶縁基板２０２の表面を同一表面に位置させる。半導体構造２０８が上記表面に設置される。 The Schottky diode 200 further includes an insulating substrate 202. The insulating substrate 202 is used to support the first electrode 204, the second electrode 206 and the semiconductor structure 208. The structure of the insulating substrate 202 is not limited, and is a plate-like structure having a flat surface. A Schottky diode 200 is disposed on the surface of the insulating substrate 202. Referring to FIG. 14, the insulating substrate 202 is a substrate having a recessed groove, and the second metal layer 204 b of the first electrode 204 of the Schottky diode 200 and the fourth metal layer 206 b of the second electrode 206 are inside the insulating substrate 202. The second metal layer 204b, the fourth metal layer 206b, and the surface of the insulating substrate 202 are positioned on the same surface. A semiconductor structure 208 is placed on the surface.
ショットキーダイオード２００の他の構造及び特徴は、第一実施例のショットキーダイオード１００の構造及び特徴と同じである。 Other structures and features of the Schottky diode 200 are the same as those of the Schottky diode 100 of the first embodiment.
本発明の実施例は、ショットキーダイオード２００の製造方法を提供する。ショットキーダイオード２００の製造方法は、下記のステップを含む。 Embodiments of the present invention provide a method of manufacturing a Schottky diode 200. The method of manufacturing the Schottky diode 200 includes the following steps.
絶縁基板２０２を提供し、絶縁基板２０２に第二金属層２０４ｂ及び第四金属層２０６ｂが形成され、第二金属層２０４ｂ及び第四金属層２０６ｂが間隔をあけて設置される。 An insulating substrate 202 is provided, and a second metal layer 204b and a fourth metal layer 206b are formed on the insulating substrate 202, and the second metal layer 204b and the fourth metal layer 206b are spaced apart.
第二金属層２０４ｂ、第四金属層２０６ｂ及び絶縁基板２０２に半導体構造２０８を形成して、半導体構造２０８が第一端部２０８２及び第一端部２０８２と対向して設置された第二端部２０８４を含み、第一端部２０８２を第二金属層２０４ｂの上表面に設置し、第二端部２０８４を第四金属層２０６ｂの上表面に設置し、半導体構造２０８の第一端部２０８２と第二端部２０８４との間の中間部を絶縁基板２０２の表面に設置する。 A semiconductor structure 208 is formed on the second metal layer 204b, the fourth metal layer 206b, and the insulating substrate 202, and a second end where the semiconductor structure 208 is disposed opposite to the first end 2082 and the first end 2082 2084, with the first end 2082 disposed on the upper surface of the second metal layer 204b and the second end 2084 disposed on the upper surface of the fourth metal layer 206b, and the first end 2082 of the semiconductor structure 208 An intermediate portion with the second end portion 2084 is installed on the surface of the insulating substrate 202.
半導体構造２０８の第一端部２０８２の上表面に第一金属層２０４ａを形成して、半導体構造２０８の第一端部２０８２が第一金属層２０４ａ及び第二金属層２０４ｂに挟まれ、第一金属層２０４ａの側面と第二金属層２０４ｂの上表面に階段構造体２１２を形成する。 The first metal layer 204a is formed on the upper surface of the first end 2082 of the semiconductor structure 208, and the first end 2082 of the semiconductor structure 208 is sandwiched between the first metal layer 204a and the second metal layer 204b. A step structure 212 is formed on the side surface of the metal layer 204a and the upper surface of the second metal layer 204b.
半導体構造２０８の第二端部２０８４の上表面に第三金属層２０６ａを形成して、半導体構造２０８の第二端部２０８４が第三金属層２０６ａ及び第四金属層２０６ｂに挟まれ、第三金属層２０６ａの下表面と第四金属層２０６ｂの側面に反方向階段構造体２１４を形成して、階段構造体２１２及び反方向階段構造体２１４が半導体構造２０８の第一端部２０８２と第二端部２０８４との間に位置して、半導体構造２０８の中間部が階段構造体２１２から反方向階段構造体２１４に延伸する。 A third metal layer 206a is formed on the upper surface of the second end 2084 of the semiconductor structure 208, and the second end 2084 of the semiconductor structure 208 is sandwiched between the third metal layer 206a and the fourth metal layer 206b. The opposite step structure 214 is formed on the lower surface of the metal layer 206 a and the side surface of the fourth metal layer 206 b so that the step structure 212 and the opposite step structure 214 form the first end 2082 of the semiconductor structure 208 and the second end 2082. Located between the ends 2084, the middle portion of the semiconductor structure 208 extends from the stair structure 212 to the counter direction stair structure 214.
第一金属層２０４ａ、第二金属層２０４ｂ、第三金属層２０６ａ及び第四金属層２０６ｂがフォトエッチング法によって形成される。 The first metal layer 204a, the second metal layer 204b, the third metal layer 206a, and the fourth metal layer 206b are formed by photoetching.
図１５を参照すると、本発明の実施例は、更にショットキーダイオードアレイ２０を提供する。ショットキーダイオードアレイ２０は、絶縁基板２０２及び複数のショットキーダイオードユニット２１０を含む。ショットキーダイオードユニット２１０は、絶縁基板２０２の表面に均一的に分布される。ショットキーダイオードユニット２１０は、本発明の第二実施例のショットキーダイオード２００と同じである。 Referring to FIG. 15, the embodiment of the present invention further provides a Schottky diode array 20. The Schottky diode array 20 includes an insulating substrate 202 and a plurality of Schottky diode units 210. The Schottky diode units 210 are uniformly distributed on the surface of the insulating substrate 202. The Schottky diode unit 210 is the same as the Schottky diode 200 of the second embodiment of the present invention.
図１６を参照すると、本発明の第三実施例は、薄膜トランジスタ３００を提供する。薄膜トランジスタ３００は、ゲート電極３０２、絶縁誘電層３０４及び少なくとも一つのショットキーダイオードユニット１１０を含む。 Referring to FIG. 16, a third embodiment of the present invention provides a thin film transistor 300. The thin film transistor 300 includes a gate electrode 302, an insulating dielectric layer 304 and at least one Schottky diode unit 110.
前記ゲート電極３０２が導電フィルムであり、導電フィルムの厚さが０．５ナノメートル〜１００ナノメートルである。導電フィルムの材料は、金属、合金、酸化インジウムスズ（ＩＴＯ）フィルム、酸化アンチモンスズ（ＡＴＯ）、銀ペースト、導電重合体又は導電カーボンナノチューブなどである。金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。合金は、上記金属の合金である。本実施例において、ゲート電極３０２の材料は、パラジウムフィルムであり、その厚さが５０ナノメートルである。 The gate electrode 302 is a conductive film, and the thickness of the conductive film is 0.5 nm to 100 nm. The material of the conductive film is metal, alloy, indium tin oxide (ITO) film, antimony tin oxide (ATO), silver paste, conductive polymer, conductive carbon nanotube or the like. The metal is, for example, aluminum, copper, tungsten, molybdenum, gold, titanium, neodymium, palladium or cesium. The alloy is an alloy of the above metals. In the present embodiment, the material of the gate electrode 302 is a palladium film, and its thickness is 50 nm.
絶縁誘電層３０４が支持作用及び絶縁作用を果たして、その材料は、ガラス、石英、セラミック、ダイヤモンド及び酸化物などの硬性の材料又はプラスチック及び樹脂などの柔らかな材料である。本実施例において、絶縁誘電層３０４は、ＡＬＤ法によって成長された酸化アルミニウムフィルムであり、厚さが２０ナノメートルである。薄膜トランジスタ３００が複数のショットキーダイオードユニット１１０を含む時に、絶縁誘電層３０４も大規模集積回路の基板を採用してもよく、且つ複数のショットキーダイオードユニット１１０が予定の規律又はパターンどおりに、同一絶縁誘電層３０４に集積され、薄膜トランジスタパネル又は他の薄膜トランジスタの半導体部品が形成される。絶縁誘電層３０４の形状が制限されず、平面を有する板状の構造であってもよく、ショットキーダイオードユニット１１０が絶縁誘電層の表面に設置される。絶縁誘電層３０４は、凹溝を有する基板であってもよく、ショットキーダイオードユニット１１０の第一電極及び第二電極が絶縁誘電層３０４の内部に嵌め込まれ、第一電極１０４、第二電極１０６及び絶縁誘電層３０４の表面を同一表面に位置させる。 The insulating dielectric layer 304 performs supporting and insulating functions, and the material is a hard material such as glass, quartz, ceramic, diamond and oxide, or a soft material such as plastic and resin. In the present example, the insulating dielectric layer 304 is an aluminum oxide film grown by the ALD method and has a thickness of 20 nanometers. When the thin film transistor 300 includes a plurality of Schottky diode units 110, the insulating dielectric layer 304 may also adopt the substrate of a large scale integrated circuit, and the plurality of Schottky diode units 110 are identical according to a predetermined discipline or pattern. Integrated into the insulating dielectric layer 304, a thin film transistor panel or other thin film transistor semiconductor component is formed. The shape of the insulating dielectric layer 304 is not limited and may be a plate-like structure having a flat surface, and the Schottky diode unit 110 is disposed on the surface of the insulating dielectric layer. The insulating dielectric layer 304 may be a substrate having a recessed groove, and the first electrode and the second electrode of the Schottky diode unit 110 are fitted into the inside of the insulating dielectric layer 304, and the first electrode 104, the second electrode 106 And the surface of the insulating dielectric layer 304 is located on the same surface.
ショットキーダイオードユニット１１０は、第一実施例のショットキーダイオード１００と同じであるので、ここで詳しく説明しない。 Since the Schottky diode unit 110 is the same as the Schottky diode 100 of the first embodiment, it will not be described in detail here.
ある実施例において、Ｐ型のカーボンナノチューブを半導体構造１０８とする。第一電極１０４に-１Ｖのバイアス電圧を印加して、異なる電圧でゲート電極３０２を走査する時に、獲得した電流及び電圧の曲線図が図１７のＩ１に示すようになる。第二電極１０６に-１Ｖのバイアス電圧を印加して、異なる電圧でゲート電極３０２を走査する時に、獲得した電流及び電圧の曲線図が図１７のＩ２に示すようになる。図１７から、薄膜トランジスタ３００がオン状態になる時に、半導体構造１０８の上方に位置する第一電極１０４から、半導体構造１０８の下方に位置する第二電極１０６に流れる電流は、半導体構造１０８の下方に位置する第二電極１０６から半導体構造１０８の上方に位置する第一電極１０４に流れる電流より大きく、即ち、Ｉ１がＩ２より大きいことが分かる。 In one embodiment, P-type carbon nanotubes are used as the semiconductor structure 108. When a bias voltage of −1 V is applied to the first electrode 104 and the gate electrode 302 is scanned with different voltages, the obtained current and voltage curves are as shown by I 1 in FIG. When a bias voltage of −1 V is applied to the second electrode 106 and the gate electrode 302 is scanned with different voltages, the obtained current and voltage curves are as shown by I 2 in FIG. From FIG. 17, when the thin film transistor 300 is turned on, the current flowing from the first electrode 104 located above the semiconductor structure 108 to the second electrode 106 located below the semiconductor structure 108 is below the semiconductor structure 108. It can be seen that the current flowing from the second electrode 106 located to the first electrode 104 located above the semiconductor structure 108 is larger, ie, I 1 is greater than I 2 .
他の実施例において、薄膜トランジスタ３００が複数のショットキーダイオードユニット１１０を含む時に、複数のショットキーダイオードユニット１１０が絶縁誘電層３０４の表面に間隔をあけて分布される。 In another embodiment, when the thin film transistor 300 includes a plurality of Schottky diode units 110, the plurality of Schottky diode units 110 are distributed on the surface of the insulating dielectric layer 304 at intervals.
図１８を参照すると、本発明の第四実施例が薄膜トランジスタ４００を提供する。薄膜トランジスタ４００は、ゲート電極４０２、絶縁誘電層４０４及び少なくとも一つのショットキーダイオードユニット２１０を含む。ゲート電極４０２が第三実施例のゲート電極３０２と同じである。絶縁誘電層４０４が第三実施例の絶縁誘電層４０４と同じである。ショットキーダイオードユニット２１０が第二実施例のショットキーダイオードユニット２１０と同じである。 Referring to FIG. 18, a fourth embodiment of the present invention provides a thin film transistor 400. The thin film transistor 400 includes a gate electrode 402, an insulating dielectric layer 404 and at least one Schottky diode unit 210. The gate electrode 402 is the same as the gate electrode 302 of the third embodiment. The insulating dielectric layer 404 is the same as the insulating dielectric layer 404 of the third embodiment. The Schottky diode unit 210 is the same as the Schottky diode unit 210 of the second embodiment.
絶縁誘電層４０４が平面を有する板状の構造であり、ショットキーダイオードユニット２１０が絶縁誘電層の表面に設置される。絶縁誘電層４０４は、凹溝を有する基板であってもよく、ショットキーダイオードユニット２１０の第一電極２０４の第二金属層２０４ｂ及び第二電極２０６の第四金属層２０６ｂが絶縁誘電層４０４の内部に嵌め込まれ、第二金属層２０４ｂ、第四金属層２０６ｂ及び絶縁誘電層４０４の表面を同一表面に位置させる。 The insulating dielectric layer 404 is a plate-like structure having a flat surface, and the Schottky diode unit 210 is disposed on the surface of the insulating dielectric layer. The insulating dielectric layer 404 may be a substrate having a recessed groove, and the second metal layer 204 b of the first electrode 204 of the Schottky diode unit 210 and the fourth metal layer 206 b of the second electrode 206 are of the insulating dielectric layer 404. The surfaces of the second metal layer 204b, the fourth metal layer 206b, and the insulating dielectric layer 404 are positioned on the same surface.
ある実施例において、Ｐ型のカーボンナノチューブを半導体構造１０８とする。薄膜トランジスタ３００がオン状態になる時に、半導体構造１０８の上方に位置する第一電極１０４から、半導体構造１０８の下方に位置する第二電極１０６に流れる電流は、半導体構造１０８の下方に位置する第二電極１０６から半導体構造１０８の上方に位置する第一電極１０４に流れる電流より大きい。 In one embodiment, P-type carbon nanotubes are used as the semiconductor structure 108. When the thin film transistor 300 is turned on, the current flowing from the first electrode 104 located above the semiconductor structure 108 to the second electrode 106 located below the semiconductor structure 108 is the second current located below the semiconductor structure 108. The current flowing from the electrode 106 to the first electrode 104 located above the semiconductor structure 108 is greater.
１００、２００ ショットキーダイオード
１０２、２０２ 絶縁基板
１０４、２０４ 第一電極
２０４ａ 第一金属層
２０４ｂ 第二金属層
１０６、２０６ 第二電極
２０６ａ 第三金属層
２０６ｂ 第四金属層
１０８、２０８ 半導体構造
１０８２、２０８２ 第一端部
１０８４、２０８４ 第二端部
１１０、２２０ ショットキーダイオードユニット
１０、２０ ショットキーダイオードアレイ
２１２ 階段構造体
２１４ 反方向階段構造体
３０４、４０４ 絶縁誘電層
３０２、４０２ ゲート電極
３００、４００ 薄膜トランジスタ
100, 200 Schottky diode 102, 202 Insulating substrate 104, 204 First electrode 204a First metal layer 204b Second metal layer 106, 206 Second electrode 206a Third metal layer 206b Fourth metal layer 108, 208 Semiconductor structure 1082, 2082 first end
1084, 2084 second end 110, 220 Schottky diode unit 10, 20 Schottky diode array 212 step structure 214 opposite direction step structure 304, 404 insulating dielectric layer 302, 402 gate electrode 300, 400 thin film transistor
Claims (6)
前記ショットキーダイオードユニットは、第一電極、半導体構造及び第二電極を含み、前記第一電極が前記絶縁誘電層の表面に設置され、前記半導体構造が第一端部及び該第一端部と対向して設置された第二端部を含み、前記第一端部が前記第一電極に敷設され、前記第一電極を前記半導体構造の第一端部と前記絶縁誘電層との間に位置させ、前記第二端部が、前記絶縁誘電層の表面に設置され、前記第二電極が前記半導体構造の第二端部に設置され、前記半導体構造の第二端部を前記第二電極と前記絶縁誘電層との間に位置させ、前記第一電極と前記半導体構造のショットキーバリアは、前記第二電極と前記半導体構造のショットキーバリアより大きく、前記半導体構造がナノスケールの半導体構造であることを特徴とする薄膜トランジスタ。 A thin film transistor including a gate electrode, an insulating dielectric layer, and at least one Schottky diode unit, wherein the gate electrode is provided so as to be insulated from the at least one Schottky diode unit by the insulating dielectric layer;
The Schottky diode unit includes a first electrode, a semiconductor structure, and a second electrode, the first electrode being disposed on the surface of the insulating dielectric layer, and the semiconductor structure being a first end portion and the first end portion. Comprising a second end oppositely disposed, the first end being laid on the first electrode, the first electrode being located between the first end of the semiconductor structure and the insulating dielectric layer The second end is disposed on the surface of the insulating dielectric layer, the second electrode is disposed at the second end of the semiconductor structure, and the second end of the semiconductor structure is coupled with the second electrode. The first electrode and the Schottky barrier of the semiconductor structure are positioned between the insulating dielectric layer , the second electrode and the Schottky barrier of the semiconductor structure being larger, the semiconductor structure being a nanoscale semiconductor structure Thin film transistor characterized by .
The thin film transistor according to claim 4, wherein the carbon nanotube structure is a carbon nanotube film, and the carbon nanotube film has a thickness of 100 nm or less.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710045812.1 | 2017-01-20 | ||
| CN201710045812.1A CN108336128B (en) | 2017-01-20 | 2017-01-20 | Thin film transistor |
| CN201710048821.6A CN108336091B (en) | 2017-01-20 | 2017-01-20 | Thin film transistor |
| CN201710048821.6 | 2017-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018117120A JP2018117120A (en) | 2018-07-26 |
| JP6522172B2 true JP6522172B2 (en) | 2019-05-29 |
Family
ID=62985682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018000469A Active JP6522172B2 (en) | 2017-01-20 | 2018-01-05 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6522172B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5028744B2 (en) * | 2005-02-15 | 2012-09-19 | 富士通株式会社 | Method for forming carbon nanotube and method for manufacturing electronic device |
| WO2009031336A1 (en) * | 2007-09-07 | 2009-03-12 | Nec Corporation | Semiconductor element |
| JP2014127652A (en) * | 2012-12-27 | 2014-07-07 | Nagoya Univ | Field effect transistor |
| US20160155948A1 (en) * | 2013-07-25 | 2016-06-02 | Toray Industries, Inc. | Carbon nanotube composite, semiconductor device, and sensor using same |
| JP6493003B2 (en) * | 2015-06-17 | 2019-04-03 | 富士通株式会社 | Electronic device and method of manufacturing electronic device |
-
2018
- 2018-01-05 JP JP2018000469A patent/JP6522172B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018117120A (en) | 2018-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10680119B2 (en) | Schottky diode including an insulating substrate and a Schottky diode unit and method for making the same | |
| US10217833B2 (en) | Thin film transistor including schottky diode unit in an insulating medium layer | |
| JP6522172B2 (en) | Thin film transistor | |
| JP6538893B2 (en) | Thin film transistor | |
| JP6538892B2 (en) | Schottky diode, Schottky diode array and method of manufacturing Schottky diode | |
| US10374180B2 (en) | Thin film transistor | |
| US10381585B2 (en) | Thin film transistor | |
| JP6572327B2 (en) | Schottky diode, Schottky diode array, and Schottky diode manufacturing method | |
| TWI686955B (en) | Schottky barrier diode and schottky barrier diode array | |
| US10483472B2 (en) | Schottky diode | |
| US10193091B2 (en) | Schottky diode including an insulating substrate and a Schottky diode unit | |
| TWI692101B (en) | Thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190423 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6522172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |