JP6519462B2 - ケーブルアセンブリ - Google Patents

ケーブルアセンブリ Download PDF

Info

Publication number
JP6519462B2
JP6519462B2 JP2015241148A JP2015241148A JP6519462B2 JP 6519462 B2 JP6519462 B2 JP 6519462B2 JP 2015241148 A JP2015241148 A JP 2015241148A JP 2015241148 A JP2015241148 A JP 2015241148A JP 6519462 B2 JP6519462 B2 JP 6519462B2
Authority
JP
Japan
Prior art keywords
cable
conductor
pad
ground
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015241148A
Other languages
English (en)
Other versions
JP2017107764A (ja
Inventor
井上 武
武 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015241148A priority Critical patent/JP6519462B2/ja
Publication of JP2017107764A publication Critical patent/JP2017107764A/ja
Application granted granted Critical
Publication of JP6519462B2 publication Critical patent/JP6519462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Insulated Conductors (AREA)

Description

本発明は、ケーブルアセンブリに関する。
コンダクタと絶縁層とシールド層からなる電線を回路基板上に形成されたコンタクトパッドに電気的に接続する接続構造が特許文献1に開示されている。
特許文献1に開示された接続構造では、コンダクタとコンタクトパッドを電気的に接続するために、絶縁層及びシールド層から外部に露出したコンダクタの露出長を長くする必要がある。さらに、コンダクタの中心軸とコンタクトパッドの高さ(レベル)が違うため、当該露出したコンダクタをコンタクトパッド上に配置させるためには、当該コンダクタを曲げる必要がある。
米国特許出願公開第2013/0264107号明細書
しかしながら、コンダクタの露出長が長くなると、露出したコンダクタとグランド面との間に生じる電気的相互作用(キャパシタンス)により、絶縁層端部とコンタクトパッド間においてケーブルのインピーダンスが大きく変化する。さらに、コンダクタの曲げ量が大きい場合、スタブの発生により所定の周波数においてケーブルの伝送損失が大きくなる。
本発明は、ケーブルの電気的特性を向上させることが可能なケーブルアセンブリを提供することを目的とする。
本発明の一態様のケーブルアセンブリは、
コンダクタと、
前記コンダクタを覆う絶縁層と、
前記絶縁層を覆うシールド層と、
を有するケーブルと、
表面以外の内部にグランド層と、表面上にコンダクタパッドと、
を有する回路基板と、
を備え、
前記コンダクタの露出部は、前記絶縁層及び前記シールド層の端面から前記ケーブルの長手方向に延び、その端部が、前記コンダクタパッド上に配置され、
前記コンダクタは、前記コンダクタパッドと電気的に接続され、
前記絶縁層と前記シールド層の端部には、段差部が形成されており、
前記ケーブルの長手方向における前記シールド層の端面と前記コンダクタパッドとの間の間隔が0.5mm以下となるように、前記段差部の底面が前記回路基板の表面上に配置され、
前記コンダクタの半径をr、前記シールド層の外半径をR、前記コンダクタパッドの膜厚をhとしたときに、前記ケーブルの長手方向に直交する断面における前記段差部の最大深さDが以下の関係を満たすように設定されている、ケーブルアセンブリ。
0.9・(R−r−h)<D<1.1・(R−r−h)かつD<R−r
本発明によれば、ケーブルの電気的特性を向上させることが可能なケーブルアセンブリを提供することができる。
本発明の実施形態に係るケーブルアセンブリを示す上面図である。 (a)図1に示すケーブルアセンブリのIIA−IIA断面図である。(b)図1に示す回路基板のIIB−IIB断面図である。 (a)ケーブルの側面図を示す。(b)図3(a)に示すケーブルのIIIB−IIIB断面図を示す。 ケーブルの段差部の形成方法を説明する図であって、(a)ケーブルが治具に固定されている様子を示す図であり、(b)ケーブルの絶縁層とシールド層の端部がグラインダにより切削される様子を示す図である。 (a)ケーブルの長手方向に垂直な断面図を示す。(b)変形例に係るケーブルアセンブリの上面図を示す。 実施例と比較例1,2についてのケーブルアセンブリのY軸方向位置とインピーダンスとの関係を示すグラフである。 (a)比較例1のケーブルアセンブリを示す上面図である。(b)本発明の実施例のケーブルアセンブリを示す上面図である。(c)比較例2のケーブルアセンブリを示す上面図である。
[本発明の実施形態の説明]
本発明の実施形態の概要を説明する。
(1)コンダクタと、
前記コンダクタを覆う絶縁層と、
前記絶縁層を覆うシールド層と、
を有するケーブルと、
表面以外の内部にグランド層と、表面上にコンダクタパッドと、
を有する回路基板と、
を備え、
前記コンダクタの露出部は、前記絶縁層及び前記シールド層の端面から前記ケーブルの長手方向に延び、その端部が、前記コンダクタパッド上に配置され、
前記コンダクタは、前記コンダクタパッドと電気的に接続され、
前記絶縁層と前記シールド層の端部には、段差部が形成されており、
前記ケーブルの長手方向における前記シールド層の端面と前記コンダクタパッドとの間の間隔が0.5mm以下となるように、前記段差部の底面が前記回路基板の表面上に配置され、
前記コンダクタの半径をr、前記シールド層の外半径をR、前記コンダクタパッドの膜厚をhとしたときに、前記ケーブルの長手方向に直交する断面における前記段差部の最大深さDが以下の関係を満たすように設定されている、ケーブルアセンブリ。
0.9・(R−r−h)<D<1.1・(R−r−h)かつD<R−r
上記によれば、ケーブルの長手方向におけるシールド層の端面とコンダクタパッドとの間の間隔が0.5mm以下となるように、段差部の底面が回路基板の表面上に配置される。このため、外部に露出したコンダクタの露出長を抑えることが可能となり、ケーブルとコンダクタパッドとの接続箇所近傍においてインピーダンスが大きく変化することが抑制される。この結果、ケーブル内を進む信号の反射が抑制される。
さらに、コンダクタの半径をr、シールド層の外半径をR、コンダクタパッドの膜厚をhとしたとき、段差部の最大深さDは、0.9・(R−r−h)<D<1.1・(R−r−h)かつD<R−rの関係を満たすように設定されている。このため、コンダクタパッドの表面に垂直な方向におけるコンダクタとコンダクタパッドとの間の間隔が小さくなり、外部に露出したコンダクタの曲げ量を低減する(コンダクタをほぼ直線状に配置する)ことが可能となる。従って、所定の周波数においてケーブルの伝送損失が大きくなることが防止される。
上記より、ケーブルの電気的特性を向上させることが可能なケーブルアセンブリを提供することができる。
(2)前記回路基板はグランドパッドをさらに有し、
前記グランドパッドは、前記ケーブルの長手方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記シールド層が前記グランドパッドに電気的に接続されている、項目(1)に記載のケーブルアセンブリ。
上記によれば、シールド層をそのままグランドパッドに接続できる。その状態でグランドパッドは、ケーブルの長手方向において(換言すれば、ケーブルの長手方向から見て)コンダクタパッドと重ならないように回路基板の表面上に配置されている。このため、グランドパッドとコンダクタパッドとの間に生じる電気的相互作用の影響を低減させることができる。
(3)前記ケーブルは、ツイナックスケーブルであり、前記シールド層に電気的に接続されたドレイン線をさらに有しており、
前記回路基板はグランドパッドをさらに有し、
前記グランドパッドは、前記ケーブルの幅方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記ドレイン線が前記グランドパッドに電気的に接続されている、項目(1)に記載のケーブルアセンブリ。
上記によれば、ドレイン線が折り返された状態でドレイン線はグランドパッドに電気的に接続されると共に、グランドパッドとコンダクタパッドは、ケーブルの幅方向に並列しないように回路基板の表面上に配置されている。このため、グランドパッドに電気的に接続されるドレイン線とコンダクタパッドに電気的に接続されるコンダクタとの間に生じる電気的相互作用の影響を低減させることができる。
[本発明の実施形態の詳細]
以下、本発明の実施形態について図面を参照しながら説明する。尚、本実施形態の説明において既に説明された部材と同一の参照番号を有する部材については、説明の便宜上、その説明は省略する。また、本図面に示された各部材の寸法は、説明の便宜上、実際の各部材の寸法とは異なる場合がある。
また、本実施形態の説明では、本実施形態の理解を容易にするために、適宜、X軸方向、Y軸方向、Z軸方向について言及する。以下の説明において、これらの方向は、図1に示されたケーブルアセンブリ1に設定された相対的な方向である。
図1は、本発明の実施形態に係るケーブルアセンブリ1を示す上面図である。図2(a)は、図1に示すケーブルアセンブリ1のIIA−IIA断面図である。図2(b)は、図1に示す回路基板3のIIB−IIB断面図である。図3(a)は、ケーブル2の側面図を示し、図3(b)は、図3(a)に示すケーブル2のIIIB−IIIB断面図と参照用として基板本体31の断面図を示している。
図1に示すように、ケーブルアセンブリ1は、複数(本図では4つ)のケーブル2と回路基板3とを備える。Y軸方向に延びる複数のケーブル2は、X軸方向に配列されており、各ケーブル2の端部が回路基板3上に配置されている。図1及び図3に示すように、ケーブル2は、同軸ケーブルであって、コンダクタ23と、絶縁層25と、シールド層22と、外被21と、段差部24とを有する。コンダクタ23は、金属材料より構成されている。
コンダクタ23は、外部に露出する露出部23aを有する。露出部23aは、絶縁層25およびシールド層22の端面からケーブル2の長手方向(Y軸方向)に延びている。露出部23aの端部がコンダクタパッド32上に配置されている。
絶縁層25は、絶縁材料から構成され、コンダクタ23の外周を覆うように配置されている。シールド層22は、絶縁層25の外周を覆うように配置されている。シールド層22は、例えば、横巻き又は編組された金属細線または金属樹脂テープにより構成される。
外被21は、ポリオレフィン、ポリエステル、フッ素樹脂等の樹脂材料から構成され、シールド層22の外周を覆うように配置されている。また、図1に示すように、シールド層22の端部は、外被21から露出している。図3(b)に示すように、コンダクタ23、絶縁層25、シールド層22、外被21の中心軸はそれぞれ一致している。段差部24は、絶縁層25とシールド層22の端部に形成されている。段差部24では、シールド層22の一部と絶縁層25の一部がその周方向の同一箇所で存在しない。
図1及び図2に示すように、回路基板3は、基板本体31と、複数のコンダクタパッド32と、複数のグランドパッド33と、グランド層34とを有する。基板本体31は、上面35と下面36を有し、絶縁材料により構成されている。複数のコンダクタパッド32は、X軸方向に配列された状態で基板本体31の上面35(回路基板3の表面)上に配置されている。各コンダクタパッド32は、金属材料により構成されており、対応するコンダクタ23の露出部23aと電気的に接続されている。ここで、露出部23aは、コンダクタパッド32と接触してもよいし、ハンダ等の導電性接着剤によってコンダクタパッド32に接着されてもよい。
複数のグランドパッド33は、X軸方向に配列された状態で基板本体31の上面35上に配置されている。複数のグランドパッド33の各々は、金属材料により構成されており、第1グランドパッド33aと第2グランドパッド33bを有している。第1グランドパッド33aと第2グランドパッド33bは、その間に所定の間隔を設けて配置されている。第1グランドパッド33aと第2グランドパッド33bは、外被21から露出したシールド層22と電気的に接続されている。また、第1グランドパッド33aは、基板本体31に形成された貫通電極39aを介してグランド層34に電気的に接続されている。また、第2グランドパッド33bは、基板本体31に形成された貫通電極39bを介してグランド層34に電気的に接続されている。
また、複数のグランドパッド33の各々は、ケーブル2の長手方向(Y軸方向)において(換言すれば、ケーブル2の長手方向を見込むように見て)対応するコンダクタパッド32と重ならないように基板本体31の上面35上に配置されている。このような配置により、グランドパッド33とコンダクタパッド32との間に生じる電気的相互作用(キャパシタンス等)の影響を低減させることができる。
グランド層34は、金属材料により構成されており、回路基板3の表面と並行に延びるように基板本体31の内部(回路基板3の内部)に配置されている。グランド層34は、上記した貫通電極及びグランドパッド33を介してシールド層22に電気的に接続されている。尚、グランド層34は、基板本体31の下面(表面と反対側の面)36上に形成されてもよい。
図2に示すように、段差部24の底面24aが基板本体31の上面35上に配置されている。この状態で、ケーブル2の長手方向(Y軸方向)におけるシールド層22の端面221とコンダクタパッド32(より詳細には、コンダクタパッド32のケーブルに近い側の端部321)との間の間隔d1は、0.5mm以下となるように設定されている。Y軸方向における基板本体31の端面37とコンダクタパッド32の端部321との間の間隔が固定されているとき、段差部24の底面24aのY軸方向の長さを調整することで、間隔d1を適宜変更することが可能となる。
また、図2に示すように、基板本体31の上面35(又は、コンダクタパッド32の表面)に直交する上下方向(Z軸方向)において露出部23aの底部とコンダクタパッド32の上面320との間の空隙が小さければ(換言すれば、Z軸方向における露出部23aの底部の高さ(レベル)とコンダクタパッド32の上面320の高さ(レベル)が近ければ)、露出部23aの曲げ量を低減した状態で露出部23aとコンダクタパッド32を電気的に接続することができる。この観点より段差部24の最大深さDが設定される。
具体的には、図3(b)に示すように、コンダクタ23の半径をr、シールド層22の外半径をR、コンダクタパッド32の膜厚(または、基板本体31の上面35からの高さ)をhとしたときに、ケーブル2の長手方向に直交する断面における段差部24の最大深さDは以下の式(1)を満たすように設定される。

0.9・(R−r−h)<D<1.1・(R−r−h)・・・(1)
ここで、最大深さDとは、Z軸方向における段差部24の底面24aからシールド層22の外面までの最大距離を意味している。ここで、段差部24の深さがX軸方向において変化するため、最大深さDが段差部24の深さとして規定されている。段差部24が最大深さDとなるときの底面24aのX軸方向の位置は、ケーブル2の中心軸のX軸方向の位置と一致する。
また、最大深さD=R−r−hのとき、Z軸方向における露出部23aの底部のレベルとコンダクタパッド32の上面320のレベルが一致するため、露出部23aの曲げ量が最も小さくなる。このように、上記式(1)に示すように最大深さD=R−r−hを基準として±10%の範囲内に収まるように最大深さDを設定できれば、露出部23aの曲げに起因するスタブの発生等の悪影響を抑制することが可能となる。ここで、上記式(1)における留意点としては、最大深さDは(R−r)以上とはならない点である。D=R−rのとき、コンダクタ23の底部が絶縁層25から露出するからである。従って、最大深さDは以下の式(2)を満たすように設定される。

D<(R−r)・・・(2)
従って、上記式(1)のうちD<1.1・(R−r−h)は1.1・(R−r−h)が(R−r)以下の場合である。この場合、1.1(R−r−h)≦R−rとなる条件を考えると、コンダクタパッド32の膜厚hは以下の式(3)を満たすこととなる。

h≧1/11(R−r)・・・(3)
一方、膜厚h<1/11(R−r)である場合は、最大深さDは以下の式(4)を満たすように設定される。

0.9・(R−r−h)<D<(R−r)・・・(4)
尚、上記式(1)、(4)は、グランドパッド33の膜厚h2を考慮しない場合(つまり、グランドパッド33の膜厚h1が非常に小さい場合やシールド層22がグランドパッド33に跨って配置されていない場合等)における、最大深さDの数値範囲である。例えば、図5(b)に示すように、ケーブルがグランドパッド33cに跨って配置されていない場合は、最大深さDは上記式(1)、(4)を満たすように設定される。
一方、グランドパッド33の膜厚h2を考慮した場合、最大深さDは下記式(5)を満たすように設定される。

0.9・(R−r−h+h2)<D<1.1・(R−r−h+h2)・・・(5)
また、上記式(5)のうち1.1・(R−r−h+h2)は(R−r)以下となることから、1.1・(R−r−h+h2)≦(R−r)となる条件を考えると、コンダクタパッド32の膜厚hとグランドパッド33の膜厚h2は以下の式(6)を満たすこととなる。

h−h2≧1/11(R−r)・・・(6)
従って、式(5)は膜厚h,h1が式(6)を満たすことを前提としている。一方、h−h2<1/11(R−r)である場合は、最大深さDは以下の式(7)を満たすように設定される。

0.9・(R−r−h+h2)<D<(R−r)・・・(7)
本実施形態によれば、Y軸方向におけるシールド層22の端面221とコンダクタパッド32の端部321との間の間隔d1が0.5mm以下となるように、段差部24の底面24aが基板本体31の上面35上に配置される。このため、外部に露出したコンダクタ23の露出長を抑えることが可能となり、ケーブル2とコンダクタパッド32との接続箇所近傍においてインピーダンスが大きく変化することが抑制される。この結果、ケーブル2内を進む信号の反射が抑制される。
さらに、コンダクタ23の半径をr、シールド層22の外半径をR、コンダクタパッド32の膜厚をhとしたとき、段差部24の最大深さDは、0.9・(R−r−h)<D<1.1・(R−r−h)の関係を満たすように設定されている。このため、ケーブル2の上下方向(Z軸方向)におけるコンダクタ23とコンダクタパッド32との間の間隔が小さくなり、外部に露出したコンダクタ23の曲げ量を低減する(コンダクタをほぼ直線状に配置する)ことが可能となる。従って、所定の周波数においてケーブル2の伝送損失が大きくなることが防止される。上記より、ケーブル2の電気的特性を向上させることが可能なケーブルアセンブリ1を提供することができる。
次に、図4を参照してケーブル2の段差部24の形成方法について説明する。図4(a)は、ケーブル2が治具44に固定されている様子を示す図であり、図4(b)は、ケーブル2の絶縁層25とシールド層22の端部がグラインダ43により切削される様子を示した図である。
図4(a)に示すように、ケーブル2の段差部24は、段差部形成機構4を用いて形成される。段差部形成機構4は、支持体41と、スライダ42と、グラインダ43と、治具44とを有する。支持体41は、スライダ42と治具44を支持している。スライダ42は、X軸方向に摺動可能なように構成されている。グラインダ43は、スライダ42に取り付けられている。また、グラインダ43のZ軸方向の位置を調整することで、段差部24の深さを調整可能であると共に、グラインダ43のY軸方向の位置を調整することで、段差部24のY軸方向における長さを調整可能である。
治具44は、下部治具44aと上部治具44bを有する。図4(b)に示すように、下部治具44aは、複数のケーブル2を収容するための複数の溝440を有する。同様に、上部治具44bは、複数のケーブル2を収容するための複数の溝(図示なし)を有する。
ここで、ケーブル2の段差部24の形成方法について説明する。最初に、複数のケーブル2を下部治具44aの複数の溝440に収容する。次に、上部治具44bの複数の溝の各々に対応するケーブル2の上部が収容されるように、上部治具44bを下部治具44a上に配置する。このとき、Y軸方向においてケーブル2の一部が上部治具44bから露出する。そして、グラインダ43のY軸方向及びZ軸方向の位置を調整した後に、スライダ42をX軸方向に摺動させることで、ケーブル2の絶縁層25とシールド層22の一部をグラインダ43により切削する。このように、ケーブル2の段差部24が形成される。
次に、図5を参照して変形例に係るケーブルアセンブリ10について説明する。図5(a)は、ケーブル200の端部付近におけるケーブル200の長手方向に垂直な断面図を示す。図5(b)は、変形例に係るケーブルアセンブリ10の上面図を示す。尚、図5(b)では、説明の便宜上、一つのケーブル200とその周辺の回路基板30のみが示されている。
図5に示すように、ケーブルアセンブリ10は、ケーブル200と回路基板30とを備える。ケーブル200は、ツイナックスケーブルであって、第1コンダクタ230aと、第2コンダクタ230bと、第1コンダクタ230aを覆うように配置された第1絶縁層250aと、第2コンダクタ230bを覆うように配置された第2絶縁層250bと、第1絶縁層250aと第2絶縁層250bを覆うように配置されたシールド層220と、ドレイン線260と、シールド層220とドレイン線260を覆う外被210とを有する。
ドレイン線260は、金属材料により構成されており、シールド層220に電気的に接続されている。第1絶縁層250aとシールド層220の端部には、第1段差部240aが形成されていると共に、第2絶縁層250bとシールド層220の端部には、第2段差部240bが形成されている。また、ケーブル200の端部では、外被210の一部が切削されており、外被210の切削された一部は、第1段差部240a及び第2段差部240bと連通している。
回路基板30は、基板本体31と、コンダクタパッド32a,32bと、グランドパッド33cと、グランド層(図示せず)とを有する。第1コンダクタ230aの露出部230aAは、コンダクタパッド32aに電気的に接続されていると共に、第2コンダクタ230bの露出部230bBは、コンダクタパッド32bに電気的に接続されている。
外被210から露出したドレイン線260は、グランドパッド33cに電気的に接続されている。また、グランドパッド33cは図示しないグランド層に電気的に接続されている。また、グランドパッド33cは、ケーブル200の幅方向(X軸方向)において(換言すれば、ケーブル200の幅方向から見て)コンダクタパッド32a,32bと重ならないように基板本体31の上面35(回路基板30の第一面)上に配置されている。
このように、ドレイン線260が折り返された状態でドレイン線260はグランドパッド33cに電気的に接続されると共に、グランドパッド33cとコンダクタパッド32a,32bは、X軸方向に並列しないように基板本体31の上面35上に配置される。このため、グランドパッド33cに電気的に接続されるドレイン線260とコンダクタパッド32bに電気的に接続される第2コンダクタ230bとの間に生じる電気的相互作用(キャパシタンス等)の影響を低減させることができる。
次に、図6及び図7を参照して3種類のケーブルアセンブリ(実施例、比較例1、比較例2)の各々のインピーダンスの解析結果について説明する。図6は、実施例、比較例1、比較例2についてのケーブルアセンブリのY軸方向位置とインピーダンスとの関係を示すグラフである。図7(a)は、比較例1のケーブルアセンブリを示す上面図である。図7(b)は、本発明に係る実施例のケーブルアセンブリを示す上面図である。図7(c)は、比較例2のケーブルアセンブリを示す上面図である。図7では、説明の便宜上、単一のケーブルとその周辺の回路基板3のみが図示されている。
図7に示す各ケーブルアセンブリの各種条件について以下に示す。

<ケーブル2a,2,2c>
ケーブル2,2a,2cにおける共通条件
・コンダクタの径:0.25mm
・絶縁層の径:0.8mm
・シールド層の径:0.9mm
・外被の径:1.0mm

<回路基板3A>
回路基板3Aは、基板本体31と、コンダクタパッド32Aと、グランドパッド33A,33Bと、図示しないグランド層とを有する。実施例、比較例1,2で共通の回路基板3Aが使用されている。
・基板本体の厚さ:0.2mm
・基板本体の端部とコンダクタパッド32Aの端部との間の間隔d1:0.5mm
・コンダクタパッドの基板本体31の上面からの高さh:0.05mm

<比較例1のケーブルアセンブリ>
・コンダクタの露出部23Aの露出長は1mmである。
・ケーブル2aのシールド層の端面と絶縁層の端面はY軸方向において同じ位置である。
・ケーブル2aのシールド層の端面と絶縁層の端面は、Y軸方向において基板本体31の端部と一致している。
・露出部23Aがコンダクタパッド32Aにハンダを介して固定されている。

<本発明に係る実施例1のケーブルアセンブリ>
・コンダクタの露出部23aの露出長は0.5mmである。
・ケーブル2のシールド層の端面と絶縁層の端面はY軸方向において同じ位置である。
・絶縁層とシールド層の端部には図3に示すような段差部が形成されており、当該段差部のY軸方向における長さが0.5mmであって、最大深さDは0.275mmである。
・段差部の底面が基板本体31の上面に配置されており、露出部23aがコンダクタパッド32Aに接続されている。

<比較例2のケーブルアセンブリ>
・比較例2のケーブルアセンブリは、比較例1のケーブルアセンブリにシールド接続部材26が取付けられている構造を有する。シールド接続部材26はシールド層に電気的に接続されている。シールド接続部材26の第1腕部26Aがグランドパッド33Aに電気的に接続されていると共に、シールド接続部材26の第2腕部26Bがグランドパッド33Bに電気的に接続されている。
図6に示すグラフにおいて、横軸は、図7に示す各ケーブルアセンブリのY軸方向における位置を示している。図中に示す基板端X1、電極端X2は、図7に示す基板端X1、電極端X2にそれぞれ対応している。縦軸はインピーダンス(Ω)を示している。尚、縦軸のインピーダンスの値は、ケーブルの特性インピーダンスである50Ωの付近の値である。実施例及び比較例1,2において、コンダクタパッド側(+Y方向)に進むにつれて、インピーダンスの値は50Ωに収束することが確認できる。
図6に示すように、実施例のケーブルアセンブリでは、比較例1,2のケーブルアセンブリと比較して、網掛け部分で示す領域におけるインピーダンスの変化が小さいことが確認される。つまり、段差部を備える実施例のケーブルアセンブリでは、ケーブル2とコンダクタパッド32Aとの接続箇所近傍においてインピーダンスが大きく変化することが抑制されることが確認される。このように、実施例のケーブルアセンブリでは、比較例1,2と比べてケーブル2内を進む信号の反射が抑制される。
以上、本発明の実施形態について説明をしたが、本発明の技術的範囲が本実施形態の説明によって限定的に解釈されるべきではないのは言うまでもない。本実施形態はあくまでも一例であって、特許請求の範囲に記載された発明の範囲内において、様々な実施形態の変更が可能であることが当業者によって理解される。このように、本発明の技術的範囲は特許請求の範囲に記載された発明の範囲及びその均等の範囲に基づいて定められるべきである。
1,10:ケーブルアセンブリ
2,2a,2c,200:ケーブル
3,3A:回路基板
4:段差部形成機構
21,210:外被
22,220:シールド層
23:コンダクタ
23a,23A,230aA,230bB:露出部
24:段差部
24a:底面
25:絶縁層
26:シールド接続部材
26A:第1腕部
26B:第2腕部
30:回路基板
31:基板本体
32,32a,32b,32A:コンダクタパッド
33,33A,33B,33c:グランドパッド
33a:第1グランドパッド
33b:第2グランドパッド
34:グランド層
35:上面(表面)
36:下面
37:端面
39a:貫通電極
39b:貫通電極
41:支持体
42:スライダ
43:グラインダ
44:治具
44a:下部治具
44b:上部治具
221:端面
230a:第1コンダクタ
230b:第2コンダクタ
240a:第1段差部
240b:第2段差部
250a:第1絶縁層
250b:第2絶縁層
260:ドレイン線
320:上面
321:端部
440:溝

Claims (3)

  1. コンダクタと、
    前記コンダクタを覆う絶縁層と、
    前記絶縁層を覆うシールド層と、
    を有するケーブルと、
    表面以外の内部にグランド層と、表面上にコンダクタパッドと、
    を有する回路基板と、
    を備え、
    前記コンダクタの露出部は、前記絶縁層の端面から前記ケーブルの長手方向に延び、その端部が、前記コンダクタパッド上に配置され、
    前記コンダクタは、前記コンダクタパッドと電気的に接続され、
    前記絶縁層と前記シールド層の端部には、段差部が形成されており、
    前記ケーブルの長手方向における前記シールド層の端面と前記コンダクタパッドとの間の間隔が0.5mm以下となるように、前記段差部の底面が前記回路基板の表面上に配置され、
    前記コンダクタの半径をr、前記シールド層の外半径をR、前記コンダクタパッドの膜厚をhとしたときに、前記ケーブルの長手方向に直交する断面における前記段差部の最大深さDが以下の関係を満たすように設定されている、ケーブルアセンブリ。
    0.9・(R−r−h)<D<1.1・(R−r−h)かつD<R−r
  2. 前記回路基板はグランドパッドをさらに有し、
    前記グランドパッドは、前記ケーブルの長手方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記シールド層が前記グランドパッドに電気的に接続されている、請求項1に記載のケーブルアセンブリ。
  3. 前記ケーブルは、ツイナックスケーブルであり、前記シールド層に電気的に接続されたドレイン線をさらに有しており、
    前記回路基板はグランドパッドをさらに有し、
    前記グランドパッドは、前記ケーブルの幅方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記ドレイン線が前記グランドパッドに電気的に接続されている、請求項1に記載のケーブルアセンブリ。
JP2015241148A 2015-12-10 2015-12-10 ケーブルアセンブリ Active JP6519462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015241148A JP6519462B2 (ja) 2015-12-10 2015-12-10 ケーブルアセンブリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015241148A JP6519462B2 (ja) 2015-12-10 2015-12-10 ケーブルアセンブリ

Publications (2)

Publication Number Publication Date
JP2017107764A JP2017107764A (ja) 2017-06-15
JP6519462B2 true JP6519462B2 (ja) 2019-05-29

Family

ID=59060069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015241148A Active JP6519462B2 (ja) 2015-12-10 2015-12-10 ケーブルアセンブリ

Country Status (1)

Country Link
JP (1) JP6519462B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209729555U (zh) * 2018-06-01 2019-12-03 凡甲电子(苏州)有限公司 扁平数据传输线缆

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354404Y2 (ja) * 1985-03-08 1991-12-02
JP4935053B2 (ja) * 2005-11-09 2012-05-23 住友電気工業株式会社 多心ケーブルの接続構造及び多心ケーブル接続構造体の製造方法
JP2008098560A (ja) * 2006-10-16 2008-04-24 Mirai:Kk リード線の基板接続方法及びリード線と基板の接続構造並びに照明装置
JP5631618B2 (ja) * 2010-04-08 2014-11-26 オリンパス株式会社 ケーブル接続構造
JP6257618B2 (ja) * 2013-06-10 2018-01-10 オリンパス株式会社 ケーブル接続構造

Also Published As

Publication number Publication date
JP2017107764A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
US11289241B2 (en) Shielded flat cable
US10438724B2 (en) Data cable
JP4825071B2 (ja) 同軸ケーブルのシールド処理構造及び同軸ケーブルのコネクタ
JP5904106B2 (ja) ケーブルコネクタおよびケーブルアッセンブリならびにケーブルアッセンブリの製造方法
US20160372235A1 (en) High-speed transmission cable and method of manufacturing the same
US20170033512A1 (en) Cable connector
WO2012078434A2 (en) Electrical cable connector and assembly
JP2017526141A (ja) 螺旋状に巻回した遮蔽テープを含む通信ケーブル
TWI619315B (zh) Cable termination structure
CN103000262A (zh) 无排扰线差动信号传输用电缆及其接地结构
JP2012064338A (ja) 同軸ケーブルの端末構造、コネクタ及び基板ユニット
JP5277661B2 (ja) 遮蔽層付きケーブル
US10217545B2 (en) Cable structure
JP6519462B2 (ja) ケーブルアセンブリ
JP5817895B2 (ja) 遮蔽層付きケーブル、及びそれを用いたモジュラープラグ付きコード
US11978993B2 (en) Connector cable that prevents both increase in impedance and a short circuit in a connector cable that connects a connector and a shielded cable via a relay substrate
JP2019192560A (ja) 電気コネクタ
JP5720842B2 (ja) 不連続導体遮蔽テープ
JP5644894B2 (ja) 不連続導体遮蔽テープを用いた遮蔽層付きケーブル、及びそれを用いたモジュラープラグ付きコード
JP5516815B2 (ja) 遮蔽層付きケーブル、及びそれを用いたモジュラープラグ付きコード
JP5975365B2 (ja) 遮蔽層付きケーブル、及びそれを用いたモジュラープラグ付きコード
JP2008227052A (ja) フレキシブルプリント配線板
TWI649927B (zh) 信號傳輸線纜
JP5874654B2 (ja) 差動信号伝送用ケーブルおよびその回路基板への接続方法
JP2005243516A (ja) 電気コネクタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190408

R150 Certificate of patent or registration of utility model

Ref document number: 6519462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250