JP6503900B2 - 導波路型光素子の駆動方法、及び当該駆動方法に用いる導波路型光素子 - Google Patents

導波路型光素子の駆動方法、及び当該駆動方法に用いる導波路型光素子 Download PDF

Info

Publication number
JP6503900B2
JP6503900B2 JP2015111616A JP2015111616A JP6503900B2 JP 6503900 B2 JP6503900 B2 JP 6503900B2 JP 2015111616 A JP2015111616 A JP 2015111616A JP 2015111616 A JP2015111616 A JP 2015111616A JP 6503900 B2 JP6503900 B2 JP 6503900B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
electric field
reference electrode
type optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015111616A
Other languages
English (en)
Other versions
JP2016224315A (ja
Inventor
太一 野村
太一 野村
勝利 近藤
勝利 近藤
藤野 哲也
哲也 藤野
市川 潤一郎
潤一郎 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Osaka Cement Co Ltd
Original Assignee
Sumitomo Osaka Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Osaka Cement Co Ltd filed Critical Sumitomo Osaka Cement Co Ltd
Priority to JP2015111616A priority Critical patent/JP6503900B2/ja
Publication of JP2016224315A publication Critical patent/JP2016224315A/ja
Application granted granted Critical
Publication of JP6503900B2 publication Critical patent/JP6503900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、光導波路と当該光導波路を伝搬する光波を制御するための電極とを備えた導波路型光素子の駆動方法に関し、特に、いわゆるドリフト電圧を補償するためのバイアス電極を備えた導波路型光素子の当該バイアス電極の駆動方法、及び当該駆動方法に用いられる導波路型光素子に関する。
近年、光通信や光計測の分野においては、電気光学効果を有する基板上に光導波路を形成した、光変調器などの導波路型光素子が多く用いられている。導波路型光素子は、一般に、上記光導波路と共に当該光導波路内を伝搬する光波を制御するための電極を備える。
このような導波路型光素子として、例えば強誘電体結晶であるニオブ酸リチウム(LiNbO3)(「LN」とも称する)を基板に用いたマッハツェンダ型光変調器が広く用いられている。マッハツェンダ型光変調器は、外部から光を導入するための入射導波路と、当該入射導波路により導入された光を2つの経路に分けて伝搬させるための分岐部と、分岐部の後段に分岐されたそれぞれの光を伝搬させる2本の並行導波路と、当該2本の並行導波路を伝搬した光を合波して外部へ出力するための出射導波路とにより構成されるマッハツェンダ型光導波路を備える。また、マッハツェンダ型光変調器は、電圧を印加することで、電気光学効果を利用して上記並行導波路内を伝搬する光波の位相を変化させて制御するための電極を備える。当該電極は、一般に、上記並行導波路の上部又はその近傍に形成されたRF(高周波)信号電極(以下、「RF電極」と称する)と、当該RF電極に離間して配置された接地電極とで構成されている。
LNを基板に用いたマッハツェンダ型光変調器では、DCドリフト現象や温度ドリフト現象により、所望の光出力特性を得るのに必要なバイアス電圧がシフトするため、例えばマッハツェンダ型変調器から出力される光変調波形に歪等が発生し、変調特性の変化(例えば、波形品質の劣化)が生じ得る。DCドリフトは、マッハツェンダ光変調器の基板または、電極と基板の間の膜体中の空間電荷(キャリヤ)が、バイアスを調整するための外部電界を打ち消す方向に移動するために生じることが主原因であり、キャリヤが多いほど、外部電界を打ち消す効果が高く、DCドリフト現象は堅調になる傾向がある。温度ドリフトは、温度変化によって生じた電荷(焦電気)による外部電界の変化や、温度変化による基板の歪に伴うマッハツェンダ干渉計の変形、光路差の変化などが主原因である。
このようなドリフト現象に起因した変調特性の変化を防止する方法として、高周波信号電圧を印加するための上記RF電極および接地電極のほかに、並行導波路に沿ってバイアス電極を形成し、バイアス状態をモニタしながら当該バイアス電極に適切な電圧を印加することにより上記ドリフト現象による上記バイアス電圧のシフト量(ドリフト電圧)を補償し続ける方法が知られている(特許文献1)。
すなわち、バイアス電極に電圧を印加して2つの並行導波路にそれぞれ異なる電界を発生させ、当該2つの並行導波路間に屈折率差を発生させることで、上記バイアス電圧のシフト量を調整する。RF電極とバイアス電極を共用し、バイアスティ回路も用いて変調器を駆動することは可能である。バイアス電極の作用部の長さを40mm以上確保することも可能である。この構成の場合、並行導波路間に所望の屈折率差を発生させるため必要な電界は小さくて済むメリットがある。しかしながら、信号のマーク率が変化した際の光信号品質の劣化の防止や外部の高周波ノイズの光信号品質への影響低減のためには、RF信号とバイアス信号を別に設けることが望ましい。
現在、光送受信器の業界規格や民間合意仕様により光変調器のフットプリントの上限が規定されており、変調器を高周波駆動する電力の低減が常に求められている。この場合、たとえば、当該導波路型光素子のサイズが大きさなどから制限を受けた長さの並行導波路に沿ってRF電極とバイアス電極とを個別に形成することになる。マッハツェンダ型光変調器において、消費電力の低減、つまり半波長電圧(Vπ)を小さくするための方法としては、RF電極長を長くすることが基本的な解決策であるが、結果としてバイアス電極の長さが短くなってしまう場合がある。このような場合には、並行導波路間に所望の屈折率差を発生させるため必要な電界は大きくなり、従ってバイアス電極への印加電圧も高くなる。バイアス電極の作用部長を10mm以下、場合によっては、5mm以下にせざると得ないこともある。RF電極とバイアス電極を共用する場合に比べ、バイアスの調整に必要な電界は何倍も大きくなる。
バイアス電極の間隔はRF電極の間隔に比べて小さくすることができ、これにより、バイアス調整のための所要印加電圧の上昇を避けることは可能である。LNを基板とした光変調器の場合、バッファ層の有無、基板の結晶方位、光導波路の形状や駆動方式(差動、片側駆動)などで電極間隔が異なる。RF電極では、高周波信号の損失低減が優先され、電極間隔の大きなコプレーナ線路を用いる必要があり、一般には電極間隔が20μm以上ある電極が用いられている。一方、バイアス電極は、高周波信号の減衰を考慮する必要がない。バイアス電極の間隔は光の損失の増大の回避、製法上の都合、バイアス回路の出力上限などの都合で設計されるが、バッファ層がある変調器の場合には2μm〜15μm、バッファ層のない変調器の場合には10μm〜20μmと電極の間隔を小さくすることができ、所要電圧をさげることができる。しかしながら、平行導波路間に所望の屈折率差を発生させるのに必要な電界が低減されたわけではない。
LN変調器において、作用部の長さが5mmのバイアス電極で、バイアスを調整するには、かなり大きな電界が必要となる。たとえば、QPSK変調器の各サブマッハ・ツェンダ変調部は、ヌルバイアス点をよばれる位置にバイアスを調整するために、マッハ・ツェンダ干渉計をなす2つの光導波路間の実効長の差を1/2波長にしなければならない。波長1.55μm帯で必要な屈折率差Δn(=1.55μm/5mm/2)は、1.55×10−4である。バイアス状態を差動制御で調整する場合は、各導波路に、その量の半分、つまり、±0.775×10−4の屈折率変化を生じさせれば良い。その屈折率差をLN結晶(ポッケルス定数r33=30.8×10−12m/V,異常光屈折率n≒2.2)を用いた変調器で生じさせるには、光導波路部における実効的な電界(Eeff=0.775×10−4/r33/(n)の大きさを0.5V/μm程度にする必要がある。この電界は、LN変調器の構成部材が直ちに破壊に至るほどのものではないが、変調器の部材の破壊現象や劣化現象が顕著になる電界にかなり近い。また、LN変調器には、DCドリフトとよばれる材料とデバイス構造に起因する本質的な問題があり、時間の経過と共にバイアス電圧が効かなくなり、所望のバイアス状態を維持するために必要な電圧が時間と共に大きくなってゆく現象が普遍的に見られる。
その結果、上記電界(電極間の電圧/電極間の距離)が1V/μmを超えるような使用条件では、バイアス電極からLN基板へキャリヤ(電荷)が注入されて上記ドリフト現象が加速されたり、バイアス電極間でコロナ放電や火花放電が発生することにより当該バイアス電極が破壊されるという現象が生じ得る。当該マッハツェンダ型変調器のバイアス電極間に絶縁体(誘電体)が存在する場合、コロナ放電あるいは火花放電では絶縁体の表面に沿って樹枝状あるいは針状の放電路が形成される。この様な放電を沿面放電と呼ぶが、放電の際に絶縁体表面の変質を伴わない場合(一般にフラッシュオーバーと呼ぶ)もあるし、誘電体の表層部の一部において、絶縁破壊の発生、クラックの発生、分極状態の変化や電気的特性(電気抵抗、低周波の誘電率の増大)などの変化や、放電路に沿って、電極材料の金属やハンダなどに含まれるIn,Sn等の蒸気圧の高い金属や、接着剤、導電性樹脂、シール剤、ハンダラックスなどからアウトガスとして発生する残留モノマーや溶剤、帯電防止剤、可塑剤、難燃剤、酸化防止剤およびそれらの反応物などの金属系、有機系の堆積物・付着物が焼き付けられ、放電路が固定され成長する場合(トラッキングと呼び)もある。バイアス電極が短い場合は、バイアス電極には常時高い電圧が印加されるため、トラッキングが発生しやすい。
特開平5−224163号公報
上記背景より、バイアス電極を有する導波路型光素子において、当該バイアス電極に高電圧が印加されることにより発生するドリフト現象の加速や当該バイアス電極の放電破壊を、効果的に防止することでのきる構成の実現が望まれている。
本発明の一の態様は、ニオブ酸リチウムから成る電気光学効果を有する基板と、前記基板上に形成された、マッハツェンダ型光導波路を構成する2つの並行導波路である2つの光導波路と、前記2つの光導波路に、前記基板の自発分極方位に沿って互いに逆向き方向の電界をそれぞれ印加して、当該2つの光導波路間に屈折率差を発生させてドリフト現象を補償するためのバイアス電極である制御電極と、を備え、前記制御電極は、前記2つの光導波路の間に配置された基準電極と、前記基準電極に対しそれぞれ前記2つの光導波路を挟んで当該基準電極と平行に又は略平行に配置された2つの動作電極と、を含み、且つ、前記自発分極方位に対し逆方向の電界を生じさせる一の動作電極と前記基準電極との離間距離が、前記基準電極と前記他の動作電極との離間距離よりも大きくなるように配置されている、導波路型光素子である。
本発明の他の態様は、ニオブ酸リチウムから成る電気光学効果を有する基板と、前記基板上に形成された、マッハツェンダ型光導波路を構成する2つの並行導波路である2つの光導波路と、前記2つの光導波路に、前記基板の自発分極方位に沿って互いに逆向き方向の電界をそれぞれ印加して、当該2つの光導波路間に屈折率差を発生させてドリフト現象を補償するためのバイアス電極である制御電極と、を備え、前記制御電極は、前記2つの光導波路の間に配置された基準電極と、前記基準電極に対しそれぞれ前記2つの光導波路を挟んで当該基準電極と平行に又は略平行に配置された2つの動作電極と、を含み、且つ、前記自発分極方位に対し逆方向の電界を生じさせる一の前記動作電極と前記基板との間には非導電性の中間層が配置されており、他の前記動作電極と前記基板との間には非導電性の中間層が配置されていない、導波路型光素子である。
本発明の他の態様は、ニオブ酸リチウムから成る電気光学効果を有する基板と、前記基板上に形成された、マッハツェンダ型光導波路を構成する2つの並行導波路である2つの光導波路と、前記2つの光導波路に、前記基板の自発分極方位に沿って互いに逆向き方向の電界をそれぞれ印加して、当該2つの光導波路間に屈折率差を発生させてドリフト現象を補償するためのバイアス電極である制御電極と、を備え、前記制御電極は、前記2つの光導波路の間に配置された基準電極と、前記基準電極に対しそれぞれ前記2つの光導波路を挟んで当該基準電極と平行に又は略平行に配置された2つの動作電極と、を含み、前記2つの動作電極と前記基板との間には非導電性の中間層が配置されており、且つ、前記自発分極方位に対し逆方向の電界を生じさせる一の前記動作電極と前記基板との間の前記中間層は、他の前記動作電極と前記基板との間の前記中間層より厚い、導波路型光素子である。
本発明の更に他の態様は、上記いずれかの導波路型光素子の駆動方法であって、前記一の動作電極と前記基準電極との間に第1の電圧を印加して、前記一の動作電極と前記基準電極との間の前記基板内に、前記自発分極方位に対し逆方向に電界を生じさせる工程と、前記他の動作電極と前記基準電極との間に第2の電圧を印加して、前記他の動作電極と前記基準電極との間の前記基板内に、前記自発分極方位と同じ方向に電界を生じさせる工程と、を有し、前記第1及び第2の電圧は、前記基板内に生ずる前記自発分極方位に対し逆方向の電界の電界強度が、前記自発分極方位と同じ方向の電界の電界強度よりも小さくなるように設定される。
本発明の第1の実施形態に係る導波路型光素子の構成及び駆動方法を説明する図である。 本発明の第1の実施形態に係る導波路型光素子の構成及び駆動方法を説明する図である。 本発明の第1の実施形態に係る導波路型光素子の構成及び駆動方法を説明する図である。 図3に示す導波路型光素子のAA断面矢視図である。
以下、図面を参照して、本発明の実施の形態を説明する。以下に示す実施形態は、マッハツェンダ型光導波路で構成される光変調器であるが、本発明に係る導波路型光素子は、これに限らず、2つの光導波路に一定方向の電界をそれぞれ印加して当該2つの光導波路間に屈折率差を発生させるための電極を備えるマッハツェンダ型光導波路、方向性結合器型光導波路、Y分岐型光導波路、その他のタイプの光導波路で構成された光変調器、光スイッチ、その他の機能を有する導波路型光素子に、一般に適用することができる。
〔第1実施形態〕
まず、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態に係る導波路型光素子の構成及び駆動方法を説明する図である。
本導波路型光素子10は、基板100上にマッハツェンダ(MZ、Mach-Zehnder)型光導波路102が形成された、マッハツェンダ型光変調器である。
基板100は、電気光学材料であるニオブ酸リチウム(LN)から成る基板であり、例えばXカットのLN基板である。MZ型光導波路102は、基板100を構成するLN結晶の自発分極方位と直交する方向に光が伝播されるように構成された並行導波路104、106を有する。本実施形態では、上記自発分極方位は、図1の図示上方を向いているものとする。基板100上の並行導波路104、106に挟まれた領域には、当該並行導波路104、106と平行または略平行に高周波(RF)電極108が配置されており、並行導波路104、106を挟んでRF電極108と対向する位置に接地電極110、112が配置されている。RF電極108と接地電極110、112との間には、MZ型光導波路102を伝搬する光を例えば強度変調するための高周波信号が印加される。
また、基板100上には、2つの並行導波路104、106にそれぞれ電界を印加して並行導波路104、106間の屈折率差を制御するための制御電極であるバイアス電極150が形成されている。バイアス電極150は、基準電極152と、当該基準電極152の電位に対する正電圧又は負電圧が印加される動作電極154、156と、により構成される。基準電極152は、基板100上の並行導波路104、106に挟まれた領域に、並行導波路104、106の長さ方向にRF電極108と並んで、当該並行導波路104、106と平行に配置されている。また、動作電極154、156は、それぞれ、並行導波路104、106を挟んで基準電極152と対向するように、それぞれ基準電極152から同じもしくは略同じ距離(離間距離)だけ離れて並行導波路104、106と平行または略平行に配置されている。
バイアス電極150を構成する基準電極152、動作電極154、156には、制御装置160の出力が接続されており、当該制御装置160により、基準電極152、動作電極154、156のそれぞれの電位Va0、Va1、Va2が制御される。制御装置160は、入力される制御信号に基づいて、基準電極152、動作電極154、156の電位Va0、Va1、Va2を制御する。これにより、基準電極152と動作電極154との電位差Va1−Va0により並行導波路106に電界が印加され、基準電極152と動作電極156との電位差Va2−Va0により並行導波路104に電界が印加されて、並行導波路104、106間に屈折率差が生じ、RF電極108によるMZ型光導波路102の光変調動作におけるドリフト現象が補償される。
特に、本実施形態における導波路型光素子10において、電位差Va1−Va0が負で、一方の動作電極154(又は156)と基準電極152との間には、結晶の自発分極方位と逆向きの電界(負方向電界)を生じ、また、電位差Va2−Va0が正で、他方の動作電極156(又は154)と基準電極152との間に結晶の自発分極方位と同じ向きの電界(正方向電界)を生じ、且つ、上記負方向電界の電界強度が上記正方向電界の電界強度よりも小さくなるように、制御装置160により基準電極152、動作電極154、156に印加する電位Va0、Va1、Va2が制御される。
本実施形態では、基準電極152と動作電極154及び156とのそれぞれの離間距離が互いに同じであるので、上記条件を満たす電界強度は、たとえば、|Va1−Va0|<|Va2−Va0|とする。また、Va0は、例えば接地電位又は接地電位に近い電位に設定してもよい。
本願発明の発明者の知見によれば、結晶の自発分極方位と逆向きのバイアス電界を印加(以下負の電位差とよぶ)される光導波路においては、結晶の自発分極方位と同じ向きのバイアス電界を印加される光導波路よりも、DCドリフト現象が進みやすい(すなわち、電圧シフトの増加が進みやすい)。このDCドリフトは、LN基板内部におけるLN結晶欠陥などにより生じた局在サイトに、LN基板表面に形成された電極からキャリヤが注入されやすいことで発生するものと考えられる。
そして、当該キャリヤは、ホール(正電荷)よりも電子(負電荷)のほうが、より注入されやすいこと、また、電極の下地材料との依存性があること、電子はLN基板中でホールに比べて移動度が大きいことなどから、負の電位差で駆動される光導波路に対しては、キャリヤの注入が起き、LN基板中の電荷が増えてバイアス電極による外部電界が打ち消されやすくなって、上記DCドリフト現象が進みやすくなったと考えられる。発明者らは、この現象を熱破壊または電子なだれの前駆現象のひとつと考えており、その発生しやすさに極性があるために発生すると推定している。
極性がある原因はまだ明らかになっていないが、LN結晶の分極操作に必要な電界である抗電界、および、結晶中のマイクロドメインの存在などと関係がある可能性があると考えられる。LNの様な高絶縁性の材料ではもとから電子注入やホール注入は起きにくく、マッハツェンダ型光変調器に使われる調和熔融組成のLNでの発生確認の報告は、発明者の知る限り存在しない。しかし、マイクロドメイン壁や光導波路形成のために不純物がドープされた領域は、結晶欠陥であり、結晶欠陥はキャリヤの注入部位や伝導経路になり、漏れ電流が優先的に流れてジュール熱の発生箇所となりうる。また、電子なだれは、電極から注入された電子が高電界下の誘電体材料内で増殖的に衝突を繰り返すことにより生ずる現象だが、上記の欠陥箇所は電子の優先的注入と衝突を繰り返す箇所となり得る。
マッハツェンダ型光変調器に使われる調和熔融組成のLNの分極反転閾値である抗電界は、室温でおよそ21kV/mm程度であるが、Liの欠損サイトがLiで埋められた化学量論組成のLN結晶では、2kV/mm程度に低下することが知られている。光導波路を形成するために不純物であるTiをドープするが、TiはLiの欠損部に入ることが知られており、化学量論組成のLN結晶同様に抗電界は低くなっていると考えられる。ここで、基準電極152と動作電極154及び156とのそれぞれの離間距離が14μmである場合、たとえば28VをLN基板の自発分極方位と逆向きに印加した基準電極152と動作電極154間では、電界強度がその抗電界に達し、マイクロドメインが成長しドメイン壁は増大するとともに、新たなマイクロドメインの発生も誘起する。また、電界強度が抗電界に達しなくとも、抗電界に近いならば、マイクロドメインの成長、ドメイン壁の増大は起きる。
逆に、LN基板の自発分極方位と同じ向きに印加した場合は、マイクロドメインドメイン壁は縮小、消滅するため、欠陥部が増大することがない。つまり、LN基板の自発分極方位と逆向きに印加すると、上述の欠陥箇所が増え、熱破壊および電子なだれが、ともに起きやすい状態になる。筆者者らの知見では、制御電極とLN基板の間にバッファ層を有さない構成のマッハツェンダ型光変調器において上記推定現象と思われるドリフト現象の極性依存性が発生する電界強度は、プロセスバッチやマッハツェンダ型変調器構造、特に制御電極の下地材料やバッファ層の組成にも依存するが、およそ1kV/mmであり、2kV/mmではその現象がより明確に確認された。また、LN基板を10ミクロン以下に加工したマッハツェンダ型光変調器でも、この現象が明確に確認された。これは、加工された結晶の表面は原子の配列の途切れるところであり、最も著しい結晶欠陥であること、また、加工により、結晶基板内部にも転位や滑り面などの結晶欠陥が多く形成されていることによると考えている。また、そのような結晶欠陥が多い薄い結晶基板は自由エネルギーが高い状態であり、欠陥の少ない状態の結晶基板に比べて、結晶欠陥の一形態である分極反転壁の形成や移動が、エネルギー論的に容易であるためであると考えられる。
なお、電界をさらに大きくし、2倍の4kV/mm以上にしても、上記のDCドリフトについての非対称は一層顕著になるものの、熱破壊または電子なだれに起因すると思われる誘電破壊は観察されない。高い絶縁性を維持しており、電極間に流れるリーク電流、なだれ効果による電子の増殖ともに、結晶を破壊する以上のエネルギーには至らない。しかし、電極間の放電に起因すると思われる諸現象が顕著となる。
なお、近年、基板の一部を分極反転させたマッハツェンダ型光変調器が提案されているが、もとの基板に対して分極反転処理を行った領域においては、上記の現象の発現の極性が逆である。分極反転処理を行った領域では、結晶の自発分極方位と同じ向きのバイアス電界を印加される光導波路においては、結晶の自発分極方位と逆向きのバイアス電界を印加される光導波路より、DCドリフト現象が進みやすい。分極反転プロセスの履歴によって、正方向、負方向の電界の強弱を考慮する必要がある。
また、一般に、電極間に発生するコロナ放電は、その放電発生閾値が、接地電位に対する正電圧が印加された物体からの放電の場合よりも、接地電位に対する負電圧が印加された物体からの放電の場合のほうが低いことが知られている。通信用のマッハツェンダ型光変調器は、筐体内を窒素ガスで置換することが一般的であり、窒素の負コロナ放電閾値は、3.8kV/mmである。実際には、基板の表面に沿ってこれより低い電界でも発生(沿面放電)していると思われる。この程度の電界で発生した放電はたかだかμA程度であり、LN基板を定常的に流れるリーク電流に比べて小さい。
放電によるバイアス状態の変動は極めて小さくデジタル通信品質の維持に影響がない。つまり、コロナ放電、沿面放電がフラッシュオーバーモードである限りは、実質的に問題がない。しかしながら、マッハツェンダ型光変調器の筐体内部の電極材料の金属ハンダなどに含まれるIn,Sn等の蒸気圧の高い金属や接着剤、導電性樹脂、シール剤、ハンダラックスなどからアウトガスとして発生する残留モノマーや溶剤、帯電防止剤、可塑剤、難燃剤、酸化防止剤およびそれらの反応物などの有機系の堆積物・付着物が焼き付けられ、放電路が固定され成長してしまうといった問題が生じる。
コロナ放電の状態から、さらに電圧を上昇させる、あるいは導体の突端部分と他の導体との距離を減少させると、導体の突端部分と他の導体との間が間欠的に火花でつながる火花放電が発生する。火花放電の電流はさほど大きくないが、間欠的で不安定な放電である。マッハツェンダ型変調器のバイアス電極においては、完全なトラッキング状態に至る前に火花放電が発生する場合がある。火花放電による通電箇所の破壊の際に、バイアス状態が変動し、信号品質が劣化する。その影響は、バッファ層や電荷分散膜を介さずに電極を電気光学基板上に形成する構成で特に顕著である。明確な火花放電がないまま、あるいは火花放電を繰り返しながら、トラッキングが進むこともある。トラッキングが進んだ状態で、火花放電あるいはフューズ現象で、通電箇所が開放され通電量が急激に変化すると、バイアス状態が大きく変動し信号品質が劣化する。
また、筐体内のハロゲン系などの残留ガスやSn、Inなど蒸気圧の高い金属あるいはその合金が存在すると、電極間への蒸気圧の高い金属の析出などが顕著になり、トラッキング状態の発生、火花放電による通電箇所の破壊が繰り返される。
コロナ放電開始の閾値を考慮して、電極間隔の設定や電極間に印加する電圧を適宜設定することが対策の一つであるが、火花放電あるいはフューズ現象によるバイアス変動の影響を軽減するには、電極間の抵抗を下げて常時流れるリーク電流を増やせば良い。バッファ層や電荷分散膜を介さずに電極を電気光学基板上に形成する構成の場合、バイアス電極間の一部に半導電性薄膜を設け、電極間抵抗を1MΩ以下にすれば、火花放電あるいはフューズ現象によるバイアス点変動の影響は実質的に見えなくなる。
バッファ層や電荷分散膜を介して電極が形成されている場合は、電極間抵抗はおおむね1MΩ以下になっており、電極間に半導電性の膜を形成する必要はない。これにより、電極間の電界を4kV/mm以上としても、トラッキングの発生やトラッキング部の開放によるバイアス状態の変動の影響を回避することが可能となる。バイアス電極間の電界強度については、DCドリフトの非対称性を考慮して、電極間隔や印加電圧を設定すれば良い。
ただし、電極間のエレクトロマイグレーションによる発生の閾値は十分に考慮する必要がある。エレクトロマイグレーションは電極材料および筐体内のハロゲンなどの存在に強く依存する現象であるが、電極に金(Au)を用いた場合は、10kV/mmでもエレクトロマイグレーションによるトラッキングの発生は軽微であるが、銅(Cu)や銀(Ag)を用いた電極の場合は、5kV/mm程度でもエレクトロマイグレーションの発生が顕著になる。適切な対策が必要である。
また、マッハツェンダ型光変調器の個体でのばらつきはおおきいが、印加電界が10kV/mmを超えると、LN結晶の絶縁破壊現象の発生が観察されるようになる。また、結晶の自発分極方位と同じ向きのバイアス電界を印加される光導波路においても、DCドリフトが大きく加速される。換言すれば、本技術は、印加電界が1kV/mm〜10kV/mm程度まで、DCバイアスを低減するために有効な技術であるといえる。
本実施形態に係る導波路型光素子10では、上述のように、基準電極152の電位に対する負電圧が印加された動作電極154(又は156)と基準電極152とにより基板100内に発生する電界強度が、基準電極152の電位に対する正電圧が印加された動作電極156(又は154)と基準電極152とにより基板100内に発生する電界強度よりも小さくなるように、基準電極152、動作電極154、156の電位Va0、Va1、Va2が制御されるので、基板100へのキャリヤ(電子)注入を抑制してDCドリフトの増加を抑制し、かつ基準電極152の電位に対する負電圧で駆動される動作電極(例えば、動作電極154)と基準電極152との間の放電を抑制しつつ、全体として、並行導波路104、106間にドリフト補償に必要な屈折率差を確保することができる。
なお、本実施形態では、基板100とバイアス電極150との間に非導電性の中間層(例えばSiO2等のバッファ層)が形成されない構成としたが、本願発明の発明者の知見によれば、そのような非導電性の中間層(例えばSiO2等のLNよりも低誘電率の材料を用いたバッファ層)が形成される場合でも、負電圧で駆動される光導波路においては、正電圧で駆動される光導波路よりも、DCドリフト現象が進みやすい(すなわち、電圧シフトの増加が進みやすい)。このDCドリフトは、バッファ層内部における酸素欠損や金属不純物が存在すると電極からキャリヤが注入されやすくなるものと考えられ、当該キャリヤとしては、ホール(正電荷)よりも移動度の高い電子(負電荷)のほうが、より注入されやすいことから、負の電位差で駆動される光導波路において上記DCドリフト現象が進みやすいものと考えられる。
したがって、本実施形態における制御装置160によるバイアス電極150の駆動方法は、LN基板100とバイアス電極150との間にバッファ層がある場合においても、ドリフトの増加と電極間放電とを抑制しつつ、全体としてドリフト補償に必要な屈折率差を並行導波路104、106に発生させるという効果を奏することができる。
また、本実施形態では、基板100がXカットのLN基板であるものとして説明したが、ZカットのLN基板を用いるものとしても良い。この場合には、動作電極154、156は、例えば上述したSiO2等から成るバッファ層(非導電性の中間層に対応する)を介して並行導波路104、106の直上部に形成され、基準電極152は、動作電極154、156と所定距離だけ離れて平行にまたは略平行に配置する。
〔第2実施形態〕
次に、本発明の第2の実施形態について説明する。
図2は、本発明の第2の実施形態に係る導波路型光素子の構成及び駆動方法を説明する図である。なお、図2においては、図1に示す第1の実施形態に係る導波路型光素子10と同じ構成要素については、図1と同じ符号を用いるものとし、上述した第1の実施形態に係る導波路型光素子10における説明を援用するものとする。
本導波路型光素子20は、第1の実施形態に係る導波路型光素子10と同様の構成を有するが、バイアス電極150に代えて、バイアス電極250を備える。バイアス電極250は、バイアス電極150と同様の構成を有するが、基準電極152、動作電極154、156に代えて基準電極252、動作電極254、256を有する。動作電極254、256は、それぞれ、並行導波路104、106を挟んで基準電極252と対向するように、並行導波路104、106と平行に形成されている。ただし、動作電極254と基準電極252との離間距離が、動作電極256と基準電極252との離間距離よりも大きくなるように構成されている。
このため、本実施形態の導波路型光素子20では、制御装置260から制御される基準電極252、動作電極254、256の各電位Vb0、Vb1、Vb2を、Vb2=Vb1<Vb0としても、基準電極252と動作電極254とにより基板100内に発生する負方向電界(即ち、基板100の自発分極方位に対し逆方向の電界)の電界強度を、動作電極256と基準電極252とにより基板100内に発生する正方向電界(即ち、基板100の自発分極方位と同じ方向の電界)の電界強度よりも小さくなるようにすることができる。このような構成は、特に、Vb0を接地電位に設定すれば、Vb1及びVb2を同じ電位として生成することができるので、制御装置260の構成を簡略化することができる。また、Vb1及びVb2を接地電位に設定し、Vb0を0V以上の電位としてもよい。
〔第3実施形態〕
次に、本発明の第3の実施形態について説明する。
図3は、本発明の第3の実施形態に係る導波路型光素子の構成及び駆動方法を説明する図である。なお、図3及び後述する図4においては、図1に示す第1の実施形態に係る導波路型光素子10と同じ構成要素については、図1と同じ符号を用いるものとし、上述した第1の実施形態に係る導波路型光素子10における説明を援用するものとする。
本導波路型光素子30は、第1の実施形態に係る導波路型光素子10と同様の構成を有するが、バイアス電極150に代えて、バイアス電極350を備える。バイアス電極250は、バイアス電極150と同様の構成を有するが、基準電極152、動作電極154、156に代えて基準電極352、動作電極354、356を有する。
図4は、図3に示す導波路型光素子30のAA断面矢視図である。基準電極352、動作電極354、356は、それぞれ基準電極152、動作電極154、156と同様の構成を有するが、動作電極354と基板100との間に非導電性の中間層370が形成されている点が異なる。
このため、本実施形態の導波路型光素子30では、制御装置360から制御される基準電極352、動作電極354、356の各電位Vc0、Vc1、Vc2を、Vc2=Vc1<Vc0としても、基準電極352と動作電極354とにより基板100内に発生する負方向電界(即ち、基板100の自発分極方位に対し逆方向の電界)の電界強度を、動作電極356と基準電極352とにより基板100内に発生する正方向電界(即ち、基板100の自発分極方位と同じ方向の電界)の電界強度よりも小さくなるようにすることができる。このような構成は、特に、Vc0を接地電位に設定すれば、Vc1及びVc2を同じ電位として生成することができるので、制御装置360の構成を簡略化することができる。また、Vc1及びVc2を接地電位に設定し、Vc0を0V以上の電位としてもよい。
なお、本実施形態では、基準電極352及び動作電極356と基板100との間には中間層370が形成されていないものとしたが、これに限らず、非導電性の中間層370を基準電極352及び動作電極356とLN基板100との間にも形成するものとし、動作電極354と基板100との間に形成される中間層370の厚さを、基準電極352及び動作電極356と基板100との間に形成される中間層370の厚さより厚くすることで、上記と同様の効果を得ることができる。
以上、説明したように、上述した第1〜第3の実施形態に係る導波路型光素子(10等)は、2つの並行導波路(104、106)に互いに逆方向の電界をそれぞれ印加して当該2つの並行導波路間に屈折率差を発生させるためのバイアス電極(150等)を有し、バイアス電極は、基準となる電位が与えられる基準電極(152等)と、当該基準電極の電位に対する正電圧又は負電圧が印加される2つの動作電極(154、156等)と、を備え、一方の動作電極(154等)と基準電極との間に基板(100)を構成する結晶の自発分極方位と逆向きの電界(負方向電界)を生じ、他方の動作電極(156等)と基準電極との間に上記結晶の自発分極方位と同じ向きの電界(正方向電界)を生じ、且つ、上記負方向電界の電界強度が上記正方向電界の電界強度よりも小さくなるように、上記基準電極及び2つの動作電極に印加する電位が制御される。
これにより、本導波路型光素子(10等)は、基板(100)又は中間層(370)へのキャリヤ(電子)注入を抑制してドリフトの増加を抑制し、かつ基準電極(152等)の電位に対する負電圧が印加される動作電極(154等)と基準電極との間の放電を抑制しつつ、全体として、並行導波路(104、106)間にドリフト補償に必要な屈折率差を確保することができる。
上述した実施形態においては、説明と図示を簡単にするため、基板100としてLNのX板、Y板を用いた構成で説明してきたが、本発明に係る導波路型光素子は、基板100としてLN−Z板や、そのほかの方位の基板、あるいは凹凸構造のある基板を用いても構成することができる。すなわち、一方の動作電極と基準電極との間に基板100を構成する結晶の自発分極方位と逆向きの電界(負方向電界)を生じ、他方の動作電極と基準電極との間に基板100を構成する結晶の自発分極方位と同じ向きの電界(正方向電界)を生じ、且つ、上記負方向電界の電界強度が上記正方向電界の電界強度よりも小さくなるように、上記基準電極及び2つの動作電極に印加する電位を制御することで、ドリフト電圧を低減することが可能となる。なお、並行する光導波路の片方にのみバイアス電界を印加する場合には、自発分極方位と同じ方位で電界を印加した方が有利であることは、言うまでもない。また、RF電極とバイアス電極を別に設けた事例を示してきたが、RF電極とバイアス電極を共用する構成においても、電極間の電界が高い場合には同様の現象が起き、上記に示してきた構成が対策として有効であることは、言うまでもない。
10、20、30・・・導波路型光素子、100・・・基板、102・・・MZ型光導波路、104、106・・・並行導波路、108・・・RF電極、110、112・・・接地電極、150、250、350・・・バイアス電極、152、252、352・・・基準電極、154、156、254、256、354、356・・・動作電極、160、260、360・・・制御装置、370・・・中間層。

Claims (4)

  1. ニオブ酸リチウムから成る電気光学効果を有する基板と、
    前記基板上に形成された、マッハツェンダ型光導波路を構成する2つの並行導波路である2つの光導波路と、
    前記2つの光導波路に、前記基板の自発分極方位に沿って互いに逆向き方向の電界をそれぞれ印加して、当該2つの光導波路間に屈折率差を発生させてドリフト現象を補償するためのバイアス電極である制御電極と、
    を備え、
    前記制御電極は、前記2つの光導波路の間に配置された基準電極と、前記基準電極に対しそれぞれ前記2つの光導波路を挟んで当該基準電極と平行に又は略平行に配置された2つの動作電極と、を含み、且つ、
    前記自発分極方位に対し逆方向の電界を生じさせる一の動作電極と前記基準電極との離間距離が、前記基準電極と他の動作電極との離間距離よりも大きくなるように配置されている、
    導波路型光素子。
  2. ニオブ酸リチウムから成る電気光学効果を有する基板と、
    前記基板上に形成された、マッハツェンダ型光導波路を構成する2つの並行導波路である2つの光導波路と、
    前記2つの光導波路に、前記基板の自発分極方位に沿って互いに逆向き方向の電界をそれぞれ印加して、当該2つの光導波路間に屈折率差を発生させてドリフト現象を補償するためのバイアス電極である制御電極と、
    を備え、
    前記制御電極は、前記2つの光導波路の間に配置された基準電極と、前記基準電極に対しそれぞれ前記2つの光導波路を挟んで当該基準電極と平行に又は略平行に配置された2つの動作電極と、を含み、且つ、
    前記自発分極方位に対し逆方向の電界を生じさせる一の前記動作電極と前記基板との間には非導電性の中間層が配置されており、
    他の前記動作電極と前記基板との間には非導電性の中間層が配置されていない、
    導波路型光素子。
  3. ニオブ酸リチウムから成る電気光学効果を有する基板と、
    前記基板上に形成された、マッハツェンダ型光導波路を構成する2つの並行導波路である2つの光導波路と、
    前記2つの光導波路に、前記基板の自発分極方位に沿って互いに逆向き方向の電界をそれぞれ印加して、当該2つの光導波路間に屈折率差を発生させてドリフト現象を補償するためのバイアス電極である制御電極と、
    を備え、
    前記制御電極は、前記2つの光導波路の間に配置された基準電極と、前記基準電極に対しそれぞれ前記2つの光導波路を挟んで当該基準電極と平行に又は略平行に配置された2つの動作電極と、を含み、
    前記2つの動作電極と前記基板との間には非導電性の中間層が配置されており、且つ、
    前記自発分極方位に対し逆方向の電界を生じさせる一の前記動作電極と前記基板との間の前記中間層は、他の前記動作電極と前記基板との間の前記中間層より厚い、
    導波路型光素子。
  4. 請求項1ないしのいずれか一項に記載の導波路型光素子の駆動方法であって、
    前記一の動作電極と前記基準電極との間に第1の電圧を印加して、前記一の動作電極と前記基準電極との間の前記基板内に、前記自発分極方位に対し逆方向に電界を生じさせる工程と、
    前記他の動作電極と前記基準電極との間に第2の電圧を印加して、前記他の動作電極と前記基準電極との間の前記基板内に、前記自発分極方位と同じ方向に電界を生じさせる工程と、
    を有し、
    前記第1及び第2の電圧は、前記基板内に生ずる前記自発分極方位に対し逆方向の電界の電界強度が、前記自発分極方位と同じ方向の電界の電界強度よりも小さくなるように設定される、方法。
JP2015111616A 2015-06-01 2015-06-01 導波路型光素子の駆動方法、及び当該駆動方法に用いる導波路型光素子 Active JP6503900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015111616A JP6503900B2 (ja) 2015-06-01 2015-06-01 導波路型光素子の駆動方法、及び当該駆動方法に用いる導波路型光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015111616A JP6503900B2 (ja) 2015-06-01 2015-06-01 導波路型光素子の駆動方法、及び当該駆動方法に用いる導波路型光素子

Publications (2)

Publication Number Publication Date
JP2016224315A JP2016224315A (ja) 2016-12-28
JP6503900B2 true JP6503900B2 (ja) 2019-04-24

Family

ID=57747831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015111616A Active JP6503900B2 (ja) 2015-06-01 2015-06-01 導波路型光素子の駆動方法、及び当該駆動方法に用いる導波路型光素子

Country Status (1)

Country Link
JP (1) JP6503900B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6561383B2 (ja) * 2017-03-31 2019-08-21 住友大阪セメント株式会社 光変調素子
JP6551449B2 (ja) * 2017-03-31 2019-07-31 住友大阪セメント株式会社 光変調素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679223B2 (ja) * 1989-03-14 1997-11-19 富士通株式会社 光変調方法及び光変調器
JPH04304415A (ja) * 1991-04-01 1992-10-27 Nippon Telegr & Teleph Corp <Ntt> 光制御素子
GB9510051D0 (en) * 1995-05-18 1995-07-12 Integrated Optical Components Integrated optical modulators
US6449080B1 (en) * 2000-03-08 2002-09-10 Jds Uniphase Corporation Electro-optic modulator with enhanced bias stability
US6532315B1 (en) * 2000-10-06 2003-03-11 Donald J. Lenkszus Variable chirp optical modulator having different length electrodes

Also Published As

Publication number Publication date
JP2016224315A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
EP1022605B1 (en) Optical waveguide device
US9946100B2 (en) Waveguide type optical element
US20110032597A1 (en) electric field poling of ferroelectric materials
JP2006039569A (ja) バッファ層を有する低バイアス・ドリフト変調器
JP2001154164A (ja) 光変調器および光変調方法
JP6503900B2 (ja) 導波路型光素子の駆動方法、及び当該駆動方法に用いる導波路型光素子
US7627200B2 (en) Optical device
US20030031400A1 (en) Integrated optical waveguide device
US20160223844A1 (en) Optical control element
US10394059B1 (en) Thermo-optic phase shifter with thermal bridge
JP2007199500A (ja) 光変調器
EP1271221A1 (en) Integrated optical waveguide device
US9348156B2 (en) Optical waveguide element and method for manufacturing optical waveguide element
CN114185186A (zh) 包括光调制器的光器件及光收发器
JP2007121515A (ja) 光学素子基板、及び、該基板を用いた波長変換デバイス
US20030012480A1 (en) Integrated optical waveguide device
US20040252365A1 (en) Light control element
US20230022900A1 (en) Electro-optic plasmonic devices
WO2013015294A1 (ja) 光導波路素子
GB2368402A (en) Stabilising polar and ferroelectric devices
US20200409188A1 (en) Light modulation element
JP4495326B2 (ja) 光変調素子のチャープ制御方法
JPH03127023A (ja) 導波路形光素子
JP5282809B2 (ja) 光導波路素子及びその製造方法
JP3050202B2 (ja) 光導波路デバイスおよびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170719

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R150 Certificate of patent or registration of utility model

Ref document number: 6503900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150