JP6496515B2 - Optical apparatus and optical element driving method - Google Patents

Optical apparatus and optical element driving method Download PDF

Info

Publication number
JP6496515B2
JP6496515B2 JP2014210079A JP2014210079A JP6496515B2 JP 6496515 B2 JP6496515 B2 JP 6496515B2 JP 2014210079 A JP2014210079 A JP 2014210079A JP 2014210079 A JP2014210079 A JP 2014210079A JP 6496515 B2 JP6496515 B2 JP 6496515B2
Authority
JP
Japan
Prior art keywords
voltage
time
substrate
electrodes
electrolyte layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014210079A
Other languages
Japanese (ja)
Other versions
JP2016080793A (en
Inventor
都甲 康夫
康夫 都甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014210079A priority Critical patent/JP6496515B2/en
Publication of JP2016080793A publication Critical patent/JP2016080793A/en
Application granted granted Critical
Publication of JP6496515B2 publication Critical patent/JP6496515B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、エレクトロデポジション素子を含む光学装置、および、エレクトロデポジション素子の駆動方法に関する。   The present invention relates to an optical device including an electrodeposition element and a method for driving the electrodeposition element.

特許文献1には、いわゆるエレクトロデポジション素子が開示されている。エレクトロデポジション素子は、主に、対向配置される一対の電極と、その一対の電極に挟持され、銀を含むエレクトロデポジション材料を含有する電解質層と、を有する。   Patent Document 1 discloses a so-called electrodeposition element. The electrodeposition element mainly has a pair of electrodes arranged opposite to each other and an electrolyte layer sandwiched between the pair of electrodes and containing an electrodeposition material containing silver.

定常時(電圧無印加時)、電解質層はほぼ透明であり、エレクトロデポジション素子は透明状態となる。一対の電極間に電圧を印加すると、酸化・還元反応により、電解質層のエレクトロデポジション材料(銀)が、電極上に析出・堆積する。これにより、エレクトロデポジション素子は鏡面(高光反射)状態となる。   At regular times (when no voltage is applied), the electrolyte layer is almost transparent, and the electrodeposition element is in a transparent state. When a voltage is applied between the pair of electrodes, the electrodeposition material (silver) of the electrolyte layer is deposited and deposited on the electrodes by an oxidation / reduction reaction. Thereby, an electrodeposition element will be in a mirror surface (high light reflection) state.

特許文献2には、エレクトロデポジション素子を用いた単純マトリクス型の表示装置における具体的な駆動方法(電圧印加方法)が開示されている。かかる駆動方法により、当該表示装置に表示される画像のムラを軽減することができる、と記載されている。   Patent Document 2 discloses a specific driving method (voltage applying method) in a simple matrix display device using an electrodeposition element. It is described that unevenness of an image displayed on the display device can be reduced by such a driving method.

特開2012−181389号公報JP 2012-181389 A 特開2003−337351号公報JP 2003-337351 A

本発明の主な目的は、エレクトロデポジション素子において、エレクトロデポジション材料を所望の位置や領域に正確に析出・堆積させることにある。   A main object of the present invention is to accurately deposit and deposit an electrodeposition material at a desired position or region in an electrodeposition element.

本発明の主な観点によれば、対向配置される第1および第2の基板であって、該第1の基板は、該第2の基板に近い表面に設けられた第1の電極を含み、該第2の基板は、該第1の基板に近い表面に設けられた第2の電極を含む、該第1および第2の基板と、前記第1および第2の基板に狭持され、銀を含むエレクトロデポジション材料を含有する電解質層と、前記第1および第2の電極に接続し、該第1および第2の電極を介して、前記電解質層に電圧を印加することができる電源と、を具備し、前記電源は、第1の期間に、第1のステップ電圧を周期的に出力し、前記第1のステップ電圧は、正電圧である第1の電圧を第1の時間保持し、続けて、正電圧であり、該第1の電圧よりも小さい第2の電圧を該第1の時間よりも長い第2の時間保持する波形を有し、前記第1の電圧は3V以上であり、前記第1の時間は5ms以下であり、前記第2の電圧は0.4V〜1.0Vの範囲内であり、前記第2の時間は50ms〜300msの範囲内である光学装置、が提供される。
According to a main aspect of the present invention, there are first and second substrates disposed opposite to each other, and the first substrate includes a first electrode provided on a surface close to the second substrate. The second substrate includes a second electrode provided on a surface close to the first substrate, and is sandwiched between the first and second substrates and the first and second substrates; An electrolyte layer containing an electrodeposition material containing silver, and a power source that is connected to the first and second electrodes and can apply a voltage to the electrolyte layer via the first and second electrodes The power supply periodically outputs a first step voltage in a first period, and the first step voltage holds a first voltage that is a positive voltage for a first time. Subsequently, a second voltage that is a positive voltage and smaller than the first voltage is set to a second time longer than the first time. Has a waveform held by said first voltage is not less than 3V, the first times are less than 5ms, the second voltage is in the range of 0.4V~1.0V, the first An optical device is provided wherein the second time is in the range of 50 ms to 300 ms .

本発明の他の観点によれば、対向配置される第1および第2の基板であって、該第1の基板は、該第2の基板に近い表面に設けられた第1の電極を含み、該第2の基板は、該第1の基板に近い表面に設けられた第2の電極を含む、該第1および第2の基板と、前記第1および第2の基板に狭持され、銀を含むエレクトロデポジション材料を含有する電解質層と、を備える光学素子の駆動方法であって、前記第1および第2の電極を介して前記電解質層に、第1のステップ電圧を周期的に印加する工程を含み、前記第1のステップ電圧は、正電圧である第1の電圧を第1の時間保持し、続けて、正電圧であり、該第1の電圧よりも小さい第2の電圧を該第1の時間よりも長い第2の時間保持する波形を有し、前記第1および第2の電極を介して前記電解質層に直流電圧を印加して、該第1または第2の電極の表面に前記エレクトロデポジション材料を析出させる際に、該エレクトロデポジション材料が析出し始める直流電圧を閾値電圧と呼ぶとき、前記第1の電圧は、前記閾値電圧の2倍以上であり、前記第2の電圧は、前記閾値電圧よりも低い、光学素子の駆動方法、が提供される。 According to another aspect of the present invention, there are first and second substrates disposed opposite to each other, the first substrate including a first electrode provided on a surface close to the second substrate. The second substrate includes a second electrode provided on a surface close to the first substrate, and is sandwiched between the first and second substrates and the first and second substrates; And an electrolyte layer containing an electrodeposition material containing silver, wherein the first step voltage is periodically applied to the electrolyte layer via the first and second electrodes. Including a step of applying, wherein the first step voltage holds the first voltage, which is a positive voltage, for a first time, and subsequently is a second voltage that is a positive voltage and is smaller than the first voltage. the has a waveform which holds a long second time than the first time, through the first and second electrodes When a DC voltage is applied to the electrolyte layer to deposit the electrodeposition material on the surface of the first or second electrode, the DC voltage at which the electrodeposition material starts to deposit is called a threshold voltage. There is provided a method of driving an optical element , wherein the first voltage is twice or more the threshold voltage, and the second voltage is lower than the threshold voltage .

エレクトロデポジション素子において、エレクトロデポジション材料を所望の位置や領域に正確に析出・堆積させることができる。   In the electrodeposition element, the electrodeposition material can be accurately deposited and deposited at a desired position or region.

および、and, 図1Aは、エレクトロデポジション素子を含む光学装置の基本構造を示す断面図であり、図1Bおよび図1Cは、エレクトロデポジション素子おける光透過率および光反射率の波長依存性を示すグラフであり、図1Dは、エレクトロデポジション素子における光反射率の印加電圧依存性を示す概略的なグラフであり、図1Eは、エレクトロデポジション素子における光反射率の時間変化を示す概略的なグラフである。FIG. 1A is a cross-sectional view showing the basic structure of an optical device including an electrodeposition element, and FIGS. 1B and 1C are graphs showing the wavelength dependence of light transmittance and light reflectance in the electrodeposition element. 1D is a schematic graph showing the applied voltage dependence of the light reflectance in the electrodeposition element, and FIG. 1E is a schematic graph showing the time change of the light reflectance in the electrodeposition element. . 図2は、エレクトロデポジション素子を一部拡大して示す平面図である。FIG. 2 is a plan view showing the electrodeposition element partially enlarged. 図3A〜図3Cは、エレクトロデポジション素子の駆動波形を示す概略的なグラフである。3A to 3C are schematic graphs showing driving waveforms of the electrodeposition element. 図4Aは、エレクトロデポジション素子を含む光学装置の他の構造例を示す断面図であり、図4Bは、エレクトロデポジション素子の電極構造を示す平面図である。FIG. 4A is a cross-sectional view showing another structural example of an optical device including an electrodeposition element, and FIG. 4B is a plan view showing an electrode structure of the electrodeposition element.

図1Aは、実施例による光学装置の基本構造を示す断面図である。当該光学装置は、主に、エレクトロデポジション(ED)素子101、および、ED素子101に電力を供給する電源102、から構成される。   FIG. 1A is a cross-sectional view showing a basic structure of an optical device according to an embodiment. The optical apparatus mainly includes an electrodeposition (ED) element 101 and a power source 102 that supplies electric power to the ED element 101.

ED素子101は、主に、対向配置される下側および上側基板10,20と、下側および上側基板10,20に挟持されるシール枠部材40および電解質層(電解液)50と、を備える。なお、シール枠部材40は、下側ないし上側基板10,20面内において、下側および上側基板10,20の周縁に沿って閉じた形状で設けられている。電解質層50は、エレクトロデポジション(ED)材料を含有し、下側および上側基板10,20、ならびに、シール枠部材40により画定される空間50aに充填されている。   The ED element 101 mainly includes lower and upper substrates 10 and 20 that face each other, and a seal frame member 40 and an electrolyte layer (electrolytic solution) 50 that are sandwiched between the lower and upper substrates 10 and 20. . The seal frame member 40 is provided in a closed shape along the peripheral edges of the lower and upper substrates 10 and 20 in the surface of the lower or upper substrate 10 and 20. The electrolyte layer 50 contains an electrodeposition (ED) material and fills a space 50 a defined by the lower and upper substrates 10, 20 and the seal frame member 40.

下側および上側基板10,20各々の対向面には、それぞれ下側および上側電極12,22が設けられている。下側および上側電極12,22は、たとえば単純マトリクス型の電極構造を有している。電源102は、下側および上側電極12,22に接続されており、下側および上側電極12,22を介して、電解質層50に種々の電圧を印加する。   Lower and upper electrodes 12 and 22 are provided on opposing surfaces of the lower and upper substrates 10 and 20, respectively. The lower and upper electrodes 12 and 22 have, for example, a simple matrix type electrode structure. The power source 102 is connected to the lower and upper electrodes 12 and 22, and applies various voltages to the electrolyte layer 50 via the lower and upper electrodes 12 and 22.

図1Aを参照しながら、実施例による光学装置(特にED素子101)の製造方法について説明する。   With reference to FIG. 1A, a method of manufacturing an optical device (particularly, the ED element 101) according to the embodiment will be described.

最初に、ベース基板表面に電極が形成された透明基板を2枚準備する。必要に応じて、ベース基板表面の電極を、エッチング法やレーザアブレーション法などにより、所望の平面形状にパターニングしておく。   First, two transparent substrates having electrodes formed on the surface of the base substrate are prepared. If necessary, the electrode on the surface of the base substrate is patterned into a desired planar shape by an etching method, a laser ablation method, or the like.

ベース基板には、透光性を有する基板が用いられ、青板ガラスなどのプレート基板や、ポリカーボネートなどにより構成されるフィルム基板などを用いることができる。また、電極は、たとえばインジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)など、透光性および導電性を有する部材により構成される。   As the base substrate, a light-transmitting substrate is used, and a plate substrate such as blue glass or a film substrate made of polycarbonate or the like can be used. The electrode is made of a member having translucency and conductivity, such as indium tin oxide (ITO) and indium zinc oxide (IZO).

2枚準備した透明基板のうち、一方の基板を下側基板10に設定し、他方の基板を上側基板20に設定する。下側基板10におけるベース基板および電極を、それぞれ下側ベース基板11および下側電極12と呼ぶこととする。また、上側基板20におけるベース基板および電極を、それぞれ上側ベース基板21および上側電極22と呼ぶこととする。   Of the two transparent substrates prepared, one substrate is set as the lower substrate 10 and the other substrate is set as the upper substrate 20. The base substrate and the electrodes in the lower substrate 10 are referred to as a lower base substrate 11 and a lower electrode 12, respectively. In addition, the base substrate and the electrodes in the upper substrate 20 are referred to as an upper base substrate 21 and an upper electrode 22, respectively.

なお、図4を参照して後述するように、下側または上側電極12,22表面に、ITO粒子などが堆積してなる粒子堆積層を設けてもかまわない。ITO粒子分散液を、スピンコート法などを用いて、下側または上側電極12,22表面に塗布し、その後焼成することにより、粒子堆積層を形成することができる。   As will be described later with reference to FIG. 4, a particle deposition layer in which ITO particles or the like are deposited may be provided on the surfaces of the lower or upper electrodes 12 and 22. A particle deposition layer can be formed by applying the ITO particle dispersion to the surface of the lower or upper electrodes 12 and 22 using a spin coating method or the like, and then baking.

次に、下側または上側基板10,20(下側または上側電極12,22表面)、たとえば下側基板10に、シール枠部材40を形成する。シール枠部材40は、たとえば、矩形枠状の全体的平面形状を有し、紫外線硬化性樹脂により構成される。なお、シール枠部材40は、熱硬化性樹脂により構成されていてもかまわない。   Next, the seal frame member 40 is formed on the lower or upper substrate 10, 20 (the surface of the lower or upper electrode 12, 22), for example, the lower substrate 10. The seal frame member 40 has, for example, a rectangular frame-like overall planar shape and is made of an ultraviolet curable resin. The seal frame member 40 may be made of a thermosetting resin.

続いて、下側または上側基板10,20(下側または上側電極12,22表面)、たとえば上側基板20に、粒径が数十μm〜数百μm、たとえば500μmであるギャップコントロール剤を散布する。ギャップコントロール剤の密度は、たとえば1〜3個/mm程度である。なお、ギャップコントロール剤を散布するかわりに、柱状の突起体を形成してもかまわない。また、ギャップコントロール剤は、シール枠部材40が形成された基板、つまり下側基板10に散布してもかまわない。 Subsequently, a gap control agent having a particle size of several tens of μm to several hundreds of μm, for example, 500 μm is sprayed on the lower or upper substrate 10, 20 (surface of the lower or upper electrode 12, 22), for example, the upper substrate 20. . The density of the gap control agent is, for example, about 1 to 3 pieces / mm 2 . A columnar protrusion may be formed instead of spraying the gap control agent. Further, the gap control agent may be dispersed on the substrate on which the seal frame member 40 is formed, that is, the lower substrate 10.

次に、下側基板10(下側電極12表面)のシール枠部材40内側に、銀を含むエレクトロデポジション(ED)材料を含有する電解液(電解質層)50を滴下する。そして、下側および上側電極12,22が相対するように、上側基板20を、電解液50を滴下した下側基板10に貼合する。その後、シール枠部材40に紫外線を照射して、シール枠部材40を硬化させる。これにより、ED素子101が完成する。   Next, an electrolytic solution (electrolyte layer) 50 containing an electrodeposition (ED) material containing silver is dropped inside the seal frame member 40 of the lower substrate 10 (the surface of the lower electrode 12). And the upper side board | substrate 20 is bonded to the lower side board | substrate 10 which dripped the electrolyte solution 50 so that the lower side and the upper side electrodes 12 and 22 may oppose. Thereafter, the seal frame member 40 is cured by irradiating the seal frame member 40 with ultraviolet rays. Thereby, the ED element 101 is completed.

電解液(電解質層)50は、たとえば、ED材料(AgNO等)、電解質(TBABr等)、メディエータ(CuCl等)、電解質の浄化剤(LiBr等)、溶媒(DMSO:dimethyl―sulfoxide 等)などにより構成される。なお、さらにゲル化用ポリマ(PVB:polyvinyl―butyral等)などを添加して、ゲル状(ゼリー状)にしてもよい。実施例においては、溶媒であるDMSO中に、ED材料としてAgNOを50mM、支持電解質としてLiBrを250mM、メディエータとしてCuClを10mM、ゲル化用ポリマとして10wt%のPVBを添加したものを用いた。 The electrolytic solution (electrolyte layer) 50 includes, for example, an ED material (AgNO 3 or the like), an electrolyte (TBABr or the like), a mediator (CuCl 2 or the like), an electrolyte purifier (LiBr or the like), a solvent (DMSO: dimethyl-sulfoxide, etc.) Etc. Further, a gelling polymer (PVB: polyvinyl-butyral or the like) may be added to form a gel (jelly). In the examples, DMSO as a solvent was added with 50 mM AgNO 3 as an ED material, 250 mM LiBr as a supporting electrolyte, 10 mM CuCl 2 as a mediator, and 10 wt% PVB as a gelling polymer. .

ED材料は、AgNO以外にも、たとえば銀を含むAgClOやAgBrなどを用いることができる。ここで、ED材料とは、下側ないし上側電極12,22表面において、酸化還元反応などにより、その一部が析出・堆積、または、消失する材料をいう。 In addition to AgNO 3 , for example, AgClO 4 containing silver, AgBr, or the like can be used as the ED material. Here, the ED material refers to a material in which a part of the ED material is deposited / deposited or disappears on the surfaces of the lower or upper electrodes 12 and 22 due to an oxidation-reduction reaction or the like.

支持電解質は、ED材料の酸化還元反応等を促進するものであれば限定されない。たとえば、リチウム塩(LiCl、LiBr、LiI、LiBF、LiClO等)、カリウム塩(KCl、KBr、KI等)、ナトリウム塩(NaCl、NaBr、NaI等)を好適に用いることができる。 The supporting electrolyte is not limited as long as it promotes the redox reaction or the like of the ED material. For example, lithium salts (LiCl, LiBr, LiI, LiBF 4 , LiClO 4 etc.), potassium salts (KCl, KBr, KI etc.), sodium salts (NaCl, NaBr, NaI etc.) can be suitably used.

メディエータは、銅を含むCuCl以外にも、たとえば銅を含むCuSOやCuBrなどを用いることができる。ここで、メディエータとは、銀よりも電気化学的に低いエネルギで酸化・還元する材料をいう。 As the mediator, in addition to CuCl 2 containing copper, for example, CuSO 4 containing Cu or CuBr 2 containing copper can be used. Here, the mediator refers to a material that is oxidized and reduced at an electrochemically lower energy than silver.

溶媒は、ED材料等を安定的に保持することができるものであれば限定されない。たとえば、水や炭酸プロピレン等の極性溶媒、極性のない有機溶媒、更にはイオン性液体、イオン導電性高分子、高分子電解質等を用いることができる。具体的には、DMSOの他、炭酸プロピレン、N,N−ジメチルホルムアミド、テトラヒドロフラン、アセトニトリル、ポリビニル硫酸、ポリスチレンスルホン酸、ポリアクリル酸等を好適に用いることができる。   A solvent will not be limited if it can hold | maintain ED material etc. stably. For example, polar solvents such as water and propylene carbonate, non-polar organic solvents, ionic liquids, ionic conductive polymers, polymer electrolytes, and the like can be used. Specifically, in addition to DMSO, propylene carbonate, N, N-dimethylformamide, tetrahydrofuran, acetonitrile, polyvinyl sulfate, polystyrene sulfonic acid, polyacrylic acid, and the like can be suitably used.

なお、電解液の滴下は、ディスペンサやインクジェットヘッドなどを用いて行うことができる。また、下側および上側基板10,20の貼合は、大気中、真空中ないし窒素雰囲気中で行うことができる。   The electrolytic solution can be dropped using a dispenser, an inkjet head, or the like. The lower and upper substrates 10 and 20 can be bonded in the air, in a vacuum, or in a nitrogen atmosphere.

最後に、下側および上側電極12,22に電源102を接続する。これにより、ED素子101および電源102を含む光学装置が完成する。   Finally, the power supply 102 is connected to the lower and upper electrodes 12 and 22. Thereby, an optical device including the ED element 101 and the power source 102 is completed.

たとえば、下側電極12の電位を基準としたときに、電源102によって、上側電極22に正の直流電位(3[V]程度で数十秒間)を印加した場合(つまり、上側電極22の電位を基準としたときに、下側電極12に負の直流電圧を印加した場合)、下側基板10(下側電極12)表面において、電解質層50中の銀イオン(ED材料)が還元され、銀薄膜(ED材料膜)が析出する。なお、下側電極12の電位を基準としたときに、上側電極22に負の直流電位を印加した場合には、上側基板20(上側電極22)表面に銀薄膜が析出する。   For example, when the potential of the lower electrode 12 is used as a reference, the power source 102 applies a positive DC potential (approximately 3 [V] for several tens of seconds) to the upper electrode 22 (that is, the potential of the upper electrode 22). , When a negative DC voltage is applied to the lower electrode 12), silver ions (ED material) in the electrolyte layer 50 are reduced on the surface of the lower substrate 10 (lower electrode 12), A silver thin film (ED material film) is deposited. When a negative DC potential is applied to the upper electrode 22 when the potential of the lower electrode 12 is used as a reference, a silver thin film is deposited on the surface of the upper substrate 20 (upper electrode 22).

図1Bおよび図1Cは、定常時(電圧無印加時)若しくは電圧印加時におけるED素子の光透過スペクトルおよび光反射スペクトルを示すグラフである。図1Bおよび図1Cにおいて、横軸は、ED素子に入射される光の波長を示し、縦軸は、それぞれ入射光の波長に対する透過率および反射率を示す。   1B and 1C are graphs showing a light transmission spectrum and a light reflection spectrum of the ED element in a steady state (when no voltage is applied) or when a voltage is applied. 1B and 1C, the horizontal axis indicates the wavelength of light incident on the ED element, and the vertical axis indicates the transmittance and the reflectance with respect to the wavelength of the incident light, respectively.

なお、図1Bにおいて、スペクトルToffが定常時におけるED素子の光透過スペクトルであり、スペクトルTonが電圧印加時におけるED素子の光透過スペクトルである。また、図1Cにおいて、スペクトルRoffが定常時におけるED素子の光反射スペクトルであり、スペクトルRonが電圧印加時の光反射スペクトルである。   In FIG. 1B, spectrum Toff is the light transmission spectrum of the ED element at the steady state, and spectrum Ton is the light transmission spectrum of the ED element at the time of voltage application. Further, in FIG. 1C, spectrum Roff is a light reflection spectrum of the ED element in a steady state, and spectrum Ron is a light reflection spectrum when a voltage is applied.

図1BのスペクトルToffに示されるように、定常時、電解質層は概ね透明であり、ED素子は透明状態を実現する。なお、実施例におけるED素子は若干黄みを帯びて見える。これは、メディエータ(CuCl)の影響だと考えらえる。このような若干の着色は、ED素子の厚みを薄くする(下側および上側基板の間隔を狭くする)ことにより改善される。つまり、ED素子の厚みを薄くする(下側および上側基板の間隔を狭くする)ことにより、ED素子を無色透明に近づけることができる(光透過スペクトルをフラットに近づけることができる)。なお、図1CのスペクトルRoffに示されるように、定常時、ED素子の光反射率は極めて低い。 As shown in the spectrum Toff of FIG. 1B, the electrolyte layer is generally transparent and the ED element achieves a transparent state at the steady state. In addition, the ED element in an Example looks a little yellowish. This is considered to be an influence of the mediator (CuCl 2 ). Such slight coloring can be improved by reducing the thickness of the ED element (decreasing the distance between the lower and upper substrates). That is, by reducing the thickness of the ED element (decreasing the distance between the lower and upper substrates), the ED element can be made colorless and transparent (the light transmission spectrum can be made flat). Note that, as shown in the spectrum Roff of FIG. 1C, the light reflectance of the ED element is extremely low in a steady state.

図1CのスペクトルRonに示されるように、電圧印加時、電極表面に銀薄膜(高光反射膜)が析出するため、ED素子は鏡面状態(高光反射状態)を実現する。なお、図1BのスペクトルTonに示されるように、電圧印加時、ED素子の光透過率は極めて低い。   As shown in the spectrum Ron of FIG. 1C, since a silver thin film (high light reflection film) is deposited on the electrode surface when a voltage is applied, the ED element realizes a mirror surface state (high light reflection state). As shown in the spectrum Ton of FIG. 1B, the light transmittance of the ED element is extremely low when a voltage is applied.

なお、ED素子への電圧印加を停止すると、電極表面に析出した銀(薄膜)は、再度、電解質層中に銀イオンとして溶解し、電極表面から消失する。これによりED素子は再度透明状態を実現する。   When the voltage application to the ED element is stopped, the silver (thin film) deposited on the electrode surface is dissolved again as silver ions in the electrolyte layer and disappears from the electrode surface. Thereby, the ED element realizes a transparent state again.

図1Dは、ED素子の、印加電圧に対する光反射率特性を概略的に示すグラフである。横軸は、ED素子に印加する直流電圧の電圧値を示し、縦軸は、ED素子の任意波長における光反射率を示す。図1Dに示すように、定常時(0[V])におけるED素子の光反射率は低く、ED素子に印加する電圧を大きくしていくとその光反射率も高くなり、ED素子に十分に大きい電圧を長時間印加するとED素子の光反射率は飽和する。   FIG. 1D is a graph schematically showing a light reflectance characteristic of an ED element with respect to an applied voltage. The horizontal axis indicates the voltage value of the DC voltage applied to the ED element, and the vertical axis indicates the light reflectance at an arbitrary wavelength of the ED element. As shown in FIG. 1D, the light reflectivity of the ED element at the normal time (0 [V]) is low, and when the voltage applied to the ED element is increased, the light reflectivity is also increased. When a large voltage is applied for a long time, the light reflectance of the ED element is saturated.

ここで、定常時におけるED素子の光反射率をR0と定義し、十分に高い電圧を長時間印加した際のED素子の光反射率をR1と定義する。なお、ED素子の光反射率がR1の90%(0.9×R1)になるとき、ED素子の光反射率は飽和したものとみなし、このときのED素子の光反射率をRsと定義する。   Here, the light reflectance of the ED element in a steady state is defined as R0, and the light reflectance of the ED element when a sufficiently high voltage is applied for a long time is defined as R1. When the light reflectance of the ED element is 90% of R1 (0.9 × R1), the light reflectance of the ED element is considered to be saturated, and the light reflectance of the ED element at this time is defined as Rs. To do.

さらに、ED素子の光反射率が、R1の90%(0.9×R1=Rs)になるときのED素子への印加電圧値を飽和電圧vsと定義する。また、ED素子の光反射率が、R1の10%(0.1×R1)になるときのED素子への印加電圧値を、ED材料(銀)が析出し始める電圧(閾値電圧)vtと定義する。   Further, a voltage value applied to the ED element when the light reflectance of the ED element is 90% of R1 (0.9 × R1 = Rs) is defined as a saturation voltage vs. The voltage applied to the ED element when the light reflectance of the ED element is 10% of R1 (0.1 × R1) is defined as a voltage (threshold voltage) vt at which the ED material (silver) starts to precipitate. Define.

実施例のED素子において、飽和電圧vsは約2.6[V]〜3.0[V]程度であり、閾値電圧vtは約1.2[V]〜1.3[V]程度である。なお、飽和電圧や閾値電圧などのパラメータは、電解質層を構成する各種部材の割合などにより変化する。   In the ED element of the embodiment, the saturation voltage vs is approximately 2.6 [V] to 3.0 [V], and the threshold voltage vt is approximately 1.2 [V] to 1.3 [V]. . It should be noted that parameters such as saturation voltage and threshold voltage vary depending on the ratio of various members constituting the electrolyte layer.

図1Eは、飽和電圧vsを印加したときの、ED素子における光反射率の時間変化を概略的に示すグラフである。横軸は、ED素子に飽和電圧vsを印加した時間を示し、縦軸は、ED素子の任意波長における光反射率を示す。なお、ED素子に飽和電圧vsを印加した時点をt0と定義する。   FIG. 1E is a graph schematically showing a temporal change in light reflectance in the ED element when the saturation voltage vs is applied. The horizontal axis indicates the time during which the saturation voltage vs is applied to the ED element, and the vertical axis indicates the light reflectance at an arbitrary wavelength of the ED element. Note that the time point when the saturation voltage vs is applied to the ED element is defined as t0.

図1Eに示すように、ED素子に飽和電圧vsを印加すると光反射率が徐々に増加し、十分に長い時間が経過すると光反射率が飽和してRsとなる。ここで、ED素子に飽和電圧vsを印加してから、ED素子の光反射率がRsの90%に達するまでの時間を、レスポンス時間trと定義する。   As shown in FIG. 1E, when a saturation voltage vs is applied to the ED element, the light reflectance gradually increases, and when a sufficiently long time has elapsed, the light reflectance is saturated and becomes Rs. Here, a time from when the saturation voltage vs is applied to the ED element until the light reflectance of the ED element reaches 90% of Rs is defined as a response time tr.

実施例のED素子において、レスポンス時間trは、0.5秒〜2.0秒程度である。なお、レスポンス時間などのパラメータは、電解質層を構成する各種部材の割合などにより変化する。   In the ED element of the embodiment, the response time tr is about 0.5 seconds to 2.0 seconds. It should be noted that parameters such as response time vary depending on the ratio of various members constituting the electrolyte layer.

図2は、ED素子の一部を拡大して示す平面図である。下側および上側電極12,22の電極構造として、単純マトリクス型の電極構造を想定する。つまり、下側および上側電極12,22の形状として、一方向に延在する下側電極12と、それと直交する方向に延在する上側電極22と、を想定する。たとえば、下側および上側電極12,22の幅は、それぞれ5mm程度とする。   FIG. 2 is an enlarged plan view showing a part of the ED element. A simple matrix type electrode structure is assumed as the electrode structure of the lower and upper electrodes 12 and 22. That is, as the shapes of the lower and upper electrodes 12 and 22, the lower electrode 12 extending in one direction and the upper electrode 22 extending in a direction orthogonal thereto are assumed. For example, the widths of the lower and upper electrodes 12 and 22 are each about 5 mm.

下側および上側電極12,22の間に直流電圧を印加すると、電解質層に含まれるED材料(銀)が、下側または上側基板10,20表面に析出・堆積し、その結果、ED材料膜(銀薄膜)が形成される。本発明者の検討によれば、このとき、ED材料膜は、下側および上側電極12,22が重複する領域103よりも広い領域103Eに形成されることがある。ED材料膜は、予め定められた所望の領域、つまり電極が重複する領域(電極重複領域)に形成されることが製品設計上望ましい。   When a DC voltage is applied between the lower and upper electrodes 12, 22, the ED material (silver) contained in the electrolyte layer is deposited and deposited on the surface of the lower or upper substrate 10, 20, and as a result, the ED material film (Silver thin film) is formed. According to the study of the present inventors, at this time, the ED material film may be formed in a region 103E wider than the region 103 where the lower and upper electrodes 12, 22 overlap. It is desirable in terms of product design that the ED material film is formed in a predetermined desired region, that is, a region where electrodes overlap (electrode overlapping region).

また、直流電圧を長時間(たとえば3[V]程度を10秒間)印加し続けると、形成されるED材料膜が厚くなりすぎてしまい、一部剥離してしまうことがある。ED材料膜は、均一な厚みで形成されること、つまり均一な光反射性を長時間保持することが製品品質上望ましい。   Further, if a DC voltage is continuously applied for a long time (for example, about 3 [V] for 10 seconds), the formed ED material film becomes too thick and may be partially peeled off. It is desirable in terms of product quality that the ED material film is formed with a uniform thickness, that is, it maintains a uniform light reflectivity for a long time.

本発明者は、ED材料膜が所望の領域(電極重複領域)に形成され、また、均一な光反射性を長時間保持するED素子の駆動方法について検討を行った。   The present inventor has studied a driving method of an ED element in which an ED material film is formed in a desired region (electrode overlap region) and maintains uniform light reflectivity for a long time.

図3A〜図3Cは、所定の期間に、ED素子に印加する電圧波形を概略的に示すグラフである。横軸に時間を示し、縦軸にED素子に印加する電圧を示す。   3A to 3C are graphs schematically showing voltage waveforms applied to the ED element during a predetermined period. The horizontal axis represents time, and the vertical axis represents the voltage applied to the ED element.

図3Aに示すように、ED素子には、第1の期間p1に、ステップ(階段)電圧が周期的に印加される。ここで、ステップ電圧は、第1の電圧v1が第1の時間t1保持され、続いて、第2の電圧v2が第2の時間t2保持される波形を有する。第1の期間p1内には、ステップ電圧が少なくとも2周期以上印加される。本発明者は、このような電圧をED素子に印加したときに、析出されるED材料膜が所望の領域(電極重複領域)に正確に形成され、また、均一な光反射性を長時間保持する好適な条件について目視評価を行った。   As shown in FIG. 3A, a step voltage is periodically applied to the ED element in the first period p1. Here, the step voltage has a waveform in which the first voltage v1 is held for the first time t1, and then the second voltage v2 is held for the second time t2. In the first period p1, the step voltage is applied for at least two cycles. The present inventor accurately forms a deposited ED material film in a desired region (electrode overlap region) when such a voltage is applied to the ED element, and maintains uniform light reflectivity for a long time. A visual evaluation was performed for suitable conditions.

本発明者による評価によれば、第1の電圧v1が第2の電圧v2よりも高く、そして、第1の時間t1が第2の時間t2よりも短いことが、概ね好ましい条件であることが分かった。さらに言えば、第1の電圧v1が少なくとも飽和電圧vs(図1D参照)以上であり、そして、第2の電圧v2が0[V]よりも大きく、かつ、閾値電圧vt(図1D参照)以下であることが、より好ましい条件であることが分かった。また、第1の時間t1がレスポンス時間tr(図1E参照)の1/100以下であり、そして、第2の時間t2が第1の時間t1の10倍〜1000倍の範囲内であることが、さらに望ましい条件であることが分かった。   According to the evaluation by the present inventor, it is generally preferable that the first voltage v1 is higher than the second voltage v2 and that the first time t1 is shorter than the second time t2. I understood. Furthermore, the first voltage v1 is at least equal to or higher than the saturation voltage vs (see FIG. 1D), and the second voltage v2 is larger than 0 [V] and is equal to or lower than the threshold voltage vt (see FIG. 1D). It was found that this is a more preferable condition. In addition, the first time t1 is 1/100 or less of the response time tr (see FIG. 1E), and the second time t2 is within a range of 10 to 1000 times the first time t1. It turned out to be a more desirable condition.

具体的には、実施例において、第1の電圧v1が3[V]以上であり、第1の時間t1が5[ms]以下であり、第2の電圧v2が0.4[V]〜1.0[V]の範囲内であり、第2の時間t2が50[ms]〜300[ms]の範囲内であることが好適な条件であった。このような条件のステップ電圧を周期的に印加することにより、析出されるED材料膜が、所望の領域(電極重複領域)に正確に形成され、長時間(たとえば1分以上)均一に保持されることが分かった。なお、直流電圧を印加した場合に比べて、上記好適な条件のステップ電圧を周期的に印加した場合の方が、可視光領域全域にわたって、光反射率が高くなり、また、光反射スペクトルがフラットになることが分かった。これは、ED素子に好適な条件のステップ電圧を周期的に印加したことにより、析出されるED材料膜がより高密度で均一な厚みになっているためだと考えられる。   Specifically, in the embodiment, the first voltage v1 is 3 [V] or more, the first time t1 is 5 [ms] or less, and the second voltage v2 is 0.4 [V] ˜ It was within a range of 1.0 [V], and the second time t2 was preferably within a range of 50 [ms] to 300 [ms]. By periodically applying a step voltage under such conditions, the deposited ED material film is accurately formed in a desired region (electrode overlap region) and is kept uniformly for a long time (for example, 1 minute or more). I found out. In addition, compared with the case where a DC voltage is applied, the light reflectance is higher over the entire visible light region and the light reflection spectrum is flatter when the step voltage having the above-mentioned favorable conditions is applied periodically. I found out that This is presumably because the deposited ED material film has a higher density and a uniform thickness by periodically applying a step voltage under suitable conditions to the ED element.

次に、本発明者は、ED素子に周期的なステップ電圧を印加してから、ED素子の光反射率が飽和するまでの時間(立ち上がり時間)について評価を行った。ここで、第1の電圧v1が10[V]であり、第1の時間t1が0.4[ms]であり、第2の電圧v2が0.4[V]であり、第2の時間t2が50[ms]であるステップ電圧を、第1の条件のステップ電圧と呼ぶこととする。また、第1の電圧v1が4[V]であり、第1の時間t1が2[ms]であり、第2の電圧v2が0.6[V]であり、第2の時間t2が150[ms]であるステップ電圧を、第2の条件のステップ電圧と呼ぶこととする。   Next, the present inventor evaluated the time (rise time) from the application of a periodic step voltage to the ED element until the light reflectance of the ED element is saturated. Here, the first voltage v1 is 10 [V], the first time t1 is 0.4 [ms], the second voltage v2 is 0.4 [V], and the second time A step voltage at which t2 is 50 [ms] is referred to as a step voltage of the first condition. The first voltage v1 is 4 [V], the first time t1 is 2 [ms], the second voltage v2 is 0.6 [V], and the second time t2 is 150. The step voltage that is [ms] is referred to as the step voltage of the second condition.

本発明者の評価によれば、ED素子に、第1の条件のステップ電圧を周期的に印加した場合、ED素子の光反射率は約0.5秒で飽和した(つまり立ち上がり時間は約0.5秒であった)。また、ED素子に、第2の条件のステップ電圧を周期的に印加した場合、ED素子の光反射率は約3.0秒で飽和した(つまり立ち上がり時間は約3.0秒であった)。この評価から、ED素子に第1の条件のステップ電圧を周期的に印加した場合の方が、ED素子における光反射率の立ち上がり時間がより早い(短い)ことが分かった。つまり、第1の条件のステップ電圧の方が、光反射率の立ち上がり時間の短縮化に好適な条件であることが分かった。   According to the evaluation of the present inventor, when the step voltage of the first condition is periodically applied to the ED element, the light reflectance of the ED element is saturated in about 0.5 seconds (that is, the rise time is about 0). .5 seconds). Further, when the step voltage of the second condition was periodically applied to the ED element, the light reflectance of the ED element was saturated in about 3.0 seconds (that is, the rise time was about 3.0 seconds). . From this evaluation, it was found that the rise time of the light reflectance in the ED element was earlier (shorter) when the step voltage of the first condition was periodically applied to the ED element. That is, it has been found that the step voltage under the first condition is more suitable for shortening the rise time of the light reflectance.

なお、その一方で、第2の条件のステップ電圧を周期的に印加した場合の方が、ED素子の光反射性をより長時間均一に保持できることが分かった。つまり、第2の条件のステップ電圧の方が、光反射性の長時間における均一化に好適な条件であることが分かった。   On the other hand, it was found that the light reflectivity of the ED element can be more uniformly maintained for a longer time when the step voltage of the second condition is periodically applied. That is, it has been found that the step voltage under the second condition is a better condition for uniformizing the light reflectivity over a long period of time.

以上を踏まえると、図3Bに示すように、第1の期間p1に第1の条件のステップ電圧を周期的に印加し、その後の第2の期間p2に第2の条件のステップ電圧を周期的に印加するようにしてもよいであろう。つまり、図3Cに示すように、第2の期間p2に印加されるステップ電圧について、第3の電圧v3が第3の時間t3保持され、続いて、第4の電圧v4が第4の時間t4保持されるものとしたとき、第1の期間p1(たとえば1秒間)に、第1の電圧v1が10[V]であり、第1の時間t1が0.4[ms]であり、第2の電圧v2が0.4[V]であり、第2の時間t2が50[ms]であるステップ電圧を周期的に印加し、その後の第2の期間p2に、第3の電圧v3が4[V]であり、第3の時間t3が2[ms]であり、第4の電圧v4が0.6[V]であり、第4の時間t4が150[ms]であるステップ電圧を周期的に印加してもよいであろう。   Based on the above, as shown in FIG. 3B, the step voltage of the first condition is periodically applied in the first period p1, and the step voltage of the second condition is periodically applied in the subsequent second period p2. It may be applied to. That is, as shown in FIG. 3C, for the step voltage applied in the second period p2, the third voltage v3 is held for the third time t3, and then the fourth voltage v4 is maintained for the fourth time t4. When it is assumed that the first voltage v1 is 10 [V], the first time t1 is 0.4 [ms], and the second period p1 (for example, 1 second) A step voltage having a voltage v2 of 0.4 [V] and a second time t2 of 50 [ms] is periodically applied, and in the subsequent second period p2, the third voltage v3 is 4 [V], the third time t3 is 2 [ms], the fourth voltage v4 is 0.6 [V], and the fourth time t4 is 150 [ms]. It may be applied automatically.

このような電圧をED素子に印加することにより、光反射率の立ち上がり時間をより早くし、かつ、光反射性もより長時間均一に保持することができるであろう。つまり、ED素子をより早く透明状態から鏡面状態に切り替えることができ、また、良好な鏡面状態をより長時間保持することができるであろう。なお、ステップ電圧の各種パラメータの数値は上記した数値に限られない。ED素子の作製条件や用途に応じて、適宜調整することができる。   By applying such a voltage to the ED element, the rise time of the light reflectivity can be made faster and the light reflectivity can be kept even for a longer time. That is, the ED element can be switched from the transparent state to the mirror surface state more quickly, and a good mirror surface state can be maintained for a longer time. Note that the numerical values of the various parameters of the step voltage are not limited to the numerical values described above. It can be suitably adjusted according to the production conditions and application of the ED element.

なお、図3Cに示すように、第2の期間p2の後の第3の期間p3に、ED素子に、第1〜第4の電圧v1〜v4とは極性が異なる第5の電圧v5を印加してもよい。このような電圧をED素子に印加することにより、析出しているED材料の電解質層中への再溶解を促進することができる。たとえば、第2の期間に第2の条件のステップ電圧を周期的に印加してED素子を鏡面状態にした後に、ED素子に第5の電圧v5として−0.6[V]を印加すると、約3秒程度でED素子は透明状態に戻る。   As shown in FIG. 3C, in the third period p3 after the second period p2, the fifth voltage v5 having a polarity different from that of the first to fourth voltages v1 to v4 is applied to the ED element. May be. By applying such a voltage to the ED element, re-dissolution of the deposited ED material into the electrolyte layer can be promoted. For example, when −0.6 [V] is applied to the ED element as the fifth voltage v5 after periodically applying the step voltage of the second condition in the second period to make the ED element into a mirror surface state, The ED element returns to the transparent state in about 3 seconds.

図4Aは、実施例による光学装置の変形例を示す断面図である。当該光学装置のED素子101aは、ED素子101の基本構造において、さらに、上側電極22表面に、導電性を有する粒子堆積層32が設けられている。   FIG. 4A is a cross-sectional view illustrating a modification of the optical device according to the embodiment. In the ED element 101a of the optical device, in the basic structure of the ED element 101, a conductive particle deposition layer 32 is further provided on the upper electrode 22 surface.

粒子堆積層32は、たとえば、粒径100[nm]〜500[nm]のITO粒子などが、1.5μm程度の厚みで堆積して構成される。このため、表面が、微細な凹凸状を構成し、少なくとも下側電極12の表面よりも粗くなっている。なお、粒子堆積層32は、下側電極12表面に設けられていてもかまわない。   The particle deposition layer 32 is configured, for example, by depositing ITO particles having a particle diameter of 100 [nm] to 500 [nm] with a thickness of about 1.5 μm. For this reason, the surface constitutes fine irregularities and is at least rougher than the surface of the lower electrode 12. The particle deposition layer 32 may be provided on the surface of the lower electrode 12.

下側電極12の電位に対して上側電極22に負の直流電位を印加すると、上側電極22表面の粒子堆積層32に銀薄膜(ED材料膜)が析出する。数百nmオーダのITO粒子が堆積する粒子堆積層32に銀薄膜が析出すると、ED素子101aに入射される光が、当該銀薄膜により乱反射(ないしプラズモン吸収)される。この場合、ED素子101aは遮光状態を実現する。   When a negative DC potential is applied to the upper electrode 22 with respect to the potential of the lower electrode 12, a silver thin film (ED material film) is deposited on the particle deposition layer 32 on the surface of the upper electrode 22. When a silver thin film is deposited on the particle deposition layer 32 on which ITO particles of the order of several hundred nm are deposited, the light incident on the ED element 101a is irregularly reflected (or plasmon absorbed) by the silver thin film. In this case, the ED element 101a realizes a light shielding state.

このように、ED素子に粒子堆積層を設けることにより、透明状態および鏡面状態に加え、さらに遮光状態を実現することができる。なお、ED素子101aに、図3A〜図3Cに示すようなステップ電圧を周期的に印加して、粒子堆積層32表面に銀薄膜を析出させてもよい。   Thus, by providing the particle deposition layer on the ED element, it is possible to realize a light shielding state in addition to the transparent state and the mirror surface state. Note that a silver thin film may be deposited on the surface of the particle deposition layer 32 by periodically applying a step voltage as shown in FIGS. 3A to 3C to the ED element 101a.

図4Bは、ED素子の電極構造を示す平面図である。図2では、下側および上側電極12,22の電極構造として、単純マトリクス型を想定したが、下側および上側電極12,22の電極構造は、セグメント型としてもかまわないであろう。すなわち、たとえば図4Bに示すように、下側電極12をベタ形状にし、上側電極22(図中、斜線模様で示す)を文字や記号、図形などに対応する形状にしてもよいであろう。   FIG. 4B is a plan view showing an electrode structure of the ED element. In FIG. 2, a simple matrix type is assumed as the electrode structure of the lower and upper electrodes 12 and 22, but the electrode structure of the lower and upper electrodes 12 and 22 may be a segment type. That is, for example, as shown in FIG. 4B, the lower electrode 12 may have a solid shape, and the upper electrode 22 (shown by a hatched pattern in the drawing) may have a shape corresponding to a character, symbol, figure, or the like.

以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   As mentioned above, although the form for implementing this invention was demonstrated, this invention is not restrict | limited to these. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

10…下側基板、11…下側ベース基板、12…下側電極、20…上側基板、21…上側ベース基板、22…上側電極、32…粒子堆積層、40…シール枠部材、50…電解質層(電解液)、101…エレクトロデポジション素子(ED素子)、102…電源、103…電極重複領域。 DESCRIPTION OF SYMBOLS 10 ... Lower substrate, 11 ... Lower base substrate, 12 ... Lower electrode, 20 ... Upper substrate, 21 ... Upper base substrate, 22 ... Upper electrode, 32 ... Particle deposition layer, 40 ... Seal frame member, 50 ... Electrolyte Layer (electrolyte), 101... Electrodeposition element (ED element), 102... Power source, 103.

Claims (6)

対向配置される第1および第2の基板であって、該第1の基板は、該第2の基板に近い表面に設けられた第1の電極を含み、該第2の基板は、該第1の基板に近い表面に設けられた第2の電極を含む、該第1および第2の基板と、
前記第1および第2の基板に狭持され、銀を含むエレクトロデポジション材料を含有する電解質層と、
前記第1および第2の電極に接続し、該第1および第2の電極を介して、前記電解質層に電圧を印加することができる電源と、
を具備し、
前記電源は、第1の期間に、第1のステップ電圧を周期的に出力し、
前記第1のステップ電圧は、正電圧である第1の電圧を第1の時間保持し、続けて、正電圧であり、該第1の電圧よりも小さい第2の電圧を該第1の時間よりも長い第2の時間保持する波形を有し、
前記第1の電圧は3V以上であり、前記第1の時間は5ms以下であり、
前記第2の電圧は0.4V〜1.0Vの範囲内であり、前記第2の時間は50ms〜300msの範囲内である光学装置。
First and second substrates disposed opposite to each other, wherein the first substrate includes a first electrode provided on a surface close to the second substrate, and the second substrate includes the first substrate The first and second substrates including a second electrode provided on a surface close to the one substrate;
An electrolyte layer sandwiched between the first and second substrates and containing an electrodeposition material comprising silver;
A power source connected to the first and second electrodes and capable of applying a voltage to the electrolyte layer via the first and second electrodes;
Comprising
The power supply periodically outputs a first step voltage in a first period,
The first step voltage holds a first voltage that is a positive voltage for a first time, and subsequently a second voltage that is a positive voltage and smaller than the first voltage for the first time. A waveform that holds for a longer second time,
The first voltage is 3 V or more, and the first time is 5 ms or less;
The optical device, wherein the second voltage is in a range of 0.4V to 1.0V, and the second time is in a range of 50 ms to 300 ms.
対向配置される第1および第2の基板であって、該第1の基板は、該第2の基板に近い表面に設けられた第1の電極を含み、該第2の基板は、該第1の基板に近い表面に設けられた第2の電極を含む、該第1および第2の基板と、
前記第1および第2の基板に狭持され、銀を含むエレクトロデポジション材料を含有する電解質層と、
前記第1および第2の電極に接続し、該第1および第2の電極を介して、前記電解質層に電圧を印加することができる電源と、
を具備し、
前記電源は、第1の期間に、第1のステップ電圧を周期的に出力し、
前記第1のステップ電圧は、正電圧である第1の電圧を第1の時間保持し、続けて、正電圧であり、該第1の電圧よりも小さい第2の電圧を該第1の時間よりも長い第2の時間保持する波形を有し、
前記第1および第2の電極を介して前記電解質層に直流電圧を印加して、該第1または第2の電極の表面に前記エレクトロデポジション材料を析出させる際に、該エレクトロデポジション材料が析出し始める直流電圧を閾値電圧と呼ぶとき、
前記第1の電圧は、前記閾値電圧の2倍以上であり
前記第2の電圧は、前記閾値電圧よりも低い光学装置。
First and second substrates disposed opposite to each other, wherein the first substrate includes a first electrode provided on a surface close to the second substrate, and the second substrate includes the first substrate The first and second substrates including a second electrode provided on a surface close to the one substrate;
An electrolyte layer sandwiched between the first and second substrates and containing an electrodeposition material comprising silver;
A power source connected to the first and second electrodes and capable of applying a voltage to the electrolyte layer via the first and second electrodes;
Comprising
The power supply periodically outputs a first step voltage in a first period,
The first step voltage holds a first voltage that is a positive voltage for a first time, and subsequently a second voltage that is a positive voltage and smaller than the first voltage for the first time. A waveform that holds for a longer second time,
When the electrodeposition material is deposited on the surface of the first or second electrode by applying a DC voltage to the electrolyte layer via the first and second electrodes, the electrodeposition material is When the DC voltage that begins to deposit is called the threshold voltage,
The first voltage is at least twice the threshold voltage ;
The optical device, wherein the second voltage is lower than the threshold voltage.
前記第1の電圧は、前記閾値電圧の2.5倍以下である、請求項2記載の光学装置。The optical apparatus according to claim 2, wherein the first voltage is 2.5 times or less of the threshold voltage. 前記第2の時間は、前記第1の時間の10倍〜1000倍の範囲内である請求項2または3記載の光学装置。 The optical apparatus according to claim 2 or 3, wherein the second time is in a range of 10 to 1000 times the first time. 前記電源は、前記第1の期間の後の第2の期間に、前記第1のステップ電圧とは波形が異なる、正電圧である第2のステップ電圧を周期的に出力する請求項〜4いずれか1項記載の光学装置。 It said power supply, said the second period after the first period, the waveform is different from the first step voltage, claim 2-4 for outputting a second step voltage is a positive voltage periodically The optical device according to claim 1. 対向配置される第1および第2の基板であって、該第1の基板は、該第2の基板に近い表面に設けられた第1の電極を含み、該第2の基板は、該第1の基板に近い表面に設けられた第2の電極を含む、該第1および第2の基板と、
前記第1および第2の基板に狭持され、銀を含むエレクトロデポジション材料を含有する電解質層と、
を備える光学素子の駆動方法であって、
前記第1および第2の電極を介して前記電解質層に、第1のステップ電圧を周期的に印加する工程を含み、
前記第1のステップ電圧は、正電圧である第1の電圧を第1の時間保持し、続けて、正電圧であり、該第1の電圧よりも小さい第2の電圧を該第1の時間よりも長い第2の時間保持する波形を有し、
前記第1および第2の電極を介して前記電解質層に直流電圧を印加して、該第1または第2の電極の表面に前記エレクトロデポジション材料を析出させる際に、該エレクトロデポジション材料が析出し始める直流電圧を閾値電圧と呼ぶとき、
前記第1の電圧は、前記閾値電圧の2倍以上であり、
前記第2の電圧は、前記閾値電圧よりも低い、光学素子の駆動方法。
First and second substrates disposed opposite to each other, wherein the first substrate includes a first electrode provided on a surface close to the second substrate, and the second substrate includes the first substrate The first and second substrates including a second electrode provided on a surface close to the one substrate;
An electrolyte layer sandwiched between the first and second substrates and containing an electrodeposition material comprising silver;
An optical element driving method comprising:
Periodically applying a first step voltage to the electrolyte layer via the first and second electrodes;
The first step voltage holds a first voltage that is a positive voltage for a first time, and subsequently a second voltage that is a positive voltage and smaller than the first voltage for the first time. A waveform that holds for a longer second time,
When the electrodeposition material is deposited on the surface of the first or second electrode by applying a DC voltage to the electrolyte layer via the first and second electrodes, the electrodeposition material is When the DC voltage that begins to deposit is called the threshold voltage,
The first voltage is at least twice the threshold voltage;
The method for driving an optical element, wherein the second voltage is lower than the threshold voltage .
JP2014210079A 2014-10-14 2014-10-14 Optical apparatus and optical element driving method Active JP6496515B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014210079A JP6496515B2 (en) 2014-10-14 2014-10-14 Optical apparatus and optical element driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014210079A JP6496515B2 (en) 2014-10-14 2014-10-14 Optical apparatus and optical element driving method

Publications (2)

Publication Number Publication Date
JP2016080793A JP2016080793A (en) 2016-05-16
JP6496515B2 true JP6496515B2 (en) 2019-04-03

Family

ID=55956190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014210079A Active JP6496515B2 (en) 2014-10-14 2014-10-14 Optical apparatus and optical element driving method

Country Status (1)

Country Link
JP (1) JP6496515B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021026178A (en) * 2019-08-08 2021-02-22 株式会社村上開明堂 Metal salt deposition type dimming element, and method of manufacturing metal salt deposition type dimming element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721080B1 (en) * 2002-09-27 2004-04-13 D Morgan Tench Optimum switching of a reversible electrochemical mirror device
JP4569110B2 (en) * 2004-01-09 2010-10-27 ソニー株式会社 Electrochemical display device and driving method thereof

Also Published As

Publication number Publication date
JP2016080793A (en) 2016-05-16

Similar Documents

Publication Publication Date Title
JP6278384B2 (en) OPTICAL DEVICE, IMAGING DEVICE, AND OPTICAL ELEMENT DRIVE METHOD
JP5123749B2 (en) Method for reversibly changing reflectance, element thereof, method for manufacturing the element, transmittance variable element, and reflectance variable mirror
JP6763523B2 (en) How to drive the mirror device and electrodeposition element
JP6245631B2 (en) Electrodeposition element and mirror device
JP6461643B2 (en) Optical device
US9971224B2 (en) Electro-optical device
JP5034271B2 (en) Display medium display method and display device
JP6896400B2 (en) Electrochromic device, optical filter using it, lens unit, image pickup device, window material, and driving method of electrochromic element
JP6138417B2 (en) Electrochromic display element
JP6496515B2 (en) Optical apparatus and optical element driving method
CN109477994B (en) Electrochemical device
JP6235841B2 (en) Liquid crystal display
US9588394B2 (en) Optical apparatus and automobile lighting
JP2017191201A (en) Display device
JP2018045104A (en) Luminaire and liquid crystal display device
US9733550B2 (en) Lighting apparatus capable of switching between transmission and two reflection states
JP6892738B2 (en) Optical element and manufacturing method of optical element
KR20190023522A (en) Electrochromism element and electrochromism device comprising the same
JP2015210341A (en) Light amount adjustment device
WO2017130636A1 (en) Electrochromic display element
JP2017203843A (en) Electrochromic device and method for manufacturing the same
CN110612477B (en) Partition wall pattern film and method for manufacturing same
JP6032666B2 (en) Display element and manufacturing method thereof
JPWO2019123846A1 (en) Electrochromic display element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R150 Certificate of patent or registration of utility model

Ref document number: 6496515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250