JP6493982B2 - Susceptor - Google Patents

Susceptor Download PDF

Info

Publication number
JP6493982B2
JP6493982B2 JP2015230237A JP2015230237A JP6493982B2 JP 6493982 B2 JP6493982 B2 JP 6493982B2 JP 2015230237 A JP2015230237 A JP 2015230237A JP 2015230237 A JP2015230237 A JP 2015230237A JP 6493982 B2 JP6493982 B2 JP 6493982B2
Authority
JP
Japan
Prior art keywords
susceptor
volume
main surface
recess
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015230237A
Other languages
Japanese (ja)
Other versions
JP2017098441A (en
Inventor
正実 天野
正実 天野
小宮山 純
純 小宮山
阿部 芳久
芳久 阿部
健一 江里口
健一 江里口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to JP2015230237A priority Critical patent/JP6493982B2/en
Publication of JP2017098441A publication Critical patent/JP2017098441A/en
Application granted granted Critical
Publication of JP6493982B2 publication Critical patent/JP6493982B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はサセプタに関し、例えば、半導体基板上に成膜する際に用いられるサセプタに関する。   The present invention relates to a susceptor, for example, a susceptor used when forming a film on a semiconductor substrate.

従来から半導体基板上に成膜する際、半導体基板を載置するためのサセプタが用いられる。図7に示すように、サセプタ50は、一般的に円板状の板状体からなり、この板状体の主面50aには半導体基板を載置するための、いわゆる座グリ(凹部)50bが設けられている。尚、図示しないが、半導体基板を載置するための手段として、座グリ(凹部)50b以外に、ポケット、複数のピンなどが設けられたものもある。   Conventionally, when forming a film on a semiconductor substrate, a susceptor for mounting the semiconductor substrate is used. As shown in FIG. 7, the susceptor 50 is generally formed of a disk-shaped plate, and a so-called counterbore (recess) 50b for placing a semiconductor substrate on the main surface 50a of the plate-shaped body. Is provided. Although not shown, as a means for placing the semiconductor substrate, there are some provided with a pocket, a plurality of pins, etc. in addition to the spot facing (recessed portion) 50b.

ところで、図7に示すように、サセプタ50には座グリ(凹部)50bを形成することによって、座グリ(凹部)50b側が凹曲面となるような反りが生じる。しかも、このサセプタ50の反りは、半導体基板上に成膜する際の熱により、より増大し、半導体基板上に形成される膜厚の均一性の悪化、半導体基板のスリップの発生数の増大等、悪影響を及ぼすことが知られている。   By the way, as shown in FIG. 7, by forming the spot facing (recessed part) 50b in the susceptor 50, warping occurs so that the side facing (recessed part) 50b becomes a concave curved surface. Moreover, the warpage of the susceptor 50 is further increased by heat generated when the film is formed on the semiconductor substrate, the uniformity of the film thickness formed on the semiconductor substrate is deteriorated, and the number of occurrences of slip of the semiconductor substrate is increased. Is known to have adverse effects.

特に、近年、半導体基板は大口径化の傾向にあり、これに伴いサセプタも大径化の傾向にある。またサセプタの厚さ(肉厚)については、サセプタの熱伝導性を高めるために、より薄肉化の傾向にある。このように、サセプタの径はより大きく、厚さはより薄くなり、サセプタはより一層反り易く、反り量が大きくなるという問題を抱えている。   In particular, in recent years, semiconductor substrates have a tendency to increase in diameter, and accordingly, susceptors also have a tendency to increase in diameter. Further, the thickness (thickness) of the susceptor tends to be thinner in order to increase the thermal conductivity of the susceptor. As described above, the susceptor has a larger diameter, a thinner thickness, and the susceptor is more likely to warp, resulting in a larger amount of warpage.

この反りを抑制するサセプタとしては、例えば、特許文献1に示されたサセプタが提案されている。このサセプタを図8に示すと共に、図8に基づいて説明する。図8に示すように、サセプタ60は円板状体に形成され、一の主面60a上(上面上)には、半導体基板を載置する、基板載置窪み部61(図8では6個の窪み部の場合を図示)が形成されている。また、前記一の主面60aと相対向する前記他の主面60b(下面)には、裏面窪み部62が設けられている。   As a susceptor for suppressing this warp, for example, a susceptor shown in Patent Document 1 has been proposed. The susceptor is shown in FIG. 8 and will be described with reference to FIG. As shown in FIG. 8, the susceptor 60 is formed in a disc-like body, and on one main surface 60a (on the upper surface), a substrate placement recess 61 (six in FIG. 8) is placed. Are shown). Further, a back surface depression 62 is provided on the other main surface 60b (lower surface) opposite to the one main surface 60a.

基板載置窪み部61及び裏面窪み部62の形状寸法は、同一であり、前記基板載置窪み部61と裏面窪み部62は、表裏面対称に形成されている。このような形状のサセプタ60は、表裏面対称に形成されているため、製作する際の加工歪、反りを抑制できる。また、半導体基板上に成膜する際の熱によりサセプタ60の内部には内部応力が生じるが、表裏面対称形に形成されているため、内部応力が相殺されて、反りの発生が抑制される。   The substrate mounting recess 61 and the back surface recess 62 have the same shape and dimension, and the substrate mounting recess 61 and the back surface recess 62 are symmetrically formed on the front and back surfaces. Since the susceptor 60 having such a shape is formed symmetrically with the front and back surfaces, it is possible to suppress processing distortion and warpage during manufacturing. Further, although internal stress is generated inside the susceptor 60 due to heat when forming a film on the semiconductor substrate, the internal stress is offset and the occurrence of warpage is suppressed because it is formed symmetrically on the front and back surfaces. .

特開平11−16991号公報JP-A-11-16991

しかしながら、特許文献1に示されたサセプタにあっては、裏面側に、基板載置窪み部と形状寸法を同一にした裏面窪み部を、基板載置窪み部と表裏面対称に形成する必要があり、高精度の加工が必要となるばかりでなく、コストが嵩むという技術的課題があった。   However, in the susceptor shown in Patent Document 1, it is necessary to form, on the back surface side, a back surface recess portion having the same shape and dimensions as the substrate mounting recess portion so as to be symmetrical with the substrate mounting recess portion. In addition, there is a technical problem that not only high-precision processing is required but also the cost is increased.

また、サセプタの裏面から輻射熱を受けて加熱される場合は、サセプタの裏面に大きい凹凸があると、サセプタの均熱性が低下するので、特に大口径基板用としては適切でないと言える。   In addition, when heated by receiving radiant heat from the back surface of the susceptor, if there are large irregularities on the back surface of the susceptor, the heat uniformity of the susceptor is lowered, so it can be said that it is not particularly suitable for a large-diameter substrate.

さらに、表裏の形状を同一にして厚さ方向の体積を同じにすると、サセプタ自身が本来有する歪みや反りが顕在化して、サセプタが単純な反りではなく、半導体基板を載置する主面内で凹凸を有する歪みの大きい形状となり、気相成長用サセプタとしては好ましくないものとなる。   Furthermore, if the front and back shapes are the same and the volume in the thickness direction is the same, the distortion and warpage inherent to the susceptor itself become obvious, and the susceptor is not simply warped, but within the main surface on which the semiconductor substrate is placed. It becomes a highly distorted shape having irregularities, which is not preferable as a susceptor for vapor phase growth.

本発明者らは、上記技術的課題を解決するために、上記したような、表裏面対称に凹部(窪み部)を形成することなく、主としてサセプタの主面側に加工を施すことによって、サセプタを製作する際の反りを抑制すること、また半導体基板上に成膜する際の反りを抑制することを鋭意研究した。その結果、サセプタの主面側に特定の凹部を形成し、所定の仮想平面と前記一の主面との間の体積と、前記サセプタ全体の体積から前記体積を差し引いた体積との比が特定の範囲にある場合に、サセプタを製作する際の反りは存在するものの、半導体基板上に成膜する際の反りを抑制することができることを想到し、本判明を完成するに至った。   In order to solve the above technical problem, the inventors of the present invention mainly processed the main surface side of the susceptor without forming recesses (dents) symmetrically on the front and back surfaces, as described above. We have intensively studied to suppress the warpage when manufacturing the film and to suppress the warpage when forming the film on the semiconductor substrate. As a result, a specific recess is formed on the main surface side of the susceptor, and a ratio between a volume between a predetermined virtual plane and the one main surface and a volume obtained by subtracting the volume from the volume of the entire susceptor is specified. In this range, although the warp when the susceptor is manufactured exists, it is conceived that the warp when the film is formed on the semiconductor substrate can be suppressed, and this finding has been completed.

本発明は、上記技術的課題を解決するためになされたものであり、コストを抑制でき、しかも成膜時における反りを抑制したサセプタを提供することを目的とする。   The present invention has been made to solve the above technical problem, and an object of the present invention is to provide a susceptor that can suppress cost and suppress warpage during film formation.

上記目的を達成するためになされた本発明にかかるサセプタは、一の主面上に半導体基板を載置する凹部を有し、かつ前記一の主面に対して垂直方向の回転軸を有する板状体からなる、成膜装置に用いられるサセプタであって、前記凹部の底面と前記一の主面と対向する他の主面との間で最小厚さ寸法を有する位置において、前記最小厚さ寸法の中間点を通り、前記回転軸と垂直な仮想平面を設定し、前記仮想平面と前記一の主面との間の体積をVaとし、前記サセプタ全体の体積から前記体積Vaを差し引いた体積をVbとした際、前記体積Vaが前記体積Vbの1.03倍以上1.45倍以下となるように、前記一の主面上の前記凹部の外側に、前記凹部とは別に、一の主面を削り取った削り部が形成されていることを特徴としている。 A susceptor according to the present invention made to achieve the above object has a recess for placing a semiconductor substrate on one main surface, and a plate having a rotation axis perpendicular to the one main surface. A susceptor made of a body and used in a film forming apparatus , wherein the minimum thickness is at a position having a minimum thickness dimension between the bottom surface of the recess and the other main surface facing the one main surface. A volume obtained by subtracting the volume Va from the volume of the entire susceptor by setting a virtual plane that passes through the midpoint of the dimension and sets a virtual plane perpendicular to the rotation axis, Va being the volume between the virtual plane and the one main surface Vb, the volume Va is 1.03 times to 1.45 times less than the volume Vb, outside the recess on the one main surface, separately from the recess, A feature is that a shaving portion is formed by shaving off the main surface.

このように前記体積Vaが前記体積Vbの1.03倍以上1.45倍以下である場合には、サセプタを製作する際の反りは存在するものの、半導体基板上に成膜する際の反りは抑制される。また、従来のように表裏面対称に凹部(窪み部)を形成する必要がないため、高精度な加工は必要とならず、安価にサセプタを製作することができる。   Thus, when the volume Va is 1.03 times or more and 1.45 times or less of the volume Vb, there is a warp when manufacturing a susceptor, but a warp when forming a film on a semiconductor substrate is It is suppressed. In addition, since it is not necessary to form concave portions (recessed portions) symmetrically on the front and back surfaces as in the prior art, high-precision processing is not required, and a susceptor can be manufactured at low cost.

前記体積Vaが体積Vbの1.03倍未満である場合には、厚さ方向における体積差に起因する反りはほとんどなくなるが、サセプタ自身が本来有する歪みが顕在化してしまい、サセプタが単純な反りではなく、ウェーハを保持する面が凸になりウェーハを外周で安定的に保持できなくなるため、好ましくない。
また、体積Vaが体積Vbの1.45倍を超える場合には、反りが120μm以上発生し、気相成長工程での成膜均一性に問題が発生するため、好ましくない。
When the volume Va is less than 1.03 times the volume Vb, the warp due to the volume difference in the thickness direction is almost eliminated, but the inherent strain of the susceptor itself becomes obvious, and the susceptor is simply warped. However, the surface for holding the wafer is convex, and the wafer cannot be stably held on the outer periphery, which is not preferable.
Further, when the volume Va exceeds 1.45 times the volume Vb, warpage occurs at 120 μm or more, which causes a problem in film formation uniformity in the vapor phase growth process, which is not preferable.

尚、本発明にあっては、前記体積Vaが前記体積Vbの1.03倍以上1.45倍以下であれば良く、サセプタの一の主面の凹部の深さ、直径を調整することによって、体積Vaの体積Vbに対する割合が調整される。
また、前記体積Vaの体積Vbに対する割合の調整は、一の主面を削り取った削り部を形成することにより行われる。この場合、サセプタの裏面を平坦面に設計することもでき、サセプタの均熱性も確保することができる。
更に、前記他の主面上に、前記回転軸を中心とするリング状に削り取った削り部を形成することにより行っても良い。この他の主面上に削り部を形成する場合にも、従来のように表裏面対称に凹部(窪み部)を形成する必要がないため、高精度な加工は必要とならず、安価にサセプタを製作することができる。
In the present invention, the volume Va may be 1.03 times or more and 1.45 times or less of the volume Vb, and by adjusting the depth and diameter of the concave portion of one main surface of the susceptor. The ratio of the volume Va to the volume Vb is adjusted.
Further, the adjustment of the ratio of the volume Va to the volume Vb is performed by forming a scraped portion by scraping one main surface . In this case, the back surface of the susceptor can be designed as a flat surface, and the heat uniformity of the susceptor can be ensured.
Furthermore, it may be performed by forming a shaving portion scraped off in a ring shape around the rotation axis on the other main surface. Even in the case of forming a cut portion on the other main surface, it is not necessary to form a concave portion (dent portion) symmetrically on the front and back surfaces as in the prior art, so that high-precision processing is not required and the susceptor can be manufactured at low cost. Can be produced.

更に、前記体積Vaは、前記体積Vbの1.26倍以下であることが望ましい。サセプタの反りを50μm程度に抑制でき、好ましい。
尚、本発明にかかるサセプタは、化合物半導体層の気相成長法で好適に用いることができる。
Furthermore, the volume Va is desirably 1.26 times or less of the volume Vb. The warp of the susceptor can be suppressed to about 50 μm, which is preferable.
The susceptor according to the present invention can be suitably used in the vapor phase growth method of the compound semiconductor layer.

本発明によれば、コストを抑制でき、しかも成膜時における反りを抑制したサセプタを得ることができる。   According to the present invention, it is possible to obtain a susceptor that can reduce costs and suppress warping during film formation.

図1は本発明にかかる第1の形態にかかるサセプタを示す図であって、(a)は平面図、(b)は(a)のI−I線断面図である。1A and 1B are views showing a susceptor according to a first embodiment of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a cross-sectional view taken along line II of FIG. 図2は、第2の形態を示すサセプタを示す図であって、(a)は平面図、(b)は(a)のII−II線断面図である。2A and 2B are diagrams showing a susceptor showing a second embodiment, in which FIG. 2A is a plan view and FIG. 2B is a sectional view taken along line II-II in FIG. 図3は、第3の形態を示すサセプタを示す断面図である。FIG. 3 is a cross-sectional view showing a susceptor showing the third embodiment. 図4は、サセプタ(比較例1)を示す断面図であって、(a)は平面図、(b)は(a)のIV−IV線断面図である。4A and 4B are cross-sectional views showing a susceptor (Comparative Example 1), in which FIG. 4A is a plan view and FIG. 4B is a cross-sectional view taken along line IV-IV in FIG. 図5は、図4に示すサセプタ(比較例1)の半径方向における変位と温度を示す図である。FIG. 5 is a diagram showing the displacement and temperature in the radial direction of the susceptor (Comparative Example 1) shown in FIG. 図6は、比較例2〜12、実施例1〜15、参考例1における体積比と反りの関係を示す図である。FIG. 6 is a diagram illustrating the relationship between the volume ratio and warpage in Comparative Examples 2 to 12, Examples 1 to 15, and Reference Example 1. 図7は、従来のサセプタの断面図である。FIG. 7 is a cross-sectional view of a conventional susceptor. 図8は、従来の他のサセプタの斜視図である。FIG. 8 is a perspective view of another conventional susceptor.

以下に、各実施の形態について図面を参照しつつ説明する。尚、図面は模式的または概念的なものであり、各部位の厚みと幅との関係、部位間の大きさの比率等は、正確に図示されていない。   Each embodiment will be described below with reference to the drawings. The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not accurately illustrated.

図1に示すように、第1の形態のサセプタ1は、一の主面2と前記一の主面2と相対向する他の主面3を有した円板状体に形成され、前記主面2上には、半導体基板を載置する一つの凹部4が形成されている。
前記凹部4は平面視上円形に形成され、その中心が前記回転軸L上に位置している。即ち、サセプタ1は、その中心に回転軸Lを有し、サセプタ1の前記回転軸Lによる回転対称性は円対称性に形成されている。
As shown in FIG. 1, the susceptor 1 of the first embodiment is formed in a disc-like body having one main surface 2 and another main surface 3 opposite to the one main surface 2. On the surface 2, a single recess 4 is formed for mounting the semiconductor substrate.
The concave portion 4 is formed in a circular shape in plan view, and its center is located on the rotation axis L. That is, the susceptor 1 has a rotation axis L at the center, and the rotational symmetry of the susceptor 1 by the rotation axis L is formed in a circular symmetry.

このサセプタ1の材質は一般的に用いられている材質を用いることができ、例えば、カーボン(C)基体に炭化ケイ素(SiC)を被覆したものを用いることができる。   As the material of the susceptor 1, a commonly used material can be used. For example, a carbon (C) base coated with silicon carbide (SiC) can be used.

また、前記サセプタ1の特定な平面(仮想平面)Fと前記一の主面2との間の体積、即ち、特定な平面(仮想平面)Fよりも上方の体積をVaとする。また前記サセプタ全体の体積から前記体積Vaを差し引いた体積、即ち、特定な平面(仮想平面)Fよりも下方の体積をVbとする。このとき、前記サセプタ1にあっては、前記体積Vaは前記体積Vbの1.03倍以上1.45倍以下に構成されている。   A volume between the specific plane (virtual plane) F of the susceptor 1 and the one main surface 2, that is, a volume above the specific plane (virtual plane) F is Va. A volume obtained by subtracting the volume Va from the volume of the entire susceptor, that is, a volume below a specific plane (virtual plane) F is defined as Vb. At this time, in the susceptor 1, the volume Va is configured to be 1.03 times or more and 1.45 times or less of the volume Vb.

前記特定な平面(仮想平面)Fとは、一の主面2上に半導体基板を載置する凹部4の底面と、前記一の主面2と対向する他の主面3との間で最小厚さ寸法を有する位置Pにおいて、前記最小厚さ寸法(前記底面上の位置Pと他の主面3)の中間点Mを通り、前記回転軸Lと垂直な仮想の平面をいう。
尚、サセプタ1に、一の主面2から他の主面3に貫通する貫通穴が形成されている場合には、前記貫通穴を埋設した状態を仮想し、最小厚さ寸法を有する位置Pを特定する。
The specific plane (virtual plane) F is the minimum between the bottom surface of the recess 4 on which the semiconductor substrate is placed on one main surface 2 and the other main surface 3 facing the one main surface 2. At a position P having a thickness dimension, it means an imaginary plane perpendicular to the rotation axis L, passing through an intermediate point M of the minimum thickness dimension (position P on the bottom surface and the other main surface 3).
When a through hole penetrating from one main surface 2 to the other main surface 3 is formed in the susceptor 1, a position P having a minimum thickness dimension is assumed assuming that the through hole is embedded. Is identified.

このように、前記サセプタ1の主面2上に、半導体基板を載置する凹部4が形成されたサセプタ1において、前記体積Vaが前記体積Vbの1.03倍以上1.45倍以下に構成されている場合には、サセプタ1の反りを120μm以下になすことができる。   Thus, in the susceptor 1 in which the recess 4 for mounting the semiconductor substrate is formed on the main surface 2 of the susceptor 1, the volume Va is configured to be 1.03 times or more and 1.45 times or less of the volume Vb. If it is, the warp of the susceptor 1 can be made 120 μm or less.

また、前記サセプタ1の体積Vaを体積Vbの1.03倍以上1.45倍以下になすために、前記サセプタ1には、前記凹部4の外周部に、前記一の主面2を削り取ることによって形成された、平面視上リング状の削り部5が形成される。 前記削り部5は、半導体基板を載置する凹部4側の主面に形成され、その深さt1、幅t2は、体積Vaが体積Vbの1.03倍以上1.45倍以下の範囲内になるように調整される。
尚、前記凹部4、削り部5はサセプタ1の表面に加工を施すことによって形成でき、サセプタ1の裏面は平坦面に設計できる(他の主面を平坦面になすことができる)ので、サセプタの均熱性も確保することができる。
Further, in order to make the volume Va of the susceptor 1 to be 1.03 times or more and 1.45 times or less of the volume Vb, the susceptor 1 is formed by scraping the one main surface 2 on the outer peripheral portion of the recess 4. The ring-shaped shaving part 5 formed in plan view is formed. The shaving portion 5 is formed on the main surface on the concave portion 4 side where the semiconductor substrate is placed, and the depth t1 and the width t2 are within a range where the volume Va is 1.03 times or more and 1.45 times or less of the volume Vb. It is adjusted to become.
The concave portion 4 and the shaving portion 5 can be formed by processing the surface of the susceptor 1, and the back surface of the susceptor 1 can be designed to be a flat surface (other main surfaces can be flat surfaces). It is also possible to ensure heat uniformity.

ここで、体積Vaが体積Vbの1.03倍未満である場合には、サセプタの反りが安定せず、ウェーハを保持する面が凸(いわゆる上凸)になりウェーハを外周で安定的に保持できなくなるため、好ましくない。半導体基板を保持するためには、サセプタは下凸形状が望ましく、これが上凸になると、半導体基板中央部がサセプタと接触し易くなり、半導体基板の成膜面が安定せず、均一な成膜が得られない。また、前記のように接触した場合は、半導体基板の裏面にLPD(Light Point Defects)等の傷が発生し、後工程で平坦度に影響が出るおそれがある。なお、体積Vaが体積Vbの1倍である上下対称構造では、サセプタの反り自体は低減するがサセプタにうねりが発生するので、これも好ましくない。また、体積Vaが体積Vbの1.45倍を超える場合には、反りが120μm以上発生し、気相成長工程での成膜均一性に問題が発生するため、好ましくない。特に、前記体積Vaが、前記体積Vbの1.26倍以下である場合には、反りが50μm程度となるため、より好ましい。   Here, when the volume Va is less than 1.03 times the volume Vb, the warp of the susceptor is not stable, and the surface holding the wafer becomes convex (so-called upward convex), and the wafer is stably held on the outer periphery. Since it becomes impossible, it is not preferable. In order to hold the semiconductor substrate, it is desirable that the susceptor has a downwardly convex shape. When the susceptor is upwardly convex, the central portion of the semiconductor substrate is likely to come into contact with the susceptor, and the film formation surface of the semiconductor substrate is not stable and uniform film formation Cannot be obtained. Further, when contact is made as described above, scratches such as LPD (Light Point Defects) may occur on the back surface of the semiconductor substrate, which may affect the flatness in a subsequent process. Note that in a vertically symmetrical structure in which the volume Va is one time the volume Vb, the susceptor warpage itself is reduced, but the susceptor swells, which is also not preferable. Further, when the volume Va exceeds 1.45 times the volume Vb, warpage occurs at 120 μm or more, which causes a problem in film formation uniformity in the vapor phase growth process, which is not preferable. In particular, when the volume Va is 1.26 times or less of the volume Vb, the warpage is about 50 μm, which is more preferable.

具体的に説明すると、サセプタ1の直径D1は、例えば300mm以上1500mm以下に設定される。サセプタ1の直径D1(一の主面の最大径)を300mm以上1500mm以下としたのは、半導体基板の寸法に対応させたものである。
一例を挙げれば、サセプタ1の直径D1を340mm、前記一の主面2と他の主面3との間の寸法(厚さ)T1を2.4mmとし、凹部4の直径D2を202.5mm、凹部4の深さt3(回転軸L上の深さ、図1では明確化のため回転軸Lからずらして図示している)を0.84mmとし、削り部5の深さt1を0.84mm、幅t2を115mmとした場合には、前記仮想平面Fは、前記一の主面2から1.62mmの位置にあり、体積Vaは体積Vbの1.26倍となる。
If it demonstrates concretely, the diameter D1 of the susceptor 1 will be set to 300 mm or more and 1500 mm or less, for example. The reason why the diameter D1 (the maximum diameter of one main surface) of the susceptor 1 is set to 300 mm or more and 1500 mm or less corresponds to the dimensions of the semiconductor substrate.
For example, the diameter D1 of the susceptor 1 is 340 mm, the dimension (thickness) T1 between the one main surface 2 and the other main surface 3 is 2.4 mm, and the diameter D2 of the recess 4 is 202.5 mm. The depth t3 of the recess 4 (the depth on the rotation axis L, which is shifted from the rotation axis L for clarity in FIG. 1) is 0.84 mm, and the depth t1 of the shaving portion 5 is 0. When 84 mm and width t2 are set to 115 mm, the virtual plane F is at a position 1.62 mm from the one main surface 2 and the volume Va is 1.26 times the volume Vb.

次に、図2に基づいて第2の形態について説明する。
第1の形態では、主面2上に半導体基板を載置する1つの凹部4が形成されているサセプタを示したが、この第2の形態は、主面2上に半導体基板を載置する3つの凹部13が形成されている点に特徴がある。
Next, a 2nd form is demonstrated based on FIG.
In the first embodiment, the susceptor in which one recess 4 for mounting the semiconductor substrate is formed on the main surface 2 is shown. However, in the second embodiment, the semiconductor substrate is mounted on the main surface 2. It is characterized in that three recesses 13 are formed.

図2に示すように、第2の形態のサセプタ10の主面11上には、前記したように、3つの半導体基板を載置するために3つの凹部13が形成されている。前記凹部13は第1の実施形態の凹部4に相当するものである。
また、前記サセプタ10の主面11上には、前記凹部13の間とサセプタ10の外縁部との間に、平面視上、円弧状の3つの削り部14が形成されている。前記削り部14は、第1の実施形態の削り部5に相当するものである。
As shown in FIG. 2, on the main surface 11 of the susceptor 10 of the second embodiment, as described above, three recesses 13 are formed for placing three semiconductor substrates. The concave portion 13 corresponds to the concave portion 4 of the first embodiment.
Further, on the main surface 11 of the susceptor 10, three arc-shaped shaving portions 14 are formed between the concave portions 13 and the outer edge portion of the susceptor 10 in plan view. The shaving portion 14 corresponds to the shaving portion 5 of the first embodiment.

前記サセプタ10は、その中心に回転軸Lを有し、サセプタ10の前記回転軸Lによる回転対称性は3回対称性である。即ち、前記凹部13及び削り部14は、回転軸L(サセプタ10の中心)に対して、120度の間隔をもって形成されている。   The susceptor 10 has a rotation axis L at its center, and the rotational symmetry of the susceptor 10 by the rotation axis L is three-fold symmetry. That is, the concave portion 13 and the shaving portion 14 are formed with an interval of 120 degrees with respect to the rotation axis L (the center of the susceptor 10).

この第2の形態における、前記特定な平面(仮想平面)Fは、一の主面11上に半導体基板を載置する3つの凹部13の底面と、前記一の主面11と対向する他の主面12との間で最小厚さ寸法を有する位置Pにおいて、前記最小厚さ寸法(前記底面上の位置Pと他の主面3)の中間点Mを通り、前記回転軸Lと垂直な仮想の平面をいう。
尚、3つの凹部13の凹部深さ(底面位置)が異なる場合には、3つの凹部13のうち最も深い凹部底面と他の主面12との間が最小厚さ寸法となるため、当該底面上に位置Pが存在する。
In the second embodiment, the specific plane (virtual plane) F includes a bottom surface of three recesses 13 on which a semiconductor substrate is placed on one main surface 11 and another surface facing the one main surface 11. At a position P having a minimum thickness dimension with respect to the main surface 12, it passes through an intermediate point M of the minimum thickness dimension (position P on the bottom surface and the other main surface 3) and is perpendicular to the rotation axis L. A virtual plane.
In addition, when the recessed part depth (bottom surface position) of the three recessed parts 13 differs, between the deepest recessed part bottom face and the other main surface 12 becomes the minimum thickness dimension among the three recessed parts 13, the said bottom face Position P exists above.

この第2の形態にあっても、前記サセプタ10の特定な平面(仮想平面)Fと前記一の主面11との間の体積をVaとし、前記サセプタ全体の体積から前記体積Vaを差し引いた体積をVbとすると、前記サセプタ10では、前記体積Vaは前記体積Vbの1.03倍以上1.45倍以下に構成されている。   Even in the second embodiment, the volume between the specific plane (virtual plane) F of the susceptor 10 and the one main surface 11 is Va, and the volume Va is subtracted from the volume of the entire susceptor. Assuming that the volume is Vb, in the susceptor 10, the volume Va is configured to be not less than 1.03 times and not more than 1.45 times the volume Vb.

前記体積Vaが前記体積Vbの1.03倍以上1.45倍以下に構成されているため、サセプタの反りが安定し、ウェーハを外周で安定的に保持でき、反りを120μm以下に抑制することができる。
特に、前記体積Vaが、前記体積Vbの1.26倍以下に構成されている場合には、反りを50μm以下に抑制することができるため、より好ましい。
Since the volume Va is configured to be not less than 1.03 times and not more than 1.45 times the volume Vb, the warp of the susceptor is stable, the wafer can be stably held on the outer periphery, and the warp is suppressed to 120 μm or less. Can do.
In particular, when the volume Va is configured to be 1.26 times or less of the volume Vb, warpage can be suppressed to 50 μm or less, which is more preferable.

前記サセプタ10の体積Vaを体積Vbの1.03倍以上1.45倍以下になすために、第2の形態のサセプタ10では、前記凹部13の外周部に削り部14が形成される。
前記削り部14は、半導体基板を載置する凹部13側の主面に形成され、その径r、深さt5は、体積Vaが体積Vbの1.03倍以上1.45倍以下の範囲内になるように調整される。
また、前記体積Vaの体積Vbに対する割合の調整は、前記凹部13の深さを調整することにより行っても良い。
尚、前記凹部13、削り部14はサセプタ10の表面に加工を施すことによって形成できるため、サセプタ10の裏面は平坦面に設計すること(他の主面を平坦面になすことができる)ができ、サセプタの均熱性も確保することができる。
In order to make the volume Va of the susceptor 10 not less than 1.03 times and not more than 1.45 times the volume Vb, in the susceptor 10 of the second embodiment, a shaved part 14 is formed on the outer peripheral part of the recess 13.
The shaving portion 14 is formed on the main surface on the concave portion 13 side on which the semiconductor substrate is placed, and the diameter r and depth t5 are within a range where the volume Va is 1.03 times or more and 1.45 times or less of the volume Vb. It is adjusted to become.
The ratio of the volume Va to the volume Vb may be adjusted by adjusting the depth of the recess 13.
In addition, since the said recessed part 13 and the cutting part 14 can be formed by processing the surface of the susceptor 10, the back surface of the susceptor 10 can be designed in a flat surface (other main surfaces can be made into a flat surface). In addition, it is possible to ensure the thermal uniformity of the susceptor.

具体的に説明すると、サセプタ10の直径D3は、例えば300mm以上1500mm以下に設定される。
一例を挙げれば、サセプタ10の直径D3を340mm、前記一の主面11と他の主面12との間の寸法(厚さ)T2を2.4mmとし、凹部13の直径D4を151.3mm、凹部13の深さt4を0.725mmとし、削り部14の径rを70mm、深さt5を0.725mmとした場合には、前記仮想平面Fは、前記一の主面11から1.5625mmの位置にあり、前記体積Vaは体積Vbの1.16倍となる。
If it demonstrates concretely, the diameter D3 of the susceptor 10 will be set to 300 mm or more and 1500 mm or less, for example.
For example, the diameter D3 of the susceptor 10 is 340 mm, the dimension (thickness) T2 between the one main surface 11 and the other main surface 12 is 2.4 mm, and the diameter D4 of the recess 13 is 151.3 mm. When the depth t4 of the recess 13 is 0.725 mm, the diameter r of the shaving portion 14 is 70 mm, and the depth t5 is 0.725 mm, the virtual plane F is 1. At the position of 5625 mm, the volume Va is 1.16 times the volume Vb.

次に、図3に基づいて第3の形態について説明する。
第1の形態では、主面2上に1つの削り部5が形成されている場合を示したが、この第3の形態は、前記サセプタの主面と相対向する他の主面にも、削り部を形成した点に特徴がある。
Next, a 3rd form is demonstrated based on FIG.
In the first embodiment, the case where one shaving portion 5 is formed on the main surface 2 has been shown, but this third embodiment is also applied to the other main surface opposite to the main surface of the susceptor. It is characterized by the formation of a shaved part.

図3に示すように、前記サセプタ20の主面21上には、半導体基板を載置する一つの凹部25が形成されている。前記凹部25は第1の形態の凹部4に相当するものである。また、前記サセプタ20の主面21上には、前記凹部25の外周部に、前記一の主面21を削り取ることによって形成された、平面視上リング状の第1の削り部23が形成される。前記第1の削り部23は第1の形態の削り部5に相当するものである。   As shown in FIG. 3, on the main surface 21 of the susceptor 20, a single recess 25 for mounting a semiconductor substrate is formed. The recess 25 corresponds to the recess 4 of the first form. Further, on the main surface 21 of the susceptor 20, a ring-shaped first cut portion 23 is formed on the outer peripheral portion of the concave portion 25 by cutting the one main surface 21 in plan view. The The first shaving portion 23 corresponds to the shaving portion 5 of the first form.

また、前記主面21に相対向する他の主面22上には、前記凹部25の対応する位置から外側の領域に、前記他の主面22を削り取ることによって形成された、平面視上リング状の第2の削り部24が形成される。
また、サセプタ10は、その中心に回転軸Lを有し、サセプタ10の前記回転軸Lによる回転対称性は円対称性である。
Further, on the other main surface 22 facing the main surface 21, a ring in plan view formed by scraping the other main surface 22 from the corresponding position of the concave portion 25 to the outside region. A second shaving portion 24 is formed.
The susceptor 10 has a rotation axis L at the center, and the rotational symmetry of the susceptor 10 by the rotation axis L is circular symmetry.

また、この第3の形態においても、前記一の主面21と前記一の主面21と対向する他の主面22との間の最小厚さ寸法は、図3に示すように、前記凹部25と他の主面22との間に存在し、仮想平面Fは、最小厚さ寸法を有する位置Pにおいて、前記最小厚さ寸法(前記底面上の位置Pと他の主面22)の中間点Mを通り、前記回転軸Lと垂直な平面である。   Also in this third embodiment, the minimum thickness dimension between the one main surface 21 and the other main surface 22 facing the one main surface 21 is the concave portion as shown in FIG. 25 and the other main surface 22, and the virtual plane F is intermediate between the minimum thickness dimension (the position P on the bottom surface and the other main surface 22) at the position P having the minimum thickness dimension. A plane passing through the point M and perpendicular to the rotation axis L.

また、この第3の形態の場合、前記サセプタ20の特定な平面(仮想平面)Fと前記一の主面21との間の体積をVaとし、前記サセプタ全体の体積から前記体積Vaを差し引いた体積をVbとすると、前記サセプタ20においても、前記体積Vaは前記体積Vbの1.03倍以上1.45倍以下に構成されている。   Further, in the case of the third embodiment, Va is a volume between a specific plane (virtual plane) F of the susceptor 20 and the one main surface 21, and the volume Va is subtracted from the volume of the entire susceptor. Assuming that the volume is Vb, also in the susceptor 20, the volume Va is configured to be 1.03 times or more and 1.45 times or less of the volume Vb.

前記体積Vaが前記体積Vbの1.03倍以上1.45倍以下に構成されているため、サセプタの反りが安定し、ウェーハを外周で安定的に保持でき、反りを120μm以下に抑制することができる。
特に、前記体積Vaが、前記体積Vbの1.26倍以下に構成されている場合には、反りを50μm以下に抑制することができるため、より好ましい。
Since the volume Va is configured to be not less than 1.03 times and not more than 1.45 times the volume Vb, the warp of the susceptor is stable, the wafer can be stably held on the outer periphery, and the warp is suppressed to 120 μm or less. Can do.
In particular, when the volume Va is configured to be 1.26 times or less of the volume Vb, warpage can be suppressed to 50 μm or less, which is more preferable.

具体的に説明すると、サセプタ20の直径D5は、例えば300mm以上1500mm以下に設定される。サセプタ20の直径D5(一の主面の最大径)を300mm以上1500mm以下としたのは、半導体基板の寸法に対応させたものである。   If it demonstrates concretely, the diameter D5 of the susceptor 20 will be set to 300 mm or more and 1500 mm or less, for example. The reason why the diameter D5 (maximum diameter of one main surface) of the susceptor 20 is set to 300 mm or more and 1500 mm or less corresponds to the dimensions of the semiconductor substrate.

一例を挙げれば、サセプタ20の直径D5を340mm、前記一の主面21と他の主面22との間の寸法(厚さ)T3を2.4mmとし、凹部25の直径D6を202.5mm、凹部25の深さt10(図3では明確化のため回転軸Lからずらして図示している)を0.84mmとし、第1の削り部23の幅t6を58.75mm、深さt7を0.84mmとし、第2の削り部24の幅t8を10mm、深さt9を0.5mmとした場合には、前記仮想平面Fは、前記一の主面21から1.62mmの位置にあり、前記体積Vaは体積Vbの1.33倍となる。   For example, the diameter D5 of the susceptor 20 is 340 mm, the dimension (thickness) T3 between the one main surface 21 and the other main surface 22 is 2.4 mm, and the diameter D6 of the recess 25 is 202.5 mm. The depth t10 of the concave portion 25 (shown by shifting from the rotation axis L for clarity in FIG. 3) is 0.84 mm, the width t6 of the first shaving portion 23 is 58.75 mm, and the depth t7 is When the width t8 of the second shaving portion 24 is 10 mm and the depth t9 is 0.5 mm, the imaginary plane F is at a position 1.62 mm from the one main surface 21. The volume Va is 1.33 times the volume Vb.

本発明に係るサセプタ1,10,20は、下地となる基板上に化合物半導体層を気相成長させるプロセスにおいて、特に有効である。一例として、シリコンウェハの一の主面上に数種類のガリウム系窒化物半導体層を形成する窒化物半導体基板の気相成長用サセプタが挙げられる。   The susceptors 1, 10, and 20 according to the present invention are particularly effective in a process for vapor-phase growth of a compound semiconductor layer on a base substrate. As an example, there is a susceptor for vapor phase growth of a nitride semiconductor substrate in which several types of gallium nitride semiconductor layers are formed on one main surface of a silicon wafer.

シリコンウェハ上にシリコンを気相成長する場合と比べて、上記の窒化物半導体の場合は、気相成長の過程で基板の反りが大きく変動する。かつ、気相成長層厚の面内均一性は、窒化物半導体の各層の厚さが薄い場合は、より精密な温度制御を必要とするが、基板の反りとサセプタの反りの両方が大きいと、この温度制御性が著しく損なわれる。   Compared to the case where silicon is vapor-phase grown on a silicon wafer, in the case of the nitride semiconductor described above, the warpage of the substrate greatly varies during the vapor-phase growth process. In addition, the in-plane uniformity of the vapor-deposited layer thickness requires more precise temperature control when the thickness of each nitride semiconductor layer is thin, but when both the substrate warpage and the susceptor warpage are large, This temperature controllability is significantly impaired.

この点、本発明に係るサセプタ1,10,20は、サセプタ自身の反りが適切な範囲に収まっており、かつ、サセプタ1,10,20の裏面に、必要以上に複雑な凹部を形成する必要もないことから、サセプタ1,10,20裏面からの輻射熱の面内均一性も良好に保持され、その結果、サセプタ表面の温度の面内均一性が低下しないものといえる。   In this respect, the susceptors 1, 10 and 20 according to the present invention have the warp of the susceptor itself within an appropriate range, and it is necessary to form an unnecessarily complicated recess on the back surface of the susceptors 1, 10 and 20. Therefore, the in-plane uniformity of the radiant heat from the back surfaces of the susceptors 1, 10, and 20 is maintained well, and as a result, it can be said that the in-plane uniformity of the susceptor surface temperature does not decrease.

また、前記最小厚さ寸法が、前記一の主面の最大径の1/1000以上23/1000以下であって、かつ前記一の主面の最大径が300mm以上1500mm以下であることが望ましい。
前記一の主面の最大径を300mm以上1500mm以下としたのは、前記したように半導体基板の寸法に対応させたものであり、最小厚さ寸法が一の主面の最大径の1/1000以上23/1000以下の範囲内になされることにより、サセプタの熱伝導性を良くすることができ、サセプタの面内の温度均一性を向上させることができる。
よって、例えば、半導体基板に対する厳密な温度制御が求められる、気相成長法による高純度なエピタキシャル膜を形成する際に用いられるサセプタとして好適に用いることができる。
Further, it is desirable that the minimum thickness dimension is 1/1000 or more and 23/1000 or less of the maximum diameter of the one main surface, and the maximum diameter of the one main surface is 300 mm or more and 1500 mm or less.
The reason that the maximum diameter of the one main surface is set to 300 mm or more and 1500 mm or less corresponds to the size of the semiconductor substrate as described above, and the minimum thickness dimension is 1/1000 of the maximum diameter of the one main surface. By being in the range of 23/1000 or less, the thermal conductivity of the susceptor can be improved, and the temperature uniformity within the surface of the susceptor can be improved.
Therefore, for example, it can be suitably used as a susceptor used when forming a high-purity epitaxial film by a vapor phase growth method that requires strict temperature control on a semiconductor substrate.

図4に示すような、図1における削り部5が形成されていないサセプタ30を用意した(比較例1)。このサセプタ1の材質はカーボン(C)基体に炭化ケイ素(SiC)を被覆したものとした。
このサセプタ30の直径は、340mm、前記一の主面31と他の主面32との間の寸法(厚さ)2.4mm、凹部33の直径は194.5mm、凹部33の深さは0.84mm、仮想平面Fは、前記一の主面31から1.62mmの位置にあり、前記体積Vaは体積Vbの1.8倍である。
As shown in FIG. 4, a susceptor 30 in which the shaving portion 5 in FIG. 1 was not formed was prepared (Comparative Example 1). The material of the susceptor 1 was a carbon (C) substrate coated with silicon carbide (SiC).
The diameter of the susceptor 30 is 340 mm, the dimension (thickness) between the one main surface 31 and the other main surface 32 is 2.4 mm, the diameter of the recess 33 is 194.5 mm, and the depth of the recess 33 is 0. .84 mm, the imaginary plane F is at a position 1.62 mm from the one main surface 31, and the volume Va is 1.8 times the volume Vb.

このサセプタ30を1090℃まで加熱した際のサセプタの反りを測定した。その結果を、図5に示す。この図5から明らかなように、サセプタ30の外周部は約0.180mmの反りが生じ、表面温度も中心部と外周部と約20℃の差が認められた。
尚、図5の横軸は、サセプタ30の中心からの半径を示し、右側縦軸は反り量を示し、左側縦軸は、サセプタ表面温度を示している。また、図中、線分はサセプタ表面温度を、円は反り量を表している。
The warpage of the susceptor when the susceptor 30 was heated to 1090 ° C. was measured. The result is shown in FIG. As can be seen from FIG. 5, the outer periphery of the susceptor 30 was warped by approximately 0.180 mm, and the surface temperature was found to be approximately 20 ° C. different from the central portion and the outer periphery.
5 represents the radius from the center of the susceptor 30, the right vertical axis represents the amount of warpage, and the left vertical axis represents the susceptor surface temperature. In the figure, the line segment represents the susceptor surface temperature, and the circle represents the amount of warpage.

次に、図1、図2、図3に示す形態の各サセプタにおいて、体積Va、体積Vbの体積比を変化させたサセプタを製作した。各サセプタの材質はカーボン(C)基体に炭化ケイ素(SiC)を被覆したものとした。
図1に示したサセプタ1の直径D1を340mm、前記一の主面2と他の主面3との間の寸法(厚さ)T1を2.4mmとし、凹部4の直径D2を194.5mm、凹部4の深さt3(回転軸L上の深さ)を0.84mmとし、削り部5の幅t2を115mmとし、削り部5の深さを変化させ、表1に示すように体積比を変化させた(比較例2〜5、実施例1〜5)。
Next, in each susceptor having the form shown in FIGS. 1, 2, and 3, susceptors were manufactured by changing the volume ratio of the volume Va and the volume Vb. The material of each susceptor was a carbon (C) substrate coated with silicon carbide (SiC).
The diameter D1 of the susceptor 1 shown in FIG. 1 is 340 mm, the dimension (thickness) T1 between the one main surface 2 and the other main surface 3 is 2.4 mm, and the diameter D2 of the recess 4 is 194.5 mm. The depth t3 of the recess 4 (depth on the rotation axis L) is 0.84 mm, the width t2 of the shaving portion 5 is 115 mm, the depth of the shaving portion 5 is changed, and the volume ratio is as shown in Table 1. (Comparative Examples 2-5, Examples 1-5).

また、図2に示すサセプタ10の直径D3を340mm、前記一の主面11と他の主面12との間の寸法(厚さ)T2を2.4mm、凹部13の直径D4を151.3mm、凹部13の深さt4を0.725mm、削り部14の径rを70mmとし、削り部14の深さt5を変化させ、表2に示すように体積比を変化させた(比較例6〜9、実施例6〜10)。   Further, the diameter D3 of the susceptor 10 shown in FIG. 2 is 340 mm, the dimension (thickness) T2 between the one main surface 11 and the other main surface 12 is 2.4 mm, and the diameter D4 of the recess 13 is 151.3 mm. The depth t4 of the recess 13 was 0.725 mm, the diameter r of the shaved portion 14 was 70 mm, the depth t5 of the shaved portion 14 was changed, and the volume ratio was changed as shown in Table 2 (Comparative Examples 6 to 6). 9, Examples 6-10).

また、図3に示すサセプタ20の直径D5を340mm、前記一の主面21と他の主面22との間の寸法(厚さ)T3を2.4mmとし、凹部25の直径D6を202.5mm、凹部25の深さt10を0.84mmとし、第2の削り部24の幅t8を10mm、深さt9を0.5mmとし、第1の削り部23の幅t6を58.75mm、深さt7を変化させ、表3に示すように体積比を変化させた(比較例10〜12、実施例11〜15、参考例1)。   Further, the diameter D5 of the susceptor 20 shown in FIG. 3 is 340 mm, the dimension (thickness) T3 between the one main surface 21 and the other main surface 22 is 2.4 mm, and the diameter D6 of the recess 25 is 202. 5 mm, the depth t10 of the recess 25 is 0.84 mm, the width t8 of the second shaving portion 24 is 10 mm, the depth t9 is 0.5 mm, and the width t6 of the first shaving portion 23 is 58.75 mm, depth. The length t7 was changed, and the volume ratio was changed as shown in Table 3 (Comparative Examples 10-12, Examples 11-15, Reference Example 1).

そして、体積比を変化させた各サセプタを1090℃まで加熱した際のサセプタの反りを測定した。その結果を、表1、表2、表3、図6に示す。尚、図6において、図1に示すサセプタ1を符号S1,図2に示すサセプタ10を符号S10,図3に示すサセプタ20を符号S20で示す   And the curvature of the susceptor when each susceptor which changed volume ratio was heated to 1090 degreeC was measured. The results are shown in Table 1, Table 2, Table 3, and FIG. In FIG. 6, the susceptor 1 shown in FIG. 1 is indicated by S1, the susceptor 10 shown in FIG. 2 is indicated by S10, and the susceptor 20 shown in FIG. 3 is indicated by S20.

また、各サセプタの表面温度を測定したが、各サセプタの中心部の温度と外周部の温度差は、20℃以下であった。   Further, the surface temperature of each susceptor was measured, and the temperature difference between the central portion and the outer peripheral portion of each susceptor was 20 ° C. or less.

Figure 0006493982
Figure 0006493982

Figure 0006493982
Figure 0006493982

Figure 0006493982
Figure 0006493982

この結果から明らかなように、体積Vaが前記体積Vbの1.45倍以下に構成されている場合には、反り量が120μm以下であり、反り量が抑制されることを確認した。
尚、参考例1に見られるように、体積Vaが前記体積Vbの1.61である場合にも、反り量が102μmとなり120μm以下とすることができるが、参考例1では、座グリ部の裏面側を薄くすることで反りを低減しているので、その薄くなった部分の熱容量が低下し、座グリ部分と他の場所での温度差が大きくなり、サセプタの温度制御が困難になることが懸念される。さらに、サセプタの裏面側には、気相成長装置特有の支持用回転治具や熱電対等があり、座繰り表面と同様の構造を取ることが困難なので、これらの点からみれば、参考例1のような構造は、あまり好ましくない。
As is apparent from the results, when the volume Va is 1.45 times or less of the volume Vb, the warpage amount is 120 μm or less, and it was confirmed that the warpage amount was suppressed.
In addition, as seen in Reference Example 1, even when the volume Va is 1.61 of the volume Vb, the warpage amount is 102 μm and can be 120 μm or less. Since the warpage is reduced by thinning the back side, the heat capacity of the thinned portion decreases, the temperature difference between the spot facing portion and other places increases, making it difficult to control the temperature of the susceptor. Is concerned. Further, on the back surface side of the susceptor, there are a supporting rotating jig, a thermocouple, and the like peculiar to the vapor phase growth apparatus, and it is difficult to adopt the same structure as the countersink surface. Such a structure is not preferable.

特に、前記体積Vaは、前記体積Vbの1.26倍以下である場合には、反り量が68μmとより反り量が抑制されることを確認した。更に、前記体積Vaは、前記体積Vbの1.2倍以下である場合には、反り量が50μmと極めて反り量が抑制されることを確認した。   In particular, when the volume Va is 1.26 times or less of the volume Vb, it was confirmed that the warpage amount was further suppressed to 68 μm. Furthermore, when the volume Va was 1.2 times or less of the volume Vb, it was confirmed that the warpage amount was extremely suppressed at 50 μm.

1 サセプタ
2 一の主面
3 他の主面
4 凹部
5 削り部
10 サセプタ
11 一の主面
12 他の主面
13 凹部
14 削り部
20 サセプタ
21 一の主面
22 他の主面
23 第1の削り部
24 第2の削り部
25 凹部
F 仮想平面
P 最小厚さ寸法を有する位置
M 最小厚さ寸法の中間点
Va 仮想平面と一の主面との間の体積
Vb サセプタ全体の体積から体積Vaを差し引いた体積
DESCRIPTION OF SYMBOLS 1 Susceptor 2 One main surface 3 Other main surface 4 Recessed part 5 Cutting part 10 Susceptor 11 One main surface 12 Other main surface 13 Recessed part 14 Cutting part 20 Susceptor 21 One main surface 22 Other main surface 23 1st Cutting part 24 Second cutting part 25 Concave F Virtual plane P Position M having minimum thickness dimension Intermediate point Va of minimum thickness dimension Volume Vb between virtual plane and one main surface From volume of entire susceptor to volume Va Minus the volume

Claims (4)

一の主面上に半導体基板を載置する凹部を有し、かつ前記一の主面に対して垂直方向の回転軸を有する板状体からなる、成膜装置に用いられるサセプタであって、
前記凹部の底面と前記一の主面と対向する他の主面との間で最小厚さ寸法を有する位置において、前記最小厚さ寸法の中間点を通り、前記回転軸と垂直な仮想平面を設定し、前記仮想平面と前記一の主面との間の体積をVaとし、前記サセプタ全体の体積から前記体積Vaを差し引いた体積をVbとした際、
前記体積Vaが前記体積Vbの1.03倍以上1.45倍以下となるように、
前記一の主面上の前記凹部の外側に、前記凹部とは別に、一の主面を削り取った削り部が形成されていることを特徴とするサセプタ。
A susceptor used in a film forming apparatus, comprising a plate-like body having a recess for placing a semiconductor substrate on one main surface and having a rotation axis perpendicular to the one main surface,
At a position having a minimum thickness dimension between the bottom surface of the recess and the other main surface opposite to the one main surface, an imaginary plane perpendicular to the rotation axis passes through an intermediate point of the minimum thickness dimension. Set, when the volume between the virtual plane and the one main surface is Va, and the volume obtained by subtracting the volume Va from the volume of the entire susceptor is Vb,
The volume Va is 1.03 times or more and 1.45 times or less of the volume Vb,
A susceptor characterized in that, on the outer side of the concave portion on the one main surface, a shaving portion obtained by scraping the one main surface is formed separately from the concave portion.
前記他の主面上に、前記回転軸を中心とするリング状に削り取った削り部が形成されていることを特徴とする請求項1に記載のサセプタ。   2. The susceptor according to claim 1, wherein a shaving portion is formed on the other main surface by scraping in a ring shape with the rotation axis as a center. 前記体積Vaは、前記体積Vbの1.26倍以下であることを特徴とする請求項1に記載のサセプタ。   The susceptor according to claim 1, wherein the volume Va is equal to or less than 1.26 times the volume Vb. 化合物半導体層の気相成長法で用いられることを特徴とする請求項1乃至請求項3のいずれかに記載のサセプタ。   The susceptor according to claim 1, wherein the susceptor is used in a vapor phase growth method of a compound semiconductor layer.
JP2015230237A 2015-11-26 2015-11-26 Susceptor Active JP6493982B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015230237A JP6493982B2 (en) 2015-11-26 2015-11-26 Susceptor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015230237A JP6493982B2 (en) 2015-11-26 2015-11-26 Susceptor

Publications (2)

Publication Number Publication Date
JP2017098441A JP2017098441A (en) 2017-06-01
JP6493982B2 true JP6493982B2 (en) 2019-04-03

Family

ID=58817384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230237A Active JP6493982B2 (en) 2015-11-26 2015-11-26 Susceptor

Country Status (1)

Country Link
JP (1) JP6493982B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144773A (en) * 1996-11-07 1998-05-29 Mitsubishi Heavy Ind Ltd Substrate holder
JP3565469B2 (en) * 1997-02-10 2004-09-15 東芝セラミックス株式会社 Susceptor for vapor phase growth
JP3594074B2 (en) * 1998-07-29 2004-11-24 信越半導体株式会社 Silicon epitaxial wafer and manufacturing method thereof
JP2006348388A (en) * 2002-06-28 2006-12-28 Ibiden Co Ltd Carbon composite material
JP5604907B2 (en) * 2010-02-25 2014-10-15 信越半導体株式会社 Semiconductor substrate support susceptor for vapor phase growth, epitaxial wafer manufacturing apparatus, and epitaxial wafer manufacturing method
JP2014236025A (en) * 2013-05-31 2014-12-15 スタンレー電気株式会社 Bonded susceptor
ITCO20130041A1 (en) * 2013-09-27 2015-03-28 Lpe Spa SUSCECTOR WITH SUPPORT ELEMENT

Also Published As

Publication number Publication date
JP2017098441A (en) 2017-06-01

Similar Documents

Publication Publication Date Title
JP6494605B2 (en) Susceptor with support element
KR101516164B1 (en) Susceptor for epitaxial growth
JP4599816B2 (en) Manufacturing method of silicon epitaxial wafer
JP3004846B2 (en) Susceptor for vapor phase growth equipment
TWI711114B (en) Crystal seat, epitaxial growth device, method for manufacturing epitaxial silicon wafer, and epitaxial silicon wafer
JP5704461B2 (en) Single wafer epitaxial wafer manufacturing apparatus and epitaxial wafer manufacturing method using the same
JP2003318116A (en) Susceptor and semiconductor wafer manufacturing method
JP7233361B2 (en) Susceptor, epitaxial substrate manufacturing method, and epitaxial substrate
JP2017199745A (en) Susceptor
EP3078762B1 (en) Susceptor, vapor deposition apparatus and vapor deposition method
JP6493982B2 (en) Susceptor
US20210375663A1 (en) Susceptor
KR102003294B1 (en) Susceptor, vapor deposition apparatus, and vapor deposition method
JP6587354B2 (en) Susceptor
JP6711744B2 (en) Susceptor and method of manufacturing susceptor
JP2007305991A (en) Susceptor and method of manufacturing semiconductor wafer
JP2022159954A (en) Susceptor
JP2020198420A (en) Manufacturing method for epitaxial wafer and susceptor
KR20150146186A (en) Wafer carrier
JP2009272465A (en) Silicon wafer and method of manufacturing epitaxial substrate
JP2021089933A (en) Vapor deposition device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190228

R150 Certificate of patent or registration of utility model

Ref document number: 6493982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250